CN202183371U - 阵列基板和液晶显示面板 - Google Patents

Abstract

本实用新型公开了一种阵列基板和液晶显示面板。该阵列基板包括衬底基板，所述衬底基板上形成有第一金属图形、存储电容线和第二金属图形，所述第一金属图形和所述第二金属图形限定像素区域，每个像素区域包括两个像素子区域，所述像素子区域内形成有像素电极和薄膜晶体管，每两个所述第一金属图形相邻设置，平行于所述第一金属图形方向的每个所述存储电容线位于两个所述像素子区域之间。本实用新型中，通过将每两个第一金属图形相邻设置以及使平行于第一金属图形方向的每个存储电容线位于两个像素子区域之间，减小了液晶显示面板的不透光区域，从而提高了像素电极的开口率。

Description

阵列基板和液晶显示面板

技术领域

本实用新型涉及液晶显示技术，特别涉及一种阵列基板和液晶显示面板。

背景技术

液晶显示器是目前常用的平板显示器，其中薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称：TFT-LCD)是液晶显示器中的主流产品。液晶显示面板是液晶显示器的重要部件，液晶显示面板由阵列基板和彩膜基板对盒设置而成。在液晶显示面板的设计和制造过程中，提高像素电极的开口率是不断追求的技术目标。提高像素电极的开口率可以降低液晶显示面板的功耗并使液晶显示面板更加有效的利用背光源的光能。

由于被彩膜基板上黑矩阵图形遮挡的部分是不透光的，因此决定开口率大小的直接因素是黑矩阵图形的设计。黑矩阵图形的设计主要取决于两方面：一是阵列基板的栅线和数据线的宽度、TFT尺寸等，二是液晶显示面板对盒工艺中的工艺冗余(Ass’y margin)。图1为现有技术中阵列基板的结构示意图，图2为图1中阵列基板覆盖黑矩阵图形的示意图，如图1和图2所示，该阵列基板包括衬底基板11，该衬底基板11上形成有栅线12和数据线13，栅线12和数据线13限定的像素区域内形成有像素电极14和薄膜晶体管15。衬底基板11上还形成有存储电容线16，存储电容线16与栅线12同步形成并与栅线12相邻平行设置。彩膜基板上的黑矩阵图形对应于阵列基板上的栅线、数据线和TFT，如图2所示，当将彩膜基板和阵列基板对盒后，彩膜基板上的黑矩阵图形17覆盖于阵列基板上的栅线、数据线和TFT之上以起到遮光的作用，被黑矩阵图形覆盖的区域为不透光区域。以栅线12为例，每行栅线12对应的黑矩阵图形的宽度D1＝a+b+c+2α，其中，a为栅线的宽度，b为栅线与相邻像素电极之间缝隙的宽度，c为栅线和相邻存储电容线之间缝隙的宽度，α为工艺冗余。

随着液晶显示面板尺寸的不断增大，工艺冗余也在迅速增加。对于高世代线液晶显示器，工艺冗余已经从5μm至7μm增加到10μm至14μm。根据公式D1＝a+b+c+2α可知，随着工艺冗余α的增大黑矩阵图形的宽度也逐渐增大。现有技术中，由于在设计每行栅线对应的黑矩阵图形时均需要考虑工艺冗余，因此彩膜基板上黑矩阵图形的宽度增加会导致不透光区域增大，从而降低像素电极的开口率。

实用新型内容

本实用新型提供一种阵列基板和液晶显示面板，用以提高像素电极的开口率。

为实现上述目的，本实用新型提供一种阵列基板，包括衬底基板，所述衬底基板上形成有第一金属图形、存储电容线和第二金属图形，所述第一金属图形和所述第二金属图形限定像素区域，每个像素区域包括两个像素子区域，所述像素子区域内形成有像素电极和薄膜晶体管，每两个所述第一金属图形相邻设置，平行于所述第一金属图形方向的每个所述存储电容线位于两个所述像素子区域之间。

进一步地，两个所述像素子区域对应的不透光区域包括两个所述第一金属图形对应的黑矩阵图形和一个所述存储电容线。

进一步地，所述不透光区域的宽度为两个所述第一金属图形对应的黑矩阵图形的宽度和一个所述存储电容线的宽度之和。

进一步地，所述两个所述第一金属图形对应的黑矩阵图形的宽度D2＝2a+2b+d+2α，所述一个所述存储电容线的宽度D3＝e，则所述不透光区域的宽度D4＝D2+D3＝2a+2b+d+2α+e；其中，a为所述第一金属图形的宽度，b为所述第一金属图形与相邻像素电极之间缝隙的宽度，d为所述第一金属图形与相邻第一金属图形之间缝隙的宽度，α为工艺冗余，e为所述存储电容线的宽度。

进一步地，所述第一金属图形为栅线，所述第二金属图形为数据线；或者所述第一金属图形为数据线，所述第二金属图形为栅线。

本实用新型还提供了一种液晶显示面板，包括：对盒设置的阵列基板和彩膜基板，所述阵列基板包括衬底基板，所述衬底基板上形成有第一金属图形、存储电容线和第二金属图形，所述第一金属图形和所述第二金属图形限定像素区域，每个像素区域包括两个像素子区域，所述像素子区域内形成有像素电极和薄膜晶体管，每两个所述第一金属图形相邻设置，平行于所述第一金属图形方向的每个所述存储电容线位于两个所述像素子区域之间。

进一步地，两个所述像素区域对应的不透光区域包括两个所述第一金属图形对应的黑矩阵图形和一个所述存储电容线。

进一步地，所述不透光区域的宽度为两个所述第一金属图形对应的黑矩阵图形的宽度和一个所述存储电容线的宽度之和。

进一步地，所述两个所述第一金属图形对应的黑矩阵图形的宽度D1＝2a+2b+d+2α，所述一个所述存储电容线的宽度D2＝e，则所述不透光区域的宽度D＝D1+D2＝2a+2b+d+2α+e；其中，a为所述第一金属图形的宽度，b为所述第一金属图形与相邻像素电极之间缝隙的宽度，d为所述第一金属图形与相邻第一金属图形之间缝隙的宽度，α为工艺冗余，e为所述存储电容线的宽度。

进一步地，所述第一金属图形为栅线，所述第二金属图形为数据线；或者

所述第一金属图形为数据线，所述第二金属图形为栅线。

本实用新型具有以下有益效果：

本实用新型提供的阵列基板和液晶显示面板的技术方案中，阵列基板包括衬底基板，衬底基板上形成有第一金属图形、存储电容线和第二金属图形，第一金属图形和第二金属图形限定像素区域，每个像素区域包括两个像素子区域，所述像素子区域内形成有像素电极和薄膜晶体管，每两个第一金属图形相邻设置，平行于所述第一金属图形方向的每个所述存储电容线位于两个所述像素子区域之间。本实用新型中，通过将每两个第一金属图形相邻设置以及使平行于第一金属图形方向的每个存储电容线位于两个像素子区域之间，减小了液晶显示面板的不透光区域，从而提高了像素电极的开口率。

附图说明

图1为现有技术中阵列基板的结构示意图；

图2为图1中阵列基板覆盖黑矩阵图形的示意图；

图3为本实用新型实施例一提供的一种阵列基板的结构示意图；

图4为图3中阵列基板覆盖黑矩阵图形的示意图。

具体实施方式

为使本领域的技术人员更好地理解本实用新型的技术方案，下面结合附图对本实用新型提供的阵列基板和液晶显示面板进行详细描述。

图3为本实用新型实施例一提供的一种阵列基板的结构示意图，图4为图3中阵列基板覆盖黑矩阵图形的示意图，如图3和图4所示，该阵列基板包括衬底基板21，衬底基板21上形成有第一金属图形22、存储电容线23和第二金属图形24，第一金属图形22和第二金属图形24限定像素区域，每个像素区域包括两个像素子区域，该像素子区域内形成有像素电极25和薄膜晶体管26，每两个第一金属图形22相邻设置，平行于第一金属图形22方向的每个存储电容线23位于两个像素子区域之间。

本实施例中，每两个像素子区域在平行于第一金属图形22的方向上共用一个存储电容线23。两个像素子区域被存储电容线23分隔。

本实施例中，第一金属图形22为栅线，第二金属图形24为数据线。则存储电容线23可与栅线同步形成。

如图4所示，由于存储电容线是不透光的，因此二个像素子区域对应的不透光区域包括两个第一金属图形22对应的黑矩阵图形27和一个存储电容线23。该不透光区域的宽度为两个第一金属图形22对应的黑矩阵图形27的宽度和一个存储电容线23的宽度之和。具体地，两个第一金属图形22对应的黑矩阵图形的宽度D2＝2a+2b+d+2α，一个存储电容线23的宽度D3＝e，则不透光区域的宽度D4＝D2+D3＝2a+2b+d+2α+e；其中，a为第一金属图形的宽度，b为第一金属图形与相邻像素电极之间缝隙的宽度，d为第一金属图形与相邻第一金属图形之间缝隙的宽度，α为工艺冗余，e为存储电容线的宽度。由于本实施例中第一金属图形22为栅线，因此二个像素子区域对应的不透光区域包括两个栅线对应的黑矩阵图形27和一个存储电容线23。需要说明的是：计算上述不透光区域的宽度时，不考虑薄膜晶体管对应的黑矩阵图形的宽度和第二金属图形对应的黑矩阵图形的宽度。

如图1和图2所示，现有技术中，两个像素区域对应的不透光区域包括两个栅线12对应的黑矩阵图形，两个像素区域对应的不透光区域的宽度为两个栅线12对应的黑矩阵图形的宽度，具体地，该不透光区域的宽度D5＝2D1＝2a+2b+2c+4α。如图1和图3所示，现有技术中的两个像素区域相当于本实施例中的两个像素子区域，则现有技术中不透光区域的宽度和本实施例中不透光区域的宽度的差值D＝D5-D4＝2c+2α-d-e。由于本实施例中，d设定为等于c，因此差值D＝c+2α-e。在实际应用中，α远远大于e，对于高世代线液晶显示器，通常α为e的3至4倍，因此差值D大于0，本实施例中不透光区域的宽度小于现有技术中不透光区域的宽度，从而使液晶显示面板的不透光区域减小。在实际应用中，即使根据阵列基板工艺要求需要增加e的值也不会将e的值增加到2倍以上，由于α远远大于e，因此即使e的值增加差值D也会大于0。

进一步地，第一金属图形22还可以为数据线，第二金属图形24还可以为栅线。此种情况不再具体描述。

本实施例提供的阵列基板包括衬底基板，衬底基板上形成有第一金属图形、存储电容线和第二金属图形，第一金属图形和第二金属图形限定像素区域，每个像素区域包括两个像素子区域，该像素子区域内形成有像素电极和薄膜晶体管，每两个第一金属图形相邻设置，平行于第一金属图形方向的每个存储电容线位于两个像素子区域之间。本实施例中，通过将每两个第一金属图形相邻设置以及使平行于第一金属图形方向的每个存储电容线位于两个像素子区域之间，减小了液晶显示面板的不透光区域，从而提高了像素电极的开口率。

本实用新型实施例二还提供了一种液晶显示面板，该液晶显示面板包括：对盒设置的阵列基板和彩膜基板，阵列基板包括衬底基板，衬底基板上形成有第一金属图形、存储电容线和第二金属图形，第一金属图形和第二金属图形限定像素区域，每个像素区域包括两个像素子区域，该像素子区域内形成有像素电极和薄膜晶体管，每两个第一金属图形相邻设置，平行于第一金属图形方向的每个所述存储电容线位于两个像素子区域之间。

本实施例中的阵列基板可采用上述实施例一中的阵列基板，此处不再赘述。

本实施例提供的液晶显示面板包括对盒设置的阵列基板和彩膜基板，该阵列基板包括衬底基板，衬底基板上形成有第一金属图形、存储电容线和第二金属图形，第一金属图形和第二金属图形限定像素区域，每个像素区域包括两个像素子区域，该像素子区域内形成有像素电极和薄膜晶体管，每两个第一金属图形相邻设置，平行于第一金属图形方向的每个存储电容线位于两个像素子区域之间。本实施例中，通过将每两个第一金属图形相邻设置以及使平行于第一金属图形方向的每个存储电容线位于两个像素子区域之间，减小了液晶显示面板的不透光区域，从而提高了像素电极的开口率。

可以理解的是，以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式，然而本实用新型并不局限于此。对于本领域内的普通技术人员而言，在不脱离本实用新型的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本实用新型的保护范围。

Claims (10)

1.一种阵列基板，其特征在于，包括衬底基板，所述衬底基板上形成有第一金属图形、存储电容线和第二金属图形，所述第一金属图形和所述第二金属图形限定像素区域，每个像素区域包括两个像素子区域，所述像素子区域内形成有像素电极和薄膜晶体管，每两个所述第一金属图形相邻设置，平行于所述第一金属图形方向的每个所述存储电容线位于两个所述像素子区域之间。

2.根据权利要求1所述的阵列基板，其特征在于，两个所述像素子区域对应的不透光区域包括两个所述第一金属图形对应的黑矩阵图形和一个所述存储电容线。

3.根据权利要求2所述的阵列基板，其特征在于，所述不透光区域的宽度为两个所述第一金属图形对应的黑矩阵图形的宽度和一个所述存储电容线的宽度之和。

4.根据权利要求3所述的阵列基板，其特征在于，所述两个所述第一金属图形对应的黑矩阵图形的宽度D2＝2a+2b+d+2α，所述一个所述存储电容线的宽度D3＝e，则所述不透光区域的宽度D4＝D2+D3＝2a+2b+d+2α+e；其中，a为所述第一金属图形的宽度，b为所述第一金属图形与相邻像素电极之间缝隙的宽度，d为所述第一金属图形与相邻第一金属图形之间缝隙的宽度，α为工艺冗余，e为所述存储电容线的宽度。

5.根据权利要求1至4任一所述的阵列基板，其特征在于，所述第一金属图形为栅线，所述第二金属图形为数据线；或者

所述第一金属图形为数据线，所述第二金属图形为栅线。

6.一种液晶显示面板，其特征在于，包括：对盒设置的阵列基板和彩膜基板，所述阵列基板包括衬底基板，所述衬底基板上形成有第一金属图形、存储电容线和第二金属图形，所述第一金属图形和所述第二金属图形限定像素区域，每个像素区域包括两个像素子区域，所述像素子区域内形成有像素电极和薄膜晶体管，每两个所述第一金属图形相邻设置，平行于所述第一金属图形方向的每个所述存储电容线位于两个所述像素子区域之间。

7.根据权利要求6所述的液晶显示面板，其特征在于，两个所述像素区域对应的不透光区域包括两个所述第一金属图形对应的黑矩阵图形和一个所述存储电容线。

8.根据权利要求7所述的液晶显示面板，其特征在于，所述不透光区域的宽度为两个所述第一金属图形对应的黑矩阵图形的宽度和一个所述存储电容线的宽度之和。

9.根据权利要求8所述的液晶显示面板，其特征在于，所述两个所述第一金属图形对应的黑矩阵图形的宽度D1＝2a+2b+d+2α，所述一个所述存储电容线的宽度D2＝e，则所述不透光区域的宽度D＝D1+D2＝2a+2b+d+2α+e；其中，a为所述第一金属图形的宽度，b为所述第一金属图形与相邻像素电极之间缝隙的宽度，d为所述第一金属图形与相邻第一金属图形之间缝隙的宽度，α为工艺冗余，e为所述存储电容线的宽度。

10.根据权利要求6至9任一所述的液晶显示面板，其特征在于，所述第一金属图形为栅线，所述第二金属图形为数据线；或者

所述第一金属图形为数据线，所述第二金属图形为栅线。

Images