CN109659314A - 阵列基板及其制作方法 - Google Patents
阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN109659314A CN109659314A CN201811386966.8A CN201811386966A CN109659314A CN 109659314 A CN109659314 A CN 109659314A CN 201811386966 A CN201811386966 A CN 201811386966A CN 109659314 A CN109659314 A CN 109659314A
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating layer
- metal layer
- conductive part
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 80
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims abstract description 90
- 239000002184 metal Substances 0.000 claims abstract description 90
- 238000002161 passivation Methods 0.000 claims description 23
- 238000009413 insulation Methods 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 239000004411 aluminium Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000011161 development Methods 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 238000012545 processing Methods 0.000 claims description 2
- 239000010409 thin film Substances 0.000 abstract description 25
- 230000003071 parasitic effect Effects 0.000 abstract description 21
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 239000010408 film Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种阵列基板及其制作方法。所述阵列基板包括衬底基板、设于所述衬底基板上的第一金属层、设于所述第一金属层及衬底基板上的辅助绝缘层、设于所述辅助绝缘层及第一金属层上的栅极绝缘层、设于所述栅极绝缘层上的有源层以及设于所述有源层及栅极绝缘层上的第二金属层，通过增设上述的辅助绝缘层且设置该辅助绝缘层不覆盖与薄膜晶体管的沟道区正对的第一金属层，能够实现在不影响薄膜晶体管的开关性能的前提下，降低寄生电容，提升显示品质。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法。
背景技术
随着显示技术的发展，液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlight module)。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，两片玻璃基板中间有许多垂直和水平的细小电线，通过通电与否来控制液晶分子改变方向，将背光模组的光线折射出来产生画面。
通常液晶显示面板由彩膜基板(CF，Color Filter)、阵列基板(TFT，Thin FilmTransistor)、夹于彩膜基板与阵列基板之间的液晶(LC，Liquid Crystal)及密封胶框(Sealant)组成，其中，阵列基板的结构一般包括：衬底基板、设于所述衬底基板上的第一金属层、设于所述第一金属层及衬底基板上的栅极绝缘层、设于所述栅极绝缘层上的有源层以及设于所述有源层及栅极绝缘层上的第二金属层、设于第二金属层上钝化层及设于钝化层上的像素电极，其中第一金属层包括栅极及与栅极电性连接的栅极线，第二金属层包括分别与有源层的两端接触的源极和漏极及与源极电性连接的源极线，在第一金属层和第二金属层之间仅具有一层栅极绝缘层，导致第一金属层与第二金属层之间的寄生电容很大，易导致影像残留和闪烁等显示不良，寄生电容的大小与第一金属层和第二金属层之间的栅极绝缘层的厚度有关，其厚度越大，寄生电容越小，直接增加栅极绝缘层的厚度虽然可以降低寄生电容，但却会同时影响薄膜晶体管的性能，厚度过大，会导致薄膜晶体管的开关性能下降，导致其他的不良问题。
发明内容
本发明的目的在于提供一种阵列基板，能够在不影响薄膜晶体管的开关性能的前提下，降低寄生电容，提升显示品质。
本发明的目的还在于提供一种阵列基板的制作方法，能够在不影响薄膜晶体管的开关性能的前提下，降低寄生电容，提升显示品质。
为实现上述目的，本发明提供一种阵列基板，包括衬底基板、设于所述衬底基板上的第一金属层、设于所述第一金属层及衬底基板上的辅助绝缘层、设于所述辅助绝缘层及第一金属层上的栅极绝缘层、设于所述栅极绝缘层上的有源层以及设于所述有源层及栅极绝缘层上的第二金属层；
所述第一金属层包括栅极线及与所述栅极线电性连接的栅极，所述栅极包括第一导电部及位于第一导电部两端的第二导电部；
所述有源层包括沟道区及位于所述沟道区的两端掺杂区，所述第一导电部正对所述沟道区，所述第二导电部正对所述掺杂区；
所述第二金属层包括分别与所述有源层两端的掺杂区接触的源极和漏极以及与所述源极电性连接的源极线；
所述辅助绝缘层覆盖所述衬底基板、栅极线及第二导电部，所述栅极绝缘层覆盖所述辅助绝缘层及第一导电部。
所述阵列基板还包括位于所述第二金属层及栅极绝缘层上的钝化层及位于所述钝化层上的像素电极。
所述像素电极通过一穿越所述钝化层的过孔与所述漏极电性连接。
所述第一金属层及第二金属层的材料均为钼、铝、铜及钛中的一种或多种的组合；所述辅助绝缘层与所述栅极绝缘层的材料均为氮化硅和氧化硅中的一种或二者的组合。
本发明还提供一种阵列基板的制作方法，包括如下步骤：
步骤S1、提供一衬底基板，在所述衬底基板上形成第一金属层，所述第一金属层包括栅极线及与所述栅极线电性连接的栅极，所述栅极包括第一导电部及位于第一导电部两端的第二导电部；
步骤S2、在所述第一金属层及衬底基板上形成辅助绝缘层，所述辅助绝缘层覆盖所述衬底基板、栅极线及第二导电部；
步骤S3、在所述辅助绝缘层及第一金属层上形成栅极绝缘层，所述栅极绝缘层覆盖所述辅助绝缘层及第一导电部；
步骤S4、在所述栅极绝缘层上形成有源层，所述有源层包括沟道区及位于所述沟道区的两端掺杂区，所述第一导电部正对所述沟道区，所述第二导电部正对所述掺杂区；
步骤S5、在所述有源层及栅极绝缘层上形成第二金属层，所述第二金属层包括分别与所述有源层两端的掺杂区接触的源极和漏极以及与所述源极电性连接的源极线。
所述阵列基板的制作方法还包括：
步骤S6、在所述第二金属层及栅极绝缘层上形成钝化层；
步骤S7、在所述钝化层上形成像素电极。
所述步骤S6中还包括对所述钝化层进行图案化，形成穿越所述钝化层并暴露出所述漏极的一部分的过孔；所述像素电极通过过孔与所述漏极电性连接。
所述步骤S2具体包括：
在所述第一金属层及衬底基板沉积一绝缘薄膜，并对所述绝缘薄膜进行图案化制程，去除位于第一导电部上的绝缘薄膜，形成所述辅助绝缘层。
所述步骤S2通过化学气相沉积工艺形成所述绝缘薄膜，通过曝光、显影及蚀刻工艺去除位于第一导电部上的绝缘薄膜。
所述第一金属层及第二金属层的材料均为钼、铝、铜及钛中的一种或多种的组合；所述辅助绝缘层与所述栅极绝缘层的材料均为氮化硅和氧化硅中的一种或二者的组合。
本发明的有益效果：本发明提供一种阵列基板，所述阵列基板包括衬底基板、设于所述衬底基板上的第一金属层、设于所述第一金属层及衬底基板上的辅助绝缘层、设于所述辅助绝缘层及第一金属层上的栅极绝缘层、设于所述栅极绝缘层上的有源层以及设于所述有源层及栅极绝缘层上的第二金属层，通过增设上述的辅助绝缘层且设置该辅助绝缘层不覆盖与薄膜晶体管的沟道区正对的第一金属层，能够实现在不影响薄膜晶体管的开关性能的前提下，降低寄生电容，提升显示品质。本发明还提供一种阵列基板的制作方法，能够实现在不影响薄膜晶体管的开关性能的前提下，降低寄生电容，提升显示品质。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为本发明的阵列基板的俯视图；
图2为图1中A-A处的剖面图；
图3为本发明的阵列基板的制作方法的流程图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1至图2，本发明提供一种阵列基板，包括衬底基板1、设于所述衬底基板1上的第一金属层2、设于所述第一金属层2及衬底基板1上的辅助绝缘层3、设于所述辅助绝缘层3及第一金属层2上的栅极绝缘层4、设于所述栅极绝缘层4上的有源层5以及设于所述有源层5及栅极绝缘层4上的第二金属层6；
所述第一金属层2包括栅极线21及与所述栅极线21电性连接的栅极22，所述栅极22包括第一导电部221及位于第一导电部221两端的第二导电部222；
所述有源层5包括沟道区511及位于所述沟道区511的两端掺杂区512，所述第一导电部221正对所述沟道区511，所述第二导电部222正对所述掺杂区512；
所述第二金属层6包括分别与所述有源层5两端的掺杂区512接触的源极61和漏极62以及与所述源极61电性连接的源极线63；
所述辅助绝缘层3覆盖所述衬底基板1、栅极线21及第二导电部222，所述栅极绝缘层4覆盖所述辅助绝缘层3及第一导电部221。
具体地，所述阵列基板还包括位于所述第二金属层6及栅极绝缘层4上的钝化层7及位于所述钝化层7上的像素电极8。
具体地，所述像素电极8通过一穿越所述钝化层7的过孔9与所述漏极62电性连接。
具体地，所述第一金属层2及第二金属层6的材料均为钼、铝、铜及钛中的一种或多种的组合；
需要说明的是，如图1所示，所述栅极线21与所述源极线63交叉限定出多个阵列排布的像素区域，每一个像素内均形成一个薄膜晶体管和一个像素电极8，每一个薄膜晶体管均包括一栅极22、一有源层5、一源极61和一漏极62，同一行薄膜晶体管的栅极22电性连接同一条栅极线21，同一列的薄膜晶体管的源极61电性连接同一条源极线63。
值得一提的是，所述辅助绝缘层3与所述栅极绝缘层4的材料均可以根据需要进行选择，可以相同也可以不同，优选地，所述辅助绝缘层3与所述栅极绝缘层4的材料均为氮化硅和氧化硅中的一种或二者的组合。
进一步地，根据寄生电容的计算公式：
Cgd＝ε1S/(d1+ε1d2/ε2)
其中，ε1为栅极绝缘层4的介电常数，ε2为辅助绝缘层3的介电常数，d1为栅极绝缘层4的厚度，d2为辅助绝缘层3的厚度,S为寄生电容的正对面积，Cgd为寄生电容的电容值。
可知，通过增设辅助绝缘层3能够使得第一金属层2和第二金属层6之间的间隔增大，减少第一金属层2和第二金属层6之间的寄生电容的大小，与此同时，通过设置辅助绝缘层3不覆盖与沟道区511的第一导电部221，能够保证辅助绝缘层3不会影响薄膜晶体管的开关性能，最终实现在不影响薄膜晶体管的开关性能的前提下，降低寄生电容，提升显示品质。
请参阅图3，本发明提供一种阵列基板的制作方法，包括如下步骤：
步骤S1、提供一衬底基板1，在所述衬底基板1上形成第一金属层2，所述第一金属层2包括栅极线21及与所述栅极线21电性连接的栅极22，所述栅极22包括第一导电部221及位于第一导电部221两端的第二导电部222；
步骤S2、在所述第一金属层2及衬底基板1上形成辅助绝缘层3，所述辅助绝缘层3覆盖所述衬底基板1、栅极线21及第二导电部222；
步骤S3、在所述辅助绝缘层3及第一金属层2上形成栅极绝缘层4，所述栅极绝缘层4覆盖所述辅助绝缘层3及第一导电部221；
步骤S4、在所述栅极绝缘层4上形成有源层5，所述有源层5包括沟道区511及位于所述沟道区511的两端掺杂区512，所述第一导电部221正对所述沟道区511，所述第二导电部222正对所述掺杂区512；
步骤S5、在所述有源层5及栅极绝缘层4上形成第二金属层6，所述第二金属层6包括分别与所述有源层5两端的掺杂区512接触的源极61和漏极62以及与所述源极61电性连接的源极线63。
具体地，所述阵列基板的制作方法，还包括：
步骤S6、在所述第二金属层6及栅极绝缘层4上形成钝化层7；
步骤S7、在所述钝化层7上形成像素电极8。
进一步地，所述步骤S6中还包括对所述钝化层7进行图案化，形成穿越所述钝化层7并暴露出所述漏极62的一部分的过孔9；所述像素电极8通过过孔9与所述漏极62电性连接。
具体地，所述步骤S2具体包括：
在所述第一金属层2及衬底基板1沉积一绝缘薄膜，并对所述绝缘薄膜进行图案化制程，以去除位于第一导电部221上的绝缘薄膜，形成所述辅助绝缘层3。
具体地，所述步骤S2通过化学气相沉积工艺形成所述绝缘薄膜，通过曝光、显影及蚀刻工艺去除位于第一导电部221上的绝缘薄膜。
具体地，所述第一金属层2及第二金属层6的材料均为钼、铝、铜及钛中的一种或多种的组合。
需要说明的是，如图1所示，所述栅极线21与所述源极线63交叉限定出多个阵列排布的像素区域，每一个像素内均形成一个薄膜晶体管和一个像素电极8，每一个薄膜晶体管均包括一栅极22、一有源层5、一源极61和一漏极62，同一行薄膜晶体管的栅极22电性连接同一条栅极线21，同一列的薄膜晶体管的源极61电性连接同一条源极线63。
值得一提的是，所述辅助绝缘层3与所述栅极绝缘层4的材料均可以根据需要进行选择，可以相同也可以不同，优选地，所述辅助绝缘层3与所述栅极绝缘层4的材料均为氮化硅和氧化硅中的一种或二者的组合。
进一步地，根据寄生电容的计算公式：
Cgd＝ε1S/(d1+ε1d2/ε2)
其中，ε1为栅极绝缘层4的介电常数，ε2为辅助绝缘层3的介电常数，d1为栅极绝缘层4的厚度，d2为辅助绝缘层3的厚度，S为寄生电容的正对面积，Cgd为寄生电容的电容值。
可知，通过增设辅助绝缘层3能够使得第一金属层2和第二金属层6之间的间隔增大，减少第一金属层2和第二金属层6之间的寄生电容的大小，与此同时，通过设置辅助绝缘层3不覆盖与沟道区511正对的第一导电部221，能够保证辅助绝缘层3不会影响薄膜晶体管的开关性能，最终实现在不影响薄膜晶体管的开关性能的前提下，降低寄生电容，提升显示品质。
综上所述，本发明提供一种阵列基板。所述阵列基板包括衬底基板、设于所述衬底基板上的第一金属层、设于所述第一金属层及衬底基板上的辅助绝缘层、设于所述辅助绝缘层及第一金属层上的栅极绝缘层、设于所述栅极绝缘层上的有源层以及设于所述有源层及栅极绝缘层上的第二金属层，通过增设上述的辅助绝缘层且设置该辅助绝缘层不覆盖与薄膜晶体管的沟道区正对的第一金属层，能够实现在不影响薄膜晶体管的开关性能的前提下，降低寄生电容，提升显示品质。本发明还提供一种阵列基板的制作方法，能够实现在不影响薄膜晶体管的开关性能的前提下，降低寄生电容，提升显示品质。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
Claims (10)
1.一种阵列基板，其特征在于，包括衬底基板(1)、设于所述衬底基板(1)上的第一金属层(2)、设于所述第一金属层(2)及衬底基板(1)上的辅助绝缘层(3)、设于所述辅助绝缘层(3)及第一金属层(2)上的栅极绝缘层(4)、设于所述栅极绝缘层(4)上的有源层(5)以及设于所述有源层(5)及栅极绝缘层(4)上的第二金属层(6)；
所述第一金属层(2)包括栅极线(21)及与所述栅极线(21)电性连接的栅极(22)，所述栅极(22)包括第一导电部(221)及位于第一导电部(221)两端的第二导电部(222)；
所述有源层(5)包括沟道区(511)及位于所述沟道区(511)的两端掺杂区(512)，所述第一导电部(221)正对所述沟道区(511)，所述第二导电部(222)正对所述掺杂区(512)；
所述第二金属层(6)包括分别与所述有源层(5)两端的掺杂区(512)接触的源极(61)和漏极(62)以及与所述源极(61)电性连接的源极线(63)；
所述辅助绝缘层(3)覆盖所述衬底基板(1)、栅极线(21)及第二导电部(222)，所述栅极绝缘层(4)覆盖所述辅助绝缘层(3)及第一导电部(221)。
2.如权利要求1所述的阵列基板，其特征在于，还包括位于所述第二金属层(6)及栅极绝缘层(4)上的钝化层(7)及位于所述钝化层(7)上的像素电极(8)。
3.如权利要求1所述的阵列基板，其特征在于，所述像素电极(8)通过一穿越所述钝化层(7)的过孔(9)与所述漏极(62)电性连接。
4.如权利要求1所述的阵列基板，其特征在于，所述第一金属层(2)及第二金属层(6)的材料均为钼、铝、铜及钛中的一种或多种的组合；所述辅助绝缘层(3)与所述栅极绝缘层(4)的材料均为氮化硅和氧化硅中的一种或二者的组合。
5.一种阵列基板的制作方法，其特征在于，包括如下步骤：
步骤S1、提供一衬底基板(1)，在所述衬底基板(1)上形成第一金属层(2)，所述第一金属层(2)包括栅极线(21)及与所述栅极线(21)电性连接的栅极(22)，所述栅极(22)包括第一导电部(221)及位于第一导电部(221)两端的第二导电部(222)；
步骤S2、在所述第一金属层(2)及衬底基板(1)上形成辅助绝缘层(3)，所述辅助绝缘层(3)覆盖所述衬底基板(1)、栅极线(21)及第二导电部(222)；
步骤S3、在所述辅助绝缘层(3)及第一金属层(2)上形成栅极绝缘层(4)，所述栅极绝缘层(4)覆盖所述辅助绝缘层(3)及第一导电部(221)；
步骤S4、在所述栅极绝缘层(4)上形成有源层(5)，所述有源层(5)包括沟道区(511)及位于所述沟道区(511)的两端掺杂区(512)，所述第一导电部(221)正对所述沟道区(511)，所述第二导电部(222)正对所述掺杂区(512)；
步骤S5、在所述有源层(5)及栅极绝缘层(4)上形成第二金属层(6)，所述第二金属层(6)包括分别与所述有源层(5)两端的掺杂区(512)接触的源极(61)和漏极(62)以及与所述源极(61)电性连接的源极线(63)。
6.如权利要求5所述的阵列基板的制作方法，其特征在于，还包括：
步骤S6、在所述第二金属层(6)及栅极绝缘层(4)上形成钝化层(7)；
步骤S7、在所述钝化层(7)上形成像素电极(8)。
7.如权利要求6所述的阵列基板的制作方法，其特征在于，所述步骤S6中还包括对所述钝化层(7)进行图案化，形成穿越所述钝化层(7)并暴露出所述漏极(62)的一部分的过孔(9)；所述像素电极(8)通过过孔(9)与所述漏极(62)电性连接。
8.如权利要求5所述的阵列基板的制作方法，其特征在于，所述步骤S2具体包括：
在所述第一金属层(2)及衬底基板(1)沉积一绝缘薄膜，并对所述绝缘薄膜进行图案化制程，去除位于第一导电部(221)上的绝缘薄膜，形成所述辅助绝缘层(3)。
9.如权利要求8所述的阵列基板的制作方法，其特征在于，所述步骤S2通过化学气相沉积工艺形成所述绝缘薄膜，通过曝光、显影及蚀刻工艺去除位于第一导电部(221)上的绝缘薄膜。
10.如权利要求5所述的阵列基板的制作方法，其特征在于，所述第一金属层(2)及第二金属层(6)的材料均为钼、铝、铜及钛中的一种或多种的组合；所述辅助绝缘层(3)与所述栅极绝缘层(4)的材料均为氮化硅和氧化硅中的一种或二者的组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811386966.8A CN109659314B (zh) | 2018-11-20 | 2018-11-20 | 阵列基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811386966.8A CN109659314B (zh) | 2018-11-20 | 2018-11-20 | 阵列基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109659314A true CN109659314A (zh) | 2019-04-19 |
| CN109659314B CN109659314B (zh) | 2021-01-15 |
Family
ID=66111473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811386966.8A Active CN109659314B (zh) | 2018-11-20 | 2018-11-20 | 阵列基板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109659314B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1256836A2 (en) * | 1995-06-06 | 2002-11-13 | L.G. Philips LCD Co., Ltd. | LCD with bus lines overlapped by pixel electrodes and insulating layer therebetween |
| US20040125262A1 (en) * | 2002-12-26 | 2004-07-01 | So-Haeng Cho | Array substrate and liquid crystal display device including the same |
| CN103280428A (zh) * | 2012-03-31 | 2013-09-04 | 成都天马微电子有限公司 | Tft-lcd阵列面板结构及其制造方法 |
| CN103730511A (zh) * | 2013-12-26 | 2014-04-16 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板、显示装置 |
| CN104064601A (zh) * | 2014-06-30 | 2014-09-24 | 上海天马微电子有限公司 | Tft、tft阵列基板及其制造方法、显示面板、显示装置 |
-
2018
- 2018-11-20 CN CN201811386966.8A patent/CN109659314B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1256836A2 (en) * | 1995-06-06 | 2002-11-13 | L.G. Philips LCD Co., Ltd. | LCD with bus lines overlapped by pixel electrodes and insulating layer therebetween |
| US20040125262A1 (en) * | 2002-12-26 | 2004-07-01 | So-Haeng Cho | Array substrate and liquid crystal display device including the same |
| CN103280428A (zh) * | 2012-03-31 | 2013-09-04 | 成都天马微电子有限公司 | Tft-lcd阵列面板结构及其制造方法 |
| CN103730511A (zh) * | 2013-12-26 | 2014-04-16 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板、显示装置 |
| CN104064601A (zh) * | 2014-06-30 | 2014-09-24 | 上海天马微电子有限公司 | Tft、tft阵列基板及其制造方法、显示面板、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109659314B (zh) | 2021-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104965366B (zh) | 阵列彩膜集成式液晶显示面板的制作方法及其结构 | |
| CN105633016B (zh) | Tft基板的制作方法及制得的tft基板 | |
| CN105895581B (zh) | Tft基板的制作方法 | |
| US6562645B2 (en) | Method of fabricating fringe field switching mode liquid crystal display | |
| CN102148196B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101995709B (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| KR102314509B1 (ko) | Tft 기판의 제조 방법 및 tft 기판 | |
| CN105470269A (zh) | Tft阵列基板及其制作方法 | |
| CN105679714B (zh) | 阵列基板及其制作方法 | |
| CN108649016A (zh) | 阵列基板的制作方法 | |
| CN105655359A (zh) | Tft基板的制作方法 | |
| JPH10270710A (ja) | 液晶表示装置及びその製造方法 | |
| CN105448824B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN106847836B (zh) | Tft基板及其制作方法 | |
| CN105789120B (zh) | Tft基板的制作方法及tft基板 | |
| WO2015000255A1 (zh) | 阵列基板、显示装置及阵列基板的制造方法 | |
| CN102969311B (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2020062483A1 (zh) | 薄膜晶体管阵列基板及其制造方法、显示面板 | |
| CN101021658B (zh) | 液晶显示面板的半导体结构及其制作方法 | |
| US10181484B2 (en) | TFT substrate manufacturing method and TFT substrate | |
| CN207992653U (zh) | 液晶显示装置 | |
| CN109616443A (zh) | 阵列基板的制作方法及阵列基板 | |
| CN106024705B (zh) | Tft基板的制作方法 | |
| CN110416313A (zh) | 薄膜晶体管基板及其制作方法 | |
| CN107978608B (zh) | Ips型薄膜晶体管阵列基板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |