TWI663718B - 顯示裝置及其製造方法 - Google Patents

顯示裝置及其製造方法 Download PDF

Info

Publication number
TWI663718B
TWI663718B TW106143757A TW106143757A TWI663718B TW I663718 B TWI663718 B TW I663718B TW 106143757 A TW106143757 A TW 106143757A TW 106143757 A TW106143757 A TW 106143757A TW I663718 B TWI663718 B TW I663718B
Authority
TW
Taiwan
Prior art keywords
polycrystalline silicon
display device
conductive layer
data lines
pixel
Prior art date
Application number
TW106143757A
Other languages
English (en)
Other versions
TW201838159A (zh
Inventor
宋艷芹
胡思明
楊楠
張九占
Original Assignee
大陸商昆山工研院新型平板顯示技術中心有限公司
大陸商昆山國顯光電有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商昆山工研院新型平板顯示技術中心有限公司, 大陸商昆山國顯光電有限公司 filed Critical 大陸商昆山工研院新型平板顯示技術中心有限公司
Publication of TW201838159A publication Critical patent/TW201838159A/zh
Application granted granted Critical
Publication of TWI663718B publication Critical patent/TWI663718B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

一種顯示裝置及其製造方法，其中，該顯示裝置的製造方法包括：提供一基板；在該基板上形成一多晶矽層；圖案化該多晶矽層以形成多個多晶矽區塊；對該多個多晶矽區塊進行離子注入；在該多個多晶矽區塊上形成一閘極絕緣層；在該閘極絕緣層上形成一第一導電層；以及圖案化該第一導電層以形成多條資料線，該多條資料線的部分線段與該多個多晶矽區塊的位置交疊以形成多個補償電容。在本發明實施例提供的顯示裝置及其製造方法中，利用摻雜有雜質的多晶矽層與第一導電層的交疊區域形成補償電容，以減少該補償電容的佔用面積，從而避免掃描線無法與GIP電路連接的問題。

Description

顯示裝置及其製造方法
本發明有關於顯示技術領域，特別有關於一種顯示裝置及其製造方法。
近年來，隨著資訊技術、無線移動通訊和資訊家電的快速發展與應用，人們對電子產品的依賴性與日俱增，更帶來各種顯示技術及顯示裝置的蓬勃發展。顯示裝置具有完全平面化、輕、薄、省電等特點，因此得到廣泛的應用。
為了降低顯示裝置的製造成本並藉此實現窄邊框的目的，在製造過程中通常採用GIP(Gate in Panel，閘極面板)技術，直接將閘極驅動電路(即GIP電路)集成於顯示螢幕上。顯示螢幕通常包括用於顯示圖像的顯示區域和圍繞顯示區域的非顯示區域，該顯示區域中設置有多條掃描線和多條資料線，該多條掃描線和資料線交叉限定出多個呈矩陣排列的像素單元，該非顯示區域中設置有GIP電路，該GIP電路藉由掃描線與該像素單元連接。
隨著顯示技術的發展，顯示螢幕的形狀也向多元化方向發展，除了傳統的矩形之外，還有多邊形、圓形等形狀。例如，手錶採用圓形的顯示螢幕。在矩形的顯示螢幕中，每行像素的個數以及每列像素的個數通常是一致的。而在多邊形或圓形的顯示螢幕中，每行像素的個數以及每列像素的個數是不一致的。
由於每列像素個數不一致，因此資料線上的寄生電容不一致，進而造成顯示裝置出現顯示不均現象。為此，需要在顯示裝置中設置補償電容，利用該補償電容對寄生電容進行補償，才能獲得顯示均勻的圖像。然而，現有的顯示裝置中補償電容的佔用面積較大，導致掃描線無法與GIP電路連接，不利於窄邊框的實現。
基此，如何解決現有的顯示裝置由於補償電容的佔用面積過大，導致掃描線無法與GIP電路連接的問題，成了本領域技術人員極待解決的一個技術問題。
本發明的目的在於提供一種顯示裝置及其製造方法，以解決現有技術中顯示裝置由於補償電容的佔用面積過大，導致掃描線無法與GIP電路連接的問題。
為解決上述問題，本發明提供一種顯示裝置的製造方法，該顯示裝置的製造方法包括：提供一基板；在該基板上形成一多晶矽層；圖案化該多晶矽層以形成多個多晶矽區塊；對該多個多晶矽區塊進行離子注入；在該多個多晶矽區塊上形成一閘極絕緣層；在該閘極絕緣層上形成一第一導電層；以及圖案化該第一導電層以形成多條資料線，該多條資料線的部分線段與該多個多晶矽區塊的位置交疊以形成多個補償電容。
可選的，在所述的顯示裝置的製造方法中，在圖案化該多晶矽層以形成多個多晶矽區塊的同時，還包括：圖案化該 多晶矽層以形成多個像素電容的第一極板以及多個薄膜電晶體的源極和汲極。
可選的，在所述的顯示裝置的製造方法中，在對該多個多晶矽區塊進行離子注入的同時，還包括：對該多個像素電容的第一極板進行離子注入。
可選的，在所述的顯示裝置的製造方法中，在圖案化該第一導電層以形成多條資料線的同時，還包括：圖案化該第一導電層以形成該多個像素電容的第二極板以及該多個薄膜電晶體的閘極。
可選的，在所述的顯示裝置的製造方法中，在圖案化該第一導電層以形成多條資料線之後，還包括：在圖案化的第一導電層上形成一第二導電層，並圖案化該第二導電層以形成多條像素連線和多條電源線。
可選的，在所述的顯示裝置的製造方法中，在圖案化的第一導電層上形成第二導電層之前，在圖案化該第一導電層以形成多條資料線之後，還包括：在該多個多晶矽區塊上形成多個接觸孔，該多個接觸孔用於連接該多條電源線和多晶矽區塊。
可選的，在所述的顯示裝置的製造方法中，根據該多條資料線所連接的像素單元的數量調整該多條資料線與該多晶矽區塊的交疊面積。
可選的，在所述的顯示裝置的製造方法中，若該多條資料線所連接的像素單元的數量減少，則增加該多條資料線與該多晶矽區塊的交疊面積；若該多條資料線所連接的像素單元的數量增加，則減少該多條資料線與該多晶矽區塊的交疊面積。
相應的，本發明還提供一種顯示裝置，該顯示裝置包括：基板；依序形成於該基板上的圖案化的多晶矽層、圖案化的閘極絕緣層和圖案化的第一導電層，該圖案化的多晶矽層包括多個多晶矽區塊，該圖案化的第一導電層包括多條資料線，該多條資料線的部分線段與該多晶矽區塊位置交疊而形成補償電容。
可選的，在所述的顯示裝置中，還包括：多個像素單元，每個像素單元均包括薄膜電晶體和像素電容，該薄膜電晶體的源極和汲極、該像素電容的第一極板與該多晶矽區塊在同一技藝中製作，該薄膜電晶體的閘極、該像素電容的第二極板與該多條資料線在同一技藝中製作。
可選的，在所述的顯示裝置中，還包括：多個測試電路，該多條資料線的一端與該像素單元連接，該多條資料線的另一端與該測試電路連接。
可選的，在所述的顯示裝置中，還包括：多個GIP電路、像素連線和電源線，該像素連線與該電源線設置為同層同材質；該電源線與該像素單元連接，用於向該像素單元提供電源信號，該像素連線用於連接該像素單元和GIP電路。
可選的，在所述的顯示裝置中，該補償電容用於補償該多條資料線的寄生電容，該補償電容的電容補償值與該多條資料線與多晶矽區塊的交疊面積成正比。
可選的，在所述的顯示裝置中，該多條資料線與多晶矽區塊的交疊面積與該多條資料線所連接的像素單元的數量相關。
綜上所述，在本發明提供的顯示裝置及其製造方法 中，利用摻雜有雜質的多晶矽層與第一導電層的交疊區域形成補償電容，以減少該補償電容的佔用面積，從而避免掃描線無法與GIP電路連接的問題。
10‧‧‧顯示裝置
100‧‧‧基板
101‧‧‧像素單元
110‧‧‧多晶矽區塊
110a‧‧‧接觸孔
120‧‧‧資料線
131‧‧‧電源線
132‧‧‧像素連線
140‧‧‧GIP電路
150‧‧‧測試電路
圖1是本發明實施例的顯示裝置的製造方法中步驟一對應的結構示意圖；圖2是本發明實施例的顯示裝置的製造方法中步驟三對應的結構示意圖；圖3是本發明實施例的顯示裝置的製造方法中步驟六對應的結構示意圖；圖4是本發明實施例的顯示裝置的製造方法中接觸孔技藝完成時的結構示意圖；圖5是本發明實施例的顯示裝置的製造方法中第二導電層圖案化完成時的結構示意圖。
以下結合附圖和具體實施例對本發明提出一種顯示裝置及其製造方法作進一步詳細說明。根據下面說明和請求項，本發明的優點和特徵將更清楚。需說明的是，附圖均採用非常簡化的形式且均使用非精準的比例，僅用以方便、清晰地輔助說明本發明實施例的目的。
請結合參考圖1至圖5，該顯示裝置的製造方法包括：步驟一：提供一基板100；步驟二：在該基板100上形成一多晶矽層；步驟三：圖案化該多晶矽層以形成多個多晶矽區塊110； 步驟四：對該多個多晶矽區塊110進行離子注入；步驟五：在該多個多晶矽區塊110上形成一閘極絕緣層(圖中未示出)；步驟六：在該閘極絕緣層上形成一第一導電層；步驟七：圖案化該第一導電層以形成多條資料線120，該多條資料線120與該多個多晶矽區塊110部分式交疊以形成補償電容。
具體的，首先，如圖1所示，提供一基板100，該基板100包括顯示區和圍繞於該顯示區的非顯示區，該顯示區用於設置像素陣列，該像素陣列包括多個呈陣列方式排列的像素單元101，每個像素單元101包括像素電容和薄膜電晶體(圖中未示出)，該非顯示區用於設置GIP電路140和測試電路150。
接著，如圖2所示，在該基板100上形成多晶矽層，並藉由刻蝕技藝對其進行圖案化，以形成各像素單元101的該像素電容的第一極板(圖中未示出)、該薄膜電晶體的源極、汲極(圖中未示出)和位於像素單元101以外區域上的多個多晶矽區塊110。在圖2所示實施例中，該多個多晶矽區塊110位於像素單元101與測試電路150之間。優選的，該多個多晶矽區塊110全部位於非顯示區。
此後，採用硼離子或磷離子對該像素電容的第一極板和多晶矽區塊110進行離子注入技藝，藉由離子注入技藝使得該第一極板和多晶矽區塊110均摻雜有雜質，由此提高該第一極板和多晶矽區塊110的導電性。
然後，在圖案化的多晶矽層上形成一閘極絕緣層，並圖案化該閘極絕緣層。
之後，如圖3所示，在圖案化的閘極絕緣層上形成第一導電層，並藉由刻蝕技藝對其進行圖案化，以形成該像素電容的第二極板(圖中未示出)、該薄膜電晶體的閘極(圖中未示出)和多條資料線120，該多條資料線120的一端與像素單元101連接，該多條資料線120的另一端與測試電路150連接，且該資料線120與該多晶矽區塊110部分式交疊以形成補償電容。
其中，該補償電容的電容補償值與資料線120與多晶矽區塊110的交疊面積成正比。
本實施例中，資料線120與多晶矽區塊110的交疊面積根據資料線120所連接的像素單元101的數量進行調整。其中，資料線120所連接的像素單元101的數量越少，意味著資料線120上的寄生電容越小，因此資料線120對應的補償電容的電容補償值要求越高，即資料線120與多晶矽區塊110的交疊面積要求越大。反之，資料線120所連接的像素單元101的數量越多，意味著資料線120上的寄生電容越大，因此資料線120對應的補償電容的電容補償值要求越低，即資料線120與多晶矽區塊110的交疊面積要求越小。
在該顯示裝置的製造過程中，若資料線120所連接的像素單元101的數量較少，則增加資料線120與多晶矽區塊110的交疊面積；若資料線所連接的像素單元的數量較多，則減少資料線120與多晶矽區塊110的交疊面積。
此後，如圖4所示，在該多個多晶矽區塊110中進行接觸孔技藝以形成多個接觸孔110a，該多個接觸孔110a為半透孔，即該多個接觸孔110a的深度小於多晶矽區塊110的厚度，使得該 多個接觸孔110a的底部暴露出該多個多晶矽區塊110。
最後，如圖5所示，在圖案化的第一導電層上形成第二導電層，並藉由刻蝕技藝對其進行圖案化，以形成電源線131和像素連線132，該電源線131藉由該多個接觸孔110a與該多個多晶矽區塊110連接，該像素連線132用於連接像素單元與GIP電路140。
其中，該第一導電層和第二導電層採用的材料根據產品的實際要求進行選擇，在此不做限定。該第一導電層和第二導電層可以採用氧化銦錫(ITO)、銦鋅氧化物(IZO)、摻鋯的氧化鋅(ZZO)、摻氟的氧化錫(FTO)或納米銀等透明導電材料，也可以採用銀(Ag)、鋁(Al)、鎢、銀合金、鋁合金等非透明的導電材料。
至此，形成該顯示裝置10。在該顯示裝置10中，補償電容的一側極板由導電層構成，另一側極板由多晶矽區塊110構成。在傳統的顯示裝置中，補償電容的兩側極板通常都是由導電層構成的。
在本實施例提供的顯示裝置的製造方法中，利用該多個多晶矽區塊110構成補償電容的一側極板，不但能夠縮小補償電容佔用的面積，而且製作技藝更加簡單，僅採用2-Metal技藝(即形成兩層金屬層技藝)就能夠完成顯示裝置的製作，因此不必採用3-Metal技藝(即形成三層金屬層技藝)。
相應的，本發明還提供一種顯示裝置。請繼續參考圖5，該顯示裝置10包括：基板100；依序形成於該基板100上的圖案化的多晶矽層、圖案化的閘極絕緣層和圖案化的第一導電層，該圖案化的多晶矽層包括多個多晶矽區塊110，圖案化的第一導電層 包括多條資料線120，該多條資料線120的部分線段與該多個多晶矽區塊110位置交疊而形成補償電容。
具體的，該顯示裝置10包括多條用於提供掃描信號的掃描線(圖中未示出)和多條用於提供資料信號的資料線120，該多條掃描線和資料線120交叉限定出多個呈矩陣排列的像素單元101，每個像素單元101均包括像素電容(圖中未示出)和薄膜電晶體(圖中未示出)。其中，該像素電容的第二極板、該薄膜電晶體的閘極與該多條資料線120在同一技藝中製成(均位於第一導電層中)，該像素電容的第一極板、該薄膜電晶體的源極和汲極與該多個多晶矽區塊110在同一技藝中製成(均位於多晶矽層中)。
請繼續參考圖5，圖案化的多晶矽層與圖案化的第一導電層部分位置交疊(即資料線120的部分線段與多晶矽區塊110位置交疊)，位於交疊區域的多晶矽層與第一導電層分別構成補償電容的兩側極板，該多晶矽層與第一導電層之間的閘極絕緣層構成該補償電容的絕緣介質層。
本實施例中，該補償電容用於補償資料線120的寄生電容，該補償電容的電容補償值與資料線120與多晶矽區塊110的交疊面積成正比。其中，資料線120與多晶矽區塊110的交疊面積與資料線120所連接的像素單元101的數量相關。資料線120所連接的像素單元101的數量越多，則資料線120與多晶矽區塊110的交疊面積越小，與資料線120相應的補償電容的電容補償值越小。資料線120所連接的像素單元101的數量越少，則資料線120與多晶矽區塊110的交疊面積越大，與資料線120相應的補償電容的電容補償值越大。
當資料線120向該像素單元101提供資料信號時，資料線120傳輸的資料信號同時施加到該補償電容的一側極板上，對資料線120上的寄生電容進行補償。由於，該補償電容的電容補償值是根據資料線120所連接的像素單元101的數量設置的，因此即使該顯示裝置10每列像素單元的個數不一致，也能夠有效地補償資料線120上的寄生電容，不會出現顯示不均現象。
請結合參考圖4和圖5，該顯示裝置10還包括多條電源線131，該多條電源線131的一端與該像素單元101連接，用於向該像素單元101提供電源信號，多晶矽區塊110上設置有多個接觸孔110a，電源線131藉由該多個接觸孔110a與多晶矽區塊110連接。
請繼續參考圖5，該顯示裝置10還包括像素連線132和GIP電路140，該像素連線用於連接該像素單元101和GIP電路140。本實施例中，該多條像素連線132和該多條電源線131在同一技藝中製成(均位於第二導電層中)。
請繼續參考圖5，該顯示裝置10還包括測試電路150，資料線120的一端與該像素單元101連接，資料線120的另一端與該測試電路150連接，該測試電路150用於提供測試信號，該測試信號用於判斷該顯示裝置10是否正常顯示。
本實施例提供的顯示裝置可以是液晶顯示(LCD)裝置、等離子體顯示(PDP)裝置、真空螢光顯示(VFD)裝置、有機發光顯示(OLED)裝置、柔性顯示裝置或者其他類型的顯示裝置，具體類型在此不作限制。
綜上，在本發明實施例提供的顯示裝置及其製造方法中，利用摻雜有雜質的多晶矽層與第一導電層的交疊區域形成資料線的補償電容，以減少該補償電容的佔用面積，從而避免掃描線無法與GIP電路連接的問題。
上述描述僅是對本發明較佳實施例的描述，並非對本發明範圍的任何限定，本發明領域的普通技術人員根據上述揭示內容做的任何變更、修飾，均屬於請求項的保護範圍。

Claims (14)

  1. 一種顯示裝置，其包括：一基板；依序形成於該基板上的圖案化的一多晶矽層、圖案化的一閘極絕緣層和圖案化的一第一導電層，圖案化的該多晶矽層包括摻雜有雜質的多個多晶矽區塊，圖案化的該第一導電層包括多條資料線，該多條資料線中的每一條與該多個多晶矽區塊中的相應一個多晶矽區塊部分地交疊而形成一補償電容。
  2. 如請求項1之顯示裝置，還包括：多個像素單元，該多個像素單元中的每一個均包括一薄膜電晶體和一像素電容，圖案化的該多晶矽層還包括該多個像素單元的該薄膜電晶體的源極和汲極，以及該多個像素單元的該像素電容的一第一極板，圖案化的該第一導電層還包括該多個像素單元的該薄膜電晶體的閘極，以及該多個像素單元的該像素電容的一第二極板。
  3. 如請求項2之顯示裝置，還包括：多個測試電路，該多條資料線中的每一條的一端與該多個像素單元中的相應一個像素單元連接，另一端與該多個測試電路中的相應一個測試電路連接。
  4. 如請求項2之顯示裝置，還包括：多個閘極面板電路、多條像素連線和多條電源線，該多條像素連線與該多條電源線設置於同一層且具有相同材質；該多條電源線與該多個像素單元連接，用於向該多個像素單元提供電源信號，該多條像素連線用於連接該多個像素單元和該多個閘極面板電路。
  5. 如請求項1之顯示裝置，其中，該補償電容用於補償該多條資料線的一寄生電容，該補償電容的一電容補償值與該多條資料線與該多個多晶矽區塊的交疊面積成正比。
  6. 如請求項5之顯示裝置，其中，該多條資料線與該多個多晶矽區塊的交疊面積與該多條資料線所連接的該多個像素單元的數量相關。
  7. 一種顯示裝置的製造方法，其包括：提供一基板；在該基板上形成一多晶矽層；圖案化該多晶矽層以形成多個多晶矽區塊；對該多個多晶矽區塊進行離子注入；在該多個多晶矽區塊上形成一閘極絕緣層；在該閘極絕緣層上形成一第一導電層；以及圖案化該第一導電層以形成多條資料線，該多條資料線中的每一條與該多個多晶矽區塊中的相應一個多晶矽區塊部分地交疊以形成一補償電容。
  8. 如請求項7之顯示裝置的製造方法，其中，在圖案化該多晶矽層以形成該多個多晶矽區塊的同時，還包括：圖案化該多晶矽層以形成多個像素電容的一第一極板以及多個薄膜電晶體的源極和汲極。
  9. 如請求項8之顯示裝置的製造方法，其中，在對該多個多晶矽區塊進行離子注入的同時，還包括：對該多個像素電容的該第一極板進行離子注入。
  10. 如請求項8之顯示裝置的製造方法，其中，在圖案化該第一導電層以形成該多條資料線的同時，還包括：圖案化該第一導電層以形成該多個像素電容的一第二極板以及該多個薄膜電晶體的閘極。
  11. 如請求項7之顯示裝置的製造方法，其中，在圖案化該第一導電層以形成該多條資料線之後，還包括：在圖案化的該第一導電層上形成一第二導電層，並圖案化該第二導電層以形成多條像素連線和多條電源線。
  12. 如請求項11之顯示裝置的製造方法，其中，在圖案化的該第一導電層上形成該第二導電層之前，在圖案化該第一導電層以形成該多條資料線之後，還包括：在該多個多晶矽區塊中形成多個接觸孔，該多個接觸孔用於連接該多條電源線和該多個多晶矽區塊。
  13. 如請求項7之顯示裝置的製造方法，其中，根據該多條資料線所連接的多個像素單元的數量確定該多條資料線與該多個多晶矽區塊的交疊面積。
  14. 如請求項13之顯示裝置的製造方法，其中，該多條資料線與該多個多晶矽區塊的交疊面積與該多條資料線所連接的該多個像素單元的數量負相關。
TW106143757A 2016-12-13 2017-12-13 顯示裝置及其製造方法 TWI663718B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201611147363.3A CN108231790B (zh) 2016-12-13 2016-12-13 显示装置及其制造方法
??201611147363.3 2016-12-13

Publications (2)

Publication Number Publication Date
TW201838159A TW201838159A (zh) 2018-10-16
TWI663718B true TWI663718B (zh) 2019-06-21

Family

ID=62557951

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106143757A TWI663718B (zh) 2016-12-13 2017-12-13 顯示裝置及其製造方法

Country Status (7)

Country Link
US (1) US10797089B2 (zh)
EP (1) EP3528286B1 (zh)
JP (1) JP6758427B2 (zh)
KR (1) KR102174662B1 (zh)
CN (1) CN108231790B (zh)
TW (1) TWI663718B (zh)
WO (1) WO2018108069A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109523963B (zh) * 2018-11-21 2020-10-16 惠科股份有限公司 一种显示装置的驱动电路和显示装置
CN114464644A (zh) * 2020-11-09 2022-05-10 京东方科技集团股份有限公司 显示基板和显示装置
KR20220140093A (ko) * 2021-04-08 2022-10-18 삼성디스플레이 주식회사 디스플레이 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200307824A (en) * 2002-06-07 2003-12-16 Samsung Electronics Co Ltd Thin film transistor array panel
US20060092342A1 (en) * 2004-11-04 2006-05-04 Lg.Philips Lcd Co., Ltd. Thin film transistor substrate of poly-silicon type and method of fabricating the same
US20080251791A1 (en) * 2007-04-13 2008-10-16 Innolux Display Corp. Thin film transistor substrate and method for fabricating same
CN103296030A (zh) * 2012-07-25 2013-09-11 上海天马微电子有限公司 Tft-lcd阵列基板
CN104064601A (zh) * 2014-06-30 2014-09-24 上海天马微电子有限公司 Tft、tft阵列基板及其制造方法、显示面板、显示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4096585B2 (ja) 2001-03-19 2008-06-04 セイコーエプソン株式会社 表示装置の製造方法及び表示装置並びに電子機器
KR20060041949A (ko) 2004-04-15 2006-05-12 미쓰비시덴키 가부시키가이샤 오프셋 보상기능을 갖는 구동회로 및 그것을 사용한 액정표시장치
KR100662989B1 (ko) * 2004-08-20 2006-12-28 삼성에스디아이 주식회사 검사회로부를 구비하는 표시장치
WO2008062575A1 (fr) 2006-11-21 2008-05-29 Sharp Kabushiki Kaisha Substrat de matrice actif, panneau d'affichage et affichage
US8462099B2 (en) 2007-10-24 2013-06-11 Sharp Kabushiki Kaisha Display panel and display device
JP2010249955A (ja) * 2009-04-13 2010-11-04 Global Oled Technology Llc 表示装置
KR101736319B1 (ko) 2010-12-14 2017-05-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101825643B1 (ko) * 2011-01-10 2018-02-06 삼성디스플레이 주식회사 유기 발광 표시 장치
CN102368499B (zh) * 2011-10-27 2014-04-16 深圳市华星光电技术有限公司 Tft阵列基板及液晶面板
JP5997958B2 (ja) 2012-07-23 2016-09-28 株式会社ジャパンディスプレイ 表示装置及びアレイ基板
JP6196456B2 (ja) * 2013-04-01 2017-09-13 シナプティクス・ジャパン合同会社 表示装置及びソースドライバｉｃ
CN103915431B (zh) 2013-06-17 2017-10-20 上海天马微电子有限公司 一种tft阵列基板、显示装置及阵列基板制作方法
CN103325688A (zh) 2013-06-17 2013-09-25 深圳市华星光电技术有限公司 薄膜晶体管的沟道形成方法及补偿电路
US9190005B2 (en) * 2014-03-05 2015-11-17 Innolux Corporation Display panel
JP2015227974A (ja) * 2014-06-02 2015-12-17 株式会社ジャパンディスプレイ 表示装置
US10283040B2 (en) * 2015-02-03 2019-05-07 Sharp Kabushiki Kaisha Data signal line drive circuit, data signal line drive method and display device
KR102293411B1 (ko) * 2015-05-08 2021-08-25 삼성디스플레이 주식회사 비사각형 디스플레이
KR102507151B1 (ko) * 2015-08-27 2023-03-08 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 표시 장치 및 그 제조 방법
KR20170028464A (ko) * 2015-09-03 2017-03-14 삼성디스플레이 주식회사 표시 장치
CN105204248A (zh) 2015-10-10 2015-12-30 重庆京东方光电科技有限公司 一种阵列基板及显示装置
CN105513528B (zh) 2016-02-04 2018-06-22 京东方科技集团股份有限公司 电容补偿电路、显示基板、显示装置及电容补偿方法
KR102503164B1 (ko) * 2016-04-05 2023-02-24 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
CN106449651B (zh) * 2016-09-12 2019-05-21 厦门天马微电子有限公司 像素结构及显示装置
KR102430809B1 (ko) * 2017-09-29 2022-08-09 엘지디스플레이 주식회사 양면 디스플레이

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200307824A (en) * 2002-06-07 2003-12-16 Samsung Electronics Co Ltd Thin film transistor array panel
US20060092342A1 (en) * 2004-11-04 2006-05-04 Lg.Philips Lcd Co., Ltd. Thin film transistor substrate of poly-silicon type and method of fabricating the same
US20080251791A1 (en) * 2007-04-13 2008-10-16 Innolux Display Corp. Thin film transistor substrate and method for fabricating same
CN103296030A (zh) * 2012-07-25 2013-09-11 上海天马微电子有限公司 Tft-lcd阵列基板
CN104064601A (zh) * 2014-06-30 2014-09-24 上海天马微电子有限公司 Tft、tft阵列基板及其制造方法、显示面板、显示装置

Also Published As

Publication number Publication date
CN108231790A (zh) 2018-06-29
US20190326334A1 (en) 2019-10-24
EP3528286A4 (en) 2019-11-27
US10797089B2 (en) 2020-10-06
JP2020500321A (ja) 2020-01-09
JP6758427B2 (ja) 2020-09-23
CN108231790B (zh) 2019-09-17
WO2018108069A1 (zh) 2018-06-21
KR20190054172A (ko) 2019-05-21
KR102174662B1 (ko) 2020-11-05
EP3528286B1 (en) 2024-03-27
TW201838159A (zh) 2018-10-16
EP3528286A1 (en) 2019-08-21

Similar Documents

Publication Publication Date Title
US9759966B2 (en) Array substrate and method of manufacturing the same, and display device
WO2019153396A1 (zh) 柔性显示面板及柔性显示装置
US9638975B2 (en) Method for manufacturing COA liquid crystal panel comprising color resist blocks having first and second intersection zones and COA liquid crystal panel
US20160372490A1 (en) Array substrate and manufacturing method thereof, and display panel
WO2017049842A1 (zh) 阵列基板及其制作方法、显示装置
WO2013139192A1 (zh) 触摸液晶显示装置、液晶显示面板及上部基板
EP2991121B1 (en) Array substrate, method for manufacturing array substrate and display device
US9638974B2 (en) Array substrate, manufacture method thereof, and display device
TWI663718B (zh) 顯示裝置及其製造方法
US20210303093A1 (en) Array substrate and method for manufacturing same, and display device
KR102228827B1 (ko) 어레이 기판 구조체 및 어레이 기판의 제조방법
WO2018054098A1 (zh) 阵列基板及其制造方法、显示面板和显示设备
KR20130104429A (ko) 액정 표시 장치 및 이의 제조 방법
WO2015062304A1 (zh) 有源有机发光二极管显示背板及其制作方法、显示设备
WO2016173012A1 (zh) 薄膜晶体管阵列基板及其制作方法
CN104409462A (zh) 阵列基板及其制造方法、显示装置
US6654094B2 (en) Method of fabricating a liquid crystal display with redundant interconnections
US20230078619A1 (en) Touch display panel and manufacturing method therefor, and touch display device
US9841639B2 (en) Touch display panel and fabrication method thereof, and display device
CN100353244C (zh) 液晶显示器及其制作方法及其晶体管数组基板及制作方法
CN110571241B (zh) 阵列基板及其制作方法
KR102042530B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR102037514B1 (ko) 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
CN108400140B (zh) 阵列基板及其制造方法
CN204760383U (zh) 显示面板