KR20220140093A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20220140093A
KR20220140093A KR1020210046084A KR20210046084A KR20220140093A KR 20220140093 A KR20220140093 A KR 20220140093A KR 1020210046084 A KR1020210046084 A KR 1020210046084A KR 20210046084 A KR20210046084 A KR 20210046084A KR 20220140093 A KR20220140093 A KR 20220140093A
Authority
KR
South Korea
Prior art keywords
rod
line
load
layer
electrically connected
Prior art date
Application number
KR1020210046084A
Other languages
English (en)
Inventor
곽민채
김미해
이완도
조승연
최재호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210046084A priority Critical patent/KR20220140093A/ko
Priority to US17/513,075 priority patent/US20220328601A1/en
Priority to CN202210195527.9A priority patent/CN115249730A/zh
Priority to EP22159580.4A priority patent/EP4071745A1/en
Publication of KR20220140093A publication Critical patent/KR20220140093A/ko

Links

Images

Classifications

    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/3223—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Abstract

본 발명은 제조 과정에서의 불량 발생률을 낮출 수 있는 디스플레이 장치를 위하여, 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 포함하는 기판과, 상기 디스플레이영역 내에서 상기 주변영역 내로 연장된 제1데이터라인과, 상기 주변영역에 위치하며 상기 제1데이터라인에 전기적으로 연결된 제1-1하부로드와, 상기 주변영역에 위치하며 상기 제1-1하부로드에 전기적으로 연결된 제1-2하부로드와, 상기 주변영역에 위치하며 상기 제1-1하부로드 상부에 위치하고 상기 제1-1하부로드로부터 절연된 제1-1상부로드와, 상기 주변영역에 위치하며 상기 제1-2하부로드 상부에 위치하고 상기 제1-2하부로드로부터 절연되며 상기 제1-1상부로드에 전기적으로 연결된 제1-2상부로드를 구비하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명의 실시예들은 디스플레이 장치에 관한 것으로서, 더 상세하게는 제조 과정에서의 불량 발생률을 낮출 수 있는 디스플레이 장치에 관한 것이다.
일반적으로 디스플레이 장치는 디스플레이영역 내에 위치한 디스플레이 소자들의 발광 여부나 발광 정도 등을 제어하기 위한 각종 라인을 포함한다. 예컨대 디스플레이 장치는 데이터라인을 포함하여, 데이터라인으로부터 전달된 전기적 신호에 따라 해당 디스플레이 소자의 발광 정도가 제어되도록 할 수 있다.
그러나 이러한 종래의 디스플레이 장치에는 제조과정에서 불량이 발생할 수 있다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 제조 과정에서의 불량 발생률을 낮출 수 있는 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 포함하는 기판과, 상기 디스플레이영역 내에서 상기 주변영역 내로 연장된 제1데이터라인과, 상기 주변영역에 위치하며 상기 제1데이터라인에 전기적으로 연결된 제1-1하부로드와, 상기 주변영역에 위치하며 상기 제1-1하부로드에 전기적으로 연결된 제1-2하부로드와, 상기 주변영역에 위치하며 상기 제1-1하부로드 상부에 위치하고 상기 제1-1하부로드로부터 절연된 제1-1상부로드와, 상기 주변영역에 위치하며 상기 제1-2하부로드 상부에 위치하고 상기 제1-2하부로드로부터 절연되며 상기 제1-1상부로드에 전기적으로 연결된 제1-2상부로드를 구비하는, 디스플레이 장치가 제공된다.
상기 기판에 수직인 방향에서 바라볼 시, 상기 제1-1상부로드는 상기 제1-1하부로드와 중첩하고, 상기 제1-2상부로드는 상기 제1-2하부로드와 중첩할 수 있다.
상기 디스플레이영역 내에서 상기 주변영역 내로 연장된 제2데이터라인과, 상기 주변영역에 위치하며 상기 제2데이터라인에 전기적으로 연결된 제2-1하부로드와, 상기 주변영역에 위치하며 상기 제2-1하부로드에 전기적으로 연결된 제2-2하부로드와, 상기 주변영역에 위치하며 상기 제2-1하부로드 상부에 위치하고 상기 제2-1하부로드로부터 절연된 제2-1상부로드와, 상기 주변영역에 위치하며 상기 제2-2하부로드 상부에 위치하고 상기 제2-2하부로드로부터 절연되며 상기 제2-1상부로드에 전기적으로 연결된 제2-2상부로드를 더 구비할 수 있다.
상기 제1데이터라인에 전기적으로 연결된 상기 제1-1하부로드 및 상기 제1-2하부로드를 포함하는 하부로드들과, 상기 제1-1상부로드 및 상기 제1-2상부로드를 포함하는 상부로드들의 제1정전용량은, 상기 제2데이터라인에 전기적으로 연결된 상기 제2-1하부로드 및 상기 제2-2하부로드를 포함하는 하부로드들과, 상기 제2-1상부로드 및 상기 제2-2상부로드를 포함하는 상부로드들의 제2정전용량과 상이할 수 있다.
상기 제1데이터라인에서 상기 디스플레이영역의 중앙까지의 거리는 상기 제2데이터라인에서 상기 디스플레이영역의 중앙까지의 거리보다 멀고, 상기 제1데이터라인에 전기적으로 연결된 상기 제1-1하부로드 및 상기 제1-2하부로드를 포함하는 하부로드들과, 상기 제1-1상부로드 및 상기 제1-2상부로드를 포함하는 상부로드들의 제1정전용량은, 상기 제2데이터라인에 전기적으로 연결된 상기 제2-1하부로드 및 상기 제2-2하부로드를 포함하는 하부로드들과, 상기 제2-1상부로드 및 상기 제2-2상부로드를 포함하는 상부로드들의 제2정전용량보다 클 수 있다.
상기 디스플레이영역 내에 위치하며 게이트전극을 포함하는 박막트랜지스터를 더 구비하고, 상기 제1-1하부로드, 상기 제1-2하부로드 및 상기 게이트전극은 동일한 층구조를 가질 수 있다.
상기 제1-1하부로드, 상기 제1-2하부로드 및 상기 게이트전극은 동일한 층 상에 위치할 수 있다.
상기 디스플레이영역 내에 위치하며 상기 게이트전극 상부에 위치하는 커패시터전극을 더 구비하고, 상기 제1-1상부로드, 상기 제1-2상부로드 및 상기 커패시터전극은 동일한 층구조를 가질 수 있다.
상기 제1-1상부로드, 상기 제1-2상부로드 및 상기 커패시터전극은 동일한 층 상에 위치할 수 있다.
상기 제1-1상부로드 및 상기 제1-2상부로드를 덮는 제1절연층 상에 위치하며, 컨택홀을 통해 상기 제1-1하부로드와 상기 제1-2하부로드에 연결된 하부로드 연결층과, 컨택홀을 통해 상기 제1-1상부로드와 상기 제1-2상부로드에 연결된 상부로드 연결층을 더 구비할 수 있다.
상기 하부로드연결층 및 상기 상부로드연결층을 덮는 제2절연층 상에 위치하며 상기 주변영역에 위치하는 스캔구동회로로부터 상기 하부로드연결층 및 상기 상부로드연결층 상부를 가로지르도록 연장된 제1스캔연결라인과, 상기 제1절연층 상에 위치하며 일단이 상기 제2절연층의 컨택홀을 통해 상기 제1스캔연결라인에 전기적으로 연결된 제2스캔연결라인과, 상기 게이트전극과 동일한 층에 위치하며 상기 제2스캔연결라인의 타단에 전기적으로 연결된 스캔라인을 더 구비할 수 있다.
상기 제1데이터라인은 상기 제2절연층 상에 위치할 수 있다.
상기 주변영역에서 상기 제2절연층 상에 위치하며, 상기 제1스캔연결라인의 일부분과 평행한 부분을 포함하는 테스트라인을 더 구비할 수 있다.
상기 테스트라인은 상기 제1데이터라인과 일체일 수 있다.
상기 테스트라인은 상기 주변영역에 위치하는 점등검사회로에 전기적으로 연결될 수 있다.
상기 제2절연층 상에 위치하며, 상기 디스플레이영역 내에서 상기 주변영역 내로 연장되고 상기 제1-1상부로드에 전기적으로 연결된, 전원라인을 더 구비할 수 있다.
상기 디스플레이영역 내에서 상기 전원라인은 상기 제1데이터라인과 평행할 수 있다.
상기 하부로드연결층 및 상기 상부로드연결층을 덮는 제2절연층 상에 위치하며 상기 주변영역에 위치하는 스캔구동회로로부터 상기 하부로드연결층 및 상기 상부로드연결층 상부를 가로지르도록 연장된 제1발광연결라인과, 상기 제1절연층 상에 위치하며 일단이 상기 제2절연층의 컨택홀을 통해 상기 제1스캔연결라인에 전기적으로 연결된 제2발광연결라인과, 상기 디스플레이영역 내로 연장되며 상기 제2발광연결라인의 타단에 전기적으로 연결된 발광제어라인을 더 구비할 수 있다.
상기 발광제어라인, 상기 제1-1상부로드 및 상기 제1-2상부로드는 동일한 층 상에 위치할 수 있다.
상기 기판에 수직인 방향에서 바라볼 시 상기 제1-1하부로드의 중앙을 지나는 중심축과 상기 제1-2하부로드의 중앙을 지나는 중심축은 동일한 가상의 직선 상에 위치하며, 상기 디스플레이영역 내에서 상기 제1데이터라인이 연장된 방향은 상기 가상의 직선과 평행할 수 있다.
상기 기판에 수직인 방향에서 바라볼 시, 상기 디스플레이영역은 뾰족한 부분을 갖지 않을 수 있다.
상기 기판에 수직인 방향에서 바라볼 시, 상기 디스플레이영역은 원 또는 타원 형상을 가질 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 제조 과정에서의 불량 발생률을 낮출 수 있는 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 2는 도 1의 디스플레이 장치가 포함하는 일 화소의 등가 회로도이다.
도 3은 도 1의 디스플레이 장치의 A 부분을 확대하여 도시하는 개념도이다.
도 4는 도 3의 디스플레이 장치의 B 부분을 확대하여 도시하는 개념도이다.
도 5는 도 4의 디스플레이 장치의 일부분들의 단면을 개략적으로 도시하는 단면도이다.
도 6은 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분을 확대하여 도시하는 개념도이다.
도 7은 도 6의 디스플레이 장치의 B 부분을 확대하여 도시하는 개념도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(10)의 일부분을 개략적으로 도시하는 평면도이다. 본 실시예에 따른 디스플레이 장치는 기판(100)을 포함한다. 기판(100)은 디스플레이영역(DA)과 디스플레이영역(DA) 외측의 주변영역(PA)을 포함한다. 디스플레이영역(DA)은 이미지를 디스플레이할 수 있는 부분으로, 복수개의 화소들이 배치될 수 있다. 기판(100)에 수직인 방향(z축 방향)에서 바라볼 시 디스플레이영역(DA)은 뾰족한 부분을 갖지 않을 수 있으며, 도 1에 도시된 것과 같이 전체적으로 원 또는 타원 형상을 가질 수 있다. 도 1에서는 디스플레이영역(DA)이 원 형상을 가짐에 따라, 기판(100)도 기판(100)에 수직인 방향(z축 방향)에서 바라볼 시 대략적으로 원 형상을 갖는 것으로 도시하고 있다. 물론 도 1에 도시된 것과 같이, 기판(100)은 원 형상인 부분과 그 일측 또는 양측에 위치한 사각형 형상의 부분을 가질 수 있다. 주변영역(PA)은 이러한 디스플레이영역(DA)의 외측에 배치될 수 있다. 주변영역(PA)은 예컨대 디스플레이영역(DA)을 둘러싸는 형상을 가질 수 있다.
디스플레이 장치가 포함하는 다양한 구성요소들은 기판(100) 상에 배치될 수 있다. 이러한 기판(100)은 글라스, 금속 또는 고분자 수지를 포함할 수 있다. 예컨대 기판(100)은 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다. 물론 기판(100)은 각각 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 무기물(예컨대 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등)을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다.
도 1에서는 편의상 기판(100)이 xy평면 상에 위치하는 평평한 구조를 갖는 것으로 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 본 실시예에 따른 디스플레이 장치의 경우, 기판(100)의 일부분이 벤딩될 수도 있다. 예컨대 도 1에 도시된 것과 같이 기판(100)이 전체적으로 원형 형상을 갖는 제1부분과 그 일측 또는 양측에 위치한 직사각형 형상을 갖는 제2부분을 갖는 경우, 제2부분은 (예컨대 x축과 평행한) 벤딩축을 중심으로 벤딩될 수 있다. 이를 통해 벤딩된 기판(100)의 경우 디스플레이영역(DA)에 수직인 방향(z축 방향)에서 바라볼 시, 사용자에게 시인되는 주변영역(PA)의 면적을 줄일 수 있다.
디스플레이영역(DA)에는 복수개의 화소(P, P')들이 배치된다. 화소(P, P')들 각각은 부화소(sub-pixel)를 의미하며, 유기발광 다이오드(OLED)와 같은 디스플레이소자를 포함할 수 있다. 화소들(P, P')은 예컨대, 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다.
화소들(P, P')은 주변영역(PA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 주변영역(PA)에는 데이터 구동회로(20), 스캔 구동회로(30) 및 전원공급라인(40) 등이 배치될 수 있다.
데이터 구동회로(20)는 인쇄회로기판(미도시) 등으로부터 전기적 신호를 수신하여, 데이터선(DL, DL')들을 통해 화소(P, P')들에 데이터 신호를 제공할 수 있다. 데이터 구동회로(20)는 기판(100) 상에 직접 형성될 수도 있고, 기판(100) 상에 전기적 접착제로 접착된 집적회로(IC) 칩일 수도 있으며, COF(chip on film) 형태로 기판(100) 상에 부착될 수도 있다. 스캔 구동회로(30)는 스캔라인(SL)을 통해 화소(P, P')들에 스캔 신호를 제공할 수 있다. 전원공급라인(40)은 인쇄회로기판 등으로부터 인가된 전원을 전원라인(PL, PL')들을 통해 화소(P, P')들에 제공할 수 있다. 물론 이를 위해 디스플레이영역(DA) 내에 위치한 데이터라인(DL, DL')들은 주변영역(PA)에 위치한 데이터 구동회로(20)에 전기적으로 연결되고, 디스플레이영역(DA) 내에 위치한 스캔라인(SL)은 주변영역(PA)에 위치한 스캔 구동회로(30)에 전기적으로 연결되며, 디스플레이영역(DA) 내에 위치한 전원라인(PL, PL')들은 주변영역(PA)에 위치한 전원공급라인(40)에 전기적으로 연결될 수 있다. 그리고 인쇄회로기판은 기판(100)의 가장자리에 위치한 패드(미도시)들에 전기적으로 연결되며, 데이터 구동회로(20), 스캔 구동회로(30) 및 전원공급라인(40)은 그러한 패드들에 전기적으로 연결될 수 있다.
도 1에서는 데이터 구동회로(20)가 데이터선(DL)을 통해 화소(P)에 데이터 신호를 제공하고 데이터선(DL')을 통해 화소(P')에 데이터 신호를 제공하는 것으로 도시하고, 전원라인(PL)을 통해 화소(P)에 전원을 제공하고 전원라인(PL')을 통해 화소(P')에 전원을 제공하는 것으로 도시는 것으로 도시하고 있다.
물론 이 외에도, 기판(100)의 주변영역(PA)에는 발광제어 구동회로(미도시)가 위치하고, 이 발광제어 구동회로에 전기적으로 연결된 발광제어라인(EL)이 디스플레이영역(DA) 내의 화소(P, P')들에 발광제어 신호를 제공할 수 있다. 발광제어 구동회로는 편의에 따라 스캔 구동회로(30)와 일체화될 수도 있고, 스캔 구동회로(30)가 복수개의 영역들에 분산 배치되고 그 영역들 사이에 발광제어 구동회로가 분산 배치될 수도 있다. 그리고 기판(100)의 주변영역(PA)에는 전극전원라인(미도시)이 위치하여, 디스플레이영역(DA) 내의 대향전극에 전기적으로 연결되어 전극전원을 대향전극에 공급할 수 있다. 또한 기판(100)의 주변영역(PA)에는 초기화 전압라인(미도시, 도 2의 VL 참조)이 위치하여, 디스플레이영역(DA) 내의 제1초기화전압라인(VL1, 도 2 등 참조)과 제2초기화전압라인(VL2, 도 2 등 참조)에 전기적으로 연결되어 초기화전압(Vint)을 공급할 수 있다.
이하에서는, 본 실시예에 따른 디스플레이 장치(10)가 디스플레이영역(DA) 내에 디스플레이소자로서 유기발광 다이오드를 갖는 경우에 대해 설명한다. 하지만 본 발명의 디스플레이 장치는 이에 한정되지 않는다. 예컨대 본 발명의 디스플레이 장치는 디스플레이소자로서 무기발광소자를 구비할 수도 있다. 또는 본 발명의 디스플레이 장치는 디스플레이소자로서 유기발광 다이오드 또는 무기발광 다이오드를 구비하면서, 이 발광 다이오드에서 방출된 광의 적어도 일부 파장을 양자점을 통해 다른 파장으로 변화시키는, 양자점 발광 디스플레이 장치(Quantum dot Light Emitting Display)일 수도 있다.
도 2는 도 1의 디스플레이 장치(10)가 포함하는 일 화소(P)의 등가 회로도이다.
하나의 화소(P)에 위치하는 화소회로부(PC)는, 복수개의 박막트랜지스터들(T1 내지 T7) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 박막트랜지스터들(T1 내지 T7) 및 스토리지 커패시터(Cst)는 신호라인들(SL, SL-1, SL+1, EL, DL), 제1초기화전압라인(VL1), 제2초기화전압라인(VL2) 및 전원라인(PL)에 연결될 수 있다.
신호선들(SL, SL-1, SL+1, EL, DL)은 스캔 신호(Sn)를 전달하는 스캔라인(SL), 제1초기화 박막트랜지스터(T4)에 이전 스캔 신호(Sn-1)를 전달하는 이전 스캔라인(SL-1), 제2초기화 박막트랜지스터(T7)에 스캔 신호(Sn)를 전달하는 이후 스캔라인(SL+1), 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)에 발광제어 신호(En)를 전달하는 발광제어라인(EL), 스캔라인(SL)과 교차하며 데이터 신호(Dm)를 전달하는 데이터라인(DL)을 포함할 수 있다. 전원라인(PL)은 구동 박막트랜지스터(T1)에 구동전압(ELVDD)을 전달하며, 제1초기화전압라인(VL1)은 제1초기화 박막트랜지스터(T4)에 초기화전압(Vint)을 전달하고, 제2초기화전압라인(VL2)은 제2초기화 박막트랜지스터(T7)에 초기화전압(Vint)을 전달할 수 있다. 제1초기화전압라인(VL1)과 제2초기화전압라인(VL2)은 초기화 전압라인(VL)에 연결될 수 있다.
제1트랜지스터인 구동 박막트랜지스터(T1)의 제1게이트전극인 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 하부전극(CE1)에 연결되어 있고, 구동 박막트랜지스터(T1)의 구동 소스영역(S1)은 동작제어 박막트랜지스터(T5)를 경유하여 전원라인(PL)에 연결되어 있으며, 구동 박막트랜지스터(T1)의 구동 드레인영역(D1)은 발광제어 박막트랜지스터(T6)를 경유하여 유기발광 다이오드(OLED)의 화소전극과 전기적으로 연결되어 있다. 즉, 구동 박막트랜지스터(T1)는 제1노드(N1)에 인가된 전압, 즉 구동 게이트전극(G1)에 인가된 전압에 대응하여, 전원라인(PL)과 접속된 제2노드(N2)로부터 유기발광 다이오드(OLED)로 흐르는 전류량을 제어할 수 있다. 이에 따라 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광 다이오드(OLED)에 구동전류(IOLED)를 공급한다. 제2노드(N2)와 전원라인(PL) 사이에는 동작제어 박막트랜지스터(T5)가 개재될 수 있다.
참고로, 전술한 것과 같이 제1트랜지스터인 구동 박막트랜지스터(T1)의 제1게이트전극인 구동 게이트전극(G1)이 스토리지 커패시터(Cst)의 하부전극(CE1)에 연결되어 있는바, 필요하다면 구동 게이트전극(G1)과 스토리지 커패시터(Cst)의 하부전극(CE1)은 일체(一體)일 수 있다. 이처럼 서로 연결되어 있는 전극들은 필요에 따라 일체일 수 있다. 이는 후술하는 실시예 및 그 변형예에서도 마찬가지이다.
제2트랜지스터인 스위칭 박막트랜지스터(T2)의 제2게이트전극인 스위칭 게이트전극(G2)은 스캔라인(SL)에 연결되어 있고, 스위칭 박막트랜지스터(T2)의 스위칭 소스영역(S2)은 데이터라인(DL)에 연결되어 있으며, 스위칭 박막트랜지스터(T2)의 스위칭 드레인영역(D2)은 제2노드(N2)에 연결되어 구동 박막트랜지스터(T1)의 구동 소스영역(S1)에 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 전원라인(PL)에 연결되어 있다. 스위칭 박막트랜지스터(T2)는 스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 데이터라인(DL)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)의 구동 소스영역(S1)으로 전달하는 스위칭 동작을 수행한다.
제3트랜지스터인 보상 박막트랜지스터(T3)는 구동 박막트랜지스터(T1)와 유기발광 다이오드(OLED) 사이의 제3노드(N3)와 제1노드(N1) 사이에 접속되어, 제3게이트전극인 보상 게이트전극(G3)에 인가된 전압에 대응하여 구동 박막트랜지스터(T1)를 다이오드 연결시킬 수 있다. 즉, 보상 박막트랜지스터(T3)의 보상 게이트전극(G3)은 스캔라인(SL)에 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 드레인영역(D3)은 구동 박막트랜지스터(T1)의 구동 드레인영역(D1)에 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광 다이오드(OLED)의 화소전극과 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 소스영역(S3)은 스토리지 커패시터(Cst)의 하부전극(CE1), 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인영역(D4) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다.
보상 박막트랜지스터(T3)는 스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 구동 드레인영역(D1)을 전기적으로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결시킨다.
제4트랜지스터인 제1초기화 박막트랜지스터(T4)는 제1노드(N1)와 제1초기화전압라인(VL1) 사이에 접속되어, 제4게이트전극인 제1초기화 게이트전극(G4)에 인가된 전압에 대응하여 구동 게이트전극(G1)의 전압을 초기화할 수 있다. 즉, 제1초기화 박막트랜지스터(T4)의 제1초기화 게이트전극(G4)은 이전 스캔라인(SL-1)에 연결되어 있고, 제1초기화 박막트랜지스터(T4)의 제1초기화 소스영역(S4)은 제1초기화전압라인(VL1)에 연결되어 있으며, 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인영역(D4)은 스토리지 커패시터(Cst)의 하부전극(CE1), 보상 박막트랜지스터(T3)의 보상 소스영역(S3) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 제1초기화 박막트랜지스터(T4)는 이전 스캔라인(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 초기화전압(Vint)을 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 전달하여, 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)의 전압을 초기화시키는 초기화동작을 수행한다.
제5트랜지스터인 동작제어 박막트랜지스터(T5)는 제2노드(N2)와 전원라인(PL) 사이에 접속되어, 제5게이트전극인 동작제어 게이트전극(G5)에 인가된 전압에 대응하여 턴-온될 수 있다. 즉, 동작제어 박막트랜지스터(T5)의 동작제어 게이트전극(G5)은 발광제어라인(EL)에 연결되어 있으며, 동작제어 박막트랜지스터(T5)의 동작제어 소스영역(S5)은 전원라인(PL)과 연결되어 있고, 동작제어 박막트랜지스터(T5)의 동작제어 드레인영역(D5)은 구동 박막트랜지스터(T1)의 구동 소스영역(S1) 및 스위칭 박막트랜지스터(T2)의 스위칭 드레인영역(D2)과 연결되어 있다.
제6트랜지스터인 발광제어 박막트랜지스터(T6)는 제3노드(N3)와 유기발광 다이오드(OLED) 사이에 접속되어, 발광제어라인(EL)으로부터 제6게이트전극인 발광제어 게이트전극(G6)에 인가된 전압에 대응하여 턴-온될 수 있다. 즉, 발광제어 박막트랜지스터(T6)의 발광제어 게이트전극(G6)은 발광제어라인(EL)에 연결되어 있고, 발광제어 박막트랜지스터(T6)의 발광제어 소스영역(S6)은 구동 박막트랜지스터(T1)의 구동 드레인영역(D1) 및 보상 박막트랜지스터(T3)의 보상 드레인영역(D3)에 연결되어 있으며, 발광제어 박막트랜지스터(T6)의 발광제어 드레인영역(D6)은 제2초기화 박막트랜지스터(T7)의 제2초기화 소스영역(S7) 및 유기발광 다이오드(OLED)의 화소전극에 전기적으로 연결되어 있다.
동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광제어라인(EL)을 통해 전달받은 발광제어 신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 유기발광 다이오드(OLED)에 전달되어 유기발광 다이오드(OLED)에 구동전류(IOLED)가 흐르도록 한다.
제7트랜지스터인 제2초기화 박막트랜지스터(T7)의 제7게이트전극인 제2초기화 게이트전극(G7)은 이후 스캔라인(SL+1)에 연결되어 있고, 제2초기화 박막트랜지스터(T7)의 제2초기화 소스영역(S7)은 발광제어 박막트랜지스터(T6)의 발광제어 드레인영역(D6) 및 메인 유기발광 다이오드(OLED)의 화소전극에 연결되어 있으며, 제2초기화 박막트랜지스터(T7)의 제2초기화 드레인영역(D7)은 제2초기화전압라인(VL2)에 연결되어 있다.
한편, 스캔라인(SL)과 이후 스캔라인(SL+1)은 서로 전기적으로 연결됨으로써, 스캔라인(SL)과 이후 스캔라인(SL+1)에는 동일한 스캔신호(Sn)가 인가될 수 있다. 따라서, 제2초기화 박막트랜지스터(T7)는 이후 스캔라인(SL+1)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 유기발광 다이오드(OLED)의 화소전극을 초기화시키는 동작을 수행할 수 있다. 필요에 따라 제2초기화 박막트랜지스터(T7)는 생략될 수 있다. 참고로 이후 스캔라인(SL+1)은 다음 행 화소의 제4트랜지스터(T4)와 연결될 수 있다. 즉, 이후 스캔라인(SL+1)은 다음 행 화소의 제4게이트전극인 제1초기화 게이트전극(G4)에 연결될 수 있다. 이러한 이후 스캔라인(SL+1)은 다음 행 화소에서 이전 스캔라인(SL-1)으로 동작할 수 있다.
스토리지 커패시터(Cst)의 상부전극(CE2)은 전원라인(PL)에 연결되어 있으며, 유기발광 다이오드(OLED)의 대향전극은 전극전원라인에 연결되어 전극전압(ELVSS)을 가질 수 있다. 이에 따라, 유기발광 다이오드(OLED)는 구동 박막트랜지스터(T1)로부터 구동전류(IOLED)를 전달받아 발광함으로써 화상을 표시할 수 있다.
도 3은 도 1의 디스플레이 장치(10)의 A 부분을 확대하여 도시하는 개념도이고, 도 4는 도 3의 디스플레이 장치(10)의 B 부분을 확대하여 도시하는 개념도이며, 도 5는 도 4의 디스플레이 장치(10)의 I-I'선, II=II'선, III-III'선 및 IV-IV'선을 따라 취한 단면을 개략적으로 도시하는 단면도이다. 도 3 및 도 4에서는 디스플레이영역(DA)과 주변영역(PA)의 대략적인 경계를 일점쇄선으로 표시하였다. 도 3 및 도 4에서는 디스플레이영역(DA)과 주변영역(PA)의 대략적인 경계가 복수회 절곡된 형상인 것으로 도시되어 있지만 이는 도 3 및 도 4가 본 실시예에 따른 디스플레이 장치의 확대도이기 때문이다. 디스플레이영역(DA)과 주변영역(PA)의 대략적인 경계는 도 1에 도시된 것과 같이 전체적으로 원의 가장자리 형상을 갖거나, 타원의 가장자리 형상을 갖거나, 다른 뾰족하지 않은 폐곡선으로 이루어진 형상을 가질 수 있다.
도 3 및 도 4에 도시된 것과 같이, 제1데이터라인(DL1)이 디스플레이영역(DA) 내에서 주변영역(PA) 내로 연장된다. 제1데이터라인(DL1)은 디스플레이영역(DA) 내에서는 대략 제1방향(+y 방향)으로 연장되며 복수개의 화소들을 지나는데, 도 3 및 도 4에서는 제1데이터라인(DL1)이 제1화소(P1)를 지나는 것으로 도시하고 있다. 이러한 제1데이터라인(DL1)은 주변영역(PA)에 위치하는 제1-1하부로드(LL1-1)와 전기적으로 연결된다. 구체적으로, 제1데이터라인(DL1)은 후술하는 것과 같이 제1-1하부로드(LL1-1)를 덮는 절연층 상부에 위치하는데, 제1데이터라인(DL1)은 컨택홀을 통해 제1-1하부로드(LL1-1)에 연결될 수 있다.
주변영역(PA)에는 제1-1하부로드(LL1-1) 외에 제1-2하부로드(LL1-2)도 위치한다. 이 제1-2하부로드(LL1-2)는 제1-1하부로드(LL1-1)로부터 제1방향(+y 방향)에 위치한다. 즉, 기판(100)에 수직인 방향(z축 방향)에서 바라볼 시, 제1-1하부로드(LL1-1)의 중앙을 지나는 중심축과 제1-2하부로드(LL1-2)의 중앙을 지나는 중심축은 동일한 가상의 직선 상에 위치한다. 이 가상의 직선은 디스플레이영역(DA) 내에서 제1데이터라인(DL1)이 연장된 제1방향과 평행하다. 이러한 제1-2하부로드(LL1-2)는 제1-1하부로드(LL1-1)에 전기적으로 연결된다. 제1-1하부로드(LL1-1)와 제1-2하부로드(LL1-2)가 연결되는 구조에 대해서는 후술한다.
도 3 및 도 4에 도시된 것과 같이, 제1전원라인(PL1)이 디스플레이영역(DA) 내에서 주변영역(PA) 내로 연장된다. 제1전원라인(PL1)은 디스플레이영역(DA) 내에서는 대략 제1방향(+y 방향)으로 연장되며 복수개의 화소들을 지나는데, 도 3 및 도 4에서는 제1전원라인(PL1)이 제1화소(P1)를 지나는 것으로 도시하고 있다. 즉, 제1전원라인(PL1)은 디스플레이영역(DA) 내에서 제1데이터라인(DL1)과 대략 평행할 수 있다.
이러한 제1전원라인(PL1)은 주변영역(PA)에 위치하는 제1-1상부로드(UL1-1)와 전기적으로 연결된다. 구체적으로, 제1전원라인(PL1)은 후술하는 것과 같이 제1-1상부로드(UL1-1)를 덮는 절연층 상부에 위치하는데, 제1전원라인(PL1)은 컨택홀을 통해 제1-1상부로드(UL1-1)에 연결될 수 있다.
주변영역(PA)에는 제1-1상부로드(UL1-1) 외에 제1-2상부로드(UL1-2)도 위치한다. 이 제1-2상부로드(UL1-2)는 제1-1상부로드(UL1-1)로부터 제1방향(+y 방향)에 위치한다. 즉, 기판(100)에 수직인 방향(z축 방향)에서 바라볼 시, 제1-1상부로드(UL1-1)의 중앙을 지나는 중심축과 제1-2상부로드(UL1-2)의 중앙을 지나는 중심축은 동일한 가상의 직선 상에 위치한다. 이 가상의 직선은 디스플레이영역(DA) 내에서 제1전원라인(PL1)이 연장된 제1방향과 평행하다. 이러한 제1-2상부로드(UL1-2)는 제1-1상부로드(UL1-1)에 전기적으로 연결된다. 제1-1상부로드(UL1-1)와 제1-2상부로드(UL1-2)가 연결되는 구조에 대해서는 후술한다.
제1-1상부로드(UL1-1)는 제1-1하부로드(LL1-1) 상부에 위치하고, 제1-1하부로드(LL1-1)로부터 전기적으로 절연된다. 제1-1상부로드(UL1-1)에 전기적으로 연결된 제1-2상부로드(UL1-2) 역시 제1-2하부로드(LL1-2) 상부에 위치하고, 제1-2하부로드(LL1-2)로부터 전기적으로 절연된다.
도 1에 도시된 것과 같이, 디스플레이 장치의 디스플레이영역(DA)이 원 또는 타원 형상을 가질 경우, 디스플레이영역(DA) 내에서 제1방향(+y 방향)으로 연장된 데이터라인(DL, DL')들의 길이는 디스플레이영역(DA) 내에서의 위치에 따라 달라질 수밖에 없다. 예컨대 도 1에서 디스플레이영역(DA)의 대략 중앙을 지나며 제1방향(+y 방향)으로 연장된 데이터라인(DL')은, 디스플레이영역(DA)의 중앙이 아닌 다른 곳을 지나며 제1방향(+y 방향)으로 연장된 데이터라인(DL)보다 길이가 길 수밖에 없다. 데이터라인(DL, DL')들 각각은 상이한 층에 위치한 다른 라인들과 중첩하기에, 데이터라인(DL, DL')들 각각과 그러한 상이한 층의 다른 라인들 사이에는 기생 정전용량(기생 커패시턴스)가 존재하게 된다. 따라서, 어느 데이터라인(DL)의 길이와 다른 데이터라인(DL')의 길이가 상이하게 되면, 그 어느 데이터라인(DL)과 상이한 층에 위치하면서 그 어느 데이터라인(DL)과 중첩하는 다른 라인들의 개수가, 그 다른 데이터라인(DL')과 상이한 층에 위치하면서 그 다른 데이터라인(DL')과 중첩하는 다른 라인들의 개수와 상이하게 된다. 그 결과, 그 어느 데이터라인(DL)에 존재하는 기생 정전용량은 그 다른 데이터라인(DL')에 존재하는 기생 정전용량과 상이하게 된다. 따라서 두 데이터라인(DL, DL')들에 동일한 데이터 신호를 인가하더라도, 그 두 데이터라인(DL, DL')들이 지나는 화소들에서의 휘도가 상이할 수 있는 등, 불량이 발생할 수 있다.
하지만 본 실시예에 따른 디스플레이 장치의 경우, 전술한 것과 같이 제1-1하부로드(LL1-1), 제1-2하부로드(LL1-2), 제1-1상부로드(UL1-1) 및 제1-2상부로드(UL1-2)를 구비한다. 기판(100)에 수직인 방향(z축 방향)에서 바라볼 시, 제1-1상부로드(UL1-1)는 제1-1하부로드(LL1-1)와 중첩하고, 제1-2상부로드(UL1-2)는 제1-2하부로드(LL1-2)와 중첩한다. 이에 따라 제1-1하부로드(LL1-1)와 제1-1상부로드(UL1-1) 사이에는 제1-1정전용량이 형성되며, 제1-2하부로드(LL1-2)와 제1-2상부로드(UL1-2) 사이에도 제1-2정전용량이 형성된다. 따라서 제1-1하부로드(LL1-1)에 전기적으로 연결된 제1데이터라인(DL1)은, 제1데이터라인(DL1)과 상이한 층에 위치한 다른 라인들과의 사이에서 형성된 기생 정전용량 외에, 제1-1정전용량과 제1-2정전용량에 의한 영향을 받게 된다. 그러므로 제1데이터라인(DL1)에 영향을 주는 총 정전용량이, 제1데이터라인(DL1)보다 긴 길이의 데이터라인(DL)이 갖는 기생 정전용량과 동일하거나 유사하도록 할 수 있다. 이를 통해 고품질의 이미지를 디스플레이하는 디스플레이 장치를 구현할 수 있다.
한편, 제1데이터라인(DL1)에 전기적으로 연결된 제1-1하부로드(LL1-1)와 제1-2하부로드(LL1-2)는 상호 이격되어 있으면서 전기적으로 연결된다. 물론 이와 달리 제1-1하부로드(LL1-1)와 제1-2하부로드(LL1-2)가 일체(一體)가 되도록 하는 것을 고려할 수도 있다. 하지만 그러한 경우 제조 과정에서 불량이 발생할 수 있다는 문제점이 있다. 제조 과정에서 도전층에 전하가 축적될 수 있는데, 도전층의 면적이 넓을 경우 축적되는 전하의 양이 크게 증가할 수 있다. 제1-1하부로드(LL1-1)와 제1-2하부로드(LL1-2)가 일체(一體)가 되도록 할 경우, 이 도전층에는 많은 양의 전하가 축적될 수 있다. 그 결과, 이러한 도전층에 인접하여 위치하는 배선들이나 도전층들에 큰 정전기에 의한 영향을 미쳐, 배선들이나 도전층들 사이에서 쇼트가 발생하는 등의 문제점을 야기할 수 있다.
하지만 본 실시예에 따른 디스플레이 장치의 경우, 제1-1하부로드(LL1-1)와 제1-2하부로드(LL1-2)가 상호 이격되어 위치한다. 따라서 제조 과정에서 제1-1하부로드(LL1-1)와 제1-2하부로드(LL1-2)에 전하가 축적된다 하더라도, 제1-1하부로드(LL1-1)와 제1-2하부로드(LL1-2) 각각에 축적되는 전하의 양이 크지 않도록 할 수 있다. 이를 통해 제조 과정에서 제1-1하부로드(LL1-1)와 제1-2하부로드(LL1-2)에 인접하여 위치하는 배선들이나 도전층들에서 정전기에 의한 불량이 발생하는 것을 효과적으로 방지하거나 최소화할 수 있다.
물론 제조 과정에서 제1-1하부로드(LL1-1)와 제1-2하부로드(LL1-2)를 형성한 후, 이후 공정에서 제1-1하부로드(LL1-1)와 제1-2하부로드(LL1-2)를 전기적으로 연결하게 된다. 하지만 제조 과정 중 제1-1하부로드(LL1-1)와 제1-2하부로드(LL1-2)를 전기적으로 연결하기 전까지는 정전기에 의한 불량이 발생하는 것을 효과적으로 방지하거나 최소화할 수 있다.
이하에서는 디스플레이영역(DA) 내의 구조, 제1-1하부로드(LL1-1)와 제1-2하부로드(LL1-2)의 전기적 연결 구조, 그리고 제1-1상부로드(UL1-1) 와 제1-2상부로드(UL1-2)의 전기적 연결 구조 등에 대해 도 5를 참조하여 설명한다.
전술한 것과 같이, 다양한 구성요소들은 전술한 것과 같은 기판(100) 상에 위치할 수 있다. 기판(100) 상에는 버퍼층(111)이 배치된다. 버퍼층(111)은 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있다. 버퍼층(111)은 실리콘옥사이드, 실리콘옥시나이트라이드 또는 실리콘나이트라이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조를 가질 수 있다.
유기발광 다이오드(OLED)는 도 2를 참조하여 전술한 것과 같이 대응하는 화소회로(PC)에 전기적으로 연결될 수 있다. 화소회로(PC)는 박막트랜지스터들(T1 내지 T7) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 도 5의 IV-IV' 부분에서는 화소회로(PC) 중 구동 박막트랜지스터(T1)와 스토리지 커패시터(Cst)를 도시하고 있으며, 발광제어 박막트랜지스터(T6) 또는 제2초기화 박막트랜지스터(T7)의 일부와 유기발광 다이오드(OLED)가 연결되는 구조를 도시하고 있다. 물론 도 5의 IV-IV' 부분은 예시적인 단면을 도시하는 것으로, IV-IV' 부분에 도시된 구성요소의 배치 순서나 연결관계 등은 다양하게 변경될 수 있다.
구동 박막트랜지스터(T1)가 포함하는 반도체층(1100)은, 발광제어 박막트랜지스터(T6) 또는 제2초기화 박막트랜지스터(T7)가 포함하는 반도체층(1100)과 평면도 상에서 서로 연결되어 있을 수 있다. 도 2를 참조하여 전술한 것과 같이 구동 박막트랜지스터(T1)의 구동 드레인영역(D1)은 발광제어 박막트랜지스터(T6)의 발광제어 소스영역(S6)과 전기적으로 연결되고, 발광제어 박막트랜지스터(T6)의 발광제어 드레인영역(D6)은 제2초기화 박막트랜지스터(T7)의 제2초기화 소스영역(S7)과 전기적으로 연결되기 때문이다. 다만 도 5의 IV-IV' 부분의 단면은 기판(100)에 수직인 방향(z축 방향)에서 바라볼 시 복수회 절곡된 형상을 갖는 선을 따라 취한 단면이기에, 구동 박막트랜지스터(T1)가 포함하는 반도체층(1100)이, 발광제어 박막트랜지스터(T6) 또는 제2초기화 박막트랜지스터(T7)가 포함하는 반도체층(1100)으로부터 이격된 것으로 도시하고 있다.
구동 박막트랜지스터(T1)는 반도체층(1100), 반도체층(1100)의 채널영역과 중첩하는 구동 게이트전극(G1), 그리고 반도체층(1100)의 구동 소스영역(S1) 및 구동 드레인영역(D1)에 각각 연결된 소스전극 및 드레인전극을 포함할 수 있다. 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 하부전극(CE1) 역할을 할 수도 있다. 구동 게이트전극(G1)의 상부에는 스토리지 커패시터(Cst)의 상부전극(CE2)이 위치한다. 반도체층(1100)과 구동 게이트전극(G1) 사이에는 게이트절연층(113)이 개재되고, 구동 게이트전극(G1)과 스토리지 커패시터(Cst)의 상부전극(CE2) 사이에는 제1층간절연층(115)이 개재되며, 스토리지 커패시터(Cst)의 상부전극(CE2)과 소스전극 및 드레인전극 사이에는 제2층간절연층(117)이 개재될 수 있다.
물론 구동 박막트랜지스터(T1)의 구동 드레인영역(D1)이 발광제어 박막트랜지스터(T6)의 발광제어 소스영역(S6) 등과 일체(一體)일 경우에는 구동 박막트랜지스터(T1)는 드레인전극을 갖지 않을 수 있고, 구동 박막트랜지스터(T1)의 구동 소스영역(S1)이 스위칭 박막트랜지스터(T2)의 스위칭 드레인영역(D2) 등과 일체일 경우에는 구동 박막트랜지스터(T1)는 소스전극을 갖지 않을 수 있다.
반도체층(1100)은 폴리 실리콘을 포함할 수 있다. 또는 반도체층(1100)은 비정질 실리콘(amorphous silicon)을 포함할 수 있다. 또는 반도체층(1100)은 인듐(In), 갈륨(Ga), 주석(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크로뮴(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물 반도체를 포함할 수 있다. 반도체층(1100)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
게이트절연층(113)은 실리콘옥사이드, 실리콘옥시나이트라이드 또는 실리콘나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층 구조를 가질 수 있다.
구동 게이트전극(G1) 또는 하부전극(CE1)은 몰리브데늄(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)과 같은 저저항의 도전 물질을 포함할 수 있으며, 이러한 물질을 포함하는 단층 또는 다층 구조를 가질 수 있다. 예컨대 구동 게이트전극(G1)은 몰리브데늄층/알루미늄층/몰리브데늄층의 3층구조를 가질 수 있다.
제1층간절연층(115)은 실리콘옥사이드, 실리콘옥시나이트라이드 또는 실리콘나이트라이드와 같은 무기절연물을 포함할 수 있으며, 이러한 물질을 포함하는 단층 또는 다층 구조를 가질 수 있다.
스토리지 커패시터(Cst)의 상부전극(CE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W) 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조를 가질 수 있다.
제2층간절연층(117)은 실리콘옥사이드, 실리콘옥시나이트라이드 또는 실리콘나이트라이드와 같은 무기절연물을 포함할 수 있으며, 이러한 물질을 포함하는 단층 또는 다층 구조를 가질 수 있다.
제2층간절연층(117) 상에 위치하는 소스전극 및/또는 드레인전극은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W) 및/또는 구리(Cu)를 포함할 수 있으며, 이러한 물질을 포함하는 단층 또는 다층 구조를 가질 수 있다. 예컨대, 소스전극 및/또는 드레인전극은 티타늄층/알루미늄층/티타늄층의 3층 구조를 가질 수 있다. 물론 제2층간절연층(117) 상에는 제1연결전극(1670)도 위치할 수 있으며, 이 제1연결전극(1670)은 컨택홀을 통해 그 하부의 반도체층(1100)에 연결될 수 있다.
구동 박막트랜지스터(T1) 상에는 제3층간절연층(119)이 위치할 수 있다. 제3층간절연층(119)은 실리콘옥사이드, 실리콘옥시나이트라이드 또는 실리콘나이트라이드와 같은 무기절연물을 포함할 수 있으며, 이러한 물질을 포함하는 단층 또는 다층 구조를 가질 수 있다.
제3층간절연층(119) 상에는 배선 또는 연결전극 등이 위치할 수 있다. 도 5에서는 IV-IV' 부분에 제1데이터라인(DL1), 제1전원라인(PL1) 및/또는 제2연결전극(1740)이 제2절연층이라 할 수 있는 제3층간절연층(119) 상에 위치하는 것으로 도시하고 있다. 제2연결전극(1740)은 컨택홀을 통해 그 하부의 제1연결전극(1670)에 연결될 수 있다. 제1데이터라인(DL1), 제1전원라인(PL1), 스캔라인(SL) 및 제2연결전극(1740)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W) 및/또는 구리(Cu)를 포함할 수 있으며, 이러한 물질을 포함하는 단층 또는 다층 구조를 가질 수 있다. 예컨대, 제1데이터라인(DL1), 제1전원라인(PL1), 스캔라인(SL) 및/또는 제2연결전극(1740)은 티타늄층/알루미늄층/티타늄층의 3층 구조를 가질 수 있다.
제1데이터라인(DL1), 제1전원라인(PL1), 스캔라인(SL) 및/또는 제2연결전극(1740) 상에는 평탄화층(123)이 위치할 수 있다. 평탄화층(123)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등의 유기 절연물을 포함할 수 있다.
평탄화층(123) 상에는 유기발광 다이오드(OLED)가 위치할 수 있다. 유기발광 다이오드(OLED)는 화소전극(210), 발광층(220) 및 대향전극(230)의 적층구조를 포함할 수 있다. 이러한 적층구조는, 화소전극(210)과 발광층(220) 사이의 제1기능층(미도시)을 포함하거나, 발광층(220)과 대향전극(230) 사이의 제2기능층(미도시)을 포함할 수 있다.
화소전극(210)은 평탄화층(123) 상에 위치하며, 평탄화층(123)에 형성된 컨택홀을 통해 그 하부의 제2연결전극(1740) 등에 연결될 수 있다. 화소전극(210)은 반사막 및/또는 투명도전막을 포함할 수 있다. 반사막은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함할 수 있다. 투명도전막은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3 indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide) 등을 포함할 수 있다. 예컨대 화소전극(210)은 ITO층/Ag층/ITO층의 3층 구조를 가질 수 있다.
화소정의막(125)은 화소전극(210)의 에지를 커버하며 화소전극(210)에 중첩하는 개구를 포함할 수 있다. 이러한 화소정의막(125)은 화소전극(210)의 가장자리와 화소전극(210) 상부의 대향전극(230)의 사이의 거리를 증가시킴으로써 화소전극(210)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 이러한 화소정의막(125)은 화소영역을 정의하는 역할을 할 수 있다. 예컨대 도 3 및 도 4의 제1화소(P1)와 제2화소(P2)로 표시된 부분은 대략적으로 화소전극(210)에 대응하거나 화소정의막(125)의 개구에 대응하는 것으로 이해될 수 있다.
화소정의막(125)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 폴리아미드(polyamide), 벤조사이클로부텐, 페놀 또는 HMDSO(Hexamethyldisiloxane) 등의 유기 절연물을 포함할 수 있다. 화소정의막(125)은 감광성 물질을 포함할 수 있다. 필요에 따라서는 화소정의막(125)은 블랙 염료/안료를 포함할 수 있다. 예컨대 화소정의막(125)은 카도계 바인더 수지(cardo-based binder resin)와 안료를 포함할 수 있다. 이때, 안료로서 락탐계 블랙 안료(lactam black pigment)와 블루 안료의 혼합물을 이용할 수 있다. 또는, 화소정의막(125)은 카본블랙을 포함할 수 있다.
발광층(220)은 화소정의막(125)의 개구에 대응하여 위치하며, 화소전극(210)들과 중첩할 수 있다. 발광층(220)은 소정의 색상의 빛을 방출하는 고분자 유기물 또는 저분자 유기물을 포함할 수 있다. 발광층(220)의 아래와 위에는 제1기능층 및 제2기능층이 위치할 수 있다.
제1기능층은 홀 수송층(HTL: Hole Transport Layer) 및/또는 홀 주입층(HIL: Hole Injection Layer)을 포함할 수 있다. 제2기능층은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제1기능층 및/또는 제2기능층은 발광층(220)과 달리 기판(100) 상에 전체적으로 형성될 수 있다. 바꾸어 말하면, 제1기능층 및/또는 제2기능층은 디스플레이영역(DA)을 커버할 수 있다. 예컨대 제1기능층 및/또는 제2기능층은 디스플레이영역(DA)에 있어서 일체(一體)로 형성될 수 있다.
대향전극(230)은 투광성 전극, 반투과성 전극 또는 반사 전극일 수 있다. 대향전극(230)은 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막을 포함할 수 있다. 또한, 대향전극은 금속 박막 위에 위치하는 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막을 포함할 수도 있다. 대향전극(230)은 디스플레이영역(DA) 전면에 걸쳐 일체(一體)로 형성되어, 발광층(220)과 화소정의막(125)의 상부에 배치될 수 있다.
유기발광 다이오드(OLED) 상에는 봉지층(미도시)이 위치할 수 있다. 봉지층은 제1무기봉지층과 제2무기봉지층 및 이들 사이의 유기봉지층을 포함할 수 있다.
제1무기봉지층 및 제2무기봉지층 각각은 하나 이상의 무기 절연물을 포함할 수 있다. 무기 절연물은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드를 포함할 수 있다.
유기봉지층은 폴리머 계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 또는 폴리에틸렌 등을 포함할 수 있다. 예컨대, 유기봉지층은 아크릴계 수지, 예컨대 폴리메틸메타크릴레이트 또는 폴리아크릴산 등을 포함할 수 있다. 유기봉지층은 모노머를 경화하거나, 폴리머를 도포하여 형성할 수 있다.
도 5의 I-I' 부분, II-II' 부분 및 III-III' 부분에 도시된 제1-1하부로드(LL1-1)와 제1-2하부로드(LL1-2)는, 구동 게이트전극(G1)과 동일한 층 상에 위치할 수 있다. 즉, 제1-1하부로드(LL1-1)와 제1-2하부로드(LL1-2)는 구동 게이트전극(G1)과 마찬가지로 게이트절연층(113) 상에 위치할 수 있다. 제조 과정에서, 제1-1하부로드(LL1-1)와 제1-2하부로드(LL1-2)는 구동 게이트전극(G1)과 동일한 물질로 동시에 형성될 수 있다. 이에 따라 제1-1하부로드(LL1-1), 제1-2하부로드(LL1-2) 및 구동 게이트전극(G1)은 동일한 물질을 포함하고 동일한 층구조를 가질 수 있다.
도 5의 I-I' 부분, II-II' 부분 및 III-III' 부분에 도시된 제1-1상부로드(UL1-1)와 제1-2상부로드(UL1-2)는, 스토리지 커패시터(Cst)의 상부전극(CE2)과 동일한 층 상에 위치할 수 있다. 즉, 제1-1상부로드(UL1-1)와 제1-2상부로드(UL1-2)는 스토리지 커패시터(Cst)의 상부전극(CE2)과 마찬가지로 제1층간절연층(115) 상에 위치할 수 있다. 제조 과정에서, 제1-1상부로드(UL1-1)와 제1-2상부로드(UL1-2)는 스토리지 커패시터(Cst)의 상부전극(CE2)과 동일한 물질로 동시에 형성될 수 있다. 이에 따라 제1-1상부로드(UL1-1), 제1-2상부로드(UL1-2) 및 스토리지 커패시터(Cst)의 상부전극(CE2)은 동일한 물질을 포함하고 동일한 층구조를 가질 수 있다.
전술한 것과 같이 상호 이격된 제1-1하부로드(LL1-1)와 제1-2하부로드(LL1-2)는 서로 전기적으로 연결되는 바, 도 5의 II-II' 부분에 도시된 것과 같이 하부로드 연결층(LLCL)에 의해 전기적으로 연결될 수 있다. 하부로드 연결층(LLCL)은 제1-1상부로드(UL1-1)와 제1-2상부로드(UL1-2)를 덮는 제1절연층이라 할 수 있는 제2층간절연층(117) 상에 위치할 수 있다. 즉, 하부로드 연결층(LLCL)은 소스전극, 드레인전극 및/또는 제1연결전극(1670)과 동일한 층 상에 위치할 수 있다. 하부로드 연결층(LLCL)은 그 하부의 절연층에 형성된 컨택홀들을 통해 제1-1하부로드(LL1-1)와 제1-2하부로드(LL1-2)에 각각 연결됨으로써, 제1-1하부로드(LL1-1)와 제1-2하부로드(LL1-2)를 전기적으로 연결할 수 있다. 제조 과정에서는 이러한 하부로드 연결층(LLCL)이 형성되기 전까지는 제1-1하부로드(LL1-1)와 제1-2하부로드(LL1-2)가 전기적으로 연결되지 않기에, 제1-1하부로드(LL1-1)와 제1-2하부로드(LL1-2)에 축적된 전하에 의해 주변 배선들이 쇼트되는 등의 불량이 발생하는 것을 방지할 수 있다.
제조 과정에서, 하부로드 연결층(LLCL)은 소스전극, 드레인전극 및/또는 제1연결전극(1670)과 동일한 물질로 동시에 형성될 수 있다. 이에 따라 하부로드 연결층(LLCL), 소스전극, 드레인전극 및/또는 제1연결전극(1670)은 동일한 물질을 포함하고 동일한 층구조를 가질 수 있다.
상호 이격된 제1-1상부로드(UL1-1)와 제1-2상부로드(UL1-2)는 서로 전기적으로 연결되는 바, 도 5의 I-I' 부분에 도시된 것과 같이 상부로드 연결층(ULCL)에 의해 전기적으로 연결될 수 있다. 상부로드 연결층(ULCL)은 제1-1상부로드(UL1-1)와 제1-2상부로드(UL1-2)를 덮는 제1절연층이라 할 수 있는 제2층간절연층(117) 상에 위치할 수 있다. 즉, 상부로드 연결층(ULCL)은 하부로드 연결층(LLCL), 소스전극, 드레인전극 및/또는 제1연결전극(1670)과 동일한 층 상에 위치할 수 있다. 상부로드 연결층(ULCL)은 그 하부의 절연층에 형성된 컨택홀들을 통해 제1-1상부로드(UL1-1)와 제1-2상부로드(UL1-2)에 각각 연결됨으로써, 제1-1상부로드(UL1-1)와 제1-2상부로드(UL1-2)를 전기적으로 연결할 수 있다. 제조 과정에서, 상부로드 연결층(ULCL)은 하부로드 연결층(LLCL), 소스전극, 드레인전극 및/또는 제1연결전극(1670)과 동일한 물질로 동시에 형성될 수 있다. 이에 따라 상부로드 연결층(ULCL), 하부로드 연결층(LLCL), 소스전극, 드레인전극 및/또는 제1연결전극(1670)은 동일한 물질을 포함하고 동일한 층구조를 가질 수 있다.
한편, 전술한 바와 같이 제1데이터라인(DL1)은 제1-1하부로드(LL1-1)에 전기적으로 연결된다. 도 5의 III-III' 부분에서는 제1데이터라인(DL1)과 제1-1하부로드(LL1-1)의 연결 구조에 대해 도시하고 있다. 도 5에 도시된 것과 같이, 제1-1하부로드(LL1-1) 상부의 제2층간절연층(117) 상에 데이터연결층(DCL)이 위치한다. 데이터연결층(DCL)은 그 하부의 절연층에 형성된 컨택홀을 통해 제1-1하부로드(LL1-1)에 연결된다. 데이터연결층(DCL)은 상부로드 연결층(ULCL) 및 하부로드 연결층(LLCL)과 마찬가지로 제2층간절연층(117) 상에 위치하기에, 제조 과정에서 데이터연결층(DCL)은 상부로드 연결층(ULCL) 및 하부로드 연결층(LLCL)과 동일한 물질로 동시에 형성될 수 있다. 이에 따라 데이터연결층(DCL), 상부로드 연결층(ULCL), 하부로드 연결층(LLCL), 소스전극, 드레인전극 및/또는 제1연결전극(1670)은 동일한 물질을 포함하고 동일한 층구조를 가질 수 있다.
제1데이터라인(DL1)은 데이터연결층(DCL), 상부로드 연결층(ULCL), 하부로드 연결층(LLCL), 소스전극, 드레인전극 및/또는 제1연결전극(1670)을 덮는, 제2절연층이라 할 수 있는 제3층간절연층(119) 상에 위치한다. 제1데이터라인(DL1)은 하부의 절연층에 형성된 컨택홀을 통해 데이터연결층(DCL)에 연결된다. 이에 따라 제1데이터라인(DL1)은 데이터연결층(DCL)을 통해 제1-1하부로드(LL1-1)에 전기적으로 연결된다.
아울러, 제1전원라인(PL1)은 제1-1상부로드(UL1-1)에 전기적으로 연결될 수 있다. 제1전원라인(PL1)과 제1-1상부로드(UL1-1)의 연결 구조는 제1데이터라인(DL1)과 제1-1하부로드(LL1-1)의 연결 구조와 유사할 수 있다. 즉, 제1-1상부로드(UL1-1)를 덮는 제2층간절연층(117) 상에 데이터연결층(DCL)과 유사한 전원연결층(미도시)이 위치할 수 있다. 전원연결층은 그 하부의 절연층에 형성된 컨택홀을 통해 제1-1상부로드(UL1-1)에 연결된다. 전원연결층은 데이터연결층(DCL), 상부로드 연결층(ULCL) 및 하부로드 연결층(LLCL)과 마찬가지로 제2층간절연층(117) 상에 위치하기에, 제조 과정에서 전원연결층은 데이터연결층(DCL), 상부로드 연결층(ULCL) 및 하부로드 연결층(LLCL)과 동일한 물질로 동시에 형성될 수 있다. 이에 따라 전원연결층, 데이터연결층(DCL), 상부로드 연결층(ULCL), 하부로드 연결층(LLCL), 소스전극, 드레인전극 및/또는 제1연결전극(1670)은 동일한 물질을 포함하고 동일한 층구조를 가질 수 있다.
제1전원라인(PL1)은 전원연결층, 데이터연결층(DCL), 상부로드 연결층(ULCL), 하부로드 연결층(LLCL), 소스전극, 드레인전극 및/또는 제1연결전극(1670)을 덮는, 제2절연층이라 할 수 있는 제3층간절연층(119) 상에 위치한다. 제1전원라인(PL1)은 하부의 절연층에 형성된 컨택홀을 통해 전원연결층에 연결된다. 이에 따라 제1전원라인(PL1)은 전원연결층을 통해 제1-1상부로드(UL1-1)에 전기적으로 연결된다.
참고로 도 4와 도 5의 III-III' 부분에 도시된 것과 같이, 제1-1하부로드(LL1-1)는 돌출부를 가지며 해당 돌출부가 제1데이터라인(DL1) 하부에 위치한다. 그리고 제1-1하부로드(LL1-1)의 돌출부와 제1데이터라인(DL1) 사이에 위치하는 데이터연결층(DCL)에 의해, 제1-1하부로드(LL1-1)의 돌출부와 제1데이터라인(DL1)이 전기적으로 연결된다. 제1-1상부로드(UL1-1)도 돌출부를 가지며 해당 돌출부가 제1전원라인(PL1) 하부에 위치한다. 그리고 제1-1상부로드(UL1-1)의 돌출부와 제1전원라인(PL1) 사이에 위치하는 전원연결층에 의해, 제1-1상부로드(UL1-1)의 돌출부와 제1전원라인(PL1)이 전기적으로 연결된다.
제1-1하부로드(LL1-1)와 제1-2하부로드(LL1-2)의 연결 구조에 있어서도, 도 4 및 도 5의 II-II' 부분에 도시된 것과 같이, 제1-1하부로드(LL1-1)가 제1-2하부로드(LL1-2) 방향으로 돌출된 돌출부를 갖고, 제1-2하부로드(LL1-2)도 제1-1하부로드(LL1-1) 방향으로 돌출된 돌출부를 갖는다. 하부로드연결층(LLCL)은 이러한 제1-1하부로드(LL1-1)의 돌출부 및 제1-2하부로드(LL1-2)의 돌출부에 컨택하여, 제1-1하부로드(LL1-1)와 제1-2하부로드(LL1-2)를 전기적으로 연결할 수 있다.
제1-1상부로드(UL1-1)와 제1-2상부로드(UL1-2)의 연결 구조에 있어서도, 도 4 및 도 5의 I-I' 부분에 도시된 것과 같이, 제1-1상부로드(UL1-1)가 제1-2상부로드(UL1-2) 방향으로 돌출된 돌출부를 갖고, 제1-2상부로드(UL1-2)도 제1-1상부로드(UL1-1) 방향으로 돌출된 돌출부를 갖는다. 상부로드연결층(ULCL)은 이러한 제1-1상부로드(UL1-1)의 돌출부 및 제1-2상부로드(UL1-2)의 돌출부에 컨택하여, 제1-1상부로드(UL1-1)와 제1-2상부로드(UL1-2)를 전기적으로 연결할 수 있다.
이하에서는 도 3 및 도 4를 참조하여, 본 실시예에 따른 디스플레이 장치의 다른 구성요소들에 대해 설명한다. 도 3 및 도 4에 도시된 것과 같이, 본 실시예에 다른 디스플레이 장치는 제2데이터라인(DL2) 및 제2전원라인(PL2) 등을 구비할 수 있다.
제2데이터라인(DL2)은 디스플레이영역(DA) 내에서 주변영역(PA) 내로 연장된다. 제2데이터라인(DL2)은 디스플레이영역(DA) 내에서는 대략 제1방향(+y 방향)으로 연장되며 복수개의 화소들을 지나는데, 도 3 및 도 4에서는 제2데이터라인(DL2)이 제2화소(P2)를 지나는 것으로 도시하고 있다. 이러한 제2데이터라인(DL2)은 주변영역(PA)에 위치하는 제2-1하부로드(LL2-1)와 전기적으로 연결된다. 구체적으로, 제2데이터라인(DL2)은 제1데이터라인(DL1)과 마찬가지로 제3층간절연층(119) 상에 위치하는데, 제2데이터라인(DL2)은 하부의 절연층에 형성된 컨택홀을 통해 제2-1하부로드(LL2-1)에 연결될 수 있다. 제2-1하부로드(LL2-1)는 제1-1하부로드(LL1-1)와 마찬가지로 게이트절연층(113) 상에 위치할 수 있다. 제2데이터라인(DL2)과 제2-1하부로드(LL2-1)의 연결 구조는, 전술한 제1데이터라인(DL1)과 제1-1하부로드(LL1-1)의 연결 구조와 같다.
도 3에 도시된 것과 같이, 주변영역(PA)에는 제2-1하부로드(LL2-1) 외에 제2-2하부로드도 위치한다. 이 제2-2하부로드는 제2-1하부로드(LL2-1)로부터 제1방향(+y 방향)에 위치한다. 즉, 기판(100)에 수직인 방향(z축 방향)에서 바라볼 시, 제2-1하부로드(LL2-1)의 중앙을 지나는 중심축과 제2-2하부로드의 중앙을 지나는 중심축은 동일한 가상의 직선 상에 위치한다. 이 가상의 직선은 디스플레이영역(DA) 내에서 제2데이터라인(DL2)이 연장된 제1방향과 평행하다. 이러한 제2-2하부로드는 제2-1하부로드(LL2-1)에 전기적으로 연결된다. 제2-1하부로드(LL2-1)와 제2-2하부로드의 연결 구조는, 전술한 제1-1하부로드(LL1-1)와 제1-2하부로드(LL1-2)의 연결 구조와 같다.
도 3 및 도 4에 도시된 것과 같이, 제2전원라인(PL2)은 디스플레이영역(DA) 내에서 주변영역(PA) 내로 연장된다. 제2전원라인(PL2)은 디스플레이영역(DA) 내에서는 대략 제1방향(+y 방향)으로 연장되며 복수개의 화소들을 지나는데, 도 3 및 도 4에서는 제2전원라인(PL2)이 제2화소(P2)를 지나는 것으로 도시하고 있다. 즉, 제2전원라인(PL2)은 디스플레이영역(DA) 내에서 제2데이터라인(DL2)과 대략 평행할 수 있다.
이러한 제2전원라인(PL2)은 주변영역(PA)에 위치하는 제2-1상부로드(UL2-1)와 전기적으로 연결된다. 구체적으로, 제2전원라인(PL2)은 제1전원라인(PL1)과 마찬가지로 제3층간절연층(119) 상에 위치하는데, 제2전원라인(PL2)은 하부의 절연층에 형성된 컨택홀을 통해 제2-1상부로드(UL2-1)에 연결될 수 있다. 제2-1상부로드(UL2-1)는 제1-1상부로드(UL1-1)와 마찬가지로 제1층간절연층(115) 상에 위치할 수 있다.
주변영역(PA)에는 제2-1상부로드(UL2-1) 외에, 도 3에 도시된 것과 같이 제2-2상부로드도 위치한다. 이 제2-2상부로드는 제2-1상부로드(UL2-1)로부터 제1방향(+y 방향)에 위치한다. 즉, 기판(100)에 수직인 방향(z축 방향)에서 바라볼 시, 제2-1상부로드(UL2-1)의 중앙을 지나는 중심축과 제2-2상부로드의 중앙을 지나는 중심축은 동일한 가상의 직선 상에 위치한다. 이 가상의 직선은 디스플레이영역(DA) 내에서 제1전원라인(PL1)이 연장된 제1방향과 평행하다. 이러한 제2-2상부로드는 제2-1상부로드(UL2-1)에 전기적으로 연결된다. 제2-1상부로드(UL2-1)와 제2-2상부로드의 연결 구조는 전술한 제1-1상부로드(UL1-1)와 제1-2상부로드(UL1-2)의 연결 구조와 같다.
제2-1상부로드(UL2-1)는 제2-1하부로드(LL2-1) 상부에 위치하고, 제2-1하부로드(LL2-1)로부터 전기적으로 절연된다. 제2-1상부로드(UL2-1)에 전기적으로 연결된 제2-2상부로드 역시 제2-2하부로드 상부에 위치하고, 제2-2하부로드(LL2-2)로부터 전기적으로 절연된다. 제2데이터라인(DL2)과 관련된 이러한 제2-1하부로드(LL2-1), 제2-2하부로드, 제2-1상부로드(UL2-1) 및 제2-2상부로드의 기능은, 제1데이터라인(DL1)과 관련된 이러한 제1-1하부로드(LL1-1), 제1-2하부로드(LL1-2), 제1-1상부로드(UL1-1) 및 제1-2상부로드(UL1-2)의 기능에 대해 전술한 것과 같다.
한편, 도 1, 도 3 및 도 4에 도시된 것과 같이, 제1데이터라인(DL1)에서 디스플레이영역(DA)의 중앙까지의 거리는 제2데이터라인(DL2)에서 디스플레이영역(DA)의 중앙까지의 거리보다 멀다. 그리고 대략 원 또는 타원 형상을 갖는 디스플레이영역(DA)의 형상 때문에, 제2데이터라인(DL2)의 길이는 제1데이터라인(DL1)의 길이와 상이하다. 따라서 디스플레이영역(DA) 내에서 제2데이터라인(DL2)이 중첩하는 다른 층에 위치하는 배선들의 개수는, 디스플레이영역(DA) 내에서 제1데이터라인(DL1)이 중첩하는 다른 층에 위치하는 배선들의 개수와 상이하며, 제2데이터라인(DL2)이 갖는 제2기생 정전용량의 크기는 제1데이터라인(DL1)이 갖는 제1기생 정전용량과 상이하다.
따라서, 제1데이터라인(DL1)에 전기적으로 연결된 제1-1하부로드(LL1-1) 및 제1-2하부로드(LL1-2)를 포함하는 하부로드들과, 제1-1상부로드(UL1-1) 및 제1-2상부로드(UL1-2)를 포함하는 상부로드들의 제1정전용량이, 제2데이터라인(DL2)에 전기적으로 연결된 제2-1하부로드(LL2-1) 및 제2-2하부로드(LL2-2)를 포함하는 하부로드들과, 제2-1상부로드(UL2-1) 및 제2-2상부로드(UL2-2)를 포함하는 상부로드들의 제2정전용량과 상이하도록 할 수 있다. 이를 통해, 제1기생 정전용량과 제1정전용량을 고려한 총 정전용량이, 제2기생 정전용량과 제2정전용량을 고려한 총 정전용량과 동일하거나 유사하도록 할 수 있다. 이를 통해 고품질의 이미지를 디스플레이하는 디스플레이 장치를 구현할 수 있다.
구체적으로, 제1데이터라인(DL1)에서 디스플레이영역(DA)의 중앙까지의 거리는 제2데이터라인(DL2)에서 디스플레이영역(DA)의 중앙까지의 거리보다 멀기 때문에, 디스플레이영역(DA) 내에서 제2데이터라인(DL2)이 중첩하는 다른 층에 위치하는 배선들의 개수는, 디스플레이영역(DA) 내에서 제1데이터라인(DL1)이 중첩하는 다른 층에 위치하는 배선들의 개수보다 많게 된다. 따라서 제2데이터라인(DL2)이 갖는 제2기생 정전용량의 크기는 제1데이터라인(DL1)이 갖는 제1기생 정전용량보다 크게 된다.
따라서, 제1데이터라인(DL1)에 전기적으로 연결된 제1-1하부로드(LL1-1) 및 제1-2하부로드(LL1-2)를 포함하는 하부로드들과, 제1-1상부로드(UL1-1) 및 제1-2상부로드(UL1-2)를 포함하는 상부로드들의 제1정전용량이, 제2데이터라인(DL2)에 전기적으로 연결된 제2-1하부로드(LL2-1) 및 제2-2하부로드(LL2-2)를 포함하는 하부로드들과, 제2-1상부로드(UL2-1) 및 제2-2상부로드(UL2-2)를 포함하는 상부로드들의 제2정전용량보다 크도록 할 수 있다. 이를 통해, 제1기생 정전용량과 제1정전용량을 고려한 총 정전용량이, 제2기생 정전용량과 제2정전용량을 고려한 총 정전용량과 동일하거나 유사하도록 할 수 있다. 이를 통해 고품질의 이미지를 디스플레이하는 디스플레이 장치를 구현할 수 있다.
한편, 디스플레이영역(DA) 내에는 도 1을 참조하여 전술한 것과 같이 스캔라인(SL)과 발광제어라인(EL)이 위치한다. 스캔라인(SL)과 발광제어라인(EL)은 도 1에 도시된 것과 같이 디스플레이영역(DA) 내에서 데이터라인(DL, DL')들과 전원라인(PL, PL')들이 연장된 제1방향(+y 방향)과 교차하는 제2방향(+x 방향)으로 연장된다.
도 3 및 도 4에 도시된 것과 같이, 스캔라인(SL)은 제1스캔연결라인(SCL1)과 제2스캔연결라인(SCL2)을 통해 스캔 구동회로(30)에 전기적으로 연결된다. 제1스캔연결라인(SCL1)은 하부로드연결층(LLCL) 및 상부로드연결층(ULCL)을 덮는 제2절연층인 제3층간절연층(119) 상에 위치하며, 주변영역(PA)에 위치하는 스캔 구동회로(30)로부터 하부로드연결층(LLCL) 및 상부로드연결층(ULCL) 상부를 가로지르도록 연장된다. 도 5의 I-I' 부분 및 II-II' 부분에는 이러한 제1스캔연결라인(SCL1)의 일부를 도시하고 있다. 이러한 제1스캔연결라인(SCL1)은 제1데이터라인(DL1) 및 제1전원라인(PL1)과 동일한 물질로 동시에 형성될 수 있다. 즉, 제1스캔연결라인(SCL1), 제1데이터라인(DL1) 및 제1전원라인(PL1)은 동일한 층구조를 가질 수 있으며, 동일한 물질을 포함할 수 있다.
제2스캔연결라인(SCL2)은 도 4에 도시된 것과 같이, 제1절연층인 제2층간절연층(117) 상에 위치하며 일단이 그 상부의 제3층간절연층(119)에 형성된 컨택홀을 통해 상부의 제1스캔연결라인(SCL1)에 전기적으로 연결된다. 이러한 제2스캔연결라인(SCL2)은 하부로드연결층(LLCL) 및 상부로드연결층(ULCL)과 동일한 물질로 동시에 형성될 수 있다. 즉, 제2스캔연결라인(SCL2), 하부로드연결층(LLCL) 및 상부로드연결층(ULCL)은 동일한 층구조를 가질 수 있으며, 동일한 물질을 포함할 수 있다.
제2스캔연결라인(SCL2)의 타단은 그 하부의 제1층간절연층(115)과 제2층간절연층(117)에 형성된 컨택홀을 통해 스캔라인(SL)에 연결된다. 참고로 스캔라인(SL)은 구동 게이트전극(G1)과 마찬가지로 게이트절연층(113) 상에 위치할 수 있다. 즉, 스캔라인(SL)과 구동 게이트전극(G1)은 동일한 물질로 동시에 형성될 수 있다. 이에 따라 스캔라인(SL)과 구동 게이트전극(G1)은 동일한 층구조를 가지며, 동일한 물질을 포함할 수 있다. 나아가, 스캔라인(SL)은 스위칭 박막트랜지스터(T2)의 스위칭 게이트전극(G2)과 일체(一體)일 수 있다.
한편, 도 3 및 도 4에 도시된 것과 같이, 발광제어라인(EL)은 제1발광연결라인(ECL1)과 제2발광연결라인(ECL2)을 통해 발광제어 구동회로에 전기적으로 연결된다. 발광제어 구동회로는 예컨대 도 3에 도시된 것과 같이 스캔 구동회로(30)에 포함될 수 있다. 물론 본 발명이 이에 한정되지 않으며, 주변영역(PA)에 발광제어 구동회로가 스캔 구동회로(30)와 구별되어 별도로 존재할 수도 있다. 이하에서는 편의상 발광제어 구동회로가 스캔 구동회로(30)에 포함되는 것으로 설명한다.
제1발광연결라인(ECL1)은 하부로드연결층(LLCL) 및 상부로드연결층(ULCL)을 덮는 제2절연층인 제3층간절연층(119) 상에 위치하며, 주변영역(PA)에 위치하는 스캔 구동회로(30)로부터 하부로드연결층(LLCL) 및 상부로드연결층(ULCL) 상부를 가로지르도록 연장된다. 이러한 제1발광연결라인(ECL1)은 제1스캔연결라인(SCL1), 제1데이터라인(DL1) 및 제1전원라인(PL1)과 동일한 물질로 동시에 형성될 수 있다. 즉, 제1발광연결라인(ECL1), 제1스캔연결라인(SCL1), 제1데이터라인(DL1) 및 제1전원라인(PL1)은 동일한 층구조를 가질 수 있으며, 동일한 물질을 포함할 수 있다.
제2발광연결라인(ECL2)은 도 4에 도시된 것과 같이, 제1절연층인 제2층간절연층(117) 상에 위치하며 일단이 그 상부의 제3층간절연층(119)에 형성된 컨택홀을 통해 상부의 제1발광연결라인(ECL1)에 전기적으로 연결된다. 이러한 제2발광연결라인(ECL2)은 제2스캔연결라인(SCL2), 하부로드연결층(LLCL) 및 상부로드연결층(ULCL)과 동일한 물질로 동시에 형성될 수 있다. 즉, 제2발광연결라인(ECL2), 제2스캔연결라인(SCL2), 하부로드연결층(LLCL) 및 상부로드연결층(ULCL)은 동일한 층구조를 가질 수 있으며, 동일한 물질을 포함할 수 있다.
제2발광연결라인(ECL2)의 타단은 그 하부의 제2층간절연층(117)에 형성된 컨택홀을 통해 발광제어라인(EL)에 연결된다. 참고로 발광제어라인(EL)은 스토리지 커패시터(Cst)의 상부전극(CE2), 제1-1상부로드(UL1-1) 및 제1-2상부로드(UL1-2) 등과 마찬가지로 제1층간절연층(115) 상에 위치할 수 있다. 즉, 발광제어라인(EL), 스토리지 커패시터(Cst)의 상부전극(CE2), 제1-1상부로드(UL1-1) 및 제1-2상부로드(UL1-2)은 동일한 물질로 동시에 형성될 수 있다. 이에 따라 발광제어라인(EL), 스토리지 커패시터(Cst)의 상부전극(CE2), 제1-1상부로드(UL1-1) 및 제1-2상부로드(UL1-2)은 동일한 층구조를 가지며, 동일한 물질을 포함할 수 있다.
도 6은 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분을 확대하여 도시하는 개념도이고, 도 7은 도 6의 디스플레이 장치의 B 부분을 확대하여 도시하는 개념도이다.
본 실시예에 따른 디스플레이 장치가 도 3 및 도 4 등을 참조하여 전술한 실시예에 따른 디스플레이 장치와 상이한 점은, 주변영역(PA)에서 제1테스트라인(TL1)을 더 구비한다는 점이다. 제1테스트라인(TL1)은 제1스캔연결라인(SCL1)의 일부분과 평행한 부분을 포함할 수 있다. 도 6 및 도 7에서는 제1테스트라인(TL1)이 제1스캔연결라인(SCL1)과 대체적으로 평행한 것으로 도시하고 있다.
이러한 제1테스트라인(TL1)은 일측이 제1데이터라인(DL1)에 연결되고, 타측이 주변영역(PA)에 위치하는 제1점등검사회로(TC1)에 전기적으로 연결될 수 있다. 즉, 제1테스트라인(TL1)의 일측은 제1데이터라인(DL1)의 일부로서 데이터연결층(DCL)에 컨택하는 부분에 연결될 수 있다.
이러한 제1테스트라인(TL1)은 제조 과정에서 사용될 수 있는데, 제1데이터라인(DL1)에 전기적으로 연결된 제1화소(P1)를 비롯한 화소들이 정상적으로 발광하는지 여부를 검사하기 위한 테스트 신호를 제1점등검사회로(TC1)로부터 제1데이터라인(DL1)에 전달할 수 있다. 이러한 제1테스트라인(TL1)은 제1데이터라인(DL1)과 마찬가지로 제3층간절연층(119) 상에 위치할 수 있으며, 제1데이터라인(DL1)과 일체일 수도 있다.
본 실시예에 따른 디스플레이 장치는 주변영역(PA)에서 제2테스트라인(TL2)을 더 구비할 수 있다. 제2테스트라인(TL2)도 제1스캔연결라인(SCL1)의 일부분과 평행한 부분을 포함할 수 있다. 도 6 및 도 7에서는 제2테스트라인(TL2)이 제1스캔연결라인(SCL1)과 대체적으로 평행한 것으로 도시하고 있다.
이러한 제2테스트라인(TL2)은 일측이 제2데이터라인(DL2)에 연결되고, 타측이 주변영역(PA)에 위치하는 제2점등검사회로(TC2)에 전기적으로 연결될 수 있다. 즉, 제2테스트라인(TL2)의 일측은 제2데이터라인(DL2)의 일부로서 데이터연결층(DCL)에 컨택하는 부분에 연결될 수 있다.
이러한 제2테스트라인(TL2)은 제조 과정에서 사용될 수 있는데, 제2데이터라인(DL2)에 전기적으로 연결된 제2화소(P2)를 비롯한 화소들이 정상적으로 발광하는지 여부를 검사하기 위한 테스트 신호를 제2점등검사회로(TC2)로부터 제2데이터라인(DL2)에 전달할 수 있다. 이러한 제2테스트라인(TL2)은 제2데이터라인(DL2)과 마찬가지로 제3층간절연층(119) 상에 위치할 수 있으며, 제2데이터라인(DL2)과 일체일 수도 있다. 참고로 제2점등검사회로(TC2)는 제1점등검사회로(TC1)와 전기적으로 연결될 수 있다.
한편, 도 5 등을 참조하여 전술한 바와 같이, 하부로드 연결층(LLCL)이 제1-1하부로드(LL1-1)와 제1-2하부로드(LL1-2)를 전기적으로 연결하며, 상부로드 연결층(ULCL)이 제1-1상부로드(UL1-1)와 제1-2상부로드(UL1-2)를 전기적으로 연결한다. 기판(100)에 수직인 방향(z축 방향)에서 바라볼 시 도 7에 도시된 것과 같이 제1스캔연결라인(SCL1), 제1테스트라인(TL1) 및/또는 제2테스트라인(TL2)은 이러한 하부로드 연결층(LLCL) 및/또는 상부로드 연결층(ULCL)과 중첩한다. 따라서 제1스캔연결라인(SCL1), 제1테스트라인(TL1) 및/또는 제2테스트라인(TL2)은 하부로드 연결층(LLCL) 및/또는 상부로드 연결층(ULCL)보다 상부에 위치하게 된다. 즉, 제1스캔연결라인(SCL1), 제1테스트라인(TL1) 및/또는 제2테스트라인(TL2)은 제1데이터라인(DL1), 제2데이터라인(DL2), 제1전원라인(PL1) 및/또는 제2전원라인(PL2)과 마찬가지로 제3층간절연층(119) 상에 위치할 수밖에 없다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
G1: 구동 게이트전극 D1: 구동 드레인영역
S1: 구동 소스영역 CE1: 하부전극
CE2: 상부전극 DL1: 제1데이터라인
ECL1: 제1발광연결라인 P1: 제1화소
PL1: 제1전원라인 SCL1: 제1스캔연결라인
SCL2: 제2스캔연결라인 TC1: 제1점등검사회로
TL1: 제1테스트라인 LL1-1: 제1-1하부로드
LL1-2: 제1-2하부로드 LL2-1: 제2-1하부로드
LL2-2: 제2-2하부로드 UL1-1: 제1-1상부로드
UL1-2: 제1-2상부로드 UL2-1: 제2-1상부로드
UL2-2: 제2-2상부로드 10: 디스플레이 장치
20: 데이터 구동회로 30: 스캔 구동회로
100: 기판 111: 버퍼층
113: 게이트절연층 115: 제1층간절연층
117: 제2층간절연층 119: 제3층간절연층
123: 평탄화층 125: 화소정의막
1670: 제1연결전극 1740: 제2연결전극

Claims (22)

  1. 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 포함하는 기판;
    상기 디스플레이영역 내에서 상기 주변영역 내로 연장된 제1데이터라인;
    상기 주변영역에 위치하며 상기 제1데이터라인에 전기적으로 연결된 제1-1하부로드;
    상기 주변영역에 위치하며 상기 제1-1하부로드에 전기적으로 연결된 제1-2하부로드;
    상기 주변영역에 위치하며, 상기 제1-1하부로드 상부에 위치하고 상기 제1-1하부로드로부터 절연된, 제1-1상부로드; 및
    상기 주변영역에 위치하며, 상기 제1-2하부로드 상부에 위치하고 상기 제1-2하부로드로부터 절연되며 상기 제1-1상부로드에 전기적으로 연결된, 제1-2상부로드;
    를 구비하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 기판에 수직인 방향에서 바라볼 시, 상기 제1-1상부로드는 상기 제1-1하부로드와 중첩하고, 상기 제1-2상부로드는 상기 제1-2하부로드와 중첩하는, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 디스플레이영역 내에서 상기 주변영역 내로 연장된 제2데이터라인;
    상기 주변영역에 위치하며 상기 제2데이터라인에 전기적으로 연결된 제2-1하부로드;
    상기 주변영역에 위치하며 상기 제2-1하부로드에 전기적으로 연결된 제2-2하부로드;
    상기 주변영역에 위치하며, 상기 제2-1하부로드 상부에 위치하고 상기 제2-1하부로드로부터 절연된, 제2-1상부로드; 및
    상기 주변영역에 위치하며, 상기 제2-2하부로드 상부에 위치하고 상기 제2-2하부로드로부터 절연되며 상기 제2-1상부로드에 전기적으로 연결된, 제2-2상부로드;
    를 더 구비하는, 디스플레이 장치.
  4. 제3항에 있어서,
    상기 제1데이터라인에 전기적으로 연결된 상기 제1-1하부로드 및 상기 제1-2하부로드를 포함하는 하부로드들과, 상기 제1-1상부로드 및 상기 제1-2상부로드를 포함하는 상부로드들의 제1정전용량은, 상기 제2데이터라인에 전기적으로 연결된 상기 제2-1하부로드 및 상기 제2-2하부로드를 포함하는 하부로드들과, 상기 제2-1상부로드 및 상기 제2-2상부로드를 포함하는 상부로드들의 제2정전용량과 상이한, 디스플레이 장치.
  5. 제3항에 있어서,
    상기 제1데이터라인에서 상기 디스플레이영역의 중앙까지의 거리는 상기 제2데이터라인에서 상기 디스플레이영역의 중앙까지의 거리보다 멀고,
    상기 제1데이터라인에 전기적으로 연결된 상기 제1-1하부로드 및 상기 제1-2하부로드를 포함하는 하부로드들과, 상기 제1-1상부로드 및 상기 제1-2상부로드를 포함하는 상부로드들의 제1정전용량은, 상기 제2데이터라인에 전기적으로 연결된 상기 제2-1하부로드 및 상기 제2-2하부로드를 포함하는 하부로드들과, 상기 제2-1상부로드 및 상기 제2-2상부로드를 포함하는 상부로드들의 제2정전용량보다 큰, 디스플레이 장치.
  6. 제1항에 있어서,
    상기 디스플레이영역 내에 위치하며 게이트전극을 포함하는 박막트랜지스터를 더 구비하고,
    상기 제1-1하부로드, 상기 제1-2하부로드 및 상기 게이트전극은 동일한 층구조를 갖는, 디스플레이 장치.
  7. 제6항에 있어서,
    상기 제1-1하부로드, 상기 제1-2하부로드 및 상기 게이트전극은 동일한 층 상에 위치하는, 디스플레이 장치.
  8. 제6항에 있어서,
    상기 디스플레이영역 내에 위치하며 상기 게이트전극 상부에 위치하는 커패시터전극을 더 구비하고,
    상기 제1-1상부로드, 상기 제1-2상부로드 및 상기 커패시터전극은 동일한 층구조를 갖는, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 제1-1상부로드, 상기 제1-2상부로드 및 상기 커패시터전극은 동일한 층 상에 위치하는, 디스플레이 장치.
  10. 제8항에 있어서,
    상기 제1-1상부로드 및 상기 제1-2상부로드를 덮는 제1절연층 상에 위치하며, 컨택홀을 통해 상기 제1-1하부로드와 상기 제1-2하부로드에 연결된 하부로드 연결층과, 컨택홀을 통해 상기 제1-1상부로드와 상기 제1-2상부로드에 연결된 상부로드 연결층을 더 구비하는, 디스플레이 장치.
  11. 제10항에 있어서,
    상기 하부로드연결층 및 상기 상부로드연결층을 덮는 제2절연층 상에 위치하며, 상기 주변영역에 위치하는 스캔 구동회로로부터 상기 하부로드연결층 및 상기 상부로드연결층 상부를 가로지르도록 연장된 제1스캔연결라인;
    상기 제1절연층 상에 위치하며 일단이 상기 제2절연층의 컨택홀을 통해 상기 제1스캔연결라인에 전기적으로 연결된 제2스캔연결라인; 및
    상기 게이트전극과 동일한 층에 위치하며 상기 제2스캔연결라인의 타단에 전기적으로 연결된 스캔라인;
    을 더 구비하는, 디스플레이 장치.
  12. 제11항에 있어서,
    상기 제1데이터라인은 상기 제2절연층 상에 위치하는, 디스플레이 장치.
  13. 제11항에 있어서,
    상기 주변영역에서 상기 제2절연층 상에 위치하며, 상기 제1스캔연결라인의 일부분과 평행한 부분을 포함하는 테스트라인을 더 구비하는, 디스플레이 장치.
  14. 제13항에 있어서,
    상기 테스트라인은 상기 제1데이터라인과 일체인, 디스플레이 장치.
  15. 제13항에 있어서,
    상기 테스트라인은 상기 주변영역에 위치하는 점등검사회로에 전기적으로 연결되는, 디스플레이 장치.
  16. 제11항에 있어서,
    상기 제2절연층 상에 위치하며, 상기 디스플레이영역 내에서 상기 주변영역 내로 연장되고 상기 제1-1상부로드에 전기적으로 연결된, 전원라인을 더 구비하는, 디스플레이 장치.
  17. 제16항에 있어서,
    상기 디스플레이영역 내에서 상기 전원라인은 상기 제1데이터라인과 평행한, 디스플레이 장치.
  18. 제10항에 있어서,
    상기 하부로드연결층 및 상기 상부로드연결층을 덮는 제2절연층 상에 위치하며, 상기 주변영역에 위치하는 스캔 구동회로로부터 상기 하부로드연결층 및 상기 상부로드연결층 상부를 가로지르도록 연장된 제1발광연결라인;
    상기 제1절연층 상에 위치하며 일단이 상기 제2절연층의 컨택홀을 통해 상기 제1스캔연결라인에 전기적으로 연결된 제2발광연결라인; 및
    상기 디스플레이영역 내로 연장되며 상기 제2발광연결라인의 타단에 전기적으로 연결된 발광제어라인;
    을 더 구비하는, 디스플레이 장치.
  19. 제18항에 있어서,
    상기 발광제어라인, 상기 제1-1상부로드 및 상기 제1-2상부로드는 동일한 층 상에 위치하는, 디스플레이 장치.
  20. 제1항에 있어서,
    상기 기판에 수직인 방향에서 바라볼 시 상기 제1-1하부로드의 중앙을 지나는 중심축과 상기 제1-2하부로드의 중앙을 지나는 중심축은 동일한 가상의 직선 상에 위치하며, 상기 디스플레이영역 내에서 상기 제1데이터라인이 연장된 방향은 상기 가상의 직선과 평행한, 디스플레이 장치.
  21. 제1항 내지 제20항 중 어느 한 항에 있어서,
    상기 기판에 수직인 방향에서 바라볼 시, 상기 디스플레이영역은 뾰족한 부분을 갖지 않는, 디스플레이 장치.
  22. 제1항 내지 제20항 중 어느 한 항에 있어서,
    상기 기판에 수직인 방향에서 바라볼 시, 상기 디스플레이영역은 원 또는 타원 형상을 갖는, 디스플레이 장치.
KR1020210046084A 2021-04-08 2021-04-08 디스플레이 장치 KR20220140093A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210046084A KR20220140093A (ko) 2021-04-08 2021-04-08 디스플레이 장치
US17/513,075 US20220328601A1 (en) 2021-04-08 2021-10-28 Display apparatus
CN202210195527.9A CN115249730A (zh) 2021-04-08 2022-03-01 显示装置
EP22159580.4A EP4071745A1 (en) 2021-04-08 2022-03-02 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210046084A KR20220140093A (ko) 2021-04-08 2021-04-08 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20220140093A true KR20220140093A (ko) 2022-10-18

Family

ID=80623600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210046084A KR20220140093A (ko) 2021-04-08 2021-04-08 디스플레이 장치

Country Status (4)

Country Link
US (1) US20220328601A1 (ko)
EP (1) EP4071745A1 (ko)
KR (1) KR20220140093A (ko)
CN (1) CN115249730A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6510144B2 (ja) * 2016-03-28 2019-05-08 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． 発光ダイオードディスプレイ
KR102357393B1 (ko) * 2017-07-13 2022-02-03 삼성디스플레이 주식회사 디스플레이 장치
KR20210014263A (ko) * 2019-07-29 2021-02-09 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
EP4071745A1 (en) 2022-10-12
CN115249730A (zh) 2022-10-28
US20220328601A1 (en) 2022-10-13

Similar Documents

Publication Publication Date Title
KR102464900B1 (ko) 디스플레이 장치
KR20200015868A (ko) 표시 패널
KR20200021029A (ko) 표시 패널
CN117202699A (zh) 显示面板和显示设备
US20210376028A1 (en) Display device
EP3706107A1 (en) Display panel
CN111430408A (zh) 在显示装置的显示区域内包括连接布线的显示装置
US11950460B2 (en) Display device
KR20210077861A (ko) 디스플레이 장치
KR20220010690A (ko) 표시장치
KR20210102558A (ko) 표시 장치
US20210104593A1 (en) Display device
CN113745282A (zh) 有机发光显示设备
KR20210157512A (ko) 디스플레이 장치
CN112750879A (zh) 显示设备
KR20210149285A (ko) 표시 장치
KR20220140093A (ko) 디스플레이 장치
KR20220025989A (ko) 디스플레이 장치
KR20210131508A (ko) 디스플레이 장치
KR20210155444A (ko) 디스플레이 장치
KR20220061335A (ko) 디스플레이 장치
KR20210078648A (ko) 표시 장치
KR20200145955A (ko) 디스플레이 장치
US20240099082A1 (en) Display apparatus
CN217562573U (zh) 显示装置