CN113745282A - 有机发光显示设备 - Google Patents

有机发光显示设备 Download PDF

Info

Publication number
CN113745282A
CN113745282A CN202110539992.5A CN202110539992A CN113745282A CN 113745282 A CN113745282 A CN 113745282A CN 202110539992 A CN202110539992 A CN 202110539992A CN 113745282 A CN113745282 A CN 113745282A
Authority
CN
China
Prior art keywords
pixel
contact hole
region
electrode
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110539992.5A
Other languages
English (en)
Inventor
金志允
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113745282A publication Critical patent/CN113745282A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种有机发光显示设备，包括：半导体层，所述半导体层包括漏极区域；层间绝缘层，所述层间绝缘层覆盖所述半导体层；连接金属，所述连接金属位于所述层间绝缘层上，并且通过位于所述层间绝缘层中的层间接触孔与所述漏极区域接触；保护绝缘层，所述保护绝缘层覆盖所述连接金属；桥接电极，所述桥接电极位于所述保护绝缘层上，并且通过位于所述保护绝缘层中的保护接触孔与所述连接金属接触；平坦化层，所述平坦化层覆盖所述桥接电极；以及像素电极，所述像素电极位于所述平坦化层上，并且通过位于所述平坦化层中的像素接触孔连接到所述桥接电极。在平面图中，所述像素接触孔被限定在所述保护接触孔的外部。

Description

有机发光显示设备
相关申请的交叉引用
本申请要求于2020年5月28日提交的第10-2020-0064610号韩国专利申请的优先权以及由此获得的所有权益，上述韩国专利申请的全部内容通过引用包含于此。
技术领域
一个或多个实施例涉及一种有机发光显示设备，并且更具体地，涉及一种可以确保足够的开口率的有机发光显示设备。
背景技术
通常，显示设备包括多个像素，并且多个像素中的每个像素包括显示元件和配置为控制显示元件的像素电路。像素电路包括薄膜晶体管(“TFT”)、存储电容器和布线。
相关像素的亮度可以根据覆盖多个像素中的每个像素的像素电极的像素限定层的开口的尺寸而变化。
发明内容
然而，在根据相关技术的有机发光显示设备中，开口率低。此处，开口率是像素限定层的开口的面积与像素的面积的比率。
一个或多个实施例包括可以确保足够的开口率的有机发光显示设备。然而，应当理解，本文中描述的实施例应当仅以描述性的含义来考虑，而不是为了限制本公开。
附加方面将在下面的描述中部分地阐述，并且通过该描述，附加方面将部分地明显，或者可以通过实践本公开的所提供的实施例来获悉所述附加方面。
根据一个或多个实施例，一种有机发光显示设备，包括：基底，所述基底包括第一区域；第一像素半导体层，所述第一像素半导体层设置在所述基底上，并且包括位于所述第一区域中的第一像素漏极区域；层间绝缘层，所述层间绝缘层覆盖所述第一像素半导体层；第一像素连接金属，所述第一像素连接金属设置在所述层间绝缘层上，并且通过被限定在所述层间绝缘层中的第一像素层间接触孔与所述第一像素漏极区域接触；保护绝缘层，所述保护绝缘层覆盖所述第一像素连接金属；第一像素桥接电极，所述第一像素桥接电极设置在所述保护绝缘层上，并且通过被限定在所述保护绝缘层中的第一像素保护接触孔与所述第一像素连接金属接触；平坦化层，所述平坦化层覆盖所述第一像素桥接电极；以及第一像素电极，所述第一像素电极设置在所述平坦化层上，并且通过被限定在所述平坦化层中的第一像素接触孔连接到所述第一像素桥接电极。当在垂直于所述基底的方向上观察时，所述第一像素接触孔被限定在所述第一像素保护接触孔的外部。
当在垂直于所述基底的方向上观察时，所述第一像素接触孔可以被限定在所述第一像素连接金属的外部。
所述保护绝缘层可以包括无机材料。
所述基底可以包括第二区域，并且所述有机发光显示设备还可以包括：第二像素半导体层，所述第二像素半导体层设置在所述基底上，并且包括位于所述第二区域中的第二像素漏极区域；第二像素连接金属，所述第二像素连接金属设置在所述层间绝缘层上，并且通过被限定在所述层间绝缘层中的第二像素层间接触孔与所述第二像素漏极区域接触，其中，所述层间绝缘层可以覆盖所述第二像素半导体层；第二像素桥接电极，所述第二像素桥接电极设置在所述保护绝缘层上，并且通过被限定在所述保护绝缘层中的第二像素保护接触孔与所述第二像素连接金属接触，其中，所述保护绝缘层可以覆盖所述第二像素连接金属；以及第二像素电极，所述第二像素电极设置在覆盖所述第二像素桥接电极的所述平坦化层上，并且通过被限定在所述平坦化层中的第二像素接触孔连接到所述第二像素桥接电极。这里，当在垂直于所述基底的方向上观察时，所述第二像素接触孔可以被限定在所述第二像素保护接触孔的外部。
当在垂直于所述基底的方向上观察时，所述第二像素接触孔可以被限定在所述第二像素连接金属的外部。
所述第二像素接触孔可以被限定在所述第一区域中。
所述第二像素电极的面积可以大于所述第一像素电极的面积。
所述基底可以包括第三区域，并且所述有机发光显示设备还可以包括：第三像素半导体层，所述第三像素半导体层设置在所述基底上，并且包括位于所述第三区域中的第三像素漏极区域；第三像素连接金属，所述第三像素连接金属设置在所述层间绝缘层上，并且通过被限定在所述层间绝缘层中的第三像素层间接触孔与所述第三像素漏极区域接触，其中，所述层间绝缘层可以覆盖所述第三像素半导体层；第三像素桥接电极，所述第三像素桥接电极设置在所述保护绝缘层上，并且通过被限定在所述保护绝缘层中的第三像素保护接触孔与所述第三像素连接金属接触，其中，所述保护绝缘层可以覆盖所述第三像素连接金属；以及第三像素电极，所述第三像素电极设置在所述平坦化层上，并且通过被限定在所述平坦化层中的第三像素接触孔连接到所述第三像素桥接电极，其中，所述平坦化层可以覆盖所述第三像素桥接电极。这里，当在垂直于所述基底的方向上观察时，所述第三像素接触孔可以被限定在所述第三像素保护接触孔的外部。
当在垂直于所述基底的方向上观察时，所述第三像素接触孔可以被限定在所述第三像素连接金属的外部。
所述第二像素接触孔和所述第三像素接触孔可以被限定在所述第一区域中。
所述第二像素接触孔可以被限定在所述第一区域中，并且所述第三像素接触孔可以被限定在所述第二区域中。
所述第二像素电极的面积可以大于所述第一像素电极的面积，并且所述第三像素电极的面积可以大于所述第二像素电极的面积。
根据一个或多个实施例，一种有机发光显示设备，包括：基底，所述基底包括第一区域和第二区域；第一像素半导体层，所述第一像素半导体层设置在所述基底上，并且包括位于所述第一区域中的第一像素漏极区域；第二像素半导体层，所述第二像素半导体层设置在所述基底上，并且包括位于所述第二区域中的第二像素漏极区域；层间绝缘层，所述层间绝缘层覆盖所述第一像素半导体层和所述第二像素半导体层；第一像素连接金属，所述第一像素连接金属设置在所述层间绝缘层上，并且通过被限定在所述层间绝缘层中的第一像素层间接触孔与所述第一像素漏极区域接触；第二像素连接金属，所述第二像素连接金属设置在所述层间绝缘层上，并且通过被限定在所述层间绝缘层中的第二像素层间接触孔与所述第二像素漏极区域接触；保护绝缘层，所述保护绝缘层覆盖所述第一像素连接金属和所述第二像素连接金属；第二像素桥接电极，所述第二像素桥接电极设置在所述保护绝缘层上，并且通过被限定在所述保护绝缘层中的第二像素保护接触孔与所述第二像素连接金属接触；平坦化层，所述平坦化层覆盖所述第二像素桥接电极；第一像素电极，所述第一像素电极设置在所述平坦化层上，并且通过被限定在所述平坦化层中的第一像素接触孔和被限定在所述保护绝缘层中的第一像素保护接触孔与所述第一像素连接金属接触；以及第二像素电极，所述第二像素电极设置在所述平坦化层上，并且通过被限定在所述平坦化层中的第二像素接触孔与所述第二像素桥接电极接触。
当在垂直于所述基底的方向上观察时，所述第二像素接触孔可以被限定在所述第二像素连接金属的外部。
所述第二像素接触孔可以设置在所述第一区域中。
所述第二像素电极的面积可以大于所述第一像素电极的面积。
所述基底可以包括第三区域，并且所述有机发光显示设备还可以包括：第三像素半导体层，所述第三像素半导体层设置在所述基底上，并且包括位于所述第三区域中的第三像素漏极区域；第三像素连接金属，所述第三像素连接金属设置在所述层间绝缘层上，并且通过被限定在所述层间绝缘层中的第三像素层间接触孔与所述第三像素漏极区域接触，其中，所述层间绝缘层可以覆盖所述第三像素半导体层；第三像素桥接电极，所述第三像素桥接电极设置在所述保护绝缘层上，并且通过被限定在所述保护绝缘层中的第三像素保护接触孔与所述第三像素连接金属接触，其中，所述保护绝缘层可以覆盖所述第三像素连接金属；以及第三像素电极，所述第三像素电极设置在所述平坦化层上，并且通过被限定在所述平坦化层中的第三像素接触孔连接到所述第三像素桥接电极，其中，所述平坦化层可以覆盖所述第三像素桥接电极。
当在垂直于所述基底的方向上观察时，所述第三像素接触孔可以被限定在所述第三像素保护接触孔的外部。
当在垂直于所述基底的方向上观察时，所述第三像素接触孔可以被限定在所述第三像素连接金属的外部。
所述第二像素接触孔和所述第三像素接触孔可以被限定在所述第一区域中。
所述第二像素接触孔可以被限定在所述第一区域中，并且所述第三像素接触孔可以被限定在所述第二区域中。
所述第二像素电极的面积可以大于所述第一像素电极的面积，并且所述第三像素电极的面积可以大于所述第二像素电极的所述面积。
通过以下对实施例、附图和权利要求的描述，这些和/或其他方面将变得明显且更易于理解。
附图说明
通过以下结合附图的描述，本公开的某些实施例的上述和其他方面、特征和优点将更加明显，在附图中：
图1是根据实施例的显示设备的概念图；
图2是图1的显示设备的显示区域中的(子)像素的等效电路图；
图3是在具有图2中所示的像素电路的第一区域中的多个薄膜晶体管、电容器等的位置的布局图；
图4是作为图3的显示设备的一部分的半导体层的布局图；
图5是图3的各部分的截面图；
图6是图1的显示设备的像素的一些元件的布局图；
图7是根据另一实施例的显示设备的像素的一些元件的布局图；
图8是根据另一实施例的显示设备的像素的一些元件的布局图；
图9是根据另一实施例的显示设备的像素中的薄膜晶体管和电容器的位置的布局图；
图10是图9的各部分的截面图；
图11是包括图9的像素的多个像素的一些元件的布局图；
图12是根据另一实施例的显示装置的像素的一些元件的布局图；并且
图13是根据另一实施例的显示装置的像素的一些元件的布局图。
具体实施方式
现在将详细参考在附图中示出其示例的实施例，其中，同样的附图标记始终表示同样的元件。就这一点而言，本实施例可以具有不同的形式，并且不应被解释为限于本文中阐述的描述。因此，下面仅通过参考附图描述实施例以解释本说明书的各方面。本文中所使用的术语仅出于描述特定实施例的目的，而并非旨在进行限制。如本文中所使用的，术语“和/或”包括一个或多个相关所列项目的任何组合和所有组合。在整个公开中，表述“a、b和c中的至少一个(种)”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、全部a、b和c或它们的变体。如本文中所使用的，除非上下文另外明确指出，否则单数形式“一个”、“一种”和“所述(该)”旨在包括复数形式，包括“……中的至少一个(种)”。“或”是指“和/或”。将进一步理解的是，当在本说明书中使用时，术语“包括”和/或“包含”或者“含有”和/或“具有”说明存在所陈述的特征、区域、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其他特征、区域、整体、步骤、操作、元件、组件和/或它们的组。
由于本公开考虑到各种改变和许多实施例，因此示例性实施例将在附图中示出并且在书面描述中进行详细描述。通过以下对实施例和附图的描述，本公开的效果和特性以及实现本公开的方法将变得明显且更易于理解。然而，本公开不限于下面的实施例，并且可以以各种形式实现。
在下文中，参考附图详细描述实施例。当参考附图进行描述时，同样的附图标记被赋予同样的或相应的元件，并且省略其重复描述。将理解的是，尽管术语“第一”、“第二”、“第三”等在本文中可用于描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本文中的教导的情况下，下面讨论的“第一元件”、“组件”、“区域”、“层”或“部分”可以被称为第二元件、组件、区域、层或部分。
将理解的是，当层、区域或组件被称为“形成在”或“设置在”另一层、区域或组件上时，所述层、区域或组件可以直接地或间接地形成或设置在所述另一层、区域或组件上。即，例如，可以存在中间层、区域或组件。为了便于说明，附图中的元件的尺寸可能放大或缩小。换句话说，由于为了便于说明而任意地示出了附图中的组件的尺寸和厚度，因此以下实施例不限于此。
在以下示例中，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以以更广泛的含义解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
图1是根据实施例的显示设备1的概念图。
根据本实施例的显示设备1可以包括诸如智能电话、移动电话、导航设备、游戏机、电视机(“TV”)、用于汽车的头部单元、笔记本计算机、膝上型计算机、平板计算机、个人多媒体播放器(“PMP”)和个人数字助理(“PDA”)的电子设备。另外，电子设备可以包括柔性设备。
如图1中所示，显示设备1可以包括显示区域DA和外围区域PA。显示设备1可以包括基底101(参见图5)。如图1中所示，根据本发明的基底101的形状不限于矩形形状(在xy平面内)，并且在另一实施例中可以包括各种形状，例如圆形形状。另外，基底101可以包括弯曲区域，并且因此可以在弯曲区域中弯曲。
基底101可以包括玻璃或金属。另外，基底101可以包括各种柔性的或可弯曲的材料。例如，基底101可以包括聚合物树脂，诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯和乙酸丙酸纤维素。
基底101可以具有包括两层和阻挡层的多层结构。在此，所述两层可以包括上述聚合物树脂，并且阻挡层可以包括设置在所述两层之间的无机材料。可以对基底101进行各种修改。在这种情况下，阻挡层可以包括氧化硅、氮化硅和/或氧氮化硅。
在显示区域DA中可以设置多个显示元件。例如，显示元件可以包括发射红光、绿光、蓝光或白光的主有机发光二极管OLED(参见图2)。设置在图1的显示设备的显示区域DA中的(子)像素包括主有机发光二极管OLED、薄膜晶体管和电容器。薄膜晶体管和电容器可以配置为控制主有机发光二极管OLED的发光度。
在外围区域PA中可以设置驱动器、电源布线等。另外，外围区域PA可以包括焊盘区域。焊盘区域可以是被电附着有诸如驱动集成电路或印刷电路板等的各种电子元件的区域。
图2是设置在图1的显示设备1的显示区域DA中的(子)像素的等效电路图的实施例。设置在(子)像素中的像素电路PC可以包括多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7以及存储电容器Cst。多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7以及存储电容器Cst可以连接到信号线SL、SL-1、SL+1、EL和DL、第一初始化电压线VL1、第二初始化电压线VL2和电源电压线PL。
信号线SL、SL-1、SL+1、EL和DL可以包括扫描线SL、前一扫描线SL-1、下一扫描线SL+1、发射控制线EL和数据线DL。扫描线SL可以配置为传输扫描信号Sn，前一扫描线SL-1可以配置为将前一扫描信号Sn-1传输到第一初始化薄膜晶体管T4，下一扫描线SL+1可以配置为将扫描信号Sn传输到第二初始化薄膜晶体管T7，发射控制线EL可以配置为将发射控制信号En传输到操作控制薄膜晶体管T5和发射控制薄膜晶体管T6，并且数据线DL可以配置为与扫描线SL交叉并传输数据信号Dm。电源电压线PL可配置为将驱动电压ELVDD传输到驱动薄膜晶体管T1，第一初始化电压线VL1可以配置为将初始化电压Vint传输到第一初始化薄膜晶体管T4，并且第二初始化电压线VL2可以配置为将初始化电压Vint传输到第二初始化薄膜晶体管T7。
作为驱动薄膜晶体管T1(即，第一晶体管)的第一栅极电极的驱动栅极电极G1连接到存储电容器Cst的底电极CE1，驱动薄膜晶体管T1的驱动源极区域S1通过操作控制薄膜晶体管T5连接到电源电压线PL，并且驱动薄膜晶体管T1的驱动漏极区域D1通过发射控制薄膜晶体管T6电连接到主有机发光二极管OLED的像素电极。即，驱动薄膜晶体管T1可以响应于施加到第一节点N1的电压(即，施加到驱动栅极电极G1的电压)来控制从第二节点N2流到主有机发光二极管OLED的电流的量。第二节点N2通过操作控制薄膜晶体管T5连接到电源电压线PL。因此，驱动薄膜晶体管T1根据开关薄膜晶体管T2的开关操作接收数据信号Dm，以将驱动电流IOLED供应给主有机发光二极管OLED。操作控制薄膜晶体管T5可以设置在第二节点N2和电源电压线PL之间。
作为开关薄膜晶体管T2(即，第二晶体管)的第二栅极电极的开关栅极电极G2连接到扫描线SL，并且开关薄膜晶体管T2的开关源极区域S2连接到数据线DL。开关薄膜晶体管T2的开关漏极区域D2连接到第二节点N2，并且因此通过操作控制薄膜晶体管T5连接到电源电压线PL，并且同时连接到驱动薄膜晶体管T1的驱动源极区域S1。开关薄膜晶体管T2响应于通过扫描线SL传输的扫描信号Sn而导通，并且执行将通过数据线DL传输的数据信号Dm传输到驱动薄膜晶体管T1的驱动源极区域S1的开关操作。
作为第三晶体管的补偿薄膜晶体管T3可以连接在第三节点N3和第一节点N1之间，以响应于被施加到作为第三栅极电极的补偿栅极电极G3的电压以二极管方式连接驱动薄膜晶体管T1。第三节点N3定位在驱动薄膜晶体管T1和主有机发光二极管OLED之间。即，补偿薄膜晶体管T3的补偿栅极电极G3连接到扫描线SL。补偿薄膜晶体管T3的补偿漏极区域D3连接到驱动薄膜晶体管T1的驱动漏极区域D1，并通过发射控制薄膜晶体管T6连接到主有机发光二极管OLED的像素电极。补偿薄膜晶体管T3的补偿源极区域S3连接到存储电容器Cst的底电极CE1、第一初始化薄膜晶体管T4的第一初始化漏极区域D4和驱动薄膜晶体管T1的驱动栅极电极G1。
补偿薄膜晶体管T3响应于通过扫描线SL传输的扫描信号Sn而导通，以通过将驱动栅极电极G1电连接到驱动薄膜晶体管T1的驱动漏极区域D1以二极管方式连接驱动薄膜晶体管T1。补偿薄膜晶体管T3具有双栅极电极。即，补偿薄膜晶体管T3的补偿栅极电极G3具有第(3-1)个栅极电极G3-1(参见图3)和第(3-2)个栅极电极G3-2(参见图3)。
作为第四晶体管的第一初始化薄膜晶体管T4可以连接在第一节点N1和第一初始化电压线VL1之间，以响应于施加到作为第四栅极电极的第一初始化栅极电极G4的电压将驱动栅极电极G1的电压初始化。即，第一初始化薄膜晶体管T4的第一初始化栅极电极G4连接到前一扫描线SL-1，第一初始化薄膜晶体管T4的第一初始化源极区域S4连接到第一初始化电压线VL1，并且第一初始化薄膜晶体管T4的第一初始化漏极区域D4连接到存储电容器Cst的底电极CE1、补偿薄膜晶体管T3的补偿源极区域S3以及驱动薄膜晶体管T1的驱动栅极电极G1。第一初始化薄膜晶体管T4根据通过前一扫描线SL-1传输的前一扫描信号Sn-1而导通，并且通过将初始化电压Vint传输到驱动薄膜晶体管T1的驱动栅极电极G1来执行将驱动薄膜晶体管T1的驱动栅极电极G1的电压初始化的初始化操作。
作为第五晶体管的操作控制薄膜晶体管T5可以连接在第二节点N2和电源电压线PL之间，并且可以响应于施加到作为第五栅极电极的操作控制栅极电极G5的电压而导通。即，操作控制薄膜晶体管T5的操作控制栅极电极G5连接到发射控制线EL，操作控制薄膜晶体管T5的操作控制源极区域S5连接到电源电压线PL，并且操作控制薄膜晶体管T5的操作控制漏极区域D5连接到驱动薄膜晶体管T1的驱动源极区域S1和开关薄膜晶体管T2的开关漏极区域D2。
作为第六晶体管的发射控制薄膜晶体管T6可以连接在第三节点N3与主有机发光二极管OLED之间，并且可以响应于从发射控制线EL施加到作为第六栅极电极的发射控制栅极电极G6的电压而导通。即，发射控制薄膜晶体管T6的发射控制栅极电极G6连接到发射控制线EL，并且发射控制薄膜晶体管T6的发射控制源极区域S6连接到驱动薄膜晶体管T1的驱动漏极区域D1和补偿薄膜晶体管T3的补偿漏极区域D3。发射控制薄膜晶体管T6的发射控制漏极区域D6电连接到第二初始化薄膜晶体管T7的第二初始化源极区域S7和主有机发光二极管OLED的像素电极。
操作控制薄膜晶体管T5和发射控制薄膜晶体管T6根据通过发射控制线EL传输的发射控制信号En而同时导通，以使得驱动电压ELVDD传输到主有机发光二极管OLED，并且因此使得驱动电流IOLED流过主有机发光二极管OLED。
作为第七晶体管的第二初始化薄膜晶体管T7的第二初始化栅极电极G7连接到下一扫描线SL+1。第二初始化薄膜晶体管T7的第二初始化源极区域S7连接到发射控制薄膜晶体管T6的发射控制漏极区域D6和主有机发光二极管OLED的像素电极。第二初始化薄膜晶体管T7的第二初始化漏极区域D7连接到第二初始化电压线VL2。
由于扫描线SL电连接到下一扫描线SL+1(未示出)，因此可以将相同的扫描信号Sn施加到扫描线SL和下一扫描线SL+1。因此，第二初始化薄膜晶体管T7根据通过下一扫描线SL+1传输的扫描信号Sn而导通，并且可以执行将主有机发光二极管OLED的像素电极初始化的操作。在另一实施例中，可以省略第二初始化薄膜晶体管T7。
存储电容器Cst的顶电极CE2连接到电源电压线PL，并且主有机发光二极管OLED的公共电极连接到公共电压ELVSS。因此，主有机发光二极管OLED可以通过从驱动薄膜晶体管T1接收驱动电流IOLED并发射光来显示图像。
尽管在图2中示出了补偿薄膜晶体管T3具有双栅极电极，但是根据本发明的实施例不限于此。在另一实施例中，例如，补偿薄膜晶体管T3可以具有一个栅极电极。另外，尽管在图2中示出了第一初始化薄膜晶体管T4也具有双栅极电极，但是在另一实施例中，第一初始化薄膜晶体管T4可以具有一个栅极电极。
尽管作为参考而在图2中示出了像素电路包括七个薄膜晶体管以及补偿电路和一个电容器，但是根据本发明的实施例不限于此。例如，在另一实施例中，像素电路可以包括三个薄膜晶体管和一个电容器。在这种情况下，每个像素电路可以不包括补偿电路，并且设置在显示区域DA外部的补偿电路可以用于防止在显示区域DA中发生亮度不均匀的问题。
图3是在具有图2中所示的像素电路的第一区域PX1中的多个薄膜晶体管、电容器等的位置的布局图，图4是作为图3的显示设备1的一部分的半导体层的布局图，并且图5是图3的各部分的截面图，图5示出了沿着图3的线A-A'、线B-B'、线C-C'和线D-D'截取的显示设备1。在相关截面图中，为了方便起见，放大和/或缩小了元件的尺寸。这也适用于下面的横截面图。
驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6和第二初始化薄膜晶体管T7沿着半导体层设置。半导体层的一些区域可以构成驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6和第二初始化薄膜晶体管T7的半导体层。即，半导体层的一些区域可以构成薄膜晶体管的有源区域、源极区域或漏极区域。
半导体层可以设置在基底101上方。在基底101上可以设置缓冲层111，并且半导体层可以设置在缓冲层111上。
缓冲层111可以减少或阻止异物或外部空气从基底101下方渗透，并且可以在基底101上提供平坦的表面。缓冲层111可以包括有机材料、诸如氧化物或氮化物的无机材料或有机/无机复合材料，并且可以包括包含无机材料和有机材料的单层或多层。作为示例，缓冲层111可以具有其中堆叠有第一缓冲层111a和第二缓冲层111b的结构。在这种情况下，第一缓冲层111a和第二缓冲层111b可以包括彼此不同的材料。作为示例，第一缓冲层111a可以包括氮化硅，并且第二缓冲层111b可以包括氧化硅。
如上所述，在第一缓冲层111a包括氮化硅的情况下，可以在形成氮化硅的同时在氮化硅中包含氢。通过这种方式，设置在缓冲层111上的半导体层的载流子迁移率得以提高，并且因此，薄膜晶体管的电学特性可以改善。另外，半导体层可以包括硅材料。在这种情况下，包含硅的半导体层和包含氧化硅的第二缓冲层111b之间的界面粘合特性得以改善，并且因此，薄膜晶体管的电学特性可以改善。
半导体层可以包括低温多晶硅(“LTPS”)。由于多晶硅具有高的电子迁移率(例如，100平方厘米每伏秒(cm2/Vs)或更大)，因此能耗低并且可靠性优异。作为另一示例，半导体层可以包括非晶硅(a-Si)和/或氧化物半导体。可替代地，多个薄膜晶体管中的一些半导体层可以包括LTPS，并且其他半导体层可以包括非晶硅和/或氧化物半导体。
半导体层的源极区域和漏极区域可以掺杂有杂质。在此，杂质可以包括N型杂质或P型杂质。源极区域和漏极区域可以分别对应于源极电极和漏极电极。源极区域和漏极区域可以根据薄膜晶体管的性能而彼此切换。在下文中，使用术语“源极区域”和“漏极区域”以分别替代源极电极和漏极电极。在图5中示出了半导体层的特定部分掺杂有P型杂质，并且因此，薄膜晶体管被实现为P沟道金属氧化物场效应晶体管(“MOSFET”)。半导体层的其他部分也可以掺杂有杂质，并且可以用作电连接薄膜晶体管和/或电容器等的布线。
在半导体层上设置第一栅极绝缘层112。驱动栅极电极G1、扫描线SL、前一扫描线SL-1、下一扫描线SL+1和发射控制线EL可以设置在第一栅极绝缘层112上。第一栅极绝缘层112可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO2)。
扫描线SL的在平面图中与开关薄膜晶体管T2的第二有源区域A2和补偿薄膜晶体管T3的第三有源区域A3重叠的区域可以分别包括开关栅极电极G2和补偿栅极电极G3。前一扫描线SL-1的在平面图中与第一初始化薄膜晶体管T4的第四有源区域A4重叠的区域可以包括第一初始化栅极电极G4。下一扫描线SL+1的在平面图中与第二初始化薄膜晶体管T7的第七有源区域A7重叠的区域可以包括第二初始化栅极电极G7。发射控制线EL的在平面图中与操作控制薄膜晶体管T5的第五有源区域A5和发射控制薄膜晶体管T6的第六有源区域A6重叠的区域可以分别包括操作控制栅极电极G5和发射控制栅极电极G6。
驱动栅极电极G1、扫描线SL、前一扫描线SL-1、下一扫描线SL+1和发射控制线EL可以包括包含钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的导电材料，并且可以具有包含上述材料的单层结构或多层结构。作为示例，驱动栅极电极G1、扫描线SL、前一扫描线SL-1、下一扫描线SL+1和发射控制线EL可以具有Mo/Al的多层结构或Mo/Al/Mo的多层结构。
在驱动栅极电极G1、扫描线SL、前一扫描线SL-1、下一扫描线SL+1和发射控制线EL上可以设置第二栅极绝缘层113。第二栅极绝缘层113可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO2)。
在第二栅极绝缘层113上可以设置电极电压线HL、第一初始化电压线VL1和第二初始化电压线VL2。电极电压线HL可以覆盖驱动栅极电极G1的至少一部分，并且可以与驱动栅极电极G1一起构成存储电容器Cst。
存储电容器Cst的底电极CE1可以与驱动薄膜晶体管T1的驱动栅极电极G1形成为一体。例如，驱动薄膜晶体管T1的驱动栅极电极G1也可以用作存储电容器Cst的底电极CE1。电极电压线HL的与驱动栅极电极G1重叠的区域也可以用作存储电容器Cst的顶电极CE2。因此，第二栅极绝缘层113可以用作存储电容器Cst的介电层。
电极电压线HL、第一初始化电压线VL1和第二初始化电压线VL2可以包括包含钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的导电材料，并且可以具有包含上述材料的单层结构或多层结构。作为示例，电极电压线HL、第一初始化电压线VL1和第二初始化电压线VL2可以具有Mo/Al的多层结构或Mo/Al/Mo的多层结构。
在电极电压线HL、第一初始化电压线VL1和第二初始化电压线VL2上设置层间绝缘层115。层间绝缘层115可以包括SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2和/或ZnO2。
在层间绝缘层115上可以设置数据线DL、电源电压线PL、第一初始化连接线1173a和第二初始化连接线1173b、节点连接线1174以及第一像素连接金属11751。数据线DL、电源电压线PL、节点连接线1174和第一像素连接金属11751可以包括包含钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的导电材料，并且可以具有包含上述材料的单层结构或多层结构。作为示例，数据线DL、电源电压线PL、节点连接线1174和第一像素连接金属11751可以具有Ti/Al/Ti的多层结构。
数据线DL可以通过接触孔1154连接到开关薄膜晶体管T2的开关源极区域S2。在实施例中，数据线DL的一部分可以用作开关源极电极。
电源电压线PL可以通过限定在层间绝缘层115中的接触孔1158连接到存储电容器Cst的顶电极CE2。因此，电极电压线HL可以具有与电源电压线PL相同的电压电平(恒定电压)。另外，电源电压线PL可以通过接触孔1155连接到操作控制漏极区域D5。
第一初始化电压线VL1可以通过第一初始化连接线1173a连接到第一初始化薄膜晶体管T4，并且第二初始化电压线VL2可以通过第二初始化连接线1173b连接到第二初始化薄膜晶体管T7。第一初始化电压线VL1和第二初始化电压线VL2可以具有相同的恒定电压(例如，-2V等)。
节点连接线1174的一端可以通过接触孔1156连接到补偿源极区域S3，并且节点连接线1174的另一端可以通过接触孔1157连接到驱动栅极电极G1。
第一像素连接金属11751通过穿过层间绝缘层115、第二栅极绝缘层113和第一栅极绝缘层112的第一像素层间接触孔11531连接到发射控制薄膜晶体管T6的半导体层。具体地，第一像素连接金属11751通过第一像素层间接触孔11531与发射控制薄膜晶体管T6的发射控制漏极区域D6接触。为了方便起见，在第一区域PX1中的包括发射控制漏极区域D6的半导体层可以被称为第一像素半导体层。
数据线DL、电源电压线PL、第一初始化连接线1173a和第二初始化连接线1173b、节点连接线1174以及第一像素连接金属11751由保护绝缘层116覆盖。保护绝缘层116可以包括无机材料。具体地，保护绝缘层116可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和/或氧化锌(ZnO2)。
在保护绝缘层116上设置第一像素桥接电极1181。第一像素桥接电极1181通过保护绝缘层116的第一像素保护接触孔1161与第一像素连接金属11751接触。另外，第一像素桥接电极1181通过限定在第一像素桥接电极1181上的第一像素接触孔11631连接到主有机发光二极管OLED的第一像素电极211。因此，第一区域PX1中的发射控制薄膜晶体管T6可以通过第一像素连接金属11751和第一像素桥接电极1181电连接到主有机发光二极管OLED的第一像素电极211。尽管作为参考而未在图6中示出第一像素保护接触孔1161，但是为了方便起见，第一像素保护接触孔1161可以设置为在平面图中几乎与第一像素层间接触孔11531重叠(参见图5)。
第一像素桥接电极1181可以包括各种导电材料。例如，第一像素桥接电极1181可以包括包含钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的导电材料，并且可以具有包含以上材料的单层结构或多层结构。作为示例，第一像素桥接电极1181可以具有Ti/Al/Ti的多层结构。
在第一像素桥接电极1181上设置平坦化层117。主有机发光二极管OLED可以设置在平坦化层117上。
尽管图2示出了一个像素电路PC并且图3描述了第一区域PX1中的一个(子)像素的结构，但是具有相同像素电路PC的多个子像素可以在第一方向(x轴方向)和第二方向(y轴方向)上布置，以具有矩阵形式。在这种情况下，第一初始化电压线VL1、前一扫描线SL-1、第二初始化电压线VL2和下一扫描线SL+1可以由在第二方向(y轴方向)上彼此相邻的两个像素电路PC共享。
即，第一初始化电压线VL1和前一扫描线SL-1可以电连接到位于另一区域中的第二初始化薄膜晶体管T7，所述另一区域在图3中沿着第二方向(y轴方向)设置在第一区域PX1上方((+)y方向)。因此，施加到前一扫描线SL-1的前一扫描信号可以作为下一扫描信号被传输到位于另一区域中的第二初始化薄膜晶体管T7。同样地，第二初始化电压线VL2和下一扫描线SL+1可以电连接到位于又一区域中的第一初始化薄膜晶体管T4，以将前一扫描信号和初始化电压传输到又一区域的第一初始化薄膜晶体管T4，所述又一区域在图3中沿着第二方向(y轴方向)设置在第一区域PX1下方((-)y方向)。
再次参照图5，平坦化层117可以具有平坦的顶表面，使得设置在平坦化层117上的第一像素电极211也是平坦的。平坦化层117可以包括有机材料，并且可以具有单层结构或多层结构。平坦化层117可以包括诸如苯并环丁烯(“BCB”)、聚酰亚胺、六甲基二硅醚(“HMDSO”)、聚甲基丙烯酸甲酯(“PMMA”)或聚苯乙烯(“PS”)的通用聚合物、具有酚基基团的聚合物衍生物、丙烯酸基聚合物、酰亚胺基聚合物、芳基醚基聚合物、酰胺基聚合物、氟基聚合物、对二甲苯基聚合物、乙烯醇基聚合物或它们的共混物。平坦化层117可以包括无机材料。平坦化层117可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和/或氧化锌(ZnO2)。在平坦化层117包括无机材料的情况下，可以根据情况执行化学平坦化抛光。平坦化层117可以包括有机材料和无机材料两者。
第一区域PX1中的主有机发光二极管OLED可以包括第一像素电极211、公共电极230和第一中间层221。第一中间层221可以设置在第一像素电极211和公共电极230之间，并且可以包括发射层。
第一像素电极211可以通过第一像素接触孔11631连接到第一像素桥接电极1181。第一像素桥接电极1181可以通过第一像素保护接触孔1161连接到第一像素连接金属11751。第一像素连接金属11751可以通过第一像素层间接触孔11531连接到第一区域PX1中的发射控制漏极区域D6。第一像素电极211可以包括(半)透明电极或反射电极。在实施例中，第一像素电极211可以包括反射层和位于反射层上的透明或半透明电极层。在此，反射层可以包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或它们的化合物。透明或半透明电极层可以包括铟锡氧化物(“ITO”)、铟锌氧化物(“IZO”)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(“IGO”)和氧化铝锌(“AZO”)中的至少一种。在实施例中，第一像素电极211可以包括ITO/Ag/ITO的堆叠结构。
在平坦化层117上可以设置像素限定层119。像素限定层119可以通过包括暴露第一像素电极211的中央部分的开口来限定像素的发射区域。另外，像素限定层119可以通过增加第一像素电极211的边缘与位于第一像素电极211上方的公共电极230之间的距离来防止在第一像素电极211的边缘处发生电弧等。像素限定层119可以包括诸如聚酰亚胺、聚酰胺、丙烯酸树脂、HMDSO和酚醛树脂的有机绝缘材料，并且可以通过旋涂等形成。
第一中间层221可以包括有机发射层。有机发射层可以包括有机材料，所述有机材料包括发射红光、绿光、蓝光或白光的荧光或磷光材料。有机发射层可以包括低分子量有机材料和/或聚合物有机材料。在有机发射层上和下方还可以选择性地设置诸如空穴传输层(“HTL”)、空穴注入层(“HIL”)、电子传输层(“ETL”)和电子注入层(“EIL”)的功能层。第一中间层221可以设置为与每个第一像素电极211相对应。然而，根据本发明的实施例不限于此，并且在另一实施例中，在第一中间层221的各层之中的诸如HTL、HIL、ETL或EIL的层可以在位于第一区域PX1中的第一像素电极211和位于其他区域中的像素电极上方形成为一体。第一中间层221可以通过诸如喷墨印刷、沉积或激光传热的各种方法形成。
公共电极230可以包括(半)透明电极或反射电极。在实施例中，公共电极230可以包括透明或半透明电极以及金属薄层，所述金属薄层包括Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg和它们的化合物中的至少一种并具有小的功函数。另外，除了金属薄层之外，公共电极230还可以包括诸如ITO、IZO、ZnO或In2O3的透明导电氧化物(“TCO”)。公共电极230可以在位于第一区域PX1中的第一像素电极211和位于其他区域中的像素电极上方形成为一体。
在公共电极230上可以设置封装层300，封装层300包括第一无机封装层310、第二无机封装层320和设置在第一无机封装层310和第二无机封装层320之间的有机封装层330。
第一无机封装层310和第二无机封装层320可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和/或氧化锌(ZnO2)。有机封装层330可以包括聚对苯二甲酸乙二酯、聚萘二甲酸乙二酯、聚碳酸酯、聚酰亚胺、聚乙烯磺酸盐、聚甲醛、聚芳酯、六甲基二硅醚、丙烯酸树脂(例如，聚甲基丙烯酸甲酯、聚丙烯酸等)或它们的任意组合。
在根据实施例的有机发光显示设备中，第一像素电极211不直接接触第一像素连接金属11751，而是通过第一像素桥接电极1181电连接到第一像素连接金属11751。因此，第一像素电极211穿过平坦化层117所经过的第一像素接触孔11631的位置可以不受第一像素连接金属11751的区域限制。
第一像素连接金属11751设置在层间绝缘层115上。除了第一像素连接金属11751之外，数据线DL、电源电压线PL、第一初始化连接线1173a和第二初始化连接线1173b和/或节点连接线1174也设置在层间绝缘层115上。因此，第一像素连接金属11751的位置被限制在第一区域PX1内部，并且在第一像素电极211直接接触第一像素连接金属11751的情况下，第一像素接触孔11631的位置也受到限制。
相比之下，在根据本实施例的有机发光显示设备中，第一像素电极211通过第一像素桥接电极1181电连接到第一像素连接金属11751。因此，第一像素电极211穿过平坦化层117内部所经过的第一像素接触孔11631的位置可以不受第一像素连接金属11751的区域限制。因此，当在垂直于基底101的方向上观察时(即，当在平面图中观察时)，第一像素接触孔11631可以被限定在第一像素保护接触孔1161的外部。此外，如图3和图5中所示，当在垂直于基底101的方向上观察时(即，当在平面图中观察时)，第一像素接触孔11631可以被限定在第一像素连接金属11751的外部。
作为参考，如图5中所示，像素限定层119覆盖第一像素电极211的边缘，并且还覆盖第一像素电极211的与第一像素接触孔11631相对应的一部分。在根据本实施例的有机发光显示设备中，第一像素电极211穿过平坦化层117内部所经过的第一像素接触孔11631的位置不受第一像素连接金属11751的区域限制。因此，可以易于改变第一像素接触孔11631的位置。结果，由于当需要时可以易于扩大像素限定层119的暴露第一像素电极211的开口的尺寸，因此可以提高开口率。
当形成第一中间层221时，例如，当形成第一中间层221的发射层时，可以通过喷墨印刷来形成发射层。当通过喷墨印刷形成第一中间层221的层时，第一像素电极211的顶表面需要是平坦的。当第一像素电极211的顶表面不平坦时，由于作为液体工艺的喷墨印刷的特性，通过喷墨印刷形成的层的厚度将是不均匀的。因此，平坦化层117的其上设置有第一像素电极211的顶表面需要是平坦的。在相关技术中，为此目的，应当使平坦化层117的厚度足够厚，并且因此，位于平坦化层117内部的第一像素接触孔11631的深度深。由于第一像素接触孔11631的内表面具有相对于基底101倾斜而不垂直的形状，因此当第一像素接触孔11631的深度深时，位于第一像素接触孔11631上的第一像素电极211的一部分的面积增加。由于像素限定层119覆盖位于第一像素接触孔11631上的第一像素电极211的一部分，因此像素限定层119的暴露第一像素电极211的开口的尺寸受到限制。
相比之下，在根据本实施例的有机发光显示设备中，第一像素电极211穿过平坦化层117内部所经过的第一像素接触孔11631的位置不受第一像素连接金属11751的区域限制。因此，可以易于改变第一像素接触孔11631的位置。结果，由于当需要时可以易于扩大像素限定层119的暴露第一像素电极211的开口的尺寸，因此可以提高开口率。
尽管作为参考而在图3至图5中示出了像素电路包括七个薄膜晶体管和一个电容器以及补偿电路，但是根据本发明的实施例不限于此。作为示例，在另一实施例中，像素电路可以包括三个薄膜晶体管和一个电容器。在这种情况下，每个像素电路可以不包括补偿电路，并且可以使用设置在显示区域DA外部的补偿电路以防止在显示区域DA中发生亮度不均匀的问题。
图6是图1的显示设备的像素的一些元件的布局图。除了第一区域PX1之外，图6还示出了第二区域PX2。图6中所示的第一区域PX1可以具有与根据参照图3至图5描述的实施例的有机发光显示设备的第一区域PX1相同的结构。
参照图6以及图3至图5，具有与第一区域PX1相似的结构的元件可以设置在基底101的第二区域PX2中。作为示例，在基底101上方设置第二像素半导体层。第二像素半导体层包括位于第二区域PX2中的第二像素漏极区域。第二像素半导体层可以具有与第一像素半导体层相同的结构，所述第一像素半导体层具有位于图5中所示的第一区域PX1中的发射控制漏极区域(在下文中，称为“第一像素漏极区域”)D6。
在覆盖第二像素半导体层的层间绝缘层115上设置第二像素连接金属11752，并且第二像素连接金属11752通过层间绝缘层115的第二像素层间接触孔11532与第二像素漏极区域接触。在覆盖第二像素连接金属11752的保护绝缘层116上设置第二像素桥接电极1182，并且第二像素桥接电极1182通过保护绝缘层116的第二像素保护接触孔与第二像素连接金属11752接触。尽管图6未示出第二像素保护接触孔，但是为了方便起见，第二像素保护接触孔可以被限定为在平面图中几乎与第二像素层间接触孔11532重叠。这也适用于下面的实施例和它们的变型。第二像素连接金属11752、第二像素层间接触孔11532、第二像素桥接电极1182和第二像素保护接触孔的位置关系与第一像素连接金属11751、第一像素层间接触孔11531、第一像素桥接电极1181和第一像素保护接触孔1161的位置关系相同/相似。
第二像素电极212设置在覆盖第二像素桥接电极1182的平坦化层117上，并且通过平坦化层117的第二像素接触孔11632与第二像素桥接电极1182接触。在这种情况下，当在垂直于基底101的方向上观察时(即，当在平面图中观察时)，第二像素接触孔11632被限定在第二像素保护接触孔的外部。具体地，如图6中所示，当在垂直于基底101的方向上观察时(即，当在平面图中观察时)，第二像素接触孔11632可以被限定在第二像素连接金属11752的外部。
在根据本实施例的有机发光显示设备中，第二像素电极212不与第二像素连接金属11752直接接触，而是通过第二像素桥接电极1182电连接到第二像素连接金属11752。因此，第二像素电极212穿过平坦化层117内部所经过的第二像素接触孔11632的位置可以不受第二像素连接金属11752的区域限制。
第二像素连接金属11752设置在层间绝缘层115上。除了第二像素连接金属11752之外的各种导电层设置在层间绝缘层115上。因此，第二像素连接金属11752的位置被限制在第二区域PX2内部，并且当第二像素电极212与第二像素连接金属11752直接接触时，第二像素接触孔11632的位置也受到限制。
相比之下，在根据本实施例的有机发光显示设备中，第二像素电极212通过第二像素桥接电极1182电连接到第二像素连接金属11752。因此，第二像素电极212穿过平坦化层117内部所经过的第二像素接触孔11632的位置可以不受第二像素连接金属11752的区域限制。因此，当在垂直于基底101的方向上观察时(即，当在平面图中观察时)，第二像素接触孔11632可以被限定在第二像素保护接触孔的外部。具体地，如图6中所示，当在垂直于基底101的方向上观察时(即，当在平面图中观察时)，第二像素接触孔11632可以被限定在第二像素连接金属11752的外部。
作为参考，像素限定层119覆盖第二像素电极212的边缘，并且还覆盖第二像素电极212的与第二像素接触孔11632相对应的一部分。在根据本实施例的有机发光显示设备中，第二像素电极212穿过平坦化层117内部所经过的第二像素接触孔11632的位置不受第二像素连接金属11752的区域限制。因此，可以易于改变第二像素接触孔11632的位置。结果，由于当需要时可以易于扩大像素限定层119的暴露第二像素电极212的开口的尺寸，因此可以提高开口率。
另外，如图6中所示，第二像素接触孔11632可以被限定在第一区域PX1中，而不被限定在第二区域PX2中。因此，可以显著地扩大位于第二区域PX2中的第二像素电极212的面积。在这种情况下，第二像素电极212的面积可以大于第一像素电极211的面积。
作为示例，当位于第二区域PX2中的第二像素电极212上的第二发射层的发光效率小于位于第一区域PX1中的第一像素电极211上的第一发射层的发光效率时，要求当在垂直于基底101的方向上观察时(即，当在平面图中观察时)的第二发射层的面积大于第一发射层的面积。在根据本实施例的有机发光显示设备中，由于第二像素电极212的面积可以大于第一像素电极211的面积，因此第二发射层的面积可以大于第一发射层的面积。第二发射层可以包括例如发射绿色波长的光的发射层，并且第一发射层可以包括例如发射红色波长的光的发射层。
与图6不同，第二像素接触孔11632可以不被限定在第一区域PX1中，而是可以被设置在第二区域PX2中，并且可以与第一区域PX1相邻。这也适用于下面的实施例和它们的变型。
除了第一区域PX1和第二区域PX2之外，图6还示出了第三区域PX3。第一区域PX1、第二区域PX2和第三区域PX3可以顺序地设置。图6中所示的第三区域PX3可以具有与根据参照图3至图5描述的上述实施例的有机发光显示设备的第一区域PX1相同的结构。
具有与第一区域PX1中的结构相似的结构的元件也可以设置在基底101的第三区域PX3中。作为示例，第三像素半导体层设置在基底101上方，并且包括位于第三区域PX3中的第三像素漏极区域。第三像素半导体层可以具有与第一像素半导体层相同的结构，所述第一像素半导体层具有位于图5中所示的第一区域PX1中的第一像素漏极区域D6。
在覆盖第三像素半导体层的层间绝缘层115上设置第三像素连接金属11753，并且第三像素连接金属11753通过层间绝缘层115的第三像素层间接触孔11533与第三像素漏极区域接触。在覆盖第三像素连接金属11753的保护绝缘层116上设置第三像素桥接电极1183，并且第三像素桥接电极1183通过保护绝缘层116的第三像素保护接触孔与第三像素连接金属11753接触。尽管图6未示出第三像素保护接触孔，但是为了方便起见，第三像素保护接触孔可被限定为在平面图中几乎与第三像素层间接触孔11533重叠。这也适用于下面的实施例和它们的变型。第三像素连接金属11753、第三像素层间接触孔11533、第三像素桥接电极1183和第三像素保护接触孔的位置关系与第一像素连接金属11751、第一像素层间接触孔11531、第一像素桥接电极1181和第一像素保护接触孔1161的位置关系相同/相似。
第三像素电极213设置在覆盖第三像素桥接电极1183的平坦化层117上，并且通过平坦化层117的第三像素接触孔11633与第三像素桥接电极1183接触。在这种情况下，当在垂直于基底101的方向上观察时(即，当在平面图中观察时)，第三像素接触孔11633被限定在第三像素保护接触孔的外部。具体地，如图6中所示，当在垂直于基底101的方向上观察时(即，当在平面图中观察时)，第三像素接触孔11633可以被限定在第三像素连接金属11753的外部。
在根据本实施例的有机发光显示设备中，第三像素电极213不与第三像素连接金属11753直接接触，而是通过第三像素桥接电极1183电连接到第三像素连接金属11753。因此，第三像素电极213穿过平坦化层117内部所经过的第三像素接触孔11633的位置可以不受第三像素连接金属11753的区域限制。
第三像素连接金属11753设置在层间绝缘层115上。除了第三像素连接金属11753之外的各种导电层设置在层间绝缘层115上。因此，第三像素连接金属11753的位置被限制在第三区域PX3内部，并且当第三像素电极213直接接触第三像素连接金属11753时，第三像素接触孔11633的位置也受到限制。
相比之下，在根据本实施例的有机发光显示设备中，第三像素电极213通过第三像素桥接电极1183电连接到第三像素连接金属11753。因此，第三像素电极213穿过平坦化层117内部所经过的第三像素接触孔11633的位置可以不受第三像素连接金属11753的区域限制。因此，当在垂直于基底101的方向上观察时(即，当在平面图中观察时)，第三像素接触孔11633可以被限定在第三像素保护接触孔的外部。具体地，如图6中所示，当在垂直于基底101的方向上观察时(即，当在平面图中观察时)，第三像素接触孔11633可以被限定在第三像素连接金属11753的外部。
作为参考，像素限定层119覆盖第三像素电极213的边缘，并且还覆盖第三像素电极213的与第三像素接触孔11633相对应的一部分。在根据本实施例的有机发光显示设备中，第三像素电极213穿过平坦化层117内部所经过的第三像素接触孔11633的位置不受第三像素连接金属11753的区域限制。因此，可以易于改变第三像素接触孔11633的位置。结果，由于当需要时可以易于扩大像素限定层119的暴露第三像素电极213的开口的尺寸，因此可以提高开口率。
另外，如图6中所示，第三像素接触孔11633可以不被限定在第三区域PX3中，而是可以与第二像素接触孔11632类似地被设置在第一区域PX1中。因此，可以显著地扩大位于第三区域PX3中的第三像素电极213的面积。在这种情况下，第三像素电极213的面积可以大于第一像素电极211的面积。此外，第三像素电极213的面积可以大于第二像素电极212的面积，第二像素电极212具有大于第一像素电极211的面积的面积。作为示例，当位于第三区域PX3中的第三像素电极213上的第三发射层的发光效率小于位于第一区域PX1中的第一像素电极211上的第一发射层的发光效率和位于第二区域PX2中的第二像素电极212上的第二发射层的发光效率时，要求当在垂直于基底101的方向上观察时(即，当在平面图中观察时)的第三发射层的面积大于第一发射层的面积和第二发射层的面积。
在根据本实施例的有机发光显示设备中，由于第三像素电极213的面积可以大于第一像素电极211的面积和第二像素电极212的面积，因此第三发射层的面积可以大于第一发射层的面积和第二发射层的面积。第三发射层可以包括例如发射蓝色波长的光的发射层，并且第一发射层可以包括例如发射红色波长的光的发射层。在这种情况下，位于第二像素电极212上的第二发射层可以包括例如发射绿色波长的光的发射层。
尽管在图6中示出了第三像素接触孔11633与第二像素接触孔11632类似地被限定在第一区域PX1中，但是根据本发明的实施例不限于此。作为示例，如作为根据另一实施例的显示设备的像素的一些元件的布局图的图7中所示，第二像素接触孔11632可以被限定在第一区域PX1中，并且第三像素接触孔11633可以被限定在第二区域PX2中。即使在这种情况下，第三像素电极213的面积也可以大于第二像素电极212的面积，第二像素电极212具有大于第一像素电极211的面积的面积。
如作为根据另一实施例的显示设备的像素的一些元件的布局图的图8中所示，第二区域PX2可以设置在第一区域PX1的一侧，并且第三区域PX3可以设置在第一区域PX1的另一侧。即使在这种情况下，第二像素接触孔11632可以被限定在第一区域PX1中，并且第三像素接触孔11633也可以被限定在第一区域PX1中。通过这种配置，与第一区域PX1的开口率相比，可以提高第二区域PX2的开口率和第三区域PX3的开口率。
图9是根据另一实施例的显示设备的像素中的薄膜晶体管和电容器的位置的布局图，并且图10是图9的各部分的截面图。具体地，图9是根据另一实施例的有机发光显示设备的第一区域PX1中的各种元件的位置的布局图。图10是图9的各部分的截面图，图10示出了沿着图9的线A-A'、线B-B'、线C-C'和线E-E'截取的显示设备1。图11是包括图9的像素的多个像素的一些元件的布局图。为了方便起见，在根据本实施例的有机发光显示设备的元件中，没有描述与根据上述实施例的有机发光显示设备的元件相同/相似的元件。
根据本实施例的有机发光显示设备与参照图3等描述的根据实施例的有机发光显示设备的不同之处在于，在第一区域PX1中没有第一像素桥接电极1181。在根据本实施例的有机发光显示设备中，第一像素电极211直接连接到第一像素连接金属11751。即，位于平坦化层117上的第一像素电极211通过平坦化层117的第一像素接触孔11631和保护绝缘层116的第一像素保护接触孔1161直接连接到第一像素连接金属11751。
与此不同，位于第二区域PX2中的平坦化层117上的第二像素电极212连接到第二像素桥接电极1182，并且通过第二像素桥接电极1182电连接到第二像素连接金属11752。即，第二像素桥接电极1182设置在覆盖第二像素连接金属11752的保护绝缘层116上，并且通过保护绝缘层116的第二像素保护接触孔与第二像素连接金属11752接触。设置在覆盖第二像素桥接电极1182的平坦化层117上的第二像素电极212通过平坦化层117的第二像素接触孔11632连接到第二像素桥接电极1182。在这种情况下，当在垂直于基底101的方向上观察时(即，当在平面图中观察时)，第二像素接触孔11632被限定在第二像素保护接触孔的外部。具体地，如图11中所示，当在垂直于基底101的方向上观察时(即，当在平面图中观察时)，第二像素接触孔11632可以被限定在第二像素连接金属11752的外部。
在根据本实施例的有机发光显示设备中，第二像素电极212不与第二像素连接金属11752直接接触，而是通过第二像素桥接电极1182电连接到第二像素连接金属11752。因此，第二像素电极212穿过平坦化层117内部所经过的第二像素接触孔11632的位置可以不受第二像素连接金属11752的区域限制。在这种情况下，当在垂直于基底101的方向上观察时(即，当在平面图中观察时)，第二像素接触孔11632可以被限定在第二像素保护接触孔的外部。具体地，如图11中所示，当在垂直于基底101的方向上观察时(即，当在平面图中观察时)，第二像素接触孔11632可以被限定在第二像素连接金属11752的外部。
如上所述，像素限定层119覆盖第二像素电极212的边缘，并且还覆盖第二像素电极212的与第二像素接触孔11632相对应的一部分。在根据本实施例的有机发光显示设备中，可以易于改变第二像素接触孔11632的位置。结果，由于当需要时可以易于扩大像素限定层119的暴露第二像素电极212的开口的尺寸，因此可以提高开口率。
另外，如图11中所示，第二像素接触孔11632可以被限定在第一区域PX1中，而不被限定在第二区域PX2中。因此，可以显著地扩大位于第二区域PX2中的第二像素电极212的面积。在这种情况下，第二像素电极212的面积可以大于第一像素电极211的面积。作为示例，当位于第二区域PX2中的第二像素电极212上的第二发射层的发光效率小于位于第一区域PX1中的第一像素电极211上的第一发射层的发光效率时，要求当在垂直于基底101的方向上观察时(即，当在平面图中观察时)的第二发射层的面积大于第一发射层的面积。在根据本实施例的有机发光显示设备中，由于第二像素电极212的面积可以大于第一像素电极211的面积，因此第二发射层的面积可以大于第一发射层的面积。第二发射层可以包括例如发射绿色波长的光的发射层，并且第一发射层可以包括例如发射红色波长的光的发射层。
除了第一区域PX1和第二区域PX2之外，图11还示出了第三区域PX3。第一区域PX1、第二区域PX2和第三区域PX3可以顺序地设置。图11中所示的第三区域PX3可以具有与根据参照图3至图5描述的上述实施例的有机发光显示设备的第一区域PX1相同的结构。
具有与第一区域PX1中的结构相似的结构的元件也可以设置在基底101的第三区域PX3中。作为示例，第三像素半导体层设置在基底101上方，并且包括位于第三区域PX3中的第三像素漏极区域。第三像素半导体层可以具有与第一像素半导体层相同的结构，第一像素半导体层具有位于图10中所示的第一区域PX1中的第一像素漏极区域D6。
第三像素连接金属11753设置在覆盖第三像素半导体层的层间绝缘层115上，并且通过层间绝缘层115的第三像素层间接触孔11533与第三像素漏极区域接触。第三像素桥接电极1183设置在覆盖第三像素连接金属11753的保护绝缘层116上，并且通过保护绝缘层116的第三像素保护接触孔与第三像素连接金属11753接触。
第三像素电极213设置在覆盖第三像素桥接电极1183的平坦化层117上，并且通过平坦化层117的第三像素接触孔11633连接到第三像素桥接电极1183。在这种情况下，当在垂直于基底101的方向上观察时(即，当在平面图中观察时)，第三像素接触孔11633被限定在第三像素保护接触孔的外部。具体地，如图11中所示，当在垂直于基底101的方向上观察时(即，当在平面图中观察时)，第三像素接触孔11633可以被限定在第三像素连接金属11753的外部。
在根据本实施例的有机发光显示设备中，第三像素电极213不与第三像素连接金属11753直接接触，而是通过第三像素桥接电极1183电连接到第三像素连接金属11753。因此，第三像素电极213穿过平坦化层117内部所经过的第三像素接触孔11633的位置可以不受第三像素连接金属11753的区域限制。在这种情况下，当在垂直于基底101的方向上观察时(即，当在平面图中观察时)，第三像素接触孔11633可以被限定在第三像素保护接触孔的外部。具体地，如图11中所示，当在垂直于基底101的方向上观察时(即，当在平面图中观察时)，第三像素接触孔11633可以被限定在第三像素连接金属11753的外部。
作为参考，像素限定层119覆盖第三像素电极213的边缘，并且还覆盖第三像素电极213的与第三像素接触孔11633相对应的一部分。在根据本实施例的有机发光显示设备中，第三像素电极213穿过平坦化层117内部的第三像素接触孔11633的位置不受第三像素连接金属11753的区域限制。因此，可以易于改变第三像素接触孔11633的位置。结果，由于当需要时可以易于扩大像素限定层119的暴露第三像素电极213的开口的尺寸，因此可以提高开口率。
另外，如图11中所示，类似于第二像素接触孔11632，第三像素接触孔11633可以被限定在第一区域PX1中，而不被限定在第三区域PX3中。因此，可以显著地扩大位于第三区域PX3中的第三像素电极213的面积。在这种情况下，第三像素电极213的面积可以大于第一像素电极211的面积。此外，第三像素电极213的面积可以大于第二像素电极212的面积，第二像素电极212具有大于第一像素电极211的面积的面积。因此，位于第三像素电极213上的第三发射层的面积可以大于位于第一像素电极211上的第一发射层的面积以及位于第二像素电极212上的第二发射层的面积。第三发射层可以包括例如发射蓝色波长的光的发射层，并且第一发射层可以包括例如发射红色波长的光的发射层。在这种情况下，位于第二像素电极212上的第二发射层可以包括例如发射绿色波长的光的发射层。
尽管在图11中示出了第三像素接触孔11633与第二像素接触孔11632类似地被限定在第一区域PX1中，但是根据本发明的实施例不限于此。作为示例，如作为根据另一实施例的显示设备的像素的一些元件的布局图的图12中所示，第二像素接触孔11632可以被限定在第一区域PX1中，并且第三像素接触孔11633可以被限定在第二区域PX2中。即使在这种情况下，第三像素电极213的面积也可以大于第二像素电极212的面积，第二像素电极212具有大于第一像素电极211的面积的面积。
如作为根据另一实施例的显示设备的像素的一些元件的布局图的图13中所示，第二区域PX2可以设置在第一区域PX1的一侧，并且第三区域PX3可以设置在第一区域PX1的另一侧。即使在这种情况下，第二像素接触孔11632仍可以被限定在第一区域PX1中，并且第三像素接触孔11633也可以被限定在第一区域PX1中。通过这种配置，与第一区域PX1的开口率相比，可以提高第二区域PX2的开口率和第三区域PX3的开口率。
根据实施例，可以实现其中可以确保足够的开口率的有机发光显示设备。然而，本公开的范围不受此效果的限制。
应当理解，本文中描述的实施例应仅以描述性的含义来考虑，而不是出于限制的目的。每个实施例内的各特征或各方面的描述通常应被认为可用于其他实施例中的其他类似特征或方面。尽管已经参考附图描述了一个或多个实施例，但是本领域普通技术人员将理解，在不脱离由所附权利要求限定的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (22)

1.一种有机发光显示设备，其中，所述有机发光显示设备包括：
基底，所述基底包括第一区域；
第一像素半导体层，所述第一像素半导体层设置在所述基底上，并且包括位于所述第一区域中的第一像素漏极区域；
层间绝缘层，所述层间绝缘层覆盖所述第一像素半导体层；
第一像素连接金属，所述第一像素连接金属设置在所述层间绝缘层上，并且通过被限定在所述层间绝缘层中的第一像素层间接触孔与所述第一像素漏极区域接触；
保护绝缘层，所述保护绝缘层覆盖所述第一像素连接金属；
第一像素桥接电极，所述第一像素桥接电极设置在所述保护绝缘层上，并且通过被限定在所述保护绝缘层中的第一像素保护接触孔与所述第一像素连接金属接触；
平坦化层，所述平坦化层覆盖所述第一像素桥接电极；以及
第一像素电极，所述第一像素电极设置在所述平坦化层上，并且通过被限定在所述平坦化层中的第一像素接触孔连接到所述第一像素桥接电极，
其中，当在垂直于所述基底的方向上观察时，所述第一像素接触孔被限定在所述第一像素保护接触孔的外部。
2.根据权利要求1所述的有机发光显示设备，其中，当在垂直于所述基底的所述方向上观察时，所述第一像素接触孔被限定在所述第一像素连接金属的外部。
3.根据权利要求1所述的有机发光显示设备，其中，所述保护绝缘层包括无机材料。
4.根据权利要求1所述的有机发光显示设备，其中，所述基底包括第二区域，并且
所述有机发光显示设备还包括：
第二像素半导体层，所述第二像素半导体层设置在所述基底上，并且包括位于所述第二区域中的第二像素漏极区域；
第二像素连接金属，所述第二像素连接金属设置在所述层间绝缘层上，并且通过被限定在所述层间绝缘层中的第二像素层间接触孔与所述第二像素漏极区域接触，所述层间绝缘层覆盖所述第二像素半导体层；
第二像素桥接电极，所述第二像素桥接电极设置在所述保护绝缘层上，并且通过被限定在所述保护绝缘层中的第二像素保护接触孔与所述第二像素连接金属接触，所述保护绝缘层覆盖所述第二像素连接金属；以及
第二像素电极，所述第二像素电极设置在覆盖所述第二像素桥接电极的所述平坦化层上，并且通过被限定在所述平坦化层中的第二像素接触孔连接到所述第二像素桥接电极，
其中，当在垂直于所述基底的方向上观察时，所述第二像素接触孔被限定在所述第二像素保护接触孔的外部。
5.根据权利要求4所述的有机发光显示设备，其中，当在垂直于所述基底的方向上观察时，所述第二像素接触孔被限定在所述第二像素连接金属的外部。
6.根据权利要求4所述的有机发光显示设备，其中，所述第二像素接触孔被限定在所述第一区域中。
7.根据权利要求6所述的有机发光显示设备，其中，所述第二像素电极的面积大于所述第一像素电极的面积。
8.根据权利要求4所述的有机发光显示设备，其中，所述基底包括第三区域，并且
所述有机发光显示设备还包括：
第三像素半导体层，所述第三像素半导体层设置在所述基底上，并且包括位于所述第三区域中的第三像素漏极区域；
第三像素连接金属，所述第三像素连接金属设置在所述层间绝缘层上，并且通过被限定在所述层间绝缘层中的第三像素层间接触孔与所述第三像素漏极区域接触，所述层间绝缘层覆盖所述第三像素半导体层；
第三像素桥接电极，所述第三像素桥接电极设置在所述保护绝缘层上，并且通过被限定在所述保护绝缘层中的第三像素保护接触孔与所述第三像素连接金属接触，所述保护绝缘层覆盖所述第三像素连接金属；以及
第三像素电极，所述第三像素电极设置在所述平坦化层上，并且通过被限定在所述平坦化层中的第三像素接触孔连接到所述第三像素桥接电极，所述平坦化层覆盖所述第三像素桥接电极，
其中，当在垂直于所述基底的方向上观察时，所述第三像素接触孔被限定在所述第三像素保护接触孔的外部。
9.根据权利要求8所述的有机发光显示设备，其中，当在垂直于所述基底的方向上观察时，所述第三像素接触孔被限定在所述第三像素连接金属的外部。
10.根据权利要求8所述的有机发光显示设备，其中，所述第二像素接触孔和所述第三像素接触孔被限定在所述第一区域中。
11.根据权利要求8所述的有机发光显示设备，其中，所述第二像素接触孔被限定在所述第一区域中，并且所述第三像素接触孔被限定在所述第二区域中。
12.根据权利要求10所述的有机发光显示设备，其中，所述第二像素电极的面积大于所述第一像素电极的面积，并且所述第三像素电极的面积大于所述第二像素电极的所述面积。
13.一种有机发光显示设备，其中，所述有机发光显示设备包括：
基底，所述基底包括第一区域和第二区域；
第一像素半导体层，所述第一像素半导体层设置在所述基底上，并且包括位于所述第一区域中的第一像素漏极区域；
第二像素半导体层，所述第二像素半导体层设置在所述基底上，并且包括位于所述第二区域中的第二像素漏极区域；
层间绝缘层，所述层间绝缘层覆盖所述第一像素半导体层和所述第二像素半导体层；
第一像素连接金属，所述第一像素连接金属设置在所述层间绝缘层上，并且通过被限定在所述层间绝缘层中的第一像素层间接触孔与所述第一像素漏极区域接触；
第二像素连接金属，所述第二像素连接金属设置在所述层间绝缘层上，并且通过被限定在所述层间绝缘层中的第二像素层间接触孔与所述第二像素漏极区域接触；
保护绝缘层，所述保护绝缘层覆盖所述第一像素连接金属和所述第二像素连接金属；
第二像素桥接电极，所述第二像素桥接电极设置在所述保护绝缘层上，并且通过被限定在所述保护绝缘层中的第二像素保护接触孔与所述第二像素连接金属接触；
平坦化层，所述平坦化层覆盖所述第二像素桥接电极；
第一像素电极，所述第一像素电极设置在所述平坦化层上，并且通过被限定在所述平坦化层中的第一像素接触孔和被限定在所述保护绝缘层中的第一像素保护接触孔与所述第一像素连接金属接触；以及
第二像素电极，所述第二像素电极设置在所述平坦化层上，并且通过被限定在所述平坦化层中的第二像素接触孔与所述第二像素桥接电极接触。
14.根据权利要求13所述的有机发光显示设备，其中，当在垂直于所述基底的方向上观察时，所述第二像素接触孔被限定在所述第二像素连接金属的外部。
15.根据权利要求13所述的有机发光显示设备，其中，所述第二像素接触孔设置在所述第一区域中。
16.根据权利要求15所述的有机发光显示设备，其中，所述第二像素电极的面积大于所述第一像素电极的面积。
17.根据权利要求13所述的有机发光显示设备，其中，所述基底包括第三区域，并且
所述有机发光显示设备还包括：
第三像素半导体层，所述第三像素半导体层设置在所述基底上，并且包括位于所述第三区域中的第三像素漏极区域；
第三像素连接金属，所述第三像素连接金属设置在所述层间绝缘层上，并且通过被限定在所述层间绝缘层中的第三像素层间接触孔与所述第三像素漏极区域接触，所述层间绝缘层覆盖所述第三像素半导体层；
第三像素桥接电极，所述第三像素桥接电极设置在所述保护绝缘层上，并且通过被限定在所述保护绝缘层中的第三像素保护接触孔与所述第三像素连接金属接触，所述保护绝缘层覆盖所述第三像素连接金属；以及
第三像素电极，所述第三像素电极设置在所述平坦化层上，并且通过被限定在所述平坦化层中的第三像素接触孔连接到所述第三像素桥接电极，所述平坦化层覆盖所述第三像素桥接电极。
18.根据权利要求17所述的有机发光显示设备，其中，当在垂直于所述基底的方向上观察时，所述第三像素接触孔被限定在所述第三像素保护接触孔的外部。
19.根据权利要求17所述的有机发光显示设备，其中，当在垂直于所述基底的方向上观察时，所述第三像素接触孔被限定在所述第三像素连接金属的外部。
20.根据权利要求17所述的有机发光显示设备，其中，所述第二像素接触孔和所述第三像素接触孔被限定在所述第一区域中。
21.根据权利要求17所述的有机发光显示设备，其中，所述第二像素接触孔被限定在所述第一区域中，并且所述第三像素接触孔被限定在所述第二区域中。
22.根据权利要求20所述的有机发光显示设备，其中，所述第二像素电极的面积大于所述第一像素电极的面积，并且所述第三像素电极的面积大于所述第二像素电极的所述面积。
CN202110539992.5A 2020-05-28 2021-05-18 有机发光显示设备 Pending CN113745282A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200064610A KR20210148505A (ko) 2020-05-28 2020-05-28 유기발광 디스플레이 장치
KR10-2020-0064610 2020-05-28

Publications (1)

Publication Number Publication Date
CN113745282A true CN113745282A (zh) 2021-12-03

Family

ID=76034590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110539992.5A Pending CN113745282A (zh) 2020-05-28 2021-05-18 有机发光显示设备

Country Status (4)

Country Link
US (1) US20210376019A1 (zh)
EP (1) EP3916793A1 (zh)
KR (1) KR20210148505A (zh)
CN (1) CN113745282A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022000179A1 (zh) * 2020-06-29 2022-01-06 京东方科技集团股份有限公司 显示面板和显示装置
CN115720468A (zh) * 2022-10-25 2023-02-28 惠科股份有限公司 显示面板和显示设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5016831B2 (ja) * 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
KR102241247B1 (ko) * 2014-09-02 2021-04-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102322765B1 (ko) * 2015-06-22 2021-11-08 삼성디스플레이 주식회사 표시 장치
KR20180018960A (ko) * 2016-08-12 2018-02-22 삼성디스플레이 주식회사 표시 장치
KR20180063416A (ko) * 2016-12-01 2018-06-12 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
KR20180079503A (ko) * 2016-12-30 2018-07-11 삼성디스플레이 주식회사 도전 패턴 및 이를 구비하는 표시 장치
KR102519065B1 (ko) * 2017-03-02 2023-04-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102448482B1 (ko) * 2017-12-29 2022-09-27 엘지디스플레이 주식회사 마이크로 칩을 포함하는 표시장치
JP7289681B2 (ja) * 2019-03-20 2023-06-12 株式会社ジャパンディスプレイ 表示装置
CN210516000U (zh) * 2019-09-26 2020-05-12 昆山国显光电有限公司 显示基板及显示装置
CN111326560B (zh) * 2020-01-23 2023-08-22 京东方科技集团股份有限公司 显示基板和显示装置
CN113966551A (zh) * 2020-03-25 2022-01-21 京东方科技集团股份有限公司 显示基板和显示装置
KR20210137823A (ko) * 2020-05-11 2021-11-18 엘지디스플레이 주식회사 표시 장치
JP2023536370A (ja) * 2020-05-27 2023-08-25 京東方科技集團股▲ふん▼有限公司 表示パネル及び表示装置
CN113972237A (zh) * 2020-07-24 2022-01-25 京东方科技集团股份有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
KR20210148505A (ko) 2021-12-08
EP3916793A1 (en) 2021-12-01
US20210376019A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
CN110364549B (zh) 显示设备
CN110880524A (zh) 显示装置
US11770968B2 (en) Display device with opening pattern
CN112530992A (zh) 显示装置
US11877477B2 (en) Organic light-emitting display apparatus
US11411122B2 (en) Display device
EP3916793A1 (en) Organic light-emitting display apparatus
EP3832722A1 (en) Display device
US11217652B2 (en) Display device with fan-out lines in reduced peripheral area
US20220059637A1 (en) Display apparatus
CN113140598A (zh) 显示装置
CN112117307A (zh) 显示设备
US11974474B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
EP3905328A1 (en) Organic light-emitting display device and method of manufacturing the same
US11387311B2 (en) Display device for reducing or preventing crosstalk
CN113394233A (zh) 薄膜晶体管基底和包括该薄膜晶体管基底的显示装置
KR20210099238A (ko) 표시 장치
CN117596949A (zh) 显示装置
CN114759151A (zh) 制造显示装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination