KR20210137823A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210137823A
KR20210137823A KR1020200056145A KR20200056145A KR20210137823A KR 20210137823 A KR20210137823 A KR 20210137823A KR 1020200056145 A KR1020200056145 A KR 1020200056145A KR 20200056145 A KR20200056145 A KR 20200056145A KR 20210137823 A KR20210137823 A KR 20210137823A
Authority
KR
South Korea
Prior art keywords
sub
pixel
disposed
pixels
pattern
Prior art date
Application number
KR1020200056145A
Other languages
English (en)
Inventor
이충훈
허승호
윤성욱
이동현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200056145A priority Critical patent/KR20210137823A/ko
Priority to TW110116624A priority patent/TWI781608B/zh
Priority to US17/316,436 priority patent/US20210351248A1/en
Priority to CN202110511993.9A priority patent/CN114093903A/zh
Priority to EP21173243.3A priority patent/EP3910682A1/en
Publication of KR20210137823A publication Critical patent/KR20210137823A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/3218—
    • H01L27/3246—
    • H01L27/3258—
    • H01L27/3265—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Abstract

본 발명의 일 실시예에 따른 표시 장치는, 복수의 서브 화소가 정의된 기판, 복수의 서브 화소에 배치되고, 유기층 및 캐소드를 공유하는 복수의 발광 소자, 복수의 발광 소자 각각의 사이에서 캐소드 아래에 배치된 뱅크, 뱅크와 기판 사이에 배치된 복수의 배선, 및 뱅크에 배치되고, 복수의 배선 중 적어도 하나에 중첩하는 제1 패턴을 포함하고, 캐소드는 제1 패턴에 배치된다. 따라서, 제1 패턴에서 캐소드와 유기층의 길이가 증가하여 누설 전류가 흐르는 경로의 길이가 증가할 수 있고, 누설 전류에 따른 표시 품질 저하를 최소화할 수 있다.

Description

표시 장치{DISPLAY APPARATUS}
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 복수의 발광 소자에서 발광된 광이 혼색되는 것을 개선할 수 있는 표시 장치에 관한 것이다.
현재 본격적인 정보화 시대로 접어들면서 전기적 정보신호를 시각적으로 표시하는 표시 장치 분야가 급속도로 발전하고 있으며, 여러 가지 표시 장치에 대해 박형화, 경량화 및 저소비 전력화 등의 성능을 개발시키기 위한 연구가 계속되고 있다.
이러한 다양한 표시 장치 중, 유기 표시 장치는 자체 발광형 표시 장치로서, 액정 표시 장치와는 달리 별도의 광원이 필요하지 않아 경량 박형으로 제조 가능하다. 또한, 유기 표시 장치는 저전압 구동에 의해 소비 전력 측면에서 유리할 뿐만 아니라, 색상 구현, 응답 속도, 시야각, 명암 대비비(contrast ratio; CR)도 우수하여, 차세대 디스플레이로서 연구되고 있다.
본 발명이 해결하고자 하는 과제는 표시 장치 구동 시, 누설 전류를 최소화할 수 있는 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 공통층을 갖는 복수의 발광 소자 중 일부 발광 소자가 누설 전류에 의해 발광하는 것을 최소화한 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 저계조에서 영상표시 품질을 향상시킬 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 표시 장치는, 복수의 서브 화소가 정의된 기판, 복수의 서브 화소에 배치되고, 유기층 및 캐소드를 공유하는 복수의 발광 소자, 복수의 발광 소자 각각의 사이에서 캐소드 아래에 배치된 뱅크, 뱅크와 기판 사이에 배치된 복수의 배선, 및 뱅크에 배치되고, 복수의 배선 중 적어도 하나에 중첩하는 제1 패턴을 포함하고, 캐소드는 제1 패턴에 배치된다. 따라서, 제1 패턴에서 캐소드와 유기층의 길이가 증가하여 누설 전류가 흐르는 경로의 길이가 증가할 수 있고, 누설 전류에 따른 표시 품질 저하를 최소화할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 복수의 발광 소자의 공통층을 통해 전류가 누설되는 것을 개선할 수 있다.
본 발명은 표시 장치 구동 시, 의도하지 않은 발광 소자의 발광을 최소화하여, 색 재현율을 향상시킬 수 있다.
본 발명은 저계조의 영상을 표시할 때, 얼룩이나 색 이상이 시인되는 것을 최소화하여, 표시 품질을 향상시킬 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략적인 구성도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 서브 화소의 회로도이다.
도 3a는 본 발명의 일 실시예에 따른 표시 장치의 확대 평면도이다. 도 3b는 도 3a의 IIIb-IIIb'에 따른 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 표시 장치의 확대 평면도이다.
도 7a는 본 발명의 또 다른 실시예에 따른 표시 장치의 확대 평면도이다.
도 7b는 도 7a의 VIIb-VIIb'에 따른 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 장치의 확대 평면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 장치의 확대 평면도이다.
도 10a은 본 발명의 또 다른 실시예에 따른 표시 장치의 확대 평면도이다.
도 10b은 도 10a의 Xb-Xb'에 따른 표시 장치의 단면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 표시 장치의 확대 평면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 표시 장치의 확대 평면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 표시 장치의 확대 평면도이다.
본 발명의 이점 및 특징, 그리고, 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략적인 구성도이다. 도 1에서는 설명의 편의를 위해 표시 장치(100)의 다양한 구성 요소 중 표시 패널(PN), 게이트 드라이버(GD), 데이터 드라이버(DD) 및 타이밍 컨트롤러(TC)만을 도시하였다.
도 1을 참조하면, 표시 장치(100)는 복수의 서브 화소(SP)를 포함하는 표시 패널(PN), 표시 패널(PN)에 각종 신호를 공급하는 게이트 드라이버(GD) 및 데이터 드라이버(DD), 게이트 드라이버(GD)와 데이터 드라이버(DD)를 제어하는 타이밍 컨트롤러(TC)를 포함한다.
게이트 드라이버(GD)는 타이밍 컨트롤러(TC)로부터 제공된 복수의 게이트 제어 신호(GCS)에 따라 복수의 스캔 배선(SL)에 복수의 스캔 신호를 공급한다. 복수의 스캔 신호는 제1 스캔 신호(SCAN1) 및 제2 스캔 신호(SCAN2)를 포함할 수 있다. 도 1에서는 하나의 게이트 드라이버(GD)가 표시 패널(PN)의 일 측에 이격되어 배치된 것으로 도시하였으나, 게이트 드라이버(GD)는 GIP(Gate In Panel) 방식으로 배치될 수도 있으며, 게이트 드라이버(GD)의 개수 및 배치는 이에 제한되지 않는다.
데이터 드라이버(DD)는 타이밍 컨트롤러(TC)로부터 제공된 복수의 데이터 제어 신호(DCS)에 따라 타이밍 컨트롤러(TC)로부터 입력되는 영상 데이터(RGB)를 기준 감마 전압을 이용하여 데이터 신호로 변환한다. 그리고 데이터 드라이버(DD)는 변환된 데이터 신호를 복수의 데이터 배선(DL)에 공급할 수 있다.
타이밍 컨트롤러(TC)는 외부로부터 입력된 영상 데이터(RGB)를 정렬하여 데이터 드라이버(DD)에 공급한다. 타이밍 컨트롤러(TC)는 외부로부터 입력되는 동기 신호(SYNC), 예를 들어 도트 클럭 신호, 데이터 인에이블 신호, 수평/수직 동기 신호를 이용해 게이트 제어 신호(GCS) 및 데이터 제어 신호(DCS)를 생성할 수 있다. 그리고 타이밍 컨트롤러(TC)는 생성된 게이트 제어 신호(GCS) 및 데이터 제어 신호(DCS)를 게이트 드라이버(GD) 및 데이터 드라이버(DD)에 각각 공급하여 게이트 드라이버(GD) 및 데이터 드라이버(DD)를 제어할 수 있다.
표시 패널(PN)은 사용자에게 영상을 표시하기 위한 구성으로, 복수의 서브 화소(SP)를 포함한다. 표시 패널(PN)에서 복수의 스캔 배선(SL) 및 복수의 데이터 배선(DL)이 서로 교차되고, 복수의 서브 화소(SP) 각각은 스캔 배선(SL) 및 데이터 배선(DL)에 연결된다. 이 외에도 도면에 도시되지는 않았으나 복수의 서브 화소(SP) 각각은 고전위 전원 배선, 저전위 전원 배선, 초기화 신호 배선, 발광 제어 신호 배선 등에 연결될 수 있다.
복수의 서브 화소(SP)는 화면을 구성하는 최소 단위로, 복수의 서브 화소(SP) 각각은 발광 소자 및 이를 구동하기 위한 화소 회로를 포함한다. 복수의 발광 소자는 표시 패널(PN)의 종류에 따라 상이하게 정의될 수 있으며, 예를 들어, 표시 패널(PN)이 유기 발광 표시 패널인 경우, 발광 소자는 애노드, 유기층 및 캐소드를 포함하는 유기 발광 소자일 수 있다. 이외에도 발광 소자로 퀀텀닷(Quantum dot, QD)이 포함된 퀀텀닷 발광 소자(Quantum dot light-emitting diode, QLED) 등이 더 사용될 수도 있다. 이하에서는 발광 소자가 유기 발광 소자인 것으로 가정하여 설명하기로 하나, 발광 소자의 종류는 이에 제한되지 않는다.
화소 회로는 발광 소자의 구동을 제어하기 위한 회로이다. 화소 회로는 예를 들어, 복수의 트랜지스터 및 커패시터를 포함하여 구성될 수 있으나, 이에 제한되는 것은 아니다.
이하에서는 도 2를 참조하여 서브 화소(SP)의 화소 회로에 대하여 보다 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 서브 화소의 회로도이다.
도 2를 참조하면, 복수의 서브 화소(SP)의 화소 회로는 제1 내지 제6 트랜지스터(T1, T2, T3, T4, T5, T6) 및 커패시터(Cst)를 포함한다.
제1 트랜지스터(T1)는 제2 스캔 배선과 연결되어, 제2 스캔 배선을 통해 공급되는 제2 스캔 신호(SCAN2)에 의해 제어될 수 있다. 그리고 제1 트랜지스터(T1)는 데이터 신호(Vdata)를 공급하는 데이터 배선과 커패시터(Cst) 사이에 전기적으로 연결될 수 있다. 제1 트랜지스터(T1)는 제2 스캔 배선을 통해 턴-온 레벨의 제2 스캔 신호(SCAN2)가 인가되면 데이터 배선으로부터의 데이터 신호(Vdata)를 커패시터(Cst)로 전달한다. 이러한 제1 트랜지스터(T1)는 커패시터(Cst)에 데이터 신호(Vdata)가 인가되는 타이밍을 제어하는 스위칭 트랜지스터로 지칭될 수 있다.
제2 트랜지스터(T2)는 고전위 전원 신호(EVDD)가 공급되는 고전위 전원 배선과 제5 트랜지스터(T5) 사이에 전기적으로 연결될 수 있다. 그리고 제2 트랜지스터(T2)의 게이트 전극은 커패시터(Cst)와 전기적으로 연결될 수 있다. 제2 트랜지스터(T2)는 게이트 전극에 인가된 전압에 따라 발광 소자(120)로 흐르는 전류를 제어하여 발광 소자(120)의 휘도를 제어하는 구동 트랜지스터로 지칭될 수 있다.
제3 트랜지스터(T3)는 제1 스캔 배선을 통해 공급되는 제1 스캔 신호(SCAN1)에 의해 제어될 수 있다. 그리고 제3 트랜지스터(T3)는 제3 트랜지스터(T3)의 타입에 따라 제2 트랜지스터(T2)의 게이트 전극과 드레인 전극 사이 또는 게이트 전극과 소스 전극 사이에 전기적으로 연결될 수 있다.
한편, 구동 트랜지스터인 제2 트랜지스터(T2)는 서브 화소(SP)에 인가되는 데이터 신호(Vdata)에 따라 발광 소자(120)로 흐르는 전류를 제어해야 하나, 서브 화소(SP)마다 배치된 제2 트랜지스터(T2)의 문턱 전압 편차로 인해 서브 화소(SP) 각각에 배치된 발광 소자(120)의 휘도 편차가 발생할 수 있다.
이때, 제3 트랜지스터(T3)를 배치하여 제2 트랜지스터(T2)의 문턱 전압을 보상할 수 있고, 제3 트랜지스터(T3)는 보상 트랜지스터로 지칭될 수 있다. 예를 들어, 제3 트랜지스터(T3)를 턴-온 시키는 제1 스캔 신호(SCAN1)가 인가된 경우, 고전위 전원 신호(EVDD)에서 제2 트랜지스터(T2)의 문턱 전압이 감해진 전압이 제2 트랜지스터(T2)의 게이트 전극으로 인가된다. 그리고 제2 트랜지스터(T2)의 게이트 전극에 문턱 전압이 감해진 고전위 전원 신호(EVDD)가 인가된 상태에서 커패시터(Cst)에 데이터 신호(Vdata)가 인가되도록 하여, 제2 트랜지스터(T2)의 문턱 전압을 보상할 수 있다.
한편, 제3 트랜지스터(T3)는 제1 트랜지스터(T1)와 서로 다른 스캔 배선으로부터 다른 스캔 신호(SCAN1, SCAN2)를 전달받는 것으로 도시하였으나, 제3 트랜지스터(T3)와 제1 트랜지스터(T1)는 동일한 스캔 배선에 연결되어 동일한 스캔 신호(SCAN1, SCAN2)를 전달받을 수도 있으며, 이에 제한되지 않는다.
제4 트랜지스터(T4)는 커패시터(Cst)와 초기화 신호(Vini)가 공급되는 초기화 신호 배선에 전기적으로 연결될 수 있다. 그리고 제4 트랜지스터(T4)는 발광 제어 신호 배선을 통해 공급되는 발광 제어 신호(EM)에 의해 제어될 수 있다. 제4 트랜지스터(T4)는 발광 제어 신호 배선을 통해 턴-온 레벨의 발광 제어 신호(EM)가 인가되면 커패시터(Cst)의 전압을 초기화하거나, 커패시터(Cst)에 인가된 데이터 신호(Vdata)를 서서히 방전시키며 데이터 신호(Vdata)에 따른 전류가 발광 소자(120)에 흐르도록 할 수 있다.
제5 트랜지스터(T5)는 제2 트랜지스터(T2)와 발광 소자(120) 사이에 전기적으로 연결되고, 발광 제어 신호 배선을 통해 공급되는 발광 제어 신호(EM)에 의해 제어될 수 있다. 제5 트랜지스터(T5)는 커패시터(Cst)에 데이터 신호(Vdata)가 인가되고, 제2 트랜지스터(T2)의 게이트 전극에 문턱 전압이 보상된 고전위 전원 신호(EVDD)가 인가된 상태에서, 턴-온 레벨의 발광 제어 신호(EM)가 인가되면 턴-온 되어 발광 소자(120)에 전류가 흐르도록 할 수 있다.
제6 트랜지스터(T6)는 초기화 신호(Vini)가 공급되는 초기화 신호 배선과 발광 소자(120)의 애노드 사이에 전기적으로 연결되고, 제1 스캔 배선을 통해 공급되는 제1 스캔 신호(SCAN1)에 의해 제어될 수 있다. 제6 트랜지스터(T6)는 제1 스캔 배선을 통해 턴-온 레벨의 제1 스캔 신호(SCAN1)가 인가되면 초기화 신호(Vini)로 발광 소자(120)의 애노드나, 제2 트랜지스터(T2)와 제5 트랜지스터(T5) 사이의 노드를 초기화할 수 있다.
커패시터(Cst)는 구동 트랜지스터인 제2 트랜지스터(T2)의 게이트 전극에 인가되는 전압을 저장하는 저장 커패시터(Cst)일 수 있다. 여기서, 커패시터(Cst)는 제2 트랜지스터(T2)의 게이트 전극과 발광 소자(120)의 애노드 사이에 전기적으로 연결된다. 따라서, 커패시터(Cst)는 제2 트랜지스터(T2)의 게이트 전극의 전압과 발광 소자(120)의 애노드에 공급되는 전압의 차이를 저장할 수 있다.
이하에서는 도 3a 및 도 3b를 참조하여, 본 발명의 일 실시예에 따른 표시 장치(100)의 서브 화소(SP)를 보다 상세히 설명하기로 한다.
도 3a는 본 발명의 일 실시예에 따른 표시 장치의 확대 평면도이다. 도 3b는 도 3a의 IIIb-IIIb'에 따른 단면도이다. 도 3a 및 도 3b를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)는 기판(110), 버퍼층(111), 게이트 절연층(112), 층간 절연층(113), 패시베이션층(114), 평탄화층(115), 뱅크(116), 고전위 전원 배선(PL), 복수의 스캔 배선(SL), 데이터 배선(DL), 초기화 신호 배선(IL), 발광 제어 신호 배선(EL), 제5 트랜지스터(T5), 발광 소자(120), 스페이서(130), 복수의 제1 패턴(140)을 포함한다. 도 3a에서는 설명의 편의를 위해 발광 소자(120)의 구성 중 애노드(121)만을 도시하였다. 그리고 도 3b에서는 설명의 편의를 위해 화소 회로의 복수의 트랜지스터(T1, T2, T3, T4, T5, T6) 및 커패시터(Cst) 중 제5 트랜지스터(T5)만을 도시하였다.
도 3a를 참조하면, 복수의 서브 화소(SP)는 빛을 발광하는 개별 단위로, 복수의 서브 화소(SP) 각각에는 발광 소자(120)가 배치된다. 복수의 서브 화소(SP)는 서로 다른 색상의 광을 발광하는 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)를 포함한다. 예를 들어, 제1 서브 화소(SP1)는 청색 서브 화소이고, 제2 서브 화소(SP2)는 녹색 서브 화소이며, 제3 서브 화소(SP3)는 적색 서브 화소일 수 있다.
복수의 제1 서브 화소(SP1)는 복수의 열을 이루며 배치될 수 있다. 즉, 복수의 제1 서브 화소(SP1)는 동일한 열에 배치될 수 있다. 그리고 복수의 제2 서브 화소(SP2) 및 복수의 제3 서브 화소(SP3)는 복수의 제1 서브 화소(SP1)가 배치된 복수의 열 각각의 사이에 배치될 수 있다. 예를 들어, 하나의 열에 복수의 제1 서브 화소(SP1)가 배치되고, 이웃한 열에 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)가 함께 배치될 수 있다. 그리고 복수의 제2 서브 화소(SP2)와 복수의 제3 서브 화소(SP3)는 동일한 열에서 교대로 배치될 수 있다. 다만, 본 명세서에서는 복수의 서브 화소(SP)가 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)를 포함하는 것으로 설명하였으나, 복수의 서브 화소(SP)의 배치, 개수 및 색상 조합은 설계에 따라 다양하게 변경될 수 있으며, 이에 제한되지 않는다.
복수의 서브 화소(SP) 사이에 열 방향으로 연장된 고전위 전원 배선(PL)이 배치된다. 복수의 고전위 전원 배선(PL)은 복수의 서브 화소(SP) 각각으로 고전위 전원 신호(EVDD)를 전달하는 배선이다. 복수의 고전위 전원 배선(PL) 각각은 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이이자 제1 서브 화소(SP1)와 제3 서브 화소(SP3) 사이에 배치될 수 있다.
복수의 고전위 전원 배선(PL)과 동일하게 열 방향으로 연장된 복수의 데이터 배선(DL)이 배치된다. 복수의 데이터 배선(DL)은 복수의 서브 화소(SP) 각각으로 데이터 신호(Vdata)를 전달하는 배선이다. 복수의 데이터 배선(DL) 각각은 제2 서브 화소(SP2)와 고전위 전원 배선(PL) 사이이자 제3 서브 화소(SP3)와 고전위 전원 배선(PL) 사이에 배치될 수 있다. 다만, 복수의 데이터 배선(DL)은 복수의 고전위 전원 배선(PL)과 제1 서브 화소(SP1) 사이에 배치될 수도 있으며, 이에 제한되지 않는다.
행 방향으로 연장된 복수의 스캔 배선(SL)이 배치된다. 복수의 스캔 배선(SL)은 복수의 서브 화소(SP) 각각으로 스캔 신호(SCAN1, SCAN2)를 전달하는 배선이다. 복수의 스캔 배선(SL)은 제1 스캔 배선(SL1) 및 제2 스캔 배선(SL2)을 포함한다. 제1 스캔 배선(SL1)은 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에서 행 방향으로 연장되어 배치되고, 제2 스캔 배선(SL2)은 제3 서브 화소(SP3)를 가로질러 행 방향으로 연장되어 배치될 수 있다.
복수의 서브 화소(SP) 사이에 복수의 스캔 배선(SL)과 동일하게 행 방향으로 연장된 복수의 초기화 신호 배선(IL)이 배치된다. 복수의 초기화 신호 배선(IL)은 복수의 서브 화소(SP) 각각으로 초기화 신호(Vini)를 전달하는 배선이다. 복수의 초기화 신호 배선(IL) 각각은 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에 배치될 수 있다. 복수의 초기화 신호 배선(IL)은 제1 스캔 배선(SL1)과 제2 스캔 배선(SL2) 사이에 배치될 수 있다.
복수의 스캔 배선(SL)과 동일하게 행 방향으로 연장된 복수의 발광 제어 신호 배선(EL)이 배치된다. 복수의 발광 제어 신호 배선(EL)은 복수의 서브 화소(SP) 각각으로 발광 제어 신호(EM)를 전달하는 배선이다. 복수의 발광 제어 신호 배선(EL)은 복수의 제2 스캔 배선(SL2)과 이웃하게 배치될 수 있다. 복수의 발광 제어 신호 배선(EL)은 제3 서브 화소(SP3)를 가로질러 행 방향으로 연장되어 배치될 수 있다. 복수의 발광 제어 신호 배선(EL)과 복수의 초기화 신호 배선(IL) 사이에 제2 스캔 배선(SL2)이 배치될 수 있다.
한편, 복수의 배선은 직류 신호를 전달하는 직류 배선과 교류 신호를 전달하는 교류 배선으로 분류할 수 있다. 복수의 배선 중 직류 신호인 고전위 전원 신호(EVDD) 또는 초기화 신호(Vini)를 전달하는 고전위 전원 배선(PL)과 초기화 신호 배선(IL)은 직류 배선에 포함될 수 있다. 그리고 복수의 배선 중 교류 신호인 스캔 신호(SCAN1, SCAN2) 및 데이터 신호(Vdata) 등을 전달하는 스캔 배선(SL) 및 데이터 배선(DL)은 교류 배선에 포함될 수 있다.
복수의 서브 화소(SP) 사이에 복수의 스페이서(130)가 배치된다. 복수의 서브 화소(SP)에 발광 소자(120)를 형성할 때, 증착 마스크인 FMM(Fine metal mask)을 사용할 수 있다. 이때, 증착 마스크와 접촉하여 발생될 수 있는 손상을 방지하고, 증착 마스크와 기판(110) 사이의 일정한 거리를 유지하기 위해, 복수의 스페이서(130)가 배치될 수 있다.
복수의 서브 화소(SP) 사이에 복수의 제1 패턴(140)이 배치된다. 복수의 제1 패턴(140)은 적어도 일부가 복수의 배선 중 직류 신호를 전달하는 직류 배선에 중첩하도록 배치될 수 있다.
복수의 제1 패턴(140)은 제1 부분(141) 및 제2 부분(142)을 포함한다. 제1 부분(141)은 복수의 서브 화소(SP) 사이에서 열 방향으로 연장된 부분이다. 제1 부분(141)은 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이, 제1 서브 화소(SP1)와 제3 서브 화소(SP3) 사이에서 열 방향으로 연장된 부분일 수 있다. 그리고 제1 부분(141)의 적어도 일부는 직류 배선 중 열 방향으로 연장된 직류 배선에 중첩할 수 있다. 예를 들어, 제1 부분(141)은 열 방향으로 연장되어, 직류 배선인 고전위 전원 배선(PL)에 중첩할 수 있다.
제2 부분(142)은 복수의 서브 화소(SP) 사이에서 행 방향으로 연장된 부분이다. 제2 부분(142)은 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이 또는 제1 서브 화소(SP1)와 제1 서브 화소(SP1) 사이에서 행 방향으로 연장된 부분일 수 있다. 이때, 제2 부분(142)은 제1 부분(141)으로부터 행 방향으로 연장될 수도 있고, 제1 부분(141)과 분리되어 배치될 수도 있다. 그리고 제2 부분(142)의 적어도 일부는 직류 배선 중 행 방향으로 연장된 직류 배선에 중첩할 수 있다. 예를 들어, 행 방향으로 연장된 제2 부분(142)은 적어도 일부가 직류 배선인 초기화 신호 배선(IL)에 중첩하도록 배치될 수 있다.
복수의 서브 화소(SP) 사이에서 직류 배선과 중첩하도록 배치된 복수의 제1 패턴(140)에 의해 복수의 발광 소자(120)로부터의 누설 전류를 최소화할 수 있으며, 이에 대하여 도 3b를 참조하여 보다 상세히 설명하기로 한다.
도 3b를 참조하면, 기판(110)은 표시 장치(100)의 다른 구성 요소를 지지하기 위한 지지 부재로, 절연 물질로 이루어질 수 있다. 예를 들어, 기판(110)은 유리 또는 수지 등으로 이루어질 수 있다. 또한, 기판(110)은 고분자 또는 폴리이미드(Polyimide, PI) 등과 같은 플라스틱을 포함하여 이루어질 수도 있고, 플렉서빌리티(flexibility)를 갖는 물질로 이루어질 수도 있다.
기판(110) 상에 버퍼층(111)이 배치된다. 버퍼층(111)은 기판(110)을 통한 수분 또는 불순물의 침투를 저감할 수 있다. 버퍼층(111)은 예를 들어, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. 다만, 버퍼층(111)은 기판(110)의 종류나 트랜지스터의 종류에 따라 생략될 수도 있으며, 이에 제한되지 않는다.
버퍼층(111) 상에 제5 트랜지스터(T5)가 배치된다. 제5 트랜지스터(T5)는 액티브층(ACT), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함한다.
액티브층(ACT)은 산화물 반도체, 비정질 실리콘 또는 폴리 실리콘 등과 같은 반도체 물질로 이루어질 수 있으나, 이에 제한되지 않는다. 예를 들어, 액티브층(ACT)이 산화물 반도체로 형성된 경우, 액티브층(ACT)은 채널 영역, 소스 영역 및 드레인 영역으로 이루어지고, 소스 영역 및 드레인 영역은 도체화된 영역일 수 있으나, 이에 제한되지 않는다.
액티브층(ACT) 상에 게이트 절연층(112)이 배치된다. 게이트 절연층(112)은 액티브층(ACT)과 게이트 전극(GE)을 절연시키기 위한 절연층으로, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
게이트 절연층(112) 상에 게이트 전극(GE)이 배치된다. 게이트 전극(GE)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
게이트 전극(GE) 상에 층간 절연층(113)이 배치된다. 층간 절연층(113)에는 소스 전극(SE) 및 드레인 전극(DE) 각각이 액티브층(ACT)에 접속하기 위한 컨택홀이 형성된다. 층간 절연층(113)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
층간 절연층(113) 상에 소스 전극(SE) 및 드레인 전극(DE)이 배치된다. 서로 이격되어 배치된 소스 전극(SE) 및 드레인 전극(DE)은 액티브층(ACT)과 전기적으로 연결될 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
층간 절연층(113) 상에 고전위 전원 배선(PL) 및 데이터 배선(DL)이 배치된다. 고전위 전원 배선(PL) 및 데이터 배선(DL)은 소스 전극(SE) 및 드레인 전극(DE)과 동일 층에 배치되어, 동일한 도전성 물질로 이루어질 수 있으나, 이에 제한되지 않는다. 예를 들어, 고전위 전원 배선(PL) 및 데이터 배선(DL)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
고전위 전원 배선(PL), 데이터 배선(DL), 소스 전극(SE) 및 드레인 전극(DE) 상에 패시베이션층(114)이 배치된다. 패시베이션층(114)은 패시베이션층(114) 하부의 구성을 보호하기 위한 절연층이다. 예를 들어, 패시베이션층(114)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. 또한, 패시베이션층(114)은 실시예에 따라 생략될 수도 있다.
패시베이션층(114) 상에 평탄화층(115)이 배치된다. 평탄화층(115)은 기판(110)의 상부를 평탄화하는 절연층이다. 평탄화층(115)은 유기 물질로 이루어질 수 있고, 예를 들어, 폴리이미드(Polyimide) 또는 포토아크릴(Photo Acryl)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
평탄화층(115) 상에서 복수의 서브 화소(SP) 각각에 복수의 발광 소자(120)가 배치된다. 발광 소자(120)는 애노드(121), 유기층(122) 및 캐소드(123)를 포함한다.
평탄화층(115) 상에 애노드(121)가 배치된다. 애노드(121)는 화소 회로의 트랜지스터, 예를 들어, 제2 트랜지스터(T2) 및 제5 트랜지스터(T5)와 전기적으로 연결되어, 구동 전류를 공급받을 수 있다. 애노드(121)는 유기층(122)에 정공을 공급하므로, 일함수가 높은 도전성 물질로 이루어질 수 있다. 애노드(121)는 예를 들어, 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO) 등과 같은 투명 도전성 물질로 형성될 수 있으나, 이에 제한되지 않는다.
한편, 표시 장치(100)는 탑 에미션(Top Emission) 또는 바텀 에미션(Bottom Emission) 방식으로 구현될 수 있다. 탑 에미션 방식인 경우, 유기층(122)으로부터 발광된 광이 애노드(121)에 반사되어 상부 방향, 즉, 캐소드(123) 측을 향하도록, 애노드(121)의 하부에 반사 효율이 우수한 금속 물질, 예를 들어, 알루미늄(Al) 또는 은(Ag)과 같은 물질로 이루어진 반사층이 추가될 수 있다. 반대로, 표시 장치(100)가 바텀 에미션 방식인 경우, 애노드(121)는 투명 도전성 물질로만 이루어질 수 있다. 이하에서는 본 발명의 일 실시예에 따른 표시 장치(100)가 탑 에미션 방식인 것으로 가정하여 설명하기로 한다.
애노드(121) 및 평탄화층(115) 상에 뱅크(116)가 배치된다. 뱅크(116)는 복수의 서브 화소(SP)를 구분하기 위해, 복수의 서브 화소(SP) 사이에 배치된 절연층이다. 뱅크(116)는 애노드(121)의 일부를 노출시키는 개구부를 포함한다. 뱅크(116)는 애노드(121)의 엣지 또는 가장자리 부분을 덮도록 배치된 유기 절연 물질일 수 있다. 뱅크(116)는 예를 들어, 폴리이미드(polyimide), 아크릴(acryl) 또는 벤조사이클로부텐(benzocyclobutene, BCB)계 수지로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
뱅크(116) 상에 스페이서(130)가 배치된다. 스페이서(130)는 발광 소자(120)를 형성할 때, 증착 마스크와 일정 거리를 유지하기 위해 뱅크(116) 상에 배치된다. 스페이서(130)에 의해 증착 마스크와 스페이서(130) 아래의 뱅크(116) 및 애노드(121)는 증착 마스크와 일정 거리를 유지할 수 있고, 접촉으로 인한 손상을 방지할 수 있다. 이때, 복수의 스페이서(130)는 증착 마스크와 접촉하는 면적을 최소화하도록, 상부로 갈수록 폭이 좁아지는 형태, 예를 들어, 테이퍼 형상으로 이루어질 수 있다.
애노드(121), 뱅크(116) 및 스페이서(130) 상에 유기층(122)이 배치된다. 유기층(122)은 발광층 및 공통층을 포함한다. 발광층은 특정 색상의 광을 발광하기 위한 유기층으로, 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3) 각각에 서로 다른 발광층이 배치될 수도 있고, 복수의 서브 화소(SP) 전체에 동일한 발광층이 배치될 수도 있다. 예를 들어, 복수의 서브 화소(SP) 각각에 서로 다른 발광층이 배치된 경우, 제1 서브 화소(SP1)에 청색 발광층이 배치되고, 제2 서브 화소(SP2)에 녹색 발광층이 배치되며, 제3 서브 화소(SP3)에는 적색 발광층이 배치될 수 있다. 또한, 복수의 서브 화소(SP)의 발광층은 서로 연결되어 복수의 서브 화소(SP)에 걸쳐 하나의 층으로 형성될 수 있고, 예를 들어, 복수의 서브 화소(SP) 전체에 발광층이 배치되고, 발광층으로부터의 광은 별도의 광변환층, 컬러 필터 등을 통해 다양한 색상의 광으로 변환될 수도 있다..
또한, 하나의 서브 화소(SP)에 동일한 색상의 광을 발광하는 발광층이 복수 개 적층될 수 있다. 예를 들어, 제1 서브 화소(SP1)에 2개의 청색 발광층이 적층되고, 제2 서브 화소(SP2)에 2개의 녹색 발광층이 적층되며, 제3 서브 화소(SP3)에는 2개의 적색 발광층이 배치될 수 있다. 이 경우, 복수의 발광층 각각의 사이에 전하 생성층(Charge Generation Layer, CGL)이 배치되어, 복수의 발광층 각각으로 전자 또는 정공을 원활하게 공급할 수 있다. 즉, 2개의 청색 발광층 사이, 2개의 녹색 발광층 사이, 2개의 적색 발광층 사이에 전하 생성층이 배치될 수 있다.
또한, 하나의 서브 화소(SP)에 서로 다른 색상의 광을 발광하는 발광층이 복수 개 적층될 수도 있다. 예를 들어, 복수의 서브 화소(SP) 모두에 청색 발광층 및 황색-녹색 발광층이 적층되어, 복수의 서브 화소(SP) 모두에서 백색 광을 구현할 수도 있다. 이 경우, 청색 발광층과 황색-녹색 발광층 사이에 전하 생성층이 배치될 수 있다.
공통층은 발광층의 발광 효율을 개선하기 위해 배치되는 유기층(122)이다. 공통층은 복수의 서브 화소(SP)에 걸쳐 하나의 층으로 형성될 수 있다. 즉, 복수의 서브 화소(SP) 각각의 공통층은 서로 연결되어 일체로 이루어질 수 있다. 공통층은 상술한 전하 생성층이나 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층 등을 포함할 수 있으나, 이에 제한되는 것은 아니다.
유기층(122) 상에 캐소드(123)가 배치된다. 캐소드(123)는 유기층(122)에 전자를 공급하므로, 일함수가 낮은 도전성 물질로 이루어질 수 있다. 캐소드(123)는 복수의 서브 화소(SP)에 걸쳐 하나의 층으로 형성될 수 있다. 즉, 복수의 서브 화소(SP) 각각의 캐소드(123)는 서로 연결되어 일체로 이루어질 수 있다. 캐소드(123)는 예를 들어, 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO) 등과 같은 투명 도전성 물질 또는 MgAg와 같은 금속 합금이나 이테르븀(Yb) 합금 등으로 형성될 수 있고, 금속 도핑층이 더 포함될 수도 있으며, 이에 제한되지 않는다. 한편, 도면에 도시되지는 않았으나, 캐소드(123)는 저전위 전원 배선과 전기적으로 연결되어 저전위 전원 신호(EVSS)를 공급받을 수 있다.
뱅크(116)에 복수의 제1 패턴(140)이 배치된다. 복수의 제1 패턴(140)은 복수의 서브 화소(SP) 사이의 뱅크(116)에 형성된 트렌치(trench)일 수 있다. 복수의 제1 패턴(140)은 뱅크(116)에서부터 뱅크(116) 아래의 평탄화층(115)에까지 형성된 트렌치일 수 있다. 다만, 복수의 제1 패턴(140)은 뱅크(116)에만 형성될 수도 있으며, 이에 제한되지 않는다. 그리고 도 3b에서는 복수의 제1 패턴(140)이 V자 형상의 트렌치인 것으로 도시하였으나, 복수의 제1 패턴(140)은 다양한 형상으로 이루어질 수 있고, 이에 제한되지 않는다.
복수의 제1 패턴(140)의 적어도 일부는 복수의 배선에 중첩하도록 배치된다. 예를 들어, 복수의 제1 패턴(140)의 적어도 일부는 복수의 배선 중 고전위 전원 배선(PL)과 같은 직류 배선에 중첩하도록 배치될 수 있다.
한편, 복수의 발광 소자(120)의 공통층은 복수의 서브 화소(SP) 전체에 걸쳐 하나의 층으로 형성된다. 이때, 복수의 서브 화소(SP)의 발광 소자(120)가 공통층을 공유하는 구조로 형성됨에 따라, 특정 서브 화소(SP)의 발광 소자(120)를 발광시킬 때 이웃한 서브 화소(SP)의 발광 소자(120)로 전류가 흐르는 현상, 즉 전류 누설 현상이 발생할 수 있다. 전류 누설 현상은 의도치 않은 다른 서브 화소(SP)의 발광 소자(120)가 발광하게 되어, 복수의 서브 화소(SP) 간의 혼색을 유발하고 소비 전력을 증가시킬 수 있다. 또한, 누설 전류에 의해 색 이상 및 얼룩 등이 시인되어 표시 품질이 저하될 수 있다. 예를 들어, 복수의 서브 화소(SP) 중 제1 서브 화소(SP1)만 발광하는 경우, 제1 서브 화소(SP1)의 발광 소자(120)를 구동하기 위해 공급된 전류 중 일부가 공통층을 통해 인접한 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)로 누설될 수 있다.
그리고 복수의 서브 화소(SP) 별로 분리되어 배치된 발광층은 서로 상이한 턴-온 전압을 갖는다. 예를 들어, 청색 발광층이 배치된 제1 서브 화소(SP1)를 구동하기 위한 턴-온 전압이 가장 크고, 적색 발광층이 배치된 제3 서브 화소(SP3)를 구동하기 위한 턴-온 전압은 가장 작을 수 있다. 그리고 턴-온 전압이 가장 큰 제1 서브 화소(SP1)보다 턴-온 전압이 작은 제2 서브 화소(SP2) 또는 제3 서브 화소(SP3)에서 전류가 흐를 수 있는 장벽이 낮으므로, 공통층을 통해 누설된 전류는 턴-온 전압이 큰 제1 서브 화소(SP1)에서 턴-온 전압이 작은 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)로 쉽게 흐를 수 있고, 제1 서브 화소(SP1) 구동 시 턴-온 전압이 작은 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)가 함께 발광할 수 있다.
특히, 저계조 구동 시, 구동되는 서브 화소(SP)에서 발광된 광의 휘도가 낮아, 이웃한 서브 화소(SP)에서 발광된 광이 보다 쉽게 인지될 수 있다. 즉, 저계조 구동 시, 누설 전류로 인한 색 이상 및 얼룩 불량이 더욱 쉽게 인지될 수 있어 표시 품질 저하가 심각하게 발생할 수 있다. 또한, 저계조의 백색 광을 표시할 때, 공통층을 통해 가장 낮은 턴-온 전압을 갖는 제3 서브 화소(SP3)에서 가장 먼저 광을 발광하므로, 순수한 백색이 아닌 붉은 빛을 갖는 백색이 표시되는 레디쉬(redish) 현상이 발생할 수도 있다.
이에, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 복수의 제1 패턴(140)을 배치하여 발광 소자(120)의 공통층을 통한 누설 전류가 최소화될 수 있다. 먼저, 복수의 제1 패턴(140)이 형성된 뱅크(116) 상에 복수의 발광 소자(120)의 유기층(122) 및 캐소드(123)가 배치되므로, 복수의 제1 패턴(140)에도 유기층(122) 및 캐소드(123)가 배치될 수 있다. 복수의 제1 패턴(140)을 따라 유기층(122) 및 캐소드(123)가 증착되므로, 누설 전류가 흐르는 경로의 길이를 증가시킬 수 있다. 누설 전류의 경로가 되는 유기층(122)의 공통층이 복수의 제1 패턴(140) 및 뱅크(116)를 따라 형성되므로, 공통층의 길이가 늘어날 수 있고, 누설 전류의 경로의 길이가 증가할 수 있다. 따라서, 누설 전류가 흐르는 경로인 유기층(122)의 길이가 트렌치인 제1 패턴(140)에 의해 늘어나 유기층(122)의 저항이 증가할 수 있고, 누설 전류가 인접한 서브 화소(SP)의 발광 소자(120)로 흐르는 것이 저감될 수 있다.
또한, 본 발명의 일 실시예에 따른 표시 장치(100)는 복수의 제1 패턴(140)에서 캐소드(123)와 직류 배선이 이루는 커패시터에 의해 누설 전류의 캐리어가 트랩(trap)될 수 있다. 구체적으로, 복수의 제1 패턴(140)은 직류 배선과 중첩하도록 배치된다. 뱅크(116) 및 평탄화층(115)에 형성된 홈인 복수의 제1 패턴(140)에서 캐소드(123)와 직류 배선 사이의 거리가 가까워질 수 있고, 제1 패턴(140)에서 캐소드(123)와 직류 배선, 예를 들어, 캐소드(123)와 고전위 전원 배선(PL) 또는 캐소드(123)와 초기화 신호 배선(IL)은 커패시터를 이룰 수 있다. 만약 제1 패턴(140)이 배치되지 않은 경우, 캐소드(123)와 고전위 전원 배선(PL), 초기화 신호 배선(IL) 등의 직류 배선 사이에 뱅크(116) 및 평탄화층(115)과 같은 각종 절연층이 배치되어 캐소드(123)와 직류 배선 사이의 간격이 증가할 수 있고, 커패시터를 이루기 어렵다. 그러나, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 뱅크(116) 및 평탄화층(115)에 제1 패턴(140)이 형성되어 캐소드(123)와 직류 배선 사이의 거리가 가까워질 수 있으므로, 캐소드(123)는 직류 배선과 커패시터를 이룰 수 있다. 그리고 이웃한 서브 화소(SP)로 흐르는 누설 전류의 캐리어는 캐소드(123)와 직류 배선이 이루는 커패시터에 의해 트랩되어 이웃한 서브 화소(SP)로 흐르는 누설 전류가 최소화될 수 있다.
한편, 복수의 제1 패턴(140)이 교류 신호가 흐르는 교류 배선, 예를 들어, 스캔 배선(SL), 데이터 배선(DL) 등에 중첩하는 경우, 캐소드(123)와 교류 배선 사이에도 커패시터가 형성될 수 있다. 그러나, 교류 신호는 시간에 따라 크기와 방향이 변화하므로, 캐소드(123)와 교류 배선 사이의 커패시터가 안정적으로 구성될 수 없고, 누설 전류의 캐리어 또한 커패시터에 트랩되기 어렵다. 이에, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 복수의 제1 패턴(140)을 교류 배선과 중첩하지 않도록, 즉, 고전위 전원 배선(PL) 및 초기화 신호 배선(IL) 등과 같은 직류 배선과 중첩하도록 배치하여, 누설 전류의 캐리어를 안정적으로 트랩할 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 제1 패턴(140)을 직류 배선에 중첩하도록 배치하여 누설 전류가 인접한 서브 화소(SP)로 전달되는 것을 최소화할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다. 도 4의 표시 장치(400)는 도 1 내지 도 3b의 표시 장치(100)와 비교하여 트랜지스터(T5, T6)만이 상이할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.
도 4를 참조하면, 기판(110) 상에 제1 버퍼층(411a) 및 제2 버퍼층(411b)이 배치된다. 제1 버퍼층(411a) 및 제2 버퍼층(411b)은 기판(110)을 통한 수분 또는 불순물의 침투를 저감할 수 있다. 제1 버퍼층(411a) 및 제2 버퍼층(411b)은 예를 들어, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. 다만, 제1 버퍼층(411a) 및 제2 버퍼층(411b)은 기판(110)의 종류나 트랜지스터의 종류에 따라 생략될 수도 있으며, 이에 제한되지 않는다.
제1 버퍼층(411a)과 제2 버퍼층(411b) 사이에 차광층(BSM)이 배치된다. 차광층(BSM)은 후술하게 될 제5 트랜지스터(T5)의 액티브층(ACT)에 중첩하도록 배치되어, 레이저 또는 외부로부터 유입된 광 또는 외부로부터 유입된 수분으로부터 제5 트랜지스터(T5)를 보호하여, 제5 트랜지스터(T5)의 소자 특성이 변동되는 것을 최소화할 수 있다. 한편, 도 4에서는 차광층(BSM)이 플로팅(floating)된 것으로 도시되어 있으나, 차광층(BSM)은 다른 구성, 예를 들어 복수의 배선 등에 전기적으로 연결될 수 있으며, 이에 제한되지 않는다.
제2 버퍼층(411b) 상에 제5 트랜지스터(T5)가 배치된다. 제5 트랜지스터(T5)는 제5 액티브층(ACT5), 제5 게이트 전극(GE5), 제5 소스 전극(SE5) 및 제5 드레인 전극(DE5)을 포함한다.
제2 버퍼층(411b) 상에서 차광층(BSM)에 중첩하도록 제5 액티브층(ACT5)이 배치된다. 제5 액티브층(ACT5)은 저온 폴리 실리콘(Low Temperature Poly-Silicon, LTPS)로 이루어질 수 있다. 폴리 실리콘의 경우 이동도가 높아 에너지 소비 전력이 낮고 신뢰성이 우수하여 구동 트랜지스터 등에 적용될 수 있다.
제5 액티브층(ACT5) 상에 제1 게이트 절연층(412a)이 배치된다. 제1 게이트 절연층(412a)은 제5 액티브층(ACT5)과 제5 게이트 전극(GE5)을 절연시키기 위한 절연층으로, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
제1 게이트 절연층(412a) 상에 제5 게이트 전극(GE5)이 배치된다. 제5 게이트 전극(GE5)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
제5 게이트 전극(GE5) 상에 제1 층간 절연층(413a) 및 제2 층간 절연층(413b)이 배치된다. 제1 층간 절연층(413a) 및 제2 층간 절연층(413b)에는 제5 소스 전극(SE5) 및 제5 드레인 전극(DE5) 각각이 제5 액티브층(ACT5)에 접속하기 위한 컨택홀이 형성될 수 있다. 제1 층간 절연층(413a) 및 제2 층간 절연층(413b)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
제2 층간 절연층(413b) 상에 제5 소스 전극(SE5) 및 제5 드레인 전극(DE5)이 배치된다. 서로 이격되어 배치된 제5 소스 전극(SE5) 및 제5 드레인 전극(DE5)은 제5 액티브층(ACT5)과 전기적으로 연결될 수 있다. 제5 소스 전극(SE5) 및 제5 드레인 전극(DE5)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
제5 소스 전극(SE5) 및 제5 드레인 전극(DE5) 상에 패시베이션층(114)이 배치되고, 패시베이션층(114) 상에 연결 전극(CE)이 배치된다. 연결 전극(CE)은 애노드(121)와 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)를 전기적으로 연결하기 위한 연결 부재로, 패시베이션층(114)과 평탄화층(115) 사이에 배치될 수 있다. 다만, 연결 전극(CE)은 생략될 수도 있으며, 이에 제한되지 않는다.
제1 게이트 절연층(412a) 상에 제6 트랜지스터(T6)가 배치된다. 제6 트랜지스터(T6)는 제6 액티브층(ACT6), 제6 게이트 전극(GE6), 제6 소스 전극(SE6) 및 제6 드레인 전극(DE6)을 포함한다.
제1 게이트 절연층(412a) 상에 제6 액티브층(ACT6)이 배치된다. 제6 액티브층(ACT6)은 산화물 반도체 물질로 이루어질 수 있다. 산화물 반도체 물질은 실리콘보다 밴드갭이 더 큰 물질로, 오프(off) 상태에서 전자가 밴드갭을 넘어가지 못하여 오프-전류(off-current)가 낮다. 따라서, 산화물 반도체 물질로 이루어진 트랜지스터의 경우, 온(on) 시간이 짧고 오프(off) 시간을 길게 유지하는 스위칭 트랜지스터에 적용될 수 있다.
제6 액티브층(ACT6) 상에 제1 층간 절연층(413a)이 배치되고, 제1 층간 절연층(413a) 상에 제2 게이트 절연층(412b) 및 제6 게이트 전극(GE6)이 배치된다. 제2 게이트 절연층(412b)은 제6 게이트 전극(GE6)과 동일하게 패터닝될 수 있다. 제2 게이트 절연층(412b)은 기판(110) 전면에 형성되는 대신 제6 게이트 전극(GE6)에 대응되도록 형성될 수 있다. 다만, 도 4에서는 제1 게이트 절연층(412a)이 기판(110) 전면에 형성되고, 제2 게이트 절연층(412b)은 제6 게이트 전극(GE6)과 동일하게 패터닝된 것으로 도시하였으나, 제2 게이트 절연층(412b)이 기판(110) 전면에 배치되거나, 제1 게이트 절연층(412a)이 제5 게이트 전극(GE5)과 동일하게 패터닝될 수도 있으며, 이에 제한되지 않는다.
제6 게이트 전극(GE6)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
제6 게이트 전극(GE6) 상에 제2 층간 절연층(413b)이 배치되고, 제2 층간 절연층(413b) 상에 제6 소스 전극(SE6) 및 제6 드레인 전극(DE6)이 배치된다. 서로 이격되어 배치된 제6 소스 전극(SE6) 및 제6 드레인 전극(DE6)은 제6 액티브층(ACT6)과 전기적으로 연결될 수 있다. 제6 소스 전극(SE6) 및 제6 드레인 전극(DE6)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
제5 트랜지스터(T5)의 제5 드레인 전극(DE5)과 제6 트랜지스터(T6)의 제6 소스 전극(SE6)은 연결될 수 있다. 제5 드레인 전극(DE5)과 제6 소스 전극(SE6)은 일체로 이루어질 수 있다. 이에, 제5 트랜지스터(T5)와 제6 트랜지스터(T6) 둘 다 발광 소자(120)의 애노드(121)와 전기적으로 연결될 수 있다.
한편, 도 4에서는 제5 트랜지스터(T5)의 제5 액티브층(ACT5)이 저온 폴리 실리콘으로 이루어지고, 제6 트랜지스터(T6)의 제6 액티브층(ACT6)이 산화물 반도체 물질로 이루어진 것으로 설명하였으나, 제5 액티브층(ACT5)이 산화물 반도체 물질로 이루어지거나, 제6 액티브층(ACT6)이 저온 폴리 실리콘으로 이루어질 수도 있으며, 이에 제한되지 않는다.
본 발명의 다른 실시예에 따른 표시 장치(400)에서는 화소 회로의 복수의 트랜지스터(T1, T2, T3, T4, T5, T6)를 서로 다른 타입으로 구성하여 화소 회로의 성능을 향상시킬 수 있다. 화소 회로는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6) 및 커패시터(Cst)를 포함하고, 복수의 트랜지스터(T1, T2, T3, T4, T5, T6)는 서로 다른 타입의 트랜지스터로 이루어질 수 있다. 예를 들어, 복수의 트랜지스터(T1, T2, T3, T4, T5, T6) 중 일부의 트랜지스터는 액티브층이 저온 폴리 실리콘으로 이루어지고, 다른 일부의 트랜지스터는 액티브층이 산화물 반도체 물질로 이루어질 수 있다. 저온 폴리 실리콘을 포함하는 트랜지스터의 경우, 이동도가 높고 소비 전력이 낮아 구동 트랜지스터에 적용될 수 있다. 산화물 반도체 물질을 포함하는 트랜지스터의 경우, 온 시간이 짧고 오프 시간을 길게 유지할 수 있어 스위칭 트랜지스터에 적용될 수 있다. 따라서, 본 발명의 다른 실시예에 따른 표시 장치(400)에서는 화소 회로를 구성하는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6) 각각의 기능을 고려하여 액티브층을 서로 다른 물질로 구성할 수 있고, 화소 회로의 성능을 향상시킬 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다. 도 5의 표시 장치(500)는 도 4의 표시 장치(400)와 비교하여 더미 배선(DPL)을 더 포함할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.
도 5를 참조하면, 고전위 전원 배선(PL) 상에 패시베이션층(114)이 배치되고, 패시베이션층(114) 상에 더미 배선(DPL)이 배치된다. 더미 배선(DPL)은 기판(110) 상에 배치된 복수의 배선 중 가장 최상측에 배치된 배선으로, 고전위 전원 배선(PL)과 제1 패턴(140) 사이에 중첩하도록 배치될 수 있다. 그리고 더미 배선(DPL)은 고전위 전원 배선(PL)과 전기적으로 연결되어, 고전위 전원 배선(PL)으로 전달되는 고전위 전원 신호(EVDD), 즉, 직류 신호를 전달받을 수 있다. 따라서, 고전위 전원 배선(PL)과 전기적으로 연결되고, 기판(110) 상의 복수의 배선 중 가장 최상측에 배치된 더미 배선(DPL)은 제1 패턴(140)에 배치된 캐소드(123)와 커패시터를 이룰 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(500)에서는 기판(110) 상에 배치된 배선 중에서 최상측에 배치된 배선에 직류 신호를 인가하여 제1 패턴(140)에서 캐소드(123)와 최상측의 배선 사이에 형성되는 커패시터의 커패시턴스를 향상시킬 수 있다. 기판(110) 상에 배치된 복수의 배선 중 일부의 배선에는 직류 신호가 흐를 수 있다. 그리고 제1 패턴(140)에 배치된 캐소드(123)는 직류 신호가 흐르는 직류 배선 중 일부와 중첩하여 커패시터를 이룰 수 있다. 예를 들어, 복수의 배선 중 가장 최상측에 배치되고, 고전위 전원 배선(PL)과 전기적으로 연결된 더미 배선(DPL)이 제1 패턴(140)에 배치된 캐소드(123)와 커패시터를 이룰 수 있다. 이때, 커패시터를 이루는 두 전극 사이의 거리가 가까워질수록 커패시터의 커패시턴스가 향상되므로, 제1 패턴(140)에 배치된 캐소드(123)와 기판(110) 상에 배치된 배선 중 최상측에 배치된 더미 배선(DPL)으로 구성된 커패시터의 커패시턴스가 가장 클 수 있다. 그리고 커패시터의 커패시턴스가 향상되는 경우 이웃한 서브 화소(SP)로 흐르는 누설 전류의 캐리어가 용이하게 트랩될 수 있다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치(500)에서는 제1 패턴(140)에 배치된 캐소드(123)가 기판(110) 상에 배치된 배선 중 가장 최상측에 배치되고, 직류 신호가 흐르는 배선, 예를 들어, 더미 배선(DPL)과 커패시터를 이뤄 인접한 서브 화소(SP)로 흐르는 누설 전류의 캐리어가 더 많이 트랩될 수 있고, 누설 전류로 인한 색 이상이나 얼룩이 시인되는 것을 최소화할 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 표시 장치의 확대 평면도이다. 도 7a는 본 발명의 또 다른 실시예에 따른 표시 장치의 확대 평면도이다. 도 7b는 도 7a의 VIIb-VIIb'에 따른 단면도이다. 도 6의 표시 장치(600)와 도 7a 및 도 7b의 표시 장치(700)는 도 1 내지 도 3b의 표시 장치(100)와 비교하여 제1 패턴(640, 740)만이 상이할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.
도 6 내지 도 7b를 참조하면, 복수의 서브 화소(SP) 사이에 복수의 제1 패턴(640, 740)이 배치된다. 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이, 제1 서브 화소(SP1)와 제3 서브 화소(SP3) 사이 또는 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에 하나 이상의 제1 패턴(640, 740)이 배치될 수 있다. 이때, 복수의 서브 화소(SP) 사이에 배치되는 제1 패턴(640, 740)의 개수는 복수의 서브 화소(SP)의 턴-온 전압 등을 고려하여 다양하게 설계될 수 있다.
예를 들어, 도 6의 표시 장치(600)에서는 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이이자 제1 서브 화소(SP1)와 제3 서브 화소(SP3) 사이에 복수의 제1 패턴(640)이 배치될 수 있다. 이때, 제1 서브 화소(SP1)와 제3 서브 화소(SP3) 사이의 복수의 제1 패턴(640)의 제1 부분(641) 중 하나는 고전위 전원 배선(PL)에 중첩하도록 배치될 수 있고, 다른 하나의 제1 부분(641)은 고전위 전원 배선(PL)과 제3 서브 화소(SP3) 사이의 영역에 배치될 수 있다.
복수의 제1 패턴(640) 중 고전위 전원 배선(PL)과 제3 서브 화소(SP3) 사이의 영역에 중첩하는 제1 패턴(640)은 누설 전류가 흐르는 경로의 길이를 증가시킬 수 있다. 그리고 복수의 제1 패턴(640) 중 고전위 전원 배선(PL)에 중첩하는 제1 패턴(640)은 누설 전류가 흐르는 경로의 길이를 증가시키는 동시에 고전위 전원 배선(PL)과 커패시터를 형성하여 이웃한 서브 화소(SP)로 흐르는 누설 전류의 캐리어를 트랩할 수 있다.
한편, 도 6에서는 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이, 제1 서브 화소(SP1)와 제3 서브 화소(SP3) 사이에만 제1 패턴(640)의 제1 부분(641)이 2개 배치된 것으로 도시하였으나, 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에도 제1 패턴(640)의 제2 부분(642)이 하나 이상 배치될 수 있으며, 복수의 제1 패턴(640)의 배치 및 개수는 이에 제한되지 않는다.
다음으로, 도 7a 및 도 7b의 표시 장치(700)에서는 복수의 서브 화소(SP) 사이에 복수의 제1 패턴(740)이 배치될 수 있다. 구체적으로, 복수의 서브 화소(SP) 사이에 배치된 하나의 고전위 전원 배선(PL)에 복수의 제1 패턴(740)이 중첩하도록 배치될 수 있다. 하나의 고전위 전원 배선(PL)에 복수의 제1 패턴(740)이 중첩함에 따라, 캐소드(123)와 고전위 전원 배선(PL)으로 이루어진 커패시터의 개수가 증가할 수 있다.
한편, 도 7a 및 도 7b에서는 복수의 제1 패턴(740)이 하나의 고전위 전원 배선(PL)과 중첩하는 것으로 도시하였으나, 복수의 제1 패턴(740)은 초기화 신호 배선(IL) 등과 같은 다른 직류 배선에도 중첩하도록 배치될 수 있으며, 이에 제한되지 않는다.
본 발명의 또 다른 실시예들에 따른 표시 장치(600, 700)에서는 복수의 서브 화소(SP) 사이에 복수의 제1 패턴(640, 740)을 배치하여 표시 장치(600, 700) 구동 시 발생하는 누설 전류가 발광하지 않는 서브 화소(SP)로 흐르는 것을 최소화할 수 있다. 예를 들어, 도 6의 표시 장치(600)는 복수의 서브 화소(SP) 사이에 복수의 제1 패턴(640)이 배치된다. 복수의 제1 패턴(640) 중 일부는 누설 전류가 흐르는 경로의 길이를 증가시켜 누설 전류가 인접한 서브 화소(SP)로 흐르는 것을 저감할 수 있고, 복수의 제1 패턴(640) 중 다른 일부는 고전위 전원 배선(PL) 등의 직류 배선과 중첩하여 캐소드(123)와 직류 배선으로 이루어진 커패시터를 형성할 수 있고, 커패시터에서 누설 전류의 캐리어를 트랩하여 인접한 서브 화소(SP)로 누설 전류가 흐르는 것을 저감할 수 있다. 그리고 도 7a 및 도 7b의 표시 장치(700)는 복수의 서브 화소(SP) 사이에 배치된 하나의 직류 배선, 예를 들어, 고전위 전원 배선(PL) 상에 복수의 제1 패턴(740)이 중첩하도록 배치된다. 하나의 고전위 전원 배선(PL)이 복수의 제1 패턴(740)과 중첩하여, 캐소드(123)와 고전위 전원 배선(PL)이 이루는 커패시터의 개수가 증가할 수 있고, 누설 전류의 캐리어가 더 많이 트랩될 수 있다. 그러므로, 하나의 직류 배선에 복수의 제1 패턴(740)이 중첩하도록 배치되어 인접한 서브 화소(SP)로 흐르는 누설 전류를 최소화할 수 있다. 따라서, 본 발명의 또 다른 실시예들에 따른 표시 장치(600, 700)에서는 복수의 서브 화소(SP) 사이에 복수의 제1 패턴(640, 740)을 배치하여 한 서브 화소(SP)의 구동 시, 인접한 서브 화소(SP)로 누설 전류가 흘러 혼색이나 얼룩, 색 이상 등으로 인해 표시 품질이 저하되는 것을 최소화할 수 있다.
본 발명의 또 다른 실시예들에 따른 표시 장치(600, 700)는 복수의 서브 화소(SP)의 턴-온 전압에 따라 복수의 서브 화소(SP) 사이에 배치되는 제1 패턴(640, 740)의 개수를 다르게 설계할 수 있다. 예를 들어, 누설 전류는 턴-온 전압이 가장 큰 제1 서브 화소(SP1)에서 턴-온 전압이 가장 작은 제3 서브 화소(SP3)로 쉽게 흐르기 때문에, 제1 서브 화소(SP1)만 발광되어야 하는 상황에서 제3 서브 화소(SP3)가 함께 발광할 수 있다. 이에, 턴-온 전압이 가장 큰 제1 서브 화소(SP1)와 턴-온 전압이 가장 작은 제3 서브 화소(SP3) 사이에 제1 패턴(640, 740)이 가장 많이 배치될 수 있고, 제1 서브 화소(SP1)보다 턴-온 전압이 작은 제2 서브 화소(SP2)와 턴-온 전압이 가장 작은 제3 서브 화소(SP3) 사이에는 제1 서브 화소(SP1)와 제3 서브 화소(SP3) 사이에 배치된 제1 패턴(640, 740)의 개수 보다 작은 개수의 제1 패턴(640, 740)이 배치될 수 있다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치(600, 700)에서는 복수의 서브 화소(SP) 각각의 턴-온 전압을 고려하여 제1 패턴(640, 740)의 배치 및 개수를 설계할 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 장치의 확대 평면도이다. 도 8의 표시 장치(800)는 도 1 내지 도 3b의 표시 장치(100)와 비교하여 복수의 제1 패턴(840)만이 상이할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.
도 8을 참조하면, 복수의 제1 패턴(840)은 일부분이 분리되어 배치된다. 복수의 제1 패턴(840) 중 제1 부분(841)은 일정 간격을 두고 서로 분리되어 배치될 수 있고, 복수의 제1 패턴(840) 중 제2 부분(842) 또한 일정 간격을 두고 서로 분리되어 배치될 수 있다.
예를 들어, 제1 패턴(840) 중 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)의 좌측에 배치된 제1 부분(841)은 제2 서브 화소(SP2)와 제1 서브 화소(SP1) 사이에서 일부분이 오픈될 수 있다. 제1 패턴(840) 중 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)의 우측에 배치된 제2 부분(842)은 제3 서브 화소(SP3)와 제1 서브 화소(SP1) 사이에서 일부분이 오픈될 수 있다. 그리고 제1 패턴(840) 중 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에 배치된 제2 부분(842) 또한 일부분이 오픈될 수 있다.
한편, 도 8에서는 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이, 제1 서브 화소(SP1)와 제3 서브 화소(SP3) 사이 및 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에서 제1 패턴(840)이 분리된 것으로 도시하였으나, 제1 패턴(840)은 컨택홀이 배치된 지점이나 교류 신호가 흐르는 스캔 배선(SL1, SL2)이나 데이터 배선(DL)에 중첩하는 지점 등에서 분리될 수 있고, 제1 패턴(840)이 분리되는 지점은 이에 제한되지 않는다.
본 발명의 또 다른 실시예에 따른 표시 장치(800)에서 복수의 서브 화소(SP) 사이에 배치된 제1 패턴(840)은 일부분이 분리되어 캐소드(123)의 저항이 증가하는 것을 저감할 수 있다. 복수의 제1 패턴(840)에 배치된 캐소드(123)의 일부분은 직류 배선과 커패시터를 이뤄 누설 전류의 흐름을 최소화할 수 있다. 즉, 복수의 제1 패턴(840)에 중첩하는 캐소드(123)의 일부분에서 저항이 증가할 수 있다. 이때, 복수의 제1 패턴(840)의 일부분을 분리하여 캐소드(123)의 저항을 낮춰 전압 강하 현상에 따른 휘도 편차를 감소시킬 수 있다. 예를 들어, 제1 패턴(840) 중 제1 부분(841)은 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이의 일부분에서 분리되고, 제1 서브 화소(SP1)와 제3 서브 화소(SP3) 사이의 일부분에서 분리될 수 있다. 그리고 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이의 제2 부분(842) 또한 일부분이 분리될 수 있다. 따라서, 본 발명의 또 다른 실시예에 따른 표시 장치(800)에서는 복수의 제1 패턴(840)의 일부분을 분리하여 캐소드(123)에서 전압 강하를 최소화하고, 휘도 편차를 저감할 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 장치의 확대 평면도이다. 도 9의 표시 장치(900)는 도 1 내지 도 3b의 표시 장치(100)와 비교하여 복수의 제1 패턴(940)만이 상이할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.
도 9을 참조하면, 복수의 제1 패턴(940)은 복수의 서브 화소(SP) 각각을 둘러싸도록 배치된다. 제1 패턴(940)은 복수의 서브 화소(SP) 각각의 네 변을 둘러싸도록 배치될 수 있다. 예를 들어, 복수의 서브 화소(SP) 각각의 네 변에 배치된 제1 패턴(940)의 제1 부분(941)과 제2 부분(942)은 서로 연결될 수 있고, 제1 패턴(940)은 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3) 각각을 둘러싸는 폐곡선 형상으로 이루어질 수 있다.
제1 패턴(940)은 제1 서브 화소(SP1) 및 제3 서브 화소(SP3)와 이웃하는 제2 서브 화소(SP2)를 둘러싸도록 배치되고, 제2 서브 화소(SP2) 및 제1 서브 화소(SP1)와 이웃하는 제3 서브 화소(SP3)를 둘러싸도록 배치될 수 있으며, 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)와 이웃하는 제1 서브 화소(SP1)를 둘러싸도록 배치될 수 있다. 제1 패턴(940)은 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이, 제1 서브 화소(SP1)와 제3 서브 화소(SP3) 사이 및 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이를 둘러싸도록 배치될 수 있다. 이에, 제1 패턴(940)은 메쉬 형상을 이루도록 배치될 수 있다.
한편, 도 9에서는 제1 패턴(940)이 복수의 서브 화소(SP) 각각을 모두 둘러싸는 것으로 도시하였으나, 제1 패턴(940)은 동일한 열에 배치된 복수의 제1 서브 화소(SP1) 사이에는 배치되지 않을 수도 있으며, 이에 제한되지 않는다. 예를 들어, 제1 패턴(940)은 동일한 열에 배치된 복수의 제1 서브 화소(SP1) 각각의 사이에는 배치되지 않고, 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이 및 제1 서브 화소(SP1)와 제3 서브 화소(SP3) 사이에만 배치될 수 있다. 동일한 열에 배치된 복수의 제1 서브 화소(SP1) 각각의 턴-온 전압은 실질적으로 동일하므로, 하나의 제1 서브 화소(SP1) 구동 시 인접한 제1 서브 화소(SP1)에서 누설 전류로 인해 발광 문제가 발생하기 어렵고, 오히려 제1 서브 화소(SP1)에서 누설 전류로 인해 턴-온 전압이 상대적으로 낮은 다른 제2 서브 화소(SP2) 또는 제3 서브 화소(SP3)가 발광하는 문제점이 발생할 수 있다. 이에, 제1 패턴(940)은 턴-온 전압이 상이한 복수의 서브 화소(SP) 사이를 따라 배치될 수 있고, 턴-온 전압이 실질적으로 동일한 서브 화소(SP) 사이에는 배치되지 않을 수도 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(900)에서는 제1 패턴(940)이 복수의 서브 화소(SP) 각각의 네 변을 둘러싸도록 배치되어, 누설 전류에 의한 색 이상, 얼룩 불량 등을 최소화하여 표시 품질을 향상시킬 수 있다. 제1 패턴(940)이 복수의 서브 화소(SP) 각각을 둘러싸도록 배치되어, 턴-온 전압이 상이한 복수의 서브 화소(SP) 각각의 사이에서 흐르는 누설 전류를 감소시킬 수 있다. 제1 패턴(940) 중 직류 배선과 중첩하는 일부의 제1 패턴(940)은 캐소드(123)와 직류 배선이 누설 전류의 캐리어를 트랩하는 커패시터를 이루고, 제1 패턴(940) 중 다른 일부에서는 누설 전류가 이동하는 경로의 길이가 증가하여 저항이 증가하므로, 누설 전류가 이웃한 서브 화소(SP)로 흐르는 것이 저감될 수 있다. 따라서, 본 발명의 또 다른 실시예에 따른 표시 장치(900)에서는 제1 패턴(940)이 복수의 서브 화소(SP) 각각의 네 변을 둘러싸도록 배치되어 누설 전류로 인한 표시 품질 저하를 최소화하고, 소비 전력을 절감할 수 있다.
도 10a는 본 발명의 또 다른 실시예에 따른 표시 장치의 확대 평면도이다. 도 10b는 도 10a의 Xb-Xb'에 따른 표시 장치의 단면도이다. 도 10a 및 도 10b의 표시 장치(1000)는 도 1 내지 도 3b의 표시 장치(100)와 비교하여 제2 패턴(1050)을 더 포함할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.
도 10a를 참조하면, 복수의 서브 화소(SP) 사이에 복수의 제2 패턴(1050)이 배치된다. 복수의 제2 패턴(1050)은 복수의 제1 패턴(1040)과 서로 이격되어 배치될 수 있다. 그리고 복수의 제2 패턴(1050)은 적어도 일부가 교류 신호를 전달하는 교류 배선에 중첩하도록 배치될 수 있다.
복수의 제2 패턴(1050)은 제3 부분(1051) 및 제4 부분(1052)을 포함한다. 제3 부분(1051)은 복수의 서브 화소(SP) 사이에서 열 방향으로 연장된 부분이다. 제3 부분(1051)은 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이, 제1 서브 화소(SP1)와 제3 서브 화소(SP3) 사이에서 열 방향으로 연장된 부분일 수 있다. 예를 들어, 제3 부분(1051)은 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이, 제1 서브 화소(SP1)와 제3 서브 화소(SP3) 사이에서 열 방향으로 연장되어 배치될 수 있다. 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)의 일측에는 제2 패턴(1050)의 제3 부분(1051)만이 하나 이상 배치될 수 있고, 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)의 타측에는 제1 패턴(1040)의 제1 부분(1041)이 하나 이상 배치될 수도 있다. 또한, 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)의 일측에 제3 부분(1051)만이 배치되고, 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)의 타측에 제1 부분(1041)과 제3 부분(1051)이 함께 배치될 수도 있다.
제4 부분(1052)은 복수의 서브 화소(SP) 사이에서 행 방향으로 연장된 부분이다. 제4 부분(1052)은 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이 또는 제1 서브 화소(SP1) 각각의 사이에서 행 방향으로 연장된 부분일 수 있다. 이때, 제4 부분(1052)은 제3 부분(1051)으로부터 행 방향으로 연장될 수도 있고, 제3 부분(1051)과는 분리되어 배치될 수도 있다. 예를 들어, 제4 부분(1052)은 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에서 행 방향으로 연장되어 배치될 수 있다. 또한, 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에서 제1 패턴(1040)의 제2 부분(1042)과 제3 서브 화소(SP3) 사이에 제2 패턴(1050)의 제4 부분(1052)이 배치될 수도 있다. 예를 들어, 제2 서브 화소(SP2) 일측의 제3 부분(1051)으로부터 연장된 제4 부분(1052)은 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에서 제2 서브 화소(SP2)에 인접하게 배치되고, 제2 서브 화소(SP2) 타측의 제1 부분(1041)으로부터 연장된 제2 부분(1042)은 제4 부분(1052)과 제3 서브 화소(SP3) 사이에 배치될 수 있다. 그리고 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에 제1 패턴(1040)의 제2 부분(1042) 또는 제2 패턴(1050)의 제4 부분(1052) 중 어느 하나만 배치될 수도 있다. 예를 들어, 제2 서브 화소(SP2) 상측에는 제4 부분(1052)만이 배치되고, 제2 서브 화소(SP2) 하측에는 제2 부분(1042)만이 배치될 수 있다. 다만, 복수의 제2 패턴(1050)과 복수의 제1 패턴(1040)은 서로 이격된다면 복수의 제2 패턴(1050)과 복수의 제1 패턴(1040)의 배치는 도면에 도시된 바에 제한되지 않는다.
한편, 복수의 제2 패턴(1050)의 적어도 일부는 복수의 배선 중 교류 배선에 중첩하도록 배치될 수 있다. 예를 들어, 복수의 제2 패턴(1050)의 제3 부분(1051)은 적어도 일부가 교류 배선 중 열 방향으로 연장된 데이터 배선(DL)에 중첩할 수 있다. 그리고 복수의 제2 패턴(1050)의 제4 부분(1052)은 적어도 일부가 교류 배선인 스캔 배선(SL)에 중첩하도록 배치될 수 있다.
만약, 복수의 제2 패턴(1050)이 직류 배선에 중첩하도록 배치되는 경우, 복수의 제1 패턴(1040)에 배치된 캐소드(123)와 직류 배선 사이의 커패시터의 개수가 줄어들 수 있고, 인접한 서브 화소(SP)로 흐르는 누설 전류가 증가할 수 있다. 이에, 복수의 제2 패턴(1050)은 직류 배선과는 비중첩하도록 배치될 수 있다.
도 10b를 함께 참조하면, 뱅크(116) 상에 제2 패턴(1050)이 배치되고, 제2 패턴(1050) 상에 발광 소자(120)의 유기층(122) 및 캐소드(123)가 배치된다. 복수의 제2 패턴(1050)은 뱅크(116)의 상면에서 복수의 제1 패턴(1040) 및 스페이서(130)와는 이격되어 배치될 수 있다.
복수의 제2 패턴(1050)은 상부에서 폭이 하부에서 폭보다 넓을 수 있다. 즉, 복수의 제2 패턴(1050)은 상부에서 하부로 갈수록 폭이 좁아지는 역스페이서로 이루어질 수 있다. 그리고 복수의 제2 패턴(1050) 상에 형성된 공통층과 캐소드(123) 중 적어도 하나는 역스페이서인 제2 패턴(1050)에 의해 단절될 수 있다. 역스페이서인 복수의 제2 패턴(1050) 상에서 기판(110) 전면에 공통층의 유기층(122)과 캐소드(123)를 형성하는 경우, 음영 효과(shadow effect)에 의해 복수의 제2 패턴(1050) 하측 부분에는 유기층(122)과 캐소드(123)가 증착되기 어려울 수 있다. 그러므로, 상대적으로 폭이 넓은 복수의 제2 패턴(1050)의 상측 부분에 의해 복수의 제2 패턴(1050) 하측 부분이 가려져, 복수의 제2 패턴(1050) 하부에는 유기층(122)과 캐소드(123)가 증착되기 어려우므로, 복수의 제2 패턴(1050)에서 유기층(122)과 캐소드(123) 중 적어도 하나가 단절될 수 있다. 이에, 복수의 제2 패턴(1050)에서 발광 소자(120)의 공통층 및 캐소드(123) 중 적어도 일부가 전기적으로 절연될 수 있다.
이때, 유기층(122)은 복수의 제2 패턴(1050)에 인접할수록 저항이 증가할 수 있다. 구체적으로, 역스페이서인 복수의 제2 패턴(1050)에서 유기층(122)은 불균일한 두께로 형성되거나, 일부분이 분리되어 유기층(122)의 저항이 증가할 수 있다. 구체적으로, 음영 효과(shadow effect)에 의해 복수의 제2 패턴(1050)의 하측 부분에 인접한 영역에서 유기층(122)을 이루는 물질이 충분히 증착되기 어렵고, 이에 따라 복수의 제2 패턴(1050)의 하측 부분에 인접한 영역에서 유기층(122)이 작은 두께를 갖도록 형성될 수 있다. 다른 예를 들어, 음영 효과에 의해 유기층(122)이 제2 패턴(1050)의 측면에까지 증착되기 어렵고, 유기층(122)의 일부분이 분리될 수 있다. 즉, 복수의 제2 패턴(1050)에서 유기층(122)이 균일한 두께를 가지며 연속적으로 형성되는 것이 어려우므로, 복수의 제2 패턴(1050)에서 유기층(122)의 저항이 증가할 수 있다. 따라서, 유기층(122)은 복수의 제2 패턴(1050)에 인접할수록 저항이 증가할 수 있다.
한편, 복수의 제2 패턴(1050)의 높이는 복수의 스페이서(130)의 높이보다 낮을 수 있다. 뱅크(116) 상면에 복수의 제2 패턴(1050)과 복수의 스페이서(130)가 함께 배치된 상황에서, 복수의 제2 패턴(1050)의 높이가 복수의 스페이서(130)의 높이보다 높은 경우, 증착 마스크가 복수의 제2 패턴(1050)과 접하게 되어, 증착 마스크와 복수의 스페이서(130)가 서로 접하기 어렵다. 이에, 증착 마스크와 기판(110) 사이의 거리가 설계한 바와 달라지게 되고, 발광 소자(120) 형성이 어려울 수 있다. 그러므로, 복수의 제2 패턴(1050)의 높이를 복수의 스페이서(130)의 높이보다 낮게 형성하여, 증착 마스크와 기판(110) 사이의 거리를 일정하게 유지시킬 수 있다.
한편, 도 10a를 참조하면, 복수의 제2 패턴(1050)은 일부분이 분리되어 배치된다. 복수의 서브 화소(SP) 중 하나의 서브 화소(SP)를 둘러싸는 제2 패턴(1050)은 서로 이격되어 배치될 수 있다. 제2 패턴(1050) 중 제3 부분(1051)은 일정 간격을 두고 서로 분리되어 배치될 수 있고, 제4 부분(1052) 또한 일정 간격을 두고 서로 분리되어 배치될 수 있다. 예를 들어, 제1 서브 화소(SP1)를 둘러싸는 제2 패턴(1050) 중 제1 서브 화소(SP1)의 좌측에 배치된 제2 패턴(1050)의 제3 부분(1051)은 서로 이격되어 배치될 수 있다.
상술한 바와 같이, 역스페이서인 제2 패턴(1050)에서 발광 소자(120)의 유기층(122) 및 캐소드(123) 중 적어도 하나가 단절될 수 있다. 만약, 제2 패턴(1050)이 복수의 서브 화소(SP) 각각을 완전히 둘러싸는 경우, 유기층(122) 및/또는 캐소드(123)가 제2 패턴(1050)에 의해 분리되어, 복수의 발광 소자(120) 각각이 발광하기 어려울 수 있다. 이에, 복수의 제2 패턴(1050)은 복수의 발광 소자(120) 각각을 둘러싸도록 배치되되, 복수의 발광 소자(120) 각각을 둘러싸는 일부분이 오픈된 개곡선 형상으로 이루어질 수 있다.
예를 들어, 제2 패턴(1050) 중 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)의 양측에 배치된 제3 부분(1051)은 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이 또는 제1 서브 화소(SP1)와 제3 서브 화소(SP3) 사이에서 일부분이 오픈될 수 있다. 그리고 제2 패턴(1050) 중 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에 배치된 제4 부분(1052) 또한 일부분이 오픈될 수 있다. 다만, 제2 패턴(1050)이 오픈되는 부분은 도면에 도시된 것 외에도 다양하게 설계될 수 있으며, 이에 제한되지 않는다.
본 발명의 또 다른 실시예에 따른 표시 장치(1000)에서는 복수의 서브 화소(SP) 사이에 트렌치인 제1 패턴(1040) 및 역스페이서인 제2 패턴(1050)을 함께 배치하여 인접한 서브 화소(SP)로 누설 전류가 전달되는 것을 최소화할 수 있다. 복수의 서브 화소(SP) 사이에서 뱅크(116)에 트렌치인 제1 패턴(1040)을 배치하여, 누설 전류가 흐르는 경로인 공통층의 길이를 증가시켜 누설 전류가 인접한 서브 화소(SP)로 흐르는 것을 저감할 수 있다. 그리고 제1 패턴(1040)에서 캐소드(123)와 직류 배선 사이에 형성된 커패시터에 누설 전류의 캐리어가 트랩되어 누설 전류가 인접한 서브 화소(SP)로 흐르는 것을 저감할 수 있다. 그리고 복수의 서브 화소(SP) 사이에서 뱅크(116) 상에 역스페이서인 제2 패턴(1050)을 배치하여 공통층과 캐소드(123) 중 적어도 하나를 단절시켜 누설 전류가 흐르는 것을 최소화할 수 있다. 특히 제2 패턴(1050)에서 누설 전류가 흐르는 경로인 공통층이 단절되는 경우, 누설 전류가 인접한 서브 화소(SP)로 흐르는 경로가 차단될 수 있다. 또한, 제2 패턴(1050)에서 공통층이 연결되더라도 공통층이 균일한 두께로 증착되지 못해 저항이 증가할 수 있고, 누설 전류가 흐르는 것이 최소화될 수 있다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치(1000)에서는 복수의 제1 패턴과 함께 복수의 제2 패턴(1050)을 배치하여, 한 서브 화소(SP)의 구동 시, 인접한 서브 화소(SP)로 누설 전류가 흘러 혼색 등에 의해 얼룩이 시인되고 색재현율이 저하되는 문제를 최소화할 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 표시 장치의 확대 평면도이다. 도 12는 본 발명의 또 다른 실시예에 따른 표시 장치의 확대 평면도이다. 도 11의 표시 장치(1100) 및 도 12의 표시 장치(1200)는 도 10a 및 도 10b의 표시 장치(1000)와 비교하여 복수의 제1 패턴(1140, 1240) 및 복수의 제2 패턴(1150, 1250)만이 상이할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.
도 11을 참조하면, 도 11의 표시 장치(1100)는 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이이자 제1 서브 화소(SP1)와 제3 서브 화소(SP3) 사이에 복수의 제1 패턴(1140)만이 배치되거나, 복수의 제2 패턴(1150)만이 배치될 수 있다. 예를 들어, 제1 서브 화소(SP1)의 일측에는 복수의 제1 패턴(1140)의 제1 부분(1141)만이 배치되고, 제1 서브 화소(SP1)의 타측에는 복수의 제2 패턴(1150)의 제3 부분(1151)만이 배치될 수 있다. 이때, 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이에 배치된 복수의 제1 패턴(1140)은 일부의 제1 패턴(1140)만이 분리될 수 있고, 다른 제1 패턴(1140)은 분리되지 않을 수 있다. 마찬가지로, 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이에 배치된 복수의 제2 패턴(1150) 중 일부의 제2 패턴(1150)만이 분리되고, 다른 제2 패턴(1150)은 분리되지 않고 연속적으로 연장될 수 있다.
도 12를 참조하면, 도 12의 표시 장치(1200)는 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이이자 제1 서브 화소(SP1)와 제3 서브 화소(SP3) 사이에 복수의 제1 패턴(1240)만이 배치되거나, 제1 패턴(1240)과 제2 패턴(1250)이 함께 배치될 수 있다. 예를 들어, 제1 서브 화소(SP1) 일측에는 일부분이 서로 분리된 복수의 제1 패턴(1240)만이 배치되고, 제1 서브 화소(SP1) 타측에는 연속적으로 연장된 제1 패턴(1240)과 일부분이 분리된 제2 패턴(1250)이 함께 배치될 수 있다.
그리고 도 11 및 도 12를 함께 참조하면, 도 11 및 도 12의 표시 장치(1100, 1200) 둘 다 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에는 제1 패턴(1140, 1240)과 제2 패턴(1150, 1250)이 함께 배치될 수 있다. 예를 들어, 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에서 제2 서브 화소(SP2) 일측의 제3 부분(1151, 1251)으로부터 연장된 제4 부분(1152, 1252)이 제2 서브 화소(SP2)에 인접하게 배치되고, 제2 서브 화소(SP2) 타측의 제1 부분(1141, 1241)으로부터 연장된 제2 부분(1142)이 제3 서브 화소(SP3)에 인접하게 배치될 수 있다. 이때, 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에 배치된 제1 패턴(1140, 1240)과 제2 패턴(1150, 1250) 중 제2 패턴(1150, 1250)만이 분리되어 배치될 수 있다.
본 발명의 또 다른 실시예들에 따른 표시 장치(1100, 1200)에서는 복수의 서브 화소(SP) 사이에 복수의 제1 패턴(1140, 1240)과 복수의 제2 패턴(1150, 1250)을 다양한 형태로 배치하여 표시 장치 구동 시의 누설 전류가 인접한 서브 화소(SP)로 흐르는 것을 최소화할 수 있다. 예를 들어, 도 11의 표시 장치(1100)에서는 제1 서브 화소(SP1)의 일측에는 복수의 제1 패턴(1140)만이 배치되고, 제1 서브 화소(SP1)의 타측에는 복수의 제2 패턴(1150)만이 배치되며, 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에는 제1 패턴(1140)과 제2 패턴(1150)이 함께 배치될 수 있다. 도 12의 표시 장치(1200)에서는 제1 서브 화소(SP1)의 일측에는 복수의 제1 패턴(1240)이 배치되고, 제1 서브 화소(SP1)의 타측에는 제1 패턴(1240)과 제2 패턴(1250)이 함께 배치되며, 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에는 제1 패턴(1240)과 제2 패턴(1250)이 함께 배치될 수 있다. 도 11 및 도 12의 표시 장치(1100, 1200)에서는 복수의 서브 화소(SP) 사이에 복수의 제1 패턴(1140, 1240)을 배치하여 누설 전류가 흐르는 경로의 길이를 증가시키고, 누설 전류의 캐리어를 트랩하여 발광하지 않는 서브 화소(SP)로 누설 전류가 전달되는 것을 최소화할 수 있다. 그리고 도 11 및 도 12의 표시 장치(1100, 1200)에서는 복수의 서브 화소(SP) 사이에 복수의 제2 패턴(1150, 1250)을 배치하여 누설 전류가 흐르는 경로인 발광 소자(120)의 공통층의 적어도 일부를 단절시키거나, 두께를 감소시켜 저항을 증가시키는 방식으로 누설 전류가 흐르는 것을 최소화할 수 있다. 따라서, 본 발명의 또 다른 실시예들에 따른 표시 장치(1100, 1200)에서는 복수의 서브 화소(SP) 사이에 복수의 제1 패턴(1140, 1240)과 복수의 제2 패턴(1150, 1250)을 다양한 형태로 배치하여, 누설 전류가 인접한 서브 화소(SP)로 전달되는 것을 최소화할 수 있고, 표시 품질을 향상시킬 수 있다.
도 13는 본 발명의 또 다른 실시예에 따른 표시 장치의 확대 평면도이다. 도 13의 표시 장치(1300)는 도 10a 및 도 10b의 표시 장치(1000)와 비교하여 복수의 서브 화소(SP), 복수의 배선, 복수의 제1 패턴(1340) 및 복수의 제2 패턴(1350)만이 상이할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.
도 13를 참조하면, 복수의 서브 화소(SP)는 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)를 포함한다.
복수의 제1 서브 화소(SP1)와 복수의 제3 서브 화소(SP3)는 동일한 열 또는 동일한 행에서 교대로 배치될 수 있다. 예를 들어, 동일한 열에서 제1 서브 화소(SP1)와 제3 서브 화소(SP3)는 교대로 배치되고, 동일한 행에서 제1 서브 화소(SP1)와 제3 서브 화소(SP3)는 교대로 배치될 수 있다.
복수의 제2 서브 화소(SP2)는 복수의 제1 서브 화소(SP1) 및 복수의 제3 서브 화소(SP3)와 서로 다른 열 및 서로 다른 행에 배치된다. 예를 들어, 하나의 행에 복수의 제2 서브 화소(SP2)가 배치되고, 하나의 행에 이웃한 행에 복수의 제1 서브 화소(SP1)와 복수의 제3 서브 화소(SP3)가 교대로 배치될 수 있다. 하나의 열에 복수의 제2 서브 화소(SP2)가 배치되고, 하나의 열에 이웃한 열에 복수의 제1 서브 화소(SP1)와 복수의 제3 서브 화소(SP3)가 교대로 배치될 수 있다. 복수의 제1 서브 화소(SP1)와 제2 서브 화소(SP2)는 대각선 방향으로 마주하고, 복수의 제3 서브 화소(SP3)와 제2 서브 화소(SP2) 또한 대각선 방향으로 마주할 수 있다. 따라서, 복수의 서브 화소(SP)는 격자 형상으로 배치될 수 있다.
다만, 도 13에서는 복수의 제1 서브 화소(SP1) 및 복수의 제3 서브 화소(SP3)가 동일 열 및 동일 행에 배치되고, 복수의 제2 서브 화소(SP2)는 복수의 제1 서브 화소(SP1) 및 복수의 제3 서브 화소(SP3)와는 다른 열 및 다른 행에 배치된 것으로 도시하였으나, 복수의 서브 화소(SP)의 배치는 이에 제한되지 않는다.
복수의 서브 화소(SP) 각각의 사이에서 열 방향으로 연장된 복수의 고전위 전원 배선(PL)이 배치된다. 고전위 전원 배선(PL)은 복수의 제2 서브 화소(SP2)가 배치된 열과 복수의 제1 서브 화소(SP1) 및 복수의 제3 서브 화소(SP3)가 배치된 열 사이에 배치될 수 있다. 예를 들어, 고전위 전원 배선(PL)은 복수의 제2 서브 화소(SP2)의 양측이자, 복수의 제1 서브 화소(SP1) 및 복수의 제3 서브 화소(SP3) 양측에 배치될 수 있다.
복수의 고전위 전원 배선(PL) 각각의 사이에서 열 방향으로 연장된 복수의 데이터 배선(DL)이 배치된다. 즉, 복수의 고전위 전원 배선(PL)과 복수의 데이터 배선(DL)은 교대로 배치될 수 있다. 복수의 데이터 배선(DL) 중 일부는 동일한 열에 배치된 복수의 제2 서브 화소(SP2)에 중첩하도록 배치되고, 복수의 데이터 배선(DL) 중 다른 일부는 동일한 열에 배치된 복수의 제1 서브 화소(SP1) 및 복수의 제3 서브 화소(SP3)에 중첩하도록 배치될 수 있다.
복수의 서브 화소(SP) 각각의 사이에서 행 방향으로 연장된 복수의 초기화 신호 배선(IL)이 배치된다. 초기화 신호 배선(IL)은 복수의 제2 서브 화소(SP2)가 배치된 행과 복수의 제1 서브 화소(SP1) 및 복수의 제3 서브 화소(SP3)가 배치된 행 사이에 배치될 수 있다. 예를 들어, 초기화 신호 배선(IL)은 복수의 제2 서브 화소(SP2)의 양측이자, 복수의 제1 서브 화소(SP1) 및 복수의 제3 서브 화소(SP3) 양측에 배치될 수 있다.
복수의 초기화 신호 배선(IL) 각각의 사이에서 행 방향으로 연장된 복수의 스캔 배선(SL) 및 복수의 발광 제어 신호 배선(EL)이 배치된다. 예를 들어, 복수의 스캔 배선(SL) 중 제1 스캔 배선(SL1)은 복수의 제2 서브 화소(SP2)에 중첩하도록 배치되고, 복수의 스캔 배선(SL) 중 제2 스캔 배선(SL2)은 복수의 제1 서브 화소(SP1)와 복수의 제3 서브 화소(SP3)에 중첩하도록 배치될 수 있다. 그리고 복수의 발광 제어 신호 배선(EL) 각각은 제1 스캔 배선(SL1)과 이웃하게 배치되어, 제2 서브 화소(SP2) 각각에 중첩하도록 배치될 수 있다. 다만, 도 13에서는 복수의 배선 중 일부는 복수의 서브 화소(SP) 사이에 배치되고, 다른 일부는 복수의 서브 화소(SP)에 중첩하는 것으로 도시하였으나, 복수의 배선의 배치는 이에 제한되지 않는다.
복수의 서브 화소(SP) 사이에 복수의 제1 패턴(1340)이 배치된다. 평면 상에서 복수의 제1 패턴(1340)은 복수의 서브 화소(SP) 각각의 평면 형상과 대응되도록 배치될 수 있다. 복수의 제1 패턴(1340)은 복수의 서브 화소(SP) 각각을 둘러싸도록 배치될 수 있다.
복수의 제1 패턴(1340)은 제1 부분(1341), 제2 부분(1342) 및 제1 사선 부분(1343)을 포함한다. 제1 부분은 열 방향으로 연장된 부분이고, 제2 부분(1342)은 행 방향으로 연장된 부분이며, 제1 사선 부분(1343)은 대각선 방향으로 연장된 부분이다. 그리고 제1 부분, 제2 부분(1342) 및 제1 사선 부분(1343)은 서로 연결되어 복수의 서브 화소(SP)를 둘러싸도록 배치될 수 있다.
예를 들어, 복수의 제1 패턴(1340) 중 제1 서브 화소(SP1)를 둘러싸는 제1 패턴(1340)의 제1 부분은 제1 서브 화소(SP1)의 좌측 및 우측의 고전위 전원 배선(PL)에 중첩하고, 제2 부분(1342)은 제1 서브 화소(SP1)의 상측 및 하측의 초기화 신호 배선(IL)에 중첩하며, 제1 사선 부분(1343)은 제1 부분과 제2 부분(1342)을 서로 연결할 수 있다. 이때, 제1 사선 부분(1343) 중 일부는 분리되어 캐소드(123)의 저항을 낮출 수 있고, 전압 강하 현상에 따른 발광 소자(1320) 각각의 휘도 편차를 저감할 수 있다.
또한, 복수의 제1 패턴(1340) 중 제2 서브 화소(SP2)를 둘러싸는 제1 패턴(1340)의 제1 부분은 제2 서브 화소(SP2)의 좌측 및 우측의 고전위 전원 배선(PL)에 중첩하고, 제2 부분(1342)은 제2 서브 화소(SP2)의 상측 및 하측의 초기화 신호 배선(IL)에 중첩하며, 제1 사선 부분(1343)은 제1 부분과 제2 부분(1342)을 서로 연결할 수 있다. 아울러, 복수의 제1 패턴(1340) 중 제3 서브 화소(SP3)를 둘러싸는 제1 패턴(1340)의 제1 부분은 제3 서브 화소(SP3)의 좌측 및 우측의 고전위 전원 배선(PL)에 중첩하고, 제2 부분(1342)은 제3 서브 화소(SP3)의 상측 및 하측의 초기화 신호 배선(IL)에 중첩하며, 제1 사선 부분(1343)은 제1 부분과 제2 부분(1342)을 서로 연결할 수 있다. 그리고 제2 서브 화소(SP2)를 둘러싸는 제1 사선 부분(1343)과 제3 서브 화소(SP3)를 둘러싸는 제1 사선 부분(1343) 중 일부는 분리되어 캐소드(123)의 저항을 낮출 수 있고, 전압 강하 현상에 따른 휘도 편차를 저감할 수 있다.
복수의 서브 화소(SP) 사이에 복수의 제2 패턴(1350)이 배치된다. 복수의 제2 패턴(1350)은 복수의 제1 패턴(1340)과 이격되어 배치될 수 있다. 복수의 제2 패턴(1350)은 복수의 제2 서브 화소(SP2) 각각의 사이이자 복수의 제1 서브 화소(SP1)와 복수의 제3 서브 화소(SP3) 사이의 공간에서 폐곡선을 이루며 배치될 수 있다.
복수의 제2 패턴(1350)은 제3 부분(1351), 제4 부분(1352) 및 제2 사선 부분(1353)을 포함한다. 제3 부분(1351)은 열 방향으로 연장된 부분이고, 제4 부분(1352)은 행 방향으로 연장된 부분이며, 제2 사선 부분(1353)은 대각선 방향으로 연장된 부분이다. 그리고 제3 부분(1351), 제4 부분(1352) 및 제2 사선 부분(1353)은 서로 연결되어 배치될 수 있다.
예를 들어, 복수의 제2 패턴(1350) 중 제2 서브 화소(SP2) 각각의 사이의 공간에서 제2 패턴(1350)의 제3 부분(1351)은 서로 이격되어 배치되고, 제4 부분(1352)은 서로 이격된 제3 부분(1351)의 상측 단부와 하측 단부를 서로 연결하도록 배치될 수 있다. 즉, 제3 부분(1351)과 제4 부분(1352)은 하나의 직사각형 형상을 이룰 수 있다. 따라서, 제2 서브 화소(SP2) 사이의 공간에서 제3 부분(1351)과 제4 부분(1352)으로 이루어진 폐곡선 형상의 제2 패턴(1350) 일부분이 배치될 수 있다.
그리고 제3 부분(1351)과 제4 부분(1352)의 연결 지점에서 제2 사선 부분(1353)이 다른 행 또는 다른 열에 배치된 제2 패턴(1350)을 향해 연장되어 배치될 수 있다. 예를 들어, 하나의 행에 제3 부분(1351)과 제4 부분(1352)으로 이루어진 제2 패턴(1350)이 배치되고, 제2 사선 부분(1353)은 제3 부분(1351)과 제4 부분(1352)의 4개의 연결 지점에서 하나의 행에 이웃한 행에 배치된 제3 부분(1351)과 제4 부분(1352)을 향해 연장될 수 있다.
이때, 제2 사선 부분(1353)은 서로 다른 행 또는 열에 배치된 제3 부분(1351) 및 제4 부분(1352)을 연결할 수도 있고, 서로 다른 행 또는 열에 배치된 제3 부분(1351) 및 제4 부분(1352)을 사이에서 연장되나, 서로 다른 행 또는 열에 배치된 제3 부분(1351) 및 제4 부분(1352)을 서로 연결하지 않을 수 있다. 예를 들어, 하나의 제1 서브 화소(SP1) 상측에 배치된 제3 부분(1351) 및 제4 부분(1352)과 하나의 제1 서브 화소(SP1) 좌측에 배치된 제3 부분(1351) 및 제4 부분(1352)은 제2 사선 부분(1353)을 통해 서로 연결될 수 있다. 그리고 하나의 제3 서브 화소(SP3) 상측에 배치된 제3 부분(1351) 및 제4 부분(1352)과 하나의 제3 서브 화소(SP3) 우측에 배치된 제3 부분(1351) 및 제4 부분(1352) 사이에 제2 사선 부분(1353)이 배치되나, 제2 사선 부분(1353)은 제3 서브 화소(SP3) 상측의 제3 부분(1351) 및 제4 부분(1352)과 연결되고, 제3 서브 화소(SP3) 우측의 제3 부분(1351) 및 제4 부분(1352)과는 이격되어 배치될 수 있다. 이에, 제2 패턴(1350)의 제2 사선 부분(1353) 중 일부는 분리되어 캐소드(123)의 저항을 낮출 수 있고, 전압 강하 현상에 따른 휘도 편차를 저감할 수 있다.
한편, 제2 서브 화소(SP2) 사이의 공간이자 제1 서브 화소(SP1)와 제3 서브 화소(SP3) 사이의 공간 중 어느 하나에 스페이서(1330)가 배치된다. 이 경우, 스페이서(1330)가 배치된 부분에서는 제3 부분(1351) 및 제4 부분(1352)으로 이루어진 폐곡선 형상의 제2 패턴(1350)은 배치되지 않을 수 있다. 다르게 말하면, 복수의 제1 패턴(1340)과 복수의 제2 패턴(1350)은 스페이서(1330)와는 이격되어 배치될 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(1300)에서는 격자 형상으로 배치된 복수의 서브 화소(SP) 각각의 사이에 복수의 제1 패턴(1340) 및 복수의 제2 패턴(1350)을 배치하여 누설 전류가 흐르는 것을 최소화할 수 있다. 복수의 서브 화소(SP) 중 제1 서브 화소(SP1)와 제3 서브 화소(SP3)는 동일한 행 및 동일한 열에서 교대로 배치될 수 있다. 그리고 복수의 제2 서브 화소(SP2)는 제1 서브 화소(SP1) 및 제3 서브 화소(SP3)와 다른 행 및 다른 열에 배치될 수 있다. 이에, 복수의 제1 서브 화소(SP1), 복수의 제2 서브 화소(SP2) 및 복수의 제3 서브 화소(SP3)는 격자 형상을 이루며 배치될 수 있다. 이때, 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3) 각각을 둘러싸도록 복수의 제1 패턴(1340)을 배치하고, 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)로 둘러싸인 빈 공간에 복수의 제2 패턴(1350)을 배치하여 표시 장치(1300) 구동 시 누설 전류가 의도하지 않은 서브 화소(SP)로 전달되는 것을 최소화할 수 있다. 복수의 제1 패턴(1340)은 누설 전류가 흐르는 경로인 공통층의 길이를 증가시키는 방식으로 누설 전류가 전달되는 것을 최소화하고, 복수의 제2 패턴(1350)은 공통층의 적어도 일부분을 단절시켜 누설 전류가 흐르는 경로를 차단할 수 있다. 따라서, 본 발명의 또 다른 실시예에 따른 표시 장치(1300)에서는 격자 형상으로 배치된 복수의 서브 화소(SP) 각각의 사이에 복수의 제1 패턴(1340) 및 복수의 제2 패턴(1350)을 배치하여 누설 전류가 이웃한 서브 화소(SP)로 흐르는 것을 최소화하고, 색 이상이나 얼룩 등이 시인되어 표시 품질이 저하되는 것을 최소화할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는, 복수의 서브 화소가 정의된 기판, 복수의 서브 화소에 배치되고, 유기층 및 캐소드를 공유하는 복수의 발광 소자, 복수의 발광 소자 각각의 사이에서 캐소드 아래에 배치된 뱅크, 뱅크와 기판 사이에 배치된 복수의 배선, 및 뱅크에 배치되고, 복수의 배선 중 적어도 하나에 중첩하는 제1 패턴을 포함하고, 캐소드는 제1 패턴에 배치된다.
본 발명의 다른 특징에 따르면, 복수의 배선과 제1 패턴의 캐소드 사이에 배치된 적어도 하나의 절연층을 더 포함하고, 제1 패턴의 캐소드는 복수의 배선 중 어느 하나의 배선과 중첩하여 커패시터를 이룰 수 있다.
본 발명의 또 다른 특징에 따르면, 캐소드와 커패시터를 이루는 어느 하나의 배선은 직류 신호가 전달되는 직류 배선일 수 있다.
본 발명의 또 다른 특징에 따르면, 뱅크 상에서 제1 패턴과 이격되어 배치된 제2 패턴을 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 유기층은 복수의 서브 화소에 배치되는 발광층 및 공통층을 포함하고, 유기층의 저항은 제2 패턴에 인접할수록 증가할 수 있다.
본 발명의 또 다른 특징에 따르면, 발광층 및 공통층 중 적어도 어느 하나는 제2 패턴에 의해 단절될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 배선은, 교류 신호가 전달되는 교류 배선을 더 포함하고, 제2 패턴의 적어도 일부는 교류 배선과 중첩할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 서브 화소 중 서로 이웃한 서브 화소 사이에서 제1 패턴 및 제2 패턴은 함께 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 서브 화소 중 서로 이웃한 서브 화소 사이에서 제1 패턴은 복수 개 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 서브 화소 중 서로 이웃한 서브 화소 사이에서 제2 패턴은 복수 개 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 서브 화소 중 하나의 서브 화소의 일측에 제1 패턴이 배치되고, 하나의 서브 화소의 타측에 제2 패턴이 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 패턴은, 복수의 서브 화소 사이에서 열 방향으로 연장된 제1 부분, 및 복수의 서브 화소 사이에서 행 방향으로 연장된 제2 부분을 포함하고, 제2 패턴은, 복수의 서브 화소 사이에서 열 방향으로 연장된 제3 부분, 및 복수의 서브 화소 사이에서 행 방향으로 연장된 제4 부분을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 패턴은, 복수의 서브 화소 사이에서 제1 부분 및 제2 부분과 상이한 방향으로 연장된 제1 사선 부분을 더 포함하고, 제2 패턴은, 복수의 서브 화소 사이에서 제3 부분 및 제4 부분과 상이한 방향으로 연장된 제2 사선 부분을 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 패턴은 뱅크로부터 복수의 배선을 향해 연장된 트렌치이고, 제2 패턴은 뱅크 상에 배치된 역스페이서일 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 서브 화소 중 하나의 서브 화소를 둘러싸는 제2 패턴은 서로 이격되어 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 배선은 제1 패턴과 중첩하는 배선과 전기적으로 연결된 더미 배선을 더 포함하고, 더미 배선은 복수의 배선 중 가장 최상측에 배치된 배선일 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 서브 화소는 서로 다른 색상의 광을 발광하는 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 포함하고, 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소 각각의 턴-온 전압은 상이할 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 서브 화소와 제3 서브 화소 사이에 배치된 제1 패턴의 개수는 제2 서브 화소와 제3 서브 화소 사이에 배치된 제1 패턴의 개수와 상이할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 서브 화소 각각의 사이에서 뱅크 상에 배치된 제2 패턴을 더 포함하고, 제1 서브 화소와 제3 서브 화소 사이에 배치된 제2 패턴의 개수는 제2 서브 화소와 제3 서브 화소 사이에 배치된 제2 패턴의 개수와 상이할 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 서브 화소는 청색 서브 화소이고, 제2 서브 화소는 녹색 서브 화소이며, 제3 서브 화소는 적색 서브 화소일 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 400, 500, 600, 700, 800, 900, 1000, 1100, 1200, 1300: 표시 장치
110: 기판
111: 버퍼층
411a: 제1 버퍼층
411b: 제2 버퍼층
112: 게이트 절연층
412a: 제1 게이트 절연층
412b: 제2 게이트 절연층
113: 층간 절연층
413a: 제1 층간 절연층
413b: 제2 층간 절연층
114: 패시베이션층
115: 평탄화층
116: 뱅크
120, 1320: 발광 소자
121: 애노드
122: 유기층
123: 캐소드
130, 1330: 스페이서
140, 640, 740, 840, 940, 1040, 1140, 1240, 1340: 제1 패턴
141, 641, 841, 941, 1041, 1141, 1241, 1341: 제1 부분
142, 642, 842, 942, 1042, 1142, 1242, 1342: 제2 부분
1343: 제1 사선 부분
1050, 1150, 1250, 1350: 제2 패턴
1051, 1151, 1251, 1351: 제3 부분
1052, 1152, 1252, 1352: 제4 부분
1353: 제2 사선 부분
PN: 표시 패널
GD: 게이트 드라이버
DD: 데이터 드라이버
TC: 타이밍 컨트롤러
SP: 서브 화소
SP1: 제1 서브 화소
SP2: 제2 서브 화소
SP3: 제3 서브 화소
SL: 스캔 배선
SL1: 제1 스캔 배선
SL2: 제2 스캔 배선
DL: 데이터 배선
PL: 고전위 전원 배선
EL: 발광 제어 신호 배선
IL: 초기화 신호 배선
DPL: 더미 배선
Cst: 커패시터
T1: 제1 트랜지스터
T2: 제2 트랜지스터
T3: 제3 트랜지스터
T4: 제4 트랜지스터
T5: 제5 트랜지스터
T6: 제6 트랜지스터
ACT: 액티브층
ACT5: 제5 액티브층
ACT6: 제6 액티브층
GE: 게이트 전극
GE5: 제5 게이트 전극
GE6: 제6 게이트 전극
DE: 드레인 전극
DE5: 제5 드레인 전극
DE6: 제6 드레인 전극
SE: 소스 전극
SE5: 제5 소스 전극
SE6: 제6 소스 전극
BSM: 차광층
CE: 연결 전극
RGB: 영상 데이터
GCS: 게이트 제어 신호
DCS: 데이터 제어 신호
SYNC: 동기 신호
EVDD: 고전위 전원 신호
EVSS: 저전위 전원 신호
SCAN1: 제1 스캔 신호
SCAN2: 제2 스캔 신호
Vdata: 데이터 신호
EM: 발광 제어 신호
Vini: 초기화 신호

Claims (20)

  1. 복수의 서브 화소가 정의된 기판;
    상기 복수의 서브 화소에 배치되고, 유기층 및 캐소드를 공유하는 복수의 발광 소자;
    상기 복수의 발광 소자 각각의 사이에서 상기 캐소드 아래에 배치된 뱅크;
    상기 뱅크와 상기 기판 사이에 배치된 복수의 배선; 및
    상기 뱅크에 배치되고, 상기 복수의 배선 중 적어도 하나에 중첩하는 제1 패턴을 포함하고,
    상기 캐소드는 상기 제1 패턴에 배치되는, 표시 장치.
  2. 제1항에 있어서,
    상기 복수의 배선과 상기 제1 패턴의 상기 캐소드 사이에 배치된 적어도 하나의 절연층을 더 포함하고,
    상기 제1 패턴의 상기 캐소드는 상기 복수의 배선 중 어느 하나의 배선과 중첩하여 커패시터를 이루는, 표시 장치.
  3. 제2항에 있어서,
    상기 캐소드와 상기 커패시터를 이루는 상기 어느 하나의 배선은 직류 신호가 전달되는 직류 배선인, 표시 장치.
  4. 제2항에 있어서,
    상기 뱅크 상에서 상기 제1 패턴과 이격되어 배치된 제2 패턴을 더 포함하는, 표시 장치.
  5. 제4항에 있어서,
    상기 유기층은 상기 복수의 서브 화소에 배치되는 발광층 및 공통층을 포함하고,
    상기 유기층의 저항은 상기 제2 패턴에 인접할수록 증가하는, 표시 장치.
  6. 제5항에 있어서,
    상기 발광층 및 상기 공통층 중 적어도 어느 하나는 상기 제2 패턴에 의해 단절되는, 표시 장치.
  7. 제4항에 있어서,
    상기 복수의 배선은, 교류 신호가 전달되는 교류 배선을 더 포함하고,
    상기 제2 패턴의 적어도 일부는 상기 교류 배선과 중첩하는, 표시 장치.
  8. 제4항에 있어서,
    상기 복수의 서브 화소 중 서로 이웃한 서브 화소 사이에서 상기 제1 패턴 및 상기 제2 패턴은 함께 배치되는, 표시 장치.
  9. 제4항에 있어서,
    상기 복수의 서브 화소 중 서로 이웃한 서브 화소 사이에서 상기 제1 패턴은 복수 개 배치되는, 표시 장치.
  10. 제4항에 있어서,
    상기 복수의 서브 화소 중 서로 이웃한 서브 화소 사이에서 상기 제2 패턴은 복수 개 배치되는, 표시 장치.
  11. 제4항에 있어서,
    상기 복수의 서브 화소 중 하나의 서브 화소의 일측에 상기 제1 패턴이 배치되고, 상기 하나의 서브 화소의 타측에 상기 제2 패턴이 배치되는, 표시 장치.
  12. 제4항에 있어서,
    상기 제1 패턴은,
    상기 복수의 서브 화소 사이에서 열 방향으로 연장된 제1 부분; 및
    상기 복수의 서브 화소 사이에서 행 방향으로 연장된 제2 부분을 포함하고,
    상기 제2 패턴은,
    상기 복수의 서브 화소 사이에서 열 방향으로 연장된 제3 부분; 및
    상기 복수의 서브 화소 사이에서 행 방향으로 연장된 제4 부분을 포함하는, 표시 장치.
  13. 제12항에 있어서,
    상기 제1 패턴은, 상기 복수의 서브 화소 사이에서 상기 제1 부분 및 상기 제2 부분과 상이한 방향으로 연장된 제1 사선 부분을 더 포함하고,
    상기 제2 패턴은, 상기 복수의 서브 화소 사이에서 상기 제3 부분 및 상기 제4 부분과 상이한 방향으로 연장된 제2 사선 부분을 더 포함하는, 표시 장치.
  14. 제4항에 있어서,
    상기 제1 패턴은 상기 뱅크로부터 상기 복수의 배선을 향해 연장된 트렌치이고,
    상기 제2 패턴은 상기 뱅크 상에 배치된 역스페이서인, 표시 장치.
  15. 제14항에 있어서,
    상기 복수의 서브 화소 중 하나의 서브 화소를 둘러싸는 상기 제2 패턴은 서로 이격되어 배치된, 표시 장치.
  16. 제1항에 있어서,
    상기 복수의 배선은 상기 제1 패턴과 중첩하는 배선과 전기적으로 연결된 더미 배선을 더 포함하고,
    상기 더미 배선은 상기 복수의 배선 중 가장 최상측에 배치된 배선인, 표시 장치.
  17. 제1항에 있어서,
    상기 복수의 서브 화소는 서로 다른 색상의 광을 발광하는 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 포함하고,
    상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소 각각의 턴-온 전압은 상이한, 표시 장치.
  18. 제17항에 있어서,
    상기 제1 서브 화소와 상기 제3 서브 화소 사이에 배치된 상기 제1 패턴의 개수는 상기 제2 서브 화소와 상기 제3 서브 화소 사이에 배치된 상기 제1 패턴의 개수와 상이한, 표시 장치.
  19. 제17항에 있어서,
    상기 복수의 서브 화소 각각의 사이에서 상기 뱅크 상에 배치된 제2 패턴을 더 포함하고,
    상기 제1 서브 화소와 상기 제3 서브 화소 사이에 배치된 상기 제2 패턴의 개수는 상기 제2 서브 화소와 상기 제3 서브 화소 사이에 배치된 상기 제2 패턴의 개수와 상이한, 표시 장치.
  20. 제17항에 있어서,
    상기 제1 서브 화소는 청색 서브 화소이고, 상기 제2 서브 화소는 녹색 서브 화소이며, 상기 제3 서브 화소는 적색 서브 화소인, 표시 장치.
KR1020200056145A 2020-05-11 2020-05-11 표시 장치 KR20210137823A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200056145A KR20210137823A (ko) 2020-05-11 2020-05-11 표시 장치
TW110116624A TWI781608B (zh) 2020-05-11 2021-05-07 顯示設備
US17/316,436 US20210351248A1 (en) 2020-05-11 2021-05-10 Display Apparatus
CN202110511993.9A CN114093903A (zh) 2020-05-11 2021-05-11 显示装置
EP21173243.3A EP3910682A1 (en) 2020-05-11 2021-05-11 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200056145A KR20210137823A (ko) 2020-05-11 2020-05-11 표시 장치

Publications (1)

Publication Number Publication Date
KR20210137823A true KR20210137823A (ko) 2021-11-18

Family

ID=75904805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200056145A KR20210137823A (ko) 2020-05-11 2020-05-11 표시 장치

Country Status (5)

Country Link
US (1) US20210351248A1 (ko)
EP (1) EP3910682A1 (ko)
KR (1) KR20210137823A (ko)
CN (1) CN114093903A (ko)
TW (1) TWI781608B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210148505A (ko) * 2020-05-28 2021-12-08 삼성디스플레이 주식회사 유기발광 디스플레이 장치
KR20220093998A (ko) * 2020-12-28 2022-07-05 엘지디스플레이 주식회사 표시 장치
KR20230072014A (ko) * 2021-11-17 2023-05-24 엘지디스플레이 주식회사 표시 장치
WO2023178591A1 (zh) * 2022-03-24 2023-09-28 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
EP4362636A1 (en) * 2022-10-24 2024-05-01 Samsung Display Co., Ltd. Display panel

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4089544B2 (ja) * 2002-12-11 2008-05-28 ソニー株式会社 表示装置及び表示装置の製造方法
JP4809087B2 (ja) * 2006-03-14 2011-11-02 セイコーエプソン株式会社 エレクトロルミネッセンス装置、電子機器、およびエレクトロルミネッセンス装置の製造方法
US9111892B2 (en) * 2011-12-02 2015-08-18 Joled Inc. Organic electroluminescence display panel and method of manufacturing same
KR101560272B1 (ko) * 2013-02-25 2015-10-15 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조 방법
KR102201827B1 (ko) * 2014-09-16 2021-01-13 엘지디스플레이 주식회사 유기발광표시장치, 유기발광표시패널 및 그 제조방법
KR20180059280A (ko) * 2016-11-25 2018-06-04 엘지디스플레이 주식회사 표시장치
KR20180068634A (ko) * 2016-12-14 2018-06-22 엘지디스플레이 주식회사 유기 발광 표시 장치
US11751445B2 (en) * 2018-03-29 2023-09-05 Sharp Kabushiki Kaisha Display device

Also Published As

Publication number Publication date
TWI781608B (zh) 2022-10-21
EP3910682A1 (en) 2021-11-17
US20210351248A1 (en) 2021-11-11
TW202143479A (zh) 2021-11-16
CN114093903A (zh) 2022-02-25

Similar Documents

Publication Publication Date Title
KR101698718B1 (ko) 유기 발광 표시 장치
KR20210137823A (ko) 표시 장치
US20210376283A1 (en) Display device
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
CN108091672B (zh) 具有高孔径比的大面积超高密度平板显示器
US20130056784A1 (en) Organic Light-Emitting Display Device and Method of Fabricating the Same
KR20210038224A (ko) 표시 장치
CN112470204B (zh) 显示设备
KR20200031194A (ko) 유기 발광 표시 장치
US11362136B2 (en) Display apparatus
US20220052135A1 (en) Display apparatus
KR20210149984A (ko) 표시 장치
KR20160038182A (ko) 유기전계 발광소자
KR102410104B1 (ko) 유기발광 다이오드 표시장치
US20240049507A1 (en) Display panel and electronic device
US11937465B2 (en) Array substrate, display panel and display device thereof
KR20220031238A (ko) 표시 장치
CN114068667A (zh) 显示基板和显示装置
KR20210154414A (ko) 표시 장치
KR20220093599A (ko) 표시 장치
KR20220082457A (ko) 표시 장치
US11839109B2 (en) Display apparatus
KR20220089995A (ko) 표시 장치
KR20230095239A (ko) 표시 장치
KR20220096900A (ko) 유기발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination