KR20230072014A

KR20230072014A - 표시 장치

Info

Publication number: KR20230072014A
Application number: KR1020210158288A
Authority: KR
Inventors: 노병규
Original assignee: 엘지디스플레이 주식회사
Priority date: 2021-11-17
Filing date: 2021-11-17
Publication date: 2023-05-24
Also published as: EP4185089A1; JP2023074476A; US20230157084A1; TW202322385A; CN116137787A

Abstract

본 발명의 일 실시예에 따른 표시 장치는, 복수의 서브 화소가 정의된 기판, 상기 복수의 서브 화소 사이에 배치된 뱅크, 상기 복수의 서브 화소 사이에 배치되며, 상기 뱅크의 상면 두께 일부가 제거된 적어도 하나의 트렌치 패턴, 상기 뱅크 위에, 개시제를 이용한 화학 기상 증착(iCVD) 방식으로 상기 트렌치 패턴의 내면을 덮도록 증착되는 버퍼층 및 상기 버퍼층 위에 배치된 봉지층을 포함한다. 따라서, 트렌치 내의 봉지층의 성막 불량을 방지함으로써 신뢰성을 향상시키고, 명암 얼룩이나 휘점 등의 표시 품질 불량을 방지하여 표시 품질을 향상시킬 수 있다.

Description

표시 장치{DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 복수의 발광 소자에서 발광된 광이 혼색되는 것을 개선할 수 있는 표시 장치에 관한 것이다.

현재 본격적인 정보화 시대로 접어들면서 전기적 정보신호를 시각적으로 표시하는 표시 장치 분야가 급속도로 발전하고 있으며, 여러 가지 표시 장치에 대해 박형화, 경량화 및 저소비 전력화 등의 성능을 개발시키기 위한 연구가 계속되고 있다.

이러한 다양한 표시 장치 중, 유기 발광 표시 장치는 자체 발광형 표시 장치로서, 액정 표시 장치와는 달리 별도의 광원이 필요하지 않아 경량 박형으로 제조 가능하다. 또한, 유기 발광 표시 장치는 저전압 구동에 의해 소비 전력 측면에서 유리할 뿐만 아니라, 색상 구현, 응답 속도, 시야각, 명암 대비비도 우수하여, 차세대 디스플레이로서 적용되고 있다.

본 발명이 해결하고자 하는 과제는 향상된 효율 및 수명 특성을 구현하기 위하여 복수의 발광부의 적층을 이용하는 멀티 스택(multi stack) 구조를 적용한 표시 장치를 제공하는 것이다.

본 발명이 해결하고자 하는 다른 과제는 트렌치(trench) 구조를 적용하여 멀티 스택 구조의 표시 장치의 구동 시, 누설 전류를 최소화할 수 있는 표시 장치를 제공하는 것이다.

본 발명이 해결하고자 하는 또 다른 과제는 트렌치 내의 봉지층의 성막 불량을 방지하여 신뢰성을 향상시키고 표시 품질을 개선한 표시 장치를 제공하는 것이다.

본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

본 발명의 일 실시예에 따른 표시 장치는, 복수의 서브 화소가 정의된 기판, 상기 복수의 서브 화소 사이에 배치된 뱅크, 상기 복수의 서브 화소 사이에 배치되며, 상기 뱅크의 상면 두께 일부가 제거된 적어도 하나의 트렌치 패턴, 상기 뱅크 위에, 개시제를 이용한 화학 기상 증착(Initiated Chemical Vapor Deposition; iCVD) 방식으로 상기 트렌치 패턴의 내면을 덮도록 증착되는 버퍼층 및 상기 버퍼층 위에 배치된 봉지층을 포함할 수 있다.

본 발명의 다른 일 실시예에 따른 표시 장치는, 복수의 서브 화소가 정의된 기판, 상기 복수의 서브 화소 사이에 배치된 뱅크, 상기 복수의 서브 화소 사이에 배치되며, 상기 뱅크의 상면 두께 일부가 제거된 적어도 하나의 트렌치 패턴, 상기 복수의 서브 화소 사이에, 상기 뱅크 위에 배치되는 적어도 하나의 스페이서, iCVD 방식으로, 상기 트렌치 패턴의 내부 형상 및 상기 스페이서의 굴곡을 따라 상기 트렌치 패턴의 내면 및 상기 뱅크와 상기 스페이서 위에 증착되는 버퍼층 및 상기 버퍼층 위에 배치된 봉지층을 포함할 수 있다.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명은 멀티 스택 구조의 발광 소자를 적용함으로써 높은 효율을 나타낼 수 있고, 저전류 구동이 가능하여 발광 소자의 수명이 향상될 수 있다.

본 발명은 트렌치(trench) 구조를 적용하여 복수의 발광 소자의 공통층을 통해 전류가 누설되는 것을 개선할 수 있다.

본 발명은 봉지층의 성막 전에 기상 증착 방법으로 버퍼층을 형성하여 트렌치 내의 봉지층의 성막 불량을 방지함으로써 신뢰성을 향상시키고, 명암 얼룩이나 휘점 등의 표시 품질 불량을 방지하여 표시 품질을 향상시킬 수 있다.

본 발명은 안정적으로 유기층의 단선 구조를 확보할 수 있어 수율 및 공정성이 향상될 수 있다.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.

도 1은 본 발명의 제1 실시예에 따른 표시 장치의 개략적인 구성도이다.
도 2는 도 1의 표시 장치의 서브 화소의 회로도이다.
도 3은 도 1의 표시 장치의 하나의 화소 구조를 보여주는 평면도이다.
도 4는 도 3의 A-A'선에 따른 단면도이다.
도 5는 도 1의 표시 장치의 외곽부를 보여주는 단면도이다.
도 6은 iCVD 버퍼층의 공정 조건을 보여주는 표다.
도 7a 내지 도 7d은 iCVD 버퍼층의 표면 특성을 보여주는 사진이다.
도 8a 내지 도 8d은 iCVD 버퍼층의 표면 특성을 보여주는 다른 사진이다.
도 9는 이물 상부에 증착된 봉지층의 성막 상태를 보여주는 사진이다.
도 10a 내지 도 10d는 이물 상부에 증착된 iCVD 버퍼층의 성막 상태를 보여주는 사진이다.
도 11은 본 발명의 제2 실시예에 따른 표시 장치 일부의 단면도이다.
도 12는 도 11의 표시 장치의 외곽부를 보여주는 단면도이다.
도 13은 본 발명의 제3 실시예에 따른 표시 장치 일부의 단면도이다.
도 14는 본 발명의 제4 실시예에 따른 표시 장치 일부의 단면도이다.
도 15는 본 발명의 제5 실시예에 따른 표시 장치 일부의 단면도이다.
도 16은 본 발명의 제6 실시예에 따른 표시 장치 일부의 단면도이다.

본 발명의 이점 및 특징, 그리고, 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

소자 또는 층이 다른 소자 또는 층 "위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.

또한, 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하에서는 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.

도 1은 본 발명의 제1 실시예에 따른 표시 장치의 개략적인 구성도이다.

도 1을 참조하면, 표시 장치(100)는 복수의 서브 화소(SP)를 포함하는 표시 패널(PN), 표시 패널(PN)에 각종 신호를 공급하는 게이트 드라이버(GD)와 데이터 드라이버(DD) 및 게이트 드라이버(GD)와 데이터 드라이버(DD)를 제어하는 타이밍 컨트롤러(TC)를 포함할 수 있다.

게이트 드라이버(GD)는 타이밍 컨트롤러(TC)로부터 제공된 복수의 게이트 제어 신호(GCS)에 따라 복수의 스캔 배선(SL)에 복수의 스캔 신호를 공급할 수 있다. 복수의 스캔 신호는 제1 스캔 신호(SCAN1) 및 제2 스캔 신호(SCAN2)를 포함할 수 있다.

데이터 드라이버(DD)는 타이밍 컨트롤러(TC)로부터 제공된 복수의 데이터 제어 신호(DCS)에 따라 타이밍 컨트롤러(TC)로부터 입력되는 영상 데이터(RGB)를 기준 감마 전압을 이용하여 데이터 신호(Vdata)로 변환할 수 있다. 그리고, 데이터 드라이버(DD)는 변환된 데이터 신호(Vdata)를 복수의 데이터 배선(DL)에 공급할 수 있다.

타이밍 컨트롤러(TC)는 외부로부터 입력된 영상 데이터(RGB)를 정렬하여 데이터 드라이버(DD)에 공급하고, 외부에서 입력되는 동기 신호(SYNC)를 이용해 게이트 제어 신호(GCS) 및 데이터 제어 신호(DCS)를 생성할 수 있다.

도 2는 도 1의 표시 장치의 서브 화소의 회로도이다.

도 2를 참조하면, 복수의 서브 화소(SP) 각각의 화소 회로는 제1 내지 제6 트랜지스터(T1, T2, T3, T4, T5, T6) 및 커패시터(Cst)를 포함할 수 있다.

제1 트랜지스터(T1)는 제2 스캔 배선과 연결되어, 제2 스캔 배선을 통해 공급되는 제2 스캔 신호(SCAN2)에 의해 제어될 수 있다. 제1 트랜지스터(T1)는 데이터 신호(Vdata)를 공급하는 데이터 배선과 커패시터(Cst) 사이에 전기적으로 연결될 수 있다.

제2 트랜지스터(T2)는 고전위 전원 신호(EVDD)가 공급되는 고전위 전원 배선과 제5 트랜지스터(T5) 사이에 전기적으로 연결될 수 있다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 커패시터(Cst)와 전기적으로 연결될 수 있다.

또한, 제3 트랜지스터(T3)는 제1 스캔 배선을 통해 공급되는 제1 스캔 신호(SCAN1)에 의해 제어될 수 있으며, 제2 트랜지스터(T2)의 문턱 전압을 보상할 수 있고, 제3 트랜지스터(T3)는 보상 트랜지스터로 지칭될 수 있다.

제4 트랜지스터(T4)는 커패시터(Cst)와 초기화 신호(Vini)가 공급되는 초기화 신호 배선에 전기적으로 연결될 수 있다. 그리고, 제4 트랜지스터(T4)는 발광 제어 신호 배선을 통해 공급되는 발광 제어 신호(EM)에 의해 제어될 수 있다.

또한, 제5 트랜지스터(T5)는 제2 트랜지스터(T2)와 발광 소자(120) 사이에 전기적으로 연결되는 한편, 발광 제어 신호 배선을 통해 공급되는 발광 제어 신호(EM)에 의해 제어될 수 있다.

제6 트랜지스터(T6)는 초기화 신호(Vini)가 공급되는 초기화 신호 배선과 발광 소자(120)의 애노드 사이에 전기적으로 연결되고, 제1 스캔 배선을 통해 공급되는 제1 스캔 신호(SCAN1)에 의해 제어될 수 있다.

이상에서는 복수의 서브 화소(SP) 각각의 화소 회로가 제1 내지 제6 트랜지스터(T1, T2, T3, T4, T5, T6) 및 커패시터(Cst)를 포함하여 구성되는 경우를 예로 설명하고 있으나, 전술한 바와 같이 본 발명이 이에 제한되는 것은 아니다.

이하에서 도 3 내지 도 5를 참조하여, 본 발명의 제1 실시예에 따른 표시 장치(100)의 화소 구조를 보다 상세히 설명하기로 한다.

도 3은 도 1의 표시 장치의 하나의 화소 구조를 보여주는 평면도이다.

도 4는 도 3의 A-A'선에 따른 단면도이다.

도 5는 도 1의 표시 장치의 외곽부를 보여주는 단면도이다.

도 4는 도 3의 화소 구조에서 하나의 서브 화소의 단면을 예로 보여준다.

도 3 내지 도 5를 참조하면, 본 발명의 제1 실시예의 표시 장치(100)는, 기판(110), 버퍼층(111), 게이트 절연층(112), 층간 절연층(113), 패시베이션층(114), 평탄화층(115), 뱅크(116), 고전위 전원 배선, 스캔 배선, 데이터 배선, 초기화 신호 배선, 발광 제어 신호 배선, 제5 트랜지스터(T5), 발광 소자(120), 스페이서(160), 버퍼층(155) 및 봉지층(150)을 포함할 수 있다.

도 3에서는 설명의 편의를 위해 발광 소자(120)의 구성 중 애노드(121) 및 뱅크(116)만을 도시하였다. 뱅크(116)는 개구부(OP) 및 트렌치 패턴(140)에 의해 노출되는 영역을 제외한 나머지 영역에 배치될 수 있다. 또한, 도 4에서는 설명의 편의를 위해 서브 화소(SP)의 화소 회로의 복수의 트랜지스터(T1, T2, T3, T4, T5, T6) 및 커패시터(Cst) 중 제5 트랜지스터(T5)만을 도시하였다.

도 3을 참조하면, 복수의 서브 화소(SP)는 빛을 발광하는 개별 단위로, 복수의 서브 화소(SP) 각각에는 발광 소자(120)가 배치될 수 있다. 복수의 서브 화소(SP)는 서로 다른 색상의 광을 발광하는 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)를 포함할 수 있다. 예를 들어, 제1 서브 화소(SP1)는 청색 서브 화소이고, 제2 서브 화소(SP2)는 녹색 서브 화소이며, 제3 서브 화소(SP3)는 적색 서브 화소일 수 있다. 다만, 본 발명이 이에 제한되는 것은 아니다.

복수의 제1 서브 화소(SP1)는 복수의 열을 이루며 배치될 수 있다. 즉, 복수의 제1 서브 화소(SP1)는 동일한 열에 배치될 수 있다. 그리고, 복수의 제2 서브 화소(SP2) 및 복수의 제3 서브 화소(SP3)는 복수의 제1 서브 화소(SP1)가 배치된 복수의 열 각각의 사이에 배치될 수 있다. 예를 들어, 하나의 열에 복수의 제1 서브 화소(SP1)가 배치되고, 이웃한 열에 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)가 함께 배치될 수 있다. 그리고, 복수의 제2 서브 화소(SP2)와 복수의 제3 서브 화소(SP3)는 동일한 열에서 교대로 배치될 수 있다. 다만, 본 발명이 이에 제한되는 것은 아니다.

또한, 본 발명에서 복수의 서브 화소(SP)가 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)를 포함하는 것으로 설명하였으나, 복수의 서브 화소(SP)의 배치, 개수 및 색상 조합은 설계에 따라 다양하게 변경될 수 있으며, 이에 제한되지 않는다.

도 2 내지 도 5를 참조하면, 복수의 서브 화소(SP) 사이에 열 방향으로 연장된 고전위 전원 배선(PL)이 배치될 수 있다. 복수의 고전위 전원 배선(PL)은 복수의 서브 화소(SP) 각각으로 고전위 전원 신호(EVDD)를 전달하는 배선이다. 복수의 고전위 전원 배선(PL) 각각은 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이 및 제1 서브 화소(SP1)와 제3 서브 화소(SP3) 사이에 배치될 수 있다. 다만, 본 발명이 이에 제한되는 것은 아니다.

복수의 고전위 전원 배선(PL)과 동일한 열 방향으로 연장된 복수의 데이터 배선(DL)이 배치될 수 있다. 복수의 데이터 배선(DL)은 복수의 서브 화소(SP) 각각으로 데이터 신호(Vdata)를 전달하는 배선이다. 예를 들어, 복수의 데이터 배선(DL) 각각은 제2 서브 화소(SP2)와 고전위 전원 배선(PL) 사이 및 제3 서브 화소(SP3)와 고전위 전원 배선(PL) 사이에 배치될 수 있다. 다만, 본 발명이 이에 제한되는 것은 아니며, 복수의 데이터 배선(DL)은 복수의 고전위 전원 배선(PL)과 제1 서브 화소(SP1) 사이에 배치될 수도 있다.

또한, 행 방향으로 연장된 복수의 스캔 배선(SL)이 배치될 수 있다. 복수의 스캔 배선(SL)은 복수의 서브 화소(SP) 각각으로 스캔 신호(SCAN1, SCAN2)를 전달하는 배선이다. 복수의 스캔 배선(SL)은 제1 스캔 배선 및 제2 스캔 배선을 포함할 수 있다. 제1 스캔 배선은 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에서 행 방향으로 연장되어 배치되고, 제2 스캔 배선은 제3 서브 화소(SP3)를 가로질러 행 방향으로 연장되어 배치될 수 있다.

또한, 복수의 서브 화소(SP) 사이에 복수의 스캔 배선(SL)과 동일하게 행 방향으로 연장된 복수의 초기화 신호 배선(ISL)이 배치될 수 있다. 복수의 초기화 신호 배선(ISL)은 복수의 서브 화소(SP) 각각으로 초기화 신호(Vini)를 전달하는 배선이다. 복수의 초기화 신호 배선(ISL) 각각은 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에 배치될 수 있다. 복수의 초기화 신호 배선(ISL)은 제1 스캔 배선과 제2 스캔 배선 사이에 배치될 수 있다. 다만, 본 발명이 이에 제한되는 것은 아니다.

복수의 스캔 배선(SL)과 동일하게 행 방향으로 연장된 복수의 발광 제어 신호 배선(ESL)이 배치될 수 있다. 복수의 발광 제어 신호 배선(ESL)은 복수의 서브 화소(SP) 각각으로 발광 제어 신호(EM)를 전달하는 배선이다. 복수의 발광 제어 신호 배선(ESL)은 복수의 제2 스캔 배선과 이웃하게 배치될 수 있다. 또한, 복수의 발광 제어 신호 배선(ESL)은 제3 서브 화소(SP3)를 가로질러 행 방향으로 연장되어 배치될 수 있다. 복수의 발광 제어 신호 배선(ESL)과 복수의 초기화 신호 배선(ISL) 사이에 제2 스캔 배선이 배치될 수 있다.

복수의 배선은 직류 신호를 전달하는 직류 배선과 교류 신호를 전달하는 교류 배선으로 분류할 수도 있다. 복수의 배선 중 직류 신호인 고전위 전원 신호(EVDD) 또는 초기화 신호(Vini)를 전달하는 고전위 전원 배선(PL)과 초기화 신호 배선(ISL)은 직류 배선에 포함될 수 있다. 또한, 복수의 배선 중 교류 신호인 스캔 신호(SCAN1, SCAN2), 데이터 신호(Vdata) 등을 전달하는 스캔 배선(SL) 및 데이터 배선(DL)은 교류 배선에 포함될 수 있다.

복수의 서브 화소(SP) 사이에 복수의 스페이서(160)가 배치될 수 있다. 복수의 서브 화소(SP)에 발광 소자(120)를 형성할 때, 증착 마스크인 FMM(Fine metal mask)을 사용할 수 있다. 이때, 증착 마스크와 접촉하여 발생될 수 있는 손상을 방지하고, 증착 마스크와 기판(110) 사이의 일정한 거리를 유지하기 위해, 복수의 스페이서(160)가 배치될 수 있다.

또한, 복수의 서브 화소(SP) 사이에 복수의 트렌치 패턴(140)이 배치될 수 있다. 복수의 트렌치 패턴(140)은 뱅크(116)의 상부 두께 일부가 제거되어 형성될 수 있으나, 본 발명이 이에 제한되는 것은 아니며, 뱅크(116)의 두께 전부가 제거되어 형성될 수도 있다. 도 4에서는, 예를 들어 복수의 서브 화소(SP) 사이에 하나의 트렌치 패턴(140)이 배치된 경우를 도시하고 있으나, 본 발명이 이에 제한되는 것은 아니다.

트렌치 패턴(140)에 의해 이웃하는 서브 화소(SP) 사이의 유기층(122) 및 캐소드(123)가 일부 단선될 수 있다. 도 3에서는, 예를 들어 트렌치 패턴(140)이 서브 화소(SP)를 둘러싸는 형태로 복수로 분리된 경우를 도시하고 있으나, 본 발명이 이에 제한되는 것은 아니다.

예로, 복수의 트렌치 패턴(140)은 제1 부분(141) 및 제2 부분(142)을 포함할 수 있다. 제1 부분(141)은 복수의 서브 화소(SP) 사이에서 열 방향으로 연장된 부분이다. 제1 부분(141)은 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이, 제1 서브 화소(SP1)와 제3 서브 화소(SP3) 사이에서 열 방향으로 연장된 부분일 수 있다. 제1 부분(141)은 열 방향으로 복수로 분리될 수 있으나, 이에 제한되는 것은 아니다. 제1 부분(141)이 복수로 분리될 경우, 캐소드(123)의 저항을 낮출 수 있고, 전압 강하 현상에 따른 휘도 편차를 저감할 수 있다.

제1 부분(141)의 적어도 일부는 배선 중 열 방향으로 연장된 직류 배선과 교류 배선 사이에 배치될 수 있다. 예를 들어, 제1 부분(141)은 열 방향으로 연장되어, 적어도 일부가 고전위 전원 배선(PL)과 데이터 배선(DL) 사이에 배치될 수 있다. 다만, 본 발명이 이에 제한되는 것은 아니며, 제1 부분(141)의 적어도 일부는 고전위 전원 배선(PL)이나 데이터 배선(DL)에 중첩될 수도 있다.

제2 부분(142)은 복수의 서브 화소(SP) 사이에서 행 방향으로 연장된 부분이다. 제2 부분(142)은 제1 서브 화소(SP1)와 제1 서브 화소(SP1) 사이에서 행 방향으로 연장된 부분일 수 있다. 이때, 제2 부분(142)은 제1 부분(141)으로부터 행 방향으로 연장될 수도 있고, 제1 부분(141)과 분리되어 배치될 수도 있다. 제2 부분(142)의 적어도 일부는 배선 중 행 방향으로 연장된 직류 배선이나 교류 배선에 중첩할 수 있다. 한편, 제2 부분(142)은 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에도 배치될 수 있다.

이러한 트렌치 패턴(140)은 멀티 스택(multi stack) 구조에서 발생하는 측면 누설 전류를 최소화할 수 있으며, 이에 대하여 도 4 및 도 5를 참조하여 보다 상세히 설명하기로 한다.

도 3 내지 도 5를 참조하면, 기판(110)은 표시 장치의 다른 구성 요소들을 지지하기 위한 지지 부재로, 절연 물질로 이루어질 수 있다.

예를 들어, 기판(110)은 유리 또는 수지 등으로 이루어질 수 있다. 또한, 기판(110)은 고분자 또는 폴리이미드(Polyimide; PI) 등의 플라스틱으로 이루어질 수도 있고, 플렉서빌리티(flexibility)를 갖는 물질로 이루어질 수도 있다.

기판(110)은 표시 영역(AA) 및 비표시 영역(NA)으로 구분할 수 있다.

표시 영역(AA)은 영상이 표시되는 영역이다.

표시 영역(AA)에는 복수의 화소를 구성하는 복수의 서브 화소(SP) 및 복수의 서브 화소(SP)를 구동하기 위한 회로가 배치될 수 있다. 복수의 서브 화소(SP)는 표시 영역(AA)을 구성하는 최소 단위로, 복수의 서브 화소(SP) 각각에 표시 소자가 배치될 수 있으며, 복수의 서브 화소(SP)는 화소를 구성할 수 있다. 예를 들어, 서브 화소(SP) 각각에는 애노드(121), 유기층(122) 및 캐소드(123)를 포함하는 발광 소자(120)가 배치될 수 있으나, 이에 제한되지 않는다. 또한, 복수의 서브 화소(SP)를 구동하기 위한 회로에는 구동 소자 및 배선 등이 포함될 수 있다. 예를 들어, 회로는 박막 트랜지스터(T5), 스토리지 커패시터, 게이트 배선, 데이터 배선 등으로 이루어질 수 있으나, 이에 제한되지 않는다.

비표시 영역(NA)은 영상이 표시되지 않는 영역이다

비표시 영역(NA)에는 표시 영역(AA)의 발광 소자(120)를 구동하기 위한 다양한 배선 및 회로 등이 배치될 수 있다. 도시하지 않았지만, 예를 들어, 비표시 영역(NA)에는 표시 영역(AA)의 서브 화소(SP) 및 회로로 신호를 전달하기 위한 링크 배선 또는 게이트 드라이버 IC, 데이터 드라이버 IC와 같은 구동 IC 등이 배치될 수 있으나, 이에 제한되지 않는다.

기판(110) 위에 버퍼층(111)이 배치될 수 있다. 버퍼층(111)은 기판(110)을 통한 수분 또는 불순물의 침투를 저감할 수 있다. 버퍼층(111)은 예를 들어, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. 다만, 버퍼층(111)은 기판(110)의 종류나 트랜지스터의 종류에 따라 생략될 수도 있으며, 이에 제한되지 않는다.

버퍼층(111) 위에 제5 트랜지스터(T5)가 배치될 수 있다.

제5 트랜지스터(T5)는 액티브층(ACT), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다.

액티브층(ACT)은 산화물 반도체, 비정질 실리콘 또는 폴리 실리콘 등과 같은 반도체 물질로 이루어질 수 있으나, 이에 제한되지 않는다. 액티브층(ACT)이 산화물 반도체로 형성된 경우, 액티브층(ACT)은 채널 영역, 소스 영역 및 드레인 영역으로 이루어지고, 소스 영역 및 드레인 영역은 도체화된 영역일 수 있으나, 이에 제한되지 않는다.

액티브층(ACT) 위에 게이트 절연층(112)이 배치될 수 있다.

게이트 절연층(112)은 액티브층(ACT)과 게이트 전극(GE)을 절연시키기 위한 절연층으로, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.

게이트 절연층(112) 위에 게이트 전극(GE)이 배치될 수 있다.

게이트 전극(GE)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.

게이트 전극(GE) 위에 층간 절연층(113)이 배치될 수 있다.

층간 절연층(113)에는 소스 전극(SE) 및 드레인 전극(DE) 각각이 액티브층(ACT)에 접속하기 위한 컨택홀이 형성될 수 있다. 층간 절연층(113)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.

층간 절연층(113) 위에 소스 전극(SE) 및 드레인 전극(DE)이 배치될 수 있다. 서로 이격되어 배치된 소스 전극(SE) 및 드레인 전극(DE)은 액티브층(ACT)과 전기적으로 연결될 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.

층간 절연층(113) 위에 고전위 전원 배선 및 데이터 배선이 배치될 수 있다. 고전위 전원 배선 및 데이터 배선은 소스 전극(SE) 및 드레인 전극(DE)과 동일 층에 배치되어, 동일한 도전성 물질로 이루어질 수 있으나, 이에 제한되지 않는다. 예를 들어, 고전위 전원 배선 및 데이터 배선은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.

고전위 전원 배선, 데이터 배선, 소스 전극(SE) 및 드레인 전극(DE) 위에 패시베이션층(114)이 배치될 수 있다. 패시베이션층(114)은 패시베이션층(114) 하부의 구성을 보호하기 위한 절연층이다. 예를 들어, 패시베이션층(114)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. 또한, 패시베이션층(114)은 실시예에 따라 생략될 수도 있다.

패시베이션층(114) 위에 평탄화층(115)이 배치될 수 있다. 평탄화층(115)은 기판(110)의 상부를 평탄화하는 절연층이다. 평탄화층(115)은 유기 물질로 구성될 수 있는데, 예를 들어, 폴리이미드(Polyimide) 또는 포토아크릴(Photo Acryl)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.

평탄화층(115) 위에 복수의 서브 화소(SP)에는 복수의 발광 소자(120)가 배치될 수 있다. 발광 소자(120)는 애노드(121), 유기층(122) 및 캐소드(123)를 포함할 수 있다. 한편, 유기층(122)은 발광 영역에 배치된 발광층과 발광 영역을 포함하여 기판(110) 전면에 배치된 공통층으로 구성될 수 있으나, 이에 제한되지 않는다.

평탄화층(115) 위에 애노드(121)가 배치될 수 있다.

애노드(121)는 제4 트랜지스터와 전기적으로 연결되어, 화소 회로의 구동 전류를 공급받을 수 있다. 애노드(121)는 발광층에 정공을 공급하므로, 일함수가 높은 도전성 물질로 이루어질 수 있다. 애노드(121)는 예를 들어, 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO) 등과 같은 투명 도전성 물질로 형성될 수 있으나, 이에 제한되지 않는다.

한편, 표시 장치(100)는 탑 에미션(Top Emission) 또는 바텀 에미션(Bottom Emission) 방식으로 구현될 수 있다. 탑 에미션 방식 경우, 발광층으로부터 발광된 광이 애노드(121)에 반사되어 상부 방향, 즉, 캐소드(123) 측으로 향하도록, 애노드(121)의 하부에 반사 효율이 우수한 금속 물질, 예를 들어, 알루미늄(Al) 또는 은(Ag)과 같은 물질로 이루어진 반사층이 추가될 수 있다. 반대로, 표시 장치(100)가 바텀 에미션 방식인 경우, 애노드(121)는 투명 도전성 물질로만 이루어질 수 있다. 이하에서는 본 발명의 제1 실시예에 따른 표시 장치(100)가 탑 에미션 방식인 것으로 가정하여 설명하기로 한다.

한편, 복수의 서브 화소(SP) 사이에 적어도 하나의 트렌치 패턴(140)이 배치될 수 있다.

트렌치 패턴(140)은 뱅크(116)에 형성될 수 있다. 즉, 트렌치 패턴(140)은 뱅크(116)의 상부 두께 일부가 제거되어 형성될 수 있다. 이때, 도시하지 않았지만, 트렌치 패턴(140) 내부의 적어도 일측에 언더 컷 구조가 형성될 수도 있다.

전술한 바와 같이, 본 발명의 발광 소자(120)는 애노드(121), 유기층(122) 및 캐소드(123)을 포함할 수 있다.

유기층(122)은 애노드(121)와 캐소드(123) 사이에 배치될 수 있다.

유기층(122)은 애노드(121) 및 캐소드(123)으로부터 공급된 전자와 정공의 결합에 의해 광이 발광하는 영역이다.

본 발명의 제1 실시예에 따른 유기층(122)은 복수의 서브 화소(SP) 각각에 배치되는 발광층 및 복수의 서브 화소(SP)에 공통으로 배치되는 공통층을 포함할 수 있으나, 이에 제한되지 않는다.

즉, 유기 발광 표시 장치의 품질 및 생산성 향상을 위해서 발광 소자의 효율, 수명 향상 및 소비 전력 저감 등을 위한 다양한 구조가 제안되고 있다.

이에 따라, 하나의 스택(stack) 즉, 하나의 발광 유닛을 적용하는 발광 소자 구조뿐만 아니라, 향상된 효율 및 수명 특성을 구현하기 위해 복수의 스택, 즉 복수의 발광 유닛의 적층을 이용하는 탠덤(Tandem) 구조의 발광 소자가 제안되고 있다.

이와 같은 탠덤 구조, 즉, 제1 발광 유닛과 제2 발광 유닛의 적층을 이용한 2 스택 구조의 발광 소자는 전자와 정공의 재결합(recombination)을 통해 발광이 일어나는 발광 영역이 제1 발광 유닛과 제2 발광 유닛 각각에 위치하며, 제1 발광 유닛의 제1 발광층과 제2 발광 유닛의 제2 발광층에서 각각 발광하는 빛이 보강 간섭을 일으키면서 단일 스택 구조의 발광 소자 대비 높은 휘도를 제공할 수 있다.

또한, 발광 소자에 있어서 하나의 화소를 구성하는 복수의 서브 화소들 간의 거리는 유기 발광 표시 장치가 고해상도로 갈수록 작아지게 되는데, 발광층(emission layer: EML)을 제외한 정공 주입층(EIL), 정공 수송층(HTL), 전하 생성층(CGL), 전자 주입층(EIL), 전자 수송층(ETL) 등과 같은 보조 유기층들은 공통 마스크(Common Mask)를 이용하여 복수 개의 서브 화소 모두에 대응되도록 증착 되어 공통층(common layer)으로 형성되며, 각각 상이한 파장의 빛을 발생시키는 복수의 서브 화소 내 발광층은 파인 메탈 마스크(fine metal mask)를 이용하여 각각의 서브 화소에 대응되도록 개별적으로 증착 되어 형성될 수 있다.

위와 같은 발광 소자의 경우, 애노드와 캐소드 사이에 전압이 인가될 때, 상기와 같이 발광 소자 내 형성된 공통층을 통해 발광 소자의 수평 방향으로 수평 누설 전류(lateral leakage current)가 발생하면서, 발광이 요구되는 서브 화소뿐만 아니라 인접하여 위치하는 원하지 않는 서브 화소가 발광하면서 나타나는 혼색 불량이 발생하고 있다.

위와 같은 혼색 불량은 단일 스택 구조의 발광 소자 대비 빛의 보강 간섭을 이용하는 제1 발광 유닛과 제2 발광 유닛의 적층을 이용한 2 스택 구조의 발광 소자에 있어서 더 심하게 나타날 수 있다.

이에 본 발명에서는, 도 3 및 도 4에 도시된 바와 같이, 복수의 서브 화소(SP) 사이에 복수의 트렌치 패턴(140)을 형성하여 이웃하는 서브 화소(SP)간 공통층 및 캐소드(123)를 일부 단선 시킴으로써 멀티 스택 구조의 표시 장치의 구동 시, 누설 전류를 최소화하는 것을 특징으로 한다.

다시 도 3 내지 도 5를 참조하면, 애노드(121) 및 평탄화층(115) 위에 뱅크(116)가 배치될 수 있다. 뱅크(116)는 복수의 서브 화소(SP)를 구분하기 위해, 복수의 서브 화소(SP) 사이에 배치된 절연층이다.

뱅크(116)는 애노드(121)의 일부를 노출시키는 개구부(OP)를 포함할 수 있다. 뱅크(116)는 애노드(121)의 에지 또는 가장자리 부분을 덮도록 배치된 유기 절연 물질일 수 있다. 뱅크(116)는 예를 들어, 폴리이미드(polyimide), 아크릴(acryl) 또는 벤조사이클로부텐(Benzocyclobutene: BCB)계 수지로 이루어질 수 있으나, 이에 제한되는 것은 아니다.

뱅크(116) 위에 적어도 하나의 스페이서(160)가 배치될 수 있다.

스페이서(160)는 발광 소자(120)를 형성할 때, 증착 마스크와 일정 거리를 유지하기 위해 뱅크(116) 위에 배치될 수 있다. 즉, 스페이서(160)에 의해 증착 마스크와 스페이서(160) 아래의 뱅크(116) 및 애노드(121)는 증착 마스크와 일정 거리를 유지할 수 있고, 접촉으로 인한 손상을 방지할 수 있다. 스페이서(160)는 증착 마스크와 접촉하는 면적을 최소화하도록, 상부로 갈수록 폭이 좁아지는 형태, 예를 들어, 테이퍼 형상으로 이루어질 수 있다.

애노드(121) 및 뱅크(116) 위에 유기층(122)이 배치될 수 있다. 이때, 유기층(122)은 트렌치 패턴(140) 바닥에는 형성되나, 측면에는 형성되지 않아 트렌치 패턴(140)에 의해 이웃하는 서브 화소(SP) 사이에 유기층(122)이 일부 단선될 수 있다.

유기층(122)은 복수의 서브 화소(SP) 각각에 배치되는 발광층 및 복수의 서브 화소(SP)에 공통으로 배치되는 공통층을 포함할 수 있다. 발광층은 특정 색상의 광을 발광하기 위한 유기층으로, 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3) 각각에 서로 다른 발광층이 배치될 수 있다. 다만, 본 발명이 이에 제한되는 것은 아니며, 모든 서브 화소(SP) 각각에 복수의 발광층을 구비하여 백색을 발광할 수도 있다.

공통층은 발광층의 발광 효율을 개선하기 위해서 배치되는 유기층이다. 공통층은 복수의 서브 화소(SP)에 걸쳐 하나의 층으로 형성될 수 있다. 즉, 복수의 서브 화소(SP) 각각의 공통층은 서로 연결되어 일체로 이루어질 수 있다. 이때, 공통층은 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층, 전하 생성층 등을 포함할 수 있으나, 이에 제한되는 것은 아니다.

유기층(122) 위에 캐소드(123)가 배치될 수 있다.

캐소드(123)는 유기층(122)에 전자를 공급하므로, 일함수가 낮은 도전성 물질로 이루어질 수 있다. 캐소드(123)는 복수의 서브 화소(SP)에 걸쳐 하나의 층으로 형성될 수 있다. 즉, 복수의 서브 화소(SP) 각각의 캐소드(123)는 서로 연결되어 일체로 이루어질 수도 있다. 이때, 캐소드(123)는 예를 들어, 인듐 주석 산화물(Indium Tin Oxide; ITO), 인듐 아연 산화물(Indium Zin Oxide; IZO) 등과 같은 투명 도전성 물질 또는 이테르븀(Yb) 합금으로 형성될 수 있고, 금속 도핑층이 더 포함될 수도 있으며, 이에 제한되지 않는다. 한편, 도면에 도시되지는 않았으나, 캐소드(123)는 저전위 전원 배선과 전기적으로 연결되어 저전위 전원 신호를 공급받을 수 있다.

한편, 전술한 바와 같이 복수의 발광 소자(120)의 공통층은 복수의 서브 화소(SP) 전체에 걸쳐 하나의 층으로 형성될 수 있다. 복수의 서브 화소(SP)의 발광 소자(120)가 공통층을 공유하는 구조로 형성됨에 따라, 특정 서브 화소(SP)의 발광 소자(120)를 발광시킬 때 이웃한 서브 화소(SP)의 발광 소자(120)로 전류가 흐르는 현상, 즉 전류 누설 현상이 발생할 수 있다. 전류 누설 현상은 의도치 않은 다른 서브 화소(SP)의 발광 소자(120)가 발광하게 되어, 복수의 서브 화소(SP) 간의 혼색을 유발하고 소비 전력을 증가시킬 수 있다. 또한, 누설 전류에 의해 색 이상 및 얼룩 등이 시인되어 표시 품질이 저하될 수 있다. 예를 들어, 복수의 서브 화소(SP) 중의 제1 서브 화소(SP1)만 발광하는 경우에, 제1 서브 화소(SP1)의 발광 소자(120)를 구동하기 위해 공급된 전류 중 일부가 공통층을 통해 인접한 제2 서브 화소(SP2) 및/또는 제3 서브 화소(SP3)로 누설될 수 있다.

이에, 본 발명의 제1 실시예에 따른 표시 장치(100)에서는 복수의 서브 화소(SP) 사이에 트렌치 패턴(140)을 배치하여 발광 소자(120)의 공통층을 통한 누설 전류를 최소화하는 것을 특징으로 한다. 먼저, 복수의 서브 화소(SP) 사이에 복수의 트렌치 패턴(140)이 형성되고, 복수의 트렌치 패턴(140)을 따라 공통층 및 캐소드(123)가 증착 되므로, 누설 전류가 흐르는 경로의 길이를 증가시킬 수 있다. 누설 전류의 경로가 되는 공통층이 복수의 트렌치 패턴(140) 및 뱅크(116)를 따라 형성되므로, 공통층의 길이가 기존보다 늘어날 수 있고, 누설 전류의 경로의 길이가 증가할 수 있다. 따라서, 누설 전류가 흐르는 경로의 길이를 증가시켜 저항을 증가시킬 수 있고, 누설 전류가 인접한 서브 화소(SP)의 발광 소자(120)로 흐르는 것을 감소시킬 수 있다.

또한, 본 발명의 제1 실시예에 따른 표시 장치(100)는 트렌치 패턴(140)에 의해 이웃하는 서브 화소(SP) 사이의 공통층 및 캐소드(123)가 적어도 일부에서 단선될 수 있다. 따라서, 이웃한 서브 화소(SP)로 흐르는 누설 전류가 최소화될 수 있다.

한편, 표시 장치(100)의 외곽부에는 버퍼층(111), 게이트 절연층(112), 층간 절연층(113) 및 패시베이션층(114)이 비표시 영역(NA)까지 연장, 형성될 수 있다.

또한, 그 위에 평탄화층(115) 및 뱅크(116)가 비표시 영역(NA)의 일부까지 형성될 수 있다.

뱅크(116)는 평탄화층(115)을 덮도록 형성될 수 있으나, 이에 제한되지 않는다.

도시하지 않았지만, 캐소드(123)가 형성된 기판(110) 상부에 폴리머 등의 유기물질로 이루어진 캡핑층(capping layer)이 형성될 수 있다. 다만, 본 발명이 이에 제한되지 않으며, 필요에 따라 캡핑층을 형성하지 않을 수도 있다.

캡핑층은 유기물질이나 무기물질로 형성할 수 있으며, 열 증착 방식으로 형성되기 때문에 두께가 비교적 얇아 트렌치 패턴(140)에 의해 이웃하는 서브 화소(SP) 사이에서 적어도 일부에서 단선될 수 있다. 예를 들면, 캡핑층은 약 0.1μm의 두께를 가질 수 있다.

캡핑층은 탑 에미션 방식의 경우 특정 굴절률로 되어 있어 빛을 모아주어 빛의 방출을 향상시키는 역할을 할 수 있으며, 바텀 에미션 방식의 경우 발광 소자(120)의 캐소드(123)에 대한 완충 역할을 한다.

캡핑층은 하나의 광학 조절층의 역할을 할 수도 있다. 캡핑층은 외부와의 굴절률 차이를 조절함으로써 캡핑층과 외부의 경계 면에서 반사율을 증가시킬 수 있다. 이러한 반사율 증가를 통해 캡핑층은 특정 파장에서의 마이크로 캐비티 효과를 구현할 수도 있다. 이때, 캡핑층은 서브 화소(SP1, SP2, SP3)별로 상이한 두께로 형성될 수도 있다.

캡핑층 위에는 본 발명에 따른 버퍼층(155)이 형성되며, 그 위에 다층으로 구성된 봉지층(150)이 형성될 수 있다.

참고로, 발광 소자를 포함하여 유기물을 사용하는 소자는 대기 중 기체들, 특히 수분 또는 산소에 매우 취약하며, 열에 대해서도 내구성이 약해 철저한 봉지 공정이 요구된다.

만약, 적절한 봉지 공정이 수반되지 않는 경우, 소자 수명이 급격하게 저하되고, 소자 내 흑점(dark spot)이 형성되어 제품의 결함으로 이어질 수 있다. 반대로, 소자 제작 과정에서 적절한 봉지 공정이 적용되는 경우, 소자의 신뢰성을 확보할 수 있으며, 고품질 소자의 생산이 가능하다.

통상적으로 이러한 봉지 과정은 크게 두 종류의 방식으로 구분된다.

하나는, 유리나 금속의 덮개 내에 흡습제(getter)를 부착한 후, 이를 낮은 투수성을 갖는 접착제를 이용하여 소자에 부착하는 덮개 방식이 있다. 다른 하나는, 여러 종류의 막을 적층 하여 발광 소자에 부착하거나, 발광 소자 위에 직접 막을 증착 하는 박막 방식이 있다.

이 중 박막 방식에서 사용되는 막은 우수한 산소 차단 및 수증기 차단 특성을 갖는 물질들이 주로 사용되고, 증착을 위하여 화학 기상 증착(Chemical Vapor Deposition; CVD), 플라즈마 촉진 화학 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD), 원자층 증착(Atom Layer Deposition; ALD) 방식 등이 사용될 수 있다.

봉지층(150)을 구체적으로 설명하면, 발광 소자(120)가 형성된 기판(110)의 상면에 캡핑층이 형성되고, 그 위에 1차 보호막(150a)과 유기막(150b) 및 2차 보호막(150c)이 차례대로 형성되어 봉지수단인 봉지층(150)을 구성한다. 다만, 봉지층(150)을 구성하는 무기막들과 유기막들의 수는 이에 제한되지 않는다.

1차 보호막(150a)의 경우 무기절연막으로 이루어져 있어 하부 단차에 의해 스택 커버리지(stack coverage)가 좋지 않으나, 유기막(150b)이 평탄화 역할을 하기 때문에 2차 보호막(150c)은 하부 막에 의한 단차에 영향을 받지 않는다. 또한, 폴리머로 이루어진 유기막(150b)의 두께가 충분히 두껍기 때문에 이물에 의한 크랙(crack)도 보완할 수 있다.

2차 보호막(150c)을 포함하는 기판(110) 전면에는 봉지를 위해 다층으로 이루어진 보호필름이 대향하여 위치할 수 있고, 봉지층(150)과 보호필름 사이에는 투명하며 접착 특성을 갖는 점착제가 개재될 수 있다.

보호필름 위에는 외부로부터 입사된 광의 반사를 막기 위한 편광판이 부착될 수 있다.

한편, 본 발명의 제1 실시예의 경우, 유기막(150b)은 잉크젯 방식으로 형성될 수 있다. 이에, 외곽부의 비표시 영역(NA)에는 폴리머로 이루어진 유기막(150b)의 흐름을 제어하기 위해 복수의 댐(170a, 170b, 170c)이 구비될 수 있다. 또한, 댐(170a, 170b, 170c)은 외부로부터의 수분 침투를 차단하는 역할을 할 수 있다.

이에, 1차 보호막(150a)은 댐(170a, 170b, 170c) 상부를 포함하여 비표시 영역(NA)의 일단까지 연장, 형성될 수 있으나, 유기막(150b)은 댐(170a, 170b, 170c) 전 까지만 형성될 수 있으며, 2차 보호막(150c)이 유기막(150b)을 덮어 보호할 수 있다.

한편, 서브 화소(SP)간 누설 전류를 방지하기 위해 서브 화소(SP) 사이에 트렌치 패턴(140)을 형성하고 있으나, 봉지층(150)의 1차 보호막(150a)이 트렌치 패턴(140) 내에 완전하게 증착 되지 않아 신뢰성 평가에서 불량이 발생하게 된다. 즉, 무기막의 1차 보호막(150a)을 트렌치 패턴(140) 위에 바로 증착하게 되면, 트렌치 패턴(140) 가운데에 공간(void)이 생기며 증착되어, 스텝 커버리지(step coverage)가 좋지 않게 된다. 이 경우 1차 보호막(150a)이 제대로 증착되지 않아 신뢰성 불량을 유발하게 된다. 또한, 이로 인해 명암 얼룩이나 휘점 등의 표시 품질 불량이 발생하게 된다.

특히, 1차 보호막(150a)의 무기막은 이물을 완전히 덮도록 증착 되지 않아 봉지층(150)의 성막 불량을 야기한다. 즉, 1차 보호막(150a)이 이물의 역 테이퍼 부분을 완전히 덮지 못해 역 테이퍼 부분에 틈(seam)이 형성되게 된다.

이에, 본 발명은, 봉지층(150)의 성막 전에, 개시제를 이용한 화학 기상 증착(Initiated Chemical Vapor Deposition; iCVD) 방식으로 트렌치 패턴(140) 내에 버퍼층(155)을 증착하는 것을 특징으로 한다. iCVD 방식의 버퍼층(155)은 트렌치 패턴(140)의 내면을 덮도록 증착될 수 있으며, 버퍼층(155)의 두께가 충분히 얇다면 트렌치 패턴(140)의 내부 형상을 따라 증착될 수 있다. 다만, 본 발명이 이에 제한되지 않으며, 증착 조건에 따라 트렌치 패턴(140) 내를 완전히 채우도록 증착될 수도 있다.

또한, 본 발명의 버퍼층(155)은 스페이서(160)의 굴곡을 따라 스페이서(160) 위에 증착될 수 있다.

본 발명의 제1 실시예의 버퍼층(155)은 0.3μm-1.0μm의 두께를 가질 수 있고, 1차 보호막(150a)과 유기막(150b) 및 2차 보호막(150c)은 각각 0.3μm-1.0um, 1.0μm-11.0um 및 0.3μm-1.0μm의 두께를 가질 수 있다.

이때, 버퍼층(155)은 약 1.45-1.60의 굴절률을 가지며, 1차 보호막(150a) 및 2차 보호막(150c)은 약 1.4-1.9의 굴절률을 가질 수 있다.

버퍼층(155)은 외곽부의 비표시 영역(NA)까지 연장, 형성될 수 있다.

비표시 영역(NA)까지 연장, 형성된 버퍼층(155)은 복수의 댐(170a, 170b, 170c)의 굴곡을 따라 복수의 댐(170a, 170b, 170c) 위에 증착될 수 있다.

특히, iCVD 방식으로 형성된 버퍼층(155)은 그 상부의 1차 보호막(150a)의 무기막과 반응하지 않아 1차 보호막(150a)이 원활하게 증착될 수 있다.

iCVD 방식은 액상 공정으로 알려진 자유 라디칼(free radical)을 이용한 연쇄 중합 반응을 이용하는 것으로, 개시제(initiator) 및 모노머(monomer)를 기화시켜 기상에서 고분자 반응이 이루어지게 함으로써, 고분자 박막을 기판의 표면에 증착 시키는 방식이다. 이때, 개시제 및 모노머는 단순히 혼합하는 경우 중합 반응이 일어나지 않으나, 기상 반응기 내에 위치한 고온의 필라멘트에 의해 개시제가 분해되어 라디칼이 생성되면, 이에 의한 모노머가 활성화되어 연쇄 중합 반응이 이루어질 수 있다.

iCVD 방식은 유기 용매 또는 기타 첨가물 없이도 모노머 및 라디칼만을 이용하여 반응을 일으키기 때문에 기존 액상 공정을 통한 고분자 합성법 보다 높은 순도의 박막을 생성할 수 있다. 즉, iCVD 방식은 유기 용매를 사용하지 않아 각종 불순물에 의한 문제가 발생하지 않으며, 건조 공정이므로 다양한 종류의 기판에 증착이 가능하며, 상온에서 진행되기 때문에 열에 의한 발광 소자에 대한 손상이 없는 장점이 있다.

이와 같이 본 발명의 제1 실시예는, 1차 보호막(150a) 하부에 iCVD 방식의 버퍼층(155)을 증착하여 트렌치 패턴(140)의 내면을 덮음으로써 봉지층(150)의 성막 불량을 방지할 수 있게 된다. 이에, 표시 장치(100)의 신뢰성을 향상시키고, 명암 얼룩이나 휘점 등의 표시 품질 불량을 방지하여 표시 품질을 향상시킬 수 있게 된다.

그리고, iCVD 방식의 버퍼층(155)은 잉크젯 방식의 유기막(150b)과 달리 공정 조건에 따라 등각으로(conformal), 또는 평탄하게(flat) 증착될 수 있다. 또한, iCVD 방식의 버퍼층(155)은 공정 조건에 따라 유동성으로(flowable) 증착될 수도 있다.

도 6은 iCVD 버퍼층의 공정 조건을 보여주는 표다.

도 7a 내지 도 7d은 iCVD 버퍼층의 표면 특성을 보여주는 사진이다.

도 8a 내지 도 8d은 iCVD 버퍼층의 표면 특성을 보여주는 다른 사진이다.

도 6은 개시제와 모노머의 종류를 포함하여 iCVD 버퍼층의 공정 조건을 예로 들어 보여주는 표다.

도 7a 내지 도 7d는 1μm의 깊이의 트렌치 패턴 위에 증착된 iCVD 버퍼층의 표면 특성을 예로 보여주는 SEM(Scanning Electron Microscope) 사진이다.

도 8a 내지 도 8d는 5μm의 깊이의 트렌치 패턴 위에 증착된 iCVD 버퍼층의 표면 특성을 예로 보여주는 SEM 사진이다.

도 7a 내지 도 7d는 트렌치 패턴의 종횡 비(aspect ratio)가 1:5인 경우이며, 도 8a 내지 도 8d는 트렌치 패턴의 종횡 비가 5:5인 경우이다.

도 7a와 도 8a가 도 6의 #1에 따라 증착된 버퍼층의 표면 특성을 보여주고, 도 7b와 도 8b가 도 6의 #2에 따라 증착된 버퍼층의 표면 특성을 보여주고 있다. 도 7c와 도 8c가 도 6의 #3에 따라 증착된 버퍼층의 표면 특성을 보여주고, 도 7d와 도 8d가 도 6의 #4에 따라 증착된 버퍼층의 표면 특성을 보여주고 있다.

도 6을 참조하면, iCVD 버퍼층의 증착에, 예로 터트-부틸 페록사이드(Tert-Butyl Peroxide, TBPO)의 개시제를 사용하는 한편, 글리시딜 메타크릴레이트(Glycidyl Methacrylate; GMA)의 모노머1 또는 2-하이드록시에틸 아클릴산(2-Hydroxyethyl Acrylate; HEA)의 모노머2를 사용하였다. 다만, 이에 제한되는 것은 아니며, 모노머로 에틸렌 글리콜 디아크릴레이트(Ethylene Glycol Diacrylate; EGDA)를 사용할 수도 있다. 본 발명에 사용되는 모노머는 아크릴 계열 이외에 스티렌 계열 또는 실록산 계열 등이 있다. 이 경우 iCVD 버퍼층은 두께 0.5μm 기준으로 약 1.50 내지 1.51의 굴절률을 가질 수 있으며, 두께가 증가하여도 큰 변화는 없는 것을 알 수 있다. 또한, iCVD 버퍼층은 모노머의 재료와 상관없이 가시광선 영역에서 투과율이 약 100%로 잉크젯 방식의 버퍼층과 동등한 것을 알 수 있다.

개시제와 모노머2의 유량, 개시제와 모노머1, 2의 온도 및 압력 등의 조건은 동일하게 설정한 상태에서 모노머1의 유량을 변경하며, 증착된 iCVD 버퍼층의 표면 특성을 관찰하였다.

이때, 개시제와 모노머2의 유량은, 각각 30sccm과 28sccm이고, 개시제와 모노머1, 2의 온도는 각각 30℃, 30℃ 및 45℃이며, 필라멘트와 스테이지 및 챔버의 온도는 각각 140℃와 30℃ 및 70℃이고, 챔버의 압력은 200mTorr일 수 있다.

이 상태에서 모노머1의 유량을 45sccm, 56sccm, 84sccm 및 112sccm으로 변경하였다.

그 결과, 도 7a 내지 도 7d 및 도 8a 내지 도 8d를 참조하면, 도 6의 #1, #2의 경우 유동성으로(flowable) 증착되고, #3, #4의 경우 등각으로(conformal) 증착된 것을 알 수 있다. 다만, #1에서 트렌치 패턴의 종횡 비가 1:5인 경우에는 도 7a에서와 같이 유동성으로(flowable) 증착된 것을 알 수 있으나, 트렌치 패턴의 종횡 비가 5:5인 경우에는 도 8a에서와 같이 박막이 트렌치 패턴을 완전히 덮어주지는 못하는 것을 알 수 있다. 박막이 등각으로(conformal) 증착되는지 유동성으로(flowable) 증착되는지는 모노머의 분율에 의해 결정될 수 있다. 일 예로, 모노머1과 모노머2의 분율이 약 1.6:1 내지 2:1인 경우에 박막이 유동성으로(flowable) 증착될 수 있고, 약 3:1 내지 4:1인 경우에 박막이 등각으로(conformal) 증착될 수 있으나, 이에 제한되지 않는다.

여기서, 모노머1이 메인 모노머로 사용될 수 있고, 모노머2가 서브 모노머로 사용될 수 있으나, 이에 제한되지 않으며, 2가지 이상의 모노머의 공중합으로 분율에 따라 박막이 등각으로(conformal) 증착되거나 유동성으로(flowable) 증착될 수 있다.

도 9는 이물 상부에 증착된 봉지층의 성막 상태를 보여주는 사진이다.

도 10a 내지 도 10d는 이물 상부에 증착된 iCVD 버퍼층의 성막 상태를 보여주는 사진이다.

도 9는 기판 상부에 기존처럼 무기막의 1차 보호막을 바로 증착한 경우이며, 도 10a 내지 도 10d는 기판 상부에 iCVD 버퍼층을 증착한 후에 1차 보호막을 증착한 경우이다.

도 9를 참조하면, 1차 보호막의 무기막은 이물의 역 테이퍼 부분을 완전히 덮지 못해 역 테이퍼 부분에 틈(seam)이 형성되는 것을 알 수 있다.

반면, 도 10a 내지 도 10d를 참조하면, 기판 상부에 iCVD 버퍼층을 증착한 후에 1차 보호막을 증착한 경우는 이물의 형태에 상관없이 iCVD 버퍼층 및 무기막이 이물의 역 테이퍼 부분을 완전히 덮도록 증착되는 것을 알 수 있다. 그 결과, iCVD 버퍼층은 이물의 형태와 상관없이 이물 위에 틈(seam) 없이 증착 가능한 것을 알 수 있다. 즉, iCVD 버퍼층은 역 테이퍼 부분에 틈(seam) 없이 증착할 수 있다.

참고로, 이물은 캡핑층 상부에 형성될 가능성이 큰데, 발광 소자에서부터 캡핑층 까지는 하나의 진공 챔버에서 진행될 수 있지만, 봉지층은 다른 공정 챔버에서 진행됨에 따라 캡핑층 상부에 이물이 형성될 가능성이 크다.

한편, 본 발명의 유기막도 iCVD 방식으로 증착할 수 있으며, 이를 다음의 도 11 및 도 12를 참조하여 상세히 설명한다.

도 11은 본 발명의 제2 실시예에 따른 표시 장치 일부의 단면도이다.

도 12는 도 11의 표시 장치의 외곽부를 보여주는 단면도이다.

도 11 및 도 12의 표시 장치는 전술한 도 4 및 도 5의 표시 장치(100)와 비교하여 봉지층(250)의 유기막(250c)의 구성만 상이할 뿐, 다른 구성은 실질적으로 동일하므로, 중복 설명은 생략한다. 동일한 구성에 대해서는 동일한 도면 부호를 사용하기로 한다.

도 11 및 도 12를 참조하면, 본 발명의 제2 실시예에 따른 표시 장치는, 전술한 도 4 및 도 5의 표시 장치와 실질적으로 동일하게 기판(110), 버퍼층(111), 게이트 절연층(112), 층간 절연층(113), 패시베이션층(114), 평탄화층(115), 뱅크(116), 고전위 전원 배선, 스캔 배선, 데이터 배선, 초기화 신호 배선, 발광 제어 신호 배선, 제5 트랜지스터(T5), 발광 소자(120), 스페이서(160), 버퍼층(255) 및 봉지층(250)을 포함할 수 있다.

도 11에서는 설명의 편의를 위해 하나의 서브 화소의 화소 회로의 복수의 트랜지스터 및 커패시터 중 제5 트랜지스터(T5)만을 도시하였다.

복수의 서브 화소는 빛을 발광하는 개별 단위로, 복수의 서브 화소 각각에는 발광 소자(120)가 배치될 수 있다.

복수의 서브 화소 사이에 복수의 스페이서(160)가 배치될 수 있다.

또한, 복수의 서브 화소 사이에 복수의 트렌치 패턴(140)이 배치될 수 있다. 복수의 트렌치 패턴(140)은 뱅크(116)의 상부 두께 일부가 제거되어 형성될 수 있으나, 본 발명이 이에 제한되는 것은 아니며, 뱅크(116)의 두께 전부가 제거되어 형성될 수도 있다.

트렌치 패턴(140)에 의해 이웃하는 서브 화소 사이의 유기층(122) 및 캐소드(123)가 일부 단선될 수 있다.

이러한 트렌치 패턴(140)은 멀티 스택(multi stack) 구조에서 발생하는 측면 누설 전류를 최소화할 수 있다.

즉, 애노드(121) 및 뱅크(116) 위에 유기층(122) 및 캐소드(123)가 배치될 수 있다. 이때, 유기층(122) 및 캐소드(123)는 트렌치 패턴(140) 바닥에는 형성되나, 측면에는 형성되지 않아 이웃하는 서브 화소 사이에 유기층(122) 및 캐소드(123)가 적어도 일부에서 단선될 수 있다. 따라서, 이웃한 서브 화소로 흐르는 누설 전류가 최소화될 수 있다.

한편, 표시 장치의 외곽부에는 버퍼층(111), 게이트 절연층(112), 층간 절연층(113) 및 패시베이션층(114)이 비표시 영역(NA)까지 연장, 형성될 수 있다.

도시하지 않았지만, 캐소드(123)가 형성된 기판(110) 상부에 폴리머 등의 유기물질로 이루어진 캡핑층(capping layer)이 형성될 수 있다.

캡핑층 위에는 본 발명에 따른 버퍼층(255)이 형성되며, 그 위에 다층으로 구성된 봉지층(250)이 형성될 수 있다.

본 발명에 따른 봉지층(250)은, 버퍼층(255) 위에 형성되는 1차 보호막(250a), 1차 보호막(250a) 위에 형성되는 유기막(250b) 및 유기막(250b) 위에 형성되는 2차 보호막(250c)을 포함하여 구성될 수 있으나, 이에 제한되지 않는다.

1차 보호막(250a) 및 2차 보호막(250c)은 무기절연막으로 이루어질 수 있고, 유기막(250b)은 iCVD의 유기절연막으로 이루어질 수 있다.

이 경우, 전술한 본 발명의 제1 실시예와 달리 외곽부의 비표시 영역(NA)에 복수의 댐을 구비할 필요가 없어 베젤 폭이 감소되는 효과를 제공한다. 즉, 댐은 액상 공정인 잉크젯 공정에서 잉크가 경화(curing)될 때 퍼져서 넘치는 것을 방지하는 물리적 구조물인데, iCVD 공정은 기상 증착이기 때문에 잉크처럼 퍼져서 넘치는 문제가 발생하지 않는다. 이에, 댐을 제거할 수 있고, 그 결과 베젤 폭이 전술한 제1 실시예보다 W만큼 감소되는 효과를 제공한다.

이에, 1차 보호막(250a)은 비표시 영역(NA)의 일단까지 연장, 형성되는 반면, 유기막(250b) 및 2차 보호막(250c)은 비표시 영역(NA)의 일부까지만 연장, 형성될 수 있으며, 2차 보호막(250c)이 유기막(250b)을 덮어 보호할 수 있다.

아울러, 습식(wet) 공정인 잉크젯 방식은 고해상도 헤드(head)와 점도가 낮은 재료를 사용해도 1μm 이하의 두께를 구현하기 어려우나, iCVD 공정은 건식(dry) 공정으로 두께를 증착 시간으로 조절할 수 있어 1μm 이하의 두께를 구현할 수 있고, 1μm 내외의 두께도 안정적으로 구현할 수 있다.

이에, 표시 영역(AA)에서도 봉지층(250)의 두께를 얇게 할 수 있어, 소자 내부에서 전반사되는 광량을 줄이고, 고해상도 패널에서의 색시야각 개선 및 혼색 방지 등이 가능한 이점이 있다. 즉, 고해상도 패널에서는 화소의 피치, 즉 화소 간 거리가 줄어드는데, 기존 두께의 봉지층을 사용할 경우 광경로가 이웃하는 화소를 침범하여 혼색이 발생하거나 색시야각이 작아질 수 있다.

한편, 전술한 바와 같이 본 발명은, 봉지층(250)의 성막 전에, iCVD 방식으로 트렌치 패턴(140) 내에 버퍼층(255)을 증착하는 것을 특징으로 한다. iCVD 방식의 버퍼층(255)은 트렌치 패턴(140)의 내면을 덮도록 등각으로(conformal) 증착될 수 있으며, 증착 조건에 따라 트렌치 패턴(140) 내를 완전히 채우도록 증착될 수도 있다.

또한, 본 발명의 버퍼층(255)은 스페이서(160)의 굴곡을 따라 스페이서(160) 위에 증착될 수 있다.

버퍼층(255)은 외곽부의 비표시 영역(NA)의 일단까지 연장, 형성될 수 있다.

비표시 영역(NA)까지 연장, 형성된 버퍼층(255) 위에 1차 보호막(250a)이 증착될 수 있다.

특히, iCVD 방식으로 형성된 버퍼층(255)은 그 상부의 1차 보호막(250a)의 무기막과 반응하지 않아 1차 보호막(250a)이 원활하게 증착될 수 있다.

본 발명의 제2 실시예의 버퍼층(255)은 0.3μm-1.0μm의 두께를 가질 수 있고, 1차 보호막(250a)과 유기막(250b) 및 2차 보호막(250c)은 각각 0.3μm-1.0um, 0.3μm-1.5um 및 0.3μm-1.0μm의 두께를 가질 수 있다. 이 경우 전체 두께는 1.2μm-4.5μm로 전술한 제1 실시예의 1.9μm-14.0μm에 비해 줄어든 것을 알 수 있다.

이때, 버퍼층(255)은 약 1.45-1.60의 굴절률을 가지며, 1차 보호막(250a) 및 2차 보호막(250c)은 약 1.4-1.9의 굴절률을 가질 수 있다.

이와 같이 본 발명의 제2 실시예는, 1차 보호막(250a) 하부에 iCVD 방식으로 버퍼층(255)을 증착하여 트렌치 패턴(240)의 내면을 덮음으로써 봉지층(250)의 성막 불량을 방지할 수 있게 된다.

또한, 본 발명의 제2 실시예는, 공정 중에 이물이 발생하더라도, iCVD 방식의 버퍼층(255)이 이물의 역 테이퍼 부분을 완전히 덮도록 증착되는 것을 특징으로 한다. 이에 따라, 이물 상부에 버퍼층(255) 및 1차 보호막(250a)이 틈(seam) 없이 증착될 수 있다.

한편, 본 발명의 iCVD 버퍼층은 트렌치 패턴 내부를 포함하여 트렌치 패턴을 완전히 덮도록 유동성으로(flowable) 증착될 수 있고, 이를 다음의 도 13을 참조하여 상세히 설명한다.

도 13은 본 발명의 제3 실시예에 따른 표시 장치 일부의 단면도이다.

도 13의 본 발명의 제3 실시예의 표시 장치는 전술한 도 11의 표시 장치와 비교하여 iCVD 버퍼층(355)이 유동성으로(flowable) 증착되는 것만 상이할 뿐, 다른 구성은 실질적으로 동일하므로, 중복 설명은 생략한다. 동일한 구성에 대해서는 동일한 도면 부호를 사용하기로 한다.

도 13을 참조하면, 본 발명의 제3 실시예에 따른 표시 장치는, 전술한 도 11의 표시 장치와 실질적으로 동일하게 기판(110), 버퍼층(111), 게이트 절연층(112), 층간 절연층(113), 패시베이션층(114), 평탄화층(115), 뱅크(116), 고전위 전원 배선, 스캔 배선, 데이터 배선, 초기화 신호 배선, 발광 제어 신호 배선, 제5 트랜지스터(T5), 발광 소자(120), 스페이서(160), 버퍼층(355) 및 봉지층(250)을 포함할 수 있다.

도 13에서는 설명의 편의를 위해 하나의 서브 화소의 화소 회로의 복수의 트랜지스터 및 커패시터 중 제5 트랜지스터(T5)만을 도시하였다.

또한, 복수의 서브 화소 사이에 복수의 트렌치 패턴(140)이 배치될 수 있다.

캡핑층 위에는 본 발명에 따른 버퍼층(355)이 형성되며, 그 위에 다층으로 구성된 봉지층(250)이 형성될 수 있다.

본 발명에 따른 봉지층(250)은, 버퍼층(355) 위에 형성되는 1차 보호막(250a), 1차 보호막(250a) 위에 형성되는 유기막(250b) 및 유기막(250b) 위에 형성되는 2차 보호막(250c)을 포함하여 구성될 수 있으나, 이에 제한되지 않는다.

이 경우, 전술한 본 발명의 제2 실시예와 동일하게 외곽부의 비표시 영역에 복수의 댐을 구비할 필요가 없어 베젤 폭이 감소되는 효과를 제공한다.

본 발명의 제3 실시예의 버퍼층(355)은 0.3μm-5.0μm의 두께를 가질 수 있고, 1차 보호막(250a)과 유기막(250b) 및 2차 보호막(250c)은 각각 0.3μm-1.0um, 0.3μm-1.5um 및 0.3μm-1.0μm의 두께를 가질 수 있다. 이 경우 전체 두께는 1.2μm-8.5μm로 전술한 제1 실시예의 1.9μm-14.0μm에 비해 줄어든 것을 알 수 있다. 제2 실시예와는, 버퍼층(355)의 두께만 상이할 뿐, 봉지층(250)의 두께는 동일 할 수 있다.

이때, 버퍼층(355)은 약 1.45-1.60의 굴절률을 가지며, 1차 보호막(250a) 및 2차 보호막(250c)은 약 1.4-1.9의 굴절률을 가질 수 있다.

한편, 본 발명의 제3 실시예는, 봉지층(250)의 성막 전에, iCVD 방식으로 버퍼층(355)을 트렌치 패턴(140) 내부를 포함하여 트렌치 패턴(140)을 완전히 덮도록 유동성으로(flowable) 증착하는 것을 특징으로 한다.

버퍼층(355)은 외곽부의 비표시 영역의 일단까지 연장, 형성될 수 있다.

비표시 영역까지 연장, 형성된 버퍼층(355) 위에 1차 보호막(250a)이 증착될 수 있다.

특히, iCVD 방식으로 형성된 버퍼층(355)은 그 상부의 1차 보호막(250a)의 무기막과 반응하지 않으며, 트렌치 패턴(140)을 완전히 덮도록 유동성으로(flowable) 증착됨에 따라 1차 보호막(250a)이 원활하게 증착될 수 있다. 그 결과 봉지층(250)의 성막 불량을 방지할 수 있게 된다.

또한, 공정 중에 이물이 발생하더라도, iCVD 방식의 버퍼층(355)이 이물을 포함하여 트렌치 패턴(140)을 완전히 덮도록 유동성으로(flowable) 증착됨에 따라 버퍼층(355) 및 1차 보호막(250a)이 틈(seam) 없이 증착될 수 있다. 아울러, 버퍼층(655)이 유동성으로(flowable) 증착됨에 따라 소자의 단차가 완화될 수 있다. 이에 봉지층(250)을 완화된 소자의 단차 상부에 형성함에 따라, 그 두께를 더 얇게 형성할 수 있고 순수 봉지 기능을 강화하는 데 이점이 있다.

한편, 본 발명은 스페이서가 역 테이퍼로 형성된 경우에도 적용 가능하며, 이를 다음의 도 14 내지 도 16을 참조하여 상세히 설명한다.

도 14는 본 발명의 제4 실시예에 따른 표시 장치 일부의 단면도이다.

도 15는 본 발명의 제5 실시예에 따른 표시 장치 일부의 단면도이다.

도 16은 본 발명의 제6 실시예에 따른 표시 장치 일부의 단면도이다.

도 14 내지 도 16의 본 발명의 제4, 제5 및 제6 실시예의 표시 장치는 각각 본 발명의 제1, 제2 및 제3 실시예에 따른 표시 장치와 비교하여 스페이서(460)가 역 테이퍼(taper)로 형성된 것만 상이할 뿐, 다른 구성은 실질적으로 동일하므로, 중복 설명은 생략한다. 동일한 구성에 대해서는 동일한 도면 부호를 사용하기로 한다.

도 14 내지 도 16을 참조하면, 본 발명의 제4, 제5 및 제6 실시예에 따른 표시 장치는, 전술한 제1, 제2 및 제3 실시예에 따른 표시 장치와 실질적으로 동일하게 기판(110), 버퍼층(111), 게이트 절연층(112), 층간 절연층(113), 패시베이션층(114), 평탄화층(115), 뱅크(116), 고전위 전원 배선, 스캔 배선, 데이터 배선, 초기화 신호 배선, 발광 제어 신호 배선, 제5 트랜지스터(T5), 발광 소자(120), 스페이서(460), 버퍼층(455, 655) 및 봉지층(150, 550)을 포함할 수 있다.

도 14 내지 도 16에서는 설명의 편의를 위해 하나의 서브 화소의 화소 회로의 복수의 트랜지스터 및 커패시터 중 제5 트랜지스터(T5)만을 도시하였다.

복수의 서브 화소 사이에 복수의 스페이서(460)가 배치될 수 있다. 본 발명의 제4, 제5 및 제6 실시예의 스페이서(460)는 역 테이퍼 형태를 가지는 것을 특징으로 한다. 즉, 스페이서(460)의 밑변의 길이가 윗변의 길이보다 짧은 것을 특징으로 한다.

트렌치 패턴(140)에 의해 이웃하는 서브 화소 사이의 일부의 유기층(122) 및 캐소드(123)가 단선될 수 있다.

캡핑층 위에는 본 발명에 따른 버퍼층(455, 655)이 형성되며, 그 위에 다층으로 구성된 봉지층(150, 550)이 형성될 수 있다.

본 발명에 따른 봉지층(150, 550)은, 버퍼층(455, 655) 위에 형성되는 1차 보호막(150a, 550a), 1차 보호막(150a, 550a) 위에 형성되는 유기막(150b, 550b) 및 유기막(150b, 550b) 위에 형성되는 2차 보호막(150c, 550c)을 포함하여 구성될 수 있으나, 이에 제한되지 않는다.

이때, 1차 보호막(150a, 550a) 및 2차 보호막(150b, 550b)은 무기절연막으로 이루어질 수 있다. 또한, 제4 실시예의 유기막(150b)은 잉크젯 방식의 유기절연막으로 이루어지며, 제5, 제6 실시예의 유기막(550b)은 iCVD의 유기절연막으로 이루어질 수 있다.

유기막(550b)이 iCVD의 유기절연막으로 이루어질 경우, 전술한 본 발명의 제2, 제3 실시예와 동일하게 외곽부의 비표시 영역에 복수의 댐을 구비할 필요가 없어 베젤 폭이 감소되는 효과를 제공한다.

한편, 본 발명의 제4, 제5 및 제6 실시예는, 봉지층(150, 550)의 성막 전에, iCVD 방식으로 버퍼층(455, 655)을 증착하는 것을 특징으로 한다.

이때, 본 발명의 제4, 제5 실시예에 따른 버퍼층(455)은 트렌치 패턴(140)의 내면을 덮도록 등각으로(conformal) 증착될 수 있으며, 버퍼층(455)의 두께가 충분히 얇다면 트렌치 패턴(140)의 내부 형상을 따라 증착될 수 있다. 다만, 이 경우 그 위에 증착되는 1차 보호막(150a, 550a)이 스페이서(460)의 역 테이퍼 부분을 완전히 덮지 못해 역 테이퍼 부분에 틈(seam)(도 14 및 도 15에 점선으로 도시)이 형성될 수 있다. 그러나, 이 경우에도 버퍼층(455)이 스페이서(460)의 역 테이퍼 부분을 틈(seam)이 형성되지 않게 완전히 덮도록 증착될 수 있다.

한편, 제6 실시예에 따른 버퍼층(655)은 트렌치 패턴(140) 내부를 포함하여 트렌치 패턴(140)을 완전히 덮도록 유동성으로(flowable) 증착될 수 있다. 이 경우 버퍼층(655)이 스페이서(460)의 역 테이퍼 부분을 충분한 두께로 덮도록 증착됨에 따라, 그 위에 1차 보호막(550a)이 틈(seam)이 형성되지 않게 증착될 수 있다. 버퍼층(455, 655)은 외곽부의 비표시 영역의 일단까지 연장, 형성될 수 있다.

비표시 영역까지 연장, 형성된 버퍼층(455, 655) 위에 1차 보호막(150a, 550a)이 증착될 수 있다.

특히, iCVD 방식으로 형성된 버퍼층(455, 655)은 그 상부의 1차 보호막(150a, 550a)의 무기막과 반응하지 않으며, 트렌치 패턴(140)의 내면을 덮거나 트렌치 패턴(140)을 완전히 덮도록 증착됨에 따라 1차 보호막(150a, 550a)이 원활하게 증착될 수 있다. 그 결과 봉지층(150, 550)의 성막 불량을 방지할 수 있게 된다.

또한, 공정 중에 이물이 발생하더라도, iCVD 방식의 버퍼층(455, 655)이 이물의 역 테이퍼 부분을 완전히 덮도록 증착되는 것을 특징으로 한다. 이에 따라, 이물 상부에 버퍼층(455, 655) 및 1차 보호막(150a, 550a)이 틈(seam) 없이 증착될 수 있다.

본 발명의 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.

본 발명의 다른 특징에 따르면, 표시 장치는, 상기 복수의 서브 화소 각각에 배치된 애노드, 상기 복수의 애노드 위에 배치된 유기층 및 상기 유기층 위에 배치된 캐소드를 더 포함하며, 상기 유기층 및 상기 캐소드는, 상기 트렌치 패턴에서 이웃하는 서브 화소 간에 서로 단선될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 버퍼층은 개시제와 적어도 2개의 아크릴 계열 모노머의 공중합으로 형성될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 개시제는 터트-부틸 페록사이드(Tert-Butyl Peroxide, TBPO)를 포함하며, 상기 모노머는, 글리시딜 메타크릴레이트(Glycidyl Methacrylate; GMA)의 모노머1 및 2-하이드록시에틸 아클릴산(2-Hydroxyethyl Acrylate; HEA)의 모노머2를 포함하며, 상기 모노머1과 상기 모노머2의 분율에 따라 상기 트렌치 패턴이 등각으로(conformal) 또는 유동성으로(flowable) 증착될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 모노머1과 모노머2의 분율은, 1.6:1 내지 2:1로 설정되며, 상기 버퍼층은, 상기 트렌치 패턴의 내부 형상을 따라 상기 트렌치 패턴의 내면을 덮도록 등각으로(conformal) 증착될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 모노머1과 모노머2의 분율은, 3:1 내지 4:1로 설정되며, 상기 버퍼층은, 상기 트렌치 패턴의 내부를 포함하여 상기 트렌치 패턴 상부를 덮도록 유동성으로(flowable) 증착될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 뱅크 상부에 이물이 배치되는 경우, 상기 버퍼층은 틈(seam) 없이 상기 이물의 역 테이퍼 부분을 전부 덮도록 증착될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 봉지층은, 상기 버퍼층 위에 배치되는 1차 보호막, 상기 1차 보호막 위에 배치되는 유기막 및 상기 유기막 위에 배치되는 2차 보호막을 포함하며, 상기 버퍼층은 상기 기판의 비표시 영역까지 연장, 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 비표시 영역에 배치되는 복수의 댐을 더 포함하며, 상기 유기막은 상기 복수의 댐 전까지 연장, 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 버퍼층은 상기 복수의 댐의 굴곡을 따라 상기 복수의 댐 위에 증착될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 유기막은 상기 iCVD 방식으로 상기 1차 보호막 위에 증착되며, 상기 유기막은 상기 비표시 영역의 일부까지 연장될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 비표시 영역의 일부까지 연장된 상기 유기막의 외측에 댐이 존재하지 않을 수 있다.

본 발명의 또 다른 특징에 따르면, 표시 장치는, 상기 복수의 서브 화소 사이의 상기 뱅크 위에 배치되는 적어도 하나의 스페이서를 더 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 버퍼층은 상기 스페이서의 굴곡을 따라 상기 스페이서 위에 증착될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 스페이서는 역 테이퍼 형태를 가지며, 상기 버퍼층은, 상기 스페이서의 역 테이퍼 부분을 틈(seam)이 형성되지 않게 전부 덮도록 증착될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 버퍼층 위에 증착되는 상기 1차 보호막은 상기 스페이서의 역 테이퍼 부분에 틈(seam)을 가질 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 버퍼층이 유동성으로(flowable) 증착될 경우, 상기 1차 보호막은 상기 스페이서의 역 테이퍼 부분에 틈(seam)을 가지지 않도록 상기 버퍼층 위에 증착될 수 있다.

본 발명의 다른 특징에 따르면, 상기 뱅크 상부에 이물이 배치되는 경우, 상기 버퍼층은 틈(seam) 없이 상기 이물의 역 테이퍼 부분을 전부 덮도록 증착될 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100: 표시 장치
110: 기판
112: 게이트 절연층
113: 층간 절연층
114: 패시베이션층
115: 평탄화층
116: 뱅크
120: 발광 소자
121: 애노드
122: 유기층
123: 캐소드
140: 트렌치 패턴
150, 250, 550: 봉지층
150a, 250a, 550a: 1차 보호막
150b, 250b, 550b: 유기막
150c, 250c, 550c: 2차 보호막
155, 255, 355, 455, 655: 버퍼층
160, 460: 스페이서
170a, 170b, 170c: 댐
OP: 개구부

Claims

복수의 서브 화소가 정의된 기판;
상기 복수의 서브 화소 사이에 배치된 뱅크;
상기 복수의 서브 화소 사이에 배치되며, 상기 뱅크의 상면 두께 일부가 제거된 적어도 하나의 트렌치 패턴;
상기 뱅크 위에, 개시제를 이용한 화학 기상 증착(Initiated Chemical Vapor Deposition; iCVD) 방식으로 상기 트렌치 패턴의 내면을 덮도록 증착되는 버퍼층; 및
상기 버퍼층 위에 배치된 봉지층을 포함하는, 표시 장치.
제 1 항에 있어서,
상기 복수의 서브 화소 각각에 배치된 애노드;
상기 복수의 애노드 위에 배치된 유기층; 및
상기 유기층 위에 배치된 캐소드를 더 포함하며,
상기 유기층 및 상기 캐소드는, 상기 트렌치 패턴에서 이웃하는 서브 화소 간에 서로 단선되는, 표시 장치.
제 1 항에 있어서,
상기 버퍼층은 개시제와 적어도 2개의 아크릴 계열 모노머의 공중합으로 형성되는, 표시 장치.
제 3 항에 있어서,
상기 개시제는 터트-부틸 페록사이드(Tert-Butyl Peroxide, TBPO)를 포함하며,
상기 모노머는, 글리시딜 메타크릴레이트(Glycidyl Methacrylate; GMA)의 모노머1 및 2-하이드록시에틸 아클릴산(2-Hydroxyethyl Acrylate; HEA)의 모노머2를 포함하며,
상기 모노머1과 상기 모노머2의 분율에 따라 상기 트렌치 패턴이 등각으로(conformal) 또는 유동성으로(flowable) 증착되는, 표시 장치.
제 4 항에 있어서,
상기 모노머1과 모노머2의 분율은, 1.6:1 내지 2:1로 설정되며,
상기 버퍼층은, 상기 트렌치 패턴의 내부 형상을 따라 상기 트렌치 패턴의 내면을 덮도록 등각으로(conformal) 증착되는, 표시 장치.
제 4 항에 있어서,
상기 모노머1과 모노머2의 분율은, 3:1 내지 4:1로 설정되며,
상기 버퍼층은, 상기 트렌치 패턴의 내부를 포함하여 상기 트렌치 패턴 상부를 덮도록 유동성으로(flowable) 증착되는, 표시 장치.
제 1 항에 있어서,
상기 뱅크 상부에 이물이 배치되는 경우, 상기 버퍼층은 틈(seam) 없이 상기 이물의 역 테이퍼 부분을 전부 덮도록 증착되는, 표시 장치.
제 1 항에 있어서,
상기 봉지층은,
상기 버퍼층 위에 배치되는 1차 보호막;
상기 1차 보호막 위에 배치되는 유기막; 및
상기 유기막 위에 배치되는 2차 보호막을 포함하며,
상기 버퍼층은 상기 기판의 비표시 영역까지 연장, 배치되는, 표시 장치.
제 8 항에 있어서,
상기 비표시 영역에 배치되는 복수의 댐을 더 포함하며,
상기 유기막은 상기 복수의 댐 전까지 연장, 배치되는, 표시 장치.
제 9 항에 있어서,
상기 버퍼층은 상기 복수의 댐의 굴곡을 따라 상기 복수의 댐 위에 증착되는, 표시 장치.
제 8 항에 있어서,
상기 유기막은 상기 iCVD 방식으로 상기 1차 보호막 위에 증착되며,
상기 유기막은 상기 비표시 영역의 일부까지 연장되는, 표시 장치.
제 11 항에 있어서,
상기 비표시 영역의 일부까지 연장된 상기 유기막의 외측에 댐이 존재하지 않는, 표시 장치.
제 1 항에 있어서,
상기 복수의 서브 화소 사이의 상기 뱅크 위에 배치되는 적어도 하나의 스페이서를 더 포함하는, 표시 장치.
제 13 항에 있어서,
상기 버퍼층은 상기 스페이서의 굴곡을 따라 상기 스페이서 위에 증착되는, 표시 장치.
제 13 항에 있어서,
상기 스페이서는 역 테이퍼 형태를 가지며,
상기 버퍼층은, 상기 스페이서의 역 테이퍼 부분을 틈(seam)이 형성되지 않게 전부 덮도록 증착되는, 표시 장치.
제 15 항에 있어서,
상기 버퍼층 위에 증착되는 상기 1차 보호막은 상기 스페이서의 역 테이퍼 부분에 틈(seam)을 가지는, 표시 장치.
제 15 항에 있어서,
상기 버퍼층이 유동성으로(flowable) 증착될 경우, 상기 1차 보호막은 상기 스페이서의 역 테이퍼 부분에 틈(seam)을 가지지 않도록 상기 버퍼층 위에 증착되는, 표시 장치.
복수의 서브 화소가 정의된 기판;
상기 복수의 서브 화소 사이에 배치된 뱅크;
상기 복수의 서브 화소 사이에 배치되며, 상기 뱅크의 상면 두께 일부가 제거된 적어도 하나의 트렌치 패턴;
상기 복수의 서브 화소 사이에, 상기 뱅크 위에 배치되는 적어도 하나의 스페이서;
iCVD 방식으로, 상기 트렌치 패턴의 내부 형상 및 상기 스페이서의 굴곡을 따라 상기 트렌치 패턴의 내면 및 상기 뱅크와 상기 스페이서 위에 증착되는 버퍼층; 및
상기 버퍼층 위에 배치된 봉지층을 포함하는, 표시 장치.
제 18 항에 있어서,
상기 뱅크 상부에 이물이 배치되는 경우, 상기 버퍼층은 틈(seam) 없이 상기 이물의 역 테이퍼 부분을 전부 덮도록 증착되는, 표시 장치.
제 18 항에 있어서,
상기 스페이서는 역 테이퍼 형태를 가지며,
상기 버퍼층은, 상기 스페이서의 역 테이퍼 부분을 틈(seam)이 형성되지 않게 전부 덮도록 증착되는, 표시 장치.