KR20210038224A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210038224A
KR20210038224A KR1020190121107A KR20190121107A KR20210038224A KR 20210038224 A KR20210038224 A KR 20210038224A KR 1020190121107 A KR1020190121107 A KR 1020190121107A KR 20190121107 A KR20190121107 A KR 20190121107A KR 20210038224 A KR20210038224 A KR 20210038224A
Authority
KR
South Korea
Prior art keywords
sub
disposed
pixel
pixels
data
Prior art date
Application number
KR1020190121107A
Other languages
English (en)
Inventor
이웅기
김영호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190121107A priority Critical patent/KR20210038224A/ko
Priority to JP2020159177A priority patent/JP7005714B2/ja
Priority to DE102020124938.1A priority patent/DE102020124938A1/de
Priority to CN202011015830.3A priority patent/CN112582449A/zh
Priority to US17/035,249 priority patent/US11482590B2/en
Priority to TW109133747A priority patent/TWI761972B/zh
Publication of KR20210038224A publication Critical patent/KR20210038224A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H01L27/3218—
    • H01L51/52—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는, 제1 방향으로 연장된 복수의 기준 배선이 배치된 기판, 복수의 기준 배선의 일측에 배치된 제1 회로 영역 및 복수의 기준 배선의 타측에 배치된 제1 발광 영역을 포함하는 복수의 제1 서브 픽셀, 복수의 기준 배선의 일측에 배치된 제2 발광 영역 및 복수의 기준 배선의 타측에 배치된 제2 회로 영역을 포함하는 복수의 제2 서브 픽셀, 제1 방향으로 연장되고, 제1 회로 영역을 사이에 두고 복수의 기준 배선과 이격되어 배치된 복수의 제1 데이터 배선, 및 제1 방향으로 연장되고, 제2 회로 영역을 사이에 두고 복수의 기준 배선과 이격되어 배치된 복수의 제2 데이터 배선을 포함하고, 제1 방향에서, 복수의 제1 서브 픽셀 및 복수의 제2 서브 픽셀은 교대로 배치된다. 따라서, 회로 영역의 양측에 기준 배선 및 데이터 배선을 배치하여, 기준 배선과 데이터 배선이 중첩하지 않을 수 있고, 리플 현상 및 딤 현상을 개선할 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 기생 커패시턴스에 따른 리플(ripple) 현상을 개선한 표시 장치에 관한 것이다.
컴퓨터의 모니터나 TV, 핸드폰 등에 사용되는 표시 장치에는 스스로 광을 발광하는 유기 발광 표시 장치(Organic Light Emitting Display; OLED) 등과 별도의 광원을 필요로 하는 액정 표시 장치(Liquid Crystal Display; LCD)등이 있다.
표시 장치는 컴퓨터의 모니터 및 TV 뿐만 아니라 개인 휴대 기기까지 그 적용 범위가 다양해지고 있으며, 넓은 표시 면적을 가지면서도 감소된 부피 및 무게를 갖는 표시 장치에 대한 연구가 진행되고 있다.
한편, 표시 장치는 복수의 발광 소자와 복수의 발광 소자를 구동하기 위한 구동 회로 및 복수의 배선을 포함하였다. 다만, 고해상도로 갈수록 배선의 개수 및 드라이버 IC 등이 증가하여 제조 비용이 증가하는 문제점이 있었다. 또한, 제한된 면적 내에 배치되는 배선 수가 증가함에 따라 배선들이 서로 중첩하게 되고, 배선 간의 기생 커패시턴스 및 이에 따른 리플 현상이 발생하는 문제점이 있었다.
본 발명이 해결하고자 하는 과제는 데이터 배선과 공통 배선 간의 중첩으로 인한 리플(ripple) 현상을 최소화한 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 데이터 전압의 극성이 일정 주기마다 반전됨에 따라 휘도가 불균일하게 나타나는 딤(dim) 현상을 최소화한 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 복수의 서브 픽셀 각각에서 발광된 광의 빛샘을 최소화한 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 표시 장치는, 제1 방향으로 연장된 복수의 기준 배선이 배치된 기판, 복수의 기준 배선의 일측에 배치된 제1 회로 영역 및 복수의 기준 배선의 타측에 배치된 제1 발광 영역을 포함하는 복수의 제1 서브 픽셀, 복수의 기준 배선의 일측에 배치된 제2 발광 영역 및 복수의 기준 배선의 타측에 배치된 제2 회로 영역을 포함하는 복수의 제2 서브 픽셀, 제1 방향으로 연장되고, 제1 회로 영역을 사이에 두고 복수의 기준 배선과 이격되어 배치된 복수의 제1 데이터 배선, 및 제1 방향으로 연장되고, 제2 회로 영역을 사이에 두고 복수의 기준 배선과 이격되어 배치된 복수의 제2 데이터 배선을 포함하고, 제1 방향에서, 복수의 제1 서브 픽셀 및 복수의 제2 서브 픽셀은 교대로 배치된다. 따라서, 회로 영역의 양측에 기준 배선 및 데이터 배선을 배치하여, 기준 배선과 데이터 배선이 중첩하지 않을 수 있고, 리플 현상 및 딤 현상을 개선할 수 있다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 다른 실시예에 따른 표시 장치는, 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀 및 백색 서브 픽셀을 포함하는 복수의 서브 픽셀이 정의된 기판, 제1 방향으로 연장되고, 복수의 서브 픽셀과 중첩하는 복수의 기준 배선, 제1 방향으로 연장되고, 복수의 서브 픽셀 각각의 사이에 배치된 복수의 데이터 배선, 적색 서브 픽셀에서, 복수의 기준 배선의 일측에 배치된 적색 발광 소자, 청색 서브 픽셀에서, 복수의 기준 배선의 일측에 배치된 청색 발광 소자, 녹색 서브 픽셀에서, 복수의 기준 배선의 타측에 배치된 녹색 발광 소자, 및 백색 서브 픽셀에서, 복수의 기준 배선의 타측에 배치된 백색 발광 소자를 포함하고, 복수의 기준 배선 중 하나의 기준 배선과 이웃하는 적색 발광 소자, 청색 발광 소자, 녹색 발광 소자 및 백색 발광 소자 각각은 지그재그 형상을 이룬다. 따라서, 복수의 발광 소자를 기준 배선을 기준으로 지그재그 형태로 배치하여, 빛샘 및 이에 따른 표시 품질 저하를 최소화할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 복수의 발광 영역을 이격시켜 빛샘 현상 및 색좌표 왜곡이 발생하는 것을 최소화할 수 있다.
본 발명은 복수의 발광 영역을 지그재그 형태로 배치하여, 시야각에 따른 얼룩 시인을 최소화할 수 있다.
본 발명은 리페어부를 기준 배선 및 데이터 배선과 교차시켜, 리페어부에서의 기생 커패시턴스를 감소시킬 수 있다.
본 발명은 기준 배선을 복수의 데이터 배선과 중첩하지 않도록 배치하여, 기준 배선과 데이터 배선 간의 기생 커패시턴스로 인한 휘도 불균일을 최소화할 수 있다.
본 발명은 회로 영역의 양측에 기준 배선 및 데이터 배선을 배치하여, 기준 배선과 데이터 배선 간의 교차 지점을 제거하고, 리플 현상 및 딤 현상을 개선할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 복수의 서브 픽셀의 회로도이다.
도 3은 도 1의 A 영역에 대한 확대 평면도이다.
도 4는 도 3의 IV-IV'에 따른 단면도이다.
도 5는 도 3의 V-V'에 따른 단면도이다.
도 6은 비교예에 따른 표시 장치의 복수의 서브 픽셀의 회로도이다.
본 발명의 이점 및 특징, 그리고, 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 1에서는 설명의 편의를 위해 표시 장치(100)의 다양한 구성 요소 중 기판(110) 및 복수의 서브 픽셀(SP)만을 도시하였다.
기판(110)은 표시 장치(100)의 다른 구성 요소를 지지하기 위한 지지 부재로, 절연 물질로 이루어질 수 있다. 예를 들어, 기판(110)은 유리 또는 수지 등으로 이루어질 수 있다. 또한, 기판(110)은 고분자 또는 폴리이미드(Polyimide, PI) 등과 같은 플라스틱을 포함하여 이루어질 수도 있고, 플렉서빌리티(flexibility)를 갖는 물질로 이루어질 수도 있다.
기판(110)은 표시 영역(AA) 및 비표시 영역(NA)을 포함한다.
표시 영역(AA)은 영상을 표시하는 영역이다. 표시 영역(AA)에는 영상을 표시하기 위한 복수의 서브 픽셀(SP) 및 복수의 서브 픽셀(SP)을 구동하기 위한 구동 회로가 배치될 수 있다. 구동 회로는 서브 픽셀(SP)을 구동하기 위한 다양한 박막 트랜지스터, 스토리지 커패시터 및 배선 등을 포함할 수 있다. 예를 들어, 회로는 구동 트랜지스터, 스위칭 트랜지스터, 센싱 트랜지스터, 스토리지 커패시터, 스캔 배선, 데이터 배선 등과 같은 다양한 구성 요소로 이루어질 수 있으나, 이에 제한되지 않는다.
비표시 영역(NA)은 영상이 표시되지 않는 영역으로, 표시 영역(AA)에 배치된 서브 픽셀(SP)을 구동하기 위한 다양한 배선, 구동 IC 등이 배치되는 영역이다. 예를 들어, 비표시 영역(NA)에는 게이트 드라이버 IC, 데이터 드라이버 IC와 같은 다양한 구동 IC 등이 배치될 수 있다.
한편, 도 1에서는 비표시 영역(NA)이 표시 영역(AA)을 둘러싸는 것으로 도시되어 있으나, 비표시 영역(NA)은 표시 영역(AA)의 어느 한 변에서 연장된 영역일 수도 있으며, 이에 제한되지 않는다.
표시 영역(AA)에 복수의 서브 픽셀(SP)이 배치된다. 복수의 서브 픽셀(SP) 각각은 빛을 발광하는 개별 단위로, 복수의 서브 픽셀(SP) 각각에는 발광 소자 및 구동 회로가 형성된다. 예를 들어, 복수의 서브 픽셀(SP)은 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀 및 백색 서브 픽셀을 포함할 수 있으나, 이에 제한되지 않는다.
이하에서는 복수의 서브 픽셀(SP)의 구동 회로에 대한 보다 상세한 설명을 위해 도 2를 함께 참조한다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 복수의 서브 픽셀의 회로도이다. 도 2를 참조하면, 복수의 서브 픽셀(SP) 각각의 발광 소자(160)를 구동하기 위한 구동 회로는 제1 트랜지스터(120), 제2 트랜지스터(130), 제3 트랜지스터(140) 및 스토리지 커패시터(150)를 포함하고, 구동 회로에 각종 신호를 공급하는 복수의 배선은 복수의 스캔 배선(SL), 복수의 데이터 배선(DL), 복수의 전원 배선(VDD) 및 기준 배선(RL)을 포함한다.
도 2를 참조하면, 복수의 서브 픽셀(SP)은 제1 서브 픽셀(SP1), 제2 서브 픽셀(SP2), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)을 포함한다. 예를 들어, 제1 서브 픽셀(SP1)은 녹색 서브 픽셀이고, 제2 서브 픽셀(SP2)은 적색 서브 픽셀이고, 제3 서브 픽셀(SP3)은 백색 서브 픽셀이며, 제4 서브 픽셀(SP4)은 청색 서브 픽셀일 수 있다. 다만, 본 명세서에서는 복수의 서브 픽셀(SP)이 제1 서브 픽셀(SP1), 제2 서브 픽셀(SP2), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)을 포함하는 것으로 설명하였으나, 복수의 서브 픽셀(SP)의 개수 및 색상 조합은 설계에 따라 다양하게 변경될 수 있으며, 이에 제한되지 않는다.
복수의 서브 픽셀(SP) 각각은 발광 영역(EA) 및 회로 영역(CA)을 포함한다.
발광 영역(EA)은 독립적으로 한가지 색상의 광을 발광할 수 있는 영역으로, 발광 소자(160)가 배치될 수 있다. 제1 서브 픽셀(SP1)의 제1 발광 영역(EA1)은 복수의 발광 소자(160) 중 제1 발광 소자가 배치되는 영역으로, 예를 들어, 녹색 발광 소자가 배치되어 녹색 광을 발광하는 녹색 발광 영역일 수 있다. 제2 서브 픽셀(SP2)의 제2 발광 영역(EA2)은 복수의 발광 소자(160) 중 제2 발광 소자가 배치되는 영역으로, 예를 들어, 적색 발광 소자가 배치되어 적색 광을 발광하는 적색 발광 영역일 수 있다. 제3 서브 픽셀(SP3)의 제3 발광 영역(EA3)은 복수의 발광 소자(160) 중 제3 발광 소자가 배치되는 영역으로, 예를 들어, 백색 발광 소자가 배치되어 백색 광을 발광하는 백색 발광 영역일 수 있다. 제4 서브 픽셀(SP4)의 제4 발광 영역(EA4)은 복수의 발광 소자(160) 중 제4 발광 소자가 배치되는 영역으로, 예를 들어, 청색 발광 소자가 배치되어 청색 광을 발광하는 청색 발광 영역일 수 있다.
회로 영역(CA)은 복수의 발광 소자(160)를 구동하기 위한 구동 회로가 배치되는 영역으로, 제1 트랜지스터(120), 제2 트랜지스터(130), 제3 트랜지스터(140) 및 스토리지 커패시터(150)가 배치될 수 있다. 회로 영역(CA)은 발광 영역(EA)과 달리 광을 발광하지 않는 영역이므로, 비발광 영역(EA)으로도 정의될 수 있다. 제1 서브 픽셀(SP1)의 제1 회로 영역(CA1)은 복수의 구동 회로 중 제1 구동 회로가 배치되는 영역으로, 예를 들어, 녹색 발광 소자를 구동하는 녹색 구동 회로가 배치될 수 있다. 제2 서브 픽셀(SP2)의 제2 회로 영역(CA2)은 복수의 구동 회로 중 제2 구동 회로가 배치되는 영역으로, 예를 들어, 적색 발광 소자를 구동하는 적색 구동 회로가 배치될 수 있다. 제3 서브 픽셀(SP3)의 제3 회로 영역(CA3)은 복수의 구동 회로 중 제3 구동 회로가 배치되는 영역으로, 예를 들어, 백색 발광 소자를 구동하는 백색 구동 회로가 배치될 수 있다. 제4 서브 픽셀(SP4)의 제4 회로 영역(CA4)은 복수의 구동 회로 중 제4 구동 회로가 배치되는 영역으로, 예를 들어, 청색 발광 소자를 구동하는 청색 구동 회로가 배치될 수 있다.
그리고 제1 서브 픽셀(SP1)의 제1 회로 영역(CA1), 제2 서브 픽셀(SP2)의 제2 회로 영역(CA2), 제3 서브 픽셀(SP3)의 제3 회로 영역(CA3) 및 제4 서브 픽셀(SP4)의 제4 회로 영역(CA4)에 배치된 복수의 구동 회로 각각은 제1 트랜지스터(120), 제2 트랜지스터(130), 제3 트랜지스터(140) 및 스토리지 커패시터(150)를 포함할 수 있다.
제1 서브 픽셀(SP1), 제2 서브 픽셀(SP2), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)은 기준 배선(RL)이 연장된 방향인 제1 방향에서 교대로 배치된다. 예를 들어, 기준 배선(RL)은 제1 방향으로 연장되고, 제1 방향을 따라 제1 서브 픽셀(SP1), 제2 서브 픽셀(SP2), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)이 순차적으로 반복 배치될 수 있다.
그리고 제1 방향에서 복수의 서브 픽셀(SP) 각각의 발광 영역(EA)과 회로 영역(CA)이 교대로 배치될 수 있다. 이때, 본 명세서에서 제1 방향은 기준 배선(RL)이 연장된 방향이자, 열 방향인 것으로 정의될 수 있고, 제2 방향은 스캔 배선(SL)이 연장된 방향이자, 행 방향인 것으로 정의될 수 있으나, 이에 제한되지 않는다.
제1 서브 픽셀(SP1)은 기준 배선(RL)의 일측에 제1 회로 영역(CA1)이 배치되고, 기준 배선(RL)의 타측에 제1 발광 영역(EA1)이 배치된다. 제2 서브 픽셀(SP2)은 기준 배선(RL)의 일측에 제2 발광 영역(EA2)이 배치되고, 기준 배선(RL)의 타측에 제2 회로 영역(CA2)이 배치된다. 제3 서브 픽셀(SP3)은 기준 배선(RL)의 일측에 제3 회로 영역(CA3)이 배치되고, 기준 배선(RL)의 타측에 제3 발광 영역(EA3)이 배치된다. 제4 서브 픽셀(SP4)은 기준 배선(RL)의 일측에 제4 발광 영역(EA4)이 배치되고, 기준 배선(RL)의 타측에 제4 회로 영역(CA4)이 배치된다.
그러므로, 제1 방향에서 제1 서브 픽셀(SP1)의 제1 회로 영역(CA1)과 제3 서브 픽셀(SP3)의 제3 회로 영역(CA3) 사이에 제2 서브 픽셀(SP2)의 제2 발광 영역(EA2)이 배치될 수 있고, 제2 서브 픽셀(SP2)의 제2 회로 영역(CA2)과 제4 서브 픽셀(SP4)의 제4 회로 영역(CA4) 사이에 제3 서브 픽셀(SP3)의 제3 발광 영역(EA3)이 배치될 수 있다.
이때, 본 명세서에서 일측은 우측으로 정의되고, 타측은 좌측으로 정의될 수 있으나, 이에 제한되지 않는다. 예를 들어, 기준 배선(RL)의 일측이자 우측에 제1 회로 영역(CA1)이 배치되고, 기준 배선(RL)의 타측이자 좌측에 제1 발광 영역(EA1)이 배치될 수 있다.
제1 방향에서, 복수의 서브 픽셀(SP) 각각의 발광 영역(EA)은 다른 서브 픽셀(SP)의 회로 영역(CA)과 이웃하게 배치된다. 다르게 말하면, 제1 방향에서, 복수의 서브 픽셀(SP) 각각의 발광 영역(EA)과 다른 서브 픽셀(SP) 각각의 회로 영역(CA)은 교대로 배치된다. 예를 들어, 제1 방향에서, 제1 발광 영역(EA1)은 제2 회로 영역(CA2)과 이웃하게 배치되고, 제2 발광 영역(EA2)은 제1 회로 영역(CA1)과 이웃하게 배치될 수 있다.
그리고 제1 방향에서, 제1 회로 영역(CA1)과 제3 회로 영역(CA3) 사이에 제2 발광 영역(EA2)이 배치되고, 제2 회로 영역(CA2)과 제4 회로 영역(CA4) 사이에 제3 발광 영역(EA3)이 배치될 수 있다. 제1 발광 영역(EA1), 제2 회로 영역(CA2), 제3 발광 영역(EA3) 및 제4 회로 영역(CA4)이 하나의 열에 배치되고, 제1 회로 영역(CA1), 제2 발광 영역(EA2), 제3 회로 영역(CA3) 및 제4 발광 영역(EA4)이 다른 하나의 열에 배치될 수 있다.
제2 방향에서, 복수의 서브 픽셀(SP) 각각의 발광 영역(EA)과 회로 영역(CA)이 이웃하게 배치된다. 예를 들어, 제2 방향에서, 제1 발광 영역(EA1)은 제1 회로 영역(CA1)과 이웃하게 배치되고, 제2 발광 영역(EA2)은 제2 회로 영역(CA2)과 이웃하게 배치될 수 있다.
그러므로, 복수의 서브 픽셀(SP) 중 하나의 서브 픽셀(SP)의 발광 영역(EA)은 다른 서브 픽셀(SP)의 회로 영역(CA)으로 둘러싸이고, 하나의 서브 픽셀(SP)의 회로 영역(CA)은 다른 서브 픽셀(SP)의 발광 영역(EA)으로 둘러싸일 수 있다. 복수의 서브픽셀 각각의 발광 영역(EA)은 기준 배선(RL)을 기준으로 지그재그 형상으로 배치되고, 복수의 서브 픽셀(SP) 각각의 회로 영역(CA)은 기준 배선(RL)을 기준으로 지그재그 형상으로 배치될 수 있다. 또한, 복수의 서브 픽셀(SP) 각각의 발광 영역(EA)은 모자이크 패턴을 이루며 배치될 수 있고, 복수의 서브 픽셀(SP) 각각의 회로 영역(CA)은 발광 영역(EA)이 이루는 모자이크 패턴과 상이한 모자이크 패턴을 이루며 배치될 수 있다.
제1 서브 픽셀(SP1), 제2 서브 픽셀(SP2), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4) 각각의 회로 영역(CA)에 제1 트랜지스터(120), 제2 트랜지스터(130) 및 제3 트랜지스터(140)가 배치된다. 제1 트랜지스터(120), 제2 트랜지스터(130) 및 제3 트랜지스터(140) 각각은 게이트 전극, 소스 전극 및 드레인 전극을 포함한다. 제1 트랜지스터(120), 제2 트랜지스터(130) 및 제3 트랜지스터(140)는 P 타입 박막 트랜지스터 또는 N 타입 박막 트랜지스터일 수 있다. 예를 들어, P 타입 박막 트랜지스터는 소스 전극에서 드레인 전극으로 정공(Hole)이 흐르므로, 소스 전극에서 드레인 전극으로 전류가 흐를 수 있다. N 타입 박막 트랜지스터는 소스 전극에서 드레인 전극으로 전자(Electron)가 흐르므로, 드레인 전극에서 소스 전극으로 전류가 흐를 수 있다. 이하에서는 제1 트랜지스터(120), 제2 트랜지스터(130) 및 제3 트랜지스터(140)가 드레인 전극에서 소스 전극으로 전류가 흐르는 N 타입 박막 트랜지스터인 것으로 가정하여 설명하기로 하나, 이에 제한되지 않는다.
제1 트랜지스터(120)는 제1 액티브층, 제1 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 포함한다. 제1 게이트 전극은 제1 노드(N1)에 연결되고, 제1 소스 전극은 발광 소자(160)의 제1 전극에 연결되며, 제1 드레인 전극은 전원 배선(VDD)에 연결된다. 제1 트랜지스터(120)는 제1 노드(N1)의 전압이 문턱 전압(Threshold voltage) 보다 높은 경우 턴 온(Turn-on)되고, 제1 노드(N1)의 전압이 문턱 전압보다 낮은 경우, 턴 오프(Turn-off)될 수 있다. 그리고 제1 트랜지스터(120)가 턴 온된 경우, 제1 트랜지스터(120)는 전원 배선(VDD)으로부터의 전원 신호를 발광 소자(160)로 전달할 수 있다. 제1 트랜지스터(120)는 구동 트랜지스터로 지칭될 수도 있다.
제1 서브 픽셀(SP1) 및 제3 서브 픽셀(SP3)의 제1 트랜지스터(120)는 복수의 전원 배선(VDD) 중 제1 전원 배선(VDD1)과 연결되고, 제2 서브 픽셀(SP2) 및 제4 서브 픽셀(SP4)의 제1 트랜지스터(120)는 복수의 전원 배선(VDD) 중 제2 전원 배선(VDD2)과 연결된다. 즉, 제1 서브 픽셀(SP1) 및 제3 서브 픽셀(SP3)은 동일한 제1 전원 배선(VDD1)을 공유하고, 제2 서브 픽셀(SP2) 및 제4 서브 픽셀(SP4)은 동일한 제2 전원 배선(VDD2)을 공유할 수 있다. 이때, 제1 전원 배선(VDD1) 및 제2 전원 배선(VDD2)은 고전위 전원 신호를 전달하는 고전위 전원 배선(VDD)일 수 있다.
제2 트랜지스터(130)는 제2 액티브층, 제2 게이트 전극, 제2 소스 전극 및 제2 드레인 전극을 포함한다. 제2 게이트 전극은 스캔 배선(SL)에 연결되고, 제2 소스 전극은 제1 노드(N1)에 연결되며, 제2 드레인 전극은 데이터 배선(DL)에 연결된다. 제2 트랜지스터(130)는 스캔 배선(SL)으로부터의 스캔 신호에 기초하여 턴 온 또는 턴 오프될 수 있다. 제2 트랜지스터(130)가 턴 온된 경우, 데이터 배선(DL)으로부터의 데이터 신호를 제1 노드(N1)에 충전할 수 있다. 제2 트랜지스터(130)는 스위칭 트랜지스터로 지칭될 수도 있다.
제1 서브 픽셀(SP1) 및 제2 서브 픽셀(SP2)의 제2 트랜지스터(130)는 복수의 스캔 배선(SL) 중 제1 스캔 배선(SL1)과 연결되고, 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)의 제2 트랜지스터(130)는 복수의 스캔 배선(SL) 중 제2 스캔 배선(SL2)과 연결된다. 제1 서브 픽셀(SP1) 및 제2 서브 픽셀(SP2)은 동일한 제1 스캔 배선(SL1)을 공유하고, 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)은 동일한 제2 스캔 배선(SL2)을 공유할 수 있다.
제1 서브 픽셀(SP1) 및 제3 서브 픽셀(SP3)의 제2 트랜지스터(130)는 복수의 데이터 배선(DL) 중 제1 데이터 배선(DL1)과 연결되고, 제2 서브 픽셀(SP2) 및 제4 서브 픽셀(SP4)의 제2 트랜지스터(130)는 복수의 데이터 배선(DL) 중 제2 데이터 배선(DL2)과 연결된다. 제1 서브 픽셀(SP1) 및 제3 서브 픽셀(SP3)은 동일한 제1 데이터 배선(DL1)을 공유하고, 제2 서브 픽셀(SP2) 및 제4 서브 픽셀(SP4)은 동일한 제2 데이터 배선(DL2)을 공유할 수 있다.
제3 트랜지스터(140)는 제3 액티브층, 제3 게이트 전극, 제3 소스 전극 및 제3 드레인 전극을 포함한다. 제3 게이트 전극은 스캔 배선(SL)에 연결되고, 제3 소스 전극은 제2 노드(N2)에 연결되며, 제3 드레인 전극은 기준 배선(RL)에 연결된다. 제3 트랜지스터(140)는 스캔 배선(SL)으로부터의 스캔 신호에 기초하여 턴 온 또는 턴 오프될 수 있다. 제3 트랜지스터(140)가 턴 온된 경우, 기준 배선(RL)으로부터의 기준 전압을 제2 노드(N2)로 전달할 수 있다. 제3 트랜지스터(140)는 센싱 트랜지스터로 지칭될 수도 있다.
제1 서브 픽셀(SP1) 및 제2 서브 픽셀(SP2)의 제3 트랜지스터(140)는 제1 스캔 배선(SL1)과 연결되고, 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)의 제3 트랜지스터(140)는 제2 스캔 배선(SL2)과 연결된다. 이때, 제1 스캔 배선(SL1)은 제1 서브 픽셀(SP1) 및 제2 서브 픽셀(SP2)의 제2 트랜지스터(130)와도 연결되고, 제2 스캔 배선(SL2)은 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)의 제2 트랜지스터(130)와도 연결된다. 즉, 복수의 서브 픽셀(SP) 각각의 제2 트랜지스터(130)와 제3 트랜지스터(140)는 동일한 스캔 배선(SL)에 전기적으로 연결되어, 동시에 턴 온 또는 턴 오프될 수 있다.
한편, 도 2에서는 제2 트랜지스터(130)의 제2 트랜지스터(130)와 제3 트랜지스터(140)가 동일한 스캔 배선(SL)에 연결된 것으로 도시하였으나, 제2 트랜지스터(130)의 및 제3 트랜지스터(140)는 서로 다른 스캔 배선(SL)에 연결될 수도 있으며, 이에 제한되지 않는다.
스토리지 커패시터(150)는 제1 커패시터 전극, 제2 커패시터 전극 및 제3 커패시터 전극을 포함한다. 제1 커패시터 전극, 제2 커패시터 전극 및 제3 커패시터 전극 중 일부는 제1 노드(N1)에 연결되고, 다른 일부는 제2 노드(N2)에 연결될 수 있다. 스토리지 커패시터(150)는 발광 소자(160)가 발광하는 동안, 제1 트랜지스터(120)의 제1 게이트 전극과 제1 소스 전극 사이의 전위차를 유지시켜, 발광 소자(160)에 일정한 전류가 공급되도록 할 수 있다.
복수의 서브 픽셀(SP) 각각의 발광 소자(160)의 제1 전극은 제2 노드(N2)에 연결되고, 제2 전극은 저전위 전원 배선(VSS)에 연결된다. 복수의 서브 픽셀(SP) 각각의 발광 소자(160)는 제1 트랜지스터(120)로부터 전류를 공급받아 발광할 수 있다. 이때, 저전위 전원 배선(VSS)으로부터의 저전위 전원 신호는 접지 전압일 수 있다.
한편, 도 2에서는 본 발명의 일 실시예에 따른 표시 장치(100)의 서브 픽셀(SP)의 구동 회로가 3개의 트랜지스터(120, 130, 140) 및 1개의 스토리지 커패시터(150)를 포함하는 3T1C 구조인 것으로 설명하였으나, 트랜지스터 및 스토리지 커패시터의 개수 및 연결 관계는 설계에 따라 다양하게 변경될 수 있으며, 이에 제한되지 않는다.
이하에서는 복수의 서브 픽셀(SP)에 대한 보다 상세한 설명을 위해 도 3 및 도 4를 함께 참조한다.
도 3은 도 1의 A 영역에 대한 확대 평면도이다. 도 4는 도 3의 IV-IV'에 따른 단면도이다. 도 5는 도 3의 V-V'에 따른 단면도이다. 도 3은 제1 서브 픽셀(SP1), 제2 서브 픽셀(SP2), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)에 대한 평면도이다. 도 3 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)는 기판(110), 복수의 스캔 배선(SL), 복수의 데이터 배선(DL), 복수의 전원 배선(VDD), 기준 배선(RL), 제1 트랜지스터(120), 제2 트랜지스터(130), 제3 트랜지스터(140), 스토리지 커패시터(150), 버퍼층(111), 게이트 절연층(112), 패시베이션층(113), 평탄화층(114), 뱅크(115), 발광 소자(160) 및 복수의 컬러 필터(CF)를 포함한다. 도 3에서는 설명의 편의를 위해, 발광 소자(160)의 제1 전극(161)의 해칭과 복수의 컬러 필터(CF) 및 뱅크(115)에 대한 도시를 생략 하였다.
도 3 및 도 4를 함께 참조하면, 기판(110) 상에 복수의 서브 픽셀(SP) 사이에서 제1 방향으로 연장된 복수의 전원 배선(VDD) 및 복수의 데이터 배선(DL)이 배치되고, 복수의 서브 픽셀(SP)과 중첩하도록 제1 방향으로 연장된 기준 배선(RL)이 배치된다. 구체적으로, 복수의 서브 픽셀(SP)의 양측에 복수의 전원 배선(VDD) 및 복수의 데이터 배선(DL)이 배치된다. 그리고 기준 배선(RL)은 복수의 서브 픽셀(SP)을 가로질러 배치된다. 예를 들어, 기준 배선(RL)은 복수의 서브 픽셀(SP) 각각의 회로 영역(CA) 및 발광 영역(EA) 사이에서 제1 방향으로 연장되어 배치될 수 있다.
복수의 전원 배선(VDD), 복수의 데이터 배선(DL) 및 기준 배선(RL)은 기판(110) 상에서 동일 층에 배치되어, 동일한 도전성 물질로 이루어질 수 있다. 예를 들어, 복수의 전원 배선(VDD), 복수의 데이터 배선(DL) 및 기준 배선(RL)은 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금과 같은 도전성 물질로 구성될 수 있으나, 이에 제한되지 않는다.
복수의 전원 배선(VDD)은 복수의 서브 픽셀(SP) 각각으로 전원 신호를 전달하는 배선으로, 제1 전원 배선(VDD1) 및 제2 전원 배선(VDD2)을 포함한다. 제1 전원 배선(VDD1) 및 제2 전원 배선(VDD2)은 제1 방향으로 연장되고, 기준 배선(RL)과는 이격되어 배치된다. 제1 전원 배선(VDD1)은 복수의 서브 픽셀(SP)의 일측에 배치되어, 제1 서브 픽셀(SP1) 및 제3 서브 픽셀(SP3)의 회로 영역(CA1, CA3)의 제1 트랜지스터(120)와 전기적으로 연결될 수 있다. 제2 전원 배선(VDD2)은 복수의 서브 픽셀(SP)의 타측에 배치되어, 제2 서브 픽셀(SP2) 및 제4 서브 픽셀(SP4)의 회로 영역(CA2, CA4)의 제1 트랜지스터(120)와 전기적으로 연결될 수 있다.
데이터 배선(DL)은 복수의 서브 픽셀(SP) 각각으로 데이터 신호를 전달하는 배선으로, 제1 데이터 배선(DL1) 및 제2 데이터 배선(DL2)을 포함한다. 제1 데이터 배선(DL1) 및 제2 데이터 배선(DL2)은 제1 방향으로 연장되고, 기준 배선(RL)과는 이격되어 배치된다. 예를 들어, 제1 데이터 배선(DL1)은 제1 회로 영역(CA1) 및 제3 회로 영역(CA3)을 사이에 두고 기준 배선(RL)과 이격되어 배치될 수 있고, 제2 데이터 배선(DL2)은 제2 회로 영역(CA2) 및 제4 회로 영역(CA4)을 사이에 두고 기준 배선(RL)과 이격되어 배치될 수 있다.
제1 데이터 배선(DL1)은 복수의 서브 픽셀(SP)의 일측에 배치되어, 제1 서브 픽셀(SP1) 및 제3 서브 픽셀(SP3)의 회로 영역(CA1, CA3)의 제2 트랜지스터(130)와 전기적으로 연결될 수 있다. 제2 데이터 배선(DL2)은 복수의 서브 픽셀(SP)의 타측에 배치되어, 제2 서브 픽셀(SP2) 및 제4 서브 픽셀(SP4)의 회로 영역(CA2, CA4)의 제2 트랜지스터(130)와 전기적으로 연결될 수 있다.
녹색 서브 픽셀인 제1 서브 픽셀(SP1) 및 백색 서브 픽셀인 제3 서브 픽셀(SP3)은 제1 데이터 배선(DL1)을 공유하고, 적색 서브 픽셀인 제2 서브 픽셀(SP2)의 제2 구동 회로 및 청색 서브 픽셀인 제4 서브 픽셀(SP4)의 제4 구동 회로는 제2 데이터 배선(DL2)을 공유한다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)는 서로 다른 색상의 광을 발광하는 서브 픽셀(SP)이 하나의 데이터 배선(DL)을 공유하는 DRD(Double Rate Driving) 구조의 표시 장치(100)일 수 있다.
구체적으로, DRD 구조는 서로 다른 색상의 광을 발광하는 서브 픽셀(SP)들이 하나의 데이터 배선(DL)을 공유하는 구조로, 해상도는 동일하게 유지하는 대신 데이터 드라이버 IC와 데이터 배선(DL)의 개수를 줄일 수 있다. 예를 들어, 복수의 서브 픽셀(SP) 중 녹색 서브 픽셀인 제1 서브 픽셀(SP1) 및 백색 서브 픽셀인 제3 서브 픽셀(SP3)은 하나의 제1 데이터 배선(DL1)을 공유할 수 있다.
이때, 발열 및 소비 전력을 절감하기 위해, 데이터 배선(DL)으로 공급되는 데이터 신호들은 일정 기간마다 극성이 반전되어 복수의 서브 픽셀(SP) 각각으로 공급될 수 있다. 예를 들어, 특정 기간 동안 제1 데이터 배선(DL1)을 통해 N개의 제1 서브 픽셀(SP1)로 정극성 녹색 데이터 신호가 공급된 후, 특정 기간 동안 제1 데이터 배선(DL1)을 통해 N개의 제3 서브 픽셀(SP3)로 부극성 백색 데이터 신호가 공급될 수 있다. 즉, 특정 기간 동안 동일한 색상의 광을 발광하는 서브 픽셀(SP)들로 특성 극성의 데이터 신호를 공급한 후, 다시 데이터 신호의 극성을 반전시켜 다른 색상의 광을 발광하는 서브 픽셀(SP)들로 데이터 신호를 공급할 수 있다. 따라서, DRD 구조에서 N개의 서브 픽셀(SP)마다 데이터 신호의 극성을 반전시켜 공급하는 방식으로 데이터 신호의 극성이 유지되는 주기를 증가시킬 수 있고, 발열 및 소비 전력을 절감할 수 있다.
한편, 복수의 서브 픽셀(SP) 각각의 사이에서 제1 방향으로 연장된 복수의 전원 배선(VDD) 및 복수의 데이터 배선(DL)이 서로 이웃하게 배치될 수 있다. 구체적으로, 복수의 서브 픽셀(SP)의 일측에 배치된 제1 전원 배선(VDD1)은 제1 데이터 배선(DL1)과 이웃하게 배치될 수 있다. 그리고 복수의 서브 픽셀(SP)의 타측에 배치된 제2 전원 배선(VDD2)은 제2 데이터 배선(DL2)과 이웃하게 배치될 수 있다.
기준 배선(RL)은 복수의 서브 픽셀(SP) 각각으로 기준 신호를 전달하는 배선으로, 복수의 서브 픽셀(SP)을 가로질러 배치된다. 기준 배선(RL)은 복수의 서브 픽셀(SP)과 중첩하도록 배치될 수 있다. 기준 배선(RL)은 복수의 서브 픽셀(SP) 각각의 회로 영역(CA)과 발광 영역(EA) 사이에서 제1 방향으로 연장되어 배치된다.
기준 배선(RL)은 복수의 서브 픽셀(SP) 각각의 회로 영역(CA)의 일측 또는 타측에서 구동 회로와 전기적으로 연결될 수 있다. 예를 들어, 제1 서브 픽셀(SP1)의 제1 회로 영역(CA1) 타측에 기준 배선(RL)이 배치되어, 제1 회로 영역(CA1)의 타측에서 기준 배선(RL)과 제1 구동 회로가 전기적으로 연결될 수 있다. 제2 서브 픽셀(SP2)의 제2 회로 영역(CA2) 일측에 기준 배선(RL)이 배치되어, 제2 회로 영역(CA2)의 일측에서 기준 배선(RL)과 제2 구동 회로가 전기적으로 연결될 수 있다.
기판(110) 상에 복수의 전원 배선(VDD), 복수의 데이터 배선(DL) 및 기준 배선(RL)과 동일 층에서, 동일한 도전성 물질로 이루어진 제1 커패시터 전극(151)이 배치된다. 제1 커패시터 전극(151)은 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금과 같은 도전성 물질로 구성될 수 있으나, 이에 제한되지 않는다. 제1 커패시터 전극(151)은 스토리지 커패시터(150)에 포함되는 구성으로, 제1 트랜지스터(120)의 제1 소스 전극(123)과 전기적으로 연결될 수 있으며, 이에 대한 보다 상세한 내용은 후술하기로 한다.
복수의 전원 배선(VDD), 복수의 데이터 배선(DL), 기준 배선(RL) 및 제1 커패시터 전극(151) 상에 버퍼층(111)이 배치된다. 버퍼층(111)은 기판(110)을 통한 수분 또는 불순물의 침투를 저감할 수 있다. 버퍼층(111)은 예를 들어, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. 다만, 버퍼층(111)은 기판(110)의 종류나 박막 트랜지스터의 종류에 따라 생략될 수도 있으며, 이에 제한되지 않는다.
복수의 서브 픽셀(SP)의 회로 영역(CA)에 제1 트랜지스터(120)가 배치된다. 제1 트랜지스터(120)는 제1 게이트 전극(121), 제1 액티브층(122), 제1 소스 전극(123) 및 제1 드레인 전극(124)을 포함한다. 발광 소자(160)의 제1 전극(161)과 전원 배선(VDD)에 전기적으로 연결된 제1 트랜지스터(120)는 구동 트랜지스터일 수 있다.
먼저, 버퍼층(111) 상에 제1 액티브층(122)이 배치된다. 제1 액티브층(122)의 적어도 일부는 제1 커패시터 전극(151)과 중첩하도록 배치될 수 있다. 제1 액티브층(122)은 산화물 반도체, 비정질 실리콘 또는 폴리 실리콘 등과 같은 반도체 물질로 이루어질 수 있으나, 이에 제한되지 않는다. 예를 들어, 제1 액티브층(122)이 산화물 반도체로 형성된 경우, 제1 액티브층(122)은 채널 영역, 소스 영역 및 드레인 영역으로 이루어지고, 소스 영역 및 드레인 영역은 도체화된 영역일 수 있으나, 이에 제한되지 않는다.
한편, 제1 커패시터 전극(151)은 제1 액티브층(122)으로 입사되는 광을 차단하는 차광층으로 기능할 수 있다. 예를 들어, 제1 액티브층(122)에 광이 조사되면 누설 전류가 발생하여 제1 트랜지스터(120)의 신뢰성이 저하될 수 있다. 이때, 투명하지 않은 도전성 물질로 이루어진 제1 커패시터 전극(151)은 제1 액티브층(122) 하부에 배치되어, 기판(110) 하부에서 제1 액티브층(122)으로 입사하는 광을 차단할 수 있으므로, 제1 트랜지스터(120)의 신뢰성을 향상시킬 수 있다.
제1 액티브층(122) 상에 제1 액티브층(122)과 제1 게이트 전극(121)을 절연시키기 위한 게이트 절연층(112)이 배치된다. 예를 들어, 게이트 절연층(112)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
게이트 절연층(112) 상에 제1 드레인 전극(124)이 배치된다. 제1 드레인 전극(124)은 복수의 전원 배선(VDD) 및 제1 액티브층(122)과 전기적으로 연결된다. 구체적으로, 제1 드레인 전극(124)은 버퍼층(111) 및 게이트 절연층(112)에 형성된 컨택홀을 통해 전원 배선(VDD)과 전기적으로 연결될 수 있다. 예를 들어, 제1 회로 영역(CA1)의 제1 드레인 전극(124)은 제1 회로 영역(CA1)의 일측을 향해 연장되어 제1 전원 배선(VDD1)과 전기적으로 연결되고, 제2 회로 영역(CA2)의 제1 드레인 전극(124)은 제2 회로 영역(CA2)의 타측을 향해 연장되어 제2 전원 배선(VDD2)과 전기적으로 연결될 수 있다. 제1 드레인 전극(124)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
그리고 제1 드레인 전극(124)은 게이트 절연층(112)에 형성된 컨택홀을 통해 제1 액티브층(122)과 전기적으로 연결될 수 있다. 따라서, 제1 드레인 전극(124)은 전원 배선(VDD)으로부터의 전원 신호를 제1 액티브층(122) 및 제1 소스 전극(123)으로 전달할 수 있다.
복수의 서브 픽셀(SP) 각각에서 제1 액티브층(122)에 중첩하도록 게이트 절연층(112) 상에 제1 게이트 전극(121)이 배치된다. 제1 게이트 전극(121)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
게이트 절연층(112) 상에 제1 게이트 전극(121) 및 제1 드레인 전극(124)과 이격된 제1 소스 전극(123)이 배치된다. 제1 소스 전극(123)은 게이트 절연층(112)에 형성된 컨택홀을 통해 제1 액티브층(122)과 전기적으로 연결될 수 있다. 제1 소스 전극(123)은 제1 게이트 전극(121) 및 제1 드레인 전극(124)과 동일 층에 배치되어, 동일한 도전성 물질로 이루어질 수 있으나, 이에 제한되지 않는다. 제1 소스 전극(123)은, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
한편, 제1 액티브층(122)은 버퍼층(111)에 형성된 컨택홀을 통해 제1 커패시터 전극(151)과 전기적으로 연결될 수 있다. 그리고 제1 액티브층(122)과 전기적으로 연결된 제1 소스 전극(123) 또한 제1 커패시터 전극(151)과 전기적으로 연결될 수 있다. 따라서, 제1 커패시터 전극(151)은 제1 트랜지스터(120)와 발광 소자(160) 사이의 제2 노드(N2)에 전기적으로 연결될 수 있다.
복수의 서브 픽셀(SP)의 회로 영역(CA)에 제2 트랜지스터(130)가 배치된다. 제2 트랜지스터(130)는 제2 게이트 전극(131), 제2 액티브층(132), 제2 소스 전극(133) 및 제2 드레인 전극(134)을 포함한다. 스캔 배선(SL), 데이터 배선(DL) 및 제1 트랜지스터(120)의 제1 게이트 전극(121)에 전기적으로 연결된 제2 트랜지스터(130)는 스위칭 트랜지스터일 수 있다.
버퍼층(111)과 게이트 절연층(112) 사이에 제2 액티브층(132)이 배치된다. 제2 액티브층(132)은 게이트 절연층(112)에 형성된 컨택홀을 통해 제2 드레인 전극(134)과 전기적으로 연결될 수 있다. 제2 액티브층(132)은 산화물 반도체, 비정질 실리콘 또는 폴리 실리콘 등과 같은 반도체 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
버퍼층(111)과 게이트 절연층(112) 사이에 제2 소스 전극(133)이 배치된다. 제2 소스 전극(133)은 제2 액티브층(132)과 일체로 이루어질 수 있다. 예를 들어, 제2 게이트 전극(131)에 전압이 인가된 경우, 제2 액티브층(132)과 일체로 이루어지고, 도체화된 영역인 제2 소스 전극(133)은 데이터 배선(DL)으로부터의 데이터 신호를 제1 트랜지스터(120)의 제1 게이트 전극(121)으로 전달할 수 있다. 또한, 제2 소스 전극(133)은 스토리지 커패시터(150)를 이루는 제2 커패시터 전극(152)과도 전기적으로 연결될 수 있으며, 이에 대하여 후술하기로 한다.
게이트 절연층(112) 상에 제2 드레인 전극(134)이 배치된다. 제2 드레인 전극(134)은 복수의 데이터 배선(DL) 중 하나의 데이터 배선(DL)과 전기적으로 연결된다. 제2 드레인 전극(134)은 버퍼층(111)에 형성된 컨택홀을 통해 데이터 배선(DL)과 전기적으로 연결될 수 있다. 예를 들어, 제1 서브 픽셀(SP1)의 제2 드레인 전극(134)은 제1 서브 픽셀(SP1)의 일측에 배치된 제1 데이터 배선(DL1)과 전기적으로 연결되고, 제2 서브 픽셀(SP2)의 제2 드레인 전극(134)은 제2 서브 픽셀(SP2)의 타측에 배치된 제2 데이터 배선(DL2)과 전기적으로 연결될 수 있다. 제2 드레인 전극(134)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
제2 액티브층(132)에 중첩하도록 게이트 절연층(112) 상에 제2 게이트 전극(131)이 배치된다. 제2 게이트 전극(131)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
제2 게이트 전극(131)은 복수의 스캔 배선(SL) 중 하나의 스캔 배선(SL)으로부터 연장된다. 제2 게이트 전극(131)은 스캔 배선(SL)과 일체로 이루어질 수 있다. 따라서, 제2 게이트 전극(131)과 스캔 배선(SL)은 동일한 도전성 물질로 형성될 수 있다. 스캔 배선(SL)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
복수의 스캔 배선(SL)은 복수의 서브 픽셀(SP) 각각으로 스캔 신호를 전달하는 배선으로, 게이트 절연층(112) 상에 배치된다. 복수의 스캔 배선(SL)은 복수의 서브 픽셀(SP) 사이에서 제2 방향으로 연장된다. 복수의 스캔 배선(SL)은 복수의 서브 픽셀(SP) 각각의 회로 영역(CA)의 상측 또는 하측에서 구동 회로와 전기적으로 연결될 수 있다. 예를 들어, 제1 서브 픽셀(SP1)의 제1 회로 영역(CA1)과 제2 서브 픽셀(SP2)의 제2 회로 영역(CA2) 사이에 제1 스캔 배선(SL1)이 배치되고, 제1 회로 영역(CA1) 및 제2 회로 영역(CA2)의 제2 트랜지스터(130) 및 제3 트랜지스터(140)는 제1 스캔 배선(SL1)과 전기적으로 연결될 수 있다. 제3 서브 픽셀(SP3)의 제3 회로 영역(CA3)과 제4 서브 픽셀(SP4)의 회로 영역(CA) 사이에 제2 스캔 배선(SL2)이 배치되고, 제3 회로 영역(CA3) 및 제4 회로 영역(CA4)의 제2 트랜지스터(130) 및 제3 트랜지스터(140)는 동시에 제2 스캔 배선(SL2)과 전기적으로 연결될 수 있다. 즉, 제1 서브 픽셀(SP1) 및 제2 서브 픽셀(SP2)은 제1 스캔 배선(SL1)을 공유하고, 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)은 제2 스캔 배선(SL2)을 공유할 수 있다.
복수의 서브 픽셀(SP)의 회로 영역(CA)에 제3 트랜지스터(140)가 배치된다. 제3 트랜지스터(140)는 제3 게이트 전극(141), 제3 액티브층(142), 제3 소스 전극(143) 및 제3 드레인 전극(144)을 포함한다. 기준 배선(RL), 스캔 배선(SL) 및 스토리지 커패시터(150)와 전기적으로 연결된 제3 트랜지스터(140)는 센싱 트랜지스터일 수 있다.
먼저, 버퍼층(111)과 게이트 절연층(112) 사이에 제3 액티브층(142)이 배치된다. 제3 액티브층(142)은 게이트 절연층(112)에 형성된 컨택홀을 통해 제3 드레인 전극(144) 및 제3 소스 전극(143)과 전기적으로 연결될 수 있다. 제3 액티브층(142)은 산화물 반도체, 비정질 실리콘 또는 폴리 실리콘 등과 같은 반도체 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
게이트 절연층(112) 상에 제3 드레인 전극(144)이 배치된다. 제3 드레인 전극(144)은 기준 배선(RL)과 전기적으로 연결된다. 제3 드레인 전극(144)은 게이트 절연층(112) 및 버퍼층(111)에 형성된 컨택홀을 통해 기준 배선(RL)과 전기적으로 연결될 수 있다. 제3 드레인 전극(144)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
제3 액티브층(142)에 중첩하도록 게이트 절연층(112) 상에 제3 게이트 전극(141)이 배치된다. 제3 게이트 전극(141)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
제3 게이트 전극(141)은 복수의 스캔 배선(SL) 중 하나의 스캔 배선(SL)으로부터 연장된다. 구체적으로, 제3 게이트 전극(141)은 스캔 배선(SL)과 일체로 이루어질 수 있다. 이때, 스캔 배선(SL)은 제2 게이트 전극(131)과도 일체로 이루어지므로, 제2 트랜지스터(130)와 제3 트랜지스터(140)는 하나의 스캔 배선(SL)을 공유할 수 있다. 즉, 스캔 배선(SL)에 스캔 신호가 인가되는 경우, 제2 트랜지스터(130)와 제3 트랜지스터(140)는 동시에 턴 온 또는 턴 오프될 수 있다. 다만, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 제2 트랜지스터(130)와 제3 트랜지스터(140)가 하나의 스캔 배선(SL)을 공유하는 것으로 설명하였으나, 제2 트랜지스터(130)와 제3 트랜지스터(140)는 서로 다른 스캔 배선(SL)에 연결되어 개별적으로 턴 온 또는 턴 오프될 수도 있으며, 이에 제한되지 않는다.
게이트 절연층(112) 상에 제3 게이트 전극(141) 및 제3 드레인 전극(144)과 이격되도록 제3 소스 전극(143)이 배치된다. 제3 소스 전극(143)은 게이트 절연층(112)에 형성된 컨택홀을 통해 제3 액티브층(142)과 전기적으로 연결될 수 있다. 제3 소스 전극(143)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
한편, 제3 소스 전극(143)은 제1 소스 전극(123)과 일체로 이루어질 수 있다. 제3 소스 전극(143)은 제1 소스 전극(123)과 일체로 이루어져 전기적으로 연결될 수 있다. 이때, 제1 소스 전극(123)은 상술한 바와 같이, 버퍼층(111) 및 게이트 절연층(112)에 형성된 컨택홀을 통해 제1 커패시터 전극(151) 및 제1 액티브층(122)과 전기적으로 연결될 수 있다. 따라서, 제3 소스 전극(143) 또한 제1 소스 전극(123) 및 제1 액티브층(122)을 통해 제1 커패시터 전극(151)과 전기적으로 연결될 수 있다.
다음으로, 제1 트랜지스터(120), 제2 트랜지스터(130), 제3 트랜지스터(140), 스토리지 커패시터(150)의 제1 커패시터 전극(151) 및 제2 커패시터 전극(152), 복수의 전원 배선(VDD), 복수의 데이터 배선(DL), 기준 배선(RL), 복수의 스캔 배선(SL) 상에 패시베이션층(113)이 배치된다. 패시베이션층(113)은 패시베이션층(113) 하부의 구성을 보호하기 위한 절연층이다. 예를 들어, 패시베이션층(113)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. 또한, 패시베이션층(113)은 실시예에 따라 생략될 수도 있다.
도 4를 참조하면, 패시베이션층(113) 상에 복수의 컬러 필터(CF)가 배치된다. 구체적으로, 복수의 서브 픽셀(SP) 각각의 발광 영역(EA)에 중첩하도록 복수의 컬러 필터(CF)가 배치된다. 복수의 컬러 필터(CF)는 적색 컬러 필터, 청색 컬러 필터 및 녹색 컬러 필터를 포함할 수 있다. 예를 들어, 녹색 서브 픽셀인 제1 서브 픽셀(SP1)의 제1 발광 영역(EA1)에서 기판(110)과 평탄화층(114) 사이에 녹색 컬러 필터가 배치될 수 있다. 적색 서브 픽셀인 제2 서브 픽셀(SP2)의 제2 발광 영역(EA2)에서 기판(110)과 평탄화층(114) 사이에 적색 컬러 필터가 배치될 수 있다. 청색 서브 픽셀인 제4 서브 픽셀(SP4)의 제4 발광 영역(EA4)에서 기판(110)과 평탄화층(114) 사이에 청색 컬러 필터가 배치될 수 있다.
패시베이션층(113) 및 복수의 컬러 필터(CF) 상에 평탄화층(114)이 배치된다. 평탄화층(114)은 제1 트랜지스터(120), 제2 트랜지스터(130), 제3 트랜지스터(140), 제1 커패시터 전극(151), 제2 커패시터 전극(152), 복수의 전원 배선(VDD), 복수의 데이터 배선(DL), 기준 배선(RL), 복수의 스캔 배선(SL)이 배치된 기판(110)의 상부를 평탄화하는 절연층이다. 평탄화층(114)은 유기 물질로 이루어질 수 있고, 예를 들어, 폴리이미드(Polyimide) 또는 포토아크릴(Photo Acryl)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
도 3 및 도 4를 참조하면, 복수의 서브 픽셀(SP) 각각에 발광 소자(160)가 배치된다. 복수의 서브 픽셀(SP) 각각의 발광 영역(EA)에서 평탄화층(114) 상에 발광 소자(160)가 배치된다. 발광 소자(160)는 제1 전극(161), 리페어부(162), 발광층(163) 및 제2 전극(164)을 포함한다.
발광 영역(EA)에서 평탄화층(114) 상에 제1 전극(161)이 배치된다. 제1 전극(161)은 발광층(163)에 정공을 공급하므로, 일함수가 높은 도전성 물질로 이루어지며, 애노드로 지칭될 수도 있다. 제1 전극(161)은 예를 들어, 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO) 등과 같은 투명 도전성 물질로 형성될 수 있으나, 이에 제한되지 않는다.
한편, 본 발명의 일 실시예에 따른 표시 장치(100)가 탑 에미션(Top Emission) 방식인 경우, 발광층(163)으로부터 발광된 광이 제1 전극(161)에 반사되어 상부 방향, 즉, 제2 전극(164) 측을 향하도록, 제1 전극(161)의 하부에 반사 효율이 우수한 금속 물질, 예를 들어, 알루미늄(Al) 또는 은(Ag)과 같은 물질로 이루어진 반사층이 추가될 수 있다. 반대로, 표시 장치(100)가 바텀 에미션(Bottom Emission) 방식인 경우, 제1 전극(161)은 투명 도전성 물질로만 이루어질 수 있다. 이하에서는 본 발명의 일 실시예에 따른 표시 장치(100)가 바텀 에미션 방식은 것으로 가정하여 설명하기로 한다.
제1 전극(161) 및 평탄화층(114) 상에 뱅크(115)가 배치된다. 뱅크(115)는 서로 인접한 서브 픽셀(SP)을 구분하기 위한 절연층이다. 뱅크(115)는 복수의 서브 픽셀(SP)의 회로 영역(CA)에서 제1 전극(161) 및 평탄화층(114) 상에 배치된다. 뱅크(115)는 발광 영역(EA)에 중첩하는 제1 전극(161)의 일부를 개구시키도록 배치될 수 있다. 뱅크(115)는 절연 물질로 이루어질 수 있고, 예를 들어, 폴리이미드(polyimide), 아크릴(acryl) 또는 벤조사이클로부텐(benzocyclobutene: BCB)계 수지로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
발광 영역(EA) 및 회로 영역(CA)에서 제1 전극(161) 상에 발광층(163)이 배치된다. 발광층(163)은 복수의 서브 픽셀(SP)에 걸쳐 하나의 층으로 형성될 수 있다. 즉, 복수의 서브 픽셀(SP) 각각의 발광층(163)은 서로 연결되어 일체로 이루어질 수 있다. 발광층(163)은 하나의 발광층(163)으로 구성될 수도 있고, 서로 다른 색의 광을 발광하는 복수의 발광층(163)이 적층된 구조일 수 있다. 발광층(163)은 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층 등의 유기층을 더 포함할 수 있으나, 이에 제한되는 것은 아니다.
발광 영역(EA) 및 회로 영역(CA) 전체에서 발광층(163) 상에 제2 전극(164)이 배치된다. 제2 전극(164)은 발광층(163)에 전자를 공급하므로, 일함수가 낮은 도전성 물질로 이루어지며, 캐소드로 지칭될 수도 있다. 제2 전극(164)은 복수의 서브 픽셀(SP)에 걸쳐 하나의 층으로 형성될 수 있다. 즉, 복수의 서브 픽셀(SP) 각각의 제2 전극(164)은 서로 연결되어 일체로 이루어질 수 있다. 제2 전극(164)은 예를 들어, 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO) 등과 같은 투명 도전성 물질 또는 이테르븀(Yb) 합금으로 형성될 수 있고, 금속 도핑층이 더 포함될 수도 있으며, 이에 제한되지 않는다. 한편, 도 3 및 도 4에 도시되지는 않았으나, 발광 소자(160)의 제2 전극(164)은 저전위 전원 배선(VSS)과 전기적으로 연결되어, 저전위 전원 신호를 공급받을 수 있다.
도 3 내지 도 5를 함께 참조하면, 발광 소자(160)는 제1 전극(161)으로부터 이웃한 서브 픽셀(SP)의 회로 영역(CA)을 향해 연장된 리페어부(162)를 포함한다. 리페어부(162)는 이웃한 서브 픽셀(SP) 중 동일한 색상의 광을 발광하는 서브 픽셀(SP)의 회로 영역(CA)을 향해 연장된다. 예를 들어, 복수의 제1 서브 픽셀(SP1) 중 하나의 제1 서브 픽셀(SP1)의 리페어부(162)는 하나의 제1 서브 픽셀(SP1)과 좌우로 이웃한 다른 제1 서브 픽셀(SP1)의 제1 회로 영역(CA1)을 향해 연장될 수 있다. 리페어부(162)는 이웃한 서브 픽셀(SP)의 회로 영역(CA)의 제1 커패시터 전극(151)을 향해 연장될 수 있다.
리페어부(162)의 적어도 일부분은 평탄화층(114), 패시베이션층(113) 및 버퍼층(111)을 사이에 두고 제1 커패시터 전극(151)과 중첩할 수 있다. 그리고 리페어부(162)의 일부분은 이웃한 서브 픽셀(SP)의 제1 커패시터 전극(151)을 향해 연장되며, 복수의 서브 픽셀(SP) 사이에서 제1 방향으로 연장된 복수의 전원 배선(VDD) 및 복수의 데이터 배선(DL)과 교차, 즉, 중첩할 수 있다. 이때, 리페어부(162)의 일부분은 평탄화층(114), 패시베이션층(113) 및 버퍼층(111)을 사이에 두고 복수의 전원 배선(VDD) 및 복수의 데이터 배선(DL)과 교차할 수 있다.
만약, 회로 영역(CA)의 복수의 트랜지스터(120, 130, 140) 및 스토리지 커패시터(150) 등에 불량이 발생하는 경우, 이웃한 서브 픽셀(SP)의 제1 커패시터 전극(151)을 향해 연장된 리페어부(162)에 레이저를 조사하여, 리페어부(162)와 이웃한 서브 픽셀(SP)의 제1 커패시터 전극(151)을 전기적으로 연결시킬 수 있다. 이때, 제1 커패시터 전극(151)은 제1 트랜지스터(120)의 제1 소스 전극(123)과 발광 소자(160)의 제1 전극(161) 사이, 즉, 제1 트랜지스터(120)로부터 발광 소자(160)로 공급되는 전류가 흐르는 지점에 전기적으로 연결되어 있다. 따라서, 구동 회로에 불량이 발생하더라도, 이웃한 서브 픽셀(SP)의 제1 커패시터 전극(151)을 통해 제1 트랜지스터(120)와 리페어부(162)를 전기적으로 연결할 수 있으며, 하나의 구동 회로로 두 개의 발광 소자(160)를 구동할 수 있다.
복수의 서브 픽셀(SP)의 회로 영역(CA)에 스토리지 커패시터(150)가 배치된다. 스토리지 커패시터(150)는 한 프레임 동안 발광 소자(160)가 계속해서 동일한 상태를 유지하도록 제1 트랜지스터(120)의 제1 게이트 전극(121)과 제1 소스 전극(123) 사이의 전압을 저장할 수 있다. 스토리지 커패시터(150)는 제1 커패시터 전극(151), 제2 커패시터 전극(152) 및 제3 커패시터 전극(153)을 포함한다.
기판(110)과 버퍼층(111) 사이에 제1 커패시터 전극(151)이 배치된다. 제1 커패시터 전극(151)은 제1 트랜지스터(120)의 제1 액티브층(122)을 통해 제1 트랜지스터(120)의 제1 소스 전극(123) 및 제3 트랜지스터(140)의 제3 소스 전극(143)과 전기적으로 연결될 수 있다. 따라서, 제1 커패시터 전극(151)은 제1 트랜지스터(120), 제3 트랜지스터(140) 및 발광 소자(160) 사이의 제2 노드(N2)에 전기적으로 연결될 수 있다.
제1 커패시터 전극(151) 및 버퍼층(111) 상에 제1 커패시터 전극(151)과 중첩하도록 제2 커패시터 전극(152)이 배치된다. 버퍼층(111)을 사이에 두고 제1 커패시터 전극(151)과 제2 커패시터 전극(152)이 서로 중첩하여 배치될 수 있다. 제2 커패시터 전극(152)은 제2 소스 전극(133) 및 제2 액티브층(132)과 일체로 이루어질 수 있다. 제2 커패시터 전극(152)은 제2 소스 전극(133) 및 제2 액티브층(132)과 함께 제1 트랜지스터(120)의 제1 게이트 전극(121)과 전기적으로 연결될 수 있다. 따라서, 제2 커패시터 전극(152)은 제1 트랜지스터(120)의 제1 게이트 전극(121)과 제2 트랜지스터(130) 사이의 제1 노드(N1)에 전기적으로 연결될 수 있다.
패시베이션층(113) 및 평탄화층(114) 상에서 제1 커패시터 전극(151) 및 제2 커패시터 전극(152)과 중첩하도록 제3 커패시터 전극(153)이 배치된다. 제3 커패시터 전극(153)은 발광 영역(EA)의 제1 전극(161)으로부터 회로 영역(CA)을 향해 연장되어 제1 커패시터 전극(151) 및 제2 커패시터 전극(152)과 중첩하도록 배치될 수 있다. 제3 커패시터 전극(153)은 발광 소자(160)의 제1 전극(161)과 일체로 이루어질 수 있고, 제1 전극(161)을 통해 제1 트랜지스터(120)의 제1 소스 전극(123)과 전기적으로 연결될 수 있다. 따라서, 제3 커패시터 전극(153)은 제1 트랜지스터(120), 제3 트랜지스터(140) 및 발광 소자(160) 사이의 제2 노드(N2)에 전기적으로 연결될 수 있다.
정리하면, 스토리지 커패시터(150)의 제1 커패시터 전극(151)은 제1 액티브층(122)을 통해 제1 트랜지스터(120)의 제1 소스 전극(123)과 전기적으로 연결될 수 있다. 제2 커패시터 전극(152)은 제2 액티브층(132)과 일체로 이루어져, 제1 트랜지스터(120)의 제1 게이트 전극(121)과 전기적으로 연결될 수 있다. 제3 커패시터 전극(153)은 제1 전극(161)과 일체로 이루어져, 제1 트랜지스터(120)의 제1 소스 전극(123)과 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 따른 표시 장치(100)는 복수의 서브 픽셀(SP) 각각의 발광 영역(EA)을 지그재그 형태로 배치하여, 시야각에 따른 빛샘 문제를 최소화할 수 있다. 기준 배선(RL)이 연장된 방향인 제1 방향에서, 복수의 서브 픽셀(SP)의 발광 영역(EA) 및 회로 영역(CA)이 교대로 배치될 수 있다. 예를 들어, 기준 배선(RL)의 타측에서, 제1 발광 영역(EA1)과 제3 발광 영역(EA3) 사이에 제2 회로 영역(CA2)이 배치되고, 기준 배선(RL)의 일측에서, 제2 발광 영역(EA2)과 제4 발광 영역(EA4) 사이에 제3 회로 영역(CA3)이 배치될 수 있다. 그리고 스캔 배선(SL)이 연장된 방향인 제2 방향에서, 복수의 서브 픽셀(SP) 각각의 발광 영역(EA) 및 회로 영역(CA)이 교대로 배치될 수 있다. 예를 들어, 하나의 제1 서브 픽셀(SP1)의 제1 발광 영역(EA1) 일측에 제1 회로 영역(CA1)이 배치되고, 제1 회로 영역(CA1)의 일측에 다른 제1 서브 픽셀(SP1)의 제1 발광 영역(EA1)이 배치될 수 있다. 정리하면, 하나의 서브 픽셀(SP)의 발광 영역(EA)은 회로 영역(CA)을 사이에 두고 다른 서브 픽셀(SP)의 발광 영역(EA)과 이격되어 배치될 수 있다. 따라서, 하나의 발광 영역(EA)에서 발광된 광은 발광 영역(EA)을 둘러싸는 회로 영역(CA)에 의해 다른 발광 영역(EA)으로 향하는 것이 최소화될 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 복수의 회로 영역(CA)이 복수의 발광 영역(EA) 각각을 둘러싸도록 배치되어, 복수의 발광 영역(EA) 각각이 다른 발광 영역(EA)과는 이격되어 배치될 수 있고, 시야각에서 빛샘으로 인한 혼색 및 표시 품질 저하를 최소화할 수 있다.
한편, 본 발명의 일 실시예에 따른 표시 장치(100)는 동일한 색상의 광을 발광하는 복수의 서브 픽셀(SP)이 제2 방향으로 배치되어, 리페어부(162)를 제2 방향으로 연장할 수 있고, 리페어부(162)에서의 기생 커패시턴스를 최소화할 수 있다. 리페어부(162)가 제2 방향으로 연장되는 경우, 리페어부(162)는 기준 배선(RL) 및 데이터 배선(DL)과 교차할 수 있다. 이때, 기준 배선(RL) 및 데이터 배선(DL)과 리페어부(162) 사이에는 버퍼층(111), 패시베이션층(113) 및 평탄화층(114)이 배치된다. 따라서, 기준 배선(RL) 및 데이터 배선(DL)과 리페어부(162) 사이의 충분한 이격 거리를 확보할 수 있고, 기생 커패시턴스를 최소화할 수 있다.
또한, 본 발명의 일 실시예에 따른 표시 장치(100)는 복수의 서브 픽셀(SP) 각각의 회로 영역(CA)이 기준 배선(RL)과 인접하게 배치되고, 기준 배선(RL)은 회로 영역(CA)을 사이에 두고 데이터 배선(DL)과 이격되어 배치되므로, 휘도 불균일을 개선할 수 있다. 데이터 배선(DL)과 기준 배선(RL)이 중첩하는 경우, 기생 커패시턴스에 의해 기준 신호 및 데이터 신호 등이 왜곡될 수 있다. 또한, 본 발명의 일 실시예에 따른 표시 장치(100)는 DRD 구조의 표시 장치(100)이므로, 극성이 주기적으로 반전되는 데이터 신호가 공급되는 데이터 배선(DL)과 기준 배선(RL)이 중첩하는 경우, 데이터 신호의 극성을 따라 기준 신호의 왜곡이 더욱 더 심화될 수 있고, 휘도가 불균일하게 나타날 수 있다. 이에, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 복수의 서브 픽셀(SP) 각각의 회로 영역(CA)의 양측에 기준 배선(RL) 및 데이터 배선(DL)을 배치시켜, 기준 배선(RL)과 데이터 배선(DL)이 중첩하지 않도록 할 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 기준 배선(RL)과 데이터 배선(DL)이 회로 영역(CA)을 사이에 두고 이격되어 배치되므로, 휘도의 균일도를 개선할 수 있고, 표시 품질을 향상시킬 수 있다.
이하에서는 도 6을 함께 참조하여 본 발명의 리페어부(162)의 기생 커패시턴스를 최소화하고, 휘도를 균일하게 개선하는 효과에 대해 보다 상세히 설명하기로 한다.
도 6은 비교예에 따른 표시 장치의 복수의 서브 픽셀의 회로도이다. 도 6을 참조하면, 비교예에 따른 표시 장치(10)의 복수의 서브 픽셀(SP) 각각의 발광 소자(60)를 구동하기 위한 구동 회로는 제1 트랜지스터(20), 제2 트랜지스터(30), 제3 트랜지스터(40), 스토리지 커패시터(50), 복수의 스캔 배선(SL), 복수의 데이터 배선(DL), 복수의 전원 배선(VDD) 및 기준 배선(RL)을 포함한다. 비교예에 따른 표시 장치(10)는 도 1 내지 도 5의 표시 장치(100)와 비교하여 복수의 서브 픽셀(SP) 각각이 다른 데이터 배선(DL1, DL2, DL3, DL4)과 연결되고, 발광 영역(EA) 및 회로 영역(CA)의 배치가 상이한 구조를 갖는다.
도 6을 참조하면, 비교예에 따른 표시 장치(10)는 제1 트랜지스터(20), 제2 트랜지스터(30), 제3 트랜지스터(40) 및 스토리지 커패시터(50)와 제1 트랜지스터(20), 제2 트랜지스터(30), 제3 트랜지스터(40) 및 스토리지 커패시터(50)와 전기적으로 연결되는 스캔 배선(SL), 데이터 배선(DL), 기준 배선(RL) 및 전원 배선(VDD)을 포함한다.
복수의 서브 픽셀(SP) 각각은 제2 방향을 따라 일렬로 배치된다. 구체적으로, 제1 서브 픽셀(SP1)의 일측에 제2 서브 픽셀(SP2)이 배치되고, 제2 서브 픽셀(SP2)의 일측에 제3 서브 픽셀(SP3)이 배치되며, 제3 서브 픽셀(SP3)의 일측에 제4 서브 픽셀(SP4)이 배치된다.
그리고 복수의 서브 픽셀(SP) 각각의 회로 영역(CA) 및 발광 영역(EA)은 제2 방향을 따라 일렬로 배치된다. 제2 방향에서, 복수의 서브 픽셀(SP) 각각의 회로 영역(CA)은 서로 이웃하게 배치될 수 있고, 제2 방향에서, 복수의 서브 픽셀(SP) 각각의 발광 영역(EA)은 서로 이웃하게 배치될 수 있다.
복수의 서브 픽셀(SP) 사이에 기준 배선(RL)이 배치된다. 기준 배선(RL)은 복수의 서브 픽셀(SP) 중 제2 서브 픽셀(SP2)과 제3 서브 픽셀(SP3) 사이에서 제1 방향으로 연장되어 배치된다. 그리고 복수의 서브 픽셀(SP)은 하나의 기준 배선(RL)을 공유할 수 있다. 예를 들어, 제1 서브 픽셀(SP1), 제2 서브 픽셀(SP2), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)은 동일한 기준 배선(RL)을 공유할 수 있다.
복수의 서브 픽셀(SP) 사이에 복수의 데이터 배선(DL)이 배치된다. 복수의 데이터 배선(DL) 중 제1 데이터 배선(DL1) 및 제2 데이터 배선(DL2) 각각은 제1 서브 픽셀(SP1)과 제2 서브 픽셀(SP2) 사이에서 제1 방향으로 연장 배치되어, 제1 서브 픽셀(SP1) 및 제2 서브 픽셀(SP2)의 제2 트랜지스터(30)와 전기적으로 연결될 수 있다. 복수의 데이터 배선(DL) 중 제3 데이터 배선(DL) 및 제4 데이터 배선(DL) 각각은 제3 서브 픽셀(SP3)과 제4 서브 픽셀(SP4) 사이에서 제1 방향으로 연장 배치되어, 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)의 제2 트랜지스터(30)와 전기적으로 연결될 수 있다.
비교예에 따른 표시 장치(10)에서는 복수의 서브 픽셀(SP) 각각의 발광 영역(EA) 및 회로 영역(CA)이 제2 방향을 따라 일렬로 배치되고, 복수의 서브 픽셀(SP) 중 제2 서브 픽셀(SP2)과 제3 서브 픽셀(SP3) 사이에만 제1 방향을 따라 연장된 기준 배선(RL)이 배치된다. 그러므로, 제1 서브 픽셀(SP1)과 제4 서브 픽셀(SP4)의 회로 영역(CA)에 배치된 제3 트랜지스터(40)와 기준 배선(RL)을 전기적으로 연결하기 위해서는, 기준 배선(RL)의 일부가 제2 방향을 따라 연장되어 배치될 수 있다. 다만, 기준 배선(RL)의 일부가 제2 방향으로 연장됨에 따라, 기준 배선(RL)은 복수의 데이터 배선(DL)과 교차할 수 있다. 예를 들어, 도 6의 X 영역에서 기준 배선(RL)과 복수의 데이터 배선(DL)이 교차할 수 있다. 즉, 기준 배선(RL)의 일부분은 복수의 데이터 배선(DL) 각각과 중첩할 수 있다.
한편, 데이터 배선(DL)과 기준 배선(RL)이 서로 중첩하는 X 영역에서 기생 커패시턴스가 발생할 수 있고, 기생 커패시턴스는 기준 신호 등의 왜곡을 초래할 수 있다. 그리고 기생 커패시턴스에 의해, 리플(ripple) 현상, 즉, 노이즈가 발생할 수 있고, 리플 현상은 휘도가 불균일하게 나타나는 딤(dim) 현상을 유발하여 표시 품질을 저하시킬 수 있다.
그리고 한 쌍의 서브 픽셀(SP)이 하나의 데이터 배선(DL)을 공유하고, 주기적으로 데이터 신호의 극성이 반전되는 DRD 구조에서 리플 현상 및 딤 현상이 더욱 더 심화될 수 있다. 구체적으로, 데이터 신호의 극성이 변경되는 순간에는 데이터 신호의 변동폭이 크기 때문에 리플 현상 및 딤 현상이 발생하여, 표시 품질이 저하될 수 있다.
비교예에 따른 표시 장치(10)는 복수의 서브 픽셀(SP)이 제2 방향을 따라 배열되고, 4개의 서브 픽셀(SP)이 4개의 서브 픽셀(SP)의 중간 지점에서 제1 방향으로 연장된 하나의 기준 배선(RL)을 공유하는 구조로, 기준 배선(RL)과 이웃하지 않은 제1 서브 픽셀(SP1) 및 제4 서브 픽셀(SP4)로 기준 신호를 공급하기 위해서, 기준 배선(RL)의 일부가 제2 방향으로 연장될 수 있다. 기준 배선(RL)의 일부가 제2 방향으로 연장됨에 따라 복수의 데이터 배선(DL)과 교차할 수 있다. 이러한 경우 상술한 바와 같이, 데이터 배선(DL)과 기준 배선(RL)이 중첩하는 경우, 리플 현상 및 딤 현상이 발생하여 표시 품질이 저하될 수 있다.
반면, 본 발명의 일 실시예에 따른 표시 장치(100)는 복수의 서브 픽셀(SP)이 기준 배선(RL)과 동일하게 제1 방향을 따라 배열되고, 복수의 서브 픽셀(SP) 각각의 회로 영역(CA)은 기준 배선(RL)과 이웃하게 배치되는 구조이다. 그리고 복수의 데이터 배선(DL)은 회로 영역(CA)을 사이에 두고 기준 배선(RL)과 이격되어 배치될 수 있다. 그러므로, 복수의 서브 픽셀(SP) 각각의 회로 영역(CA) 전체는 기준 배선(RL)과 이웃하게 배치되어 기준 배선(RL)과 연결되므로, 기준 배선(RL)이 제2 방향을 따라 연장될 필요도 없고, 데이터 배선(DL)과 기준 배선(RL)이 교차하지 않을 수 있다.
따라서, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 기준 배선(RL)과 복수의 데이터 배선(DL) 사이에 복수의 서브 픽셀(SP)의 회로 영역(CA)을 배치하여, 리플 현상 및 딤 현상에 따른 표시 품질 저하를 최소화할 수 있다. 기준 배선(RL)은 복수의 서브 픽셀(SP)의 회로 영역(CA) 전체와 이웃하게 배치된다. 예를 들어, 제1 회로 영역(CA1)은 제1 회로 영역(CA1)의 타측에서 기준 배선(RL)과 이웃하게 배치되고, 제2 회로 영역(CA2)은 제2 회로 영역(CA2)의 일측에서 기준 배선(RL)과 이웃하게 배치된다. 그리고 복수의 데이터 배선(DL)은 복수의 서브 픽셀(SP)의 회로 영역(CA)을 사이에 두고 기준 배선(RL)과 이격되어 배치된다. 예를 들어, 제1 데이터 배선(DL1)과 기준 배선(RL) 사이에 제1 회로 영역(CA1)이 배치되고, 제2 데이터 배선(DL2)과 기준 배선(RL) 사이에 제2 회로 영역(CA2)이 배치된다. 복수의 데이터 배선(DL)과 기준 배선(RL)은 회로 영역(CA)을 사이에 두고 이격되어 배치되므로, 복수의 데이터 배선(DL)과 기준 배선(RL)은 서로 교차하지 않을 수 있다. 만약, 기준 배선(RL)과 복수의 데이터 배선(DL)이 서로 교차하는 경우, 데이터 신호와 기준 신호 간의 기생 커패시턴스로 인해 휘도가 불균일하게 나타날 수 있고, 표시 품질이 저하될 수 있다. 특히, 본 발명의 일 실시예에 따른 표시 장치(100)와 같이 DRD 구조인 경우, 주기적으로 극성이 반전되는 데이터 신호에 의해 리플 현상 및 딤 현상이 더욱 더 악화될 수 있으므로, 기준 배선(RL)을 복수의 데이터 배선(DL)과 중첩하지 않도록 배치할 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)는 복수의 서브 픽셀(SP)의 회로 영역(CA) 양측에 기준 배선(RL) 및 복수의 데이터 배선(DL)을 배치하여, 기준 배선(RL)과 복수의 데이터 배선(DL)이 서로 중첩하지 않을 수 있고, 기준 배선(RL)과 복수의 데이터 배선(DL) 간의 기생 커패시턴스 및 이에 의한 표시 품질 저하를 최소화할 수 있다.
한편, 비교예에 따른 표시 장치(10)에서 동일한 색상의 광을 발광하는 서브 픽셀(SP)들은 제1 방향에서 서로 이웃하게 배치된다. 이러한 구조의 표시 장치(10)에서 리페어부는 제1 방향에서 서로 이웃한 복수의 서브 픽셀(SP)의 회로 영역(CA)을 향해 연장될 수 있다. 즉, 비교예에 따른 표시 장치(10)에서는 리페어부가 제1 방향으로 연장되어 배치될 수 있다.
그러므로, 비교예에 따른 표시 장치(10)에서는 리페어부가 제1 방향으로 연장됨에 따라, 리페어부의 일부분은 스캔 배선(SL)과 중첩할 수 있다. 도 1 내지 도 5에서 상술한 바와 같이, 스캔 배선(SL)은 게이트 절연층과 패시베이션층 사이에 배치되므로, 비교예에 따른 표시 장치(10)에서는 스캔 배선(SL)과 리페어부가 패시베이션층 및 평탄화층을 사이에 두고 이격되어 배치될 수 있다.
반면, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 동일한 색상의 광을 발광하는 서브 픽셀(SP)은 제2 방향을 따라 배치된다. 이러한 구조의 표시 장치(100)에서 리페어부(162)는 제2 방향에서 인접한 서브 픽셀(SP)의 회로 영역(CA)을 향해 연장될 수 있다. 즉, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 리페어부(162)가 제2 방향으로 연장되어 배치될 수 있다.
그러므로, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 리페어부(162)가 제2 방향으로 연장됨에 따라, 리페어부(162)의 일부분은 전원 배선(VDD) 및 데이터 배선(DL)과 중첩할 수 있다. 도 1 내지 도 5에서 상술한 바와 같이, 전원 배선(VDD) 및 데이터 배선(DL)은 기판(110)과 버퍼층(111) 사이에 배치되므로, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 전원 배선(VDD) 및 데이터 배선(DL)과 리페어부(162)가 버퍼층(111), 패시베이션층(113) 및 평탄화층(114)을 사이에 두고 이격되어 배치될 수 있다.
따라서, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 리페어부(162)를 제2 방향으로 연장하여 리페어부(162)의 기생 커패시턴스를 최소화할 수 있다. 구체적으로, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 복수의 서브 픽셀(SP) 중 동일한 색상의 광을 발광하는 복수의 서브 픽셀(SP) 각각의 발광 영역(EA) 및 회로 영역(CA)이 제2 방향을 따라 배치된다. 예를 들어, 녹색 서브 픽셀인 제1 서브 픽셀(SP1)은 제1 발광 영역(EA1)의 일측에 제1 회로 영역(CA1)이 배치되고, 제1 회로 영역(CA1)의 일측에 다른 제1 서브 픽셀(SP1)의 제1 발광 영역(EA1) 및 제1 회로 영역(CA1)이 순차적으로 배치될 수 있다. 그리고 리페어부(162)는 이웃한 서브 픽셀(SP) 중 동일한 색상의 광을 발광하는 서브 픽셀(SP)의 회로 영역(CA)을 향해 제2 방향을 따라 연장될 수 있다. 그리고 리페어부(162)가 제2 방향으로 연장됨에 따라 리페어부(162)는 기준 배선(RL) 및 데이터 배선(DL)과 교차할 수 있다. 그리고 리페어부(162)와 기준 배선(RL) 및 데이터 배선(DL)이 서로 교차하더라도, 리페어부(162)와 기준 배선(RL) 및 데이터 배선(DL) 사이에 버퍼층(111), 패시베이션층(113) 및 평탄화층(114)이 배치되므로, 리페어부(162)와 기준 배선(RL) 및 데이터 배선(DL) 간의 충분한 이격 거리를 확보할 수 있다.
반면 비교예에 따른 표시 장치(10)에서는 복수의 서브 픽셀(SP) 중 동일한 색상의 광을 발광하는 복수의 서브 픽셀(SP) 각각의 발광 영역(EA) 및 회로 영역(CA)이 제1 방향을 따라 배치된다. 예를 들어, 녹색 서브 픽셀인 제1 서브 픽셀(SP1)은 제1 회로 영역(CA1)의 아래에 다른 제1 서브 픽셀(SP1)의 제1 회로 영역(CA1)이 배치될 수 있다. 그리고 리페어부는 이웃한 서브 픽셀(SP) 중 동일한 색상의 광을 발광하는 서브 픽셀(SP)의 회로 영역(CA)을 향해 제1 방향을 따라 연장될 수 있다. 그리고 리페어부가 제1 방향으로 연장됨에 따라 리페어부는 스캔 배선(SL)과 교차할 수 있다. 그리고 리페어부는 패시베이션층 및 평탄화층을 사이에 두고 스캔 배선(SL)과 이격되어 배치될 수 있다.
정리하면, 비교예에 따른 표시 장치(10)에서는 리페어부가 패시베이션층 및 평탄화층을 사이에 두고 스캔 배선(SL)과 이격되어 배치되고, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 리페어부(162)가 버퍼층(111), 패시베이션층(113) 및 평탄화층(114)을 사이에 두고 데이터 배선(DL)과 이격되어 배치될 수 있다. 이때, 기생 커패시턴스는 두 구성 간의 거리가 가까울수록 커질 수 있다. 그러므로, 비교예에 따른 표시 장치(10)와 비교하여, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 리페어부(162)와 데이터 배선(DL) 및 기준 배선(RL) 사이에 패시베이션층(113) 및 평탄화층(114) 외에 버퍼층(111)이 더 배치되므로, 리페어부(162)와 기준 배선(RL) 및 데이터 배선(DL) 간의 충분한 이격 거리를 확보할 수 있고, 기생 커패시턴스를 감소시킬 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 제2 방향을 따라 동일한 색상의 광을 발광하는 서브 픽셀(SP)들이 배치됨에 따라 리페어부(162)를 제2 방향으로 연장할 수 있고, 리페어부(162)는 스캔 배선(SL) 대신 기판(110)과 가장 인접하게 배치된 전원 배선(VDD) 및 데이터 배선(DL)과 교차하므로, 리페어부(162)와 데이터 배선(DL) 및 기준 배선(RL) 간의 기생 커패시턴스 및 이에 따른 표시 품질 저하를 최소화할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는, 제1 방향으로 연장된 복수의 기준 배선이 배치된 기판, 복수의 기준 배선의 일측에 배치된 제1 회로 영역 및 복수의 기준 배선의 타측에 배치된 제1 발광 영역을 포함하는 복수의 제1 서브 픽셀, 복수의 기준 배선의 일측에 배치된 제2 발광 영역 및 복수의 기준 배선의 타측에 배치된 제2 회로 영역을 포함하는 복수의 제2 서브 픽셀, 제1 방향으로 연장되고, 제1 회로 영역을 사이에 두고 복수의 기준 배선과 이격되어 배치된 복수의 제1 데이터 배선, 및 제1 방향으로 연장되고, 제2 회로 영역을 사이에 두고 복수의 기준 배선과 이격되어 배치된 복수의 제2 데이터 배선을 포함하고, 제1 방향에서, 복수의 제1 서브 픽셀 및 복수의 제2 서브 픽셀은 교대로 배치된다.
본 발명의 다른 특징에 따르면, 제1 방향에서, 제1 발광 영역은 제2 회로 영역과 이웃하고, 제2 발광 영역은 제1 회로 영역과 이웃하며, 제1 방향과 수직한 방향인 제2 방향에서, 제1 발광 영역은 제1 회로 영역과 이웃하고, 제2 발광 영역은 제2 회로 영역과 이웃할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제1 데이터 배선과 복수의 기준 배선 사이에 제1 회로 영역 및 제2 발광 영역이 배치되고, 복수의 기준 배선과 복수의 제2 데이터 배선 사이에 제1 발광 영역 및 제2 회로 영역이 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 기준 배선은 복수의 제1 데이터 배선 및 복수의 제2 데이터 배선과 교차하지 않을 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 방향으로 연장되고, 복수의 기준 배선과 이격되고, 복수의 제1 데이터 배선 각각과 이웃하는 복수의 제1 전원 배선, 제1 방향으로 연장되고, 복수의 기준 배선과 이격되고, 복수의 제2 데이터 배선 각각과 이웃하는 복수의 제2 전원 배선, 제1 회로 영역에 배치되고, 복수의 제1 데이터 배선 및 복수의 제1 전원 배선 각각과 전기적으로 연결되는 제1 구동 회로, 및 제2 회로 영역에 배치되고, 복수의 제2 데이터 배선 및 복수의 제2 전원 배선 각각과 전기적으로 연결되는 제2 구동 회로를 더 포함하고, 복수의 기준 배선 각각은 복수의 기준 배선에 가장 인접한 제1 구동 회로 및 제2 구동 회로와 동시에 전기적으로 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 발광 영역에 배치되고, 제1 구동 회로와 전기적으로 연결된 제1 발광 소자, 및 제2 발광 영역에 배치되고, 제2 구동 회로와 전기적으로 연결된 제2 발광 소자를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 기준 배선 중 하나의 기준 배선에 인접한 제1 발광 소자로부터 하나의 기준 배선의 타측에 배치된 다른 기준 배선 측을 향해 연장된 제1 리페어부, 및 하나의 기준 배선에 인접한 제2 발광 소자로부터 하나의 기준 배선의 일측에 배치된 또 다른 기준 배선 측을 향해 연장된 제2 리페어부를 더 포함하고, 제1 리페어부의 적어도 일부는 복수의 제2 데이터 배선 중 가장 인접한 제2 데이터 배선과 중첩하고, 제2 리페어부의 적어도 일부는 복수의 제1 데이터 배선 중 가장 인접한 제1 데이터 배선과 중첩할 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 리페어부의 단부는 하나의 기준 배선과 다른 기준 배선 사이에 배치된 제1 구동 회로와 중첩하고, 제2 리페어부의 단부는 하나의 기준 배선과 또 다른 기준 배선 사이에 배치된 제2 구동 회로와 중첩할 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 방향과 수직한 제2 방향으로 연장되고, 복수의 제1 데이터 배선 및 복수의 제2 데이터 배선 상에 배치된 복수의 스캔 배선을 더 포함하고, 제1 리페어부 및 제2 리페어부는 제2 방향으로 연장되고, 제1 리페어부 및 제2 리페어부는 복수의 스캔 배선 각각과 이격될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 기준 배선의 일측에 배치된 제3 회로 영역 및 복수의 기준 배선의 타측에 배치된 제3 발광 영역을 포함하는 복수의 제3 서브 픽셀, 및 복수의 기준 배선의 일측에 배치된 제4 발광 영역 및 복수의 기준 배선의 타측에 배치된 제4 회로 영역을 포함하는 복수의 제4 서브 픽셀을 더 포함하고, 제1 방향에서, 복수의 제1 서브 픽셀, 복수의 제2 서브 픽셀, 복수의 제3 서브 픽셀 및 복수의 제4 서브 픽셀은 교대로 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 방향에서, 제1 회로 영역과 제3 회로 영역 사이에 제2 발광 영역이 배치되고, 제1 방향에서, 제2 회로 영역과 제4 회로 영역 사이에 제3 발광 영역이 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제1 서브 픽셀은 녹색 서브 픽셀이고, 복수의 제2 서브 픽셀은 적색 서브 픽셀이고, 복수의 제3 서브 픽셀은 백색 서브 픽셀이고, 복수의 제4 서브 픽셀은 청색 서브 픽셀일 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는, 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀 및 백색 서브 픽셀을 포함하는 복수의 서브 픽셀이 정의된 기판, 제1 방향으로 연장되고, 복수의 서브 픽셀과 중첩하는 복수의 기준 배선, 제1 방향으로 연장되고, 복수의 서브 픽셀 각각의 사이에 배치된 복수의 데이터 배선, 적색 서브 픽셀에서, 복수의 기준 배선의 일측에 배치된 적색 발광 소자, 청색 서브 픽셀에서, 복수의 기준 배선의 일측에 배치된 청색 발광 소자, 녹색 서브 픽셀에서, 복수의 기준 배선의 타측에 배치된 녹색 발광 소자, 및 백색 서브 픽셀에서, 복수의 기준 배선의 타측에 배치된 백색 발광 소자를 포함하고, 복수의 기준 배선 중 하나의 기준 배선과 이웃하는 적색 발광 소자, 청색 발광 소자, 녹색 발광 소자 및 백색 발광 소자 각각은 지그재그 형상을 이룬다.
본 발명의 다른 특징에 따르면, 제1 방향에서, 적색 서브 픽셀과 청색 서브 픽셀 사이에 녹색 서브 픽셀 또는 백색 서브 픽셀이 배치되고, 제1 방향에서, 녹색 서브 픽셀과 백색 서브 픽셀 사이에 적색 서브 픽셀 또는 청색 서브 픽셀이 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 데이터 배선과 복수의 기준 배선 각각의 사이에 적색 발광 소자 또는 녹색 발광 소자가 배치되고, 복수의 데이터 배선과 복수의 기준 배선은 서로 중첩하지 않을 수 있다.
본 발명의 또 다른 특징에 따르면, 적색 서브 픽셀에서, 복수의 기준 배선의 타측에 배치된 적색 구동 회로, 청색 서브 픽셀에서, 복수의 기준 배선의 타측에 배치된 청색 구동 회로, 녹색 서브 픽셀에서, 복수의 기준 배선의 일측에 배치된 녹색 구동 회로, 및 백색 서브 픽셀에서, 복수의 기준 배선의 일측에 배치된 백색 구동 회로를 더 포함하고, 복수의 기준 배선 중 하나의 기준 배선과 인접한 적색 구동 회로, 청색 구동 회로, 녹색 구동 회로 및 백색 구동 회로는 하나의 기준 배선과 동시에 전기적으로 연결되고, 적색 구동 회로 및 청색 구동 회로는 복수의 데이터 배선 중 복수의 기준 배선 각각의 타측에 배치된 데이터 배선과 전기적으로 연결되고, 녹색 구동 회로 및 백색 구동 회로는 복수의 데이터 배선 중 복수의 기준 배선 각각의 일측에 배치된 데이터 배선과 전기적으로 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 적색 구동 회로 및 청색 구동 회로는 복수의 데이터 배선 중 하나의 데이터 배선을 공유하고, 녹색 구동 회로 및 백색 구동 회로는 복수의 데이터 배선 중 다른 하나의 데이터 배선을 공유할 수 있다.
본 발명의 또 다른 특징에 따르면, 적색 발광 소자는, 적색 구동 회로와 전기적으로 연결된 애노드, 및 애노드로부터 이웃한 적색 서브 픽셀의 적색 구동 회로를 향해 연장된 적색 리페어부를 포함하고, 적색 리페어부의 일부는 복수의 데이터 배선과 중첩하고, 적색 리페어부는 복수의 기준 배선과 이격될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치
110: 기판
111: 버퍼층
112: 게이트 절연층
113: 패시베이션층
114: 평탄화층
115: 뱅크
120: 제1 트랜지스터
121: 제1 게이트 전극
122: 제1 액티브층
123: 제1 소스 전극
124: 제1 드레인 전극
130: 제2 트랜지스터
131: 제2 게이트 전극
132: 제2 액티브층
133: 제2 소스 전극
134: 제2 드레인 전극
140: 제3 트랜지스터
141: 제3 게이트 전극
142: 제3 액티브층
143: 제3 소스 전극
144: 제3 드레인 전극
150: 스토리지 커패시터
151: 제1 커패시터 전극
152: 제2 커패시터 전극
153: 제3 커패시터 전극
160: 발광 소자
161: 제1 전극
162: 리페어부
163: 발광층
164: 제2 전극
CF: 컬러 필터
AA: 표시 영역
NA: 비표시 영역
SP: 서브 픽셀
SP1: 제1 서브 픽셀
SP2: 제2 서브 픽셀
SP3: 제3 서브 픽셀
SP4: 제4 서브 픽셀
EA: 발광 영역
EA1: 제1 발광 영역
EA2: 제2 발광 영역
EA3: 제3 발광 영역
EA4: 제4 발광 영역
CA: 회로 영역
CA1: 제1 회로 영역
CA2: 제2 회로 영역
CA3: 제3 회로 영역
CA4: 제4 회로 영역
SL: 스캔 배선
SL1: 제1 스캔 배선
SL2: 제2 스캔 배선
DL: 데이터 배선
DL1: 제1 데이터 배선
DL2: 제2 데이터 배선
VDD: 전원 배선
VDD1: 제1 전원 배선
VDD2: 제2 전원 배선
VSS: 저전위 전원 배선
RL: 기준 배선
N1: 제1 노드
N2: 제2 노드

Claims (18)

  1. 제1 방향으로 연장된 복수의 기준 배선이 배치된 기판;
    상기 복수의 기준 배선의 일측에 배치된 제1 회로 영역 및 상기 복수의 기준 배선의 타측에 배치된 제1 발광 영역을 포함하는 복수의 제1 서브 픽셀;
    상기 복수의 기준 배선의 일측에 배치된 제2 발광 영역 및 상기 복수의 기준 배선의 타측에 배치된 제2 회로 영역을 포함하는 복수의 제2 서브 픽셀;
    상기 제1 방향으로 연장되고, 상기 제1 회로 영역을 사이에 두고 상기 복수의 기준 배선과 이격되어 배치된 복수의 제1 데이터 배선; 및
    상기 제1 방향으로 연장되고, 상기 제2 회로 영역을 사이에 두고 상기 복수의 기준 배선과 이격되어 배치된 복수의 제2 데이터 배선을 포함하고,
    상기 제1 방향에서, 상기 복수의 제1 서브 픽셀 및 상기 복수의 제2 서브 픽셀은 교대로 배치되는, 표시 장치.
  2. 제1항에 있어서,
    상기 제1 방향에서, 상기 제1 발광 영역은 상기 제2 회로 영역과 이웃하고, 상기 제2 발광 영역은 상기 제1 회로 영역과 이웃하며,
    상기 제1 방향과 수직한 방향인 제2 방향에서, 상기 제1 발광 영역은 상기 제1 회로 영역과 이웃하고, 상기 제2 발광 영역은 상기 제2 회로 영역과 이웃하는, 표시 장치.
  3. 제2항에 있어서,
    상기 복수의 제1 데이터 배선과 상기 복수의 기준 배선 사이에 상기 제1 회로 영역 및 상기 제2 발광 영역이 배치되고,
    상기 복수의 기준 배선과 상기 복수의 제2 데이터 배선 사이에 상기 제1 발광 영역 및 상기 제2 회로 영역이 배치되는, 표시 장치.
  4. 제3항에 있어서,
    상기 복수의 기준 배선은 상기 복수의 제1 데이터 배선 및 상기 복수의 제2 데이터 배선과 교차하지 않는, 표시 장치.
  5. 제1항에 있어서,
    상기 제1 방향으로 연장되고, 상기 복수의 기준 배선과 이격되고, 상기 복수의 제1 데이터 배선 각각과 이웃하는 복수의 제1 전원 배선;
    상기 제1 방향으로 연장되고, 상기 복수의 기준 배선과 이격되고, 상기 복수의 제2 데이터 배선 각각과 이웃하는 복수의 제2 전원 배선;
    상기 제1 회로 영역에 배치되고, 상기 복수의 제1 데이터 배선 및 상기 복수의 제1 전원 배선 각각과 전기적으로 연결되는 제1 구동 회로; 및
    상기 제2 회로 영역에 배치되고, 상기 복수의 제2 데이터 배선 및 상기 복수의 제2 전원 배선 각각과 전기적으로 연결되는 제2 구동 회로를 더 포함하고,
    상기 복수의 기준 배선 각각은 상기 복수의 기준 배선에 가장 인접한 상기 제1 구동 회로 및 상기 제2 구동 회로와 동시에 전기적으로 연결되는, 표시 장치.
  6. 제5항에 있어서,
    상기 제1 발광 영역에 배치되고, 상기 제1 구동 회로와 전기적으로 연결된 제1 발광 소자; 및
    상기 제2 발광 영역에 배치되고, 상기 제2 구동 회로와 전기적으로 연결된 제2 발광 소자를 더 포함하는, 표시 장치.
  7. 제6항에 있어서,
    상기 복수의 기준 배선 중 하나의 기준 배선에 인접한 상기 제1 발광 소자로부터 상기 하나의 기준 배선의 타측에 배치된 다른 기준 배선 측을 향해 연장된 제1 리페어부; 및
    상기 하나의 기준 배선에 인접한 상기 제2 발광 소자로부터 상기 하나의 기준 배선의 일측에 배치된 또 다른 기준 배선 측을 향해 연장된 제2 리페어부를 더 포함하고,
    상기 제1 리페어부의 적어도 일부는 상기 복수의 제2 데이터 배선 중 가장 인접한 제2 데이터 배선과 중첩하고, 상기 제2 리페어부의 적어도 일부는 상기 복수의 제1 데이터 배선 중 가장 인접한 제1 데이터 배선과 중첩하는, 표시 장치.
  8. 제7항에 있어서,
    상기 제1 리페어부의 단부는 상기 하나의 기준 배선과 상기 다른 기준 배선 사이에 배치된 상기 제1 구동 회로와 중첩하고,
    상기 제2 리페어부의 단부는 상기 하나의 기준 배선과 상기 또 다른 기준 배선 사이에 배치된 상기 제2 구동 회로와 중첩하는, 표시 장치.
  9. 제7항에 있어서,
    상기 제1 방향과 수직한 제2 방향으로 연장되고, 상기 복수의 제1 데이터 배선 및 상기 복수의 제2 데이터 배선 상에 배치된 복수의 스캔 배선을 더 포함하고,
    상기 제1 리페어부 및 상기 제2 리페어부는 상기 제2 방향으로 연장되고,
    상기 제1 리페어부 및 상기 제2 리페어부는 상기 복수의 스캔 배선 각각과 이격되는, 표시 장치.
  10. 제1항에 있어서,
    상기 복수의 기준 배선의 일측에 배치된 제3 회로 영역 및 상기 복수의 기준 배선의 타측에 배치된 제3 발광 영역을 포함하는 복수의 제3 서브 픽셀; 및
    상기 복수의 기준 배선의 일측에 배치된 제4 발광 영역 및 상기 복수의 기준 배선의 타측에 배치된 제4 회로 영역을 포함하는 복수의 제4 서브 픽셀을 더 포함하고,
    상기 제1 방향에서, 상기 복수의 제1 서브 픽셀, 상기 복수의 제2 서브 픽셀, 상기 복수의 제3 서브 픽셀 및 상기 복수의 제4 서브 픽셀은 교대로 배치되는, 표시 장치.
  11. 제10항에 있어서,
    상기 제1 방향에서, 상기 제1 회로 영역과 상기 제3 회로 영역 사이에 상기 제2 발광 영역이 배치되고,
    상기 제1 방향에서, 상기 제2 회로 영역과 상기 제4 회로 영역 사이에 상기 제3 발광 영역이 배치되는, 표시 장치.
  12. 제10항에 있어서,
    상기 복수의 제1 서브 픽셀은 녹색 서브 픽셀이고, 상기 복수의 제2 서브 픽셀은 적색 서브 픽셀이고, 상기 복수의 제3 서브 픽셀은 백색 서브 픽셀이고, 상기 복수의 제4 서브 픽셀은 청색 서브 픽셀인, 표시 장치.
  13. 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀 및 백색 서브 픽셀을 포함하는 복수의 서브 픽셀이 정의된 기판;
    제1 방향으로 연장되고, 상기 복수의 서브 픽셀과 중첩하는 복수의 기준 배선;
    상기 제1 방향으로 연장되고, 상기 복수의 서브 픽셀 각각의 사이에 배치된 복수의 데이터 배선;
    상기 적색 서브 픽셀에서, 상기 복수의 기준 배선의 일측에 배치된 적색 발광 소자;
    상기 청색 서브 픽셀에서, 상기 복수의 기준 배선의 일측에 배치된 청색 발광 소자;
    상기 녹색 서브 픽셀에서, 상기 복수의 기준 배선의 타측에 배치된 녹색 발광 소자; 및
    상기 백색 서브 픽셀에서, 상기 복수의 기준 배선의 타측에 배치된 백색 발광 소자를 포함하고,
    상기 복수의 기준 배선 중 하나의 기준 배선과 이웃하는 상기 적색 발광 소자, 상기 청색 발광 소자, 상기 녹색 발광 소자 및 상기 백색 발광 소자 각각은 지그재그 형상을 이루는, 표시 장치.
  14. 제13항에 있어서,
    상기 제1 방향에서, 상기 적색 서브 픽셀과 상기 청색 서브 픽셀 사이에 상기 녹색 서브 픽셀 또는 상기 백색 서브 픽셀이 배치되고,
    상기 제1 방향에서, 상기 녹색 서브 픽셀과 상기 백색 서브 픽셀 사이에 상기 적색 서브 픽셀 또는 상기 청색 서브 픽셀이 배치되는, 표시 장치.
  15. 제14항에 있어서,
    상기 복수의 데이터 배선과 상기 복수의 기준 배선 각각의 사이에 상기 적색 발광 소자 또는 상기 녹색 발광 소자가 배치되고, 상기 복수의 데이터 배선과 상기 복수의 기준 배선은 서로 중첩하지 않는, 표시 장치.
  16. 제13항에 있어서,
    상기 적색 서브 픽셀에서, 상기 복수의 기준 배선의 타측에 배치된 적색 구동 회로;
    상기 청색 서브 픽셀에서, 상기 복수의 기준 배선의 타측에 배치된 청색 구동 회로;
    상기 녹색 서브 픽셀에서, 상기 복수의 기준 배선의 일측에 배치된 녹색 구동 회로; 및
    상기 백색 서브 픽셀에서, 상기 복수의 기준 배선의 일측에 배치된 백색 구동 회로를 더 포함하고,
    상기 복수의 기준 배선 중 하나의 기준 배선과 인접한 상기 적색 구동 회로, 상기 청색 구동 회로, 상기 녹색 구동 회로 및 상기 백색 구동 회로는 상기 하나의 기준 배선과 동시에 전기적으로 연결되고,
    상기 적색 구동 회로 및 상기 청색 구동 회로는 상기 복수의 데이터 배선 중 상기 복수의 기준 배선 각각의 타측에 배치된 데이터 배선과 전기적으로 연결되고,
    상기 녹색 구동 회로 및 상기 백색 구동 회로는 상기 복수의 데이터 배선 중 상기 복수의 기준 배선 각각의 일측에 배치된 데이터 배선과 전기적으로 연결되는, 표시 장치.
  17. 제16항에 있어서,
    상기 적색 구동 회로 및 상기 청색 구동 회로는 상기 복수의 데이터 배선 중 하나의 데이터 배선을 공유하고,
    상기 녹색 구동 회로 및 상기 백색 구동 회로는 상기 복수의 데이터 배선 중 다른 하나의 데이터 배선을 공유하는, 표시 장치.
  18. 제16항에 있어서,
    상기 적색 발광 소자는,
    상기 적색 구동 회로와 전기적으로 연결된 애노드; 및
    상기 애노드로부터 이웃한 적색 서브 픽셀의 적색 구동 회로를 향해 연장된 적색 리페어부를 포함하고,
    상기 적색 리페어부의 일부는 상기 복수의 데이터 배선과 중첩하고,
    상기 적색 리페어부는 상기 복수의 기준 배선과 이격되는, 표시 장치.
KR1020190121107A 2019-09-30 2019-09-30 표시 장치 KR20210038224A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020190121107A KR20210038224A (ko) 2019-09-30 2019-09-30 표시 장치
JP2020159177A JP7005714B2 (ja) 2019-09-30 2020-09-23 表示装置
DE102020124938.1A DE102020124938A1 (de) 2019-09-30 2020-09-24 Anzeigevorrichtung
CN202011015830.3A CN112582449A (zh) 2019-09-30 2020-09-24 显示装置
US17/035,249 US11482590B2 (en) 2019-09-30 2020-09-28 Display device with alternately arranged circuit areas and sub-pixels
TW109133747A TWI761972B (zh) 2019-09-30 2020-09-29 顯示裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190121107A KR20210038224A (ko) 2019-09-30 2019-09-30 표시 장치

Publications (1)

Publication Number Publication Date
KR20210038224A true KR20210038224A (ko) 2021-04-07

Family

ID=74872783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190121107A KR20210038224A (ko) 2019-09-30 2019-09-30 표시 장치

Country Status (6)

Country Link
US (1) US11482590B2 (ko)
JP (1) JP7005714B2 (ko)
KR (1) KR20210038224A (ko)
CN (1) CN112582449A (ko)
DE (1) DE102020124938A1 (ko)
TW (1) TWI761972B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491884B (zh) * 2019-08-21 2021-11-09 合肥鑫晟光电科技有限公司 显示基板及制造方法、显示装置
KR20210116760A (ko) * 2020-03-13 2021-09-28 삼성디스플레이 주식회사 표시 장치
KR20220052389A (ko) * 2020-10-20 2022-04-28 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN113096601B (zh) * 2021-04-07 2022-08-16 京东方科技集团股份有限公司 像素驱动电路及显示面板
CN113299722A (zh) * 2021-05-31 2021-08-24 福州京东方显示技术有限公司 显示面板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004073356A1 (ja) * 2003-02-13 2004-08-26 Fujitsu Limited 表示装置及びその製造方法
JP5175136B2 (ja) 2008-05-22 2013-04-03 株式会社ジャパンディスプレイウェスト 電気光学装置及び電子機器
US8217867B2 (en) 2008-05-29 2012-07-10 Global Oled Technology Llc Compensation scheme for multi-color electroluminescent display
CA2686174A1 (en) 2009-12-01 2011-06-01 Ignis Innovation Inc High reslution pixel architecture
US8803417B2 (en) * 2009-12-01 2014-08-12 Ignis Innovation Inc. High resolution pixel architecture
TWI511113B (zh) 2012-10-19 2015-12-01 Japan Display Inc Display device
JP2015125366A (ja) 2013-12-27 2015-07-06 株式会社ジャパンディスプレイ 表示装置
KR102145850B1 (ko) * 2014-05-30 2020-08-20 엘지디스플레이 주식회사 유기발광 디스플레이 장치와 픽셀의 리페어 방법
KR102183494B1 (ko) * 2014-08-21 2020-11-27 엘지디스플레이 주식회사 유기 발광 표시 장치
CN104730781A (zh) * 2015-03-27 2015-06-24 京东方科技集团股份有限公司 Ads阵列基板及其制作方法、显示装置
CN110137214A (zh) 2018-02-09 2019-08-16 京东方科技集团股份有限公司 显示基板和显示装置
KR102338943B1 (ko) * 2017-07-17 2021-12-13 엘지디스플레이 주식회사 전계발광표시장치
KR102460917B1 (ko) * 2017-12-13 2022-10-28 엘지디스플레이 주식회사 표시장치
CN108766993B (zh) * 2018-06-13 2021-08-06 京东方科技集团股份有限公司 显示基板和显示装置

Also Published As

Publication number Publication date
TWI761972B (zh) 2022-04-21
CN112582449A (zh) 2021-03-30
JP7005714B2 (ja) 2022-01-24
JP2021056506A (ja) 2021-04-08
TW202115706A (zh) 2021-04-16
DE102020124938A1 (de) 2021-04-01
US11482590B2 (en) 2022-10-25
US20210098557A1 (en) 2021-04-01

Similar Documents

Publication Publication Date Title
US10566404B2 (en) Display device including capacitor having transparency
JP7005714B2 (ja) 表示装置
US8022900B2 (en) OLED display
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
US20130056784A1 (en) Organic Light-Emitting Display Device and Method of Fabricating the Same
KR102312557B1 (ko) 유기 발광 표시 장치
US11587998B2 (en) Display device having minimal decrease in light emission efficiency with bank removal
KR20190047235A (ko) 유기 발광 표시 장치
KR20120003536A (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
CN112992982B (zh) 发光显示装置
KR20210137823A (ko) 표시 장치
KR20150078344A (ko) 유기전계발광표시장치
US11489031B2 (en) Display device having reduced distance between capacitor electrodes in white sub pixel
CN114078918A (zh) 显示设备
US9530825B2 (en) Display panel
KR101319319B1 (ko) 유기 전계발광소자
KR20070114939A (ko) 유기 발광 표시 장치
KR20180074164A (ko) 유기 발광 표시 장치
US20220190095A1 (en) Transparent display device
US20230200194A1 (en) Transparent display apparatus
KR20220093599A (ko) 표시 장치
KR20220078163A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20240079389A (ko) 발광 표시 장치
CN114695441A (zh) 显示装置
CN114639703A (zh) 透明显示装置

Legal Events

Date Code Title Description
A201 Request for examination