CN108766993B - 显示基板和显示装置 - Google Patents
显示基板和显示装置 Download PDFInfo
- Publication number
- CN108766993B CN108766993B CN201810608976.5A CN201810608976A CN108766993B CN 108766993 B CN108766993 B CN 108766993B CN 201810608976 A CN201810608976 A CN 201810608976A CN 108766993 B CN108766993 B CN 108766993B
- Authority
- CN
- China
- Prior art keywords
- node
- driving unit
- switching tube
- electrode
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明公开了一种显示基板和显示装置。该显示基板包括:衬底基板和位于衬底基板之上的重复排列的像素单元,像素单元包括第一子像素、第二子像素、第三子像素和第四子像素,第一子像素包括第一驱动单元和与第一驱动单元连接的第一发光器件,第二子像素包括第二驱动单元和与第二驱动单元连接的第二发光器件,第三子像素包括第三驱动单元和与第三驱动单元连接的第三发光器件,第四子像素包括第四驱动单元和与第四驱动单元连接的第四发光器件;第一驱动单元和第三驱动单元连接至第一栅线,第二驱动单元和第四驱动单元连接至第二栅线;第一驱动单元和第二驱动单元连接至第一数据线,第三驱动单元和第四驱动单元连接至第二数据线。
Description
技术领域
本发明涉及通信技术领域,特别涉及一种显示基板和显示装置。
背景技术
随着显示技术的发展,作为下一代显示技术的有源矩阵有机发光二极体(Active-matrix organic light emitting diode,简称AMOLED)显示装置的应用也越来越广泛。
目前,在AMOLED显示领域中,由于像素排布空间有限而难以实现8K高分辨率显示装置,且制造8K高分辨率显示装置的工艺难度较大。
发明内容
本发明提供一种显示基板和显示装置,用于在有限的排布空间内实现高分辨率显示,且降低制造高分辨率显示装置的工艺难度。
为实现上述目的,本发明提供了一种显示基板,包括:衬底基板和位于所述衬底基板之上的重复排列的像素单元,所述像素单元包括第一子像素、第二子像素、第三子像素和第四子像素,所述第一子像素包括第一驱动单元和与所述第一驱动单元连接的第一发光器件,所述第二子像素包括第二驱动单元和与所述第二驱动单元连接的第二发光器件,所述第三子像素包括第三驱动单元和与所述第三驱动单元连接的第三发光器件,所述第四子像素包括第四驱动单元和与所述第四驱动单元连接的第四发光器件;
所述第一驱动单元和所述第三驱动单元连接至第一栅线,所述第二驱动单元和所述第四驱动单元连接至第二栅线;
所述第一驱动单元和所述第二驱动单元连接至第一数据线,所述第三驱动单元和所述第四驱动单元连接至第二数据线。
可选地,所述第一子像素还包括与所述第一驱动模块和所述第一发光器件连接的第一补偿模块,所述第二子像素还包括与所述第二驱动模块和所述第二发光器件连接的第二补偿模块,所述第三子像素还包括与所述第三驱动模块和所述第三发光器件连接的第三补偿模块,所述第四子像素还包括与所述第四驱动模块和所述第四发光器件连接的第四补偿模块;
所述第一补偿模块、所述第二补偿模块、所述第三补偿模块和所述第四补偿模块连接至感测线。
可选地,所述第一驱动单元包括:第一开关管、第二开关管和第一电容;
所述第一开关管的控制极连接至所述第一栅线,所述第一开关管的第一极连接至所述第一数据线,所述第一开关管的第二极连接至第一节点;
所述第二开关管的控制极连接至所述第一节点,所述第二开关管的第一极连接至第一电源,所述第二开关管的第二极连接至第二节点;
所述第一电容的第一端连接至所述第一节点,所述第一电容的第二端连接至所述第二节点;
所述第一发光器件的第一极连接至所述第二节点,所述第一发光器件的第二极连接至第二电源。
可选地,所述第二驱动单元包括:第四开关管、第五开关管和第二电容;
所述第四开关管的控制极连接至所述第二栅线,所述第四开关管的第一极连接至所述第一数据线,所述第四开关管的第二极连接至第三节点;
所述第五开关管的控制极连接至所述第三节点,所述第五开关管的第一极连接至第一电源,所述第五开关管的第二极连接至第四节点;
所述第二电容的第一端连接至所述第三节点,所述第二电容的第二端连接至所述第四节点;
所述第二发光器件的第一极连接至所述第四节点,所述第二发光器件的第二极连接至第二电源。
可选地,所述第三驱动单元包括:第七开关管、第八开关管和第三电容;
所述第七开关管的控制极连接至所述第一栅线,所述第七开关管的第一极连接至所述第二数据线,所述第七开关管的第二极连接至第五节点;
所述第八开关管的控制极连接至所述第五节点,所述第八开关管的第一极连接至第一电源,所述第八开关管的第二极连接至第六节点;
所述第三电容的第一端连接至所述第五节点,所述第三电容的第二端连接至所述第六节点;
所述第三发光器件的第一极连接至所述第六节点,所述第三发光器件的第二极连接至第二电源。
可选地,所述第四驱动单元包括:第十开关管、第十一开关管和第四电容;
所述第十开关管的控制极连接至所述第二栅线,所述第十开关管的第一极连接至所述第二数据线,所述第十开关管的第二极连接至第七节点;
所述第十一开关管的控制极连接至所述第七节点,所述第十一开关管的第一极连接至第一电源,所述第十一开关管的第二极连接至第八节点;
所述第四电容的第一端连接至所述第七节点,所述第四电容的第二端连接至所述第八节点;
所述第四发光器件的第一极连接至所述第八节点,所述第四发光器件的第二极连接至第二电源。
可选地,所述第一补偿模块包括第三开关管,所述第二补偿模块包括第六开关管,所述第三补偿模块包括第九开关管,所述第四补偿模块包括第十二开关管;
所述第三开关管的控制极连接至所述第一栅线,所述第三开关管的第一极连接至所述第二节点,所述第三开关管的第二极连接至所述感测线;
所述第六开关管的控制极连接至所述第二栅线,所述第六开关管的第一极连接至所述第四节点,所述第六开关管的第二极连接至所述感测线;
所述第九开关管的控制极连接至所述第一栅线,所述第九开关管的第一极连接至所述第六节点,所述第九开关管的第二极连接至所述感测线;
所述第十二开关管的控制极连接至所述第二栅线,所述第十二开关管的第一极连接至所述第八节点,所述第十二开关管的第二极连接至所述感测线。
可选地,所述第一子像素包括红色子像素,所述第二子像素包括绿色子像素,所述第三子像素包括蓝色子像素,所述第四子像素包括白色子像素。
为实现上述目的,本发明提供了一种显示装置,包括上述显示基板。
可选地,所述显示基板为AMOLED显示基板。
附图说明
图1为本发明实施例一提供的一种显示基板的结构示意图;
图2为图1中第一节点a的剖面图;
图3为图1中显示基板的一种工作时序图;
图4为图1中显示基板的另一种工作时序图;
图5为本发明实施例二提供的一种显示基板的结构示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案,下面结合附图对本发明提供的显示基板和显示装置进行详细描述。
图1为本发明实施例一提供的一种显示基板的结构示意图,如图1所示,该显示基板包括:衬底基板和位于衬底基板之上的重复排列的像素单元,所述像素单元包括第一子像素、第二子像素、第三子像素和第四子像素,第一子像素包括第一驱动单元11和与第一驱动单元11连接的第一发光器件12,第二子像素包括第二驱动单元21和与第二驱动单元21连接的第二发光器件22,第三子像素包括第三驱动单元31和与第三驱动单元31连接的第三发光器件32,第四子像素包括第四驱动单元41和与第四驱动单元41连接的第四发光器件42。第一驱动单元11和第三驱动单元31连接至第一栅线G1,第二驱动单元21和第四驱动单元41连接至第二栅线G2。第一驱动单元11和第二驱动单元21连接至第一数据线D1,第三驱动单元31和第四驱动单元41连接至第二数据线D2。
本实施例中,第一驱动单元11包括:第一开关管T1、第二开关管T2和第一电容C1。第一开关管T1的控制极连接至第一栅线G1,第一开关管T1的第一极连接至第一数据线D1,第一开关管T1的第二极连接至第一节点a;第二开关管T2的控制极连接至第一节点a,第二开关管T2的第一极连接至第一电源VDD,第二开关管T2的第二极连接至第二节点b;第一电容C1的第一端连接至第一节点a,第一电容C1的第二端连接至第二节点b;第一发光器件12的第一极连接至第二节点b,第一发光器件12的第二极连接至第二电源VSS。
本实施例中,所述第二驱动单元21包括:第四开关管T4、第五开关管T5和第二电容C2。第四开关管T4的控制极连接至第二栅线G2,第四开关管T4的第一极连接至第一数据线D1,第四开关管T4的第二极连接至第三节点c;第五开关管T5的控制极连接至第三节点c,第五开关管T5的第一极连接至第一电源VDD,第五开关管T5的第二极连接至第四节点d;第二电容C2的第一端连接至第三节点c,第二电容C2的第二端连接至第四节点d;第二发光器件22的第一极连接至第四节点d,第二发光器件22的第二极连接至第二电源VSS。
本实施例中,第三驱动单元31包括:第七开关管T7、第八开关管T8和第三电容C3。第七开关管T7的控制极连接至第一栅线G1,第七开关管T7的第一极连接至第二数据线D2,第七开关管T7的第二极连接至第五节点e;第八开关管T8的控制极连接至第五节点e,第八开关管T8的第一极连接至第一电源VDD,第八开关管T8的第二极连接至第六节点f;第三电容C3的第一端连接至第五节点e,第三电容C3的第二端连接至第六节点f;第三发光器件32的第一极连接至第六节点f,第三发光器件32的第二极连接至第二电源VSS。
本实施例中,第四驱动单元41包括:第十开关管T10、第十一开关管T11和第四电容C4。第十开关管T10的控制极连接至第二栅线G2,第十开关管T10的第一极连接至第二数据线D2,第十开关管T10的第二极连接至第七节点g;第十一开关管T11的控制极连接至第七节点g,第十一开关管T11的第一极连接至第一电源VDD,第十一开关管T11的第二极连接至第八节点h;第四电容C4的第一端连接至第七节点g,第四电容C4的第二端连接至第八节点h;第四发光器件42的第一极连接至第八节点h,第四发光器件42的第二极连接至第二电源VSS。
进一步地,第一子像素还包括与第一驱动模块11和第一发光器件12连接的第一补偿模块13,第二子像素还包括与第二驱动模块21和第二发光器件22连接的第二补偿模块23,第三子像素还包括与第三驱动模块31和第三发光器件32连接的第三补偿模块33,第四子像素还包括与第四驱动模块41和第四发光器件42连接的第四补偿模块43。第一补偿模块13、第二补偿模块23、第三补偿模块33和第四补偿模块43连接至感测线Sense。
本实施例中,第三开关管T3的控制极连接至第一栅线G1,第三开关管T3的第一极连接至第二节点b,第三开关管T3的第二极连接至感测线Sense;第六开关管T6的控制极连接至第二栅线G2,第六开关管T6的第一极连接至第四节点d,第六开关管T6的第二极连接至感测线Sense;第九开关管T9的控制极连接至第一栅线G1,第九开关管T9的第一极连接至第六节点f,第九开关管T9的第二极连接至感测线Sense;第十二开关管T12的控制极连接至第二栅线G2,第十二开关管T12的第一极连接至第八节点h,第十二开关管T12的第二极连接至感测线Sense。
本实施例中,优选地,第一子像素包括红色子像素R,第二子像素包括绿色子像素G,第三子像素包括蓝色子像素B,第四子像素包括白色子像素W。在实际应用中,红色子像素R、绿色子像素G、蓝色子像素B和白色子像素W还可以采用其他排列形式,此处不再一一列举。
本实施例中,第一发光器件12、第二发光器件22、第三发光器件32和第四发光器件42的第一极均为阳极,第一发光器件12、第二发光器件22、第三发光器件32和第四发光器件42的第二极均为阴极。
本实施例中,第一电源VDD输出的电压为高电平,第二电源VSS输出的电压为低电平。
本实施例中,第一开关管T1至第十一开关管T11均为单栅TFT。
图2为图1中第一节点a的剖面图,如图2所示,在衬底基板之上依次设置有遮光层100、缓冲层101、连接结构102、栅绝缘层103、栅极104、层间介质(Inter-LayerDielectric,简称ILD)105和源漏极106。其中,连接结构102的材料为IGZO。在缓冲层101和层间介质105上形成过孔107,该过孔107为套孔结构,即该过孔107包括第一子过孔1071和第二子过孔1072,第一子过孔1071的宽度大于第二子过孔1072的宽度。源漏极106填充于过孔107中以实现源漏极106与栅极104、连接结构102和遮光层100连接。其中,栅极104为第二开关管T2的控制极,源漏极106为第一电容C的第一端,连接结构2用于与第一开关管T1的第二极连接。本实施例中,仅以第一节点a为例描述节点处的具体结构,其余节点的具体结构可参见第一节点a的结构,此处不再具体描述。
本实施例中,第一电源VDD为网格(Mesh)结构,该网格结构可通过对IGZO导体化后制成。
本实施例中,优选地,第一电容C1、第二电容C2、第三电容C3和第四电容C4均为双层电容。该双层电容可包括遮光层与有源层之间形成的电容以及有源层和源漏极之间形成的电容,其中,有源层的材料可以为IGZO。采用双层电容可以增加像素的存储电容的容量。
本实施例中,第一开关管T1至第十二开关管T12均为薄膜晶体管,优选地,该薄膜晶体管为顶栅型薄膜晶体管。
本实施例中,像素单元的大小为184um*92um,显示基板的分辨率为32inch 8K,显示基板的PPI为275。
本实施例中像素排列采用方形(square)结构排列。
下面通过一个具体的实例对显示基板的工作过程进行具体描述。图3为图1中显示基板的一种工作时序图,图4为图1中显示基板的另一种工作时序图,如图3和图4所示:
在第一时间段t1:第一栅线G1上加载第一控制信号,第一开关管T1和第三开关管T3在第一控制信号的控制下导通,此时第一控制信号为高电平信号VGH。第一数据线D1通过导通的第一开关管T1对第一电容C1进行充电,以使第一节点a的电压为第一数据线D1输出的第一数据电压Vdata_R。在第一电容C1的自举效应的作用下第二节点b的电压提升为第一感测电压Vs1。由于第三开关管T3导通,且感测线Sense处于悬空(floating)状态,因此感测线Sense输出第一感测电压Vs1,即从感测线Sense上可采集到第一感测电压Vs1,该第一感测电压Vs1可用于对子像素进行补偿以解决发光亮度均匀性和残像的问题。同时,第一栅线G1上加载的第一控制信号还可以使第七开关管T7和第八开关管T8导通,但由于第二数据线D2并未输出任何数据电压,因此未对第三电容C3进行充电。在此时间段,第二栅线G2上保持低电平信号。
在第二时间段t2:第一栅线G1上加载第一控制信号,第一开关管T1和第三开关管T3关闭,此时第一控制信号为低电平信号VGL。第二开关管T2在第一电容C1的作用下导通。在第一电源VDD的作用下电流通过导通的第二开关管T2流经第一发光器件12以使第一发光器件12发光,本实施例中,第一发光器件12发红光。第二栅线G2上加载第二控制信号,第四开关管T4和第六开关管T6在第二控制信号的控制下导通,此时第二控制信号为高电平信号VGH。第二数据线D2通过导通的第四开关管T4对第二电容C2进行充电,以使第三节点c的电压为第二数据线D2输出的第二数据电压Vdata_G。在第二电容C2的自举效应的作用下第四节点d的电压提升为第二感测电压Vs2。由于第六开关管T6导通,且感测线Sense处于悬空(floating)状态,因此感测线Sense输出第二感测电压Vs2,即从感测线Sense上可采集到第二感测电压Vs2,该第二感测电压Vs2可用于对子像素进行补偿以解决发光亮度均匀性和残像的问题。同时,第二栅线G2上加载的第二控制信号还可以使第十开关管T10和第十一开关管T11导通,但由于第二数据线D2并未输出任何数据电压,因此未对第四电容C4进行充电。在此时间段,第一栅线G1上保持低电平信号。
在第三时间段t3:第二栅线G2上加载第二控制信号,第四开关管T4和第六开关管T6在第二控制信号的控制下关闭,此时第二控制信号为低电平信号VGL。第五开关管T5在第二电容C2的作用下导通。在第一电源VDD的作用下电流通过导通的第五开关管T5流经第二发光器件22以使第二发光器件22发光,本实施例中,第二发光器件22发绿光。第一栅线G1上加载第一控制信号,第七开关管T7和第九开关管T9在第一控制信号的控制下导通,此时第一控制信号为高电平信号VGH。第二数据线D2通过导通的第七开关管T7对第三电容C3进行充电,以使第五节点e的电压为第二数据线D2输出的第三数据电压Vdata_B。在第三电容C3的自举效应的作用下第六节点f的电压提升为第三感测电压Vs3。由于第九开关管T9导通,且感测线Sense处于悬空(floating)状态,因此感测线Sense输出第三感测电压Vs3,即从感测线Sense上可采集到第三感测电压Vs3,该第三感测电压Vs3可用于对子像素进行补偿以解决发光亮度均匀性和残像的问题。同时,第一栅线G1上加载的第一控制信号还可以使第一开关管T1和第三开关管T3导通,但由于第一数据线D1并未输出任何数据电压,因此未对第一电容C1进行充电。在此时间段,第二栅线G2上保持低电平信号。
在第四时间段t4:第一栅线G1上加载第一控制信号,第七开关管T7和第九开关管T9关闭,此时第一控制信号为低电平信号VGL。第八开关管T8在第三电容C3的作用下导通。在第一电源VDD的作用下电流通过导通的第八开关管T2流经第三发光器件32以使第三发光器件32发光,本实施例中,第三发光器件32发蓝光。第二栅线G2上加载第二控制信号,第十开关管T10和第十二开关管T12在第二控制信号的控制下导通,此时第二控制信号为高电平信号VGH。第二数据线D2通过导通的第十开关管T10对第四电容C4进行充电,以使第七节点g的电压为第二数据线D2输出的第二数据电压Vdata_W。在第四电容C4的自举效应的作用下第七节点g的电压提升为第四感测电压Vs4。由于第十二开关管T12导通,且感测线Sense处于悬空(floating)状态,因此感测线Sense输出第四感测电压Vs4,即从感测线Sense上可采集到第四感测电压Vs4,该第四感测电压Vs4可用于对子像素进行补偿以解决发光亮度均匀性和残像的问题。同时,第二栅线G2上加载的第二控制信号还可以使第四开关管T4和第六开关管T6导通,但由于第一数据线D1并未输出任何数据电压,因此未对第四电容C4进行充电。在此时间段,第一栅线G1上保持低电平信号。
在第五时间段t5:第二栅线G2上加载第二控制信号,第十开关管T10和第十二开关管T12在第二控制信号的控制下关闭,此时第二控制信号为低电平信号VGL。第十一开关管T11在第四电容C4的作用下导通。在第一电源VDD的作用下电流通过导通的第十一开关管T11流经第四发光器件42以使第四发光器件42发光,本实施例中,第四发光器件42发白。第一栅线G1上加载第一控制信号,第一开关管T1和第三开关管T3在第一控制信号的控制下导通,此时第一控制信号为高电平信号VGH。第一数据线D1通过导通的第一开关管T1对第一电容C1进行充电,以使第一节点a的电压为第一数据线D1输出的第一数据电压Vdata_R。在第一电容C1的自举效应的作用下第二节点b的电压提升为第一感测电压Vs1。由于第三开关管T3导通,且感测线Sense处于悬空(floating)状态,因此感测线Sense输出第一感测电压Vs1,即从感测线Sense上可采集到第一感测电压Vs1,该第一感测电压Vs1可用于对子像素进行补偿以解决发光亮度均匀性和残像的问题。同时,第一栅线G1上加载的第一控制信号还可以使第七开关管T7和第八开关管T8导通,但由于第二数据线D2并未输出任何数据电压,因此未对第三电容C3进行充电。在此时间段,第二栅线G2上保持低电平信号。
在上述五个时间段中四个子像素依次发光。而后,重复执行上述工作过程,以使显示基板显示画面。
需要说明的是:本实施例中仅画出了第一时间段t1中关于感测线Sense的描述,其余时间段中关于感测线Sense的描述不再具体画出。
本实施例提供的显示基板的技术方案中,第一子像素的第一驱动单元和第二子像素的第三驱动单元连接至第一栅线,第二子像素的第二驱动单元和第四子像素的第四驱动单元连接至第二栅线,第一子像素的第一驱动单元和第二子像素的第二驱动单元连接至第一数据线,第三子像素的第三驱动单元和第四子像素的第四驱动单元连接至第二数据线,本实施例的显示基板缩小了像素排布空间,从而在有限的排布空间内实现了高分辨率显示,且降低了制造高分辨率显示装置的工艺难度。
图5为本发明实施例二提供的一种显示基板的结构示意图,如图5所示,本实施例的显示基板与上述实施例一的显示基板的区别在于:本实施例中,第二开关管T2、第五开关管T5、第八开关管T8和第十一开关管T11均为双栅TFT。
第二开关管T2、第五开关管T5、第八开关管T8和第十一开关管T11为驱动TFT,驱动TFT采用双栅TFT结构,可便于对驱动TFT的特性进行调节。
对显示基板其余结构的描述可参见上述实施例一,此处不再重复描述。
本实施例提供的显示基板的技术方案中,第一子像素的第一驱动单元和第二子像素的第三驱动单元连接至第一栅线,第二子像素的第二驱动单元和第四子像素的第四驱动单元连接至第二栅线,第一子像素的第一驱动单元和第二子像素的第二驱动单元连接至第一数据线,第三子像素的第三驱动单元和第四子像素的第四驱动单元连接至第二数据线,本实施例的显示基板缩小了像素排布空间,从而在有限的排布空间内实现了高分辨率显示,且降低了制造高分辨率显示装置的工艺难度。
本发明实施例三提供了一种显示装置,该显示装置包括显示基板。该显示基板可采用上述实施例一或者实施例二提供的显示基板。
本实施例中,显示基板为AMOLED显示基板,则显示装置为AMOLED显示装置。
本实施例提供的显示装置的技术方案中,第一子像素的第一驱动单元和第二子像素的第三驱动单元连接至第一栅线,第二子像素的第二驱动单元和第四子像素的第四驱动单元连接至第二栅线,第一子像素的第一驱动单元和第二子像素的第二驱动单元连接至第一数据线,第三子像素的第三驱动单元和第四子像素的第四驱动单元连接至第二数据线,本实施例的显示基板缩小了像素排布空间,从而在有限的排布空间内实现了高分辨率显示,且降低了制造高分辨率显示装置的工艺难度。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。
Claims (10)
1.一种显示基板,其特征在于,包括:衬底基板和位于所述衬底基板之上的重复排列的像素单元,所述像素单元包括第一子像素、第二子像素、第三子像素和第四子像素,所述第一子像素包括第一驱动单元和与所述第一驱动单元连接的第一发光器件,所述第二子像素包括第二驱动单元和与所述第二驱动单元连接的第二发光器件,所述第三子像素包括第三驱动单元和与所述第三驱动单元连接的第三发光器件,所述第四子像素包括第四驱动单元和与所述第四驱动单元连接的第四发光器件;
所述第一驱动单元和所述第三驱动单元连接至第一栅线,所述第二驱动单元和所述第四驱动单元连接至第二栅线;
所述第一驱动单元和所述第二驱动单元连接至同一条第一数据线,所述第三驱动单元和所述第四驱动单元连接至同一条第二数据线。
2.根据权利要求1所述的显示基板,其特征在于,所述第一子像素还包括与所述第一驱动单元和所述第一发光器件连接的第一补偿模块,所述第二子像素还包括与所述第二驱动单元和所述第二发光器件连接的第二补偿模块,所述第三子像素还包括与所述第三驱动单元和所述第三发光器件连接的第三补偿模块,所述第四子像素还包括与所述第四驱动单元和所述第四发光器件连接的第四补偿模块;
所述第一补偿模块、所述第二补偿模块、所述第三补偿模块和所述第四补偿模块连接至感测线。
3.根据权利要求1所述的显示基板,其特征在于,所述第一驱动单元包括:第一开关管、第二开关管和第一电容;
所述第一开关管的控制极连接至所述第一栅线,所述第一开关管的第一极连接至所述第一数据线,所述第一开关管的第二极连接至第一节点;
所述第二开关管的控制极连接至所述第一节点,所述第二开关管的第一极连接至第一电源,所述第二开关管的第二极连接至第二节点;
所述第一电容的第一端连接至所述第一节点,所述第一电容的第二端连接至所述第二节点;
所述第一发光器件的第一极连接至所述第二节点,所述第一发光器件的第二极连接至第二电源。
4.根据权利要求1所述的显示基板,其特征在于,所述第二驱动单元包括:第四开关管、第五开关管和第二电容;
所述第四开关管的控制极连接至所述第二栅线,所述第四开关管的第一极连接至所述第一数据线,所述第四开关管的第二极连接至第三节点;
所述第五开关管的控制极连接至所述第三节点,所述第五开关管的第一极连接至第一电源,所述第五开关管的第二极连接至第四节点;
所述第二电容的第一端连接至所述第三节点,所述第二电容的第二端连接至所述第四节点;
所述第二发光器件的第一极连接至所述第四节点,所述第二发光器件的第二极连接至第二电源。
5.根据权利要求1所述的显示基板,其特征在于,所述第三驱动单元包括:第七开关管、第八开关管和第三电容;
所述第七开关管的控制极连接至所述第一栅线,所述第七开关管的第一极连接至所述第二数据线,所述第七开关管的第二极连接至第五节点;
所述第八开关管的控制极连接至所述第五节点,所述第八开关管的第一极连接至第一电源,所述第八开关管的第二极连接至第六节点;
所述第三电容的第一端连接至所述第五节点,所述第三电容的第二端连接至所述第六节点;
所述第三发光器件的第一极连接至所述第六节点,所述第三发光器件的第二极连接至第二电源。
6.根据权利要求1所述的显示基板,其特征在于,所述第四驱动单元包括:第十开关管、第十一开关管和第四电容;
所述第十开关管的控制极连接至所述第二栅线,所述第十开关管的第一极连接至所述第二数据线,所述第十开关管的第二极连接至第七节点;
所述第十一开关管的控制极连接至所述第七节点,所述第十一开关管的第一极连接至第一电源,所述第十一开关管的第二极连接至第八节点;
所述第四电容的第一端连接至所述第七节点,所述第四电容的第二端连接至所述第八节点;
所述第四发光器件的第一极连接至所述第八节点,所述第四发光器件的第二极连接至第二电源。
7.根据权利要求2所述的显示基板,其特征在于,所述第一补偿模块包括第三开关管,所述第二补偿模块包括第六开关管,所述第三补偿模块包括第九开关管,所述第四补偿模块包括第十二开关管;
所述第三开关管的控制极连接至所述第一栅线,所述第三开关管的第一极连接至第二节点,所述第三开关管的第二极连接至所述感测线;所述第一驱动单元和所述第一发光器件连接至所述第二节点;
所述第六开关管的控制极连接至所述第二栅线,所述第六开关管的第一极连接至第四节点,所述第六开关管的第二极连接至所述感测线;所述第二驱动单元和所述第二发光器件连接至所述第四节点;
所述第九开关管的控制极连接至所述第一栅线,所述第九开关管的第一极连接至第六节点,所述第九开关管的第二极连接至所述感测线;所述第三驱动单元和所述第三发光器件连接至所述第六节点;
所述第十二开关管的控制极连接至所述第二栅线,所述第十二开关管的第一极连接至第八节点,所述第十二开关管的第二极连接至所述感测线;所述第四驱动单元和所述第四发光器件连接至所述第八节点。
8.根据权利要求1至7任一所述的显示基板,其特征在于,所述第一子像素包括红色子像素,所述第二子像素包括绿色子像素,所述第三子像素包括蓝色子像素,所述第四子像素包括白色子像素。
9.一种显示装置,其特征在于,包括上述权利要求1至8任一所述的显示基板。
10.根据权利要求9所述的显示装置,其特征在于,所述显示基板为AMOLED显示基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810608976.5A CN108766993B (zh) | 2018-06-13 | 2018-06-13 | 显示基板和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810608976.5A CN108766993B (zh) | 2018-06-13 | 2018-06-13 | 显示基板和显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108766993A CN108766993A (zh) | 2018-11-06 |
CN108766993B true CN108766993B (zh) | 2021-08-06 |
Family
ID=64022586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810608976.5A Active CN108766993B (zh) | 2018-06-13 | 2018-06-13 | 显示基板和显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108766993B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109683320A (zh) | 2019-02-20 | 2019-04-26 | 京东方科技集团股份有限公司 | 显示装置和显示方法 |
CN109698225B (zh) * | 2019-02-21 | 2020-12-08 | 合肥京东方卓印科技有限公司 | 一种显示面板及显示装置 |
CN110544711B (zh) * | 2019-08-13 | 2022-09-27 | 深圳市华星光电半导体显示技术有限公司 | 显示面板 |
CN110619846B (zh) * | 2019-09-26 | 2021-03-23 | 合肥京东方卓印科技有限公司 | 一种像素结构及其控制方法、显示面板及其控制方法 |
KR20210038224A (ko) * | 2019-09-30 | 2021-04-07 | 엘지디스플레이 주식회사 | 표시 장치 |
EP4068379A4 (en) * | 2019-11-29 | 2023-05-17 | BOE Technology Group Co., Ltd. | ARRAY SUBSTRATE AND METHOD OF MANUFACTURE THEREOF AND DISPLAY PANEL |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108133947A (zh) * | 2016-12-01 | 2018-06-08 | 京东方科技集团股份有限公司 | 显示面板、显示设备及补偿方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103617777B (zh) * | 2013-11-28 | 2016-07-06 | 京东方科技集团股份有限公司 | 阵列基板、彩膜基板及制造方法、显示面板 |
KR102485387B1 (ko) * | 2016-01-20 | 2023-01-06 | 삼성디스플레이 주식회사 | 표시 장치 |
CN105895028B (zh) * | 2016-06-30 | 2018-12-14 | 京东方科技集团股份有限公司 | 一种像素电路及驱动方法和显示设备 |
-
2018
- 2018-06-13 CN CN201810608976.5A patent/CN108766993B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108133947A (zh) * | 2016-12-01 | 2018-06-08 | 京东方科技集团股份有限公司 | 显示面板、显示设备及补偿方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108766993A (zh) | 2018-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108766993B (zh) | 显示基板和显示装置 | |
CN110277060B (zh) | 一种像素电路和显示装置 | |
CN110610684B (zh) | 一种有机电致发光显示面板及显示装置 | |
US10453387B2 (en) | Display panel, display device, pixel driving circuit, and control method for the same | |
WO2020233025A1 (zh) | 像素电路和显示装置 | |
US9449550B2 (en) | Organic light emitting diode display device | |
US10262584B2 (en) | Pixel circuit, method for driving the same, array substrate and display device | |
US8736521B2 (en) | Display device and electronic apparatus have the same | |
US20210217362A1 (en) | Pixel circuit, driving method thereof, and display device | |
KR102209416B1 (ko) | 픽셀 구동 회로 및 그 구동 방법과 트랜지스터의 레이아웃 구조 | |
CN113192460A (zh) | 一种显示面板和显示装置 | |
CN104867442A (zh) | 一种像素电路及显示装置 | |
CN113257192B (zh) | 像素电路和显示装置 | |
CN104700780A (zh) | 一种像素电路及其驱动方法、显示装置 | |
CN114586091B (zh) | 像素驱动电路及显示面板 | |
US20210193036A1 (en) | Pixel unit, array substrate and display terminal | |
CN105096837B (zh) | 一种像素电路及其驱动方法、显示面板和显示装置 | |
CN114220839B (zh) | 显示面板 | |
JP7203611B2 (ja) | 画素補償回路ユニット、画素回路および表示装置 | |
CN105096818A (zh) | 显示装置及其像素电路、驱动方法 | |
CN114550653A (zh) | 像素驱动电路以及显示装置 | |
CN105280136A (zh) | 一种amoled 像素电路及其驱动方法 | |
CN114639341A (zh) | 像素驱动电路、显示面板和驱动方法 | |
CN109074777B (zh) | 像素驱动电路、方法、以及显示设备 | |
WO2020177258A1 (zh) | 像素驱动电路及显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |