TWI781608B - 顯示設備 - Google Patents

顯示設備 Download PDF

Info

Publication number
TWI781608B
TWI781608B TW110116624A TW110116624A TWI781608B TW I781608 B TWI781608 B TW I781608B TW 110116624 A TW110116624 A TW 110116624A TW 110116624 A TW110116624 A TW 110116624A TW I781608 B TWI781608 B TW I781608B
Authority
TW
Taiwan
Prior art keywords
sub
pixel
pattern
pixels
disposed
Prior art date
Application number
TW110116624A
Other languages
English (en)
Other versions
TW202143479A (zh
Inventor
李忠勳
許勝皓
尹盛煜
李東炫
Original Assignee
南韓商樂金顯示科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商樂金顯示科技股份有限公司 filed Critical 南韓商樂金顯示科技股份有限公司
Publication of TW202143479A publication Critical patent/TW202143479A/zh
Application granted granted Critical
Publication of TWI781608B publication Critical patent/TWI781608B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Preparation Of Compounds By Using Micro-Organisms (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Compounds Of Unknown Constitution (AREA)

Abstract

提供一種顯示設備包括：基板、多個發光二極體、堤、多條導線及第一圖案。基板其中界定有多個子像素。該些發光二極體設置於該些子像素中，該些發光二極體具有共享於該些發光二極體之間的有機層及共享於該些發光二極體之間的陰極電極。堤設置於陰極電極下方及該些發光二極體中的多對發光二極體之間。該些導線設置於堤及基板之間。第一圖案穿過堤的厚度，第一圖案重疊該些導線中的第一導線。陰極電極的第一部分係設置在第一圖案外，而陰極電極的第二部分係設置在第一圖案中。

Description

顯示設備
本申請案主張於2020年5月11日向韓國專利局提出之韓國專利第10-2020-0056145號申請案之優先權，其中該申請案所揭露之內容全部併入本案參考。
本發明係關於一種顯示設備，特別係關於一種可以改善從多個發光二極體發出的光的顏色混合的顯示設備。
目前，當科技進入了全面資訊的時代，視覺化地表現電子資訊訊號的顯示設備的領域已快速地發展，且多個研究持續地改善各種顯示設備的表現，如薄的厚度、輕重量及低功耗。
在多種類型的顯示設備中，有機顯示設備為自發光顯示設備，故與液晶顯示設備不同，不需要單獨的光源。因此，發光顯示設備可以被製造為具有輕重量且小的厚度。此外，由於有機顯示設備被以低電壓驅動，不僅是在功耗上，在顏色實現（color implementation）、反應速度、視角及對比度亦皆是有優勢的，使得發光顯示設備正在被研究為下一代的顯示器。
本公開達成的一個目的是提供一種顯示設備，其可以降低當顯示設備被驅動時的漏電流。
本公開達成的另一個目的是提供一種顯示設備，其可以降低因漏電流而造成之具有一共同層的多個發光二極體中一些發光二極體的發光，
本公開達成的再一個目的是提供一種顯示設備，其在低灰階改善影像顯示品質。
本公開的多個目的不限於上述目的，且其他未於上說明的目的可以被本領域中具有通常知識者根據以下說明而清楚地理解。
根據本公開的一面向，一種顯示設備包含一基板，其中界定有多個子像素；多個發光二極體設置於該些子像素中，該些發光二極體具有共享於該些發光二極體之間的一有機層及共享於該些發光二極體之間的一陰極電極；一堤設置於該陰極電極下方及該些發光二極體中的多對發光二極體之間；多條導線設置於該堤及該基板之間；以及一第一圖案，穿過該堤的一厚度，該第一圖案重疊該些導線中的一第一導線，其中該陰極電極的一第一部分係設置在該第一圖案外，而該陰極電極的一第二部分係設置在該第一圖案中。據此，該陰極電極及該有機層在該第一圖案中的長度增加，使漏電流流過的路徑的長度增加，其可以降低因漏電流而引起的顯示品質的劣化。
在一實施例中，一種顯示設備，包含：一基板，其中界定有多個子像素；多個發光二極體設置於該些子像素中，該些發光二極體具有共享於該些發光二極體之間的一有機層及共享於該些發光二極體之間的一陰極電極；一堤設置於該陰極電極下方及該些發光二極體中的多對發光二極體之間；以及一導線設置於該堤及該基板之間；其中該陰極電極重疊該導線的一第一部分較該陰極電極未重疊該導線的一第二部分更靠近該導線。
示例性實施例的其他細節事項包含在詳細說明及附圖中。
根據本公開，經該些發光二極體的該共同層的漏電流可以被改善。
根據本公開，當該顯示設備被驅動時，非預期的發光二極體的發光被降低以改善色彩重現（color reproduction）率。
根據本公開，當低灰階的影像被顯示時，顯示品質可以藉最小化斑點（spot）或顏色異常的視覺辨識度（visual recognition）而被改善。
根據本公開的效果不限於以上示例的內容，並且在本說明書中包括更多種效果。
本公開的優點、特徵及其實現方法，將於後續參考附圖的描述的示例性實施例說明而清楚。然而，本公開可以以不同的形式實施，並且不應該被解釋為限於本公開所揭示的實施例。示例性實施例係以例子的方式提供是為了使本領域中具有通常知識者理解本公開所揭露的內容及本公開的範圍。因此本發明僅由所附的專利範圍的範圍限定。
用於描述本公開的示例性實施例的附圖中所繪的形狀、尺寸、比例、角度和數量僅作為示例用，本發明不限於此。整個說明書中相似標號通常指相似元件。此外，在本公開的下文中，為避免模糊本公開的標的，與習知技術相關的的詳細描述可能會被省略。在本中，術語如「包括」、「具有」和「包含」通常旨在允許增加其他組件，除非與術語「僅...」一起使用。除非有另外說明，否則單數形式的用語可以包含複數形式。
若沒有明確的描述，元件係被解釋為包含通常的誤差範圍。
當兩個部件之間的位置關係被描述為「上」、「上方」、「下方」和「隔壁」，除非與術語「立即地」或「直接地」一起使用，一個或多個部件可被設置在兩個部件之間。
當元件或層是設置在另一元件或層「上」，另一層或另一元件可以被直接地置於另一元件上或它們之間。
儘管「第一」、「第二」等術語被用於描述各種元件，但是這些元件不應受這些術語的限制。這些術語僅用於將一個元件與另一個元件加以區分。因此，在本公開的技術概念中，下述的第一元件可以被為第二元件。
整個說明書中相似標號通常指相似元件。
圖中所繪示各元件的尺寸及厚度被繪示為了便於描述，且本公開不限於所繪示的元件的尺寸及厚度。
本公開的各種實施例的特徵可部分或全部地彼此結合或相互組合，而且可以各種方式技術地互相結合（interlock）及運作，且實施例可以獨立地實現，或者彼此關聯地實現。
下文中，根據本公開的示例性實施例的顯示設備將參考附圖而被詳細地描述。
圖1係依據本公開一示例性實施例的顯示設備的示意圖。在圖1中，為了便於說明，在顯示設備100的各種元件中，繪示了一顯示面板PN、一閘極驅動器GD、一資料驅動器DD及一時序控制器TC。
參考圖1，顯示設備100包含包括多個子像素SP的顯示面板PN、閘極驅動器GD、提供各種訊號至顯示面板PN的資料驅動器DD及控制閘極驅動器GD與資料驅動器DD的時序控制器TC。
閘極驅動器GD依據從時序控制器TC提供的多個閘極控制訊號GCS，提供多個掃描訊號至多條掃描線SL。該些掃描訊號可以包含一第一掃描訊號SCAN1及一第二掃描訊號SCAN2。儘管在圖1中，一個閘極驅動器GD是設置為與顯示面板PN的一側間隔開，閘極驅動器GD可以被以面板內閘極（gate in panel，GIP）的形式設置，且閘極驅動器GD的數量及其的佈置不限於此。
資料驅動器DD將從時序控制器TC輸入的影像資料RGB依據多個資料控制訊號DCS，使用一參考伽瑪電壓轉換為資料電壓，其中該些資料控制訊號DCS是由時序控制器TC提供。此外，資料驅動器DD可以提供轉換後的資料電壓至多條資料線DL。
時序控制器TC將從外部輸入的影像資料RGB對準（align）以提供影像資料RGB至資料驅動器DD。時序控制器TC可以使用同步訊號SYNC以產生閘極控制訊號GCS及資料控制訊號DCS，其中同步訊號SYNC係從外部輸入，同步訊號SYNC例如為點時脈（dot clock）訊號、資料致能訊號、水平/垂直同步訊號。此外，時序控制器TC將所產生的閘極控制訊號GCS及資料控制訊號DCS分別提供至閘極驅動器GD及資料驅動器DD，以控制閘極驅動器GD及資料驅動器DD。
顯示面板PN為向使用者顯示影像的配置，並且包括該些子像素SP。在顯示面板PN中，該些掃描線SL及該些資料線DL彼此交錯，且該些子像素SP分別連接於掃描線SL及資料線DL。儘管未繪示於圖中，該些子像素SP可以連接於高電位電力線、低電位電力線、初始訊號線及發光控制訊號線。
該些子像素SP是構成螢幕的最小單元，並且該些子像素SP中的每個可以包括發光二極體及用於驅動發光二極體的驅動電路。該些發光二極體可以取決於顯示面板PN的類型而被以不同的方式定義。舉例而言，當顯示面板PN為有機發光顯示面板時，發光二極體可以為包括一陽極、一有機層及一陰極的有機發光二極體。除此之外，作為發光二極體，包括量子點（quantum dot）的量子點發光二極體（quantum-dot light emitting diode，QLED）更可以被使用。下文中，儘管將在發光二極體為有機發光二極體的假設下進行描述，但是發光二極體的類型不限於此。
像素電路為用於控制發光二極體的驅動的電路。舉例而言，像素電路可以被配置為包括多個電晶體及一電容器，但不限於此。
下文中，子像素SP的像素電路將參考圖2而被更詳細地描述。
圖2係依據本公開一示例性實施例的顯示設備的子像素的電路圖。
參考圖2，該些子像素SP的像素電路包括第一到第六電晶體T1、T2、T3、T4、T5及T6以及一電容器Cst。
第一電晶體T1連接於第二掃描線已由第二掃描訊號SCAN2控制，其中第二掃描訊號SCAN2係透過第二掃描線被提供。此外，第一電晶體T1可以電性連接於提供資料電壓Vdata的資料線與電容器Cst之間。當導通位準第二掃描訊號SCAN2透過第二掃描線被施加至第一電晶體T1時，第一電晶體T1將資料電壓Vdata從資料線傳輸至電容器Cst。第一電晶體T1可以被稱為開關電晶體，其控制資料電壓Vdata被施加至電容器Cst的時間。
第二電晶體T2可以電性連接於被供應高電位電力訊號EVDD的高電位電力線極第五電晶體T5之間。此外，第二電晶體T2的閘極電極可以電性連接於電容器Cst。第二電晶體T2可以被稱為驅動電晶體，其根據被施加至閘極電極的電壓控制流經發光二極體120的電流以控制發光二極體120的發光。
第三電晶體T3可以被透過第一掃描線供應的第一掃描訊號SCAN1控制。取決於第二電晶體T2及第三電晶體T3的類型，第三電晶體T3可以電性連接於閘極電極第二電晶體T2與汲極電極之間，或閘極電極與源極電極之間。
同時，作為驅動電晶體的第二電晶體T2需要根據被施加至子像素SP的資料電壓Vdata，控制流經發光二極體120的電流。然而，設置於各子像素SP中的發光二極體120的亮度偏差（luminance deviation）可能被設置在每個子像素SP中的第二電晶體T2的定限電壓偏差（threshold voltage deviation）而引起。
此時，第三電晶體T3被設置以補償第二電晶體T2的定限電壓偏差，使第三電晶體T3可以被稱為補償電晶體。舉例而言，當導通第三電晶體T3的第一掃描訊號SCAN1被施加時，藉將從高電位電力訊號EVDD減去第二電晶體T2的定限電壓所得的電壓被施加至第二電晶體T2的閘極電極。此外，在被減去定限電壓的高電位電力訊號EVDD被施加至第二電晶體T2的閘極電極的狀態中，資料電壓Vdata被施加至電容器Cst以補償第二電晶體T2的定限電壓偏差。
同時，第三電晶體T3及第一電晶體T1被繪示為被施予來自不同的掃描線的不同的掃描訊號SCAN1及SCAN2。然而，第三電晶體T3及第一電晶體T1可以連接於相同的掃描線，且可以被施予相同的掃描訊號SCAN1及SCAN2，而它們不限於此。
第四電晶體T4可以電性連接於電容器Cst與被提供初始化電壓Vini的初始化訊號線之間。此外，第四電晶體T4可以被透過發光控制訊號線所提供的發光控制訊號EM控制。當導通位準發光控制訊號EM透過發光控制訊號線被施加時，第四電晶體T4可以初始化電容器Cst的電壓或緩慢地對被施加至電容器Cst的資料電壓Vdata進行放電，讓依據資料電壓Vdata的電流流經發光二極體120。
第五電晶體T5電性連接於第二電晶體T2與發光二極體120之間，且可以被透過發光控制訊號線提供的發光控制訊號EM控制。當導通位準發光控制訊號EM係在資料電壓Vdata被施加至電容器Cst且其中定限電壓被補償的高電位電力訊號EVDD被施加至第二電晶體T2的閘極電極的情況中被施加時，第五電晶體T5被導通。因此，電流可以流經發光二極體120。
第六電晶體T6電性連接於被供予初始化電壓Vini的初始化訊號線與發光二極體120的陽極之間，且被透過第一掃描線被提供的第一掃描訊號SCAN1控制。當導通位準第一掃描訊號SCAN1透過第一掃描線被施加時，第六電晶體T6可以初始化電壓Vini初始化發光二極體120的陽極，或第二電晶體T2與第五電晶體T5之間的節點。
電容器Cst可以為儲存電容器，其儲存被施加至作為驅動電晶體的第二電晶體T2的閘極電極的電壓。於此，電容器Cst電性連接於第二電晶體T2的閘極電極與發光二極體120的陽極之間。據此，電容器Cst可以儲存第二電晶體T2的閘極電極與被施加至發光二極體120的陽極的電壓之間的差。
在下文中，根據本公開示例性實施例的顯示設備100的子像素SP將參考圖3A及3B被以更詳細的方式描述。
圖3A係依據本公開一示例性實施例的顯示設備的放大俯視圖。圖3B係依據本公開一示例性實施例的沿圖3A的IIIb-IIIb’截面圖。請參考圖3A及3B。根據本公開示例性實施例的顯示設備100包含一基板110、一緩衝層111、一閘極絕緣層112、一層間絕緣層113、一鈍化層114、一極化層115、一堤116、一高電位電力線PL、多條掃描線SL、資料線DL、一初始化訊號線IL、一發光控制訊號線EL、第五電晶體T5、發光二極體120、一間隔物130及多個第一圖案140。在圖3A中，為了便於說明，發光二極體120的配置中僅有陽極121被繪示。此外，在圖3B中，為了便於說明，該些電晶體T1、T2、T3、T4、T5及T6中僅有第五電晶體T5及像素電路的電容器Cst被繪示。
參考圖3A，該些子像素SP為發光各別的單元而各自的發光二極體120被設置於每一該些子像素SP中。該些子像素SP包括發出不同顏色的光的第一子像素SP1、第二子像素SP2及第三子像素SP3。舉例而言，第一子像素SP1為藍色子像素，第二子像素SP2為綠色子像素，而第三子像素SP3為紅色子像素。
該些子像素SP可以被設置以形成多個行（column）。亦即，該些第一子像素SP1可以被設置在相同的行。此外，在一實施例中。該些第二子像素SP2及該些第三子像素SP3可以被設置在其中設置有該些第一子像素的該些行之間。舉例而言，該些第一子像素SP1是設置在一行上而第二子像素SP2與第三子像素SP3可以一起被設置在相鄰的行上。此外，可替代地，該些第二子像素SP2及該些第三子像素SP3可以被設置在相同的行上。在本說明書中，描述的是該些子像素SP包括第一子像素SP1、第二子像素SP2及第三子像素SP3。然而，該些子像素SP的佈置、數量及顏色的組合取決於設計可以不同方式變化而不限於此。
在行方向延伸的高電位電力線PL被設置在該些子像素SP之間。該些高電位電力線PL為傳輸高電位電力訊號EVDD至每一該些子像素SP的導線。每一該些高電位電力線PL可以被設置在第一子像素SP1與第二子像素SP2之間及第一子像素SP1與第三子像素SP3之間。
相似於該些高電位電力線PL，多條資料線DL被設置為在行方向延伸。所述多條資料線DL為傳輸資料電壓Vdata至該些子像素SP的導線。每一該些資料線DL可以被設置在第二子像素SP2與高電位電力線PL之間及第三子像素SP3與高電位電力線PL之間。然而，所述多條資料線DL亦可以被設置在該些高電位電力線PL與第一子像素SP之間，但不限於此。
在列（row）方向延伸的多條掃描線SL被設置。所述多條掃描線SL為傳輸掃描訊號SCAN1及SCAN2至該些子像素SP的導線。所述多條掃描線SL包括第一掃描線SL1及第二掃描線SL2。第一掃描線SL1被設置以在第二子像素SP2與第三子像素SP3之間在列方向延伸，而第二掃描線SL2可以被設置以橫跨第三子像素SP在列方向延伸。
在列方向延伸的該些初始化訊號線IL相似於所述多條掃描線SL，被設置在該些子像素SP之間。該些初始化訊號線IL為傳輸初始化電壓Vini至該些子像素SP的導線。該些初始化訊號線IL可以被設置在第二子像素SP2與第三子像素SP3之間。該些初始化訊號線IL可以被設置在第一掃描線SL1與第二掃描線SL2之間。
該些發光控制訊號線EL相似於所述多條掃描線SL被設置為在列方向延伸。該些發光控制訊號線EL為傳輸發光控制訊號EM至該些子像素SP的導線。該些發光控制訊號線EL可以被設置以相鄰於該些第二掃描線SL2。該些發光控制訊號線EL可以被設置以橫跨第三子像素SP在列方向延伸。第二掃描線SL2可以被設置於該些發光控制訊號線EL與該些初始化訊號線IL之間。
同時該些導線可以被區分為傳輸直流電（DC）訊號的直流電線及傳輸交流電（AC）訊號的交流電線。在該些導線中，傳輸為DC訊號的高電位電力訊號EVDD及初始化電壓Vini的高電位電力訊號EVDD及初始化電壓Vini可以被包括在DC線中。此外，在該些導線中，傳輸為AC訊號的掃描訊號SCAN1及SCAN2以及資料電壓Vdata的掃描線SL及資料線DL可以被包括在AC線中。
多個間隔物130被設置在該些子像素SP之間。當發光二極體120被形成在該些子像素SP中時，精細金屬遮罩（fine metal mask，FMM）可以被用為沉積遮罩（deposition mask）。此時，為了抑制因接觸沉積遮罩而產生的受損及維持沉積遮罩與基板110之間的預定距離，該些間隔物130可以被設置。
該些第一圖案140被設置在該些子像素SP之間。該些第一圖案140的至少一部分可以被設置以重疊該些導線中傳輸DC訊號的DC線。
該些第一圖案140包括一第一部141及一第二部142。第一部141為在該些子像素SP之間在行方向延伸的部分。第一部141可以為在第一子像素SP1與第二子像素SP2之間及在第一子像素SP1與第三子像素SP3之間在行方向延伸的部分。此外，第一部141的至少一部分可以重疊該些DC線中在行方向延伸的DC線。舉例而言，第一部141在行方向延伸以覆蓋為DC線的高電位電力線PL。
第二部142為在該些子像素SP之間在列方向延伸的部分。第二部142可以為在第二子像素SP2與第三子像素SP3之間及在第一子像素SP1與第一子像素SP1之間在列方向延伸的部分。此時，第二部142可以從第一部141在列方向延伸或可以設置以與第一部141分離。此外，第二部142的至少一部分可以重疊該些DC線中在列方向延伸的DC線。舉例而言，在列方向延伸的第二部142的至少一部分可以被設置以覆蓋為DC線的初始化訊號線IL。
來自該些發光二極體120的漏電流可以被該些第一圖案140降低，其中該些第一圖案140被設置以覆蓋在該些子像素SP之間的DC線，其將參考3B而被更詳細說明。
參考圖3B，基板110為用於支撐顯示設備100的其他元件的支撐件且可以由絕緣材料配製。舉例而言，基板110可以由玻璃或樹脂形成。此外，基板110可以被配置以包括塑膠，如聚合物或聚醯亞胺（polyimide，PI）或可以由具有可撓性的材料形成。
緩衝層111被設置在基板110上。緩衝層111可以降低濕氣或雜質從基板110的滲透。緩衝層111可以被單層或雙層的氧化矽SiOx或氮化矽SiNx配置，但不限於此。然而，取決於基板110的類型或電晶體的類型，緩衝層111可以被省略，但不限於此。
第五電晶體T5被設置在緩衝層111上。第五電晶體T5包括一主動層ACT、一閘極電極GE、一源極電極SE及一汲極電極DE。
主動層ACT可以由半導體材料形成，如氧化半導體、非晶矽（amorphous silicon）或聚合矽（polysilicon），但不限於此。舉例而言，當主動層ACT是由氧化半導體形成時，主動層ACT是由通道區域、源極區域及汲極區域形成，且源極區域及汲極區域可以為導電區域，但不限於此。
閘極絕緣層112是設置在主動層ACT上。閘極絕緣層112為將主動層ACT從閘極電極GE絕緣的絕緣層且可以被單層或雙層的氧化矽SiOx或氮化矽SiNx配置，但不限於此。
閘極電極GE是設置在閘極絕緣層112上。閘極電極GE可以被導電材料配置，如銅（Cu）、鋁（Al）、鉬（Mo）、鎳（Ni）、鈦（Ti）、鉻（Cr）或其合金，但不限於此。
層間絕緣層113是設置在閘極電極GE上。在層間絕緣層113中，源極電極SE及汲極電極DE透過其連接於主動層ACT的一接觸孔被形成。層間絕緣層113可以被單層或雙層的氧化矽SiOx或氮化矽SiNx配置，但不限於此。
源極電極SE及汲極電極DE是設置在層間絕緣層113上。被設置為彼此間隔開的源極電極SE及汲極電極DE可以電性連接於主動層ACT。源極電極SE及汲極電極DE可以被導電材料配置，如銅（Cu）、鋁（Al）、鉬（Mo）、鎳（Ni）、鈦（Ti）、鉻（Cr）或其合金，但不限於此。
高電位電力線PL及資料線DL是設置在層間絕緣層113上。高電位電力線PL及資料線DL被設置在與源極電極SE及汲極電極DE相同的層上且係以相同的導電材料形成，但不限於此。舉例而言，高電位電力線PL及資料線DL可以被導電材料配置，如銅（Cu）、鋁（Al）、鉬（Mo）、鎳（Ni）、鈦（Ti）、鉻（Cr）或其合金，但不限於此。
鈍化層114是設置在高電位電力線PL、資料線DL、源極電極SE、汲極電極DE上。鈍化層114為用於保護鈍化層114下方的元件的絕緣層。舉例而言，鈍化層114可以被單層或雙層的氧化矽SiOx或氮化矽SiNx配置，但不限於此。此外，取決於示例性實施例，鈍化層114可以被省略。
極化層115是設置在鈍化層114上。極化層115為平面化基板110的上部的絕緣層。極化層115可以由有機材料形成，且例如可以被單層或雙層的聚醯亞胺或感光性丙烯酸類材料（photo acryl）配置，但不限於此。
該些發光二極體120是設置在極化層115上的每一該些子像素SP中。發光二極體120包括一陽極121、一有機層122及一陰極123。
陽極121是設置在極化層115上。陽極121電性連接於像素電路的電晶體，例如，第二電晶體T2及第五電晶體T5，以被供予驅動電流。陽極121提供電洞（hole）至有機層122，使陽極121可以由具有高工作函數（work function）的導電材料形成。舉例而言，陽極121可以由透明導電材料形成，如氧化銦錫（ITO）及氧化銦鋅（IZO），但不限於此。
同時，顯示設備100可以由頂部發光（top emission）型及底部發光（bottom emission）型實現。當顯示設備100為頂部發光型時，由具有優秀的反射效率的金屬材料形成的反射層可以被加至陽極121的下方，其中所述具有優秀的反射效率的金屬材料例如為鋁（Al）或銀（Ag）。因此，從有機層122發出的光被從陽極121反射而被導至向上方向，即，陰極123。相反的，當顯示設備100為底部發光型時，陽極121可以僅由透明導電材料形成。下文中，將在根據本公開示例性實施例的顯示設備100是頂部發射型的假設下進行描述。
堤116是設置在陽極121及極化層115上。堤116為設置在該些子像素SP之間的絕緣層以分隔該些子像素SP。堤116包括一開口，其暴露陽極121的一部分。堤116可以為有機絕緣材料，被設置以覆蓋陽極121的邊緣或邊界。舉例而言，堤116可以由聚醯亞胺樹脂、丙烯酸樹脂（acrylic resin）或苯並環丁烯（BCB）基樹脂形成，但不限於此。
間隔物130是設置在堤116上。間隔物130是設置在堤116上，以在發光二極體120被形成時與沉積遮罩維持一預定距離。間隔物130可以讓沉積遮罩以及間隔物130下方的堤116及陽極121與沉積遮罩維持一預定距離並抑制因接觸而造成的損傷。此時，該些間隔物130可以被形成以具有朝向上部為較窄的形狀（例如，錐狀），以降低與沉積遮罩的接觸面積。
有機層122是設置在陽極121、堤116及間隔物130上。有機層122包括一發光層級一共同層。發光層為發出具有特定顏色的光的有機層，故不同顏色的發光層可以被設置在第一子像素SP1、第二子像素SP2及第三子像素SP3上，或相同的發光層可以被設置在所有該些子像素SP上。舉例而言，當不同顏色的發光層被設置在該些子像素SP上時，藍色發光層被設置在第一子像素SP1中，綠色發光層被設置在第二子像素SP2中，而紅色發光層被設置在第三子像素SP3中。此外，該些子像素SP的發光層在該些子像素SP上彼此連接以被形成一層。舉例而言，發光層是設置在所有該些子像素SP上，且來自發光層的光藉由各別光轉換層、彩色濾片等可以被轉換成各種顏色光。
此外，發出同樣顏色的光的多個發光層可以被層壓在一個子像素SP。舉例而言，兩個藍色發光層被層壓在第一子像素SP1上，兩個綠色發光層被層壓在第二子像素SP2上，且兩個紅色發光層可以被層壓在第三子像素SP3上。在這個情況下，電荷產生層CGL是設置在該些發光層之間以順暢地提供電子或電洞予每一該些發光層。亦即，電荷產生層可以被設置在兩個藍色發光層之間、兩個綠色發光層之間及兩個紅色發光層之間。
此外，發出不同顏色的光的多個發光層可以被層壓在一個子像素SP。舉例而言，藍色發光層及黃－綠色發光層被層壓在所有該些子像素SP上，以使所有該些子像素SP可以實現白光。在這個情況下，電荷產生層可以設置在藍色發光層及黃－綠色發光層之間。
共同層為被設置以改善發光層的發光效率的有機層122。共同層可以在該些子像素SP上形成為一層。亦即，該些子像素SP的共同層被連接以被一體形成。共同層可以包括一電荷產生層、一電洞注入層、一電洞傳輸層、一電子傳輸層或一電子注入層，但不限於此。
陰極123是設置在有機層122上。陰極123提供電子予有機層122，以使陰極123可以由具有低工作函數的導電材料形成。陰極123可以在該些子像素SP上形成為一層。亦即，該些子像素SP的陰極123被連接以被一體形成。舉例而言，陰極123可以由透明導電材料形成，如氧化銦錫（ITO）及氧化銦鋅（IZO），或金屬合金如銀化鎂（MgAg）或鐿（Yb）合金，且更可以包括一金屬參雜層（metal doping layer），但不限於此。同時，儘管未繪示於圖中，陰極123電性連接於低電位電力線以被供予低電位電力訊號EVSS。
多個第一圖案140是設置在堤116中。該些第一圖案140可以為在該些子像素SP之間形成在堤116中的溝（trench）。該些第一圖案140可以為從堤116到堤116下方的極化層115形成的溝。然而，該些第一圖案140可以僅形成在堤116中，但不限於此。此外，儘管在圖3B中，其係繪示為該些第一圖案140為V型溝，該些第一圖案140可以形成為各種形狀，但不限於此。
該些第一圖案140的至少一部分可以被設置以重疊該些導線。舉例而言，該些第一圖案140的至少一部分可以被設置以重疊DC線，如該些導線中的高電位電力線PL。
同時，該些發光二極體120的共同層在所有的該些子像素SP上可以形成為一層。此時，當該些子像素SP的發光二極體120被形成以共享共同層，當特定子像素SP的發光二極體120發光時，電流流到相鄰子像素SP的發光二極體120的現象（即漏電流現象）可能會發生。漏電流現象造成不期望的子像素SP的發光二極體120發光，導致在該些子像素SP之間的顏色混合且增加功耗。此外，因漏電流造成的顏色異常及斑點缺陷（spot defect）可以被明顯地識別出，進而降低了顯示品質。舉例而言，當該些子像素SP中僅有第一子像素SP1發光時，被提供以驅動第一子像素SP1的發光二極體120的電流，藉共同層可能會漏至與第一子像素SP1相鄰的第二子像素SP2及第三子像素SP3。
此外，對每一該些子像素SP為分隔設置的發光層具有不同的導通電壓。舉例而言，用於驅動其上設置有藍色發光層的第一子像素SP1的導通電壓為最高的導通電壓，而用於驅動其上設置有紅色發光層的第三子像素SP3的導通電壓為最低導通電壓。電流流經的阻礙（barrier）在具有低於具有最高導通電壓的第一子像素SP1的導通電壓的第二子像素SP2及第三子像素SP3中為低。因此，經共同層漏出的電流可能輕易地從具有較高導通電壓的第一子像素SP1流至具有較低導通電壓的第二子像素SP2及第三子像素SP3。因此，當第一子像素SP1被驅動時，具有低導通電壓的第二子像素SP2及第三子像素SP3可以一起發光。
具體地，在低灰階驅動期間，從被驅動的子像素SP發出的光的亮度為低，以上從相鄰子像素SP發出的可以被更輕易地辨識。亦即，在低灰階驅動期間，因漏電流造成的顏色異常及斑點缺陷（spot defect）可以被明顯地識別出，其可能在顯示品質中造成嚴重的劣化。此外，當具有低灰階的白光被顯示時，具有最低導通電壓的第三子像素SP3首先通過共同層發光，使泛紅的白色被顯示而非純白的泛紅現象（reddish phenomenon）可能發生。
據此，在根據本公開示例性實施例的顯示設備100中，該些第一圖案140被設置以降低透過發光二極體120的共同層的漏電流。首先，該些發光二極體120的有機層122及陰極123被設置在堤116上，其中堤116上形成有該些第一圖案140使有機層122及陰極123亦可以被設置在該些第一圖案140中。由於有機層122及陰極123係沿該些第一圖案140被沉積，漏電流流經的路徑的長度可能被增加。由於作為漏電流的路徑的有機層122的共同層係沿該些第一圖案140及堤116形成，共同層的長度可以被增加且漏電流的路徑的長度可以被增加。因此，作為漏電流的流經的路徑的有機層122的長度被第一圖案140增加，其中第一圖案140為溝，以使有機層122的電阻增加。藉由增加有機層122的電阻，施加至相鄰子像素的電壓例如被降低至低於相鄰子像素的導通電壓的位準。因此，流至相鄰子像素SP的發光二極體120的漏電流可以被降低。
此外，在根據本公開示例性實施例的顯示設備100中，漏電流的載子可以被由該些第一圖案140中陰極123及DC線形成的電容器捕捉（trapped）。具體地，該些第一圖案140可以被設置為重疊DC線。陰極123的設置在第一圖案140中重疊DC線的一部分，可以較設置在第一圖案140外非重疊DC線的一部分更靠近DC線。在一實施例中，該些第一圖案140為形成在堤116及極化層115中的溝槽。此外，在第一圖案140中，陰極123及DC線，例如，陰極123及高電位電力線PL或陰極123及初始化訊號線IL可以形成電容器。弱第一圖案140未被設置，則各種絕緣層如堤116及極化層115被設置在陰極123及DC線之間，如高電位電力線PL或初始化訊號線IL。因此，陰極123與DC線之間的間隔被增加，以難以形成電容器。然而，在根據本公開示例性實施例的顯示設備100中，第一圖案140係形成在堤116及極化層115中，以使陰極123與DC線之間的距離變近。據此，陰極123與DC線可以形成電容器。此外，流到相鄰子像素SP的漏電流的載子被由陰極123與DC線形成的電容器捕捉，以讓流到相鄰子像素SP的漏電流可以減少。
同時，當該些第一圖案140重疊流通AC訊號的AC線時（例如，掃描線SL與資料線DL），電容器亦可以形成在陰極123與AC線之間。然而，AC訊號的強度及方向隨時間改變，使陰極123與AC線之間的電容器可能不會被穩定地配置，且漏電流的載子很難會被電容器捕捉。因此，在根據本公開示例性實施例的顯示設備100中，該些第一圖案140被設置以重疊DC線（如高電位電力線PL及初始化訊號線IL），但不重疊AC線。因此，漏電流的載子可以被穩定地捕捉。據此，在根據本公開示例性實施例的顯示設備100中，第一圖案140被設置以重疊DC線，使被傳輸至相鄰子像素SP的漏電流可以降低。
圖4係依據本公開另一示例性實施例的顯示設備的截面圖。相較於圖1到圖3B的顯示設備100，圖4的顯示設備400與圖1到圖3B的顯示設備100的唯一不同處為電晶體T5及T6，但其他配置實質上相同，故將省略多餘的描述。
參考圖4，第一緩衝層411a及第二緩衝層411b被設置在基板110上。第一緩衝層411a及第二緩衝層411b可以降低來自基板110的濕氣與雜持的滲透。第一緩衝層411a及第二緩衝層411b可以被單層或雙層的氧化矽SiOx或氮化矽SiNx配置，但不限於此。然而，取決於基板110的類型或電晶體的類型，第一緩衝層411a及第二緩衝層411b可以被省略，但不限於此。
遮光層BSM被設置在第一緩衝層411a及第二緩衝層411b之間。遮光層BSM被設置以重疊於下描述的第五電晶體T5的第五主動層ACT5，以保護第五電晶體T5不受從外部引入的雷射或光或濕氣的影響，以降低第五電晶體T5的裝置特性的變形。同時，儘管在圖4中，其係繪示遮光層BSM為浮接（float），遮光層BSM可以電性連接於其他配置，例如多條導線，但不限於此。
第五電晶體T5是設置在第二緩衝層411b上。第五電晶體T5包括一第五主動層ACT5、一第五閘極電極GE5、一第五源極電極SE5及一第五汲極電極DE5。
第五主動層ACT5是設置在第二緩衝層411b上以重疊遮光層BSM。第五主動層ACT5可以由低溫多晶矽形成（low temperature poly silicon，LTPS）。多晶矽具有高移動率（mobility）以使功耗為低且可靠度（reliability）為高。因此，由多晶矽材料形成的電晶體可以被應用於驅動電晶體。
第一閘極絕緣層412a是設置在第五主動層ACT5上。第一閘極絕緣層412a為將第五主動層ACT5從第五閘極電極GE5隔絕的絕緣層，且可以被層或雙層的氧化矽SiOx或氮化矽SiNx配置，但不限於此。
第五閘極電極GE5是設置在第一閘極絕緣層412a上。第五閘極電極GE5可以被導電材料配置，如銅（Cu）、鋁（Al）、鉬（Mo）、鎳（Ni）、鈦（Ti）、鉻（Cr）或其合金，但不限於此。
第一層間絕緣層413a及第二層間絕緣層413b是設置在第五閘極電極GE5上。第五源極電極SE5與第五汲極電極DE5透過其連接至第五主動層ACT5的接觸孔可以分別形成在第一層間絕緣層413a及第二層間絕緣層413b中。第一層間絕緣層413a及第二層間絕緣層413b可以被層或雙層的氧化矽SiOx或氮化矽SiNx配置，但不限於此。
第五源極電極SE5及第五汲極電極DE5是設置在第二層間絕緣層413b上。被設置為彼此分隔的第五源極電極SE5及第五汲極電極DE5可以電性連接於第五主動層ACT5。第五源極電極SE5及第五汲極電極DE5可以被導電材料配置，如銅（Cu）、鋁（Al）、鉬（Mo）、鎳（Ni）、鈦（Ti）、鉻（Cr）或其合金，但不限於此。
鈍化層114是設置在第五源極電極SE5及第五汲極電極DE5上，而連接電極CE是設置在鈍化層114上。連接電極CE為電性連接陽極121至第五電晶體T5及第六電晶體T6的連接件，且是設置在鈍化層114及極化層115之間。然而，連接電極CE可以被省略且不限於此。
第六電晶體T6是設置在第一閘極絕緣層412a上。第六電晶體T6包括一第六主動層ACT6、一第六閘極電極GE6、一第六源極電極SE6及一第六汲極電極DE6。
第六主動層ACT6是設置在第一閘極絕緣層412a上。第六主動層ACT6可以由氧化半導體形成。氧化半導體材料具有較矽更大的能帶隙（band gap），使電子不能在關斷狀態（off state）中跳過能帶隙。因此，氧化半導體材料具有低關斷電流。據此，由氧化半導體材料形成的電晶體可以被應用至開關電晶體，其具有短的導通時間並維持長的關斷時間。
第一層間絕緣層413a是設置在第六主動層ACT6上，而第二閘極絕緣層412b及第六閘極電極GE6是設置在第一層間絕緣層413a上。第二閘極絕緣層412b可以與第六閘極電極GE6相同的形式被圖案化。第二閘極絕緣層412b可以被形成以對應至第六閘極電極GE6，而不是形成在整個基板110上。在圖4中，其係繪示為第一閘極絕緣層412a是形成在整個基板110上，而第二閘極絕緣層412b以與第六閘極電極GE6相同的形式被圖案化。然而，第二閘極絕緣層412b可以是設置在整個基板110上，或第一閘極絕緣層412a以與第五閘極電極GE5相同的形式被圖案化，但不限於此。
第六閘極電極GE6可以被導電材料配置，如銅（Cu）、鋁（Al）、鉬（Mo）、鎳（Ni）、鈦（Ti）、鉻（Cr）或其合金，但不限於此。
第二層間絕緣層413b是設置在第六閘極電極GE6上，而第六源極電極SE6第六汲極電極DE6是設置在第二層間絕緣層413b上。被設置為彼此分隔的第六源極電極SE6及第六汲極電極DE6可以電性連接於第六主動層ACT6。第六源極電極SE6及第六汲極電極DE6可以被導電材料配置，如銅（Cu）、鋁（Al）、鉬（Mo）、鎳（Ni）、鈦（Ti）、鉻（Cr）或其合金，但不限於此。
第五電晶體T5的第五汲極電極DE5可以連接於第六電晶體T6的第六源極電極SE6。第五汲極電極DE5及第六源極電極SE6可以被一體形成。據此，第五電晶體T5及第六電晶體T6皆可以電性連接於發光二極體120的陽極121。
同時，在圖4中是描述為第五電晶體T5的第五主動層ACT5是以低溫多晶矽形成，而第六電晶體T6的第六主動層ACT6是由氧化半導體材料形成。然而，第五主動層ACT5可以是由氧化半導體材料形成，或第六主動層ACT6可以是由氧化半導體材料形成，但不限於此。
在根據本公開另一示例性實施例的顯示設備400中，像素電路的該些電晶體T1、T2、T3、T4、T5及T6被以不同類型配置以改善像素電路的表現。像素電路包括多個電晶體T1、T2、T3、T4、T5及T6以及電容器Cst，且該些電晶體T1、T2、T3、T4、T5及T6是由不同類型的電晶體形成。舉例而言，在部分的該些電晶體T1、T2、T3、T4、T5及T6中，主動層是由低溫多晶矽形成，而在剩餘的該些電晶體中，主動層是由氧化半導體材料形成。包含低溫多晶矽的電晶體具有高移動率及低功耗，使電晶體可以被應用為驅動電晶體。包含氧化半導體材料的電晶體具有短的導通時間並維持長的關斷時間，使電晶體可以被應用為開關電晶體。據此，在根據本公開另一示例性實施例的顯示設備400中，考慮到配置像素電路的該些電晶體T1、T2、T3、T4、T5及T6的功能，主動層可以被以不同材料配置以改善像素電路的表現。
圖5係依據本公開再一示例性實施例的顯示設備的截面圖。相較於圖4的顯示設備，圖5的顯示設備500更包含一虛擬線（dummy line）DPL，但其他配置實質上相同，故將省略多餘的描述。
參考圖5，鈍化層114是設置在高電位電力線PL上，而虛擬線DPL是設置在鈍化層114上。虛擬線DPL設置在基板110上的該些導線中設置在最上部的線，且是設置為重疊高電位電力線PL及第一圖案140之間。此外，虛擬線DPL電性連接於高電位電力線PL以被施加傳輸至高電位電力線PL的高電位電力訊號EVDD（即DC訊號）。據此，電性連接於高電位電力線PL且為設置在基板110上的該些導線中設置在最上部的虛擬線DPL可以形成電容器，而陰極123是設置在第一圖案140中。
在依據本公開再一示例性實施例的顯示設備500中，DC被施加至設置在基板110上的該些導線中設置在最上部的導線，以改善形成在陰極123與在第一圖案140中在最上部的導線之間的電容器的電容。DC可以流入設置在基板110上的多條導線中的一些導線。此外，設置在第一圖案140中的陰極123重疊部分的其中DC訊號流通的DC線以形成電容器。舉例而言，該些導線中設置在最上部且電性連接於高電位電力線PL的虛擬線DPL可以形成電容器，而在陰極123設置在第一圖案140中。此時，形成電容器的兩個電極之間距離越短，電容器的電容越好。因此，由設置在第一圖案140中的陰極123與設置在基板110上的該些導線中設置在最上部的虛擬線DPL形成的電容器的電容可以較圖3B及圖4所示的實施例更大。此外，當電容器的電容被改善時，流到相鄰子像素SP的漏電流的載子可以容易地被捕捉。據此，在依據本公開再一示例性實施例的顯示設備500中，設置在第一圖案140中的陰極123與設置在基板110上的該些導線中設置在最上部的且其中流有DC訊號的導線（例如，虛擬線DPL）形成電容器。因此，流到相鄰子像素SP的漏電流的更多的載子可以被捕捉且因漏電流所導致的顏色異常或斑點缺陷的視覺辨識度可以被降低。
圖6係依據本公開又一示例性實施例的顯示設備的放大俯視圖。圖7A係依據本公又一示例性實施例的顯示設備的放大俯視圖。圖7B係依據一實施例的沿圖7A的VIIb-VIIb’截面圖。相較於圖1到圖3的顯示設備100，在圖6的顯示設備600及圖7A與7B的顯示設備700中，僅有第一圖案640及740不同，而其他配置實質上相同，故將省略多餘的描述。
參考圖6到7B，多個第一圖案640及740是設置在該些子像素SP之間。一或多個第一圖案640及740可以是設置在第一子像素SP1與第二子像素SP2之間、第一子像素SP1與第三子像素SP3之間，或第二子像素SP2與第三子像素SP3之間。此時，設置在該些子像素SP之間的第一圖案640及740的數量可以考量到該些子像素SP的導通電壓而被以各種方式設計。
舉例而言，在圖6的顯示設備600中，該些第一圖案640可以設置在第一子像素SP1與第二子像素SP2之間及第一子像素SP1與第三子像素SP3之間。此時，第一子像素SP1與第三子像素SP3之間的該些第一圖案640的多個第一部641的其中一者可以被設置，以與高電位電力線PL重疊，而另一第一部641可以是設置在高電位電力線PL與第三子像素SP3之間的區域。
在該些第一圖案640中，重疊高電位電力線PL與第三子像素SP3之間的區域的第一圖案640可以增加漏電流流經的路徑的長度。此外，在該些第一圖案640中，重疊高電位電力線PL的第一圖案640增加了漏電流流經的路徑的長度及與高電位電力線PL形成以捕捉流至相鄰子像素SP的漏電流的載子。
同時，在圖6中，其係繪示為第一圖案640的兩個第一部641僅設置在第一子像素SP1與第二子像素SP2之間，及第一子像素SP1與第三子像素SP3之間。然而，第一圖案640的一或多個第二部642亦可以設置在第二子像素SP2與第三子像素SP3之間，且該些第一圖案640的佈置及數量不限於此。
接著，在圖7A及7B的顯示設備700中，多個第一圖案740可以是設置在該些子像素SP之間。具體地，該些第一圖案740可以被設置以重疊設置在該些子像素SP之間的一條高電位電力線PL。隨該些第一圖案740重疊一條高電位電力線PL，由陰極123及高電位電力線形成的電容器的數量可以增加。
同時，儘管在圖7A及7B中，其係繪示為該些第一圖案740重疊一條高電位電力線PL，該些第一圖案740亦可以被設置為重疊其他DC線，如初始化訊號線IL，且不限於此。
在依據本公開又一示例性實施例的顯示設備600及700中，該些第一圖案640及740是設置在該些子像素SP之間，以將在驅動顯示設備600及700時產生並流至不發光的子像素SP的漏電流降低。舉例而言，在圖6的顯示設備600中，該些第一圖案640是設置在該些子像素SP之間。部分的該些第一圖案640增加了漏電流流經的路徑的長度，以降低流到相鄰子像素SP的漏電流。其餘的該些第一圖案640重疊DC線（如高電位電力線PL）以形成由陰極123及DC線形成的電容器，且電容器捕捉漏電流的載子以降低流到相鄰子像素SP的漏電流。此外，在圖7A及7B的顯示設備700中，該些第一圖案740可以被設置以重疊設置在該些子像素SP之間的DC線（例如，高電位電力線PL）。隨該些第一圖案740重疊一條高電位電力線PL，由陰極123及高電位電力線PL形成的電容器的數量可以增加，且更多的漏電流的載子可以被捕捉。因此，該些第一圖案740是設置為重疊一條DC線以降低流到相鄰子像素SP的漏電流。據此，在依據本公開又一示例性實施例的顯示設備600及700中，該些第一圖案640及740是設置在該些子像素SP之間。因此，當一個子像素SP被驅動時，因流到相鄰子像素SP的漏電流所引起的顏色混合、斑點缺陷或顏色異常所導致的顯示品質的劣化可以被降低。
在依據本公開又一示例性實施例的顯示設備600及700中，設置在該些子像素SP之間的第一圖案640及740的數量取決於該些子像素SP的導通電壓可以被設計為不同。舉例而言，漏電流可以從具有最高導通電壓的第一子像素SP1輕易地流到具有最低導通電壓的第三子像素SP3，以使在僅有第一子像素SP1需要發光的情況中，第三子像素SP3亦可以發光。據此，第一圖案640及740可以大多設置在具有最高導通電壓的第一子像素SP1之間及具有最低導通電壓的第三子像素SP3之間。此外，設置在具有低於第一子像素SP1的導通電壓的第二子像素SP2與最低導通電壓的第三子像素SP3之間的第一圖案640及740的數量，會小於設置在第一子像素SP1與第三子像素SP3之間的第一圖案640及740的數量。因此，在依據本公開又一示例性實施例的顯示設備600及700中，第一圖案640及740的佈置及數量可以考慮該些子像素SP導通電壓而被設計。
圖8係依據本公開又一示例性實施例的顯示設備的放大俯視圖。相較於圖1到圖3B的顯示設備100，在圖8的顯示設備800與圖1到圖3B的顯示設備100的唯一不同處為多個第一圖案840，但其他配置實質上相同，故將省略多餘的描述。
參考圖8，部分的該些第一圖案840被分隔設置。該些第一圖案840中的第一部841以預定間隔被分隔設置，而該些第一圖案840的第二部842亦以預定間隔被分隔設置。
舉例而言，第一圖案840的設置在第二子像素SP2及第三子像素SP3左側的第一部841在第二子像素SP2與第一子像素SP1之間可以部分地打開。第一圖案840的設置在第二子像素SP2及第三子像素SP3右側的第一部841在第三子像素SP3與第一子像素SP1之間可以部分地打開。此外，設置在第二子像素SP2及第三子像素SP3的第一圖案840的第二部842亦部分地打開。
同時，在圖8中，其係繪示為第一圖案840在第一子像素SP1及第二子像素SP2之間分離，在第一子像素SP1及第三子像素SP3之間分離，及在第二子像素SP2及第三子像素SP3之間分離。然而，第一圖案840可以在設置接觸孔的位置分離，或在重疊掃描線SL1或SL2或其中流過AC訊號的資料線DL的位置分離。第一圖案840分離的位置不限於此。
在依據本公開又一示例性實施例的顯示設備800中，設置在該些子像素SP之間的第一圖案840被部分分離，使陰極123的增加的電阻可以被降低。設置在該些第一圖案840中的陰極123的一部分與DC線形成電容器以降低漏電流的流動。亦即，在重疊該些第一圖案840的陰極123的一部分的電阻可能會增加。此時，該些第一圖案840的一部分被分離以降低陰極123的電阻，使依據壓降的亮度偏差可以被降低。舉例而言，第一子像素SP1與第二子像素SP2之間的第一圖案840的第一部841被部分地分離，而第一子像素SP1與第三子像素SP3間的一部分亦被分離。此外，第二子像素SP2及第三子像素SP3之間的第二部842亦被部分地分離。據此，在依據本公開又一示例性實施例的顯示設備800中，第一圖案840的一部分被分離，以降低陰極123中的壓降，及降低亮度偏差。
圖9係依據本公開又一示例性實施例的顯示設備的放大俯視圖。相較於圖1到圖3B的顯示設備100，圖9的顯示設備900與圖1到圖3B的顯示設備100的唯一不同處為多個第一圖案940，但其他配置實質上相同，故將省略多餘的描述。
參考圖9，多個第一圖案940被設置為分別包圍多個子像素SP。第一圖案940可以被設置為在俯視角上包圍該些子像素SP的周邊（perimeter）（如，四個邊）。舉例而言，第一圖案940的設置為圍繞每一該些子像素SP的側邊的第一部941及第二部94彼此連接，且第一圖案940可以形成為包圍第一子像素SP、第二子像素SP2及第三子像素SP3的封閉曲線。
第一圖案940是設置為包圍相鄰於第一子像素SP1及第三子像素SP3的第二子像素SP2，包圍相鄰於第二子像素SP2及第一子像素SP1的第三子像素SP3，及包圍相鄰於第二子像素SP2及第三子像素SP3的第一子像素SP1。第一圖案940可以是設置為包圍第一子像素SP1及第二子像素SP2之間，包圍第一子像素SP1及第三子像素SP3之間，及包圍第二子像素SP2與第三子像素SP3之間。據此，第一圖案940可以被設置以形成一網格圖案。
同時，儘管在圖9中，其係繪示為第一圖案940包圍所有的該些子像素SP，第一圖案940可以不設置在設置於同一行的該些第一子像素SP1之間，且不限於此。舉例而言，第一圖案940不設置在設置於同一行的該些第一子像素SP1之間，但可以僅設置在第一子像素SP1與第二子像素SP2之間及第一子像素SP1第三子像素SP3之間。設置於同一行的該些第一子像素SP1的導通電壓實質上相同，故當其中一個第一子像素SP1被驅動時，因相鄰第一子像素SP1中的漏電流所導致的發光問題幾乎不會發生。然而，可能會有的問題是，具有相對低的導通電壓的第二子像素SP2或第三子像素SP3因第一子像素SP1中的漏電流而發光。因此，第一圖案940可以是設置在具有不同導通電壓的該些子像素SP之間，但可以不設置在具有實質上相同的導通電壓的子像素SP之間。
在依據本公開又一示例性實施例的顯示設備900中，第一圖案940是設置為包圍每一該些子像素SP的側邊，以藉降低因漏電流導致的顏色異常及斑點缺陷，進而改善顯示品質。第一圖案940是設置為包圍每一該些子像素SP，使在具有不同導通電壓的該些子像素SP之間流動的漏電流可以被降低。在重疊DC線的部分第一圖案940中，陰極123與DC線形成捕捉漏電流的載子的電容器。在其餘的第一圖案940中，漏電流移動的路徑的長度增加，以增加電阻，使流到相鄰子像素SP的漏電流可以降低。據此，在依據本公開又一示例性實施例的顯示設備900中，第一圖案940是設置為包圍每一該些子像素SP的四個邊，以降低因漏電流造成的顯示品質的劣化及降低功耗。
圖10A係依據本公又一示例性實施例的顯示設備的放大俯視圖。圖10B係依據一實施例的沿圖7A的VIIb-VIIb’的顯示設備的截面圖。相較於圖1到圖3B的顯示設備100，圖10A及10B的顯示設備1000更包括一第二圖案1050，但其他配置實質上相同，故將省略多餘的描述。
參考圖10A，多個第二圖案1050是設置在該些子像素SP之間。該些第二圖案1050可以被設置以與多個第一圖案1040分隔開。此外，至少一部分的該些第二圖案1050可以被設置以重疊傳輸AC訊號的AC線。
該些第二圖案1050包括一第三部1051及一第四部1052。第三部1051為在該些子像素SP之間在行方向延伸的部分。第三部1051可以為在第一子像素SP1與第二子像素SP2之間及在第一子像素SP1與第三子像素SP3在行方向延伸,的部分。舉例而言，第三部1051可以被設置為在第一子像素SP1與第二子像素SP2之間及在第一子像素SP1與第三子像素SP3在行方向延伸。僅第二圖案1050的一或多個第三部1051可以被設置在第二子像素SP2及第三子像素SP3的一側，而第一圖案1040的一或多個第一部1041可以被設置在第二子像素SP2及第三子像素SP3的另一側。此外，僅有第三部1051是設置在第二子像素SP2及第三子像素SP3的一側，且第一部1041及第三部1051可以一起設置在第二子像素SP2及第三子像素SP3的另一側。
第四部1052為在該些子像素SP之間在列方向延伸的部分。第四部1052可以為在第二子像素SP2與第三子像素SP3之間或在第一子像素SP1之間在列方向延伸的部分。此時，第四部1052可以從第三部1051在列方向延伸，或可以被設置為從第三部1051分離。舉例而言，第四部1052亦可以設置為在第二子像素SP2與第三子像素SP3之間在列方向延伸。此外，第二圖案1050的第四部1052可以設置在第一圖案1040的第二部1042與第二子像素SP2之間，及第三子像素SP3與第三子像素SP3之間。舉例而言，在第二子像素SP2的一側從第三部1051延伸的第四部1052是設置為相鄰於第二子像素SP2與第三子像素SP3之間的第二子像素SP2。在第二子像素SP2的另一側從第一部1041延伸的第二部1042是設置在第四部1052與第三子像素SP3之間。此外，僅第一圖案1040的第二部1042的及第二圖案1050的第四圖案1052的其中一者可以設置在第二子像素SP2與第三子像素SP3之間。舉例而言，僅有第四部1052是設置在第二子像素SP2上方，且僅有第二部1042可以是設置在第二子像素SP2下方。然而，若該些第二圖案1050及該些第一圖案1040彼此分隔，該些第二圖案1050及該些第一圖案1040的佈置不限於圖中所繪示的態樣。
同時，至少部分的該些第二圖案1050可以設置為重疊該些導線中的AC線。舉例而言，該些第二圖案1050的第三部1051的至少一部分可以重疊在該些AC線中在行方向延伸的資料線DL。此外，該些第二圖案1050的第四部1052可以被設置為重疊為AC線的掃描線SL。
若該些第二圖案1050是設置為重疊DC線，設置在設置於該些第一圖案1040中的陰極123與DC線之間的電容器的數量被降低，而流到相鄰子像素SP的漏電流可能增加。因此，該些第二圖案1050可以被設置以不與DC線重疊。
一併參考圖10B，第二圖案1050是設置在堤116上，而發光二極體120的有機層122及陰極123是設置在第二圖案1050上。該些第二圖案1050可以設置為與多個第一圖案1040及堤116的上表面的間隔物130分隔開。
在該些第二圖案1050中，上部的寬度可以大於下部的寬度。亦即，該些第二圖案1050可以形成為反向間隔物（reverse spacer），其中寬度從上部到下部逐漸變窄。此外，形成在該些第二圖案1050上的共同層及陰極123的至少一者可以被為反向間隔物的第二圖案1050斷開。當共同層的有機層122及陰極123是形成在整個基板110上時，由於陰影效應（shadow effect），可能難以在為反向間隔物的該些第二圖案1050上將有機層122及陰極123沉積在該些第二圖案1050之下。因此，該些第二圖案1050的下部被具有相對大的寬度的該些第二圖案1050的上部擋住，故難以將有機層122及陰極123沉積在該些第二圖案1050之下。因此，有機層122及陰極123的至少一者可以在該些第二圖案1050中斷開。據此，共同層及發光二極體120的陰極123的至少一部分在該些第二圖案1050中可以電性隔絕。
此時，當有機層122更接近該些第二圖案1050時，電阻可能會增加。具體地，在該些第二圖案1050該些第二圖案1050有中機層122形成為厚度不均，或被部分地分離，使有機層122的電阻可以增加。具體地，由於陰影效應，將形成有機層122的材料足夠地沉積在相鄰於該些第二圖案1050的下部的區域是很困難的，使有機層122在相鄰於該些第二圖案1050的下部的區域可以形成為具有小的厚度。作為另一例子，由於陰影效應及部分的有機層122可以被分離，將形成有機層122的材料沉積在第二圖案1050的側表面是很困難的。亦即，在該些第二圖案1050將中有機層122連續地形成為具有均勻的厚度是很困難的，故在該些第二圖案1050中的有機層122的電阻可以增加。據此，當有機層122更接近該些第二圖案1050時，電阻可能會增加。
同時，該些第二圖案1050的高度可以低於該些間隔物130的高度。在該些第二圖案1050及該些間隔物130被一起設置在堤116的上表面的情況中，當該些第二圖案1050的高度高於該些間隔物130的高度時，沉積遮罩接觸該些第二圖案1050。因此，使該些間隔物130與沉積遮罩接觸是很困難的。因此，沉積遮罩與基板110之間的距離與所設計的不同，且可能難以形成發光二極體120。據此，該些第二圖案1050的高度是形成為低於該些間隔物130的高度，以持續地維持沉積遮罩與基板110之間的距離。
同時，參考圖10A，該些第二圖案1050被設置為部分分離。包圍該些子像素SP中的一個子像素SP的第二圖案1050可以被設置為彼此分隔。第二圖案1050的第三部1051可以被設置為以一預定間距彼此分隔，而第四部1052亦可以被設置為以一預定間距彼此分隔。舉例而言，在包圍第一子像素SP1的第二圖案1050中，設置在第一子像素SP1左側的第二圖案1050的第三部1051可以被設置為彼此分隔。
如上所述，在為反向間隔物的該些第二圖案1050中，發光二極體120的有機層122及陰極123的至少一者可以被斷開。若第二圖案1050完全包圍該些子像素SP，有機層122及/或陰極123被第二圖案1050分開，故該些發光二極體120可能難以發光。因此，該些第二圖案1050可以被設置為包圍該些發光二極體並形成有開口的曲線，其中包圍每一該些發光二極體120的部分是打開的。
舉例而言，設置在第二子像素SP2及第三子像素SP3兩側的第二圖案1050的第三部1051在第一子像素SP1與第二子像素SP2之間或在第一子像素SP1與第三子像素SP3之間可以為部分打開。此外，設置在第二子像素SP2與第三子像素SP3之間的第二圖案1050的第四部1052亦為部分打開。然而，第二圖案1050開口的部分除了圖中所繪示的態樣，亦可以各種方式設計而不限於此。
在依據本公開又一示例性實施例的顯示設備1000中，為溝的第一圖案1040及為反向間隔物的第二圖案1050是一起設置在該些子像素SP之間，以降低漏電流到子像素SP的傳輸。在該些子像素SP之間設置在堤116上的為溝的第一圖案1040被設置，以增加漏電流流動路徑的共同層的長度，使其中流到相鄰子像素SP的漏電流可以降低。此外，漏電流的載子被形成在第一圖案1040中的陰極123與DC線之間的電容器捕捉，以降低流到相鄰子像素SP的漏電流。此外，為反向間隔物的第二圖案1050是設置在該些子像素SP之間的堤116上，以斷開共同層及陰極123的至少一者，使流到相鄰子像素SP的漏電流可以降低。具體地，當第二圖案1050中有機層122的漏電流流經的共同層的路徑被斷開，漏電流流到相鄰子像素SP的路徑可以被擋住。此外，儘管有機層122的共同層在第二圖案1050中連接，共同層可以不被沉積以具有均勻厚度，使電阻可以增加且漏電流的流動可以降低。據此，在依據本公開又一示例性實施例的顯示設備1000中，該些第二圖案1050是與該些第一圖案1040一起設置。因此，問題在於當一個子像素SP被驅動時，漏電流流到相鄰子像素SP，故由顏色混合引起的斑點缺陷為明顯可辨識的，且色彩重現率可能會降低。
圖11係依據本公開又一示例性實施例的顯示設備的放大俯視圖。圖12係依據本公開又一示例性實施例的顯示設備的放大俯視圖。相較於圖10A及圖10B的顯示設備，在圖11的顯示設備1100及圖12的顯示設備1200中，僅有多個第一圖案1140及1240以及多個第二圖案1150及1250為不同，而其他配置實質上相同，故將省略多餘的描述。
參考圖11，在圖11的顯示設備1100中，僅該些第一圖案1140或僅該些第二圖案1150可以設置在第一子像素SP1與第二子像素SP2之間，及第一子像素SP1與第三子像素SP3之間。舉例而言，僅該些第一圖案1140第一部1141是設置在第一子像素SP1的一側，而僅該些第二圖案1150的第三部1151是設置在第一子像素SP1的另一側。此時，僅有設置在第一子像素SP1與第二子像素SP2之間的部分的該些第一圖案1140可以被分隔，而其餘的第一圖案1140可以不被分隔。相似地，僅有設置在第一子像素SP1與第二子像素SP2之間的部分的該些第二圖案1150可以被分隔，而其餘的第二圖案1150可以不被分隔而連續地延伸。
參考圖12，在圖12的顯示設備1200中，僅該些第一圖案1240或第一圖案1240及第二圖案1250兩者皆可以設置在第一子像素SP1與第二子像素SP2之間，及第一子像素SP1與第三子像素SP3之間。舉例而言，僅部分分離的該些第一圖案1240是設置在第一子像素SP1的一側，而連續地延伸的第一圖案1240及部分分離的第二圖案1250可以一起設置在第一子像素SP1的另一側。
此外，一併參考圖11及12，在圖11及12的顯示設備1100及1200中，第一圖案1140及1240以及第二圖案1150及1250一起設置在第二子像素SP2與第三子像素SP3之間。舉例而言，從第三部1151及1251在第二子像素SP2與第三子像素SP3之間的第二子像素SP2的一側延伸的第四部1152及1252被設置為相鄰於第二子像素SP2。此外，從第三部1151及1251在第二子像素SP2的另一側延伸的第二部1142及1242被設置為相鄰於第三子像素SP3。此時，僅設置在第二子像素SP2與第三子像素SP3之間的第二圖案1150及1250可以被設置為分離。
在依據本公開又一示例性實施例的顯示設備1100及1200中，該些第一圖案1140及1240以及該些第二圖案1150及1250是以各種圖案設置在該些子像素SP之間亦降低在驅動顯示設備期間產生的漏電流，其中漏電流流到相鄰子像素SP。舉例而言，在圖11的顯示設備1100中，僅該些第一圖案1140是設置在第一子像素SP1的一側，且僅該些第二圖案1150是設置在第一子像素SP1的另一側。此外，第一圖案1140及第二圖案1150可以一起設置在第二子像素SP2與第三子像素SP3之間。在圖12的顯示設備1200中，該些第一圖案1240是設置在第一子像素SP1的一側，而第一圖案1240及第二圖案1250是設置在第一子像素SP1的另一側。此外，第一圖案1240及第二圖案1250可以一起設置在第二子像素SP2與第三子像素SP3之間。在圖11及12的顯示設備1100及1200中，該些第一圖案1140及1240是設置在該些子像素SP之間，以增加漏電流流經的路徑長度。此外，漏電流的載子被捕捉，使漏電流向未發光的子像素SP的傳輸可以被降低。此外，在圖11及12的顯示設備1100及1200中，該些第二圖案1150及1250是設置在該些子像素SP之間，以斷開發光二極體120的漏電流流經的路徑的共同層的至少一部分，或藉由減少厚度增加電阻。藉此，漏電流的流動可以降低。據此，在依據本公開又一示例性實施例的顯示設備1100及1200中，該些第一圖案1140及1240以及該些第二圖案1150及1250是以各種圖案設置在該些子像素SP之間。因此，可以降低傳輸至相鄰子像素SP的漏電，以改善顯示品質。
圖13係依據本公開又一示例性實施例的顯示設備的放大俯視圖。相較於圖10A及圖10B的顯示設備1000，圖13的顯示設備1300與圖10A及圖10B的顯示設備1000的唯一不同處為多個子像素SP、多條導線、多個第一圖案1340及多個第二圖案1350，但其他配置實質上相同，故將省略多餘的描述。
參考圖13，該些子像素SP包括一第一子像素SP1、一第二子像素SP2及一第三子像素SP3。
該些第一子像素SP1及該些第三子像素SP3可以被交替地設置在同行或同列上。舉例而言，第一子像素SP1及第三子像素SP3可以被交替地設置在同行上，而第一子像素SP1及第三子像素SP3可以被交替地設置在同列上。
該些第二子像素SP2可以被設置在與該些第一子像素SP1及該些第三子像素SP3不同的行及不同的列上。舉例而言，該些第二子像素SP2是設置在一列上，而該些第一子像素SP1及該些第三子像素SP3可以被交替地設置在與一列相鄰的列上。該些第二子像素SP2是設置在一行上，而該些第一子像素SP1及該些第三子像素SP3可以被交替地設置在與一行相鄰的行上。該些第一子像素SP1及第二子像素SP2在對角線方向上可以彼此相反，而該些第三子像素SP3及第二子像素SP2亦可以在對角線方向上彼此相反。據此，該些子像素SP可以被設置為格狀（lattice）形式。
然而，在圖13中，其係繪示為該些第一子像素SP1及該些第三子像素SP3是設置在同行及同列上，而該些第二子像素SP2是設置在與該些第一子像素SP1及該些第三子像素SP3不同行及不同列上。然而，該些子像素SP的佈置不限於此。
在行方向延伸的高電位電力線PL是設置在該些子像素SP之間。高電位電力線PL可以設置在其上設有該些第二子像素SP2的行與其上設有該些第一子像素SP1及該些第三子像素SP3的行之間。舉例而言，高電位電力線PL可以是設置在該些第二子像素SP2的兩側以及該些第一子像素SP1及該些第三子像素SP3的兩側。
在行方向延伸的多條資料線DL是設置在該些高電位電力線PL之間。亦即，該些高電位電力線PL及多條資料線DL可以被交替地設置。多條資料線DL的一部分是設置為重疊設置在同行上的該些第二子像素SP2，而其餘的該些資料線DL可以設置為重疊設置在同行上的該些第一子像素SP1及該些第三子像素SP3。
在列方向延伸的多條初始化訊號線IL是設置在該些子像素SP之間。初始化訊號線IL可以設置在其上設有該些第二子像素SP2的一列與其上設有該些第一子像素SP1及該些第三子像素SP3的一列之間。舉例而言，初始化訊號線IL可以設置在該些第二子像素SP2的兩側以及該些第一子像素SP1及該些第三子像素SP3的兩側。
在列方向延伸多的條掃描線SL及多條發光控制訊號線EL是設置在該些初始化訊號線IL之間。舉例而言，該些掃描線SL的第一掃描線SL1是設置為重疊該些第二子像素SP2，而該些掃描線SL的第二掃描線SL2是設置為重疊該些第一子像素SP1及該些第三子像素SP3。此外，該些發光控制訊號線EL可以設置為相鄰於第一掃描線SL1，以被設置為重疊第二子像素SP2。儘管在圖13中，其係繪示為部分的該些導線是設置在該些子像素SP之間，而其餘的導線重疊該些子像素SP，該些導線的佈置不限於此。
該些第一圖案1340是設置在該些子像素SP之間。該些第一圖案1340可以設置為在俯視角上對應每一該些子像素SP的平面形狀（planar shape）。該些第一圖案1340可以設置為包圍該些子像素SP。
該些第一圖案1340包括一第一部1341、一第二部1342及一第一對角部1343。第一部為在行方向延伸的部分，第二部1342為在列方向延伸的部分，而第一對角部1343為在對角線方向延伸的部分。此外，第一部1341、第二部1342及第一對角部1343彼此連接以包圍該些子像素SP。
舉例而言，在該些第一圖案1340中，包圍第一子像素SP1的第一圖案1340的第一部1341在第一子像素SP1的左側及右側重疊高電位電力線PL。第二部1342在第一子像素SP1的上側及下側重疊初始化訊號線IL。第一對角部1343可以連接第一部1341及第二部1342。此時，第一對角部1343的一部分被分離以降低陰極123的電阻及降低依據壓降現象的發光二極體1320的亮度偏差。
此外，在該些第一圖案1340中，包圍第二子像素SP2的第一圖案1340的第一部1341在第二子像素SP2的左側及右側重疊高電位電力線PL。第二部1342在第二子像素SP2的上側及下側重疊初始化訊號線IL，而第一對角部1343可以連接第一部1341及1342。此外，在該些第一圖案1340中，第一圖案1340的包圍第三子像素SP3的第一部1341在第三子像素SP3的左側及右側重疊高電位電力線PL。第二部1342在第三子像素SP3的上側及下重疊初始化訊號線IL，而第一對角部1343可以連接第一部1341及1342。此外，第一對角部1343包圍第二子像素SP2的一部分及第一對角部1343包圍第三子像素SP3的一部分被分離，以降低陰極123的電阻及減少依據壓降現象的亮度偏差。
該些第二圖案1350是設置在該些子像素SP之間。該些第二圖案1350可以設置為與該些第一圖案1340分隔。該些第二圖案1350可以設置為在該些第二子像素SP2之間的空間及該些第一子像素SP1與該些第三子像素SP3之間形成一封閉曲線。
該些第二圖案1350包括一第三部1351、一第四部1352及一第二對角部1353。第三部1351為在行方向延伸的部分，第四部1352為在列方向延伸的部分，而第二對角部1353為在對角線延伸的部分。此外，第三部1351、第四部1352及第二對角部1353可以設置為彼此連接。
舉例而言，在該些第二圖案1350中的第二子像素SP2之間的空間中，第二圖案1350的第三部1351被設置為彼此分隔，而第四部1352可以被設置為連接第三部1351的彼此分隔的一上端及一底端。亦即，第三部1351及第四部1352可以形成一個矩形形狀。據此，第二圖案1350具有由第三部1351及第四部1352形成的封閉曲線的一部分可以設置在第二子像素SP2之間的空間中。
此外，在第三部1351及第四部1352的連接位置中，第二對角部1353可以被設置為向設置在不同列或不同行的第二圖案1350延伸。舉例而言，由第三部1351及第四部1352形成的第二圖案1350是設置在一列，而第二對角部1353可以朝向設置在相鄰於一列的列的第三部1351及第四部1352在第三部1351及第四部1352的四個連接位置延伸。
此時，第二對角部1353可以連接設置在不同列或行的第三部1351及第四部1352，或者是在設置在不同列或行的第三部1351及第四部1352之間延伸但可以不連接設置在不同列或行的第三部1351及第四部1352。舉例而言，設置在一個第一子像素SP1的上側的第三部1351及第四部1352，及設置在第一子像素SP1的左側的第三部1351及第四部1352可以由第二對角部1353連接。此外，第二對角部1353是設置在一個三子像素SP3的上側的第三部1351及第四部1352與設置在一個三子像素SP3的右側的第三部1351及第四部1352之間。第二對角部1353連接到設置在一個三子像素SP3的上側的第三部1351及第四部1352，且與設置在一個三子像素SP3的右側的第三部1351及第四部1352分隔。因此，第二圖案1350的第二對角部1353的一部分可以被分離以降低陰極123的電阻及降低根據壓降現象的亮度偏差。
同時，間隔物1330是設置在第二子像素SP2之間的空間及第一子像素SP1與第三子像素SP3之間的空間。在這個情況下，由第三部1351及第四部1352形成的具有封閉曲線形狀的第二圖案1350可以不設置在設有間隔物1330的部分。換句話說，該些第一圖案1340及該些第二圖案1350可以被設置為與間隔物1330間隔開。
在根據本公開又一示例性實施例的顯示設備1300中，該些第一圖案1340及該些第二圖案1350是設置在該些子像素SP之間，其中該些子像素SP是設置為格狀形式以降低漏電流的流動。該些子像素SP的第一子像素SP1及第三子像素SP3可以被交替地設置在同列及同行上。此外，該些第二子像素SP2可以被設置在與第一子像素SP1及第三子像素SP3不同的列及不同的行上。因此，該些第一子像素SP1、該些第二子像素SP2及該些第三子像素SP3可以被設置以形成格狀形式。此時，該些第一圖案1340是設置為包圍第一子像素SP1、第二子像素SP2及第三子像素SP3，而該些第二圖案1350是設置在由第一子像素SP1、第二子像素SP2及第三子像素SP3包圍的空的空間中。因此，當顯示設備1300被驅動時，被傳輸至不期望的子像素SP的漏電流可以被降低。該些第一圖案1340增加了漏電流流經的路徑的共同層的長度，以降低漏電流的傳輸，而該些第二圖案1350斷開了共同層的至少一部分以阻擋漏電流流經的路徑。據此，在根據本公開又一示例性實施例的顯示設備1300中，該些第一圖案1340及該些第二圖案1350是設置在被設置為格狀形式的該些子像素SP之間。因此，可以降低流到相鄰子像素SP的漏電流，及最小化因視覺可辨識的顏色異常或斑點缺陷所導致的顯示品質劣化。
本公開的示例性實施例還可以被描述如下：
根據本公開的一個面向，提供了一種顯示設備。該顯示設備包括一基板，其中界定有多個子像素、多個發光二極體設置於該些子像素中且共享一有機層及一陰極、一堤設置於該陰極電極下方及該些發光二極體之間、多條導線設置於該堤及該基板之間，以及一第一圖案設置在該堤中且重疊該些導線的至少一者。陰極是設置在第一圖案中。
該顯示設備可以更包括至少一絕緣層設置於該些導線與該第一圖案的該陰極之間。該第一圖案的該陰極可以重疊該些導線中的任一者以形成一電容器。
所述與該陰極一起形成該電容器的任一導線可以為其中傳輸有DC訊號的一DC線。
該顯示設備可以更包括一第二圖案設置於該堤上以與該第一圖案間隔開。
該有機層可以包括設置於該些子像素中的一發光層及一共同層，且該有機層的一電阻可以隨其接近該第二圖案而增加。
發光層及共同層的至少一者可以被該第二圖案斷開。
該些導線可以更包括其中傳輸有AC訊號的一AC線，且該第二圖案的至少一部分重疊該線。
該第一圖案及該第二圖案可以被一起設置在該些子像素中的相鄰子像素之間。
多個第一圖案可以被設置在該些子像素中的相鄰子像素之間。
多個第二圖案可以被設置在該些子像素中的相鄰子像素之間。
該第一圖案可以被設置在該些子像素中的一個子像素的一側，而該第二圖案可以設置在一個子像素的另一側。
該第一圖案可以包括在該些子像素之間在行方向延伸的一第一部，及在該些子像素之間在列方向延伸的一第二部。該第二圖案可以包括在該些子像素之間在行方向延伸的一第三部，及在該些子像素之間在列方向延伸的一第四部。
該第一圖案可以更包括與該第一部及該第二部不同的一方向延伸的一第一對角部，而該第一圖案可以更包括與該第三部及該第四部不同的一方向延伸的一第二對角部。
該第一圖案可以為一溝，從該堤朝向該些導線延伸，而該第二圖案可以為一間隔物設置在該堤上。
包圍該些子像素中的一個子像素的該第二圖案可以設置為彼此分隔。
該些導線可以更包括一虛擬線電性連接於重疊該第一圖案的一導線，且該虛擬線可以為該些導線中設置在最上側的導線。
該些子像素可以包括一第一子像素、一第二子像素及一第三子像素，其發出不同顏色的光，且該第一子像素、該第二子像素及該第三子像素可以具有不同的導通電壓。
設置在該第一子像素及該第三子像素之間的第一圖案的數量可以不同於設置在該第二子像素及該第三子像素之間的第一圖案的數量。
該顯示設備可以更包括一第二圖案設置於該些子像素之間的該堤上。設置在該第一子像素及該第三子像素之間的第二圖案的數量可以不同於設置在該第二子像素及該第三子像素之間的第二圖案的數量。
該第一子像素可以為一藍色子像素，該第二子像素可以為一綠色子像素，而該第三子像素可以為一紅色子像素。
儘管已經參照附圖詳細描述了本公開的示例性實施例，但是本公開不限於此，並且可以以許多不同的形式來實現而不背離本公開的技術概念。因此，提供本公開的示例性實施例僅出於說明性目的，而無意於限制本公開的技術概念。本公開的技術概念的範圍不限於此。因此，應當理解的事，上述示例性實施例在所有方面都是示例性的，並且不限制本公開。本公開的保護範圍應基於所附請求項來解釋，並且在其等同範圍內的所有技術思想應被解釋為落入本公開的範圍內。
100、400、500、600、700、800、900、1000、1100、1200、1300:顯示設備 PN:顯示面板 GD:閘極驅動器 DD:資料驅動器 TC:時序控制器 SP:子像素 GCS:閘極控制訊號 DCS:資料控制訊號 SL:掃描線 DL:資料線 RGB:影像資料 SCAN1:第一掃描訊號 SCAN2:第二掃描訊號 SYNC:同步訊號 T1～T6:第一電晶體～第六電晶體 Cst:電容器 Vdata:資料電壓 EVDD:高電位電力訊號 Vini:初始化電壓 EM:發光控制訊號 110:基板 111:緩衝層 112:閘極絕緣層 113:層間絕緣層 114:鈍化層 115:極化層 116:堤 PL:高電位電力線 IL:初始化訊號線 EL:發光控制訊號線 120:發光二極體 121:陽極 122:有機層 123:陰極 130:間隔物 140、640、740、840、940、1040、1140、1240、1340:第一圖案 141、641、841、941、1041、1411、1341:第一部 142、642、842、942、1042、1342:第二部 1343:第一對角部 1050、1150、1250、1350:第二圖案 1051、1511、1251、1351:第三部 1052、1152、1252、1352:第四部 SP1:第一子像素 SP2:第二子像素 SP3:第三子像素 SL1:第一掃描線 SL2:第二掃描線 ACT:主動層 GE:閘極電極 SE:源極電極 DE:汲極電極 CGL:電荷產生層 411a:第一緩衝層 411b:第二緩衝層 BSM:遮光層 ACT5:第五主動層 GE5:第五閘極電極 SE5:第五源極電極 DE5:第五汲極電極 413a:第一層間絕緣層 413b:第二層間絕緣層 CE:連接電極 412a:第一閘極絕緣層 412b:第二閘極絕緣層 ACT6:第六主動層 GE6:第六閘極電極 SE6:第六源極電極 DE6:第六汲極電極 DPL:虛擬線
透過以下結合附圖的詳細描述，將更清楚地理解本公開的上述與其他面向、特徵及其他優點，其中： 圖1係依據本公開一示例性實施例的顯示設備的示意圖。 圖2係依據本公開一示例性實施例的顯示設備的子像素的電路圖。 圖3A係依據本公開一示例性實施例的顯示設備的放大俯視圖。 圖3B係依據本公開一示例性實施例的沿圖3A的IIIb-IIIb’截面圖。 圖4係依據本公開另一示例性實施例的顯示設備的截面圖。 圖5係依據本公開再一示例性實施例的顯示設備的截面圖。 圖6係依據本公開又一示例性實施例的顯示設備的放大俯視圖。 圖7A係依據本公又一示例性實施例的顯示設備的放大俯視圖。 圖7B係依據一實施例的沿圖7A的VIIb-VIIb’截面圖。 圖8係依據本公開又一示例性實施例的顯示設備的放大俯視圖。 圖9係依據本公開又一示例性實施例的顯示設備的放大俯視圖。 圖10A係依據本公又一示例性實施例的顯示設備的放大俯視圖。 圖10B係依據一實施例的沿圖7A的VIIb-VIIb’的顯示設備的截面圖。 圖11係依據本公開又一示例性實施例的顯示設備的放大俯視圖。 圖12係依據本公開又一示例性實施例的顯示設備的放大俯視圖。 圖13係依據本公開又一示例性實施例的顯示設備的放大俯視圖。
100:顯示設備
110:基板
111:緩衝層
112:閘極絕緣層
113:層間絕緣層
114:鈍化層
115:極化層
116:堤
120:發光二極體
121:陽極
122:有機層
123:陰極
130:間隔物
140:第一圖案
SP1:第一子像素
SP3:第三子像素
PL:高電位電力線
DL:資料線
T5:第五電晶體
ACT:主動層
GE:閘極電極
SE:源極電極
DE:汲極電極

Claims (23)

  1. 一種顯示設備，包含：一基板，其中界定有多個子像素；多個發光二極體，設置於該些子像素中，該些發光二極體具有共享於該些發光二極體之間的一有機層及共享於該些發光二極體之間的一陰極電極；一堤，設置於該陰極電極下方及該些發光二極體中的多對發光二極體之間；多條導線，設置於該堤及該基板之間；一第一圖案，穿過該堤的一厚度，該第一圖案重疊該些導線中的一第一導線；以及一第二圖案，設置於該堤上，該第二圖案與該第一圖案間隔開，其中該陰極電極的一第一部分係設置在該第一圖案外，而該陰極電極的一第二部分係設置在該第一圖案中，其中該第一圖案包含：一第一部，在該些子像素之間沿一第一方向延伸；以及 一第二部，在該些子像素之間沿一第二方向延伸，該第二方向不同於該第一方向；而其中該第二圖案包含：一第三部，在該些子像素之間沿該第一方向延伸；以及一第四部，在該些子像素之間沿該第二方向延伸。
  2. 如請求項1所述的顯示設備，更包含：至少一絕緣層設置於該些導線與設置在該第一圖案中的該陰極電極的該第二部分之間，其中設置在該第一圖案中的該陰極電極的該第二部分重疊該第一導線、由該陰極電極的該第二部分及該第一導線形成的一電容器。
  3. 如請求項2所述的顯示設備，其中被該陰極電極的該第二部分重疊的該第一導線傳輸一直流電訊號。
  4. 如請求項2所述的顯示設備，其中該有機層包含不同的多個發光層及一共同層，其中該些發光層各發出不同顏色的光，該共同層設置於該些子像素中，其中該共同層係共享於該些子像素之間， 其中該有機層的一第一部分的一第一電阻大於該有機層的一第二部分的一第二電阻，該有機層的該第一部分係靠近該第二圖案，而該有機層的該第二部分較該第一部分更遠離該第二圖案。
  5. 如請求項4所述的顯示設備，其中該發光層或該共同層的至少一部分從該發光層或該共同層的另一部分斷開。
  6. 如請求項2所述的顯示設備，其中該些導線更包含一第二導線重疊該第二圖案的至少一部分，其中該第二導線傳輸一交流電訊號。
  7. 如請求項2所述的顯示設備，其中該第一圖案及該第二圖案係位於該些子像素中的相鄰子像素之間。
  8. 如請求項2所述的顯示設備，其中該第一圖案包括多個第一圖案，該些第一圖案係設置於該些子像素中的相鄰子像素之間。
  9. 如請求項2所述的顯示設備，其中該第二圖案包括多個第二圖案，該些第二圖案係設置於該些子像素中的相鄰子像素之間。
  10. 如請求項2所述的顯示設備，其中該第一圖案係設置於該些子像素中的一第一子像素的一第一側，而該第二圖案係設置於該第一子像素的一第二側。
  11. 如請求項1所述的顯示設備，其中該第一圖案更包含該第一部與該第二部之間的一第一對角部，該第一對角部沿不同於該第一方向及該第二方向的一第三方向延伸，且其中該第二圖案更包含該第三部與該第四部之間的一第二對角部，該第二對角部沿該第三方向延伸。
  12. 如請求項2所述的顯示設備，其中該第一圖案係穿過該堤朝向該第一導線延伸的一溝，而該第二圖案係一反向間隔物設置於該堤上。
  13. 如請求項12所述的顯示設備，其中該第二圖案係多個第二圖案，而該些第二圖案至少部分地包圍該些子像素中的一個子像素，該些第二圖案彼此間隔。
  14. 如請求項1所述的顯示設備，更包含：一虛擬線，電性連接該第一導線，該虛擬線被該第一圖案重疊且較該第一導線更靠近該第一圖案。
  15. 如請求項1所述的顯示設備，其中該些子像素包含發出不同顏色的光的一第一子像素、一第二像素及一第三像 素，其中該第一子像素、該第二像素及該第三像素具有不同的導通電壓。
  16. 如請求項15所述的顯示設備，其中該第一圖案係多個第一圖案，且該些第一圖案中設置於該第一子像素與該第三子像素之間的一數量不同於該些第一圖案中設置於該第二子像素與該第三子像素之間的一數量。
  17. 如請求項15所述的顯示設備，更包含：多個第二圖案，設置於該堤與該些子像素上，其中該些第二圖案中設置於該第一子像素與該第三子像素之間的一數量不同於該些第二圖案中設置於該第二子像素與該第三子像素之間的一數量。
  18. 一種顯示設備，包含：一基板，其中界定有多個子像素；多個發光二極體，設置於該些子像素中，該些發光二極體具有共享於該些發光二極體之間的一有機層及共享於該些發光二極體之間的一陰極電極；一堤，設置於該陰極電極下方及該些發光二極體中的多對發光二極體之間；一導線，設置於該堤及該基板之間； 一第一圖案，穿過該堤的一厚度，該第一圖案重疊該導線；以及一第二圖案，設置於該堤上，該第二圖案與該第一圖案間隔開，其中該陰極電極重疊該導線的一第一部分較該陰極電極未重疊該導線的一第二部分更靠近該導線，其中該第一圖案包含：一第一部，在該些子像素之間沿一第一方向延伸；以及一第二部，在該些子像素之間沿一第二方向延伸，該第二方向不同於該第一方向；而其中該第二圖案包含：一第三部，在該些子像素之間沿該第一方向延伸；以及一第四部，在該些子像素之間沿該第二方向延伸。
  19. 如請求項18所述的顯示設備，其中該陰極電極的該第一部分係設置於穿過該堤的該第一圖案中，該陰極電極的該第二部分係設置於該第一圖案外。
  20. 如請求項19所述的顯示設備，更包含：另一第一圖案，穿過該堤的該厚度，其中該陰極電極包含一第三部分設置於該另一第一圖案中且重疊被該陰極電極的該第一部分重疊的該導線。
  21. 如請求項19所述的顯示設備，其中該第一圖案為穿過該堤朝向該第一導線延伸的一溝。
  22. 如請求項19所述的顯示設備，其中被該陰極電極的該第一部分重疊的該導線傳輸一直流電訊號。
  23. 如請求項22所述的顯示設備，其中該直流電訊號為一電力訊號。
TW110116624A 2020-05-11 2021-05-07 顯示設備 TWI781608B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0056145 2020-05-11
KR1020200056145A KR20210137823A (ko) 2020-05-11 2020-05-11 표시 장치

Publications (2)

Publication Number Publication Date
TW202143479A TW202143479A (zh) 2021-11-16
TWI781608B true TWI781608B (zh) 2022-10-21

Family

ID=75904805

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110116624A TWI781608B (zh) 2020-05-11 2021-05-07 顯示設備

Country Status (5)

Country Link
US (1) US20210351248A1 (zh)
EP (1) EP3910682A1 (zh)
KR (1) KR20210137823A (zh)
CN (1) CN114093903A (zh)
TW (1) TWI781608B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210148505A (ko) * 2020-05-28 2021-12-08 삼성디스플레이 주식회사 유기발광 디스플레이 장치
KR20220093998A (ko) * 2020-12-28 2022-07-05 엘지디스플레이 주식회사 표시 장치
KR20230072014A (ko) * 2021-11-17 2023-05-24 엘지디스플레이 주식회사 표시 장치
CN117136642A (zh) * 2022-03-24 2023-11-28 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
KR20240057503A (ko) * 2022-10-24 2024-05-03 삼성디스플레이 주식회사 표시 패널

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140346484A1 (en) * 2011-12-02 2014-11-27 Panasonic Corporation Organic electroluminescence display panel and method of manufacturing same
TW201613088A (en) * 2014-09-16 2016-04-01 Lg Display Co Ltd Organic light emitting display device, organic light emitting display panel and method of manufacturing the same
CN108110029A (zh) * 2016-11-25 2018-06-01 乐金显示有限公司 显示装置
CN108231830A (zh) * 2016-12-14 2018-06-29 乐金显示有限公司 有机发光显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4089544B2 (ja) * 2002-12-11 2008-05-28 ソニー株式会社 表示装置及び表示装置の製造方法
JP4809087B2 (ja) * 2006-03-14 2011-11-02 セイコーエプソン株式会社 エレクトロルミネッセンス装置、電子機器、およびエレクトロルミネッセンス装置の製造方法
KR101560272B1 (ko) * 2013-02-25 2015-10-15 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조 방법
US11751445B2 (en) * 2018-03-29 2023-09-05 Sharp Kabushiki Kaisha Display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140346484A1 (en) * 2011-12-02 2014-11-27 Panasonic Corporation Organic electroluminescence display panel and method of manufacturing same
TW201613088A (en) * 2014-09-16 2016-04-01 Lg Display Co Ltd Organic light emitting display device, organic light emitting display panel and method of manufacturing the same
CN108110029A (zh) * 2016-11-25 2018-06-01 乐金显示有限公司 显示装置
CN108231830A (zh) * 2016-12-14 2018-06-29 乐金显示有限公司 有机发光显示装置

Also Published As

Publication number Publication date
TW202143479A (zh) 2021-11-16
EP3910682A1 (en) 2021-11-17
CN114093903A (zh) 2022-02-25
US20210351248A1 (en) 2021-11-11
KR20210137823A (ko) 2021-11-18

Similar Documents

Publication Publication Date Title
TWI781608B (zh) 顯示設備
KR101698718B1 (ko) 유기 발광 표시 장치
US11737327B2 (en) Display panel and electronic device
US11721280B2 (en) Display device and electronic equipment
US20210376283A1 (en) Display device
CN109585497B (zh) 有机发光二极管显示设备
TW201804234A (zh) 顯示面板
US20210335989A1 (en) Display substrate, method of forming display substrate, and display device
KR20180061573A (ko) 초고해상도 투명 평판 표시장치
JP2017009884A (ja) 表示装置
US11954275B2 (en) Display panel and display device
KR20210038224A (ko) 표시 장치
US20240049507A1 (en) Display panel and electronic device
KR20090005541A (ko) 유기전계발광표시장치
US20220052135A1 (en) Display apparatus
US10658623B2 (en) Electroluminescent display device having a plurality of low-refractive members
US20230422551A1 (en) Display device
KR20220035646A (ko) 표시 장치
KR20220082457A (ko) 표시 장치
KR20170124071A (ko) 유기 발광 표시 장치
KR20220031238A (ko) 표시 장치
JP2019160392A (ja) 表示装置
CN221306433U (zh) 显示基板
WO2023245490A9 (zh) 显示面板和显示装置
KR20220093599A (ko) 표시 장치

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent