KR20210149984A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210149984A
KR20210149984A KR1020200066796A KR20200066796A KR20210149984A KR 20210149984 A KR20210149984 A KR 20210149984A KR 1020200066796 A KR1020200066796 A KR 1020200066796A KR 20200066796 A KR20200066796 A KR 20200066796A KR 20210149984 A KR20210149984 A KR 20210149984A
Authority
KR
South Korea
Prior art keywords
sub
trench
disposed
pixel
concave portion
Prior art date
Application number
KR1020200066796A
Other languages
English (en)
Inventor
박종한
윤정기
김태환
김남용
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200066796A priority Critical patent/KR20210149984A/ko
Publication of KR20210149984A publication Critical patent/KR20210149984A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L27/3246—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H01L27/3211—
    • H01L27/3258—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는, 적어도 하나의 층을 공유하는 복수의 발광 소자, 및 복수의 발광 소자 각각의 사이에서 적어도 하나의 층 아래에 배치되고, 홈 및 홈의 측벽으로부터 복수의 발광 소자의 측부를 향해 연장된 오목한 부분인 복수의 오목부로 이루어진 트렌치를 포함하는 뱅크를 포함하고, 복수의 오목부는 뱅크의 두께 방향을 따라 적층된다. 따라서, 복수의 오목부가 형성된 트렌치에 의해 적어도 하나의 층이 분리되어, 누설 전류에 의한 혼색을 최소화할 수 있고, 표시 품질을 향상시킬 수 있다.

Description

표시 장치{DISPLAY APPARATUS}
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 누설 전류에 의한 혼색과 이에 따른 표시 품질 저하를 개선할 수 있는 발광 표시 장치에 관한 것이다.
현재 본격적인 정보화 시대로 접어들면서 전기적 정보신호를 시각적으로 표시하는 표시 장치 분야가 급속도로 발전하고 있으며, 여러 가지 표시 장치에 대해 박형화, 경량화 및 저소비 전력화 등의 성능을 개발시키기 위한 연구가 계속되고 있다.
이러한 다양한 표시 장치 중, 유기 발광 표시 장치는 자체 발광형 표시 장치로서, 액정 표시 장치와는 달리 별도의 광원이 필요하지 않아 경량 박형으로 제조 가능하다. 또한, 유기 발광 표시 장치는 저전압 구동에 의해 소비 전력 측면에서 유리할 뿐만 아니라, 색상 구현, 응답 속도, 시야각, 명암 대비비(contrast ratio; CR)도 우수하여, 차세대 디스플레이로서 연구되고 있다.
본 발명이 해결하고자 하는 과제는 공통층을 갖는 복수의 발광 소자 중 일부 발광 소자가 누설 전류에 의해 발광하는 것을 최소화한 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 복수의 발광 소자의 공통층의 적어도 일부분을 분리시켜 누설 전류가 인접한 서브 화소로 흐르는 것을 최소화한 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 복수의 발광 소자의 공통층의 길이를 증가시켜 누설 전류가 인접한 서브 화소로 흐르는 것을 최소화한 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 혼색에 의한 표시 품질 저하를 최소화한 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 표시 장치는, 적어도 하나의 층을 공유하는 복수의 발광 소자, 및 복수의 발광 소자 각각의 사이에서 적어도 하나의 층 아래에 배치되고, 홈 및 홈의 측벽으로부터 복수의 발광 소자의 측부를 향해 연장된 오목한 부분인 복수의 오목부로 이루어진 트렌치를 포함하는 뱅크를 포함하고, 복수의 오목부는 뱅크의 두께 방향을 따라 적층된다. 따라서, 복수의 오목부가 형성된 트렌치에 의해 적어도 하나의 층이 분리되어, 누설 전류에 의한 혼색을 최소화할 수 있고, 표시 품질을 향상시킬 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는, 복수의 서브 화소가 배치되는 기판, 복수의 서브 화소 각각에 배치되고, 공통층을 공유하는 복수의 발광 소자, 및 복수의 서브 화소 각각의 사이에서 공통층 아래에 배치되고, 트렌치를 포함하는 뱅크를 포함하고, 트렌치의 측벽은 요철 형상일 수 있다. 따라서, 요철 형상의 트렌치 측벽에서 공통층의 적어도 일부가 분리되어, 누설 전류가 다른 서브 화소로 전달되는 것을 최소화할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 복수의 발광 소자의 공통층을 통해 전류가 누설되는 것을 개선할 수 있다.
본 발명은 표시 장치 구동 시, 의도하지 않은 발광 소자의 발광을 최소화하여, 색 재현율을 향상시킬 수 있다.
본 발명은 복수의 발광 소자의 공통층의 적어도 일부분을 분리시켜 누설 전류가 의도하지 않은 발광 소자를 발광시키는 것을 최소화할 수 있다.
본 발명은 복수의 발광 소자의 공통층의 길이를 증가시켜 누설 전류가 이웃한 서브 화소로 흐르는 것을 최소화할 수 있다.
본 발명은 누설 전류에 의한 혼색을 최소화하여, 표시 품질을 향상시킬 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2a는 본 발명의 일 실시예에 따른 표시 장치의 확대 평면도이다.
도 2b는 도 2a의 IIb-IIb'에 따른 단면도이다.
도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 표시 장치의 트렌치의 제조 공정을 설명하기 위한 개략적인 공정도들이다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 10은 본 발명의 도 다른 실시예에 따른 표시 장치의 확대 평면도이다.
본 발명의 이점 및 특징, 그리고, 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 1에서는 설명의 편의를 위해 표시 장치(100)의 다양한 구성 요소 중 표시 패널(PN)만을 도시하였다.
도 1을 참조하면, 표시 장치(100)는 표시 패널(PN)을 포함한다. 표시 패널(PN)은 사용자에게 영상을 표시하기 위한 구성으로, 복수의 서브 화소(SP)를 포함한다. 표시 패널(PN)에서 복수의 스캔 배선(SL) 및 복수의 데이터 배선(DL)이 서로 교차되고, 복수의 서브 화소(SP) 각각은 스캔 배선(SL) 및 데이터 배선(DL)에 연결된다. 이 외에도 도면에 도시되지는 않았으나 복수의 서브 화소(SP) 각각은 고전위 전원 배선, 저전위 전원 배선, 초기화 신호 배선, 발광 제어 신호 배선 등에 연결될 수 있다.
복수의 서브 화소(SP)는 화면을 구성하는 최소 단위로, 복수의 서브 화소(SP) 각각은 발광 소자 및 이를 구동하기 위한 화소 회로를 포함한다. 복수의 발광 소자는 표시 패널(PN)의 종류에 따라 상이하게 정의될 수 있으며, 예를 들어, 표시 패널(PN)이 유기 발광 표시 패널인 경우, 발광 소자는 애노드, 유기층 및 캐소드를 포함하는 유기 발광 소자일 수 있다. 이외에도 발광 소자로 퀀텀닷(Quantum dot, QD)이 포함된 퀀텀닷 발광 소자(Quantum dot light-emitting diode, QLED) 등이 더 사용될 수도 있다. 이하에서는 발광 소자가 유기 발광 소자인 것으로 가정하여 설명하기로 하나, 발광 소자의 종류는 이에 제한되지 않는다.
화소 회로는 발광 소자의 구동을 제어하기 위한 회로이다. 화소 회로는 복수의 트랜지스터 및 커패시터를 포함하여 구성될 수 있다. 예를 들어, 화소 회로는 6개의 트랜지스터 및 1개의 커패시터로 이루어질 수도 있으며, 이에 제한되는 것은 아니다.
이하에서는 도 2a 및 도 2b를 참조하여 복수의 서브 화소(SP)에 대해 상세히 설명하기로 한다.
도 2a는 본 발명의 일 실시예에 따른 표시 장치의 확대 평면도이다. 도 2b는 도 2a의 IIb-IIb'에 따른 단면도이다. 도 2a 및 도 2b를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)는 기판(110), 버퍼층(111), 게이트 절연층(112), 층간 절연층(113), 패시베이션층(114), 평탄화층(115), 뱅크(116), 스캔 배선(SL), 데이터 배선(DL), 고전위 전원 배선(PL), 초기화 신호 배선(IL), 발광 제어 신호 배선(EL), 트랜지스터(TR), 스페이서(130), 발광 소자(120) 및 트렌치(140)(trench)를 포함한다. 도 2a에서는 설명의 편의를 위해, 발광 소자(120)의 구성 중 애노드(121)만을 도시하였다.
도 2a를 참조하면, 복수의 서브 화소(SP)는 빛을 발광하는 개별 단위로, 복수의 서브 화소(SP) 각각에는 발광 소자(120)가 배치된다. 복수의 서브 화소(SP)는 서로 다른 색상의 광을 발광하는 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)를 포함한다. 예를 들어, 제1 서브 화소(SP1)는 청색 서브 화소(SP)이고, 제2 서브 화소(SP2)는 녹색 서브 화소(SP)이며, 제3 서브 화소(SP3)는 적색 서브 화소(SP)일 수 있다.
복수의 제1 서브 화소(SP1)는 복수의 열을 이루며 배치될 수 있다. 복수의 제1 서브 화소(SP1)는 동일한 열에 배치될 수 있다. 그리고 복수의 제2 서브 화소(SP2) 및 복수의 제3 서브 화소(SP3)는 복수의 제1 서브 화소(SP1)가 배치된 복수의 열 각각의 사이에 배치될 수 있다. 예를 들어, 하나의 열에 복수의 제1 서브 화소(SP1)가 배치되고, 이웃한 열에 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)가 함께 배치될 수 있다. 그리고 복수의 제2 서브 화소(SP2)와 복수의 제3 서브 화소(SP3)는 동일한 열에서 교대로 배치될 수 있다. 다만, 본 명세서에서는 복수의 서브 화소(SP)가 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)를 포함하는 것으로 설명하였으나, 복수의 서브 화소(SP)의 배치, 개수 및 색상 조합은 설계에 따라 다양하게 변경될 수 있으며, 이에 제한되지 않는다.
복수의 서브 화소(SP) 사이에 열 방향으로 연장된 고전위 전원 배선(PL)이 배치된다. 복수의 고전위 전원 배선(PL)은 복수의 서브 화소(SP) 각각으로 고전위 전원 신호를 전달하는 배선이다. 복수의 고전위 전원 배선(PL)은 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이이자 제1 서브 화소(SP1)와 제3 서브 화소(SP3) 사이에 배치될 수 있다.
복수의 고전위 전원 배선(PL)과 동일하게 열 방향으로 연장된 복수의 데이터 배선(DL)이 배치된다. 복수의 데이터 배선(DL)은 복수의 서브 화소(SP) 각각으로 데이터 신호(Vdata)를 전달하는 배선이다. 예를 들어, 복수의 데이터 배선(DL)은 제2 서브 화소(SP2) 및 제3 서브 화소(SP3) 양측의 고전위 전원 배선(PL) 사이에 배치될 수 있다.
한편, 도 2a에서는 두 개의 데이터 배선(DL)이 제2 서브 화소(SP2) 양측의 고전위 전원 배선(PL) 사이에 배치된 것으로 도시하였으나, 복수의 데이터 배선(DL)과 복수의 고전위 전원 배선(PL)은 교대로 배치될 수도 있으며, 이에 제한되지 않는다.
행 방향으로 연장된 복수의 스캔 배선(SL)이 배치된다. 복수의 스캔 배선(SL)은 복수의 서브 화소(SP) 각각으로 스캔 신호(SCAN)를 전달하는 배선이다. 복수의 스캔 배선(SL) 중 일부의 스캔 배선(SL)은 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에서 행 방향으로 연장되어 배치되고, 다른 일부의 스캔 배선(SL)은 제3 서브 화소(SP3)를 가로질러 행 방향으로 연장되어 배치될 수 있다.
복수의 서브 화소(SP) 사이에 복수의 스캔 배선(SL)과 동일하게 행 방향으로 연장된 복수의 초기화 신호 배선(IL)이 배치된다. 복수의 초기화 신호 배선(IL)은 복수의 서브 화소(SP) 각각으로 초기화 신호를 전달하는 배선이다. 복수의 초기화 신호 배선(IL) 각각은 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에 배치될 수 있다. 복수의 초기화 신호 배선(IL)은 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이의 스캔 배선(SL)과 제3 서브 화소(SP3)를 가로질러 배치된 스캔 배선(SL) 사이에 배치될 수 있다.
복수의 스캔 배선(SL)과 동일하게 행 방향으로 연장된 복수의 발광 제어 신호 배선(EL)이 배치된다. 복수의 발광 제어 신호 배선(EL)은 복수의 서브 화소(SP) 각각으로 발광 제어 신호를 전달하는 배선이다. 복수의 발광 제어 신호 배선(EL)은 복수의 스캔 배선(SL) 중 제3 서브 화소(SP3)를 가로질러 배치되는 스캔 배선(SL)과 이웃하게 배치될 수 있다. 복수의 발광 제어 신호 배선(EL)은 제3 서브 화소(SP3)를 가로질러 행 방향으로 연장되어 배치될 수 있다.
한편, 도 2a에서는 복수의 스캔 배선(SL) 각각의 사이에 초기화 신호 배선(IL) 또는 발광 제어 신호 배선(EL)이 배치된 것으로 도시하였으나, 복수의 스캔 배선(SL), 복수의 초기화 신호 배선(IL) 및 복수의 발광 제어 신호 배선(EL)의 배치는 이에 제한되지 않는다.
복수의 서브 화소(SP) 사이에 복수의 스페이서(130)가 배치된다. 복수의 서브 화소(SP)에 발광 소자(120)를 형성할 때, 증착 마스크인 FMM(Fine metal mask)을 사용할 수 있다. 이때, 증착 마스크와 접촉하여 발생될 수 있는 손상을 방지하고, 증착 마스크와 기판(110) 사이의 일정한 거리를 유지하기 위해, 복수의 스페이서(130)가 배치될 수 있다. 도 2a에서는 스페이서(130)가 제1 서브 화소(SP1)와 고전위 전원 배선(PL) 사이의 어느 한 지점에 배치된 것으로 도시하였으나, 스페이서(130)의 배치 및 개수는 이에 제한되지 않는다.
복수의 서브 화소(SP) 사이에 트렌치(140)가 배치된다. 트렌치(140)는 복수의 서브 화소(SP) 사이에서 뱅크(116)에 형성된다. 그리고 복수의 서브 화소(SP) 각각을 둘러싸도록 배치된 트렌치(140)는 일부분이 분리되어 배치될 수 있다. 예를 들어, 트렌치(140)는 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이, 제1 서브 화소(SP1)와 제3 서브 화소(SP3) 사이, 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에서 어느 한 부분이 분리될 수 있다. 이에, 트렌치(140)는 복수의 서브 화소(SP)를 둘러싸는 일부분이 오픈된 개곡선 형상으로 이루어질 수 있다.
한편, 트렌치(140)에 의해 복수의 발광 소자(120)로부터의 누설 전류가 다른 서브 화소(SP)로 흐르는 것이 최소화될 수 있으며, 이에 대하여 도 2b를 참조하여 보다 상세히 설명하기로 한다.
도 2b를 참조하면, 기판(110)은 표시 장치(100)의 다른 구성 요소를 지지하기 위한 지지 부재로, 절연 물질로 이루어질 수 있다. 예를 들어, 기판(110)은 유리 또는 수지 등으로 이루어질 수 있다. 또한, 기판(110)은 고분자 또는 폴리이미드(Polyimide, PI) 등과 같은 플라스틱을 포함하여 이루어질 수도 있고, 플렉서빌리티(flexibility)를 갖는 물질로 이루어질 수도 있다.
기판(110) 상에 버퍼층(111)이 배치된다. 버퍼층(111)은 기판(110)을 통한 수분 또는 불순물의 침투를 저감할 수 있다. 버퍼층(111)은 예를 들어, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. 다만, 버퍼층(111)은 기판(110)의 종류나 트랜지스터(TR)의 종류에 따라 생략될 수도 있으며, 이에 제한되지 않는다.
버퍼층(111) 상에 트랜지스터(TR)가 배치된다. 트랜지스터(TR)는 액티브층(ACT), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함한다.
액티브층(ACT)은 산화물 반도체, 비정질 실리콘 또는 폴리 실리콘 등과 같은 반도체 물질로 이루어질 수 있으나, 이에 제한되지 않는다. 예를 들어, 액티브층(ACT)이 산화물 반도체로 형성된 경우, 액티브층(ACT)은 채널 영역, 소스 영역 및 드레인 영역으로 이루어지고, 소스 영역 및 드레인 영역은 도체화된 영역일 수 있으나, 이에 제한되지 않는다.
액티브층(ACT) 상에 게이트 절연층(112)이 배치된다. 게이트 절연층(112)은 액티브층(ACT)과 게이트 전극(GE)을 절연시키기 위한 절연층으로, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
게이트 절연층(112) 상에 게이트 전극(GE)이 배치된다. 게이트 전극(GE)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
게이트 전극(GE) 상에 층간 절연층(113)이 배치된다. 층간 절연층(113)에는 소스 전극(SE) 및 드레인 전극(DE) 각각이 액티브층(ACT)에 접속하기 위한 컨택홀이 형성된다. 층간 절연층(113)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
층간 절연층(113) 상에 소스 전극(SE) 및 드레인 전극(DE)이 배치된다. 서로 이격되어 배치된 소스 전극(SE) 및 드레인 전극(DE)은 액티브층(ACT)과 전기적으로 연결될 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
층간 절연층(113) 상에 고전위 전원 배선(PL) 및 데이터 배선(DL)이 배치된다. 고전위 전원 배선(PL) 및 데이터 배선(DL)은 소스 전극(SE) 및 드레인 전극(DE)과 동일 층에 배치되어, 동일한 도전성 물질로 이루어질 수 있으나, 이에 제한되지 않는다. 예를 들어, 고전위 전원 배선(PL) 및 데이터 배선(DL)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
고전위 전원 배선(PL), 데이터 배선(DL), 소스 전극(SE) 및 드레인 전극(DE) 상에 패시베이션층(114)이 배치된다. 패시베이션층(114)은 패시베이션층(114) 하부의 구성을 보호하기 위한 절연층이다. 예를 들어, 패시베이션층(114)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. 또한, 패시베이션층(114)은 실시예에 따라 생략될 수도 있다.
패시베이션층(114) 상에 평탄화층(115)이 배치된다. 평탄화층(115)은 기판(110)의 상부를 평탄화하는 절연층이다. 평탄화층(115)은 유기 물질로 이루어질 수 있고, 예를 들어, 폴리이미드 또는 포토아크릴(Photo Acryl)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
평탄화층(115) 상에서 복수의 서브 화소(SP) 각각에 복수의 발광 소자(120)가 배치된다. 발광 소자(120)는 애노드(121), 유기층(122) 및 캐소드(123)를 포함한다.
평탄화층(115) 상에 애노드(121)가 배치된다. 애노드(121)는 트랜지스터(TR)와 전기적으로 연결되어, 화소 회로의 구동 전류를 공급받을 수 있다. 애노드(121)는 유기층(122)에 정공을 공급하므로, 일함수가 높은 도전성 물질로 이루어질 수 있다. 애노드(121)는 예를 들어, 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO) 등과 같은 투명 도전성 물질로 형성될 수 있으나, 이에 제한되지 않는다.
한편, 표시 장치(100)는 탑 에미션(Top Emission) 방식 또는 바텀 에미션(Bottom Emission) 방식으로 구현될 수 있다. 탑 에미션 방식인 경우, 유기층(122)으로부터 발광된 광이 애노드(121)에 반사되어 상부 방향, 즉, 캐소드(123) 측을 향하도록, 애노드(121)의 하부에 반사 효율이 우수한 금속 물질, 예를 들어, 알루미늄(Al) 또는 은(Ag)과 같은 물질로 이루어진 반사층이 추가될 수 있다. 반대로, 표시 장치(100)가 바텀 에미션 방식인 경우, 애노드(121)는 투명 도전성 물질로만 이루어질 수 있다. 이하에서는 본 발명의 일 실시예에 따른 표시 장치(100)가 탑 에미션 방식인 것으로 가정하여 설명하기로 하나, 이에 제한되는 것은 아니다.
애노드(121) 및 평탄화층(115) 상에 뱅크(116)가 배치된다. 뱅크(116)는 복수의 서브 화소(SP)를 구분하기 위해, 복수의 서브 화소(SP) 사이에 배치된 절연층이다. 뱅크(116)는 애노드(121)의 일부를 노출시키는 개구부를 포함한다. 뱅크(116)는 애노드(121)의 엣지 또는 가장자리 부분을 덮도록 배치된 유기 절연 물질일 수 있다. 뱅크(116)는 예를 들어, 폴리이미드, 아크릴(acryl) 또는 벤조사이클로부텐(benzocyclobutene, BCB)계 수지로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
애노드(121), 뱅크(116) 및 트렌치(140) 상에 유기층(122)이 배치된다. 유기층(122)은 복수의 서브 화소(SP)에 배치되는 발광층 및 공통층을 포함한다.
발광층은 특정 색상의 광을 발광하기 위한 층으로, 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3) 각각에 서로 다른 발광층이 배치될 수도 있고, 복수의 서브 화소(SP) 전체에 동일한 발광층이 배치될 수도 있다. 예를 들어, 복수의 서브 화소(SP) 각각에 서로 다른 발광층이 배치된 경우, 제1 서브 화소(SP1)에 청색 발광층이 배치되고, 제2 서브 화소(SP2)에 녹색 발광층이 배치되며, 제3 서브 화소(SP3)에는 적색 발광층이 배치될 수 있다. 또한, 복수의 서브 화소(SP)의 발광층은 서로 연결되어 하나의 층으로 형성될 수도 있으며, 예를 들어, 복수의 서브 화소(SP) 전체에 발광층이 배치되고, 발광층으로부터의 광은 별도의 광변환층, 컬러 필터 등을 통해 다양한 색상의 광으로 변환될 수도 있다.
공통층은 발광층의 발광 효율을 개선하기 위해 배치되는 층이다. 공통층은 복수의 서브 화소(SP)에 걸쳐 하나의 층으로 형성될 수 있다. 즉, 복수의 서브 화소(SP) 각각의 공통층은 서로 연결되어 일체로 이루어질 수 있다. 공통층은 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층, 전하 생성층 등을 포함할 수 있으나, 이에 제한되는 것은 아니다.
유기층(122) 상에 캐소드(123)가 배치된다. 캐소드(123)는 유기층(122)에 전자를 공급하므로, 일함수가 낮은 도전성 물질로 이루어질 수 있다. 캐소드(123)는 복수의 서브 화소(SP)에 걸쳐 하나의 층으로 형성될 수 있다. 즉, 복수의 서브 화소(SP) 각각의 캐소드(123)는 서로 연결되어 일체로 이루어질 수 있다. 캐소드(123)는 예를 들어, 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO) 등과 같은 투명 도전성 물질 또는 MgAg와 같은 금속 합금이나 이테르븀(Yb) 합금 등으로 형성될 수 있고, 금속 도핑층이 더 포함될 수도 있으며, 이에 제한되지 않는다. 한편, 도면에 도시되지는 않았으나, 캐소드(123)는 저전위 전원 배선과 전기적으로 연결되어 저전위 전원 신호를 공급받을 수 있다.
발광 소자(120) 상에 봉지층(150)이 배치된다. 봉지층(150)은 발광 소자를 외부의 수분, 산소, 충격 등으로부터 보호하는 밀봉 부재이다. 봉지층(150)은 기판 상에서 적어도 발광 소자가 배치된 영역을 덮도록 배치될 수 있다. 봉지층(150)은 제1 무기 봉지층(151), 유기 봉지층(152) 및 제2 무기 봉지층(153)을 포함할 수 있다.
제1 무기 봉지층(151)은 복수의 발광 소자를 덮도록 배치되어, 산소 및 수분으로부터 발광 소자를 보호한다. 제1 무기 봉지층(151)은 무기물로 이루어지며, 예를 들어, 실리콘 질화물(SiNx), 실리콘 산화질화물(SiON) 등과 같은 무기물로 이루어질 수 있으나, 이에 제한되지 않는다.
제1 무기 봉지층(151) 상에 유기 봉지층(152)이 배치된다. 유기 봉지층(152)은 제1 무기 봉지층(151) 상부를 평탄화하고, 제1 무기 봉지층(151)에 발생할 수 있는 크랙을 충진할 수 있다. 또한, 유기 봉지층(152)은 제1 무기 봉지층(151) 상에 이물질이 배치되는 경우, 이물질 상부를 평탄화할 수 있다. 유기 봉지층(152)은 에폭시(Epoxy) 계열 또는 아크릴(Acryl) 계열의 폴리머가 사용될 수 있으나, 이에 제한되지 않는다.
유기 봉지층(152) 상에 제2 무기 봉지층(153)이 배치된다. 제2 무기 봉지층(153)은 제1 무기 봉지층(151)과 함께 유기 봉지층(152)을 밀봉할 수 있다. 예를 들어, 표시 장치의 외곽부에서 유기 봉지층(152)의 외측으로 돌출된 제1 무기 봉지층(151)과 제2 무기 봉지층(153)은 서로 접하여 유기 봉지층(152)을 밀봉할 수 있다. 제2 무기 봉지층(153)은 무기물로 이루어지며, 예를 들어, 실리콘 질화물(SiNx), 실리콘 산화질화물(SiON) 등과 같은 무기물로 이루어질 수 있으나, 이에 제한되지 않는다.
도 2b에서는 봉지층(150)이 제1 무기 봉지층(151), 유기 봉지층(152) 및 제2 무기 봉지층(153)을 포함하는 것으로 도시하였으나, 봉지층(150)에 포함되는 무기 봉지층(150)의 개수 및 유기 봉지층(152)의 개수는 이에 제한되지 않는다.
뱅크(116)에 트렌치(140)가 배치된다. 트렌치(140)는 뱅크(116)의 일부분이 제거되어 형성된 것으로, 트렌치(140)에서 뱅크(116) 아래의 평탄화층(115)이 노출될 수 있다. 트렌치(140)는 홈(141) 및 복수의 오목부(142)를 포함한다.
복수의 서브 화소(SP) 사이에서 뱅크(116)에 홈(141)이 배치된다. 홈(141)에서 뱅크(116) 아래의 평탄화층(115) 상면 일부가 노출될 수 있다. 예를 들어, 홈(141)의 바닥면은 평탄화층(115)의 상면과 대응되고, 홈(141)의 측벽은 복수의 오목부(142) 각각의 경계부에 대응될 수 있다. 홈(141)은 일정한 내경(141D)을 갖는 트렌치(140)의 일부분으로, 홈(141)의 단면 형상은 폭이 일정한 기둥 형상일 수 있다.
홈(141) 외측에 복수의 오목부(142)가 배치된다. 복수의 오목부(142)는 홈(141)의 측벽으로부터 홈(141) 외측이자 복수의 발광 소자(120)의 측부를 향해 연장된 오목한 부분일 수 있다. 복수의 오목부(142)는 뱅크(116)의 두께 방향을 따라 적층될 수 있다. 예를 들어, 하나의 오목부(142)의 하측 엣지는 다른 오목부(142)의 상측 엣지와 이웃하게 배치되고. 하나의 오목부(142)의 상측 엣지는 또 다른 오목부(142)의 하측 엣지와 이웃하게 배치될 수 있다. 그리고 트렌치(140)의 측벽은 복수의 오목부(142)로 이루어져 요철 형상으로 이루어질 수 있다. 도 2b에서는 트렌치(140)가 4개의 오목부(142)를 포함하는 것으로 도시하였으나, 오목부(142)의 개수는 이에 제한되지 않는다.
복수의 오목부(142)는 제1 오목부(142a), 제2 오목부(142b) 및 제3 오목부(142c)를 포함한다. 복수의 오목부(142) 중 하나는 제1 오목부(142a)이고, 제2 오목부(142b)는 제1 오목부(142a)와 이웃하고, 제1 오목부(142a)보다 홈(141)의 바닥면에 인접하게 배치되고, 제3 오목부(142c)는 제2 오목부(142b)와 이웃하고, 제2 오목부(142b)보다 홈(141)의 바닥면에 인접하게 배치된다. 즉, 제1 오목부(142a)는 뱅크(116)의 상면에 가장 인접하게 배치되고, 제3 오목부(142c)는 뱅크(116)의 하면이자 평탄화층(115)의 상면에 가장 인접하게 배치되며, 제2 오목부(142b)는 제1 오목부(142a)와 제3 오목부(142c) 사이에 배치될 수 있다.
제1 오목부(142a)에서 트렌치(140)의 최대 내경은 제1 내경(D1)이고, 제2 오목부(142b)에서 트렌치(140)의 최대 내경은 제2 내경(D2)이며, 제3 오목부(142c)에서 트렌치(140)의 최대 내경은 제3 내경(D3)일 수 있다. 이때, 제1 내경(D1), 제2 내경(D2) 및 제3 내경(D3)은 동일할 수 있다. 다르게 말하면, 복수의 오목부(142) 각각은 일정한 내경을 갖는 홈(141)의 측벽으로부터 동일한 길이로 연장될 수 있다.
제1 오목부(142a)와 제2 오목부(142b) 사이의 경계부(X)에서 트렌치(140)의 내경은 제4 내경(D4)이고, 제2 오목부(142b)와 제3 오목부(142c) 사이의 경계부(Y)에서 트렌치(140)의 내경은 제5 내경(D5)이다. 이때, 제4 내경(D4) 및 제5 내경(D5)은 제1 내경(D1), 제2 내경(D2) 및 제3 내경(D3)보다 작을 수 있다.
그리고 제1 오목부(142a)와 제2 오목부(142b) 사이의 경계부(X)에서 트렌치(140)의 제4 내경(D4)은 홈(141)의 내경(141D)과 대응되고, 제2 오목부(142b)와 제3 오목부(142c) 사이의 경계부(Y)에서 트렌치(140)의 제5 내경(D5)은 홈(141)의 내경(141D)과 대응될 수 있다. 제1 오목부(142a)와 제2 오목부(142b) 사이의 경계부(X) 및 제2 오목부(142b)와 제3 오목부(142c) 사이의 경계부(Y)는 홈(141)의 측벽과 중첩할 수 있다.
한편, 복수의 서브 화소(SP) 전체에 걸쳐 하나의 층으로 형성된 공통층 및 캐소드(123) 중 적어도 하나는 트렌치(140)에서 일부분이 분리될 수 있다. 복수의 오목부(142) 사이의 경계부는 홈(141)의 내측을 향해 돌출되어 있다. 그리고 공통층을 포함하는 유기층(122)과 캐소드(123) 형성 시, 경계부로 인한 음영 효과(shadow effect)에 의해 경계부로부터 오목하게 들어간 복수의 오목부(142) 각각의 표면에까지 유기층(122) 및 캐소드(123)가 형성되기 어려울 수 있다. 다르게 말하면, 복수의 오목부(142) 각각의 경계부에 의해 복수의 오목부(142) 표면이 가려져 복수의 오목부(142) 전체에 유기층(122) 및 캐소드(123)가 증착되기 어려울 수 있고, 트렌치(140)에서 유기층(122)과 캐소드(123) 중 적어도 하나가 단절될 수 있다.
이때, 유기층(122)은 트렌치(140)에 인접할수록 저항이 증가할 수 있다. 구체적으로, 음영 효과에 의해 유기층(122)을 이루는 물질이 트렌치(140) 표면 전체에 충분히 증착되기 어렵고, 이에 따라 트렌치(140)에서 유기층(122)이 불균일한 두께를 갖거나, 일부분이 분리될 수 있다. 즉, 트렌치(140)에서 유기층(122)이 균일한 두께를 가지며 연속적으로 형성되는 것이 어려우므로, 트렌치(140)에서 유기층(122)의 저항이 증가할 수 있다. 따라서, 유기층(122)은 트렌치(140)에 인접할수록 저항이 증가할 수 있다.
한편, 도 2b에서는 유기층(122)과 캐소드(123) 둘 다 트렌치(140)에서 분리된 것으로 도시하였으나, 유기층(122) 및 캐소드(123)의 형성 방식 등에 따라 트렌치(140)에서 유기층(122)만이 분리되고, 캐소드(123)는 연결될 수도 있으며, 도면에 도시된 바에 제한되지 않는다.
그리고 복수의 발광 소자(120)의 유기층(122)과 캐소드(123) 중 적어도 하나는 트렌치(140)에서 분리되는 반면, 봉지층(150)의 제1 무기 봉지층(151)은 트렌치(140)에서 분리되지 않고 연속적으로 형성될 수 있다. 제1 무기 봉지층(151)은 유기층(122) 및 캐소드(123)와 비교하여 상대적으로 두꺼운 두께로 형성될 수 있다. 즉, 제1 무기 봉지층(151)은 트렌치(140) 표면 전체를 충분히 덮을 수 있을 정도로 두껍게 증착되므로, 제1 무기 봉지층(151)은 기판 전면에서 연속적으로 형성될 수 있다.
한편, 복수의 발광 소자(120)의 유기층(122) 중 적어도 공통층은 복수의 서브 화소(SP) 전체에 걸쳐 하나의 층으로 형성된다. 이때, 복수의 서브 화소(SP)의 발광 소자(120)가 공통층을 공유하는 구조로 형성됨에 따라, 특정 서브 화소(SP)의 발광 소자(120)를 발광시킬 때 이웃한 서브 화소(SP)의 발광 소자(120)로 전류가 흐르는 현상, 즉, 전류 누설 현상이 발생할 수 있다.
전류 누설 현상은 의도치 않은 다른 서브 화소(SP)의 발광 소자(120)가 발광하게 되어, 복수의 서브 화소(SP) 간의 혼색을 유발하고 소비 전력을 증가시킬 수 있다. 또한, 누설 전류에 의해 색 이상 및 얼룩 등이 시인되어 표시 품질이 저하될 수 있다. 예를 들어, 복수의 서브 화소(SP) 중 제1 서브 화소(SP1)만 발광하는 경우, 제1 서브 화소(SP1)의 발광 소자(120)를 구동하기 위해 공급된 전류 중 일부가 공통층을 통해 인접한 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)로 누설될 수 있다.
그리고 복수의 서브 화소(SP) 별로 분리되어 배치된 발광층은 서로 상이한 턴-온 전압을 갖는다. 예를 들어, 청색 발광층이 배치된 제1 서브 화소(SP1)를 구동하기 위한 턴-온 전압이 가장 크고, 적색 발광층이 배치된 제3 서브 화소(SP3)를 구동하기 위한 턴-온 전압은 가장 작을 수 있다. 그리고 턴-온 전압이 가장 큰 제1 서브 화소(SP1)보다 턴-온 전압이 작은 제2 서브 화소(SP2) 또는 제3 서브 화소(SP3)에서 전류가 흐를 수 있는 장벽이 낮으므로, 공통층을 통해 누설된 전류는 턴-온 전압이 큰 제1 서브 화소(SP1)에서 턴-온 전압이 작은 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)로 쉽게 흐를 수 있다. 따라서, 제1 서브 화소(SP1) 구동 시 누설 전류에 의해 턴-온 전압이 작은 제2 서브 화소(SP2) 및/또는 제3 서브 화소(SP3)가 함께 발광할 수 있다.
특히, 저계조 구동 시, 구동되는 서브 화소(SP)에서 발광된 광의 휘도가 낮아, 이웃한 서브 화소(SP)에서 발광된 광이 보다 쉽게 인지될 수 있다. 즉, 저계조 구동 시, 누설 전류로 인한 색 이상 및 얼룩 불량이 더욱 쉽게 인지될 수 있어 표시 품질이 저하될 수 있다.
이에, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 복수의 서브 화소(SP) 사이에 트렌치(140)를 배치하여 발광 소자(120)의 공통층을 통한 누설 전류가 최소화될 수 있다. 복수의 서브 화소(SP) 사이에 트렌치(140)를 배치하여, 누설 전류가 흐르는 경로인 공통층의 적어도 일부분을 분리할 수 있고, 누설 전류가 인접한 서브 화소(SP)로 흐르는 것을 최소화할 수 있다. 구체적으로, 누설 전류가 흐르는 경로인 공통층이 트렌치(140)에서 단절되어, 누설 전류는 트렌치(140)를 우회하여 흐를 수 있고, 누설 전류가 흐르는 경로의 길이가 증가할 수 있다. 이에, 누설 전류가 흐르는 경로의 길이가 증가함에 따라 저항이 증가하므로 누설 전류가 이웃한 서브 화소(SP)로 흐르는 것이 최소화될 수 있다. 아울러, 트렌치(140)에서 공통층이 연결되더라도 공통층이 균일한 두께로 증착되지 못해 저항이 증가할 수 있고, 누설 전류가 흐르는 것이 최소화될 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 복수의 서브 화소(SP) 사이에 홈(141) 및 홈(141)으로부터 연장된 복수의 오목부(142)로 이루어진 트렌치(140)를 배치하여, 누설 전류로 인한 색 이상이나 얼룩이 시인되는 것을 최소화할 수 있고, 표시 장치(100)의 표시 품질을 향상시킬 수 있다.
이하에서는 도 3a 내지 도 3f를 참조하여 트렌치(140)의 제조 공정을 상세히 설명하기로 한다.
도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 표시 장치의 트렌치의 제조 공정을 설명하기 위한 개략적인 공정도들이다. 도 3a 내지 도 3f에서는 애노드(121) 및 뱅크(116) 상에 유기층(122)과 캐소드(123)를 형성하기 전, 뱅크(116)에 트렌치(140)를 형성하는 과정을 도시하였다.
도 3a를 참조하면, 평탄화층(115) 상에 애노드(121)가 형성되고, 애노드(121) 상에 뱅크(116)가 형성된다. 그리고 뱅크(116) 상에 트렌치(140)를 형성하기 위한 포토 레지스트 패턴(PR)이 형성된다.
포토 레지스트 패턴(PR)은 트렌치(140)를 형성하기 위한 마스크로 기능하는 것으로, 트렌치(140)가 형성될 영역을 제외한 나머지 영역에 형성될 수 있다. 즉, 트렌치(140)가 형성될 영역은 포토 레지스트 패턴(PR)으로부터 노출될 수 있다.
이어서, 포토 레지스트 패턴(PR) 상에서 기판(110) 전면에 보호막(CL)을 형성한다. 보호막(CL)은 이방성 에칭(Anisotropic etching) 공정을 위한 폴리머막이다. 보호막(CL)은 에칭 공정 시, 뱅크(116)에 형성되는 홈(141)의 측벽을 보호할 수 있다. 보호막(CL)은 가스, 예를 들어, C4F8 가스가 플라즈마 작용을 통해 폴리머 물질로 바뀌며 포토 레지스트 패턴(PR) 및 뱅크(116) 표면에 형성될 수 있다.
한편, 에칭 공정 중 건식 에칭 공정은 이방성 에칭 공정 및 등방성 에칭(Isotropic etching) 공정으로 분류할 수 있다. 이방성 에칭 공정은 플라즈마가 에칭될 특정 구성의 표면에 수직 방향으로 충돌하여 특정 구성의 일부분을 깊이 방향으로 제거하는 공정이다. 즉, 이방성 에칭 공정에서는 특정 구성에 일정한 깊이의 홈이 형성될 수 있다.
그리고 등방성 에칭 공정은 플라즈마가 에칭될 특정 구성의 표면에 수직 방향 및 수평 방향으로 충돌하여 특정 구성의 깊이 방향 외에도 홈의 지름이 증가하도록 특정 구성의 일부분을 제거하는 공정이다. 따라서, 이방성 에칭 공정에서는 홈의 내경은 최소한으로 증가하면서 홈의 깊이를 깊게 형성할 수 있고, 등방성 에칭 공정에서는 홈의 내경 및 깊이 둘 다 증가하도록 특정 구성을 에칭할 수 있다.
도 3b를 참조하면, 보호막(CL)이 형성된 뱅크(116)에 이방성 에칭 공정을 통해 트렌치(140)의 홈의 일부분(141')을 형성한다. 플라즈마에 의해 포토 레지스트 패턴(PR)으로부터 노출된 뱅크(116) 일부분이 깊이 방향으로 제거되며 홈의 일부분(141')이 형성될 수 있다.
구체적으로, 플라즈마 조사 시, 플라즈마는 수직 방향으로 이동하며 보호막(CL)과 충돌할 수 있다. 이에, 포토 레지스트 패턴(PR)의 상면과 뱅크(116) 상면을 덮는 보호막(CL)이 먼저 제거되고, 포토 레지스트 패턴(PR)의 측부의 보호막(CL')은 마지막에 제거될 수 있다.
그리고 포토 레지스트 패턴(PR)의 측부에만 보호막(CL')이 남아있는 경우, 포토 레지스트 패턴(PR) 측부의 보호막(CL')에 의해 포토 레지스트 패턴(PR)으로부터 노출된 뱅크(116) 일부분은 깊이가 깊어지는 방향으로 에칭될 수 있다. 그러므로, 이방성 에칭 공정을 통해 트렌치(140)의 홈의 일부분(141')을 형성할 수 있다.
이어서 도 3c를 참조하면, 등방성 에칭 공정을 통해 복수의 오목부(142) 중 하나의 오목부(142)를 형성한다. 앞의 이방성 에칭 공정에서 보호막(CL)이 대부분 제거될 수 있다. 그리고 보호막(CL)이 제거된 상태에서 뱅크(116)에 플라즈마를 조사하면, 플라즈마는 홈의 일부분(141')의 바닥면에 충돌하여 홈의 일부분(141')의 깊이를 증가시키는 동시에 홈의 일부분(141')의 측벽과 반응하여 홈의 일부분(141')의 내경을 증가시킬 수 있다. 다르게 말하면, 이방성 에칭 공정과 달리 등방성 에칭 공정은 홈의 일부분(141')의 측벽에 대응되는 뱅크(116) 일부를 더 제거할 수 있다. 따라서, 등방성 에칭 공정을 통해 홈의 일부분(141')의 측벽으로부터 연장된 오목한 부분인 오목부(142)를 형성할 수 있다.
다음으로, 도 3a 내지 도 3c의 공정을 반복하여 뱅크(116)를 관통하는 홈(141)과 복수의 오목부(142)로 이루어진 트렌치(140)의 형성을 완료할 수 있다.
도 3d를 참조하면, 도 3a의 공정과 동일하게 홈의 일부분(141') 및 하나의 오목부(142)가 형성된 뱅크(116) 및 포토 레지스트 패턴(PR) 전체에 보호막(CL)을 형성하고, 도 3b의 공정과 동일하게 보호막(CL) 상에 플라즈마를 조사하여 이방성 에칭 공정을 수행할 수 있다. 따라서 이방성 에칭 공정을 통해 홈의 일부분(141')으로부터 홈의 일부분(141')의 깊이 방향으로 연장된 홈의 다른 일부분(141'')을 더 형성할 수 있다.
도 3e를 참조하면, 보호막(CL)이 제거된 뱅크(116)에 플라즈마를 조사하여, 홈의 다른 일부분(141'')의 내경을 증가시키는 등방성 에칭 공정을 수행할 수 있다. 등방성 에칭 공정을 통해 홈의 다른 일부분(141'')의 측벽에 대응되는 뱅크(116) 일부를 제거할 수 있고, 홈의 다른 일부분(141'')의 측벽으로부터 연장된 오목한 부분인 오목부(142)를 형성할 수 있다.
마지막으로 도 3f를 참조하면, 보호막(CL)을 형성하여 이방성 에칭 공정을 수행하고, 등방성 에칭 공정을 수행하는 과정을 반복하여 홈(141) 및 홈(141)의 측벽으로부터 연장된 복수의 오목부(142)로 이루어진 트렌치(140)의 형성을 완료할 수 있다.
본 발명의 일 실시예에 따른 표시 장치(100)에서는 이방성 에칭 공정과 등방성 에칭 공정을 통해 홈(141)과 복수의 오목부(142)로 이루어진 트렌치(140)를 형성할 수 있다. 먼저 이방성 에칭 공정을 통해 뱅크(116)의 두께 방향으로 홈(141)을 형성할 수 있다. 즉, 이방성 에칭 공정을 통해 홈(141)의 깊이를 증가시킬 수 있다. 이방성 에칭 공정의 경우, 보호막(CL)을 형성한 후 에칭 공정을 수행하므로 홈(1141)의 내경(141D)을 최소한으로 증가시키면서 홈(141)의 깊이를 증가시킬 수 있다. 그리고 등방성 에칭 공정을 통해 발광 소자(120)의 측부를 향하는 방향으로 홈(141) 측벽의 뱅크(116) 일부분을 제거하여 오목한 부분인 복수의 오목부(142)를 형성할 수 있다. 등방성 에칭 공정의 경우, 보호막(CL)을 형성하지 않고 에칭 공정을 수행하므로, 홈(1141)의 내경(141D)이 증가하는 방향으로 뱅크(116)가 제거될 수 있고, 홈(141)의 측벽으로부터 오목하게 연장된 복수의 오목부(142)를 형성할 수 있다. 그리고 이방성 에칭 공정과 등방성 에칭 공정을 반복하여 수행함으로써, 복수의 오목부(142)와 홈(141)으로 이루어진 트렌치(140)를 형성할 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 이방성 에칭 공정 및 등방성 에칭 공정을 반복하여 홈(141)과 복수의 오목부(142)로 이루어진 트렌치(140)를 형성할 수 있고, 트렌치(140)에서 누설 전류가 흐르는 경로가 분리되거나, 누설 전류가 흐르는 경로의 길이가 증가되어 표시 장치(100)의 소비 전력은 절감되고, 표시 품질은 향상될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다. 도 4의 표시 장치(400)는 도 1 내지 도 2b의 표시 장치(100)와 비교하여 화소 회로만이 상이할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.
도 4를 참조하면, 기판(110) 상에 제1 버퍼층(411a) 및 제2 버퍼층(411b)이 배치되고, 제2 버퍼층(411b) 상에 제1 트랜지스터(TR1)가 배치된다. 제1 트랜지스터(TR1)는 제1 액티브층(ACT1), 제1 게이트 전극(GE1), 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함한다.
제1 액티브층(ACT1)은 저온 폴리 실리콘(Low Temperature Poly-Silicon, LTPS)로 이루어질 수 있다. 폴리 실리콘의 경우 이동도가 높아 에너지 소비 전력이 낮고 신뢰성이 우수하여 구동 트랜지스터 등에 적용될 수 있다. 따라서, 저온 폴리 실리콘으로 이루어진 제1 액티브층(ACT1)을 포함하는 제1 트랜지스터(TR1)는 구동 트랜지스터에 적용될 수도 있으나, 이에 제한되는 것은 아니다.
제1 액티브층(ACT1) 상에 제1 게이트 절연층(412a)이 배치되고, 제1 게이트 절연층(412a) 상에 제1 게이트 전극(GE1)이 배치된다. 제1 게이트 전극(GE1)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
제1 게이트 전극(GE1) 상에 제1 층간 절연층(413a), 제3 버퍼층(411c) 및 제2 층간 절연층(413b)이 순차적으로 배치된다. 그리고 제1 층간 절연층(413a), 제3 버퍼층(411c) 및 제2 층간 절연층(413b)에는 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1) 각각이 제1 액티브층(ACT1)에 접속하기 위한 컨택홀이 형성될 수 있다.
제2 층간 절연층(413b) 상에 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)이 배치된다. 서로 이격되어 배치된 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)은 제1 액티브층(ACT1)과 전기적으로 연결될 수 있다. 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
제1 게이트 절연층(412a) 상에 차광층(BSM)이 배치된다. 차광층(BSM)은 제2 트랜지스터(TR2)의 제2 액티브층(ACT2)에 중첩하도록 배치될 수 있다. 차광층(BSM)은 외부로부터 유입된 광 또는 수분으로부터 제2 트랜지스터(TR2)를 보호하여, 제2 트랜지스터(TR2)의 소자 특성이 변동되는 것을 최소화할 수 있다. 한편, 도 4에서는 차광층(BSM)이 플로팅(floating)된 것으로 도시되어 있으나, 차광층(BSM)은 다른 구성, 예를 들어, 복수의 배선 등에 전기적으로 연결될 수 있으며, 이에 제한되지 않는다. 또한, 차광층(BSM)은 제1 트랜지스터(TR1)의 제1 액티브층(ACT1)에 중첩하도록 배치될 수도 있으며, 이에 제한되지 않는다.
제3 버퍼층(411c) 상에 제2 트랜지스터(TR2)가 배치된다. 제2 트랜지스터(TR2)는 제2 액티브층(ACT2), 제2 게이트 전극(GE2), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 포함한다.
제3 버퍼층(411c) 상에 제2 액티브층(ACT2)이 배치된다. 제2 액티브층(ACT2)은 산화물 반도체 물질로 이루어질 수 있다. 산화물 반도체 물질은 실리콘보다 밴드갭이 더 큰 물질로, 오프(off) 상태에서 전자가 밴드갭을 넘어가지 못하여 오프-전류(off-current)가 낮다. 따라서, 산화물 반도체 물질로 이루어진 제2 액티브층(ACT2)을 포함하는 제2 트랜지스터(TR2)는, 온(on) 시간이 짧고 오프 시간을 길게 유지하는 스위칭 트랜지스터에 적용될 수 있으나, 이에 제한되는 것은 아니다.
제2 액티브층(ACT2) 상에 제2 게이트 절연층(412b) 및 제2 게이트 전극(GE2)이 배치된다. 제2 게이트 절연층(412b)은 제2 게이트 전극(GE2)과 동일하게 패터닝될 수 있다. 다만, 제2 게이트 절연층(412b)이 기판(110) 전면에 형성될 수도 있고, 제1 게이트 절연층(412a)이 제1 게이트 전극(GE1)과 동일하게 패터닝될 수도 있으며, 이에 제한되지 않는다.
제2 게이트 절연층(412b) 상에 제2 게이트 전극(GE2)이 배치된다. 제2 게이트 전극(GE2)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
제2 게이트 전극(GE2) 상에 제2 층간 절연층(413b)이 배치되고, 제2 층간 절연층(413b) 상에 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)이 배치된다. 서로 이격되어 배치된 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)은 제2 액티브층(ACT2)과 전기적으로 연결될 수 있다. 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
한편, 도 4에서는 제1 액티브층(ACT1)이 저온 폴리 실리콘으로 이루어지고, 제2 액티브층(ACT2)이 산화물 반도체 물질로 이루어진 것으로 설명하였으나, 제1 액티브층(ACT1)이 산화물 반도체 물질로 이루어지거나, 제2 액티브층(ACT2)이 저온 폴리 실리콘으로 이루어질 수도 있으며, 이에 제한되지 않는다.
제1 게이트 절연층(412a) 상에 커패시터(CE)가 배치된다. 커패시터(CE)는 제1 커패시터 전극(CE1) 및 제2 커패시터 전극(CE2)을 포함한다. 제1 커패시터 전극(CE1)은 제1 게이트 절연층(412a) 상에 배치되고, 제2 커패시터 전극(CE2)은 제1 층간 절연층(413a) 상에 배치될 수 있다. 커패시터(CE)는 발광 소자(120)가 발광하는 동안 제1 트랜지스터(TR1)의 제1 게이트 전극(GE1)과 제1 드레인 전극(DE1) 또는 제1 게이트 전극(GE1)과 제1 소스 전극(SE1) 사이의 전위차를 유지시켜, 발광 소자(120)에 일정한 전류가 공급되도록 할 수 있다.
본 발명의 다른 실시예에 따른 표시 장치(400)에서는 화소 회로를 구성하는 복수의 트랜지스터(TR1, TR2)를 서로 다른 타입의 트랜지스터로 구성하여 화소 회로의 성능을 향상시킬 수 있다. 화소 회로는 복수의 트랜지스터(TR1, TR2) 및 하나 이상의 커패시터(CE)를 포함할 수 있고, 복수의 트랜지스터(TR1, TR2)는 서로 다른 타입의 트랜지스터로 이루어질 수 있다. 예를 들어, 복수의 트랜지스터 중 일부는 제1 트랜지스터(TR1)와 같이 액티브층이 저온 폴리 실리콘으로 이루어질 수 있고, 다른 일부의 트랜지스터는 제2 트랜지스터(TR2)와 같이 액티브층이 산화물 반도체 물질로 이루어질 수 있다. 저온 폴리 실리콘을 포함하는 트랜지스터의 경우, 이동도가 높고 소비 전력이 낮아 구동 트랜지스터에 적용될 수 있다. 산화물 반도체 물질을 포함하는 트랜지스터의 경우, 온 시간이 짧고 오프 시간을 길게 유지할 수 있어 스위칭 트랜지스터에 적용될 수 있다. 따라서, 본 발명의 다른 실시예에 따른 표시 장치(400)에서는 화소 회로를 구성하는 복수의 트랜지스터(TR1, TR2) 각각의 기능을 고려하여 액티브층을 서로 다른 물질로 구성할 수 있고, 화소 회로의 성능을 향상시킬 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다. 도 5의 표시 장치(500)는 도 1 내지 도 2b의 표시 장치(100)와 비교하여 트렌치(540)만이 상이할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.
도 5를 참조하면, 트렌치(540)는 복수의 서브 화소(SP) 사이에서 뱅크(116) 및 뱅크(116) 아래의 평탄화층(115)까지 연장되어 형성된다. 트렌치(540)의 홈 및 복수의 오목부는 뱅크(116) 및 평탄화층(115)에 형성될 수 있다. 예를 들어, 트렌치(540)의 홈 및 복수의 오목부는 뱅크(116)의 상면으로부터 평탄화층(115)의 상측 일부분에까지 형성될 수 있고, 트렌치(540)의 깊이는 뱅크(116)의 두께보다 클 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(500)에서는 트렌치(540)를 뱅크(116)에서부터 평탄화층(115)까지 형성하여, 누설 전류의 원인인 발광 소자(120)의 공통층 및 캐소드(123) 중 적어도 하나를 분리시킬 수 있다. 트렌치(540)를 뱅크(116)에서 평탄화층(115)까지 깊게 형성하여 누설 전류의 원인이 되는 공통층 및 캐소드(123) 중 적어도 하나를 분리시킬 수 있다. 복수의 오목부가 적층되는 트렌치(540)의 깊이가 깊어질수록 복수의 오목부의 개수 또한 증가할 수 있다. 이때, 공통층 및 캐소드(123)는 홈의 측벽으로부터 오목하게 연장된 복수의 오목부 표면을 균일하게 덮도록 형성되기 어렵고, 복수의 오목부가 개수가 증가할수록 트렌치(540)에서 공통층 및 캐소드(123)가 더욱 더 용이하게 분리될 수 있다. 따라서, 본 발명의 또 다른 실시예에 따른 표시 장치(500)에서는 트렌치(540)를 뱅크(116)에서부터 평탄화층(115)까지 형성하여 트렌치(540)에서 공통층 및 캐소드(123)가 용이하게 분리될 수 있고, 누설 전류에 따른 색 이상이나 얼룩을 최소화하여 표시 품질을 향상시킬 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다. 도 6의 표시 장치(600)는 도 1 내지 도 2b의 표시 장치(100)와 비교하여 트렌치(640)만이 상이할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.
도 6을 참조하면, 복수의 서브 화소(SP) 사이에서 뱅크(116)에 트렌치(640)가 형성된다. 트렌치(640)는 뱅크(116)의 상면으로부터 뱅크(116)의 상면과 하면 사이의 어느 한 지점까지 형성될 수 있다. 예를 들어, 트렌치(640)의 홈은 바닥면에서 뱅크(116)의 하측 부분이 노출될 수 있고, 트렌치(640)의 깊이는 뱅크(116)의 두께보다 작을 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(600)에서는 복수의 서브 화소(SP) 사이의 뱅크(116)에 트렌치(640)를 형성하여 누설 전류에 의한 표시 품질 저하를 최소화할 수 있다. 트렌치(640)는 뱅크(116)의 상면으로부터 뱅크(116)의 상면과 하면 사이의 어느 한 지점에까지 형성될 수 있다. 트렌치(640)가 뱅크(116)의 상면과 하면 사이의 어느 한 지점에까지 형성되더라도, 복수의 트렌치(640) 중 일부의 트렌치(640)에서 복수의 오목부에 의해 유기층(122) 및 캐소드(123) 중 적어도 하나가 분리될 수 있다. 또한, 복수의 트렌치(640) 중 다른 일부의 트렌치(640)에서는 유기층(122) 및 캐소드(123) 둘 다 분리되지 않으나, 트렌치(640)에 의해 유기층(122) 및 캐소드(123)의 길이가 증가할 수 있다. 따라서, 복수의 트렌치(640)에서 누설 전류가 흐르는 경로가 차단되거나, 누설 전류가 흐르는 경로의 길이가 증가하여 누설 전류가 다른 서브 화소(SP)로 흐르는 것을 저감할 수 있다. 따라서, 본 발명의 또 다른 실시예에 따른 표시 장치(600)에서는 복수의 서브 화소(SP) 사이에 트렌치(640)를 형성하여 누설 전류를 차단하거나, 누설 전류의 흐름을 저감하여 표시 장치(600)의 표시 품질을 향상시킬 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다. 도 7의 표시 장치(700)는 도 1 내지 도 2b의 표시 장치(100)와 비교하여 트렌치(740)만이 상이할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.
복수의 서브 화소(SP) 사이에 배치된 트렌치(740)는 홈(741) 및 홈(741)의 측벽으로부터 연장된 길이가 상이한 복수의 오목부(742)를 포함한다. 복수의 오목부(742) 각각에서의 트렌치(740)의 최대 내경은 상이할 수 있다. 뱅크(116)의 상면에서 뱅크(116)의 하면에 가까워질수록 홈(741)의 측벽으로부터 연장된 오목부(742)의 길이는 짧아질 수 있다. 다르게 말하면, 복수의 오목부(742) 중 뱅크(116)의 상면에 가장 인접한 오목부(742)는 홈(741)의 측벽으로부터 가장 길게 연장된 오목부(742)이고, 뱅크(116)의 하면에 가장 인접한 오목부(742)는 홈(741)의 측벽으로부터 가장 짧게 연장된 오목부(742)일 수 있다. 홈(741)과 홈(741)의 측벽으로부터 연장된 길이가 상이한 복수의 오목부(742)로 이루어진 트렌치(740)는 단면 형상이 계단 형상으로 이루어질 수 있다.
복수의 오목부(742)는 서로 이웃하는 제1 오목부(742a), 제2 오목부(742b) 및 제3 오목부(742c)를 포함한다. 제1 오목부(742a)는 제2 오목부(742b) 및 제3 오목부(742c)와 비교하여 뱅크(116) 상면에 가장 인접하고, 제3 오목부(742c)는 제1 오목부(742a) 및 제2 오목부(742b)와 비교하여 뱅크(116) 하면에 가장 인접하게 배치된다. 그리고 제2 오목부(742b)는 제1 오목부(742a)와 제3 오목부(742c) 사이에 배치된다. 제2 오목부(742b)의 상측 엣지와 제1 오목부(742a)의 하측 엣지가 서로 이웃하고, 제2 오목부(742b)의 하측 엣지와 제3 오목부(742c)의 상측 엣지가 서로 이웃할 수 있다.
제1 오목부(742a), 제2 오목부(742b) 및 제3 오목부(742c) 각각에서 트렌치(740)의 최대 내경은 상이할 수 있다. 제1 오목부(742a)에서 트렌치(740)의 최대 내경인 제1 내경(D1')은 제2 오목부(742b)에서 트렌치(740)의 최대 내경인 제2 내경(D2')보다 크고, 제2 내경(D2')은 제3 오목부(742c)에서 트렌치(740)의 최대 내경인 제3 내경(D3')보다 클 수 있다.
제2 오목부(742b)와 제3 오목부(742c)의 경계부는 제1 오목부(742a)와 제2 오목부(742b)의 경계부보다 홈(741)의 측벽에 인접하게 배치될 수 있다. 제2 오목부(742b)와 제3 오목부(742c)의 경계부는 제1 오목부(742a)와 제2 오목부(742b)의 경계부보다 홈(741)의 중심에 인접하게 배치될 수 있다.
제1 오목부(742a)에서 트렌치(740)의 측벽은 제2 오목부(742b)에서 트렌치(740)의 측벽보다 복수의 발광 소자(120)의 측부에 인접하게 배치되고, 제2 오목부(742b)에서 트렌치(740)의 측벽은 제3 오목부(742c)에서 트렌치(740)의 측벽보다 복수의 발광 소자(120)의 측부에 인접하게 배치될 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(700)에서는 홈(741)의 바닥면에 인접할수록 오목부(742)의 길이가 짧아지는 계단 형상으로 구성되어 트렌치(740)에서 캐소드(123)가 연속적으로 형성될 수 있고, 전압 강하 현상이 최소화될 수 있다. 트렌치(740)는 홈(741)의 바닥면에 인접할수록 오목부(742)의 길이가 짧아질 수 있고, 단면 형상이 계단 형상으로 이루어질 수 있다. 트렌치(740)의 단면 형상이 계단 형상으로 구성됨에 따라, 캐소드(123)는 트렌치(740)에서 적어도 일부분이 분리되지 않고 연속적으로 형성될 수 있다. 만약, 캐소드(123)가 트렌치(740)에서 적어도 일부분이 분리되는 경우, 캐소드(123)의 저항이 증가하여 전압 강하 현상 및 이에 따른 휘도 편차 등의 문제가 발생할 수 있다. 반면, 본 발명과 같이 트렌치(740)에서 캐소드(123)가 연속적으로 형성되는 경우, 캐소드(123)의 저항을 낮출 수 있고, 전압 강하 현상과 휘도 편차를 개선할 수 있다. 따라서, 본 발명의 또 다른 실시예에 따른 표시 장치(700)에서는 트렌치(740)의 단면 형상을 계단 형상으로 형성하여, 트렌치(740)에서 캐소드(123)가 분리되어 저항이 증가하는 것을 최소화하고, 표시 장치(700)의 휘도 균일도를 향상시킬 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(700)에서는 홈(741)의 바닥면에 인접할수록 오목부(742)의 길이가 짧아지는 계단 형상으로 구성되어 트렌치(740)에서 누설 전류가 흐르는 경로의 길이를 증가시킬 수 있고, 누설 전류가 이웃한 서브 화소(SP)로 흐르는 것이 저감될 수 있다. 트렌치(740)는 홈(741)의 바닥면에 인접할수록 오목부(742)의 길이가 짧아질 수 있고, 단면 형상이 계단 형상으로 이루어질 수 있다. 트렌치(740)의 단면 형상이 계단 형상으로 구성됨에 따라, 트렌치(740)가 없는 뱅크(116) 상에 유기층(122)이 형성된 경우와 비교하여 트렌치(740)에서 유기층(122)의 길이가 늘어날 수 있고, 누설 전류가 흐르는 경로의 길이가 증가할 수 있다. 그러므로, 누설 전류가 이동하는 경로의 길이가 증가하여 저항이 증가하므로 누설 전류가 이웃한 서브 화소(SP)로 흐르는 것이 저감될 수 있다. 따라서, 본 발명의 또 다른 실시예에 따른 표시 장치(700)에서는 트렌치(740)의 단면 형상을 계단 형상으로 형성하여, 트렌치(740)에서 유기층(122)의 길이 및 저항을 증가시킬 수 있고, 이웃한 서브 화소(SP)로 누설 전류가 흐르는 것을 최소화할 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다. 도 8의 표시 장치(800)는 도 1 내지 도 2b의 표시 장치(100)와 비교하여 트렌치(840)만이 상이할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.
복수의 서브 화소(SP) 사이에 배치된 트렌치(840)는 홈(841) 및 홈(841)의 측벽으로부터 연장된 길이가 상이한 복수의 오목부(842)를 포함한다. 복수의 오목부(842) 각각에서의 트렌치(840)의 최대 내경은 상이할 수 있다. 뱅크(116)의 상면에서 뱅크(116)의 하면에 가까워질수록 홈(841)의 측벽으로부터 연장된 오목부(842)의 길이는 길어질 수 있다. 다르게 말하면, 복수의 오목부(842) 중 뱅크(116)의 상면에 가장 인접한 오목부(842)는 홈(841)의 측벽으로부터 가장 짧게 연장된 오목부(842)이고, 뱅크(116)의 하면에 가장 인접한 오목부(842)는 홈(841)의 측벽으로부터 가장 길게 연장된 오목부(842)일 수 있다. 홈(841)과 홈(841)의 측벽으로부터 연장된 길이가 상이한 복수의 오목부(842)로 이루어진 트렌치(840)는 단면 형상이 역테이퍼 형상으로 이루어질 수 있다.
복수의 오목부(842)는 서로 이웃하는 제1 오목부(842a), 제2 오목부(842b) 및 제3 오목부(842c)를 포함한다. 제1 오목부(842a)는 제2 오목부(842b) 및 제3 오목부(842c)와 비교하여 뱅크(116) 상면에 가장 인접하고, 제3 오목부(842c)는 제1 오목부(842a) 및 제2 오목부(842b)와 비교하여 뱅크(116) 하면에 가장 인접하게 배치된다. 그리고 제2 오목부(842b)는 제1 오목부(842a)와 제3 오목부(842c) 사이에 배치된다. 제2 오목부(842b)의 상측 엣지와 제1 오목부(842a)의 하측 엣지가 서로 이웃하고, 제2 오목부(842b)의 하측 엣지와 제3 오목부(842c)의 상측 엣지가 서로 이웃할 수 있다.
제1 오목부(842a), 제2 오목부(842b) 및 제3 오목부(842c) 중 뱅크(116) 상면에 가장 인접한 제1 오목부(842a)는 상측 엣지와 하측 엣지 사이의 폭이자 수직 방향에서 길이가 가장 작을 수 있다. 그리고 제1 오목부(842a), 제2 오목부(842b) 및 제3 오목부(842c) 중 뱅크(116) 하면에 가장 인접한 제3 오목부(842c)는 상측 엣지와 하측 엣지 사이의 폭이자 수직 방향에서 길이가 가장 길 수 있다. 즉, 복수의 오목부(842)는 뱅크(116)의 상면에서 멀어질수록 상측 엣지와 하측 엣지 사이의 폭이 커질 수 있다. 다만, 도 8에서는 복수의 오목부(842) 각각의 수직 방향에서 길이가 상이한 것으로 도시하였으나, 복수의 오목부(842) 각각은 수직 방향에서 동일한 길이를 가질 수 있으며, 이에 제한되지 않는다.
제1 오목부(842a)에서 트렌치(840)의 최대 내경인 제1 내경(D1'')은 제2 오목부(842b)에서 트렌치(840)의 최대 내경인 제2 내경(D2'')보다 작고, 제2 내경(D2'')은 제3 오목부(842c)에서 트렌치(840)의 최대 내경인 제3 내경(D3'')보다 작을 수 있다. 제2 오목부(842b)의 측벽은 제1 오목부(842a)의 측벽보다 복수의 발광 소자(120)의 측부에 인접하게 배치되고, 제3 오목부(842c)의 측벽은 제2 오목부(842b)의 측벽보다 복수의 발광 소자(120)의 측부에 인접하게 배치될 수 있다.
제2 오목부(842b)와 제3 오목부(842c)의 경계부는 제1 오목부(842a)와 제2 오목부(842b)의 경계부 보다 홈(841)의 측벽으로부터 멀리 배치될 수 있다. 즉, 제2 오목부(842b)와 제3 오목부(842c)의 경계부는 제1 오목부(842a)와 제2 오목부(842b)의 경계부보다 홈(841)의 중심으로부터 멀리 배치될 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(800)에서는 홈(841)의 바닥면에 인접할수록 오목부(842)의 길이가 길어지는 역테이퍼 형상으로 구성되어 트렌치(840)에서 캐소드(123) 및 유기층(122)이 분리될 수 있고, 누설 전류가 이웃한 서브 화소(SP)로 흐르는 것을 최소화할 수 있다. 트렌치(840)는 홈(841)의 바닥면에 인접할수록 오목부(842)의 길이가 길어질 수 있고, 단면 형상이 역테이퍼 형상으로 이루어질 수 있다. 트렌치(840) 상에 유기층(122) 및 캐소드(123)가 형성되는 경우, 내경이 가장 작은 트렌치(840)의 최상단부가 내경이 상대적으로 큰 트렌치(840)의 하단부는 내경이 가장 작은 트렌치(840)의 최상단부에 의해 가려져 트렌치(840)의 측벽에 유기층(122) 및 캐소드(123)가 형성되기 어려울 수 있다. 그러므로, 역테이퍼 형상의 트렌치(840)에서 유기층(122) 및 캐소드(123)가 분리되어 누설 전류가 흐르는 경로를 차단할 수 있고, 누설 전류로 인해 혼색 등의 문제가 발생하는 것을 최소화할 수 있다. 따라서, 본 발명의 또 다른 실시예에 따른 표시 장치(800)에서는 트렌치(840)의 단면 형상을 역테이퍼 형상으로 형성하여, 트렌치(840)에서 누설 전류의 원인이 되는 유기층(122) 및 캐소드(123)를 분리시킬 수 있고, 이웃한 서브 화소(SP)로 누설 전류가 흐르는 것을 최소화할 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다. 도 9의 표시 장치(900)는 도 1 내지 도 2b의 표시 장치(100)와 비교하여 트렌치(940)만이 상이할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.
복수의 서브 화소(SP) 사이에 복수의 트렌치(940)가 배치된다. 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이, 제1 서브 화소(SP1)와 제3 서브 화소(SP3) 사이 및 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에 하나 이상의 트렌치(940)가 배치될 수 있다. 예를 들어, 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이에서 고전위 전원 배선(PL)에 중첩하도록 배치된 트렌치(940)와 데이터 배선(DL)에 중첩하도록 배치된 트렌치(940)가 함께 배치될 수 있다.
이때, 복수의 서브 화소(SP) 사이에 배치되는 트렌치(940)의 개수는 복수의 서브 화소(SP)의 턴-온 전압을 고려하여 다양하게 설계될 수 있다. 예를 들어, 턴-온 전압이 가장 큰 제1 서브 화소(SP1)와 턴-온 전압이 가장 작은 제3 서브 화소(SP3) 사이에 배치된 트렌치(940)의 개수는 턴-온 전압 차이가 상대적으로 작은 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에 배치된 트렌치(940)의 개수보다 많을 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(900)에서는 복수의 서브 화소(SP) 사이에 복수의 트렌치(940)를 배치하여 표시 장치(900) 구동 시 발생하는 누설 전류가 발광하지 않는 서브 화소(SP)로 흐르는 것을 최소화할 수 있다. 복수의 서브 화소(SP) 사이에 복수의 트렌치(940)가 배치된다. 복수의 트렌치(940)에서 누설 전류가 흐르는 경로인 공통층이 분리되어 누설 전류가 이웃한 서브 화소(SP)로 흐르는 것이 최소화될 수 있다. 또한, 누설 전류가 흐르는 경로는 복수의 트렌치(940)를 우회하며 길이가 증가하므로, 저항이 증가할 수 있고, 누설 전류가 인접한 서브 화소(SP)로 흐르는 것을 최소화될 수 있다. 따라서, 본 발명의 또 다른 실시예에 따른 표시 장치(900)에서는 복수의 서브 화소(SP) 각각의 사이에 하나 이상의 트렌치(940)를 배치하여 누설 전류가 흐르는 경로를 차단 및/또는 경로의 길이를 증가시키는 방식으로, 인접한 서브 화소(SP)로 누설 전류가 흐르는 것을 최소화할 수 있고, 혼색이나 얼룩, 색 이상 등으로 인해 표시 품질이 저하되는 것을 최소화할 수 있다.
도 10은 본 발명의 도 다른 실시예에 따른 표시 장치의 확대 평면도이다. 도 10의 표시 장치(1000)는 도 1 내지 도 2b의 표시 장치(100)와 비교하여 복수의 서브 화소(SP), 복수의 배선, 복수의 트렌치(1040)만이 상이할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.
도 10을 참조하면, 복수의 제1 서브 화소(SP1)와 복수의 제3 서브 화소(SP3)는 동일한 열 또는 동일한 행에서 교대로 배치될 수 있다. 예를 들어, 동일한 열에서 제1 서브 화소(SP1)와 제3 서브 화소(SP3)는 교대로 배치되고, 동일한 행에서 제1 서브 화소(SP1)와 제3 서브 화소(SP3)는 교대로 배치될 수 있다.
복수의 제2 서브 화소(SP2)는 복수의 제1 서브 화소(SP1) 및 복수의 제3 서브 화소(SP3)와 서로 다른 열 및 서로 다른 행에 배치된다. 예를 들어, 하나의 행에 복수의 제2 서브 화소(SP2)가 배치되고, 하나의 행에 이웃한 행에 복수의 제1 서브 화소(SP1)와 복수의 제3 서브 화소(SP3)가 교대로 배치될 수 있다. 하나의 열에 복수의 제2 서브 화소(SP2)가 배치되고, 하나의 열에 이웃한 열에 복수의 제1 서브 홧와 복수의 제3 서브 화소(SP3)가 교대로 배치될 수 있다. 복수의 제1 서브 화소(SP1)와 복수의 제2 서브 화소(SP2)는 대각선 방향으로 마주하고, 복수의 제3 서브 화소(SP3)와 복수의 제2 서브 화소(SP2) 또한 대각선 방향으로 마주할 수 있다. 따라서, 복수의 서브 화소(SP)는 격자 형상으로 배치될 수 있다.
다만, 도 10에서는 복수의 제1 서브 화소(SP1)와 복수의 제3 서브 화소(SP3)가 동일 열 및 동일 행에 배치되고, 복수의 제2 서브 화소(SP2)는 복수의 제1 서브 화소(SP1) 및 복수의 제3 서브 화소(SP3)와 다른 열 및 다른 행에 배치된 것으로 도시하였으나, 복수의 서브 화소(SP)의 배치는 이에 제한되지 않는다.
복수의 서브 화소(SP) 각각의 사이에서 열 방향으로 연장된 복수의 고전위 전원 배선(PL)이 배치된다. 고전위 전원 배선(PL)은 복수의 제2 서브 화소(SP2)가 배치된 열과 복수의 제1 서브 화소(SP1) 및 복수의 제3 서브 화소(SP3)가 배치된 열 사이에 배치될 수 있다. 예를 들어, 고전위 전원 배선(PL)은 복수의 제2 서브 화소(SP2)의 양측이자, 복수의 제1 서브 화소(SP1) 및 복수의 제3 서브 화소(SP3) 양측에 배치도리 수 있다.
복수의 고전위 전원 배선(PL) 각각의 사이에서 열 방향으로 연장된 복수의 데이터 배선(DL)이 배치된다. 복수의 고전위 전원 배선(PL)과 복수의 데이터 배선(DL)은 교대로 배치될 수 있다. 복수의 데이터 배선(DL) 중 일부는 동일한 열에 배치된 복수의 제2 서브 화소(SP2)에 중첩하도록 배치되고, 복수의 데이터 배선(DL) 중 다른 일부는 동일한 열에 배치된 복수의 제1 서브 화소(SP1) 및 복수의 제3 서브 화소(SP3)에 중첩하도록 배치될 수 있다.
복수의 서브 화소(SP) 각각의 사이에서 행 방향으로 연장된 복수의 초기화 신호 배선(IL)이 배치된다. 초기화 신호 배선(IL)은 복수의 제2 서브 화소(SP2)가 배치된 행과 복수의 제1 서브 화소(SP1) 및 복수의 제3 서브 화소(SP3)가 배치된 행 사이에 배치될 수 있다. 예를 들어, 초기화 신호 배선(IL)은 복수의 제2 서브 화소(SP2)의 양측이자, 복수의 제1 서브 화소(SP1) 및 복수의 제3 서브 화소(SP3) 양측에 배치될 수 있다.
복수의 초기화 신호 배선(IL) 각각의 사이에서 행 방향으로 연장된 복수의 스캔 배선(SL)이 배치된다. 예를 들어, 복수의 스캔 배선(SL) 중 일부의 스캔 배선(SL)은 복수의 제2 서브 화소(SP2)에 중첩하도록 배치되고, 다른 일부의 스캔 배선(SL)은 복수의 제1 서브 화소(SP1)와 복수의 제3 서브 화소(SP3)에 중첩하도록 배치될 수 있다.
복수의 스캔 배선(SL)과 동일하게 행 방향으로 연장된 복수의 발광 제어 신호 배선(EL)이 배치된다. 복수의 발광 제어 신호 배선(EL) 각각은 스캔 배선(SL)과 초기화 신호 배선(IL) 사이에 배치될 수 있다. 복수의 발광 제어 신호 배선(EL)은 제2 서브 화소(SP2)에 중첩하는 일부의 스캔 배선(SL)과 초기화 신호 배선(IL) 사이에 배치되어, 제2 서브 화소(SP2)에 중첩하도록 배치될 수 있다.
한편, 도 10에서는 복수의 배선 중 일부는 복수의 서브 화소(SP) 사이에 배치되고, 다른 일부는 복수의 서브 화소(SP)에 중첩하는 것으로 도시하였으나, 복수의 배선의 배치는 이에 제한되지 않는다.
복수의 서브 화소(SP) 사이에 복수의 트렌치(1040)가 배치된다. 복수의 트렌치(1040)는 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이, 제1 서브 화소(SP1)와 제3 서브 화소(SP3) 사이, 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에 배치될 수 있다. 예를 들어, 복수의 트렌치(1040) 중 일부의 트렌치(1040)는 하나의 제1 서브 화소(SP1)와 하나의 제1 서브 화소(SP1)에 이웃한 두 개의 제2 서브 화소(SP2) 사이에 배치될 수 있다. 복수의 트렌치(1040) 중 다른 일부의 트렌치(1040)는 하나의 제2 서브 화소(SP2)와 하나의 제2 서브 화소(SP2)에 이웃한 제1 서브 화소(SP1)와 제3 서브 화소(SP3) 사이에 배치될 수 있다.
복수의 트렌치(1040)는 제1 부분 및 제2 부분을 포함한다. 제1 부분은 행 방향으로 연장된 부분으로, 동일한 열에 배치된 제1 서브 화소(SP1)와 제3 서브 화소(SP3) 사이에 배치될 수 있고, 동일한 열에 배치된 제2 서브 화소(SP2) 각각의 사이에 배치될 수 있다.
제2 부분은 대각선 방향으로 연장된 부분으로, 서로 다른 행 및 서로 다른 열에 배치되어 대각선 방향으로 이웃한 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이에 배치될 수 있고, 서로 다른 행 및 서로 다른 열에 배치되어 대각선 방향으로 이웃한 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에 배치될 수 있다.
한편, 도 10에서는 하나의 트렌치(1040)가 하나의 제1 부분 및 하나의 제1 부분의 양단으로부터 연장된 제2 부분으로 이루어진 것으로 도시하였으나, 하나의 트렌치(1040)는 하나 이상의 제1 부분 및/또는 하나 이상의 제2 부분으로 이루어질 수 있으며, 트렌치(1040)의 형상은 이에 제한되지 않는다. 아울러, 트렌치(1040)는 행 방향으로 연장된 제1 부분 및 대각선 방향으로 연장된 제2 부분으로 이루어진 것으로 설명하였으나, 트렌치(1040)는 열 방향으로 연장된 부분을 더 포함할 수 있으며, 이에 제한되지 않는다.
복수의 서브 화소(SP) 사이에 스페이서(1030)가 배치된다. 스페이서(1030)는 복수의 제2 서브 화소(SP2) 사이이자 제1 서브 화소(SP1)와 제3 서브 화소(SP3) 사이의 공간 중 어느 한 곳에 배치될 수 있다. 이때, 스페이서(1030)는 뱅크(116) 상면에 배치되어 일정 간격을 유지하는 구성이므로, 뱅크(116)를 에칭하여 형성된 트렌치(1040)와는 이격되어 배치될 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(1000)에서는 격자 형상으로 배치된 복수의 서브 화소(SP) 각각의 사이에 복수의 트렌치(1040)를 배치하여 누설 전류가 흐르는 것을 최소화할 수 있다. 복수의 서브 화소(SP) 중 제1 서브 화소(SP1)와 제3 서브 화소(SP3)는 동일한 행 및 동일한 열에서 교대로 배치될 수 있다. 그리고 복수의 제2 서브 화소(SP2)는 제1 서브 화소(SP1) 및 제3 서브 화소(SP3)와 다른 행 및 다른 열에 배치될 수 있다. 이에, 복수의 제1 서브 화소(SP1), 복수의 제2 서브 화소(SP2) 및 복수의 제3 서브 화소(SP3)는 격자 형상을 이루며 배치될 수 있다. 이때, 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3) 각각의 사이에 트렌치(1040)가 배치되어 표시 장치(1000) 구동 시 누설 전류가 의도하지 않은 서브 화소(SP)로 전달되는 것을 최소화할 수 있다. 따라서, 본 발명의 또 다른 실시예에 따른 표시 장치(1000)에서는 격자 형상으로 배치된 복수의 서브 화소(SP) 각각의 사이에 복수의 트렌치(1040)를 배치하여 누설 전류가 이웃한 서브 화소(SP)로 흐르는 것을 최소화하고, 색 이상이나 얼룩 등이 시인되어 표시 품질이 저하되는 것을 최소화할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는, 적어도 하나의 층을 공유하는 복수의 발광 소자, 및 복수의 발광 소자 각각의 사이에서 적어도 하나의 층 아래에 배치되고, 홈 및 홈의 측벽으로부터 복수의 발광 소자의 측부를 향해 연장된 오목한 부분인 복수의 오목부로 이루어진 트렌치를 포함하는 뱅크를 포함하고, 복수의 오목부는 뱅크의 두께 방향을 따라 적층된다.
본 발명의 또다른 특징에 따르면, 적어도 하나의 층은 트렌치에 의해 단절될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 오목부는, 제1 오목부 및 제1 오목부보다 홈의 바닥면에 인접한 제2 오목부를 포함하고, 제1 오목부에서 트렌치의 최대 내경은 제1 내경이고, 제2 오목부에서 트렌치의 최대 내경은 제2 내경일 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 내경과 제2 내경은 동일할 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 오목부 및 제1 오목부에 이웃한 오목부 사이의 경계부에서 트렌치의 내경은 제1 내경보다 작을 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 내경은 제2 내경보다 작고, 제2 오목부에서 트렌치의 측벽은 제1 오목부에서 트렌치의 측벽보다 복수의 발광 소자의 측부에 인접하게 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 트렌치의 단면 형상은 역테이퍼 형상일 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 내경은 제2 내경보다 크고, 제1 오목부에서 트렌치의 측벽은 제2 오목부에서 트렌치의 측벽보다 복수의 발광 소자의 측부에 인접하게 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 트렌치의 단면 형상은 계단 형상일 수 있다.
본 발명의 또 다른 특징에 따르면, 홈의 바닥면은 뱅크의 하면 상에 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 발광 소자 및 뱅크 아래에 배치된 평탄화층을 더 포함하고, 트렌치는 뱅크로부터 평탄화층까지 연장되어 배치되고, 홈의 바닥면은 평탄화층에 배치될 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는, 복수의 서브 화소가 배치되는 기판, 복수의 서브 화소 각각에 배치되고, 공통층을 공유하는 복수의 발광 소자, 및 복수의 서브 화소 각각의 사이에서 공통층 아래에 배치되고, 트렌치를 포함하는 뱅크를 포함하고, 트렌치의 측벽은 요철 형상일 수 있다.
본 발명의 다른 특징에 따르면, 복수의 발광 소자 중 서로 이웃한 발광 소자 사이에서 트렌치는 복수 개 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 서브 화소는 서로 다른 색상의 광을 발광하는 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 포함하고, 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소 각각의 턴-온 전압은 상이할 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 서브 화소와 제3 서브 화소 사이에 배치된 트렌치의 개수는 제2 서브 화소와 제3 서브 화소 사이에 배치된 트렌치의 개수와 상이할 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 서브 화소는 청색 서브 화소이고, 제2 서브 화소는 녹색 서브 화소이며, 제3 서브 화소는 적색 서브 화소일 수 있다.
본 발명의 또 다른 특징에 따르면, 트렌치는, 복수의 서브 화소 사이에 배치되고, 일정한 내경을 갖는 홈, 및 홈의 측벽으로부터 홈의 외측을 향해 연장된 복수의 오목부를 포함하고, 트렌치의 측벽은 복수의 오목부로 이루어져 요철 형상을 이룰 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 오목부는, 제1 오목부, 제1 오목부와 이웃하고, 제1 오목부보다 홈의 바닥면에 인접한 제2 오목부, 및 제2 오목부와 이웃하고, 제2 오목부보다 홈의 바닥면에 인접한 제3 오목부를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 오목부와 제2 오목부의 경계부 및 제2 오목부와 제3 오목부의 경계부는 홈의 측벽과 대응될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 오목부와 제2 오목부의 경계부는 제2 오목부와 제3 오목부의 경계부보다 홈의 측벽에 인접할 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 오목부와 제2 오목부의 경계부는 제2 오목부와 제3 오목부의 경계부보다 복수의 발광 소자의 측부에 인접할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 500, 600, 700, 800, 900, 1000: 표시 장치
116: 뱅크
120: 발광 소자
121: 애노드
122: 유기층
123: 캐소드140, 540, 640, 740, 840, 940, 1040: 트렌치
141, 741, 841: 홈
142, 742, 842: 복수의 오목부
142a, 742a, 842a: 제1 오목부, 142b, 742b, 842b: 제2 오목부, 142c, 742c, 842c: 제3 오목부
141D: 홈의 내경
D1, D1', D1'': 제1 내경, D2, D2', D2'': 제2 내경, D3, D3', D3'': 제3 내경, D4: 제4 내경, D5: 제5 내경
X: 제1 오목부와 제2 오목부 사이의 경계부, Y: 제2 오목부와 제3 오목부 사이의 경계부

Claims (21)

  1. 적어도 하나의 층을 공유하는 복수의 발광 소자; 및
    상기 복수의 발광 소자 각각의 사이에서 상기 적어도 하나의 층 아래에 배치되고, 홈 및 상기 홈의 측벽으로부터 상기 복수의 발광 소자의 측부를 향해 연장된 오목한 부분인 복수의 오목부로 이루어진 트렌치를 포함하는 뱅크를 포함하고,
    상기 복수의 오목부는 상기 뱅크의 두께 방향을 따라 적층된, 표시 장치.
  2. 제1항에 있어서,
    상기 적어도 하나의 층은 상기 트렌치에 의해 단절되는, 표시 장치.
  3. 제1항에 있어서,
    상기 복수의 오목부는, 상기 제1 오목부 및 상기 제1 오목부보다 상기 홈의 바닥면에 인접한 제2 오목부를 포함하고,
    상기 제1 오목부에서 상기 트렌치의 최대 내경은 제1 내경이고, 상기 제2 오목부에서 상기 트렌치의 최대 내경은 제2 내경인, 표시 장치.
  4. 제3항에 있어서,
    상기 제1 내경과 상기 제2 내경은 동일한, 표시 장치.
  5. 제4항에 있어서,
    상기 제1 오목부 및 상기 제1 오목부에 이웃한 오목부 사이의 경계부에서 상기 트렌치의 내경은 상기 제1 내경보다 작은, 표시 장치.
  6. 제3항에 있어서,
    상기 제1 내경은 상기 제2 내경보다 작고,
    상기 제2 오목부에서 상기 트렌치의 측벽은 상기 제1 오목부에서 상기 트렌치의 측벽보다 상기 복수의 발광 소자의 측부에 인접하게 배치되는, 표시 장치.
  7. 제6항에 있어서,
    상기 트렌치의 단면 형상은 역테이퍼 형상인, 표시 장치.
  8. 제3항에 있어서,
    상기 제1 내경은 상기 제2 내경보다 크고,
    상기 제1 오목부에서 상기 트렌치의 측벽은 상기 제2 오목부에서 상기 트렌치의 측벽보다 상기 복수의 발광 소자의 측부에 인접하게 배치되는, 표시 장치.
  9. 제8항에 있어서,
    상기 트렌치의 단면 형상은 계단 형상인, 표시 장치.
  10. 제1항에 있어서,
    상기 홈의 바닥면은 상기 뱅크의 하면 상에 배치되는, 표시 장치.
  11. 제1항에 있어서,
    상기 복수의 발광 소자 및 상기 뱅크 아래에 배치된 평탄화층을 더 포함하고,
    상기 트렌치는 상기 뱅크로부터 상기 평탄화층까지 연장되어 배치되고, 상기 홈의 바닥면은 상기 평탄화층에 배치되는, 표시 장치.
  12. 복수의 서브 화소가 배치되는 기판;
    상기 복수의 서브 화소 각각에 배치되고, 공통층을 공유하는 복수의 발광 소자; 및
    상기 복수의 서브 화소 각각의 사이에서 상기 공통층 아래에 배치되고, 트렌치를 포함하는 뱅크를 포함하고,
    상기 트렌치의 측벽은 요철 형상인, 표시 장치.
  13. 제12항에 있어서,
    상기 복수의 발광 소자 중 서로 이웃한 발광 소자 사이에서 상기 트렌치는 복수 개 배치되는, 표시 장치.
  14. 제12항에 있어서,
    상기 복수의 서브 화소는 서로 다른 색상의 광을 발광하는 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 포함하고,
    상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소 각각의 턴-온 전압은 상이한, 표시 장치.
  15. 제14항에 있어서,
    상기 제1 서브 화소와 상기 제3 서브 화소 사이에 배치된 상기 트렌치의 개수는 상기 제2 서브 화소와 상기 제3 서브 화소 사이에 배치된 상기 트렌치의 개수와 상이한, 표시 장치.
  16. 제14항에 있어서,
    상기 제1 서브 화소는 청색 서브 화소이고, 상기 제2 서브 화소는 녹색 서브 화소이며, 상기 제3 서브 화소는 적색 서브 화소인, 표시 장치.
  17. 제12항에 있어서,
    상기 트렌치는,
    상기 복수의 서브 화소 사이에 배치되고, 일정한 내경을 갖는 홈; 및
    상기 홈의 측벽으로부터 상기 홈의 외측을 향해 연장된 복수의 오목부를 포함하고,
    상기 트렌치의 측벽은 상기 복수의 오목부로 이루어져 상기 요철 형상을 이루는, 표시 장치.
  18. 제17항에 있어서,
    상기 복수의 오목부는,
    제1 오목부;
    상기 제1 오목부와 이웃하고, 상기 제1 오목부보다 상기 홈의 바닥면에 인접한 제2 오목부; 및
    상기 제2 오목부와 이웃하고, 상기 제2 오목부보다 상기 홈의 바닥면에 인접한 제3 오목부를 포함하는, 표시 장치.
  19. 제18항에 있어서,
    상기 제1 오목부와 상기 제2 오목부의 경계부 및 상기 제2 오목부와 상기 제3 오목부의 경계부는 상기 홈의 측벽과 대응되는, 표시 장치.
  20. 제18항에 있어서,
    상기 제1 오목부와 상기 제2 오목부의 경계부는 상기 제2 오목부와 상기 제3 오목부의 경계부보다 상기 홈의 측벽에 인접한, 표시 장치.
  21. 제18항에 있어서,
    상기 제1 오목부와 상기 제2 오목부의 경계부는 상기 제2 오목부와 상기 제3 오목부의 경계부보다 상기 복수의 발광 소자의 측부에 인접한, 표시 장치.
KR1020200066796A 2020-06-03 2020-06-03 표시 장치 KR20210149984A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200066796A KR20210149984A (ko) 2020-06-03 2020-06-03 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200066796A KR20210149984A (ko) 2020-06-03 2020-06-03 표시 장치

Publications (1)

Publication Number Publication Date
KR20210149984A true KR20210149984A (ko) 2021-12-10

Family

ID=78865631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200066796A KR20210149984A (ko) 2020-06-03 2020-06-03 표시 장치

Country Status (1)

Country Link
KR (1) KR20210149984A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114300639A (zh) * 2021-12-29 2022-04-08 北京维信诺科技有限公司 显示基板及其制备方法、显示面板
WO2023126749A1 (ja) * 2021-12-29 2023-07-06 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び、電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114300639A (zh) * 2021-12-29 2022-04-08 北京维信诺科技有限公司 显示基板及其制备方法、显示面板
WO2023126749A1 (ja) * 2021-12-29 2023-07-06 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び、電子機器

Similar Documents

Publication Publication Date Title
KR102584253B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR20160064994A (ko) 표시 장치
KR20210145907A (ko) 표시 장치
US7948167B2 (en) Organic light emitting device and manufacturing method thereof
TWI685965B (zh) 電致發光顯示器
KR102568516B1 (ko) 표시장치용 어레이기판 및 그 제조방법
KR20150012503A (ko) 유기 발광 표시 장치 및 그 제조방법
JP7488324B2 (ja) 表示装置
US11849620B2 (en) Display device and method for manufacturing the same
KR20210137823A (ko) 표시 장치
KR20200094264A (ko) 유기 발광 표시 장치
CN115280537A (zh) 显示基板及其制备方法、显示装置
TW201727960A (zh) 顯示器之陣列基板及其製造方法
JP2010085866A (ja) アクティブマトリックス型表示装置
KR101592012B1 (ko) 유기 발광표시 장치 및 그 제조 방법
KR20210149984A (ko) 표시 장치
CN112470204A (zh) 显示设备
US20220085125A1 (en) Display device
KR20110015757A (ko) 유기전계발광 표시장치 및 그 제조방법
KR20090058283A (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
KR20090091568A (ko) 유기 발광 표시 장치 및 그 제조 방법
US20210202632A1 (en) Light emitting display device
KR20220020166A (ko) 표시 장치
KR20160038182A (ko) 유기전계 발광소자
KR100862555B1 (ko) 유기전계발광표시장치

Legal Events

Date Code Title Description
A201 Request for examination