JPH07281161A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH07281161A JPH07281161A JP6075072A JP7507294A JPH07281161A JP H07281161 A JPH07281161 A JP H07281161A JP 6075072 A JP6075072 A JP 6075072A JP 7507294 A JP7507294 A JP 7507294A JP H07281161 A JPH07281161 A JP H07281161A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- circuit board
- crystal display
- display panel
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】金属製シールドケース（ＳＨＤ）の側面に一体
に形成した爪（ＦＧＮ）を、回路基板（ＰＣＢ１〜３）
の面上のグランド配線に接続したフレームグランドパッ
ド（ＦＧＰ）と半田付けにより接続した構成。 【効果】有害な輻射電波の発生を抑制することができ、
かつ、爪の折り曲げと半田付けの作業性を向上すること
ができ、接続信頼性を向上することができる。
に形成した爪（ＦＧＮ）を、回路基板（ＰＣＢ１〜３）
の面上のグランド配線に接続したフレームグランドパッ
ド（ＦＧＰ）と半田付けにより接続した構成。 【効果】有害な輻射電波の発生を抑制することができ、
かつ、爪の折り曲げと半田付けの作業性を向上すること
ができ、接続信頼性を向上することができる。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示パネルの駆動
用の回路基板を有する液晶表示装置に係り、特に、液晶
表示パネルの外周部に、外部のパソコン等との接続用コ
ネクタを設けた回路基板と、信号線駆動用の回路基板と
を有し、また、有害な輻射電波の発生を抑制する技術に
関する。
用の回路基板を有する液晶表示装置に係り、特に、液晶
表示パネルの外周部に、外部のパソコン等との接続用コ
ネクタを設けた回路基板と、信号線駆動用の回路基板と
を有し、また、有害な輻射電波の発生を抑制する技術に
関する。
【０００２】
【従来の技術】アクティブ・マトリクス方式の液晶表示
装置は、マトリクス状に配列された複数の画素電極のそ
れぞれに対応して非線形素子（スイッチング素子）を設
けたものである。各画素における液晶は理論的には常時
駆動（デューティ比 1.0）されているので、時分割駆動
方式を採用している、いわゆる単純マトリクス方式と比
べてアクティブ方式はコントラストが良く、特にカラー
液晶表示装置では欠かせない技術となりつつある。スイ
ッチング素子として代表的なものとしては薄膜トランジ
スタ（ＴＦＴ）がある。
装置は、マトリクス状に配列された複数の画素電極のそ
れぞれに対応して非線形素子（スイッチング素子）を設
けたものである。各画素における液晶は理論的には常時
駆動（デューティ比 1.0）されているので、時分割駆動
方式を採用している、いわゆる単純マトリクス方式と比
べてアクティブ方式はコントラストが良く、特にカラー
液晶表示装置では欠かせない技術となりつつある。スイ
ッチング素子として代表的なものとしては薄膜トランジ
スタ（ＴＦＴ）がある。
【０００３】液晶表示装置は、例えば、透明導電膜から
成る表示用画素電極と配向膜等をそれぞれ積層した面が
対向するように所定の間隙を隔てて２枚の透明ガラス基
板を重ね合わせ、該両基板間の縁部に枠状に設けたシー
ル材により、両基板を貼り合わせると共に、シール材の
一部に設けた液晶封入口から両基板間のシール材の内側
に液晶を封入、封止し、さらに両基板の外側に偏光板を
設置または貼り付けて成る液晶表示パネル（液晶表示素
子）と、液晶表示パネルの外周部の外側に配置され、液
晶駆動用回路が形成された回路基板と、これらの各部材
を保持するモールド成型品である中間フレームと、これ
らの各部材を収納し、液晶表示窓があけられた金属製シ
ールドケースと、液晶表示パネルの下に配置され、液晶
表示パネルに光を供給するバックライト等を含んで構成
されている。
成る表示用画素電極と配向膜等をそれぞれ積層した面が
対向するように所定の間隙を隔てて２枚の透明ガラス基
板を重ね合わせ、該両基板間の縁部に枠状に設けたシー
ル材により、両基板を貼り合わせると共に、シール材の
一部に設けた液晶封入口から両基板間のシール材の内側
に液晶を封入、封止し、さらに両基板の外側に偏光板を
設置または貼り付けて成る液晶表示パネル（液晶表示素
子）と、液晶表示パネルの外周部の外側に配置され、液
晶駆動用回路が形成された回路基板と、これらの各部材
を保持するモールド成型品である中間フレームと、これ
らの各部材を収納し、液晶表示窓があけられた金属製シ
ールドケースと、液晶表示パネルの下に配置され、液晶
表示パネルに光を供給するバックライト等を含んで構成
されている。
【０００４】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置は、例えば特開昭
６３−３０９９２１号公報や、「冗長構成を採用した1
2.5型アクティブ・マトリクス方式カラー液晶ディスプ
レイ」、日経エレクトロニクス、頁193〜210、1986年12
月15日、日経マグロウヒル社発行、で知られている。
ィブ・マトリクス方式の液晶表示装置は、例えば特開昭
６３−３０９９２１号公報や、「冗長構成を採用した1
2.5型アクティブ・マトリクス方式カラー液晶ディスプ
レイ」、日経エレクトロニクス、頁193〜210、1986年12
月15日、日経マグロウヒル社発行、で知られている。
【０００５】
【発明が解決しようとする課題】液晶表示装置からＥＭ
Ｉ（エレクトロ マグネティック インタフィアレンス）
を引き起こす有害な輻射電波が発生する問題がある。
Ｉ（エレクトロ マグネティック インタフィアレンス）
を引き起こす有害な輻射電波が発生する問題がある。
【０００６】これを防止するために、液晶表示パネルの
外周部に配置した回路基板の面上に、グランド配線に接
続されたフレームグランドパッドを設け、かつ、金属製
シールドケースの一部を切り欠いて一体に形成した爪
（細長い突起部）を前記フレームグランドパッドに半田
付けにより接続する技術が、特願平４−５３４９６号に
提案されている。この技術では、回路基板のグランド配
線がインピーダンスの十分低い共通の金属製シールドケ
ースに接続されるので、高周波領域におけるグランド配
線が強化され、有害な輻射電波の発生を抑制することが
できる。しかし、この従来技術では、シールドケースの
上面（画面の回りのいわゆる額縁部）に爪が設けてある
ので、爪を回路基板に向けて折り曲げるときに、爪が回
路基板に当たってしまい、折り曲げの作業性が悪い問題
があった。また、爪をシールドケースの上面に設けてい
たので、爪を回路基板のフレームグランドパッドに半田
付けする場合は、回路基板を覆うようにシールドケース
を取り付けた後、爪の回りの小さな開口部から行なわな
くてはならず、半田付けの作業性が悪い問題があった。
外周部に配置した回路基板の面上に、グランド配線に接
続されたフレームグランドパッドを設け、かつ、金属製
シールドケースの一部を切り欠いて一体に形成した爪
（細長い突起部）を前記フレームグランドパッドに半田
付けにより接続する技術が、特願平４−５３４９６号に
提案されている。この技術では、回路基板のグランド配
線がインピーダンスの十分低い共通の金属製シールドケ
ースに接続されるので、高周波領域におけるグランド配
線が強化され、有害な輻射電波の発生を抑制することが
できる。しかし、この従来技術では、シールドケースの
上面（画面の回りのいわゆる額縁部）に爪が設けてある
ので、爪を回路基板に向けて折り曲げるときに、爪が回
路基板に当たってしまい、折り曲げの作業性が悪い問題
があった。また、爪をシールドケースの上面に設けてい
たので、爪を回路基板のフレームグランドパッドに半田
付けする場合は、回路基板を覆うようにシールドケース
を取り付けた後、爪の回りの小さな開口部から行なわな
くてはならず、半田付けの作業性が悪い問題があった。
【０００７】また、従来の液晶表示装置では、映像信号
線を液晶表示パネルの上下に交互に引き出し、この引き
出された映像信号線の入力端子と接続する２枚の映像信
号線駆動用回路基板を液晶表示パネルの外周部の上下両
側にそれぞれ配置し、外部のパソコン等から入って来て
当該装置内を流れる信号の流れに沿って電子部品を配置
していたため、インターフェイス回路基板の中央部に、
パソコン等と接続するためのコネクタと、信号源集積回
路が配置されていた。ところで、映像信号線駆動用回路
基板を液晶表示パネルの片側のみに配置する場合、上記
方式の信号の流れに沿った電子部品配置を取ると、イン
ターフェイス回路基板の映像信号線駆動用回路基板から
遠い方の端部、すなわち、液晶表示パネルや回路基板を
収納する金属製シールドケースのコーナーに一番近い端
部にコネクタを配置し、その次に、該コーナーから離れ
る方向の隣に信号源集積回路を配置するというレイアウ
トとなる。ここで、コネクタをインターフェイス回路基
板の一番端、すなわち、シールドケースのコーナー近傍
に配置しようとすると、コネクタの上はパソコン等と接
続するために、金属製シールドケースと合体する一体成
型により形成されたモールドケースで覆うことができな
いので、取付穴を有する金属製シールドケースのコーナ
ーを、一致する取付穴を有するモールドケースで覆い、
ねじ等を取付穴を通して固定することができなくなり、
機械的強度が低下してしまい、信頼性が低下するという
問題がある。
線を液晶表示パネルの上下に交互に引き出し、この引き
出された映像信号線の入力端子と接続する２枚の映像信
号線駆動用回路基板を液晶表示パネルの外周部の上下両
側にそれぞれ配置し、外部のパソコン等から入って来て
当該装置内を流れる信号の流れに沿って電子部品を配置
していたため、インターフェイス回路基板の中央部に、
パソコン等と接続するためのコネクタと、信号源集積回
路が配置されていた。ところで、映像信号線駆動用回路
基板を液晶表示パネルの片側のみに配置する場合、上記
方式の信号の流れに沿った電子部品配置を取ると、イン
ターフェイス回路基板の映像信号線駆動用回路基板から
遠い方の端部、すなわち、液晶表示パネルや回路基板を
収納する金属製シールドケースのコーナーに一番近い端
部にコネクタを配置し、その次に、該コーナーから離れ
る方向の隣に信号源集積回路を配置するというレイアウ
トとなる。ここで、コネクタをインターフェイス回路基
板の一番端、すなわち、シールドケースのコーナー近傍
に配置しようとすると、コネクタの上はパソコン等と接
続するために、金属製シールドケースと合体する一体成
型により形成されたモールドケースで覆うことができな
いので、取付穴を有する金属製シールドケースのコーナ
ーを、一致する取付穴を有するモールドケースで覆い、
ねじ等を取付穴を通して固定することができなくなり、
機械的強度が低下してしまい、信頼性が低下するという
問題がある。
【０００８】さらに、従来は、ＥＭＩを引き起こす不要
な輻射電波の発生を抑えるために、信号波形をなまらせ
るための複数個の抵抗・コンデンサが、信号源集積回路
の近く、あるいは信号の伝送経路の途中などに分散して
配置されていた。したがって、信号源集積回路の付近
や、駆動用ＩＣチップを搭載した複数個のテープキャリ
アパッケージ間などに、該抵抗・コンデンサを設けるた
めのスペースが何箇所も必要なため、デッドスペースが
大きくなり、電子部品を高密度に実装することができな
かった。
な輻射電波の発生を抑えるために、信号波形をなまらせ
るための複数個の抵抗・コンデンサが、信号源集積回路
の近く、あるいは信号の伝送経路の途中などに分散して
配置されていた。したがって、信号源集積回路の付近
や、駆動用ＩＣチップを搭載した複数個のテープキャリ
アパッケージ間などに、該抵抗・コンデンサを設けるた
めのスペースが何箇所も必要なため、デッドスペースが
大きくなり、電子部品を高密度に実装することができな
かった。
【０００９】本発明の第１の目的は、有害な輻射電波の
発生を抑制することができる液晶表示装置を提供するこ
とにある。
発生を抑制することができる液晶表示装置を提供するこ
とにある。
【００１０】本発明の第２の目的は、シールドケースと
一体に設けた爪の折り曲げと半田付けの作業性のよい液
晶表示装置を提供することにある。
一体に設けた爪の折り曲げと半田付けの作業性のよい液
晶表示装置を提供することにある。
【００１１】本発明の第３の目的は、機械的強度が大き
く、信頼性の高い液晶表示装置を提供することにある。
く、信頼性の高い液晶表示装置を提供することにある。
【００１２】本発明の第４の目的は、ＥＭＩ対策用の抵
抗・コンデンサを設ける際、デッドスペースを低減し、
電子部品を高密度に実装することができる液晶表示装置
を提供することにある。
抗・コンデンサを設ける際、デッドスペースを低減し、
電子部品を高密度に実装することができる液晶表示装置
を提供することにある。
【００１３】
【課題を解決するための手段】上記第１、第２の課題を
解決するために、本発明の液晶表示装置は、回路基板の
少なくとも１箇所にフレームグランドパッドを設け、か
つ、金属製シールドケースの側面に一体に形成された爪
を前記フレームグランドパッドに接続したことを特徴と
する。
解決するために、本発明の液晶表示装置は、回路基板の
少なくとも１箇所にフレームグランドパッドを設け、か
つ、金属製シールドケースの側面に一体に形成された爪
を前記フレームグランドパッドに接続したことを特徴と
する。
【００１４】また、液晶表示パネルと、前記液晶表示パ
ネルの２方、３方または４方の外周部に設けた回路基板
と、前記液晶表示パネル、前記回路基板を収納し、前記
液晶表示パネルを外部に露出させるための表示窓を有す
る金属製シールドケースとを含んで成り、前記回路基板
の少なくとも１箇所にフレームグランドパッドを設け、
かつ、前記シールドケースの側面に一体に形成した爪を
前記フレームグランドパッドに接続したことを特徴とす
る。
ネルの２方、３方または４方の外周部に設けた回路基板
と、前記液晶表示パネル、前記回路基板を収納し、前記
液晶表示パネルを外部に露出させるための表示窓を有す
る金属製シールドケースとを含んで成り、前記回路基板
の少なくとも１箇所にフレームグランドパッドを設け、
かつ、前記シールドケースの側面に一体に形成した爪を
前記フレームグランドパッドに接続したことを特徴とす
る。
【００１５】また、前記爪を前記側面の一部が切断して
形成し、かつ、前記爪を前記液晶表示装置の内部に向か
う方向に折り曲げて接続したことを特徴とする。
形成し、かつ、前記爪を前記液晶表示装置の内部に向か
う方向に折り曲げて接続したことを特徴とする。
【００１６】また、前記爪と前記フレームグランドパッ
ドとが半田付けにより接続されていることを特徴とす
る。
ドとが半田付けにより接続されていることを特徴とす
る。
【００１７】さらに、前記回路基板が複数枚に分割され
ていることを特徴とする。
ていることを特徴とする。
【００１８】上記第３の課題を解決するために、本発明
は、液晶表示パネルの第１の辺の外側に配置した信号線
駆動用の第１の回路基板と、前記第１の辺と隣接する前
記第１の辺と垂直の第２の辺の外側に配置され、外部と
の接続用コネクタを有する第２の回路基板と、前記液晶
表示パネルと前記第１の回路基板と前記第２の回路基板
とを含んで収納し、そのコーナー近傍に取付穴を設けた
ケースとを有し、前記第２の回路基板の前記第１の回路
基板と遠い方の端部に高さの低い電子部品を設け、か
つ、前記電子部品の前記端部から離れる方向の隣に前記
コネクタを配置したことを特徴とする。
は、液晶表示パネルの第１の辺の外側に配置した信号線
駆動用の第１の回路基板と、前記第１の辺と隣接する前
記第１の辺と垂直の第２の辺の外側に配置され、外部と
の接続用コネクタを有する第２の回路基板と、前記液晶
表示パネルと前記第１の回路基板と前記第２の回路基板
とを含んで収納し、そのコーナー近傍に取付穴を設けた
ケースとを有し、前記第２の回路基板の前記第１の回路
基板と遠い方の端部に高さの低い電子部品を設け、か
つ、前記電子部品の前記端部から離れる方向の隣に前記
コネクタを配置したことを特徴とする。
【００１９】また、液晶表示パネルの第１の辺の外側に
配置した信号線駆動用の第１の回路基板と、前記第１の
辺と隣接する前記第１の辺と垂直の第２の辺の外側に配
置され、外部との接続用コネクタを有する第２の回路基
板と、前記液晶表示パネルと前記第１および第２の回路
基板とを含んで収納し、そのコーナー近傍に第１の取付
穴を設けた第１のケースと、前記液晶表示パネルの下に
設けたバックライトと、前記バックライトを収納し、前
記第１の取付穴と一致する第２の取付穴を設けた第２の
ケースとを有し、前記第１のケースと前記第２のケース
とが一体化されて成り、前記第２の回路基板の前記第１
の回路基板と遠い方の端部に高さの低い電子部品を設
け、かつ、前記電子部品の前記端部から離れる方向の隣
に前記コネクタを配置したことを特徴とする。
配置した信号線駆動用の第１の回路基板と、前記第１の
辺と隣接する前記第１の辺と垂直の第２の辺の外側に配
置され、外部との接続用コネクタを有する第２の回路基
板と、前記液晶表示パネルと前記第１および第２の回路
基板とを含んで収納し、そのコーナー近傍に第１の取付
穴を設けた第１のケースと、前記液晶表示パネルの下に
設けたバックライトと、前記バックライトを収納し、前
記第１の取付穴と一致する第２の取付穴を設けた第２の
ケースとを有し、前記第１のケースと前記第２のケース
とが一体化されて成り、前記第２の回路基板の前記第１
の回路基板と遠い方の端部に高さの低い電子部品を設
け、かつ、前記電子部品の前記端部から離れる方向の隣
に前記コネクタを配置したことを特徴とする。
【００２０】また、前記第１の回路基板が配置された前
記液晶表示パネルの前記第１の辺と対向する第３の辺の
外側には、回路基板が配置されていないことを特徴とす
る。
記液晶表示パネルの前記第１の辺と対向する第３の辺の
外側には、回路基板が配置されていないことを特徴とす
る。
【００２１】また、前記第１の回路基板が映像信号線駆
動用回路基板であり、前記第２の回路基板を配置した前
記液晶表示パネルの前記第２の辺と対向する第４の辺に
走査信号線駆動用回路基板を配置したことを特徴とす
る。
動用回路基板であり、前記第２の回路基板を配置した前
記液晶表示パネルの前記第２の辺と対向する第４の辺に
走査信号線駆動用回路基板を配置したことを特徴とす
る。
【００２２】また、前記第２の回路基板が、電源回路と
変換回路とを設けたインターフェイス回路基板であるこ
とを特徴とする。
変換回路とを設けたインターフェイス回路基板であるこ
とを特徴とする。
【００２３】さらに、前記高さの低い電子部品が信号源
集積回路であることを特徴とする。
集積回路であることを特徴とする。
【００２４】上記第４の課題を解決するために、本発明
は、ＥＭＩ対策用の複数個の電子部品を回路基板上に集
中して配置したことを特徴とする。
は、ＥＭＩ対策用の複数個の電子部品を回路基板上に集
中して配置したことを特徴とする。
【００２５】また、ＥＭＩ対策用の複数個のコンデンサ
・抵抗を、信号源集積回路から遠い、かつ、駆動ＩＣチ
ップの信号流れ方向の下流側の回路基板の端部に集中し
て配置したことを特徴とする。
・抵抗を、信号源集積回路から遠い、かつ、駆動ＩＣチ
ップの信号流れ方向の下流側の回路基板の端部に集中し
て配置したことを特徴とする。
【００２６】さらに、液晶表示パネルの外周部の２方、
３方または４方に配置した回路基板を有する液晶表示装
置において、ＥＭＩ対策用の複数個のコンデンサ・抵抗
を、信号源集積回路から遠い、かつ、駆動ＩＣチップの
信号流れ方向の下流側の前記回路基板の端部に集中して
配置したことを特徴とする。
３方または４方に配置した回路基板を有する液晶表示装
置において、ＥＭＩ対策用の複数個のコンデンサ・抵抗
を、信号源集積回路から遠い、かつ、駆動ＩＣチップの
信号流れ方向の下流側の前記回路基板の端部に集中して
配置したことを特徴とする。
【００２７】
【作用】本発明の液晶表示装置では、グランド配線に接
続され、回路基板の面上に設けたフレームグランドパッ
ドに、金属製シールドケースを切り欠いて一体に形成し
た爪を接続したので、グランド配線がインピーダンスの
十分低い共通の金属製シールドケースに接続されるた
め、高周波領域におけるグランド配線が強化され、有害
な輻射電波の発生を抑制することができる。
続され、回路基板の面上に設けたフレームグランドパッ
ドに、金属製シールドケースを切り欠いて一体に形成し
た爪を接続したので、グランド配線がインピーダンスの
十分低い共通の金属製シールドケースに接続されるた
め、高周波領域におけるグランド配線が強化され、有害
な輻射電波の発生を抑制することができる。
【００２８】また、爪をシールドケースの側面に設けた
ので、上面に設けた場合と比べて爪を折り曲げるとき
に、爪が回路基板に当たらないので、作業性がよい。ま
た、爪をフレームグランドパッドに半田付けする場合
は、液晶表示パネルと一体化された回路基板をシールド
ケース内に固定した後、開放されたシールドケースの内
面側から半田付け作業を行なうことができるので、半田
付けの作業性もよい。
ので、上面に設けた場合と比べて爪を折り曲げるとき
に、爪が回路基板に当たらないので、作業性がよい。ま
た、爪をフレームグランドパッドに半田付けする場合
は、液晶表示パネルと一体化された回路基板をシールド
ケース内に固定した後、開放されたシールドケースの内
面側から半田付け作業を行なうことができるので、半田
付けの作業性もよい。
【００２９】また、本発明の液晶表示装置では、信号源
集積回路等の高さの低い電子部品を、外部との接続用コ
ネクタを設けた回路基板の一番端、すなわち、該回路基
板と液晶表示パネルを収納するケースのコーナー近傍の
該回路基板上に配置し、該コーナーから離れる方向の隣
にコネクタを配置することにより、取付穴を設けたケー
スのコーナー近傍を前記ケースと一体の、あるいは別部
品のケースによって覆うことができるので、当該装置を
パソコン等の情報処理装置へ実装すると、当該装置のケ
ースのコーナーが取付穴を介してねじ等によりしっかり
と押さえられ、固定されるため、機械的強度が向上し、
製品の信頼性が向上する。
集積回路等の高さの低い電子部品を、外部との接続用コ
ネクタを設けた回路基板の一番端、すなわち、該回路基
板と液晶表示パネルを収納するケースのコーナー近傍の
該回路基板上に配置し、該コーナーから離れる方向の隣
にコネクタを配置することにより、取付穴を設けたケー
スのコーナー近傍を前記ケースと一体の、あるいは別部
品のケースによって覆うことができるので、当該装置を
パソコン等の情報処理装置へ実装すると、当該装置のケ
ースのコーナーが取付穴を介してねじ等によりしっかり
と押さえられ、固定されるため、機械的強度が向上し、
製品の信頼性が向上する。
【００３０】さらに、本発明の液晶表示装置では、ＥＭ
Ｉ対策用の複数個の電子部品を回路基板上に集中して配
置したので、デッドスペースを低減することができ、電
子部品を高密度に実装することができる。したがって、
当該液晶表示装置を小型化、軽量化することができ、製
造コストを低減することができる。
Ｉ対策用の複数個の電子部品を回路基板上に集中して配
置したので、デッドスペースを低減することができ、電
子部品を高密度に実装することができる。したがって、
当該液晶表示装置を小型化、軽量化することができ、製
造コストを低減することができる。
【００３１】
【実施例】本発明、本発明の更に他の目的及び本発明の
更に他の特徴は図面を参照した以下の説明から明らかと
なるであろう。
更に他の特徴は図面を参照した以下の説明から明らかと
なるであろう。
【００３２】《アクティブ・マトリクス液晶表示装置》
以下、アクティブ・マトリクス方式のカラー液晶表示装
置にこの発明を適用した実施例を説明する。なお、以下
説明する図面で、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
以下、アクティブ・マトリクス方式のカラー液晶表示装
置にこの発明を適用した実施例を説明する。なお、以下
説明する図面で、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
【００３３】《マトリクス部の概要》図２はこの発明が
適用されるアクティブ・マトリクス方式カラー液晶表示
装置の一画素とその周辺を示す平面図、図３は図２の３
−３切断線における断面を示す図、図４は図２の４−４
切断線における断面図である。また、図５には図２に示
す画素を複数配置したときの平面図を示す。
適用されるアクティブ・マトリクス方式カラー液晶表示
装置の一画素とその周辺を示す平面図、図３は図２の３
−３切断線における断面を示す図、図４は図２の４−４
切断線における断面図である。また、図５には図２に示
す画素を複数配置したときの平面図を示す。
【００３４】図２に示すように、各画素は隣接する２本
の走査信号線（ゲート信号線または水平信号線）ＧＬ
と、隣接する２本の映像信号線（ドレイン信号線または
垂直信号線）ＤＬとの交差領域内（４本の信号線で囲ま
れた領域内）に配置されている。各画素は薄膜トランジ
スタＴＦＴ、透明画素電極ＩＴＯ１および保持容量素子
Ｃaddを含む。走査信号線ＧＬは列方向に延在し、行方
向に複数本配置されている。映像信号線ＤＬは行方向に
延在し、列方向に複数本配置されている。
の走査信号線（ゲート信号線または水平信号線）ＧＬ
と、隣接する２本の映像信号線（ドレイン信号線または
垂直信号線）ＤＬとの交差領域内（４本の信号線で囲ま
れた領域内）に配置されている。各画素は薄膜トランジ
スタＴＦＴ、透明画素電極ＩＴＯ１および保持容量素子
Ｃaddを含む。走査信号線ＧＬは列方向に延在し、行方
向に複数本配置されている。映像信号線ＤＬは行方向に
延在し、列方向に複数本配置されている。
【００３５】図３に示すように、液晶ＬＣを基準に下部
透明ガラス基板ＳＵＢ１側には薄膜トランジスタＴＦＴ
および透明画素電極ＩＴＯ１が形成され、上部透明ガラ
ス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、遮光用ブ
ラックマトリクスパターンＢＭが形成されている。下部
透明ガラス基板ＳＵＢ１はたとえば１.１mm程度の厚さ
で構成されている。また、透明ガラス基板ＳＵＢ１、Ｓ
ＵＢ２の両面にはディップ処理等によって形成された酸
化シリコン膜ＳＩＯが設けられている。このため、透明
ガラス基板ＳＵＢ１、ＳＵＢ２の表面に鋭い傷があった
としても、鋭い傷を酸化シリコン膜ＳＩＯで覆うことが
できるので、その上にデポジットされる走査信号線Ｇ
Ｌ、遮光膜ＢＭ等の膜質を均質に保つことができる。
透明ガラス基板ＳＵＢ１側には薄膜トランジスタＴＦＴ
および透明画素電極ＩＴＯ１が形成され、上部透明ガラ
ス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、遮光用ブ
ラックマトリクスパターンＢＭが形成されている。下部
透明ガラス基板ＳＵＢ１はたとえば１.１mm程度の厚さ
で構成されている。また、透明ガラス基板ＳＵＢ１、Ｓ
ＵＢ２の両面にはディップ処理等によって形成された酸
化シリコン膜ＳＩＯが設けられている。このため、透明
ガラス基板ＳＵＢ１、ＳＵＢ２の表面に鋭い傷があった
としても、鋭い傷を酸化シリコン膜ＳＩＯで覆うことが
できるので、その上にデポジットされる走査信号線Ｇ
Ｌ、遮光膜ＢＭ等の膜質を均質に保つことができる。
【００３６】上部透明ガラス基板ＳＵＢ２の内側（液晶
ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦＩ
Ｌ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２（ＣＯ
Ｍ）および上部配向膜ＯＲＩ２が順次積層して設けられ
ている。
ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦＩ
Ｌ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２（ＣＯ
Ｍ）および上部配向膜ＯＲＩ２が順次積層して設けられ
ている。
【００３７】《マトリクス周辺の概要》図１７は上下の
ガラス基板ＳＵＢ１，ＳＵＢ２を含む表示パネルＰＮＬ
のマトリクス（ＡＲ）周辺の要部平面を、図１８はその
周辺部を更に誇張した平面を、図１９は図１７及び図１
８のパネル左上角部に対応するシール部ＳＬ付近の拡大
平面を示す図である。また、図２０は図３の断面を中央
にして、左側に図１９の１９ａ−１９ａ切断線における
断面を、右側に映像信号駆動回路が接続されるべき外部
接続端子ＤＴＭ付近の断面を示す図である。同様に図２
１は、左側に走査回路が接続されるべき外部接続端子Ｇ
ＴＭ付近の断面を、右側に外部接続端子が無いところの
シール部付近の断面を示す図である。
ガラス基板ＳＵＢ１，ＳＵＢ２を含む表示パネルＰＮＬ
のマトリクス（ＡＲ）周辺の要部平面を、図１８はその
周辺部を更に誇張した平面を、図１９は図１７及び図１
８のパネル左上角部に対応するシール部ＳＬ付近の拡大
平面を示す図である。また、図２０は図３の断面を中央
にして、左側に図１９の１９ａ−１９ａ切断線における
断面を、右側に映像信号駆動回路が接続されるべき外部
接続端子ＤＴＭ付近の断面を示す図である。同様に図２
１は、左側に走査回路が接続されるべき外部接続端子Ｇ
ＴＭ付近の断面を、右側に外部接続端子が無いところの
シール部付近の断面を示す図である。
【００３８】このパネルの製造では、小さいサイズであ
ればスループット向上のため１枚のガラス基板で複数個
分のデバイスを同時に加工してから分割し、大きいサイ
ズであれば製造設備の共用のためどの品種でも標準化さ
れた大きさのガラス基板を加工してから各品種に合った
サイズに小さくし、いずれの場合も一通りの工程を経て
からガラスを切断する。図１７〜図１９は後者の例を示
すもので、図１７、図１８の両図とも上下基板ＳＵＢ
１，ＳＵＢ２の切断後を、図１９は切断前を表してお
り、ＬＮは両基板の切断前の縁を、ＣＴ１とＣＴ２はそ
れぞれ基板ＳＵＢ１，ＳＵＢ２の切断すべき位置を示
す。いずれの場合も、完成状態では外部接続端子群Ｔ
ｇ，Ｔｄ（添字略）が存在する（図で上下辺と左辺の）
部分はそれらを露出するように上側基板ＳＵＢ２の大き
さが下側基板ＳＵＢ１よりも内側に制限されている。端
子群Ｔｇ，Ｔｄはそれぞれ後述する走査回路接続用端子
ＧＴＭ、映像信号回路接続用端子ＤＴＭとそれらの引出
配線部を集積回路チップＣＨＩが搭載されたテープキャ
リアパッケージＴＣＰ（図２２、図２３）の単位に複数
本まとめて名付けたものである。各群のマトリクス部か
ら外部接続端子部に至るまでの引出配線は、両端に近づ
くにつれ傾斜している。これは、パッケージＴＣＰの配
列ピッチ及び各パッケージＴＣＰにおける接続端子ピッ
チに表示パネルＰＮＬの端子ＤＴＭ，ＧＴＭを合わせる
ためである。
ればスループット向上のため１枚のガラス基板で複数個
分のデバイスを同時に加工してから分割し、大きいサイ
ズであれば製造設備の共用のためどの品種でも標準化さ
れた大きさのガラス基板を加工してから各品種に合った
サイズに小さくし、いずれの場合も一通りの工程を経て
からガラスを切断する。図１７〜図１９は後者の例を示
すもので、図１７、図１８の両図とも上下基板ＳＵＢ
１，ＳＵＢ２の切断後を、図１９は切断前を表してお
り、ＬＮは両基板の切断前の縁を、ＣＴ１とＣＴ２はそ
れぞれ基板ＳＵＢ１，ＳＵＢ２の切断すべき位置を示
す。いずれの場合も、完成状態では外部接続端子群Ｔ
ｇ，Ｔｄ（添字略）が存在する（図で上下辺と左辺の）
部分はそれらを露出するように上側基板ＳＵＢ２の大き
さが下側基板ＳＵＢ１よりも内側に制限されている。端
子群Ｔｇ，Ｔｄはそれぞれ後述する走査回路接続用端子
ＧＴＭ、映像信号回路接続用端子ＤＴＭとそれらの引出
配線部を集積回路チップＣＨＩが搭載されたテープキャ
リアパッケージＴＣＰ（図２２、図２３）の単位に複数
本まとめて名付けたものである。各群のマトリクス部か
ら外部接続端子部に至るまでの引出配線は、両端に近づ
くにつれ傾斜している。これは、パッケージＴＣＰの配
列ピッチ及び各パッケージＴＣＰにおける接続端子ピッ
チに表示パネルＰＮＬの端子ＤＴＭ，ＧＴＭを合わせる
ためである。
【００３９】透明ガラス基板ＳＵＢ１、ＳＵＢ２の間に
はその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣ
を封止するようにシールパターンＳＬが形成される。シ
ール材は例えばエポキシ樹脂から成る。上部透明ガラス
基板ＳＵＢ２側の共通透明画素電極ＩＴＯ２は、少なく
とも一箇所において、本実施例ではパネルの４角で銀ペ
ースト材ＡＧＰによって下部透明ガラス基板ＳＵＢ１側
に形成されたその引出配線ＩＮＴに接続されている。こ
の引出配線ＩＮＴは後述するゲート端子ＧＴＭ、ドレイ
ン端子ＤＴＭと同一製造工程で形成される。
はその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣ
を封止するようにシールパターンＳＬが形成される。シ
ール材は例えばエポキシ樹脂から成る。上部透明ガラス
基板ＳＵＢ２側の共通透明画素電極ＩＴＯ２は、少なく
とも一箇所において、本実施例ではパネルの４角で銀ペ
ースト材ＡＧＰによって下部透明ガラス基板ＳＵＢ１側
に形成されたその引出配線ＩＮＴに接続されている。こ
の引出配線ＩＮＴは後述するゲート端子ＧＴＭ、ドレイ
ン端子ＤＴＭと同一製造工程で形成される。
【００４０】配向膜ＯＲＩ１、ＯＲＩ２、透明画素電極
ＩＴＯ１、共通透明画素電極ＩＴＯ２、それぞれの層
は、シールパターンＳＬの内側に形成される。偏光板Ｐ
ＯＬ１、ＰＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ
１、上部透明ガラス基板ＳＵＢ２の外側の表面に形成さ
れている。液晶ＬＣは液晶分子の向きを設定する下部配
向膜ＯＲＩ１と上部配向膜ＯＲＩ２との間でシールパタ
ーンＳＬで仕切られた領域に封入されている。下部配向
膜ＯＲＩ１は下部透明ガラス基板ＳＵＢ１側の保護膜Ｐ
ＳＶ１の上部に形成される。
ＩＴＯ１、共通透明画素電極ＩＴＯ２、それぞれの層
は、シールパターンＳＬの内側に形成される。偏光板Ｐ
ＯＬ１、ＰＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ
１、上部透明ガラス基板ＳＵＢ２の外側の表面に形成さ
れている。液晶ＬＣは液晶分子の向きを設定する下部配
向膜ＯＲＩ１と上部配向膜ＯＲＩ２との間でシールパタ
ーンＳＬで仕切られた領域に封入されている。下部配向
膜ＯＲＩ１は下部透明ガラス基板ＳＵＢ１側の保護膜Ｐ
ＳＶ１の上部に形成される。
【００４１】この液晶表示装置は、下部透明ガラス基板
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種
々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２
側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガ
ラス基板ＳＵＢ２とを重ね合わせ、シール材ＳＬの開口
部ＩＮＪから液晶ＬＣを注入し、注入口ＩＮＪをエポキ
シ樹脂などで封止し、上下基板を切断することによって
組み立てられる。
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種
々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２
側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガ
ラス基板ＳＵＢ２とを重ね合わせ、シール材ＳＬの開口
部ＩＮＪから液晶ＬＣを注入し、注入口ＩＮＪをエポキ
シ樹脂などで封止し、上下基板を切断することによって
組み立てられる。
【００４２】《薄膜トランジスタＴＦＴ》薄膜トランジ
スタＴＦＴは、ゲート電極ＧＴに正のバイアスを印加す
ると、ソース−ドレイン間のチャネル抵抗が小さくな
り、バイアスを零にすると、チャネル抵抗は大きくなる
ように動作する。
スタＴＦＴは、ゲート電極ＧＴに正のバイアスを印加す
ると、ソース−ドレイン間のチャネル抵抗が小さくな
り、バイアスを零にすると、チャネル抵抗は大きくなる
ように動作する。
【００４３】各画素の薄膜トランジスタＴＦＴは、画素
内において２つ(複数)に分割され、薄膜トランジスタ
（分割薄膜トランジスタ）ＴＦＴ１およびＴＦＴ２で構
成されている。薄膜トランジスタＴＦＴ１、ＴＦＴ２の
それぞれは実質的に同一サイズ（チャネル長、チャネル
幅が同じ）で構成されている。この分割された薄膜トラ
ンジスタＴＦＴ１、ＴＦＴ２のそれぞれは、ゲート電極
ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、intrinsic、導
電型決定不純物がドープされていない）非晶質シリコン
（Ｓｉ）からなるｉ型半導体層ＡＳ、一対のソース電極
ＳＤ１、ドレイン電極ＳＤ２を有す。なお、ソース、ド
レインは本来その間のバイアス極性によって決まるもの
で、この液晶表示装置の回路ではその極性は動作中反転
するので、ソース、ドレインは動作中入れ替わると理解
されたい。しかし、以下の説明では、便宜上一方をソー
ス、他方をドレインと固定して表現する。
内において２つ(複数)に分割され、薄膜トランジスタ
（分割薄膜トランジスタ）ＴＦＴ１およびＴＦＴ２で構
成されている。薄膜トランジスタＴＦＴ１、ＴＦＴ２の
それぞれは実質的に同一サイズ（チャネル長、チャネル
幅が同じ）で構成されている。この分割された薄膜トラ
ンジスタＴＦＴ１、ＴＦＴ２のそれぞれは、ゲート電極
ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、intrinsic、導
電型決定不純物がドープされていない）非晶質シリコン
（Ｓｉ）からなるｉ型半導体層ＡＳ、一対のソース電極
ＳＤ１、ドレイン電極ＳＤ２を有す。なお、ソース、ド
レインは本来その間のバイアス極性によって決まるもの
で、この液晶表示装置の回路ではその極性は動作中反転
するので、ソース、ドレインは動作中入れ替わると理解
されたい。しかし、以下の説明では、便宜上一方をソー
ス、他方をドレインと固定して表現する。
【００４４】《ゲート電極ＧＴ》ゲート電極ＧＴは図６
（図２の第２導電膜ｇ２およびｉ型半導体層ＡＳのみを
描いた平面図）に示すように、走査信号線ＧＬから垂直
方向（図２および図６において上方向）に突出する形状
で構成されている（Ｔ字形状に分岐されている）。ゲー
ト電極ＧＴは薄膜トランジスタＴＦＴ１、ＴＦＴ２のそ
れぞれの能動領域を越えるよう突出している。薄膜トラ
ンジスタＴＦＴ１、ＴＦＴ２のそれぞれのゲート電極Ｇ
Ｔは、一体に（共通ゲート電極として）構成されてお
り、走査信号線ＧＬに連続して形成されている。本例で
は、ゲート電極ＧＴは、単層の第２導電膜ｇ２で形成さ
れている。第２導電膜ｇ２はたとえばスパッタで形成さ
れたアルミニウム（Ａｌ）膜を用い、１０００〜５５０
０Å程度の膜厚で形成する。また、ゲート電極ＧＴ上に
はＡｌの陽極酸化膜ＡＯＦが設けられている。
（図２の第２導電膜ｇ２およびｉ型半導体層ＡＳのみを
描いた平面図）に示すように、走査信号線ＧＬから垂直
方向（図２および図６において上方向）に突出する形状
で構成されている（Ｔ字形状に分岐されている）。ゲー
ト電極ＧＴは薄膜トランジスタＴＦＴ１、ＴＦＴ２のそ
れぞれの能動領域を越えるよう突出している。薄膜トラ
ンジスタＴＦＴ１、ＴＦＴ２のそれぞれのゲート電極Ｇ
Ｔは、一体に（共通ゲート電極として）構成されてお
り、走査信号線ＧＬに連続して形成されている。本例で
は、ゲート電極ＧＴは、単層の第２導電膜ｇ２で形成さ
れている。第２導電膜ｇ２はたとえばスパッタで形成さ
れたアルミニウム（Ａｌ）膜を用い、１０００〜５５０
０Å程度の膜厚で形成する。また、ゲート電極ＧＴ上に
はＡｌの陽極酸化膜ＡＯＦが設けられている。
【００４５】このゲート電極ＧＴは図２、図３および図
６に示されているように、ｉ型半導体層ＡＳを完全に覆
うよう（下方からみて）それより大き目に形成される。
したがって、下部透明ガラス基板ＳＵＢ１の下方に螢光
管等のバックライトＢＬを取り付けた場合、この不透明
なＡｌからなるゲート電極ＧＴが影となって、ｉ型半導
体層ＡＳにはバックライト光が当たらず、光照射による
導電現象すなわち薄膜トランジスタＴＦＴのオフ特性劣
化は起きにくくなる。なお、ゲート電極ＧＴの本来の大
きさは、ソース電極ＳＤ１とドレイン電極ＳＤ２との間
をまたがるに最低限必要な（ゲート電極ＧＴとソース電
極ＳＤ１、ドレイン電極ＳＤ２との位置合わせ余裕分も
含めて）幅を持ち、チャネル幅Ｗを決めるその奥行き長
さはソース電極ＳＤ１とドレイン電極ＳＤ２との間の距
離（チャネル長）Ｌとの比、すなわち相互コンダクタン
スgmを決定するファクタＷ／Ｌをいくつにするかによっ
て決められる。この液晶表示装置におけるゲート電極Ｇ
Ｔの大きさはもちろん、上述した本来の大きさよりも大
きくされる。
６に示されているように、ｉ型半導体層ＡＳを完全に覆
うよう（下方からみて）それより大き目に形成される。
したがって、下部透明ガラス基板ＳＵＢ１の下方に螢光
管等のバックライトＢＬを取り付けた場合、この不透明
なＡｌからなるゲート電極ＧＴが影となって、ｉ型半導
体層ＡＳにはバックライト光が当たらず、光照射による
導電現象すなわち薄膜トランジスタＴＦＴのオフ特性劣
化は起きにくくなる。なお、ゲート電極ＧＴの本来の大
きさは、ソース電極ＳＤ１とドレイン電極ＳＤ２との間
をまたがるに最低限必要な（ゲート電極ＧＴとソース電
極ＳＤ１、ドレイン電極ＳＤ２との位置合わせ余裕分も
含めて）幅を持ち、チャネル幅Ｗを決めるその奥行き長
さはソース電極ＳＤ１とドレイン電極ＳＤ２との間の距
離（チャネル長）Ｌとの比、すなわち相互コンダクタン
スgmを決定するファクタＷ／Ｌをいくつにするかによっ
て決められる。この液晶表示装置におけるゲート電極Ｇ
Ｔの大きさはもちろん、上述した本来の大きさよりも大
きくされる。
【００４６】《走査信号線ＧＬ》走査信号線ＧＬは第２
導電膜ｇ２で構成されている。この走査信号線ＧＬの第
２導電膜ｇ２はゲート電極ＧＴの第２導電膜ｇ２と同一
製造工程で形成され、かつ一体に構成されている。ま
た、走査信号線ＧＬ上にもＡｌの陽極酸化膜ＡＯＦが設
けられている。
導電膜ｇ２で構成されている。この走査信号線ＧＬの第
２導電膜ｇ２はゲート電極ＧＴの第２導電膜ｇ２と同一
製造工程で形成され、かつ一体に構成されている。ま
た、走査信号線ＧＬ上にもＡｌの陽極酸化膜ＡＯＦが設
けられている。
【００４７】《絶縁膜ＧＩ》絶縁膜ＧＩは薄膜トランジ
スタＴＦＴ１、ＴＦＴ２のそれぞれのゲート絶縁膜とし
て使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走査
信号線ＧＬの上層に形成されている。絶縁膜ＧＩはたと
えばプラズマＣＶＤで形成された窒化シリコン膜を用
い、１２００〜２７００Åの膜厚（この液晶表示装置で
は、２０００Å程度の膜厚）で形成する。ゲート絶縁膜
ＧＩは図１９に示すように、マトリクス部ＡＲの全体を
囲むように形成され、周辺部は外部接続端子ＤＴＭ，Ｇ
ＴＭを露出するよう除去されている。
スタＴＦＴ１、ＴＦＴ２のそれぞれのゲート絶縁膜とし
て使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走査
信号線ＧＬの上層に形成されている。絶縁膜ＧＩはたと
えばプラズマＣＶＤで形成された窒化シリコン膜を用
い、１２００〜２７００Åの膜厚（この液晶表示装置で
は、２０００Å程度の膜厚）で形成する。ゲート絶縁膜
ＧＩは図１９に示すように、マトリクス部ＡＲの全体を
囲むように形成され、周辺部は外部接続端子ＤＴＭ，Ｇ
ＴＭを露出するよう除去されている。
【００４８】《ｉ型半導体層ＡＳ》ｉ型半導体層ＡＳ
は、図６に示すように、複数に分割された薄膜トランジ
スタＴＦＴ１、ＴＦＴ２のそれぞれのチャネル形成領域
として使用される。ｉ型半導体層ＡＳは非晶質シリコン
膜または多結晶シリコン膜で形成し、２００〜２２００
Åの膜厚（この液晶表示装置では、２０００Å程度の膜
厚）で形成する。
は、図６に示すように、複数に分割された薄膜トランジ
スタＴＦＴ１、ＴＦＴ２のそれぞれのチャネル形成領域
として使用される。ｉ型半導体層ＡＳは非晶質シリコン
膜または多結晶シリコン膜で形成し、２００〜２２００
Åの膜厚（この液晶表示装置では、２０００Å程度の膜
厚）で形成する。
【００４９】このｉ型半導体層ＡＳは、供給ガスの成分
を変えてＳｉ3Ｎ4からなるゲート絶縁膜として使用され
る絶縁膜ＧＩの形成に連続して、同じプラズマＣＶＤ装
置で、しかもそのプラズマＣＶＤ装置から外部に露出す
ることなく形成される。また、オーミックコンタクト用
のリン（Ｐ）を２.５％ドープしたＮ(＋)型半導体層ｄ
０（図３）も同様に連続して２００〜５００Åの膜厚
（この液晶表示装置では、３００Å程度の膜厚）で形成
される。しかる後、下部透明ガラス基板ＳＵＢ１はＣＶ
Ｄ装置から外に取り出され、写真処理技術によりＮ(＋)
型半導体層ｄ０およびｉ型半導体層ＡＳは図２、図３お
よび図６に示すように独立した島状にパターニングされ
る。
を変えてＳｉ3Ｎ4からなるゲート絶縁膜として使用され
る絶縁膜ＧＩの形成に連続して、同じプラズマＣＶＤ装
置で、しかもそのプラズマＣＶＤ装置から外部に露出す
ることなく形成される。また、オーミックコンタクト用
のリン（Ｐ）を２.５％ドープしたＮ(＋)型半導体層ｄ
０（図３）も同様に連続して２００〜５００Åの膜厚
（この液晶表示装置では、３００Å程度の膜厚）で形成
される。しかる後、下部透明ガラス基板ＳＵＢ１はＣＶ
Ｄ装置から外に取り出され、写真処理技術によりＮ(＋)
型半導体層ｄ０およびｉ型半導体層ＡＳは図２、図３お
よび図６に示すように独立した島状にパターニングされ
る。
【００５０】ｉ型半導体層ＡＳは、図２および図６に示
すように、走査信号線ＧＬと映像信号線ＤＬとの交差部
（クロスオーバ部）の両者間にも設けられている。この
交差部のｉ型半導体層ＡＳは交差部における走査信号線
ＧＬと映像信号線ＤＬとの短絡を低減する。
すように、走査信号線ＧＬと映像信号線ＤＬとの交差部
（クロスオーバ部）の両者間にも設けられている。この
交差部のｉ型半導体層ＡＳは交差部における走査信号線
ＧＬと映像信号線ＤＬとの短絡を低減する。
【００５１】《透明画素電極ＩＴＯ１》透明画素電極Ｉ
ＴＯ１は液晶表示部の画素電極の一方を構成する。
ＴＯ１は液晶表示部の画素電極の一方を構成する。
【００５２】透明画素電極ＩＴＯ１は薄膜トランジスタ
ＴＦＴ１のソース電極ＳＤ１および薄膜トランジスタＴ
ＦＴ２のソース電極ＳＤ１の両方に接続されている。こ
のため、薄膜トランジスタＴＦＴ１、ＴＦＴ２のうちの
１つに欠陥が発生しても、その欠陥が副作用をもたらす
場合はレーザ光等によって適切な箇所を切断し、そうで
ない場合は他方の薄膜トランジスタが正常に動作してい
るので放置すれば良い。なお、２つの薄膜トランジスタ
ＴＦＴ１、ＴＦＴ２に同時に欠陥が発生することは稀で
あり、このような冗長方式により点欠陥や線欠陥の確率
を極めて小さくすることができる。透明画素電極ＩＴＯ
１は第１導電膜ｄ１によって構成されており、この第１
導電膜ｄ１はスパッタリングで形成された透明導電膜
（Indium-Tin-Oxide ＩＴＯ：ネサ膜）からなり、１０
００〜２０００Åの膜厚（この液晶表示装置では、１４
００Å程度の膜厚）で形成される。
ＴＦＴ１のソース電極ＳＤ１および薄膜トランジスタＴ
ＦＴ２のソース電極ＳＤ１の両方に接続されている。こ
のため、薄膜トランジスタＴＦＴ１、ＴＦＴ２のうちの
１つに欠陥が発生しても、その欠陥が副作用をもたらす
場合はレーザ光等によって適切な箇所を切断し、そうで
ない場合は他方の薄膜トランジスタが正常に動作してい
るので放置すれば良い。なお、２つの薄膜トランジスタ
ＴＦＴ１、ＴＦＴ２に同時に欠陥が発生することは稀で
あり、このような冗長方式により点欠陥や線欠陥の確率
を極めて小さくすることができる。透明画素電極ＩＴＯ
１は第１導電膜ｄ１によって構成されており、この第１
導電膜ｄ１はスパッタリングで形成された透明導電膜
（Indium-Tin-Oxide ＩＴＯ：ネサ膜）からなり、１０
００〜２０００Åの膜厚（この液晶表示装置では、１４
００Å程度の膜厚）で形成される。
【００５３】《ソース電極ＳＤ１、ドレイン電極ＳＤ
２》複数に分割された薄膜トランジスタＴＦＴ１、ＴＦ
Ｔ２のそれぞれのソース電極ＳＤ１とドレイン電極ＳＤ
２とは、図２、図３および図７（図２の第１〜第３導電
膜ｄ１〜ｄ３のみを描いた平面図）に示すように、ｉ型
半導体層ＡＳ上にそれぞれ離隔して設けられている。
２》複数に分割された薄膜トランジスタＴＦＴ１、ＴＦ
Ｔ２のそれぞれのソース電極ＳＤ１とドレイン電極ＳＤ
２とは、図２、図３および図７（図２の第１〜第３導電
膜ｄ１〜ｄ３のみを描いた平面図）に示すように、ｉ型
半導体層ＡＳ上にそれぞれ離隔して設けられている。
【００５４】ソース電極ＳＤ１、ドレイン電極ＳＤ２の
それぞれは、Ｎ(＋)型半導体層ｄ０に接触する下層側か
ら、第２導電膜ｄ２、第３導電膜ｄ３を順次重ね合わせ
て構成されている。ソース電極ＳＤ１の第２導電膜ｄ２
および第３導電膜ｄ３は、ドレイン電極ＳＤ２の第２導
電膜ｄ２および第３導電膜ｄ３と同一製造工程で形成さ
れる。
それぞれは、Ｎ(＋)型半導体層ｄ０に接触する下層側か
ら、第２導電膜ｄ２、第３導電膜ｄ３を順次重ね合わせ
て構成されている。ソース電極ＳＤ１の第２導電膜ｄ２
および第３導電膜ｄ３は、ドレイン電極ＳＤ２の第２導
電膜ｄ２および第３導電膜ｄ３と同一製造工程で形成さ
れる。
【００５５】第２導電膜ｄ２はスパッタで形成したクロ
ム（Ｃｒ）膜を用い、５００〜１０００Åの膜厚（この
液晶表示装置では、６００Å程度の膜厚）で形成する。
Ｃｒ膜は膜厚を厚く形成するとストレスが大きくなるの
で、２０００Å程度の膜厚を越えない範囲で形成する。
Ｃｒ膜はＮ(＋)型半導体層ｄ０との接触が良好である。
Ｃｒ膜は後述する第３導電膜ｄ３のＡｌがＮ(＋)型半導
体層ｄ０に拡散することを防止するいわゆるバリア層を
構成する。第２導電膜ｄ２として、Ｃｒ膜の他に高融点
金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサイ
ド（ＭｏＳｉ2、ＴｉＳｉ2、ＴａＳｉ2、ＷＳｉ2）膜を
用いてもよい。
ム（Ｃｒ）膜を用い、５００〜１０００Åの膜厚（この
液晶表示装置では、６００Å程度の膜厚）で形成する。
Ｃｒ膜は膜厚を厚く形成するとストレスが大きくなるの
で、２０００Å程度の膜厚を越えない範囲で形成する。
Ｃｒ膜はＮ(＋)型半導体層ｄ０との接触が良好である。
Ｃｒ膜は後述する第３導電膜ｄ３のＡｌがＮ(＋)型半導
体層ｄ０に拡散することを防止するいわゆるバリア層を
構成する。第２導電膜ｄ２として、Ｃｒ膜の他に高融点
金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサイ
ド（ＭｏＳｉ2、ＴｉＳｉ2、ＴａＳｉ2、ＷＳｉ2）膜を
用いてもよい。
【００５６】第３導電膜ｄ３はＡｌのスパッタリングで
３０００〜５０００Åの膜厚（この液晶表示装置では、
４０００Å程度の膜厚）に形成される。Ａｌ膜はＣｒ膜
に比べてストレスが小さく、厚い膜厚に形成することが
可能で、ソース電極ＳＤ１、ドレイン電極ＳＤ２および
映像信号線ＤＬの抵抗値を低減するように構成されてい
る。第３導電膜ｄ３として純Ａｌ膜の他にシリコンや銅
（Ｃｕ）を添加物として含有させたＡｌ膜を用いてもよ
い。
３０００〜５０００Åの膜厚（この液晶表示装置では、
４０００Å程度の膜厚）に形成される。Ａｌ膜はＣｒ膜
に比べてストレスが小さく、厚い膜厚に形成することが
可能で、ソース電極ＳＤ１、ドレイン電極ＳＤ２および
映像信号線ＤＬの抵抗値を低減するように構成されてい
る。第３導電膜ｄ３として純Ａｌ膜の他にシリコンや銅
（Ｃｕ）を添加物として含有させたＡｌ膜を用いてもよ
い。
【００５７】第２導電膜ｄ２、第３導電膜ｄ３を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスク
として、Ｎ(＋)型半導体層ｄ０が除去される。つまり、
ｉ型半導体層ＡＳ上に残っていたＮ(＋)型半導体層ｄ０
は第２導電膜ｄ２、第３導電膜ｄ３以外の部分がセルフ
アラインで除去される。このとき、Ｎ(＋)型半導体層ｄ
０はその厚さ分は全て除去されるようエッチングされる
ので、ｉ型半導体層ＡＳも若干その表面部分がエッチン
グされるが、その程度はエッチング時間で制御すればよ
い。
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスク
として、Ｎ(＋)型半導体層ｄ０が除去される。つまり、
ｉ型半導体層ＡＳ上に残っていたＮ(＋)型半導体層ｄ０
は第２導電膜ｄ２、第３導電膜ｄ３以外の部分がセルフ
アラインで除去される。このとき、Ｎ(＋)型半導体層ｄ
０はその厚さ分は全て除去されるようエッチングされる
ので、ｉ型半導体層ＡＳも若干その表面部分がエッチン
グされるが、その程度はエッチング時間で制御すればよ
い。
【００５８】ソース電極ＳＤ１は透明画素電極ＩＴＯ１
に接続されている。ソース電極ＳＤ１は、ｉ型半導体層
ＡＳ段差（第２導電膜ｇ２の膜厚、陽極酸化膜ＡＯＦの
膜厚、ｉ型半導体層ＡＳの膜厚およびＮ(＋)型半導体層
ｄ０の膜厚を加算した膜厚に相当する段差）に沿って構
成されている。具体的には、ソース電極ＳＤ１は、ｉ型
半導体層ＡＳの段差に沿って形成された第２導電膜ｄ２
と、この第２導電膜ｄ２の上部に形成した第３導電膜ｄ
３とで構成されている。ソース電極ＳＤ１の第３導電膜
ｄ３は第２導電膜ｄ２のＣｒ膜がストレスの増大から厚
く形成できず、ｉ型半導体層ＡＳの段差形状を乗り越え
られないので、このｉ型半導体層ＡＳを乗り越えるため
に構成されている。つまり、第３導電膜ｄ３は厚く形成
することでステップカバレッジを向上している。第３導
電膜ｄ３は厚く形成できるので、ソース電極ＳＤ１の抵
抗値（ドレイン電極ＳＤ２や映像信号線ＤＬについても
同様）の低減に大きく寄与している。
に接続されている。ソース電極ＳＤ１は、ｉ型半導体層
ＡＳ段差（第２導電膜ｇ２の膜厚、陽極酸化膜ＡＯＦの
膜厚、ｉ型半導体層ＡＳの膜厚およびＮ(＋)型半導体層
ｄ０の膜厚を加算した膜厚に相当する段差）に沿って構
成されている。具体的には、ソース電極ＳＤ１は、ｉ型
半導体層ＡＳの段差に沿って形成された第２導電膜ｄ２
と、この第２導電膜ｄ２の上部に形成した第３導電膜ｄ
３とで構成されている。ソース電極ＳＤ１の第３導電膜
ｄ３は第２導電膜ｄ２のＣｒ膜がストレスの増大から厚
く形成できず、ｉ型半導体層ＡＳの段差形状を乗り越え
られないので、このｉ型半導体層ＡＳを乗り越えるため
に構成されている。つまり、第３導電膜ｄ３は厚く形成
することでステップカバレッジを向上している。第３導
電膜ｄ３は厚く形成できるので、ソース電極ＳＤ１の抵
抗値（ドレイン電極ＳＤ２や映像信号線ＤＬについても
同様）の低減に大きく寄与している。
【００５９】《保護膜ＰＳＶ１》薄膜トランジスタＴＦ
Ｔおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が
設けられている。保護膜ＰＳＶ１は主に薄膜トランジス
タＴＦＴを湿気等から保護するために形成されており、
透明性が高くしかも耐湿性の良いものを使用する。保護
膜ＰＳＶ１はたとえばプラズマＣＶＤ装置で形成した酸
化シリコン膜や窒化シリコン膜で形成されており、１μ
ｍ程度の膜厚で形成する。
Ｔおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が
設けられている。保護膜ＰＳＶ１は主に薄膜トランジス
タＴＦＴを湿気等から保護するために形成されており、
透明性が高くしかも耐湿性の良いものを使用する。保護
膜ＰＳＶ１はたとえばプラズマＣＶＤ装置で形成した酸
化シリコン膜や窒化シリコン膜で形成されており、１μ
ｍ程度の膜厚で形成する。
【００６０】保護膜ＰＳＶ１は図１９に示すように、マ
トリクス部ＡＲの全体を囲むように形成され、周辺部は
外部接続端子ＤＴＭ，ＧＴＭを露出するよう除去され、
また上基板側ＳＵＢ２の共通電極ＣＯＭを下側基板ＳＵ
Ｂ１の外部接続端子接続用引出配線ＩＮＴに銀ペースト
ＡＧＰで接続する部分も除去されている。保護膜ＰＳＶ
１とゲート絶縁膜ＧＩの厚さ関係に関しては、前者は保
護効果を考え厚くされ、後者はトランジスタの相互コン
ダクタンスｇｍを薄くされる。従って図１９に示すよう
に、保護効果の高い保護膜ＰＳＶ１は周辺部もできるだ
け広い範囲に亘って保護するようゲート絶縁膜ＧＩより
も大きく形成されている。
トリクス部ＡＲの全体を囲むように形成され、周辺部は
外部接続端子ＤＴＭ，ＧＴＭを露出するよう除去され、
また上基板側ＳＵＢ２の共通電極ＣＯＭを下側基板ＳＵ
Ｂ１の外部接続端子接続用引出配線ＩＮＴに銀ペースト
ＡＧＰで接続する部分も除去されている。保護膜ＰＳＶ
１とゲート絶縁膜ＧＩの厚さ関係に関しては、前者は保
護効果を考え厚くされ、後者はトランジスタの相互コン
ダクタンスｇｍを薄くされる。従って図１９に示すよう
に、保護効果の高い保護膜ＰＳＶ１は周辺部もできるだ
け広い範囲に亘って保護するようゲート絶縁膜ＧＩより
も大きく形成されている。
【００６１】《遮光膜ＢＭ》上部透明ガラス基板ＳＵＢ
２側には、外部光（図３では上方からの光）がチャネル
形成領域として使用されるｉ型半導体層ＡＳに入射され
ないように、遮光膜ＢＭが設けられ、遮光膜ＢＭは図８
のハッチングに示すようなパターンとされている。な
お、図８は図２におけるＩＴＯ膜からなる第１導電膜ｄ
１、カラーフィルタＦＩＬおよび遮光膜ＢＭのみを描い
た平面図である。遮光膜ＢＭは光に対する遮蔽性が高い
たとえばアルミニウム膜やクロム膜等で形成されてお
り、この液晶表示装置ではクロム膜がスパッタリングで
１３００Å程度の膜厚に形成される。
２側には、外部光（図３では上方からの光）がチャネル
形成領域として使用されるｉ型半導体層ＡＳに入射され
ないように、遮光膜ＢＭが設けられ、遮光膜ＢＭは図８
のハッチングに示すようなパターンとされている。な
お、図８は図２におけるＩＴＯ膜からなる第１導電膜ｄ
１、カラーフィルタＦＩＬおよび遮光膜ＢＭのみを描い
た平面図である。遮光膜ＢＭは光に対する遮蔽性が高い
たとえばアルミニウム膜やクロム膜等で形成されてお
り、この液晶表示装置ではクロム膜がスパッタリングで
１３００Å程度の膜厚に形成される。
【００６２】従って、薄膜トランジスタＴＦＴ１、ＴＦ
Ｔ２のｉ型半導体層ＡＳは上下にある遮光膜ＢＭおよび
大き目のゲート電極ＧＴによってサンドイッチにされ、
その部分は外部の自然光やバックライト光が当たらなく
なる。遮光膜ＢＭは図８のハッチング部分で示すよう
に、画素の周囲に形成され、つまり遮光膜ＢＭは格子状
に形成され（ブラックマトリクス）、この格子で１画素
の有効表示領域が仕切られている。従って、各画素の輪
郭が遮光膜ＢＭによってはっきりとし、コントラストが
向上する。つまり、遮光膜ＢＭはｉ型半導体層ＡＳに対
する遮光とブラックマトリクスとの２つの機能をもつ。
Ｔ２のｉ型半導体層ＡＳは上下にある遮光膜ＢＭおよび
大き目のゲート電極ＧＴによってサンドイッチにされ、
その部分は外部の自然光やバックライト光が当たらなく
なる。遮光膜ＢＭは図８のハッチング部分で示すよう
に、画素の周囲に形成され、つまり遮光膜ＢＭは格子状
に形成され（ブラックマトリクス）、この格子で１画素
の有効表示領域が仕切られている。従って、各画素の輪
郭が遮光膜ＢＭによってはっきりとし、コントラストが
向上する。つまり、遮光膜ＢＭはｉ型半導体層ＡＳに対
する遮光とブラックマトリクスとの２つの機能をもつ。
【００６３】また、透明画素電極ＩＴＯ１のラビング方
向の根本側のエッジ部に対向する部分（図２右下部分）
が遮光膜ＢＭによって遮光されているから、上記部分に
ドメインが発生したとしても、ドメインが見えないの
で、表示特性が劣化することはない。
向の根本側のエッジ部に対向する部分（図２右下部分）
が遮光膜ＢＭによって遮光されているから、上記部分に
ドメインが発生したとしても、ドメインが見えないの
で、表示特性が劣化することはない。
【００６４】なお、バックライトを上部透明ガラス基板
ＳＵＢ２側に取り付け、下部透明ガラス基板ＳＵＢ１を
観察側（外部露出側）とすることもできる。
ＳＵＢ２側に取り付け、下部透明ガラス基板ＳＵＢ１を
観察側（外部露出側）とすることもできる。
【００６５】遮光膜ＢＭは周辺部にも図１８に示すよう
に額縁状のパターンに形成され、そのパターンはドット
状に複数の開口を設けた図８に示すマトリクス部のパタ
ーンと連続して形成されている。周辺部の遮光膜ＢＭは
図１８〜図２１に示すように、シール部ＳＬの外側に延
長され、パソコン等の実装機に起因する反射光等の漏れ
光がマトリクス部に入り込むのを防いでいる。他方、こ
の遮光膜ＢＭは基板ＳＵＢ２の縁よりも約０．３〜１．
０ｍｍ程内側に留められ、基板ＳＵＢ２の切断領域を避
けて形成されている。
に額縁状のパターンに形成され、そのパターンはドット
状に複数の開口を設けた図８に示すマトリクス部のパタ
ーンと連続して形成されている。周辺部の遮光膜ＢＭは
図１８〜図２１に示すように、シール部ＳＬの外側に延
長され、パソコン等の実装機に起因する反射光等の漏れ
光がマトリクス部に入り込むのを防いでいる。他方、こ
の遮光膜ＢＭは基板ＳＵＢ２の縁よりも約０．３〜１．
０ｍｍ程内側に留められ、基板ＳＵＢ２の切断領域を避
けて形成されている。
【００６６】《カラーフィルタＦＩＬ》カラーフィルタ
ＦＩＬはアクリル樹脂等の樹脂材料で形成される染色基
材に染料を着色して構成されている。カラーフィルタＦ
ＩＬは画素に対向する位置にストライプ状に形成され
（図９）、染め分けられている（図９は図５の第１導電
膜膜ｄ１、遮光膜ＢＭおよびカラーフィルタＦＩＬのみ
を描いたもので、Ｂ、Ｒ、Ｇの各カラーフィルターＦＩ
Ｌはそれぞれ、４５°、１３５°、クロスのハッチを施
してある）。カラーフィルタＦＩＬは図８，９に示すよ
うに透明画素電極ＩＴＯ１の全てを覆うように大き目に
形成され、遮光膜ＢＭはカラーフィルタＦＩＬおよび透
明画素電極ＩＴＯ１のエッジ部分と重なるよう透明画素
電極ＩＴＯ１の周縁部より内側に形成されている。
ＦＩＬはアクリル樹脂等の樹脂材料で形成される染色基
材に染料を着色して構成されている。カラーフィルタＦ
ＩＬは画素に対向する位置にストライプ状に形成され
（図９）、染め分けられている（図９は図５の第１導電
膜膜ｄ１、遮光膜ＢＭおよびカラーフィルタＦＩＬのみ
を描いたもので、Ｂ、Ｒ、Ｇの各カラーフィルターＦＩ
Ｌはそれぞれ、４５°、１３５°、クロスのハッチを施
してある）。カラーフィルタＦＩＬは図８，９に示すよ
うに透明画素電極ＩＴＯ１の全てを覆うように大き目に
形成され、遮光膜ＢＭはカラーフィルタＦＩＬおよび透
明画素電極ＩＴＯ１のエッジ部分と重なるよう透明画素
電極ＩＴＯ１の周縁部より内側に形成されている。
【００６７】カラーフィルタＦＩＬは次のように形成す
ることができる。まず、上部透明ガラス基板ＳＵＢ２の
表面に染色基材を形成し、フォトリソグラフィ技術で赤
色フィルタ形成領域以外の染色基材を除去する。この
後、染色基材を赤色染料で染め、固着処理を施し、赤色
フィルタＲを形成する。つぎに、同様な工程を施すこと
によって、緑色フィルタＧ、青色フィルタＢを順次形成
する。
ることができる。まず、上部透明ガラス基板ＳＵＢ２の
表面に染色基材を形成し、フォトリソグラフィ技術で赤
色フィルタ形成領域以外の染色基材を除去する。この
後、染色基材を赤色染料で染め、固着処理を施し、赤色
フィルタＲを形成する。つぎに、同様な工程を施すこと
によって、緑色フィルタＧ、青色フィルタＢを順次形成
する。
【００６８】《保護膜ＰＳＶ２》保護膜ＰＳＶ２はカラ
ーフィルタＦＩＬを異なる色に染め分けた染料が液晶Ｌ
Ｃに漏れることを防止するために設けられている。保護
膜ＰＳＶ２はたとえばアクリル樹脂、エポキシ樹脂等の
透明樹脂材料で形成されている。
ーフィルタＦＩＬを異なる色に染め分けた染料が液晶Ｌ
Ｃに漏れることを防止するために設けられている。保護
膜ＰＳＶ２はたとえばアクリル樹脂、エポキシ樹脂等の
透明樹脂材料で形成されている。
【００６９】《共通透明画素電極ＩＴＯ２》共通透明画
素電極ＩＴＯ２は、下部透明ガラス基板ＳＵＢ１側に画
素ごとに設けられた透明画素電極ＩＴＯ１に対向し、液
晶ＬＣの光学的な状態は各画素電極ＩＴＯ１と共通透明
画素電極ＩＴＯ２との間の電位差（電界）に応答して変
化する。この共通透明画素電極ＩＴＯ２にはコモン電圧
Ｖcomが印加されるように構成されている。本実施例で
は、コモン電圧Ｖcomは映像信号線ＤＬに印加されるロ
ウレベルの駆動電圧Ｖｄminとハイレベルの駆動電圧Ｖ
ｄmaxとの中間電位に設定されるが、映像信号駆動回路
で使用される集積回路の電源電圧を約半分に低減したい
場合は、交流電圧を印加すれば良い。なお、共通透明画
素電極ＩＴＯ２の平面形状は図１８、図１９を参照され
たい。
素電極ＩＴＯ２は、下部透明ガラス基板ＳＵＢ１側に画
素ごとに設けられた透明画素電極ＩＴＯ１に対向し、液
晶ＬＣの光学的な状態は各画素電極ＩＴＯ１と共通透明
画素電極ＩＴＯ２との間の電位差（電界）に応答して変
化する。この共通透明画素電極ＩＴＯ２にはコモン電圧
Ｖcomが印加されるように構成されている。本実施例で
は、コモン電圧Ｖcomは映像信号線ＤＬに印加されるロ
ウレベルの駆動電圧Ｖｄminとハイレベルの駆動電圧Ｖ
ｄmaxとの中間電位に設定されるが、映像信号駆動回路
で使用される集積回路の電源電圧を約半分に低減したい
場合は、交流電圧を印加すれば良い。なお、共通透明画
素電極ＩＴＯ２の平面形状は図１８、図１９を参照され
たい。
【００７０】《ゲート端子部》図１０は表示マトリクス
の走査信号線ＧＬからその外部接続端子ＧＴＭまでの接
続構造を示す図であり、（Ａ）は平面であり（Ｂ）は
（Ａ）のＢ−Ｂ切断線における断面を示している。な
お、同図は図１９下方付近に対応し、斜め配線の部分は
便宜状一直線状で表した。
の走査信号線ＧＬからその外部接続端子ＧＴＭまでの接
続構造を示す図であり、（Ａ）は平面であり（Ｂ）は
（Ａ）のＢ−Ｂ切断線における断面を示している。な
お、同図は図１９下方付近に対応し、斜め配線の部分は
便宜状一直線状で表した。
【００７１】ＡＯは写真処理用のマスクパターン、言い
換えれば選択的陽極酸化のホトレジストパターンであ
る。従って、このホトレジストは陽極酸化後除去され、
図に示すパターンＡＯは完成品としては残らないが、ゲ
ート配線ＧＬには断面図に示すように酸化膜ＡＯＦが選
択的に形成されるのでその軌跡が残る。平面図におい
て、ホトレジストの境界線ＡＯを基準にして左側はレジ
ストで覆い陽極酸化をしない領域、右側はレジストから
露出され陽極酸化される領域である。陽極酸化されたＡ
Ｌ層ｇ２は表面にその酸化物Ａｌ2Ｏ3膜ＡＯＦが形成さ
れ下方の導電部は体積が減少する。勿論、陽極酸化はそ
の導電部が残るように適切な時間、電圧などを設定して
行われる。マスクパターンＡＯは走査線ＧＬに単一の直
線では交差せず、クランク状に折れ曲がって交差させて
いる。
換えれば選択的陽極酸化のホトレジストパターンであ
る。従って、このホトレジストは陽極酸化後除去され、
図に示すパターンＡＯは完成品としては残らないが、ゲ
ート配線ＧＬには断面図に示すように酸化膜ＡＯＦが選
択的に形成されるのでその軌跡が残る。平面図におい
て、ホトレジストの境界線ＡＯを基準にして左側はレジ
ストで覆い陽極酸化をしない領域、右側はレジストから
露出され陽極酸化される領域である。陽極酸化されたＡ
Ｌ層ｇ２は表面にその酸化物Ａｌ2Ｏ3膜ＡＯＦが形成さ
れ下方の導電部は体積が減少する。勿論、陽極酸化はそ
の導電部が残るように適切な時間、電圧などを設定して
行われる。マスクパターンＡＯは走査線ＧＬに単一の直
線では交差せず、クランク状に折れ曲がって交差させて
いる。
【００７２】図中ＡＬ層ｇ２は、判り易くするためハッ
チを施してあるが、陽極化成されない領域は櫛状にパタ
ーニングされている。これは、Ａｌ層の幅が広いと表面
にホイスカが発生するので、１本１本の幅は狭くし、そ
れらを複数本並列に束ねた構成とすることにより、ホイ
スカの発生を防ぎつつ、断線の確率や導電率の犠牲を最
低限に押さえる狙いである。従って、本例では櫛の根本
に相当する部分もマスクＡＯに沿ってずらしている。
チを施してあるが、陽極化成されない領域は櫛状にパタ
ーニングされている。これは、Ａｌ層の幅が広いと表面
にホイスカが発生するので、１本１本の幅は狭くし、そ
れらを複数本並列に束ねた構成とすることにより、ホイ
スカの発生を防ぎつつ、断線の確率や導電率の犠牲を最
低限に押さえる狙いである。従って、本例では櫛の根本
に相当する部分もマスクＡＯに沿ってずらしている。
【００７３】ゲート端子ＧＴＭは酸化珪素ＳＩＯ層と接
着性が良くＡｌ等よりも耐電触性の高いＣｒ層ｇ１と、
更にその表面を保護し画素電極ＩＴＯ１と同レベル（同
層、同時形成）の透明導電層ｄ１とで構成されている。
なお、ゲート絶縁膜ＧＩ上及びその側面部に形成された
導電層ｄ２及びｄ３は、導電層ｄ３やｄ２のエッチング
時ピンホール等が原因で導電層ｇ２やｇ１が一緒にエッ
チングされないようその領域をホトレジストで覆ってい
た結果として残っているものである。又、ゲート絶縁膜
ＧＩを乗り越えて右方向に延長されたＩＴＯ層ｄ１は同
様な対策を更に万全とさせたものである。
着性が良くＡｌ等よりも耐電触性の高いＣｒ層ｇ１と、
更にその表面を保護し画素電極ＩＴＯ１と同レベル（同
層、同時形成）の透明導電層ｄ１とで構成されている。
なお、ゲート絶縁膜ＧＩ上及びその側面部に形成された
導電層ｄ２及びｄ３は、導電層ｄ３やｄ２のエッチング
時ピンホール等が原因で導電層ｇ２やｇ１が一緒にエッ
チングされないようその領域をホトレジストで覆ってい
た結果として残っているものである。又、ゲート絶縁膜
ＧＩを乗り越えて右方向に延長されたＩＴＯ層ｄ１は同
様な対策を更に万全とさせたものである。
【００７４】平面図において、ゲート絶縁膜ＧＩはその
境界線よりも右側に、保護膜ＰＳＶ１もその境界線より
も右側に形成されており、左端に位置する端子部ＧＴＭ
はそれらから露出し外部回路との電気的接触ができるよ
うになっている。図では、ゲート線ＧＬとゲート端子の
一つの対のみが示されているが、実際はこのような対が
図１９に示すように上下に複数本並べられ端子群Ｔｇ
（図１８、図１９）が構成され、ゲート端子の左端は、
製造過程では、基板の切断領域ＣＴ１を越えて延長され
配線ＳＨｇによって短絡される。製造過程におけるこの
ような短絡線ＳＨｇは陽極化成時の給電と、配向膜ＯＲ
Ｉ１のラビング時等の静電破壊防止に役立つ。
境界線よりも右側に、保護膜ＰＳＶ１もその境界線より
も右側に形成されており、左端に位置する端子部ＧＴＭ
はそれらから露出し外部回路との電気的接触ができるよ
うになっている。図では、ゲート線ＧＬとゲート端子の
一つの対のみが示されているが、実際はこのような対が
図１９に示すように上下に複数本並べられ端子群Ｔｇ
（図１８、図１９）が構成され、ゲート端子の左端は、
製造過程では、基板の切断領域ＣＴ１を越えて延長され
配線ＳＨｇによって短絡される。製造過程におけるこの
ような短絡線ＳＨｇは陽極化成時の給電と、配向膜ＯＲ
Ｉ１のラビング時等の静電破壊防止に役立つ。
【００７５】《ドレイン端子ＤＴＭ》図１１は映像信号
線ＤＬからその外部接続端子ＤＴＭまでの接続を示す図
であり、（Ａ）はその平面を示し、（Ｂ）は（Ａ）のＢ
−Ｂ切断線における断面を示す。なお、同図は図１９右
上付近に対応し、図面の向きは便宜上変えてあるが右端
方向が基板ＳＵＢ１の上端部（又は下端部）に該当す
る。
線ＤＬからその外部接続端子ＤＴＭまでの接続を示す図
であり、（Ａ）はその平面を示し、（Ｂ）は（Ａ）のＢ
−Ｂ切断線における断面を示す。なお、同図は図１９右
上付近に対応し、図面の向きは便宜上変えてあるが右端
方向が基板ＳＵＢ１の上端部（又は下端部）に該当す
る。
【００７６】ＴＳＴｄは検査端子でありここには外部回
路は接続されないが、プローブ針等を接触できるよう配
線部より幅が広げられている。同様に、ドレイン端子Ｄ
ＴＭも外部回路との接続ができるよう配線部より幅が広
げられている。検査端子ＴＳＴｄと外部接続ドレイン端
子ＤＴＭは上下方向に千鳥状に複数交互に配列され、検
査端子ＴＳＴｄは図に示すとおり基板ＳＵＢ１の端部に
到達することなく終端しているが、ドレイン端子ＤＴＭ
は、図１９に示すように端子群Ｔｄ（添字省略）を構成
し基板ＳＵＢ１の切断線ＣＴ１を越えて更に延長され、
製造過程中は静電破壊防止のためその全てが互いに配線
ＳＨｄによって短絡される。検査端子ＴＳＴｄが存在す
る映像信号線ＤＬのマトリクスを挟んで反対側にはドレ
イン接続端子が接続され、逆にドレイン接続端子ＤＴＭ
が存在する映像信号線ＤＬのマトリクスを挟んで反対側
には検査端子が接続される。
路は接続されないが、プローブ針等を接触できるよう配
線部より幅が広げられている。同様に、ドレイン端子Ｄ
ＴＭも外部回路との接続ができるよう配線部より幅が広
げられている。検査端子ＴＳＴｄと外部接続ドレイン端
子ＤＴＭは上下方向に千鳥状に複数交互に配列され、検
査端子ＴＳＴｄは図に示すとおり基板ＳＵＢ１の端部に
到達することなく終端しているが、ドレイン端子ＤＴＭ
は、図１９に示すように端子群Ｔｄ（添字省略）を構成
し基板ＳＵＢ１の切断線ＣＴ１を越えて更に延長され、
製造過程中は静電破壊防止のためその全てが互いに配線
ＳＨｄによって短絡される。検査端子ＴＳＴｄが存在す
る映像信号線ＤＬのマトリクスを挟んで反対側にはドレ
イン接続端子が接続され、逆にドレイン接続端子ＤＴＭ
が存在する映像信号線ＤＬのマトリクスを挟んで反対側
には検査端子が接続される。
【００７７】ドレイン接続端子ＤＴＭは前述したゲート
端子ＧＴＭと同様な理由でＣｒ層ｇ１及びＩＴＯ層ｄ１
の２層で形成されており、ゲート絶縁膜ＧＩを除去した
部分で映像信号線ＤＬと接続されている。ゲート絶縁膜
ＧＩの端部上に形成された半導体層ＡＳはゲート絶縁膜
ＧＩの縁をテーパ状にエッチングするためのものであ
る。端子ＤＴＭ上では外部回路との接続を行うため保護
膜ＰＳＶ１は勿論のこと取り除かれている。ＡＯは前述
した陽極酸化マスクでありその境界線はマトリクス全体
をを大きく囲むように形成され、図ではその境界線から
左側がマスクで覆われるが、この図で覆われない部分に
は層ｇ２が存在しないのでこのパターンは直接は関係し
ない。
端子ＧＴＭと同様な理由でＣｒ層ｇ１及びＩＴＯ層ｄ１
の２層で形成されており、ゲート絶縁膜ＧＩを除去した
部分で映像信号線ＤＬと接続されている。ゲート絶縁膜
ＧＩの端部上に形成された半導体層ＡＳはゲート絶縁膜
ＧＩの縁をテーパ状にエッチングするためのものであ
る。端子ＤＴＭ上では外部回路との接続を行うため保護
膜ＰＳＶ１は勿論のこと取り除かれている。ＡＯは前述
した陽極酸化マスクでありその境界線はマトリクス全体
をを大きく囲むように形成され、図ではその境界線から
左側がマスクで覆われるが、この図で覆われない部分に
は層ｇ２が存在しないのでこのパターンは直接は関係し
ない。
【００７８】マトリクス部からドレイン端子部ＤＴＭま
での引出配線は図２０の（Ｃ）部にも示されるように、
ドレイン端子部ＤＴＭと同じレベルの層ｄ１，ｇ１のす
ぐ上に映像信号線ＤＬと同じレベルの層ｄ２，ｄ３がシ
ールパターンＳＬの途中まで積層された構造になってい
るが、これは断線の確率を最小限に押さえ、電触し易い
Ａｌ層ｄ３を保護膜ＰＳＶ１やシールパターンＳＬでで
きるだけ保護する狙いである。
での引出配線は図２０の（Ｃ）部にも示されるように、
ドレイン端子部ＤＴＭと同じレベルの層ｄ１，ｇ１のす
ぐ上に映像信号線ＤＬと同じレベルの層ｄ２，ｄ３がシ
ールパターンＳＬの途中まで積層された構造になってい
るが、これは断線の確率を最小限に押さえ、電触し易い
Ａｌ層ｄ３を保護膜ＰＳＶ１やシールパターンＳＬでで
きるだけ保護する狙いである。
【００７９】《保持容量素子Ｃaddの構造》透明画素電
極ＩＴＯ１は、薄膜トランジスタＴＦＴと接続される端
部と反対側の端部において、隣りの走査信号線ＧＬと重
なるように形成されている。この重ね合わせは、図２、
図４からも明らかなように、透明画素電極ＩＴＯ１を一
方の電極ＰＬ２とし、隣りの走査信号線ＧＬを他方の電
極ＰＬ１とする保持容量素子（静電容量素子）Ｃaddを
構成する。この保持容量素子Ｃaddの誘電体膜は、薄膜
トランジスタＴＦＴのゲート絶縁膜として使用される絶
縁膜ＧＩおよび陽極酸化膜ＡＯＦで構成されている。
極ＩＴＯ１は、薄膜トランジスタＴＦＴと接続される端
部と反対側の端部において、隣りの走査信号線ＧＬと重
なるように形成されている。この重ね合わせは、図２、
図４からも明らかなように、透明画素電極ＩＴＯ１を一
方の電極ＰＬ２とし、隣りの走査信号線ＧＬを他方の電
極ＰＬ１とする保持容量素子（静電容量素子）Ｃaddを
構成する。この保持容量素子Ｃaddの誘電体膜は、薄膜
トランジスタＴＦＴのゲート絶縁膜として使用される絶
縁膜ＧＩおよび陽極酸化膜ＡＯＦで構成されている。
【００８０】保持容量素子Ｃaddは、図６からも明らか
なように、走査信号線ＧＬの第２導電膜ｇ２の幅を広げ
た部分に形成されている。なお、映像信号線ＤＬと交差
する部分の第２導電膜ｇ２は映像信号線ＤＬとの短絡の
確率を小さくするため細くされている。
なように、走査信号線ＧＬの第２導電膜ｇ２の幅を広げ
た部分に形成されている。なお、映像信号線ＤＬと交差
する部分の第２導電膜ｇ２は映像信号線ＤＬとの短絡の
確率を小さくするため細くされている。
【００８１】保持容量素子Ｃaddの電極ＰＬ１の段差部
において透明画素電極ＩＴＯ１が断線しても、その段差
をまたがるように形成された第２導電膜ｄ２および第３
導電膜ｄ３で構成された島領域によってその不良は補償
される。
において透明画素電極ＩＴＯ１が断線しても、その段差
をまたがるように形成された第２導電膜ｄ２および第３
導電膜ｄ３で構成された島領域によってその不良は補償
される。
【００８２】《表示装置全体等価回路》表示マトリクス
部の等価回路とその周辺回路の結線図を図１２に示す。
同図は回路図ではあるが、実際の幾何学的配置に対応し
て描かれている。ＡＲは複数の画素を二次元状に配列し
たマトリクス・アレイである。
部の等価回路とその周辺回路の結線図を図１２に示す。
同図は回路図ではあるが、実際の幾何学的配置に対応し
て描かれている。ＡＲは複数の画素を二次元状に配列し
たマトリクス・アレイである。
【００８３】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１，２，３，…，endは走査タイミングの順序に従って
付加されている。
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１，２，３，…，endは走査タイミングの順序に従って
付加されている。
【００８４】映像信号線Ｘ（添字省略）は上側の映像信
号駆動回路Ｈｅに接続されている。すなわち、映像信号
線Ｘは、走査信号線Ｙと同様に、液晶表示パネルＰＮＬ
の片側のみに端子が引き出されている。
号駆動回路Ｈｅに接続されている。すなわち、映像信号
線Ｘは、走査信号線Ｙと同様に、液晶表示パネルＰＮＬ
の片側のみに端子が引き出されている。
【００８５】走査信号線Ｙ（添字省略）は垂直走査回路
Ｖに接続されている。
Ｖに接続されている。
【００８６】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。
【００８７】《保持容量素子Ｃaddの等価回路とその動
作》図２に示される画素の等価回路を図１３に示す。図
１３において、Ｃgsは薄膜トランジスタＴＦＴのゲート
電極ＧＴとソース電極ＳＤ１との間に形成される寄生容
量である。寄生容量Ｃgsの誘電体膜は絶縁膜ＧＩおよび
陽極酸化膜ＡＯＦである。Ｃpixは透明画素電極ＩＴＯ
１（ＰＩＸ）と共通透明画素電極ＩＴＯ２（ＣＯＭ）と
の間に形成される液晶容量である。液晶容量Ｃpixの誘
電体膜は液晶ＬＣ、保護膜ＰＳＶ１および配向膜ＯＲＩ
１、ＯＲＩ２である。Ｖlcは中点電位である。
作》図２に示される画素の等価回路を図１３に示す。図
１３において、Ｃgsは薄膜トランジスタＴＦＴのゲート
電極ＧＴとソース電極ＳＤ１との間に形成される寄生容
量である。寄生容量Ｃgsの誘電体膜は絶縁膜ＧＩおよび
陽極酸化膜ＡＯＦである。Ｃpixは透明画素電極ＩＴＯ
１（ＰＩＸ）と共通透明画素電極ＩＴＯ２（ＣＯＭ）と
の間に形成される液晶容量である。液晶容量Ｃpixの誘
電体膜は液晶ＬＣ、保護膜ＰＳＶ１および配向膜ＯＲＩ
１、ＯＲＩ２である。Ｖlcは中点電位である。
【００８８】保持容量素子Ｃaddは、薄膜トランジスタ
ＴＦＴがスイッチングするとき、中点電位（画素電極電
位）Ｖlcに対するゲート電位変化ΔＶgの影響を低減す
るように働く。この様子を式で表すと、次式のようにな
る。
ＴＦＴがスイッチングするとき、中点電位（画素電極電
位）Ｖlcに対するゲート電位変化ΔＶgの影響を低減す
るように働く。この様子を式で表すと、次式のようにな
る。
【００８９】 ΔＶlc＝{Ｃgs/(Ｃgs+Ｃadd+Ｃpix)}×ΔＶg ここで、ΔＶlcはΔＶgによる中点電位の変化分を表わ
す。この変化分ΔＶlcは液晶ＬＣに加わる直流成分の原
因となるが、保持容量Ｃaddを大きくすればする程、そ
の値を小さくすることができる。また、保持容量素子Ｃ
addは放電時間を長くする作用もあり、薄膜トランジス
タＴＦＴがオフした後の映像情報を長く蓄積する。液晶
ＬＣに印加される直流成分の低減は、液晶ＬＣの寿命を
向上し、液晶表示画面の切り替え時に前の画像が残るい
わゆる焼き付きを低減することができる。
す。この変化分ΔＶlcは液晶ＬＣに加わる直流成分の原
因となるが、保持容量Ｃaddを大きくすればする程、そ
の値を小さくすることができる。また、保持容量素子Ｃ
addは放電時間を長くする作用もあり、薄膜トランジス
タＴＦＴがオフした後の映像情報を長く蓄積する。液晶
ＬＣに印加される直流成分の低減は、液晶ＬＣの寿命を
向上し、液晶表示画面の切り替え時に前の画像が残るい
わゆる焼き付きを低減することができる。
【００９０】前述したように、ゲート電極ＧＴはｉ型半
導体層ＡＳを完全に覆うよう大きくされている分、ソー
ス電極ＳＤ１、ドレイン電極ＳＤ２とのオーバラップ面
積が増え、従って寄生容量Ｃgsが大きくなり、中点電位
Ｖlcはゲート（走査）信号Ｖgの影響を受け易くなると
いう逆効果が生じる。しかし、保持容量素子Ｃaddを設
けることによりこのデメリットも解消することができ
る。
導体層ＡＳを完全に覆うよう大きくされている分、ソー
ス電極ＳＤ１、ドレイン電極ＳＤ２とのオーバラップ面
積が増え、従って寄生容量Ｃgsが大きくなり、中点電位
Ｖlcはゲート（走査）信号Ｖgの影響を受け易くなると
いう逆効果が生じる。しかし、保持容量素子Ｃaddを設
けることによりこのデメリットも解消することができ
る。
【００９１】保持容量素子Ｃaddの保持容量は、画素の
書込特性から、液晶容量Ｃpixに対して４〜８倍（４・Ｃ
pix＜Ｃadd＜８・Ｃpix）、寄生容量Ｃgsに対して８〜３
２倍（８・Ｃgs＜Ｃadd＜３２・Ｃgs）程度の値に設定す
る。
書込特性から、液晶容量Ｃpixに対して４〜８倍（４・Ｃ
pix＜Ｃadd＜８・Ｃpix）、寄生容量Ｃgsに対して８〜３
２倍（８・Ｃgs＜Ｃadd＜３２・Ｃgs）程度の値に設定す
る。
【００９２】《保持容量素子Ｃadd電極線の結線方法》
保持容量電極線としてのみ使用される初段の走査信号線
ＧＬ（Ｙ0）は、図１２に示すように、共通透明画素電
極ＩＴＯ２（Ｖcom）と同じ電位にする。図１９の例で
は、初段の走査信号線は端子ＧＴ０、引出線ＩＮＴ、端
子ＤＴ０及び外部配線を通じて共通電極ＣＯＭに短絡さ
れる。或いは、初段の保持容量電極線Ｙ 0は最終段の走
査信号線Ｙendに接続、Ｖcom以外の直流電位点（交流接
地点）に接続するかまたは垂直走査回路Ｖから１つ余分
に走査パルスＹ0を受けるように接続してもよい。
保持容量電極線としてのみ使用される初段の走査信号線
ＧＬ（Ｙ0）は、図１２に示すように、共通透明画素電
極ＩＴＯ２（Ｖcom）と同じ電位にする。図１９の例で
は、初段の走査信号線は端子ＧＴ０、引出線ＩＮＴ、端
子ＤＴ０及び外部配線を通じて共通電極ＣＯＭに短絡さ
れる。或いは、初段の保持容量電極線Ｙ 0は最終段の走
査信号線Ｙendに接続、Ｖcom以外の直流電位点（交流接
地点）に接続するかまたは垂直走査回路Ｖから１つ余分
に走査パルスＹ0を受けるように接続してもよい。
【００９３】《外部回路との接続構造》図２２は走査信
号駆動回路Ｖや映像信号駆動回路Ｈｅ，Ｈｏを構成す
る、集積回路チップＣＨＩがフレキシブル配線基板（通
称ＴＡＢ、Tape Automated Bonding）に搭載されたテー
プキャリアパッケージＴＣＰの断面構造を示す図であ
り、図２３はそれを液晶表示パネルの、本例では映像信
号回路用端子ＤＴＭに接続した状態を示す要部断面図で
ある。
号駆動回路Ｖや映像信号駆動回路Ｈｅ，Ｈｏを構成す
る、集積回路チップＣＨＩがフレキシブル配線基板（通
称ＴＡＢ、Tape Automated Bonding）に搭載されたテー
プキャリアパッケージＴＣＰの断面構造を示す図であ
り、図２３はそれを液晶表示パネルの、本例では映像信
号回路用端子ＤＴＭに接続した状態を示す要部断面図で
ある。
【００９４】同図において、ＴＢは集積回路ＣＨＩの入
力端子・配線部であり、ＴＭは集積回路ＣＨＩの出力端
子・配線部であり、例えばＣｕから成り、それぞれの内
側の先端部（通称インナーリード）には集積回路ＣＨＩ
のボンディングパッドＰＡＤがいわゆるフェースダウン
ボンディング法により接続される。端子ＴＢ，ＴＭの外
側の先端部（通称アウターリード）はそれぞれ半導体集
積回路チップＣＨＩの入力及び出力に対応し、半田付け
等によりＣＲＴ／ＴＦＴ変換回路・電源回路ＳＵＰに、
異方性導電膜ＡＣＦによって液晶表示パネルＰＮＬに接
続される。パッケージＴＣＰは、その先端部がパネルＰ
ＮＬ側の接続端子ＤＴＭを露出した保護膜ＰＳＶ１を覆
うようにパネルに接続されており、従って、外部接続端
子ＤＴＭ（ＧＴＭ）は保護膜ＰＳＶ１かパッケージＴＣ
Ｐの少なくとも一方で覆われるので電触に対して強くな
る。
力端子・配線部であり、ＴＭは集積回路ＣＨＩの出力端
子・配線部であり、例えばＣｕから成り、それぞれの内
側の先端部（通称インナーリード）には集積回路ＣＨＩ
のボンディングパッドＰＡＤがいわゆるフェースダウン
ボンディング法により接続される。端子ＴＢ，ＴＭの外
側の先端部（通称アウターリード）はそれぞれ半導体集
積回路チップＣＨＩの入力及び出力に対応し、半田付け
等によりＣＲＴ／ＴＦＴ変換回路・電源回路ＳＵＰに、
異方性導電膜ＡＣＦによって液晶表示パネルＰＮＬに接
続される。パッケージＴＣＰは、その先端部がパネルＰ
ＮＬ側の接続端子ＤＴＭを露出した保護膜ＰＳＶ１を覆
うようにパネルに接続されており、従って、外部接続端
子ＤＴＭ（ＧＴＭ）は保護膜ＰＳＶ１かパッケージＴＣ
Ｐの少なくとも一方で覆われるので電触に対して強くな
る。
【００９５】ＢＦ１はポリイミド等からなるベースフィ
ルムであり、ＳＲＳは半田付けの際半田が余計なところ
へつかないようにマスクするためのソルダレジスト膜で
ある。シールパターンＳＬの外側の上下ガラス基板の隙
間は洗浄後エポキシ樹脂ＥＰＸ等により保護され、パッ
ケージＴＣＰと上側基板ＳＵＢ２の間には更にシリコー
ン樹脂ＳＩＬが充填され保護が多重化されている。
ルムであり、ＳＲＳは半田付けの際半田が余計なところ
へつかないようにマスクするためのソルダレジスト膜で
ある。シールパターンＳＬの外側の上下ガラス基板の隙
間は洗浄後エポキシ樹脂ＥＰＸ等により保護され、パッ
ケージＴＣＰと上側基板ＳＵＢ２の間には更にシリコー
ン樹脂ＳＩＬが充填され保護が多重化されている。
【００９６】《製造方法》つぎに、上述した液晶表示装
置の基板ＳＵＢ１側の製造方法について図１４〜図１６
を参照して説明する。なお同図において、中央の文字は
工程名の略称であり、左側は図３に示す画素部分、右側
は図１０に示すゲート端子付近の断面形状でみた加工の
流れを示す。工程Ｄを除き工程Ａ〜工程Ｉは各写真処理
に対応して区分けしたもので、各工程のいずれの断面図
も写真処理後の加工が終わりフォトレジストを除去した
段階を示している。なお、写真処理とは本説明ではフォ
トレジストの塗布からマスクを使用した選択露光を経て
それを現像するまでの一連の作業を示すものとし、繰返
しの説明は避ける。以下区分けした工程に従って、説明
する。
置の基板ＳＵＢ１側の製造方法について図１４〜図１６
を参照して説明する。なお同図において、中央の文字は
工程名の略称であり、左側は図３に示す画素部分、右側
は図１０に示すゲート端子付近の断面形状でみた加工の
流れを示す。工程Ｄを除き工程Ａ〜工程Ｉは各写真処理
に対応して区分けしたもので、各工程のいずれの断面図
も写真処理後の加工が終わりフォトレジストを除去した
段階を示している。なお、写真処理とは本説明ではフォ
トレジストの塗布からマスクを使用した選択露光を経て
それを現像するまでの一連の作業を示すものとし、繰返
しの説明は避ける。以下区分けした工程に従って、説明
する。
【００９７】工程Ａ、図１４ ７０５９ガラス（商品名）からなる下部透明ガラス基板
ＳＵＢ１の両面に酸化シリコン膜ＳＩＯをディップ処理
により設けたのち、５００℃、６０分間のベークを行な
う。下部透明ガラス基板ＳＵＢ１上に膜厚が１１００Å
のクロムからなる第１導電膜ｇ１をスパッタリングによ
り設け、写真処理後、エッチング液として硝酸第２セリ
ウムアンモニウム溶液で第１導電膜ｇ１を選択的にエッ
チングする。それによって、ゲート端子ＧＴＭ、ドレイ
ン端子ＤＴＭ、ゲート端子ＧＴＭを接続する陽極酸化バ
スラインＳＨｇ、ドレイン端子ＤＴＭを短絡するバスラ
インＳＨｄ、陽極酸化バスラインＳＨｇに接続された陽
極酸化パッド（図示せず）を形成する。
ＳＵＢ１の両面に酸化シリコン膜ＳＩＯをディップ処理
により設けたのち、５００℃、６０分間のベークを行な
う。下部透明ガラス基板ＳＵＢ１上に膜厚が１１００Å
のクロムからなる第１導電膜ｇ１をスパッタリングによ
り設け、写真処理後、エッチング液として硝酸第２セリ
ウムアンモニウム溶液で第１導電膜ｇ１を選択的にエッ
チングする。それによって、ゲート端子ＧＴＭ、ドレイ
ン端子ＤＴＭ、ゲート端子ＧＴＭを接続する陽極酸化バ
スラインＳＨｇ、ドレイン端子ＤＴＭを短絡するバスラ
インＳＨｄ、陽極酸化バスラインＳＨｇに接続された陽
極酸化パッド（図示せず）を形成する。
【００９８】工程Ｂ、図１４ 膜厚が２８００ÅのＡｌ−Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓ
ｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃｕ等からなる第２導電膜ｇ２
をスパッタリングにより設ける。写真処理後、リン酸と
硝酸と氷酢酸との混酸液で第２導電膜ｇ２を選択的にエ
ッチングする。
ｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃｕ等からなる第２導電膜ｇ２
をスパッタリングにより設ける。写真処理後、リン酸と
硝酸と氷酢酸との混酸液で第２導電膜ｇ２を選択的にエ
ッチングする。
【００９９】工程Ｃ、図１４ 写真処理後（前述した陽極酸化マスクＡＯ形成後）、３
％酒石酸をアンモニアによりＰＨ６.２５±０.０５に調
整した溶液をエチレングリコール液で１：９に稀釈した
液からなる陽極酸化液中に基板ＳＵＢ１を浸漬し、化成
電流密度が０.５ｍＡ／ｃｍ2になるように調整する（定
電流化成）。次に所定のＡｌ2Ｏ3膜厚が得られるのに必
要な化成電圧１２５Ｖに達するまで陽極酸化を行う。そ
の後この状態で数１０分保持することが望ましい（定電
圧化成）。これは均一なＡｌ2Ｏ3膜を得る上で大事なこ
とである。それによって、導電膜ｇ２を陽極酸化され、
走査信号線ＧＬ、ゲート電極ＧＴおよび電極ＰＬ１上に
膜厚が１８００Åの陽極酸化膜ＡＯＦが形成される 工程Ｄ、図１５ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が２０００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して、膜厚が３００ÅのＮ(＋)型非晶質Ｓｉ膜を設
ける。
％酒石酸をアンモニアによりＰＨ６.２５±０.０５に調
整した溶液をエチレングリコール液で１：９に稀釈した
液からなる陽極酸化液中に基板ＳＵＢ１を浸漬し、化成
電流密度が０.５ｍＡ／ｃｍ2になるように調整する（定
電流化成）。次に所定のＡｌ2Ｏ3膜厚が得られるのに必
要な化成電圧１２５Ｖに達するまで陽極酸化を行う。そ
の後この状態で数１０分保持することが望ましい（定電
圧化成）。これは均一なＡｌ2Ｏ3膜を得る上で大事なこ
とである。それによって、導電膜ｇ２を陽極酸化され、
走査信号線ＧＬ、ゲート電極ＧＴおよび電極ＰＬ１上に
膜厚が１８００Åの陽極酸化膜ＡＯＦが形成される 工程Ｄ、図１５ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が２０００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して、膜厚が３００ÅのＮ(＋)型非晶質Ｓｉ膜を設
ける。
【０１００】工程Ｅ、図１５ 写真処理後、ドライエッチングガスとしてＳＦ6、ＣＣ
ｌ4を使用してＮ(＋)型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ
膜を選択的にエッチングすることにより、ｉ型半導体層
ＡＳの島を形成する。
ｌ4を使用してＮ(＋)型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ
膜を選択的にエッチングすることにより、ｉ型半導体層
ＡＳの島を形成する。
【０１０１】工程Ｆ、図１５ 写真処理後、ドライエッチングガスとしてＳＦ6を使用
して、窒化Ｓｉ膜を選択的にエッチングする。
して、窒化Ｓｉ膜を選択的にエッチングする。
【０１０２】工程Ｇ、図１６ 膜厚が１４００ÅのＩＴＯ膜からなる第１導電膜ｄ１を
スパッタリングにより設ける。写真処理後、エッチング
液として塩酸と硝酸との混酸液で第１導電膜ｄ１を選択
的にエッチングすることにより、ゲート端子ＧＴＭ、ド
レイン端子ＤＴＭの最上層および透明画素電極ＩＴＯ１
を形成する。
スパッタリングにより設ける。写真処理後、エッチング
液として塩酸と硝酸との混酸液で第１導電膜ｄ１を選択
的にエッチングすることにより、ゲート端子ＧＴＭ、ド
レイン端子ＤＴＭの最上層および透明画素電極ＩＴＯ１
を形成する。
【０１０３】工程Ｈ、図１６ 膜厚が６００ÅのＣｒからなる第２導電膜ｄ２をスパッ
タリングにより設け、さらに膜厚が４０００ÅのＡｌ−
Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃ
ｕ等からなる第３導電膜ｄ３をスパッタリングにより設
ける。写真処理後、第３導電膜ｄ３を工程Ｂと同様な液
でエッチングし、第２導電膜ｄ２を工程Ａと同様な液で
エッチングし、映像信号線ＤＬ、ソース電極ＳＤ１、ド
レイン電極ＳＤ２を形成する。つぎに、ドライエッチン
グ装置にＣＣｌ4、ＳＦ6を導入して、Ｎ(＋)型非晶質Ｓ
ｉ膜をエッチングすることにより、ソースとドレイン間
のＮ(＋)型半導体層ｄ０を選択的に除去する。
タリングにより設け、さらに膜厚が４０００ÅのＡｌ−
Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃ
ｕ等からなる第３導電膜ｄ３をスパッタリングにより設
ける。写真処理後、第３導電膜ｄ３を工程Ｂと同様な液
でエッチングし、第２導電膜ｄ２を工程Ａと同様な液で
エッチングし、映像信号線ＤＬ、ソース電極ＳＤ１、ド
レイン電極ＳＤ２を形成する。つぎに、ドライエッチン
グ装置にＣＣｌ4、ＳＦ6を導入して、Ｎ(＋)型非晶質Ｓ
ｉ膜をエッチングすることにより、ソースとドレイン間
のＮ(＋)型半導体層ｄ０を選択的に除去する。
【０１０４】工程Ｉ、図１６ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が１μｍの窒化Ｓｉ膜を設け
る。写真処理後、ドライエッチングガスとしてＳＦ6を
使用した写真蝕刻技術で窒化Ｓｉ膜を選択的にエッチン
グすることによって、保護膜ＰＳＶ１を形成する。
素ガスを導入して、膜厚が１μｍの窒化Ｓｉ膜を設け
る。写真処理後、ドライエッチングガスとしてＳＦ6を
使用した写真蝕刻技術で窒化Ｓｉ膜を選択的にエッチン
グすることによって、保護膜ＰＳＶ１を形成する。
【０１０５】《液晶表示モジュールの全体構成》図１
は、液晶表示モジュールＭＤＬの分解斜視図であり、各
構成部品の具体的な構成は図２４〜図４５に示す。
は、液晶表示モジュールＭＤＬの分解斜視図であり、各
構成部品の具体的な構成は図２４〜図４５に示す。
【０１０６】ＳＨＤは金属板から成るシールドケース
（メタルフレームとも称す）、ＷＤは表示窓、ＩＮＳ１
〜３は絶縁シート、ＰＣＢ１〜３は回路基板（ＰＣＢ１
はドレイン側回路基板、ＰＣＢ２はゲート側回路基板、
ＰＣＢ３はインターフェイス回路基板）、ＪＮは回路基
板ＰＣＢ１〜３どうしを電気的に接続するジョイナ、Ｔ
ＣＰ１、ＴＣＰ２はテープキャリアパッケージ、ＰＮＬ
は液晶表示パネル、ＧＣはゴムクッション、ＩＬＳは遮
光スペーサ、ＰＲＳはプリズムシート、ＳＰＳは拡散シ
ート、ＧＬＢは導光板、ＲＦＳは反射シート、ＭＣＡは
一体成型により形成された下側ケース（モールドケー
ス）、ＬＰは蛍光管、ＬＰＣはランプケーブル、ＧＢは
蛍光管ＬＰを支持するゴムブッシュであり、図に示すよ
うな上下の配置関係で各部材が積み重ねられて液晶表示
モジュールＭＤＬが組み立てられる。
（メタルフレームとも称す）、ＷＤは表示窓、ＩＮＳ１
〜３は絶縁シート、ＰＣＢ１〜３は回路基板（ＰＣＢ１
はドレイン側回路基板、ＰＣＢ２はゲート側回路基板、
ＰＣＢ３はインターフェイス回路基板）、ＪＮは回路基
板ＰＣＢ１〜３どうしを電気的に接続するジョイナ、Ｔ
ＣＰ１、ＴＣＰ２はテープキャリアパッケージ、ＰＮＬ
は液晶表示パネル、ＧＣはゴムクッション、ＩＬＳは遮
光スペーサ、ＰＲＳはプリズムシート、ＳＰＳは拡散シ
ート、ＧＬＢは導光板、ＲＦＳは反射シート、ＭＣＡは
一体成型により形成された下側ケース（モールドケー
ス）、ＬＰは蛍光管、ＬＰＣはランプケーブル、ＧＢは
蛍光管ＬＰを支持するゴムブッシュであり、図に示すよ
うな上下の配置関係で各部材が積み重ねられて液晶表示
モジュールＭＤＬが組み立てられる。
【０１０７】モジュールＭＤＬは、下側ケースＭＣＡ、
シールドケースＳＨＤの２種の収納・保持部材を有す
る。絶縁シートＩＮＳ１〜３、回路基板ＰＣＢ１〜３、
液晶表示パネルＰＮＬを収納、固定した金属製シールド
ケースＳＨＤと、蛍光管ＬＰ、導光板ＧＬＢ、プリズム
シートＰＲＳ等から成るバックライトＢＬを収納した下
側ケースＭＣＡとを合体させることにより、モジュール
ＭＤＬが組み立てられる。
シールドケースＳＨＤの２種の収納・保持部材を有す
る。絶縁シートＩＮＳ１〜３、回路基板ＰＣＢ１〜３、
液晶表示パネルＰＮＬを収納、固定した金属製シールド
ケースＳＨＤと、蛍光管ＬＰ、導光板ＧＬＢ、プリズム
シートＰＲＳ等から成るバックライトＢＬを収納した下
側ケースＭＣＡとを合体させることにより、モジュール
ＭＤＬが組み立てられる。
【０１０８】以下、各部材について詳しく説明する。
【０１０９】《金属製シールドケースＳＨＤ》図２５
は、シールドケースＳＨＤの上面、前側面、後側面、右
側面、左側面を示す図であり、シールドケースＳＨＤの
斜め上方からみたときの斜視図は図１に示される。
は、シールドケースＳＨＤの上面、前側面、後側面、右
側面、左側面を示す図であり、シールドケースＳＨＤの
斜め上方からみたときの斜視図は図１に示される。
【０１１０】シールドケース（メタルフレーム）ＳＨＤ
は、１枚の金属板をプレス加工技術により、打ち抜きと
折り曲げ加工により作製される。ＷＤは表示パネルＰＮ
Ｌを視野に露出する開口を示し、以下表示窓と称す。
は、１枚の金属板をプレス加工技術により、打ち抜きと
折り曲げ加工により作製される。ＷＤは表示パネルＰＮ
Ｌを視野に露出する開口を示し、以下表示窓と称す。
【０１１１】ＮＬはシールドケースＳＨＤと下側ケース
ＭＣＡとの固定用爪（全部で１２個）、ＨＫは同じく固
定用のフック（全部で４個）であり、シールドケースＳ
ＨＤに一体に設けられている。図１、図２５に示された
固定用爪ＮＬは折り曲げ前の状態で、回路基板ＰＣＢ１
〜３をシールドケースＳＨＤに収納した後、それぞれ内
側に折り曲げられて下側ケースＭＣＡに設けられた四角
い固定用凹部ＮＲ（図３７の各側面図参照）に挿入され
る。固定用フックＨＫは、それぞれ下側ケースＭＣＡに
設けた固定用突起ＨＰ（図３７の側面図参照）に嵌合さ
れる。これにより、液晶表示パネルＰＮＬ、回路基板Ｐ
ＣＢ１〜３等を保持・収納するシールドケースＳＨＤ
と、導光板ＧＬＢ、蛍光管ＬＰ等を保持・収納する下側
ケースＭＣＡとがしっかりと固定される。また、表示パ
ネルＰＮＬの下面の表示に影響を与えない四方の縁周囲
には薄く細長い長方形状のゴムクッションＧＣ（ゴムス
ペーサとも称す。図１、図４３参照）が設けられてい
る。ゴムクッションＧＣは、表示パネルＰＮＬと導光板
ＧＬＢとの間に介在される。ゴムクッションＧＣの弾性
を利用して、シールドケースＳＨＤを装置内部方向に押
し込むことにより固定用フックＨＫが固定用突起ＨＰに
ひっかかり、また、固定用爪ＮＬが折り曲げられ、固定
用凹部ＮＲに挿入されて、各固定用部材がストッパとし
て機能し、シールドケースＳＨＤと下側ケースＭＣＡと
が固定され、モジュール全体が一体となってしっかりと
保持され、他の固定用部材が不要である。従って、組立
が容易で製造コストを低減できる。また、機械的強度が
大きく、耐振動衝撃性が高く、装置の信頼性を向上でき
る。また、固定用爪ＮＬと固定用フックＨＫは取り外し
が容易なため（固定用爪ＮＬの折り曲げを延ばし、固定
用フックＨＫを外すだけ）、２部材の分解・組立が容易
なので、修理が容易で、バックライトＢＬの蛍光管ＬＰ
の交換も容易である。また、本実施例では、図２５に示
すように、一方の辺を主に固定用フックＨＫで固定し、
向かい合う他方の辺を固定用爪ＮＬで固定しているの
で、すべての固定用爪ＮＬを外さなくても、一部の固定
用爪ＮＬを外すだけで分解することができる。したがっ
て、修理やバックライトの交換が容易である。
ＭＣＡとの固定用爪（全部で１２個）、ＨＫは同じく固
定用のフック（全部で４個）であり、シールドケースＳ
ＨＤに一体に設けられている。図１、図２５に示された
固定用爪ＮＬは折り曲げ前の状態で、回路基板ＰＣＢ１
〜３をシールドケースＳＨＤに収納した後、それぞれ内
側に折り曲げられて下側ケースＭＣＡに設けられた四角
い固定用凹部ＮＲ（図３７の各側面図参照）に挿入され
る。固定用フックＨＫは、それぞれ下側ケースＭＣＡに
設けた固定用突起ＨＰ（図３７の側面図参照）に嵌合さ
れる。これにより、液晶表示パネルＰＮＬ、回路基板Ｐ
ＣＢ１〜３等を保持・収納するシールドケースＳＨＤ
と、導光板ＧＬＢ、蛍光管ＬＰ等を保持・収納する下側
ケースＭＣＡとがしっかりと固定される。また、表示パ
ネルＰＮＬの下面の表示に影響を与えない四方の縁周囲
には薄く細長い長方形状のゴムクッションＧＣ（ゴムス
ペーサとも称す。図１、図４３参照）が設けられてい
る。ゴムクッションＧＣは、表示パネルＰＮＬと導光板
ＧＬＢとの間に介在される。ゴムクッションＧＣの弾性
を利用して、シールドケースＳＨＤを装置内部方向に押
し込むことにより固定用フックＨＫが固定用突起ＨＰに
ひっかかり、また、固定用爪ＮＬが折り曲げられ、固定
用凹部ＮＲに挿入されて、各固定用部材がストッパとし
て機能し、シールドケースＳＨＤと下側ケースＭＣＡと
が固定され、モジュール全体が一体となってしっかりと
保持され、他の固定用部材が不要である。従って、組立
が容易で製造コストを低減できる。また、機械的強度が
大きく、耐振動衝撃性が高く、装置の信頼性を向上でき
る。また、固定用爪ＮＬと固定用フックＨＫは取り外し
が容易なため（固定用爪ＮＬの折り曲げを延ばし、固定
用フックＨＫを外すだけ）、２部材の分解・組立が容易
なので、修理が容易で、バックライトＢＬの蛍光管ＬＰ
の交換も容易である。また、本実施例では、図２５に示
すように、一方の辺を主に固定用フックＨＫで固定し、
向かい合う他方の辺を固定用爪ＮＬで固定しているの
で、すべての固定用爪ＮＬを外さなくても、一部の固定
用爪ＮＬを外すだけで分解することができる。したがっ
て、修理やバックライトの交換が容易である。
【０１１２】ＣＨは、回路基板ＰＣＢ１〜３と共通して
同じ平面位置に設けた共通貫通穴で、製造時、固定して
立てたピンに、シールドケースＳＨＤと回路基板ＰＣＢ
１〜３とを順に各共通貫通穴ＣＨを挿入して実装するこ
とにより、両者の相対位置を精度よく設定するためのも
のである。また、当該モジュールＭＤＬをパソコン等の
応用製品に実装するとき、この共通貫通穴ＣＨを位置決
めの基準とすることができる。
同じ平面位置に設けた共通貫通穴で、製造時、固定して
立てたピンに、シールドケースＳＨＤと回路基板ＰＣＢ
１〜３とを順に各共通貫通穴ＣＨを挿入して実装するこ
とにより、両者の相対位置を精度よく設定するためのも
のである。また、当該モジュールＭＤＬをパソコン等の
応用製品に実装するとき、この共通貫通穴ＣＨを位置決
めの基準とすることができる。
【０１１３】ＦＧＮは金属製シールドケースＳＨＤと一
体に形成された合計１２個のフレームグランド用爪で、
シールドケースＳＨＤの側面に開けられた「コ」の字状
の開口、換言すれば、四角い開口中に延びた細長い突起
により構成される。この細長い突起、すなわち、爪ＦＧ
Ｎが、それぞれ装置内部へ向かう方向に根元のところで
折り曲げられ、回路基板ＰＣＢ１〜３のグランド配線
（図示省略）に接続されたフレームグランドパッドＦＧ
Ｐ（図２４および図２７参照）に半田付けにより接続さ
れた構造になっている。なお、爪ＦＧＮをシールドケー
スＳＨＤの側面に設けたので、爪ＦＧＮを装置内部へ折
り曲げ、かつ、フレームグランドパッドＦＧＰに半田付
けする作業は、液晶表示パネルＰＮＬと一体化された回
路基板ＰＣＢ１〜３をシールドケースＳＨＤ内に収納
し、固定した後、シールドケースＳＨＤの内面（下面）
を上に向けた状態で行なうことができ、作業性がよい。
また、爪ＦＧＮを折り曲げるときは、爪ＦＧＮが回路基
板ＰＣＢ１〜３に当たらないので、折り曲げの作業性が
よい。また、半田付け作業では、開放されたシールドケ
ースＳＨＤの内面側から半田こてを当てることができる
ので、半田付けの作業性がよい。したがって、爪ＦＧＮ
とフレームグランドパッドＦＧＰとの接続信頼性を向上
することができる。
体に形成された合計１２個のフレームグランド用爪で、
シールドケースＳＨＤの側面に開けられた「コ」の字状
の開口、換言すれば、四角い開口中に延びた細長い突起
により構成される。この細長い突起、すなわち、爪ＦＧ
Ｎが、それぞれ装置内部へ向かう方向に根元のところで
折り曲げられ、回路基板ＰＣＢ１〜３のグランド配線
（図示省略）に接続されたフレームグランドパッドＦＧ
Ｐ（図２４および図２７参照）に半田付けにより接続さ
れた構造になっている。なお、爪ＦＧＮをシールドケー
スＳＨＤの側面に設けたので、爪ＦＧＮを装置内部へ折
り曲げ、かつ、フレームグランドパッドＦＧＰに半田付
けする作業は、液晶表示パネルＰＮＬと一体化された回
路基板ＰＣＢ１〜３をシールドケースＳＨＤ内に収納
し、固定した後、シールドケースＳＨＤの内面（下面）
を上に向けた状態で行なうことができ、作業性がよい。
また、爪ＦＧＮを折り曲げるときは、爪ＦＧＮが回路基
板ＰＣＢ１〜３に当たらないので、折り曲げの作業性が
よい。また、半田付け作業では、開放されたシールドケ
ースＳＨＤの内面側から半田こてを当てることができる
ので、半田付けの作業性がよい。したがって、爪ＦＧＮ
とフレームグランドパッドＦＧＰとの接続信頼性を向上
することができる。
【０１１４】ＳＨ１〜４は、当該モジュールＭＤＬを表
示部としてパソコン、ワープロ等の情報処理装置に実装
するために、シールドケースＳＨＤに設けた４個の取付
穴である。下側ケースＭＣＡにも、シールドケースＳＨ
Ｄの取付穴ＳＨ１〜４に一致する取付穴ＭＨ１〜４が形
成されており（図３７、図３８参照）、両者の取付穴に
ねじ等を通して情報処理装置に固定、実装する。ところ
で、取付穴を金属製シールドケースＳＨＤのコーナーに
設ける場合は、取付穴の絞り加工部（金属製シールドケ
ースＳＨＤを構成する金属板と一体で、かつ該金属板と
高さが異なる平行面を成す絞り加工で作られた部分）を
１／４の円形状とすることができる。しかし、回路基板
ＰＣＢ３の実装部品の配置の関係上、および回路基板Ｐ
ＣＢ１とＰＣＢ２の電気的接続の関係上、取付穴ＳＨを
コーナーに設けたくなく、コーナーから所定の距離離れ
た中間部に設けたい場合、取付穴ＳＨＤの絞り加工部Ｄ
Ｒの形状は絞り加工の都合上１／４の円形状とすること
ができず、１／２の円形状となり、取付穴として必要な
領域が大きくなってしまう。そこで、図２５に示すよう
に、絞り加工部ＤＲとこれに隣接する金属板との間の１
／４の円形状の半径部に切欠きＬを設けることにより、
絞り加工が容易となり、取付穴ＳＨ１の絞り加工部ＤＲ
を１／４の円形状とすることができ、取付穴に必要な領
域を小さくすることができる。したがって、モジュール
ＭＤＬを小型化、軽量化することができ、製造コストを
低減することができる。換言すれば、モジュールＭＤＬ
の小型化を実現しつつ、取付穴ＳＨをモジュールＭＤＬ
のコーナーから所定の距離離れた中間部に設けることが
できる。
示部としてパソコン、ワープロ等の情報処理装置に実装
するために、シールドケースＳＨＤに設けた４個の取付
穴である。下側ケースＭＣＡにも、シールドケースＳＨ
Ｄの取付穴ＳＨ１〜４に一致する取付穴ＭＨ１〜４が形
成されており（図３７、図３８参照）、両者の取付穴に
ねじ等を通して情報処理装置に固定、実装する。ところ
で、取付穴を金属製シールドケースＳＨＤのコーナーに
設ける場合は、取付穴の絞り加工部（金属製シールドケ
ースＳＨＤを構成する金属板と一体で、かつ該金属板と
高さが異なる平行面を成す絞り加工で作られた部分）を
１／４の円形状とすることができる。しかし、回路基板
ＰＣＢ３の実装部品の配置の関係上、および回路基板Ｐ
ＣＢ１とＰＣＢ２の電気的接続の関係上、取付穴ＳＨを
コーナーに設けたくなく、コーナーから所定の距離離れ
た中間部に設けたい場合、取付穴ＳＨＤの絞り加工部Ｄ
Ｒの形状は絞り加工の都合上１／４の円形状とすること
ができず、１／２の円形状となり、取付穴として必要な
領域が大きくなってしまう。そこで、図２５に示すよう
に、絞り加工部ＤＲとこれに隣接する金属板との間の１
／４の円形状の半径部に切欠きＬを設けることにより、
絞り加工が容易となり、取付穴ＳＨ１の絞り加工部ＤＲ
を１／４の円形状とすることができ、取付穴に必要な領
域を小さくすることができる。したがって、モジュール
ＭＤＬを小型化、軽量化することができ、製造コストを
低減することができる。換言すれば、モジュールＭＤＬ
の小型化を実現しつつ、取付穴ＳＨをモジュールＭＤＬ
のコーナーから所定の距離離れた中間部に設けることが
できる。
【０１１５】《回路基板ＰＣＢ１〜３》図２６は、表示
パネルＰＮＬの外周部に回路基板ＰＣＢ１〜３を実装し
た状態を示す下面図と各断面図、図２４は、表示パネル
ＰＮＬと回路基板ＰＣＢ１〜３とがシールドケースＳＨ
Ｄ内に収納・実装された状態を示す下面図と各断面図、
図２７は、回路基板ＰＣＢ１〜３の下面図（ＰＣＢ１と
２にＴＣＰが実装されてない状態を示し、ＰＣＢ３は図
２４、図２６よりも詳細に示す）、図２９（Ａ）は電子
部品を実装しない状態の回路基板ＰＣＢ３の下面図、
（Ｂ）は電子部品を実装した状態の下面図、図３１は、
回路基板ＰＣＢ１の下面図（ＴＣＰが実装されてない状
態を示す）、図３２は、回路基板ＰＣＢ２の下面図（Ｔ
ＣＰが実装されてない状態を示す）である。
パネルＰＮＬの外周部に回路基板ＰＣＢ１〜３を実装し
た状態を示す下面図と各断面図、図２４は、表示パネル
ＰＮＬと回路基板ＰＣＢ１〜３とがシールドケースＳＨ
Ｄ内に収納・実装された状態を示す下面図と各断面図、
図２７は、回路基板ＰＣＢ１〜３の下面図（ＰＣＢ１と
２にＴＣＰが実装されてない状態を示し、ＰＣＢ３は図
２４、図２６よりも詳細に示す）、図２９（Ａ）は電子
部品を実装しない状態の回路基板ＰＣＢ３の下面図、
（Ｂ）は電子部品を実装した状態の下面図、図３１は、
回路基板ＰＣＢ１の下面図（ＴＣＰが実装されてない状
態を示す）、図３２は、回路基板ＰＣＢ２の下面図（Ｔ
ＣＰが実装されてない状態を示す）である。
【０１１６】ＣＨＩ１、ＣＨＩ２は表示パネルＰＮＬを
駆動させる駆動ＩＣ（集積回路）チップ（図２６の下側
の５個は垂直走査回路側の駆動ＩＣチップ、左側の１０
個は映像信号駆動回路側の駆動ＩＣチップ）である。Ｔ
ＣＰ１、ＴＣＰ２は図２２、図２３で説明したように駆
動用ＩＣチップＣＨＩがテープ オートメイティド ボン
ディング法（ＴＡＢ）により実装されたテープキャリア
パッケージ、ＰＣＢ１、ＰＣＢ２はそれぞれＴＣＰやコ
ンデンサＣＤＳ等が実装されたＰＣＢ（プリンテッド
サーキット ボード）から成る回路基板である。ＦＧＰ
はフレームグランドパッド、ＪＮ３はドレイン側回路基
板ＰＣＢ１とゲート側回路基板ＰＣＢ２とを電気的に接
続するジョイナ、ＪＮ１、ＪＮ２はドレイン側回路基板
ＰＣＢ１とインターフェイス回路基板ＰＣＢ３とを電気
的に接続するジョイナである。図３５に示すジョイナＪ
Ｎ１〜３は、複数のリード線（りん青銅の素材にＳｎ鍍
金を施したもの）をストライプ状のポリエチレン層とポ
リビニルアルコール層とでサンドイッチして支持して構
成される。なお、ＪＮ１〜３は、ＦＰＣ（フレキシブル
プリンティドサーキット）を用いて構成することも可能
である。
駆動させる駆動ＩＣ（集積回路）チップ（図２６の下側
の５個は垂直走査回路側の駆動ＩＣチップ、左側の１０
個は映像信号駆動回路側の駆動ＩＣチップ）である。Ｔ
ＣＰ１、ＴＣＰ２は図２２、図２３で説明したように駆
動用ＩＣチップＣＨＩがテープ オートメイティド ボン
ディング法（ＴＡＢ）により実装されたテープキャリア
パッケージ、ＰＣＢ１、ＰＣＢ２はそれぞれＴＣＰやコ
ンデンサＣＤＳ等が実装されたＰＣＢ（プリンテッド
サーキット ボード）から成る回路基板である。ＦＧＰ
はフレームグランドパッド、ＪＮ３はドレイン側回路基
板ＰＣＢ１とゲート側回路基板ＰＣＢ２とを電気的に接
続するジョイナ、ＪＮ１、ＪＮ２はドレイン側回路基板
ＰＣＢ１とインターフェイス回路基板ＰＣＢ３とを電気
的に接続するジョイナである。図３５に示すジョイナＪ
Ｎ１〜３は、複数のリード線（りん青銅の素材にＳｎ鍍
金を施したもの）をストライプ状のポリエチレン層とポ
リビニルアルコール層とでサンドイッチして支持して構
成される。なお、ＪＮ１〜３は、ＦＰＣ（フレキシブル
プリンティドサーキット）を用いて構成することも可能
である。
【０１１７】すなわち、表示パネルＰＮＬの３方の外周
部には表示パネルＰＮＬの回路基板ＰＣＢ１〜３が
「コ」の字状に配置されている。表示パネルＰＮＬの１
つの長辺（図２４では左側）の外周部には表示パネルＰ
ＮＬの映像信号線（ドレイン信号線）に駆動信号を与え
る駆動ＩＣチップ（ドライバ）ＣＨＩ１をそれぞれ搭載
した複数個のテープキャリアパッケージＴＣＰ１を実装
したドレイン側回路基板ＰＣＢ１が配置されている。ま
た、表示パネルＰＮＬの短辺（図２４の下側）の外周部
には表示パネルＰＮＬの走査信号線（ゲート信号線）に
駆動信号を与える駆動ＩＣチップＣＨＩ２をそれぞれ搭
載した複数個のテープキャリアパッケージＴＣＰ２を実
装したゲート側回路基板ＰＣＢ２が配置されている。さ
らに、表示パネルＰＮＬのもう一方の短辺（図２４の上
側）の外周部にはインターフェイス回路基板（コントロ
ール回路基板、コンバータ回路基板とも称す）ＰＣＢ３
が配置されている。
部には表示パネルＰＮＬの回路基板ＰＣＢ１〜３が
「コ」の字状に配置されている。表示パネルＰＮＬの１
つの長辺（図２４では左側）の外周部には表示パネルＰ
ＮＬの映像信号線（ドレイン信号線）に駆動信号を与え
る駆動ＩＣチップ（ドライバ）ＣＨＩ１をそれぞれ搭載
した複数個のテープキャリアパッケージＴＣＰ１を実装
したドレイン側回路基板ＰＣＢ１が配置されている。ま
た、表示パネルＰＮＬの短辺（図２４の下側）の外周部
には表示パネルＰＮＬの走査信号線（ゲート信号線）に
駆動信号を与える駆動ＩＣチップＣＨＩ２をそれぞれ搭
載した複数個のテープキャリアパッケージＴＣＰ２を実
装したゲート側回路基板ＰＣＢ２が配置されている。さ
らに、表示パネルＰＮＬのもう一方の短辺（図２４の上
側）の外周部にはインターフェイス回路基板（コントロ
ール回路基板、コンバータ回路基板とも称す）ＰＣＢ３
が配置されている。
【０１１８】回路基板ＰＣＢ１〜３は、３枚の略長方形
状に分割されているので、表示パネルＰＮＬと回路基板
ＰＣＢ１〜３との熱膨張率の差により回路基板ＰＣＢ１
〜３の長軸方向に生じる応力（ストレス）がジョイナＪ
Ｎ１〜３の箇所で吸収され、接続強度が弱いテープキャ
リアパッケージＴＣＰの出力リード（図２２、図２３の
ＴＴＭ）と液晶表示パネルＰＮＬの外部接続端子（図２
２、図２３のＤＴＭ（ＧＴＭ））の剥がれが防止でき、
さらに、テープキャリアパッケージＴＣＰの入力リード
の応力緩和にも寄与し、熱に対するモジュールの信頼性
を向上できる。このような基板の分割方式は、更に、１
枚の「コ」の字状基板に比べて、それぞれが四角形状の
単純な形状であるので１枚の基板材料から多数枚の基板
ＰＣＢ１〜３が取得でき、プリント基板材料の利用率が
高くなり、部品・材料費が低減できる効果がある（本実
施例の場合は、約５０％に低減できた）。なお、回路基
板ＰＣＢ１〜３は、ガラスエポキシ樹脂等から成るＰＣ
Ｂ（プリンティドサーキットボード）の代わりに柔軟な
ＦＰＣ（フレキシブルプリンティドサーキット）を使用
すると、ＦＰＣはたわむのでリード剥がれ防止効果をい
っそう高めることができる。また、分割しない一体型の
「コ」の字状のＰＣＢを用いることもでき、その場合は
工数の低減、部品点数削減による製造工程管理の単純
化、回路基板間ジョイナの廃止による信頼性向上に効果
がある。
状に分割されているので、表示パネルＰＮＬと回路基板
ＰＣＢ１〜３との熱膨張率の差により回路基板ＰＣＢ１
〜３の長軸方向に生じる応力（ストレス）がジョイナＪ
Ｎ１〜３の箇所で吸収され、接続強度が弱いテープキャ
リアパッケージＴＣＰの出力リード（図２２、図２３の
ＴＴＭ）と液晶表示パネルＰＮＬの外部接続端子（図２
２、図２３のＤＴＭ（ＧＴＭ））の剥がれが防止でき、
さらに、テープキャリアパッケージＴＣＰの入力リード
の応力緩和にも寄与し、熱に対するモジュールの信頼性
を向上できる。このような基板の分割方式は、更に、１
枚の「コ」の字状基板に比べて、それぞれが四角形状の
単純な形状であるので１枚の基板材料から多数枚の基板
ＰＣＢ１〜３が取得でき、プリント基板材料の利用率が
高くなり、部品・材料費が低減できる効果がある（本実
施例の場合は、約５０％に低減できた）。なお、回路基
板ＰＣＢ１〜３は、ガラスエポキシ樹脂等から成るＰＣ
Ｂ（プリンティドサーキットボード）の代わりに柔軟な
ＦＰＣ（フレキシブルプリンティドサーキット）を使用
すると、ＦＰＣはたわむのでリード剥がれ防止効果をい
っそう高めることができる。また、分割しない一体型の
「コ」の字状のＰＣＢを用いることもでき、その場合は
工数の低減、部品点数削減による製造工程管理の単純
化、回路基板間ジョイナの廃止による信頼性向上に効果
がある。
【０１１９】３枚の回路基板ＰＣＢ１〜３の各グランド
配線に接続されたフレームグランドパッドＦＧＰは、図
２７に示すように、それぞれ５個、４個、３個設けら
れ、合計１２個設けてある。回路基板が複数に分割され
ている場合、直流的には駆動回路基板のうち少なくとも
１箇所がフレームグランドに接続されていれば、電気的
な問題は起きないが、高周波領域ではその箇所が少ない
と、各駆動回路基板の特性インピーダンスの違い等によ
り電気信号の反射、グランド配線の電位が振られる等が
原因で、ＥＭＩ（エレクトロ マグネティック インタフ
ィアレンス）を引き起こす不要な輻射電波の発生ポテン
シャルが高くなる。特に、薄膜トランジスタを用いたア
クティブ・マトリクス方式のモジュールＭＤＬでは、高
速のクロックを用いるので、ＥＭＩ対策が難しい。これ
を防止するために、複数に分割された各回路基板毎に少
なくとも１箇所でグランド配線（交流接地電位）をイン
ピーダンスが十分に低い共通のフレーム（すなわち、シ
ールドケースＳＨＤ）に接続する。これにより、高周波
領域におけるグランド配線が強化されるので、全体で１
箇所だけシールドケースＳＨＤに接続した場合と比較す
ると、本実施例の１２箇所の場合は輻射の電界強度で５
ｄＢ以上の改善が見られた。
配線に接続されたフレームグランドパッドＦＧＰは、図
２７に示すように、それぞれ５個、４個、３個設けら
れ、合計１２個設けてある。回路基板が複数に分割され
ている場合、直流的には駆動回路基板のうち少なくとも
１箇所がフレームグランドに接続されていれば、電気的
な問題は起きないが、高周波領域ではその箇所が少ない
と、各駆動回路基板の特性インピーダンスの違い等によ
り電気信号の反射、グランド配線の電位が振られる等が
原因で、ＥＭＩ（エレクトロ マグネティック インタフ
ィアレンス）を引き起こす不要な輻射電波の発生ポテン
シャルが高くなる。特に、薄膜トランジスタを用いたア
クティブ・マトリクス方式のモジュールＭＤＬでは、高
速のクロックを用いるので、ＥＭＩ対策が難しい。これ
を防止するために、複数に分割された各回路基板毎に少
なくとも１箇所でグランド配線（交流接地電位）をイン
ピーダンスが十分に低い共通のフレーム（すなわち、シ
ールドケースＳＨＤ）に接続する。これにより、高周波
領域におけるグランド配線が強化されるので、全体で１
箇所だけシールドケースＳＨＤに接続した場合と比較す
ると、本実施例の１２箇所の場合は輻射の電界強度で５
ｄＢ以上の改善が見られた。
【０１２０】シールドケースＳＨＤのフレームグランド
用爪ＦＧＮは、前述のように、金属の細長い突起で構成
され、折り曲げることにより容易に回路基板ＰＣＢ１〜
３のフレームグランドパッドＦＧＰに接続でき、接続用
の特別のワイヤ（リード線）が不要である。また、爪Ｆ
ＧＮを介してシールドケースＳＨＤと回路基板ＰＣＢ１
〜３とを機械的にも接続できるので、回路基板ＰＣＢ１
〜３の機械的強度も向上することができる。
用爪ＦＧＮは、前述のように、金属の細長い突起で構成
され、折り曲げることにより容易に回路基板ＰＣＢ１〜
３のフレームグランドパッドＦＧＰに接続でき、接続用
の特別のワイヤ（リード線）が不要である。また、爪Ｆ
ＧＮを介してシールドケースＳＨＤと回路基板ＰＣＢ１
〜３とを機械的にも接続できるので、回路基板ＰＣＢ１
〜３の機械的強度も向上することができる。
【０１２１】従来は、ＥＭＩを引き起こす不要な輻射電
波の発生を抑えるために、信号波形をなまらせるための
複数個の抵抗・コンデンサが、信号源集積回路の近く、
あるいは信号の伝送経路の途中などに分散して配置され
ていた。したがって、信号源集積回路の付近やテープキ
ャリアパッケージ間などに、該抵抗・コンデンサを設け
るためのスペースが何箇所も必要なため、デッドスペー
スが大きくなり、電子部品を高密度に実装することがで
きなかった。本実施例では、図２４に示すように、ＥＭ
Ｉ対策用の複数個のコンデンサ・抵抗ＣＲが、インター
フェイス回路基板ＰＣＢ３に設けた信号源集積回路ＴＣ
ＯＮ（後で詳細に説明する）から遠い、また、信号源集
積回路ＴＣＯＮからの信号を受信するドレイン側回路基
板ＰＣＢ１の駆動ＩＣチップＣＨＩ１よりもさらに遠
い、複数個の駆動ＩＣチップＣＨＩ１の信号流れ方向の
下流側のドレイン側回路基板ＰＣＢ１の端部に集中して
配置してある。したがって、分散して配置するのに比
べ、デッドスペースを低減することができ、電子部品を
高密度に実装することができる。したがって、モジュー
ルＭＤを小型化、軽量化することができ、製造コストを
低減することができる。
波の発生を抑えるために、信号波形をなまらせるための
複数個の抵抗・コンデンサが、信号源集積回路の近く、
あるいは信号の伝送経路の途中などに分散して配置され
ていた。したがって、信号源集積回路の付近やテープキ
ャリアパッケージ間などに、該抵抗・コンデンサを設け
るためのスペースが何箇所も必要なため、デッドスペー
スが大きくなり、電子部品を高密度に実装することがで
きなかった。本実施例では、図２４に示すように、ＥＭ
Ｉ対策用の複数個のコンデンサ・抵抗ＣＲが、インター
フェイス回路基板ＰＣＢ３に設けた信号源集積回路ＴＣ
ＯＮ（後で詳細に説明する）から遠い、また、信号源集
積回路ＴＣＯＮからの信号を受信するドレイン側回路基
板ＰＣＢ１の駆動ＩＣチップＣＨＩ１よりもさらに遠
い、複数個の駆動ＩＣチップＣＨＩ１の信号流れ方向の
下流側のドレイン側回路基板ＰＣＢ１の端部に集中して
配置してある。したがって、分散して配置するのに比
べ、デッドスペースを低減することができ、電子部品を
高密度に実装することができる。したがって、モジュー
ルＭＤを小型化、軽量化することができ、製造コストを
低減することができる。
【０１２２】《ドレイン側回路基板ＰＣＢ１》ドレイン
側回路基板ＰＣＢ１は、図２４に示すように、表示パネ
ルＰＮＬの長辺の一方側（図２４では左側）のみに１枚
だけ配置されている。すなわち、映像信号線ＤＬは、走
査信号線ＧＬと同様に、液晶表示パネルＰＮＬの片側の
みに端子が引き出されている。したがって、表示パネル
ＰＮＬの対向する２個の長辺に映像信号線を交互に引き
出し、各長辺の外側にそれぞれドレイン側回路基板を配
置した構成に比べて、表示部の周囲のいわゆる額縁部の
面積を小さくすることができるので、液晶表示モジュー
ルＭＤＬおよびこれを表示部として組み込んだパソコ
ン、ワープロ等の情報処理装置（図４７参照）の外形寸
法を小型化することができ、したがって、軽量化するこ
とができる。その結果、材料を低減することができるの
で、製造コストを低減することができる。なお、このド
レイン側回路基板ＰＣＢ１が配置された側は、図４７に
示すように、当該モジュールＭＤＬをパソコン、ワープ
ロ等に実装したときに、画面の上側に配置される位置で
ある。このため、ノートブック型のパソコン、ワープロ
では、通常、画面の下部に、表示部をキーボード部に取
り付けるためのヒンジを設けるためのスペースが必要で
あるので、ドレイン側回路基板を画面の上部に配置する
ことにより、画面の上下位置が適切となる。なお、図３
１において、ＪＰ１１はジョイナＪＮ１が接続されるパ
ッド、ＪＰ１２はジョイナＪＮ２が接続されるパッド、
ＪＰ１３はジョイナＪＮ３が接続されるパッドである。
側回路基板ＰＣＢ１は、図２４に示すように、表示パネ
ルＰＮＬの長辺の一方側（図２４では左側）のみに１枚
だけ配置されている。すなわち、映像信号線ＤＬは、走
査信号線ＧＬと同様に、液晶表示パネルＰＮＬの片側の
みに端子が引き出されている。したがって、表示パネル
ＰＮＬの対向する２個の長辺に映像信号線を交互に引き
出し、各長辺の外側にそれぞれドレイン側回路基板を配
置した構成に比べて、表示部の周囲のいわゆる額縁部の
面積を小さくすることができるので、液晶表示モジュー
ルＭＤＬおよびこれを表示部として組み込んだパソコ
ン、ワープロ等の情報処理装置（図４７参照）の外形寸
法を小型化することができ、したがって、軽量化するこ
とができる。その結果、材料を低減することができるの
で、製造コストを低減することができる。なお、このド
レイン側回路基板ＰＣＢ１が配置された側は、図４７に
示すように、当該モジュールＭＤＬをパソコン、ワープ
ロ等に実装したときに、画面の上側に配置される位置で
ある。このため、ノートブック型のパソコン、ワープロ
では、通常、画面の下部に、表示部をキーボード部に取
り付けるためのヒンジを設けるためのスペースが必要で
あるので、ドレイン側回路基板を画面の上部に配置する
ことにより、画面の上下位置が適切となる。なお、図３
１において、ＪＰ１１はジョイナＪＮ１が接続されるパ
ッド、ＪＰ１２はジョイナＪＮ２が接続されるパッド、
ＪＰ１３はジョイナＪＮ３が接続されるパッドである。
【０１２３】映像信号線が液晶表示パネルの上下に交互
に引き出され、２枚のドレイン側回路基板が液晶表示パ
ネルの外周部の上下両側に配置されていた従来のモジュ
ールでは、外部のパソコン等から入って来て当該モジュ
ール内を流れる信号の流れに沿って電子部品が配置され
たため、インターフェイス回路基板の中央部に、パソコ
ン等と接続するためのコネクタと、信号源集積回路ＴＣ
ＯＮが配置されていた。本実施例のように、ドレイン側
回路基板ＰＣＢ１を液晶表示パネルＰＮＬの片側に配置
した場合、従来方式のように信号の流れに沿った電子部
品配置を取ると、インターフェイス回路基板ＰＣＢ３の
ドレイン側回路基板ＰＣＢ１から遠い方の端部、すなわ
ち、シールドケースＳＨＤのコーナーに一番近い端部に
コネクタＣＴを配置し（図２４参照。なお、本実施例で
は、シールドケースＳＨＤのコーナーに配置してな
い）、その次に、該コーナーから離れる方向の隣に信号
源集積回路ＴＣＯＮを配置するというレイアウトとな
る。ここで、コネクタＣＴを回路基板ＰＣＢ３の一番
端、すなわち、シールドケースＳＨＤのコーナーに配置
しようとすると、コネクタＣＴの上はパソコン等と接続
するため、下側ケースＭＣＡで覆うことができないので
（図３７に示す下側ケースＭＣＡの切欠きＭＬＣがコネ
クタＣＴの上に位置する）、取付穴ＳＨ４を有するシー
ルドケースＳＨＤのコーナーを、一致する取付穴ＭＨ４
を有する下側ケースＭＣＡで覆うことができなくなり、
機械的強度が低下してしまう。そこで、本実施例では、
図２４に示すように、高さの低い信号源集積回路ＴＣＯ
Ｎを回路基板ＰＣＢ３の一番端、すなわち、シールドケ
ースＳＨＤのコーナー近傍の回路基板ＰＣＢ３上に配置
し、コーナー近傍を下側ケースＭＣＡで覆うことができ
るようにし、該コーナーから離れる方向の隣にコネクタ
ＣＴを配置している。すなわち、取付穴ＳＨ４を設けた
シールドケースＳＨＤのコーナー近傍が、一致する取付
穴ＭＨ４を設けた下側ケースＭＣＡによって覆われるの
で、モジュールＭＤＬをパソコン等の情報処理装置へ実
装すると、モジュールＭＤＬのシールドケースＳＨＤお
よび下側ケースＭＣＡのコーナーが両者の取付穴ＳＨ４
および取付穴ＭＨ４を介してねじ等によりしっかりと押
さえられ、固定されるため、機械的強度が向上し、製品
の信頼性が向上する。なお、図４７に示すように、パソ
コン等から入って来る信号は、まず、コネクタＣＴから
一旦信号源集積回路ＴＣＯＮへ行き、その後、ドレイン
側回路基板ＰＣＢ１の駆動ＩＣチップＣＨＩ１の方へ流
れる。したがって、信号の流れが整っているため、無駄
な信号の流れをなくすことができるので、無駄な配線を
少なくすることができ、回路基板の面積を小さくするこ
とができる。
に引き出され、２枚のドレイン側回路基板が液晶表示パ
ネルの外周部の上下両側に配置されていた従来のモジュ
ールでは、外部のパソコン等から入って来て当該モジュ
ール内を流れる信号の流れに沿って電子部品が配置され
たため、インターフェイス回路基板の中央部に、パソコ
ン等と接続するためのコネクタと、信号源集積回路ＴＣ
ＯＮが配置されていた。本実施例のように、ドレイン側
回路基板ＰＣＢ１を液晶表示パネルＰＮＬの片側に配置
した場合、従来方式のように信号の流れに沿った電子部
品配置を取ると、インターフェイス回路基板ＰＣＢ３の
ドレイン側回路基板ＰＣＢ１から遠い方の端部、すなわ
ち、シールドケースＳＨＤのコーナーに一番近い端部に
コネクタＣＴを配置し（図２４参照。なお、本実施例で
は、シールドケースＳＨＤのコーナーに配置してな
い）、その次に、該コーナーから離れる方向の隣に信号
源集積回路ＴＣＯＮを配置するというレイアウトとな
る。ここで、コネクタＣＴを回路基板ＰＣＢ３の一番
端、すなわち、シールドケースＳＨＤのコーナーに配置
しようとすると、コネクタＣＴの上はパソコン等と接続
するため、下側ケースＭＣＡで覆うことができないので
（図３７に示す下側ケースＭＣＡの切欠きＭＬＣがコネ
クタＣＴの上に位置する）、取付穴ＳＨ４を有するシー
ルドケースＳＨＤのコーナーを、一致する取付穴ＭＨ４
を有する下側ケースＭＣＡで覆うことができなくなり、
機械的強度が低下してしまう。そこで、本実施例では、
図２４に示すように、高さの低い信号源集積回路ＴＣＯ
Ｎを回路基板ＰＣＢ３の一番端、すなわち、シールドケ
ースＳＨＤのコーナー近傍の回路基板ＰＣＢ３上に配置
し、コーナー近傍を下側ケースＭＣＡで覆うことができ
るようにし、該コーナーから離れる方向の隣にコネクタ
ＣＴを配置している。すなわち、取付穴ＳＨ４を設けた
シールドケースＳＨＤのコーナー近傍が、一致する取付
穴ＭＨ４を設けた下側ケースＭＣＡによって覆われるの
で、モジュールＭＤＬをパソコン等の情報処理装置へ実
装すると、モジュールＭＤＬのシールドケースＳＨＤお
よび下側ケースＭＣＡのコーナーが両者の取付穴ＳＨ４
および取付穴ＭＨ４を介してねじ等によりしっかりと押
さえられ、固定されるため、機械的強度が向上し、製品
の信頼性が向上する。なお、図４７に示すように、パソ
コン等から入って来る信号は、まず、コネクタＣＴから
一旦信号源集積回路ＴＣＯＮへ行き、その後、ドレイン
側回路基板ＰＣＢ１の駆動ＩＣチップＣＨＩ１の方へ流
れる。したがって、信号の流れが整っているため、無駄
な信号の流れをなくすことができるので、無駄な配線を
少なくすることができ、回路基板の面積を小さくするこ
とができる。
【０１２４】また、図２４に示す実施例では、信号源集
積回路ＴＣＯＮおよびコネクタＣＴが、インターフェイ
ス回路基板ＰＣＢ３上でドレイン側回路基板ＰＣＢ１と
の接続側（ジョイナＪＮ１、ＪＮ２のある側）と反対側
に設けられている。したがって、図４７に示すように、
液晶表示モジュールＭＤＬをそのドレイン側回路基板Ｐ
ＣＢ１がない側をヒンジと対向する側にして、パソコ
ン、ワープロ等に実装することにより、ホストとの接続
ケーブルを短くすることができる。その結果、ホストと
液晶表示モジュールＭＤＬとの接続ケーブルから侵入す
るノイズを低減することができる。また、ホストと信号
源集積回路ＴＣＯＮ間の接続も最短にすることができる
ので、ノイズの侵入に対しさらに強くすることができ
る。さらに、波形のなまり遅延に対しても強い。
積回路ＴＣＯＮおよびコネクタＣＴが、インターフェイ
ス回路基板ＰＣＢ３上でドレイン側回路基板ＰＣＢ１と
の接続側（ジョイナＪＮ１、ＪＮ２のある側）と反対側
に設けられている。したがって、図４７に示すように、
液晶表示モジュールＭＤＬをそのドレイン側回路基板Ｐ
ＣＢ１がない側をヒンジと対向する側にして、パソコ
ン、ワープロ等に実装することにより、ホストとの接続
ケーブルを短くすることができる。その結果、ホストと
液晶表示モジュールＭＤＬとの接続ケーブルから侵入す
るノイズを低減することができる。また、ホストと信号
源集積回路ＴＣＯＮ間の接続も最短にすることができる
ので、ノイズの侵入に対しさらに強くすることができ
る。さらに、波形のなまり遅延に対しても強い。
【０１２５】《ゲート側回路基板ＰＣＢ２》図３２は、
回路基板ＰＣＢ２の平面（下面）図である。ＪＰ２３は
ジョイナＪＮ３が接続されるパッドである。
回路基板ＰＣＢ２の平面（下面）図である。ＪＰ２３は
ジョイナＪＮ３が接続されるパッドである。
【０１２６】《テープキャリアパッケージＴＣＰ》図３
３は、集積回路チップＣＨＩが搭載されたテープキャリ
アパッケージＴＣＰの平面（下面）図である。
３は、集積回路チップＣＨＩが搭載されたテープキャリ
アパッケージＴＣＰの平面（下面）図である。
【０１２７】テープキャリアパッケージＴＣＰの構造お
よび液晶表示パネルＰＮＬとの接続構造については、
《外部回路との接続構造》のところで、断面図である図
２２および図２３を用いて既に説明した。
よび液晶表示パネルＰＮＬとの接続構造については、
《外部回路との接続構造》のところで、断面図である図
２２および図２３を用いて既に説明した。
【０１２８】パッケージＴＣＰの平面形状は、図３３に
示す。端子部ＴＭ、ＴＢの外形幅が小さいのは、狭端子
ピッチ化に対応している。すなわち、表示パネルＰＮＬ
と接続される出力端子部ＴＭの寸法は、パネルＰＮＬの
入力端子のピッチに合わせてあり、回路基板ＰＣＢ１あ
るいはＰＣＢ２と接続される入力端子部ＴＢと接続され
る入力端子部ＴＢの寸法は、回路基板ＰＣＢ１あるいは
ＰＣＢ２の出力端子のピッチに合わせてある。
示す。端子部ＴＭ、ＴＢの外形幅が小さいのは、狭端子
ピッチ化に対応している。すなわち、表示パネルＰＮＬ
と接続される出力端子部ＴＭの寸法は、パネルＰＮＬの
入力端子のピッチに合わせてあり、回路基板ＰＣＢ１あ
るいはＰＣＢ２と接続される入力端子部ＴＢと接続され
る入力端子部ＴＢの寸法は、回路基板ＰＣＢ１あるいは
ＰＣＢ２の出力端子のピッチに合わせてある。
【０１２９】なお、出力端子部ＴＭ、入力端子部ＴＢの
いずれか一方の幅を最外形幅より小さくしてもよい。
いずれか一方の幅を最外形幅より小さくしてもよい。
【０１３０】図３４は、回路基板ＰＣＢ１、ＰＣＢ２上
に、テープキャリアパッケージＴＣＰを複数枚実装した
様子を示す平面（下面）図、側面図である。
に、テープキャリアパッケージＴＣＰを複数枚実装した
様子を示す平面（下面）図、側面図である。
【０１３１】《インターフェイス回路基板ＰＣＢ３》図
２９（Ａ）はインターフェイス回路基板ＰＣＢ３の上面
図（コネクタＣＴ、ハイブリッド集積回路ＨＩを実装し
た図）、（Ｂ）は信号源集積回路ＴＣＯＮ、ＩＣ、コン
デンサ、抵抗等の部品を実装した上面図（点線部にコネ
クタＣＴ、ハイブリッド集積回路ＨＩが実装される）で
ある。インターフェイス回路基板ＰＣＢ３には、ＩＣ、
コンデンサ、抵抗等の電子部品の他、１つの電圧源から
複数の分圧した安定化された電圧源を得るための電源回
路や、ホスト（上位演算処理装置）からのＣＲＴ（陰極
線管）用の情報をＴＦＴ液晶表示装置用の情報に変換す
る回路が搭載されている（図１２参照）。ＣＴは当該モ
ジュールＭＤが実装されるパソコン等の情報処理装置と
接続されるコネクタ、ＴＣＯＮは信号源集積回路で、ホ
ストから送られてくる画像情報をデータ処理して液晶駆
動用信号に変換するとともに、タイミングパルスを発生
し、ゲート側回路基板ＰＣＢ２、ドレン側回路基板ＰＣ
Ｂ１を駆動制御し、液晶表示装置にデータを表示する。
ＪＰ３１はジョイナＪＮ１が接続される接続部、ＪＰ３
２はジョイナＪＮ２が接続される接続部ある。
２９（Ａ）はインターフェイス回路基板ＰＣＢ３の上面
図（コネクタＣＴ、ハイブリッド集積回路ＨＩを実装し
た図）、（Ｂ）は信号源集積回路ＴＣＯＮ、ＩＣ、コン
デンサ、抵抗等の部品を実装した上面図（点線部にコネ
クタＣＴ、ハイブリッド集積回路ＨＩが実装される）で
ある。インターフェイス回路基板ＰＣＢ３には、ＩＣ、
コンデンサ、抵抗等の電子部品の他、１つの電圧源から
複数の分圧した安定化された電圧源を得るための電源回
路や、ホスト（上位演算処理装置）からのＣＲＴ（陰極
線管）用の情報をＴＦＴ液晶表示装置用の情報に変換す
る回路が搭載されている（図１２参照）。ＣＴは当該モ
ジュールＭＤが実装されるパソコン等の情報処理装置と
接続されるコネクタ、ＴＣＯＮは信号源集積回路で、ホ
ストから送られてくる画像情報をデータ処理して液晶駆
動用信号に変換するとともに、タイミングパルスを発生
し、ゲート側回路基板ＰＣＢ２、ドレン側回路基板ＰＣ
Ｂ１を駆動制御し、液晶表示装置にデータを表示する。
ＪＰ３１はジョイナＪＮ１が接続される接続部、ＪＰ３
２はジョイナＪＮ２が接続される接続部ある。
【０１３２】《回路基板ＰＣＢ１〜３どうしの電気的接
続》図３６は、ドレイン側回路基板ＰＣＢ１とインター
フェイス回路基板ＰＣＢ３とを電気的に接続するジョイ
ナＪＮ１とＪＮ２を２段重ねで実装した状態を示す平面
図と側面図である。
続》図３６は、ドレイン側回路基板ＰＣＢ１とインター
フェイス回路基板ＰＣＢ３とを電気的に接続するジョイ
ナＪＮ１とＪＮ２を２段重ねで実装した状態を示す平面
図と側面図である。
【０１３３】近年、カラー液晶表示装置の多色化の進行
に伴って、赤、緑、青の階調を指定する映像信号線の本
数が増加し、さらに、階調電圧の数が増加することによ
り、当該モジュールが組み込まれるパソコン等のセット
側と当該モジュール間のインターフェースの機能を有す
る部分が複雑化し、特にドレイン側回路基板とインター
フェイス回路基板間の電気的接続が難しくなってきてい
る。また、液晶表示装置の色数の急速な増加に伴う映像
信号線数の増加以外に、色数に比例して増加する階調電
圧、クロック、電源電圧をも接続するため、接続線数は
非常に多くなっている。
に伴って、赤、緑、青の階調を指定する映像信号線の本
数が増加し、さらに、階調電圧の数が増加することによ
り、当該モジュールが組み込まれるパソコン等のセット
側と当該モジュール間のインターフェースの機能を有す
る部分が複雑化し、特にドレイン側回路基板とインター
フェイス回路基板間の電気的接続が難しくなってきてい
る。また、液晶表示装置の色数の急速な増加に伴う映像
信号線数の増加以外に、色数に比例して増加する階調電
圧、クロック、電源電圧をも接続するため、接続線数は
非常に多くなっている。
【０１３４】図２４に示すように、２枚のドレイン側回
路基板ＰＣＢ１、インターフェイス回路基板ＰＣＢ３と
が隣接するシールドケースＳＨＤのコーナーにおいて、
回路基板ＰＣＢ１と回路基板ＰＣＢ３の隣接する各端部
に各接続線が引き出され、かつ２列ずつ４列に配列され
た数の多い端子どうしを、回路基板の厚さ方向に２段に
重ねて配置した２枚のジョイナＪＮ１とＪＮ２とを用い
て電気的に接続している。このように回路基板どうしを
接続するのに、モジュールＭＤＬの厚さ方向のスペース
を有効活用し、多段に設けたジョイナを用いることによ
り、接続線端子数が多い場合でも小さなスペースで接続
ができるので、モジュールＭＤＬを小型化、軽量化する
ことができ、製造コストを低減することができる。図３
６において、ＪＴ１はジョイナＪＮ１の端子、ＪＴ２は
ジョイナＪＮ２の端子、ＰＴ１は回路基板ＰＣＢ１の接
続端子、ＰＴ３は回路基板ＰＣＢ３の接続端子である。
路基板ＰＣＢ１、インターフェイス回路基板ＰＣＢ３と
が隣接するシールドケースＳＨＤのコーナーにおいて、
回路基板ＰＣＢ１と回路基板ＰＣＢ３の隣接する各端部
に各接続線が引き出され、かつ２列ずつ４列に配列され
た数の多い端子どうしを、回路基板の厚さ方向に２段に
重ねて配置した２枚のジョイナＪＮ１とＪＮ２とを用い
て電気的に接続している。このように回路基板どうしを
接続するのに、モジュールＭＤＬの厚さ方向のスペース
を有効活用し、多段に設けたジョイナを用いることによ
り、接続線端子数が多い場合でも小さなスペースで接続
ができるので、モジュールＭＤＬを小型化、軽量化する
ことができ、製造コストを低減することができる。図３
６において、ＪＴ１はジョイナＪＮ１の端子、ＪＴ２は
ジョイナＪＮ２の端子、ＰＴ１は回路基板ＰＣＢ１の接
続端子、ＰＴ３は回路基板ＰＣＢ３の接続端子である。
【０１３５】なお、ジョイナを多段に配置するのは２段
に限らず、３段以上でも可能である。また、ドレイン側
回路基板ＰＣＢ１とゲート側回路基板ＰＣＢ２との電気
的接続は、１枚のジョイナＪＮ３（図１参照）を用いて
いるが、ここも多段に重ねて設けた複数枚のジョイナに
より接続してもよい。
に限らず、３段以上でも可能である。また、ドレイン側
回路基板ＰＣＢ１とゲート側回路基板ＰＣＢ２との電気
的接続は、１枚のジョイナＪＮ３（図１参照）を用いて
いるが、ここも多段に重ねて設けた複数枚のジョイナに
より接続してもよい。
【０１３６】モジュールＭＤＬの取付穴は、モジュール
ＭＤＬのコーナーに配置するのが通常である。しかし、
回路基板ＰＣＢ１、ＰＣＢ３間の電気的接続をジョイナ
ＪＮを用いて取ろうとすると、図４６に示すように、片
方の回路基板ＰＣＢ３の形状は四角形状ではなく、飛び
出し部のある特殊な形状になる。このような形状は、回
路基板の板取り効率が悪く、回路基板の材料費が向上す
る。このため、本実施例では、図２４に示すように、シ
ールドケースＳＨＤの取付穴ＳＨ１およびＳＨ２（およ
び対応する下側ケースＭＣＡの取付穴ＭＨ１およびＭＨ
２）をモジュールＭＤＬすなわちシールドケースＳＨＤ
のコーナーからずらすことにより、ジョイナＪＮを接続
するためのスペースを、回路基板ＰＣＢ１、ＰＣＢ２、
ＰＣＢ３が略四角形状のままで確保することができるの
で（回路基板ＰＣＢ３には取付穴ＳＨ１のための切欠き
が形成されている）、回路基板の板取り効率が良く、回
路基板の材料費を低減することができる。
ＭＤＬのコーナーに配置するのが通常である。しかし、
回路基板ＰＣＢ１、ＰＣＢ３間の電気的接続をジョイナ
ＪＮを用いて取ろうとすると、図４６に示すように、片
方の回路基板ＰＣＢ３の形状は四角形状ではなく、飛び
出し部のある特殊な形状になる。このような形状は、回
路基板の板取り効率が悪く、回路基板の材料費が向上す
る。このため、本実施例では、図２４に示すように、シ
ールドケースＳＨＤの取付穴ＳＨ１およびＳＨ２（およ
び対応する下側ケースＭＣＡの取付穴ＭＨ１およびＭＨ
２）をモジュールＭＤＬすなわちシールドケースＳＨＤ
のコーナーからずらすことにより、ジョイナＪＮを接続
するためのスペースを、回路基板ＰＣＢ１、ＰＣＢ２、
ＰＣＢ３が略四角形状のままで確保することができるの
で（回路基板ＰＣＢ３には取付穴ＳＨ１のための切欠き
が形成されている）、回路基板の板取り効率が良く、回
路基板の材料費を低減することができる。
【０１３７】《インターフェイス回路基板ＰＣＢ３上に
２階建に実装したハイブリッド集積回路ＨＩと電子部品
ＥＰ》図３０は、インターフェイス回路基板ＰＣＢ３に
搭載したハイブリッド集積回路ＨＩの横側面図、前側面
図である。
２階建に実装したハイブリッド集積回路ＨＩと電子部品
ＥＰ》図３０は、インターフェイス回路基板ＰＣＢ３に
搭載したハイブリッド集積回路ＨＩの横側面図、前側面
図である。
【０１３８】図２４に示すハイブリッド集積回路ＨＩ
は、回路の一部をハイブリッド集積化し、小さな回路基
板の上面および下面に複数個の集積回路や電子部品が実
装されて構成され、インターフェイス回路基板ＰＣＢ３
上に１個実装されている。図３０に示すように、ハイブ
リッド集積回路ＨＩのリードＨＬを長く形成し、回路基
板ＰＣＢ３とハイブリッド集積回路ＨＩとの間の回路基
板ＰＣＢ３上にも電子部品ＥＰが複数個実装されてい
る。従来は、部品点数が多い場合に、部品を実装した回
路基板を多段に重ね、かつ、ジョイナを用いて回路基板
どうしを接続していたが、この従来技術に比べ、本実施
例では、ハイブリッド集積化することにより、電子部品
の点数を低減することができ、また、別の回路基板およ
びジョイナが不要なので（ハイブリッド集積回路ＨＩの
リードＨＬがジョイナに相当する）、材料費用を低減す
ることができ、かつ、作業工程数を減少することができ
る。したがって、製造コストを低減することができると
共に、製品の信頼性を向上することができる。
は、回路の一部をハイブリッド集積化し、小さな回路基
板の上面および下面に複数個の集積回路や電子部品が実
装されて構成され、インターフェイス回路基板ＰＣＢ３
上に１個実装されている。図３０に示すように、ハイブ
リッド集積回路ＨＩのリードＨＬを長く形成し、回路基
板ＰＣＢ３とハイブリッド集積回路ＨＩとの間の回路基
板ＰＣＢ３上にも電子部品ＥＰが複数個実装されてい
る。従来は、部品点数が多い場合に、部品を実装した回
路基板を多段に重ね、かつ、ジョイナを用いて回路基板
どうしを接続していたが、この従来技術に比べ、本実施
例では、ハイブリッド集積化することにより、電子部品
の点数を低減することができ、また、別の回路基板およ
びジョイナが不要なので（ハイブリッド集積回路ＨＩの
リードＨＬがジョイナに相当する）、材料費用を低減す
ることができ、かつ、作業工程数を減少することができ
る。したがって、製造コストを低減することができると
共に、製品の信頼性を向上することができる。
【０１３９】《絶縁シートＩＮＳ》金属製シールドケー
スＳＨＤと回路基板ＰＣＢ１〜３との間には、両者の絶
縁のため、図２８に示す絶縁シートＩＮＳ１〜３が配置
されている。ＬＴは、絶縁シートＩＮＳ１〜３と液晶表
示パネルＰＮＬとを接着する両面粘着テープ、ＳＴは絶
縁シートＩＮＳ１〜３とシールドケースＳＨＤとを接着
する両面粘着テープである。
スＳＨＤと回路基板ＰＣＢ１〜３との間には、両者の絶
縁のため、図２８に示す絶縁シートＩＮＳ１〜３が配置
されている。ＬＴは、絶縁シートＩＮＳ１〜３と液晶表
示パネルＰＮＬとを接着する両面粘着テープ、ＳＴは絶
縁シートＩＮＳ１〜３とシールドケースＳＨＤとを接着
する両面粘着テープである。
【０１４０】《下側ケースＭＣＡ》図３７は、下側ケー
スＭＣＡの上面図、上側面図、後側面図、右側面図、左
側面図、図３８は、下側ケースＭＣＡの下面図である。
スＭＣＡの上面図、上側面図、後側面図、右側面図、左
側面図、図３８は、下側ケースＭＣＡの下面図である。
【０１４１】モールド成型により形成した下側ケースＭ
ＣＡは、蛍光管ＬＰ、ランプケーブルＬＰＣ、導光板Ｇ
ＬＢ等の保持部材、すなわち、バックライト収納ケース
であり、合成樹脂で１個の型で一体成型することにより
作られる。下側ケースＭＣＡは、《シールドケースＳＨ
Ｄ》のところで詳述したように、金属製シールドケース
ＳＨＤと、各固定部材と弾性体の作用により、しっかり
と合体するので、モジュールＭＤＬの耐振動衝撃性、耐
熱衝撃性が向上でき、信頼性を向上できる。
ＣＡは、蛍光管ＬＰ、ランプケーブルＬＰＣ、導光板Ｇ
ＬＢ等の保持部材、すなわち、バックライト収納ケース
であり、合成樹脂で１個の型で一体成型することにより
作られる。下側ケースＭＣＡは、《シールドケースＳＨ
Ｄ》のところで詳述したように、金属製シールドケース
ＳＨＤと、各固定部材と弾性体の作用により、しっかり
と合体するので、モジュールＭＤＬの耐振動衝撃性、耐
熱衝撃性が向上でき、信頼性を向上できる。
【０１４２】下側ケースＭＣＡの底面には、周囲の枠状
部分を除く中央の部分に、該面の半分以上の面積を占め
る大きな開口ＭＯが形成されている。これにより、モジ
ュールＭＤＬの組み立て後、液晶表示パネルＰＮＬと、
導光板ＧＬＢ間のゴムクッションＧＣ（図４２参照）の
反発力により、下側ケースＭＣＡの底面に上面から下面
に向かって垂直方向に加わる力によって、下側ケースＭ
ＣＡの底面がふくらむのを防止でき、最大厚みを抑える
ことができる。したがって、ふくらみを抑えるために、
下側ケースの厚さを厚くしなくて済み、下側ケースの厚
さを薄くすることができるので、モジュールＭＤＬを薄
型化、軽量化することができる。
部分を除く中央の部分に、該面の半分以上の面積を占め
る大きな開口ＭＯが形成されている。これにより、モジ
ュールＭＤＬの組み立て後、液晶表示パネルＰＮＬと、
導光板ＧＬＢ間のゴムクッションＧＣ（図４２参照）の
反発力により、下側ケースＭＣＡの底面に上面から下面
に向かって垂直方向に加わる力によって、下側ケースＭ
ＣＡの底面がふくらむのを防止でき、最大厚みを抑える
ことができる。したがって、ふくらみを抑えるために、
下側ケースの厚さを厚くしなくて済み、下側ケースの厚
さを薄くすることができるので、モジュールＭＤＬを薄
型化、軽量化することができる。
【０１４３】ＭＬＣは、インターフェイス回路基板ＰＣ
Ｂ３の発熱部品、本実施例では、ハイブリッドＩＣ化し
た電源回路（ＤＣ−ＤＣコンバータ）等の実装部に対応
する箇所の下側ケースＭＣＡに設けた切欠き（図２７に
示すコネクタＣＴ接続用の切欠きを含む）である。この
ように、回路基板ＰＣＢ３上の発熱部を下側ケースＭＣ
Ａで覆わずに、切欠きを設けておくことにより、インタ
ーフェイス回路基板ＰＣＢ３の発熱部の放熱性を向上す
ることができる。すなわち、現在、薄膜トランジタＴＦ
Ｔを用いた液晶表示装置を高性能化し、使い易さを向上
するため、多階調化、単一電源化が要求されている。こ
れを実現するための回路は、消費電力が大きく、また、
回路手段をコンパクトに実装しようとすると、高密度実
装となり、発熱が問題となる。したがって、下側ケース
ＭＣＡに発熱部に対応して切欠きＭＬＣを設けることに
より、回路の高密度実装性、およびコンパクト性を向上
することができる。この他にも、信号源集積回路ＴＣＯ
Ｎが発熱部品と考えられ、この上の下側ケースＭＣＡを
切り欠いてもよい。
Ｂ３の発熱部品、本実施例では、ハイブリッドＩＣ化し
た電源回路（ＤＣ−ＤＣコンバータ）等の実装部に対応
する箇所の下側ケースＭＣＡに設けた切欠き（図２７に
示すコネクタＣＴ接続用の切欠きを含む）である。この
ように、回路基板ＰＣＢ３上の発熱部を下側ケースＭＣ
Ａで覆わずに、切欠きを設けておくことにより、インタ
ーフェイス回路基板ＰＣＢ３の発熱部の放熱性を向上す
ることができる。すなわち、現在、薄膜トランジタＴＦ
Ｔを用いた液晶表示装置を高性能化し、使い易さを向上
するため、多階調化、単一電源化が要求されている。こ
れを実現するための回路は、消費電力が大きく、また、
回路手段をコンパクトに実装しようとすると、高密度実
装となり、発熱が問題となる。したがって、下側ケース
ＭＣＡに発熱部に対応して切欠きＭＬＣを設けることに
より、回路の高密度実装性、およびコンパクト性を向上
することができる。この他にも、信号源集積回路ＴＣＯ
Ｎが発熱部品と考えられ、この上の下側ケースＭＣＡを
切り欠いてもよい。
【０１４４】ＭＨ１〜４は、当該モジュールＭＤをパソ
コン等の応用装置に取り付けるための４個の取付穴であ
る。金属製シールドケースＳＨＤにも、下側ケースＭＣ
Ａの取付穴ＭＨ１〜４に一致する取付穴ＳＨ１〜４が形
成されており、ねじ等を用いて応用製品に固定、実装さ
れる。
コン等の応用装置に取り付けるための４個の取付穴であ
る。金属製シールドケースＳＨＤにも、下側ケースＭＣ
Ａの取付穴ＭＨ１〜４に一致する取付穴ＳＨ１〜４が形
成されており、ねじ等を用いて応用製品に固定、実装さ
れる。
【０１４５】《バックライトＢＬ》図４０（Ａ）はバッ
クライトＢＬの蛍光管ＬＰ、ランプケーブルＬＰＣ１、
ＬＰＣ２、ゴムブッシュＧＢ１、ＧＢ２の要部上面図、
（Ｂ）は（Ａ）のＢ−Ｂ切断線における断面図である。
クライトＢＬの蛍光管ＬＰ、ランプケーブルＬＰＣ１、
ＬＰＣ２、ゴムブッシュＧＢ１、ＧＢ２の要部上面図、
（Ｂ）は（Ａ）のＢ−Ｂ切断線における断面図である。
【０１４６】表示パネルＰＮＬに光を供給するバックラ
イトＢＬは、１本の冷陰極蛍光管ＬＰ、蛍光管ＬＰのラ
ンプケーブルＬＰＣ１、ＬＰＣ２、蛍光管ＬＰおよびラ
ンプケーブルＬＰＣを保持するゴムブッシュＧＢ１、Ｇ
Ｂ２、導光板ＧＬＢ、導光板ＧＬＢの上面全面に接して
配置された拡散シートＳＰＳ、導光板ＧＬＢの下面全面
に配置された反射シートＲＦＳ、拡散シートＳＰＳの上
面全面に接して配置されたプリズムシートＰＲＳから構
成される。
イトＢＬは、１本の冷陰極蛍光管ＬＰ、蛍光管ＬＰのラ
ンプケーブルＬＰＣ１、ＬＰＣ２、蛍光管ＬＰおよびラ
ンプケーブルＬＰＣを保持するゴムブッシュＧＢ１、Ｇ
Ｂ２、導光板ＧＬＢ、導光板ＧＬＢの上面全面に接して
配置された拡散シートＳＰＳ、導光板ＧＬＢの下面全面
に配置された反射シートＲＦＳ、拡散シートＳＰＳの上
面全面に接して配置されたプリズムシートＰＲＳから構
成される。
【０１４７】モジュールＭＤＬ内において、細長い蛍光
管ＬＰは、液晶表示パネルＰＮＬの長辺の一方に実装さ
れたドレイン側回路基板ＰＣＢ１およびテープキャリア
パッケージＴＣＰ１の下のスペースに配置されている。
これにより、モジュールＭＤＬの外形寸法を小さくする
ことができるので、モジュールＭＤＬを小型化、軽量化
することができ、製造コストを低減することができる。
管ＬＰは、液晶表示パネルＰＮＬの長辺の一方に実装さ
れたドレイン側回路基板ＰＣＢ１およびテープキャリア
パッケージＴＣＰ１の下のスペースに配置されている。
これにより、モジュールＭＤＬの外形寸法を小さくする
ことができるので、モジュールＭＤＬを小型化、軽量化
することができ、製造コストを低減することができる。
【０１４８】ゴムブッシュＧＢ１、ＧＢ２は、１本の冷
陰極蛍光管ＬＰとランプケーブルＬＰＣ１、ＬＰＣ２の
両方を保持する。すなわち、蛍光管ＬＰは、ゴムブッシ
ュＧＢ１、ＧＢ２にあけられた穴（内径の大きい穴と小
さい穴を連結した図４０（Ｂ）に示すような略鍵穴形
状）ＧＢＨの内径の大きい方の穴ＨLに挿入されて保持
され、蛍光管ＬＰの一端に接続されたランプケーブルＬ
ＰＣ１は、ゴムブッシュＧＢ２に設けられた溝ＧＢＤ内
に挿入されて保持され、さらに、ランプケーブルＬＰＣ
１と同一方向に引き出されるランプケーブルＬＰＣ２
は、ケーブル引出側のゴムブッシュＧＢ２の穴ＧＢＨの
内径の小さい方の穴ＨSに挿入されて保持される。な
お、穴ＧＢＨの主部はゴムブッシュＧＢ１、ＧＢ２を貫
通していないが、少なくともケーブル引出側のゴムブッ
シュＧＢ２には、ランプケーブルＬＰＣ２をゴムブッシ
ュＧＢ２から引き出すために、穴ＧＢＨの小さい穴ＨS
に連通して内径の小さい貫通穴が形成されている。この
ような構成により、２本のランプケーブルを１方向に引
き出すとき、従来技術では、ランプケーブルを通すスペ
ースがなく、かつ、ランプケーブルをゴムブッシュに通
さないため、ランプケーブルがモジュールからはみ出し
たが、本実施例では、ランプケーブルＬＰＣ１が下側ケ
ースＭＣＡからはみ出さないので、モジュールＭＤＬを
省スペース化することができ、モジュールＭＤＬを小型
化、軽量化することができ、製造コストを低減すること
ができる。また、ゴムブッシュＧＢ１、ＧＢ２によって
蛍光管ＬＰとランプケーブルＬＰＣの両方を保持するの
で、ランプケーブルＬＰＣの保持力によって、蛍光管Ｌ
Ｐを保持しているゴムブッシュＧＢ１、ＧＢ２が保持さ
れるので、蛍光管ＬＰの保持性を向上することができ
る。なお、ゴムブッシュＧＢ１は蛍光管ＬＰと１本のラ
ンプケーブルＬＰＣ１を保持し、ゴムブッシュＧＢ２は
蛍光管ＬＰと２本のランプケーブルＬＰＣ１、ＬＰＣ２
を保持するが、部品の種類を減らすために、ゴムブッシ
ュＧＢ１はゴムブッシュＧＢ２と同様の形状のものを共
用している。
陰極蛍光管ＬＰとランプケーブルＬＰＣ１、ＬＰＣ２の
両方を保持する。すなわち、蛍光管ＬＰは、ゴムブッシ
ュＧＢ１、ＧＢ２にあけられた穴（内径の大きい穴と小
さい穴を連結した図４０（Ｂ）に示すような略鍵穴形
状）ＧＢＨの内径の大きい方の穴ＨLに挿入されて保持
され、蛍光管ＬＰの一端に接続されたランプケーブルＬ
ＰＣ１は、ゴムブッシュＧＢ２に設けられた溝ＧＢＤ内
に挿入されて保持され、さらに、ランプケーブルＬＰＣ
１と同一方向に引き出されるランプケーブルＬＰＣ２
は、ケーブル引出側のゴムブッシュＧＢ２の穴ＧＢＨの
内径の小さい方の穴ＨSに挿入されて保持される。な
お、穴ＧＢＨの主部はゴムブッシュＧＢ１、ＧＢ２を貫
通していないが、少なくともケーブル引出側のゴムブッ
シュＧＢ２には、ランプケーブルＬＰＣ２をゴムブッシ
ュＧＢ２から引き出すために、穴ＧＢＨの小さい穴ＨS
に連通して内径の小さい貫通穴が形成されている。この
ような構成により、２本のランプケーブルを１方向に引
き出すとき、従来技術では、ランプケーブルを通すスペ
ースがなく、かつ、ランプケーブルをゴムブッシュに通
さないため、ランプケーブルがモジュールからはみ出し
たが、本実施例では、ランプケーブルＬＰＣ１が下側ケ
ースＭＣＡからはみ出さないので、モジュールＭＤＬを
省スペース化することができ、モジュールＭＤＬを小型
化、軽量化することができ、製造コストを低減すること
ができる。また、ゴムブッシュＧＢ１、ＧＢ２によって
蛍光管ＬＰとランプケーブルＬＰＣの両方を保持するの
で、ランプケーブルＬＰＣの保持力によって、蛍光管Ｌ
Ｐを保持しているゴムブッシュＧＢ１、ＧＢ２が保持さ
れるので、蛍光管ＬＰの保持性を向上することができ
る。なお、ゴムブッシュＧＢ１は蛍光管ＬＰと１本のラ
ンプケーブルＬＰＣ１を保持し、ゴムブッシュＧＢ２は
蛍光管ＬＰと２本のランプケーブルＬＰＣ１、ＬＰＣ２
を保持するが、部品の種類を減らすために、ゴムブッシ
ュＧＢ１はゴムブッシュＧＢ２と同様の形状のものを共
用している。
【０１４９】なお、蛍光管ＬＰとランプケーブルＬＰＣ
を保持するための、ゴムブッシュＧＢ１、ＧＢ２に設け
る穴あるいは溝の形状は、図示したものに限らない。例
えば、蛍光管ＬＰ、２本のランプケーブルＬＰＣを保持
する穴あるいは溝はそれぞれ独立に設けてもよいし、蛍
光管ＬＰと１本または２本のランプケーブルＬＰＣの穴
あるいは溝を適宜共通させてもよい。また、ゴムブッシ
ュＧＢ１は蛍光管ＬＰと１本のランプケーブルＬＰＣ１
を保持する穴あるいは溝を有し、ゴムブッシュＧＢ２は
蛍光管ＬＰと２本のランプケーブルＬＰＣ１、ＬＰＣ２
を保持する穴あるいは溝を有するというように、ゴムブ
ッシュＧＢ１とゴムブッシュＧＢ２とで異なる形状のも
のを使用してもよい。
を保持するための、ゴムブッシュＧＢ１、ＧＢ２に設け
る穴あるいは溝の形状は、図示したものに限らない。例
えば、蛍光管ＬＰ、２本のランプケーブルＬＰＣを保持
する穴あるいは溝はそれぞれ独立に設けてもよいし、蛍
光管ＬＰと１本または２本のランプケーブルＬＰＣの穴
あるいは溝を適宜共通させてもよい。また、ゴムブッシ
ュＧＢ１は蛍光管ＬＰと１本のランプケーブルＬＰＣ１
を保持する穴あるいは溝を有し、ゴムブッシュＧＢ２は
蛍光管ＬＰと２本のランプケーブルＬＰＣ１、ＬＰＣ２
を保持する穴あるいは溝を有するというように、ゴムブ
ッシュＧＢ１とゴムブッシュＧＢ２とで異なる形状のも
のを使用してもよい。
【０１５０】《蛍光管ＬＰ、ランプケーブルＬＰＣ、ゴ
ムブッシュＧＢの下側ケースＭＣＡへの収納》図３９
（Ａ）は、下側ケースＭＣＡ内にバックライトＢＬ（蛍
光管ＬＰ、ランプケーブルＬＰＣ、ゴムブッシュＧＢ、
導光板ＧＬＢ）が収納・実装された状態を示す上面図、
（Ｂ）は（Ａ）のＢ−Ｂ切断線における断面図、（Ｃ）
は（Ａ）のＣ−Ｃ切断線における断面図である。
ムブッシュＧＢの下側ケースＭＣＡへの収納》図３９
（Ａ）は、下側ケースＭＣＡ内にバックライトＢＬ（蛍
光管ＬＰ、ランプケーブルＬＰＣ、ゴムブッシュＧＢ、
導光板ＧＬＢ）が収納・実装された状態を示す上面図、
（Ｂ）は（Ａ）のＢ−Ｂ切断線における断面図、（Ｃ）
は（Ａ）のＣ−Ｃ切断線における断面図である。
【０１５１】下側ケースＭＣＡの内面（上面）を示す図
３７において、ＭＢは導光板ＧＬＢの保持部、ＭＬは蛍
光管ＬＰの収納部、ＭＧはゴムブッシュＧＢの収納部、
ＭＣ１はランプケーブルＬＰＣ１の収納部、ＭＣ２はラ
ンプケーブルＬＰＣ２の収納部である。
３７において、ＭＢは導光板ＧＬＢの保持部、ＭＬは蛍
光管ＬＰの収納部、ＭＧはゴムブッシュＧＢの収納部、
ＭＣ１はランプケーブルＬＰＣ１の収納部、ＭＣ２はラ
ンプケーブルＬＰＣ２の収納部である。
【０１５２】バックライトＢＬは、図３９（Ａ）〜
（Ｃ）に示すように、バックライト収納ケースである下
側ケースＭＣＡ内に収納される。すなわち、蛍光管ＬＰ
とランプケーブルＬＰＣとを保持したゴムブッシュＧＢ
１、ＧＢ２は、ゴムブッシュＧＢ１、ＧＢ２がぴったり
はまるように形成された図３７に示す収納部ＭＧにはめ
込まれ、蛍光管ＬＰは下側ケースＭＣＡと非接触で収納
部ＭＬ内に収納される。ランプケーブルＬＰＣ１、ＬＣ
２は、ランプケーブルＬＰＣ１、２の形状にほぼぴった
り沿うように下側ケースＭＣＡに形成された溝から成る
収納部ＭＣ１、ＭＣ２に収納される。インバータＩＶに
接続される先端部に近い、すなわち、ゴムブッシュＧＢ
２以降の、ランプケーブルＬＰＣ１、ランプケーブルＬ
ＰＣ２は、回路基板ＰＣＢ２の長軸方向から回路基板Ｐ
ＣＢ２の長軸方向にほぼ垂直に方向を変え（図１、図３
９参照）、取付穴ＭＨ３（図３７参照）と回路基板ＰＣ
Ｂ２との間のスペースに収納される。ランプケーブルＬ
ＰＣ１、ＬＰ２の先端部にはインバータＩＶが接続さ
れ、インバータＩＶは、図３９（Ａ）に示すように、回
路基板ＰＣＢ２の横に設けたインバータ収納部ＭＩに収
納される。このように、モジュールＭＤをパソコン等の
応用製品に組み込んだ場合、ランプケーブルＬＰＣがモ
ジュールの外側の側面を通ったり、インバータＩＶがモ
ジュールＭＤの外側にはみ出ることなく、バックライト
ＢＬの蛍光管ＬＰ、ランプケーブルＬＰＣ、ゴムブッシ
ュＧＢ、インバータＩＶをコンパクトに収納、実装する
ことができ、モジュールＭＤＬを小型化、軽量化するこ
とができ、製造コストを低減することができる。
（Ｃ）に示すように、バックライト収納ケースである下
側ケースＭＣＡ内に収納される。すなわち、蛍光管ＬＰ
とランプケーブルＬＰＣとを保持したゴムブッシュＧＢ
１、ＧＢ２は、ゴムブッシュＧＢ１、ＧＢ２がぴったり
はまるように形成された図３７に示す収納部ＭＧにはめ
込まれ、蛍光管ＬＰは下側ケースＭＣＡと非接触で収納
部ＭＬ内に収納される。ランプケーブルＬＰＣ１、ＬＣ
２は、ランプケーブルＬＰＣ１、２の形状にほぼぴった
り沿うように下側ケースＭＣＡに形成された溝から成る
収納部ＭＣ１、ＭＣ２に収納される。インバータＩＶに
接続される先端部に近い、すなわち、ゴムブッシュＧＢ
２以降の、ランプケーブルＬＰＣ１、ランプケーブルＬ
ＰＣ２は、回路基板ＰＣＢ２の長軸方向から回路基板Ｐ
ＣＢ２の長軸方向にほぼ垂直に方向を変え（図１、図３
９参照）、取付穴ＭＨ３（図３７参照）と回路基板ＰＣ
Ｂ２との間のスペースに収納される。ランプケーブルＬ
ＰＣ１、ＬＰ２の先端部にはインバータＩＶが接続さ
れ、インバータＩＶは、図３９（Ａ）に示すように、回
路基板ＰＣＢ２の横に設けたインバータ収納部ＭＩに収
納される。このように、モジュールＭＤをパソコン等の
応用製品に組み込んだ場合、ランプケーブルＬＰＣがモ
ジュールの外側の側面を通ったり、インバータＩＶがモ
ジュールＭＤの外側にはみ出ることなく、バックライト
ＢＬの蛍光管ＬＰ、ランプケーブルＬＰＣ、ゴムブッシ
ュＧＢ、インバータＩＶをコンパクトに収納、実装する
ことができ、モジュールＭＤＬを小型化、軽量化するこ
とができ、製造コストを低減することができる。
【０１５３】なお、本実施例では蛍光管ＬＰを１本配置
したが、２本以上配置してもよく、また、設置場所も導
光板ＧＬＢの短辺側に設置してもよい。
したが、２本以上配置してもよく、また、設置場所も導
光板ＧＬＢの短辺側に設置してもよい。
【０１５４】《導光板ＧＬＢの下側ケースＭＣＡへの収
納》図４１は、下側ケースＭＣＡ、導光板ＧＬＢ、蛍光
管ＬＰ、ランプケーブルＬＰＣ等の要部断面図である。
納》図４１は、下側ケースＭＣＡ、導光板ＧＬＢ、蛍光
管ＬＰ、ランプケーブルＬＰＣ等の要部断面図である。
【０１５５】従来の導光板は、モジュール内での保持用
の無駄な領域が多く、有効発光部の寸法より大幅に大き
かったが、本実施例の導光板ＧＬＢは、図３９（Ａ）に
示すように四角形状（長方形状）をしており、導光板Ｇ
ＬＢの全体の寸法を、発光部の寸法にできる限り近付け
ている。導光板ＧＬＢの３辺は、ほぼぴったりはまるよ
うに形成された下側ケースＭＣＡの導光板用収納部の内
壁に保持され、蛍光管ＬＰ側の導光板ＧＬＢの残りの１
辺は、導光板ＧＬＢと蛍光管ＬＰとの間の下側ケースＭ
ＣＡの内面（上面）におけるゴムブッシュＧＢ近傍に、
該下側ケースＭＣＡと一体に形成された２個の微小な突
起（爪）ＰＪによって保持される。突起ＰＪにより、導
光板ＧＬＢの蛍光管ＬＰ側への移動を防止し、導光板Ｇ
ＬＢが蛍光管ＬＰに当たって蛍光管ＬＰを破損するのが
防止される。なお、ランプ反射シートＬＳは取り付ける
前は長方形状をしており、取り付け後は、ランプ反射シ
ートＬＳの長辺の端部が反射シートＲＦＳの下面端部に
接着され、蛍光管ＬＰを全長に渡って覆い、もう一方の
長辺の端部がプリズムシートＰＲＳの上面端部に載置さ
れ、保持される。ランプ反射シートＬＳは、断面形状が
Ｕ字状で、突起ＰＪの内側に配置されるような長さに形
成されている。突起ＰＪは、光の利用効率をなるべく低
減させないために、なるべく微小に形成する。
の無駄な領域が多く、有効発光部の寸法より大幅に大き
かったが、本実施例の導光板ＧＬＢは、図３９（Ａ）に
示すように四角形状（長方形状）をしており、導光板Ｇ
ＬＢの全体の寸法を、発光部の寸法にできる限り近付け
ている。導光板ＧＬＢの３辺は、ほぼぴったりはまるよ
うに形成された下側ケースＭＣＡの導光板用収納部の内
壁に保持され、蛍光管ＬＰ側の導光板ＧＬＢの残りの１
辺は、導光板ＧＬＢと蛍光管ＬＰとの間の下側ケースＭ
ＣＡの内面（上面）におけるゴムブッシュＧＢ近傍に、
該下側ケースＭＣＡと一体に形成された２個の微小な突
起（爪）ＰＪによって保持される。突起ＰＪにより、導
光板ＧＬＢの蛍光管ＬＰ側への移動を防止し、導光板Ｇ
ＬＢが蛍光管ＬＰに当たって蛍光管ＬＰを破損するのが
防止される。なお、ランプ反射シートＬＳは取り付ける
前は長方形状をしており、取り付け後は、ランプ反射シ
ートＬＳの長辺の端部が反射シートＲＦＳの下面端部に
接着され、蛍光管ＬＰを全長に渡って覆い、もう一方の
長辺の端部がプリズムシートＰＲＳの上面端部に載置さ
れ、保持される。ランプ反射シートＬＳは、断面形状が
Ｕ字状で、突起ＰＪの内側に配置されるような長さに形
成されている。突起ＰＪは、光の利用効率をなるべく低
減させないために、なるべく微小に形成する。
【０１５６】このように導光板ＧＬＢの寸法を有効発光
部の寸法にできる限り近付け、できる限り小さくするこ
とにより、従来の導光板の占めていたスペースに電子部
品を実装することができ、かつ、下側ケースＭＣＡと一
体に設けた突起ＰＪにより導光板ＧＬＢを保持すること
により、小さいスペースで導光板ＧＬＢを保持すること
ができるので、モジュールＭＤＬを小型化、軽量化する
ことができ、製造コストを低減することができる。換言
すれば、モジュールＭＤＬの小型化を実現しつつ、導光
板ＧＬＢの発光効率を向上することができる。
部の寸法にできる限り近付け、できる限り小さくするこ
とにより、従来の導光板の占めていたスペースに電子部
品を実装することができ、かつ、下側ケースＭＣＡと一
体に設けた突起ＰＪにより導光板ＧＬＢを保持すること
により、小さいスペースで導光板ＧＬＢを保持すること
ができるので、モジュールＭＤＬを小型化、軽量化する
ことができ、製造コストを低減することができる。換言
すれば、モジュールＭＤＬの小型化を実現しつつ、導光
板ＧＬＢの発光効率を向上することができる。
【０１５７】なお、突起ＰＪは、必ずしも下側ケースＭ
ＣＡと一体に設けなくてもよく、金属等の別部材で形成
した突起を下側ケースＭＣＡに取り付けてもよい。
ＣＡと一体に設けなくてもよく、金属等の別部材で形成
した突起を下側ケースＭＣＡに取り付けてもよい。
【０１５８】《拡散シートＳＰＳ》拡散シートＳＰＳ
は、導光板ＢＬＢの上に載置され、導光板ＧＬＢの上面
から発せられる光を拡散し、液晶表示パネルＰＮＬに均
一に光を照射する。
は、導光板ＢＬＢの上に載置され、導光板ＧＬＢの上面
から発せられる光を拡散し、液晶表示パネルＰＮＬに均
一に光を照射する。
【０１５９】《プリズムシートＰＲＳ》プリズムシート
ＰＲＳは、拡散シートＳＰＳの上に載置され、下面は平
滑面で、上面がプリズム面となっている。プリズム面
は、例えば、互いに平行な直線状に配列された断面形状
がＶ字状の複数本の溝から成る。プリズムシートＰＲＳ
は、拡散シートＳＰＳから広い角度範囲にわたって拡散
される光をプリズムシートＰＲＳの法線方向に集めるこ
とにより、バックライトＢＬの輝度を向上させることが
できる。したがって、バックライトＢＬを低消費電力化
することができ、その結果、モジュールＭＤＬを小型
化、軽量化することができ、製造コストを低減すること
ができる。
ＰＲＳは、拡散シートＳＰＳの上に載置され、下面は平
滑面で、上面がプリズム面となっている。プリズム面
は、例えば、互いに平行な直線状に配列された断面形状
がＶ字状の複数本の溝から成る。プリズムシートＰＲＳ
は、拡散シートＳＰＳから広い角度範囲にわたって拡散
される光をプリズムシートＰＲＳの法線方向に集めるこ
とにより、バックライトＢＬの輝度を向上させることが
できる。したがって、バックライトＢＬを低消費電力化
することができ、その結果、モジュールＭＤＬを小型
化、軽量化することができ、製造コストを低減すること
ができる。
【０１６０】《反射シートＲＦＳ》反射シートＲＦＳ
は、導光板ＧＬＢの下に配置され、導光板ＧＬＢの下面
から発せられる光を液晶表示パネルＰＮＬの方へ反射さ
せる。
は、導光板ＧＬＢの下に配置され、導光板ＧＬＢの下面
から発せられる光を液晶表示パネルＰＮＬの方へ反射さ
せる。
【０１６１】《導光板ＧＬＢおよび液晶表示パネルＰＮ
Ｌの押さえ構造》図４２は、導光板ＧＬＢおよび液晶表
示パネルＰＮＬの押さえ構造を示すモジュールＭＤＬの
要部断面図である。
Ｌの押さえ構造》図４２は、導光板ＧＬＢおよび液晶表
示パネルＰＮＬの押さえ構造を示すモジュールＭＤＬの
要部断面図である。
【０１６２】図４２に示すように、プリズムシートＰＲ
Ｓと拡散シートＳＰＳの寸法が導光板ＧＬＢの寸法より
大きく、プリズムシートＰＲＳと拡散シートＳＰＳの端
部が導光板ＧＬＢの端部より出ており（オーバーハング
させ）、下側ケースＭＣＡの側壁の上にかかっている。
このプリズムシートＰＲＳと拡散シートＳＰＳのオーバ
ーハング部と下側ケースＭＣＡの側壁の上にゴムクッシ
ョンＧＣとゴムから成る遮光スペーサＩＬＳが配置さ
れ、液晶表示パネルＰＮＬの上部透明ガラス基板ＳＵＢ
２を加圧し、保持するようになっている（後述の《液晶
表示パネルＰＮＬの押さえ構造》と図４４参照）。これ
により、プリズムシートＰＲＳと拡散シートＳＰＳの両
方あるいは拡散シートＳＰＳが、導光板ＧＬＢと下側ケ
ースＭＣＡとの間の間隙に入り込み、導光板ＧＬＢのか
たつきが防止され、導光板ＧＬＢがモジュールＭＤＬ内
でしっかりと保持される。図４２に示す構造により、ゴ
ムクッションＧＣおよび遮光スペーサＩＬＳの圧力がプ
リズムシートＰＲＳと拡散シートＳＰＳを介して下側ケ
ースＭＣＡに加わり、液晶表示パネルＰＮＬがモジュー
ルＭＤＬ内で確実に保持され、導光板ＧＬＢ、液晶表示
パネルＰＮＬ等の保持力が向上し、製品の信頼性を向上
することができる。
Ｓと拡散シートＳＰＳの寸法が導光板ＧＬＢの寸法より
大きく、プリズムシートＰＲＳと拡散シートＳＰＳの端
部が導光板ＧＬＢの端部より出ており（オーバーハング
させ）、下側ケースＭＣＡの側壁の上にかかっている。
このプリズムシートＰＲＳと拡散シートＳＰＳのオーバ
ーハング部と下側ケースＭＣＡの側壁の上にゴムクッシ
ョンＧＣとゴムから成る遮光スペーサＩＬＳが配置さ
れ、液晶表示パネルＰＮＬの上部透明ガラス基板ＳＵＢ
２を加圧し、保持するようになっている（後述の《液晶
表示パネルＰＮＬの押さえ構造》と図４４参照）。これ
により、プリズムシートＰＲＳと拡散シートＳＰＳの両
方あるいは拡散シートＳＰＳが、導光板ＧＬＢと下側ケ
ースＭＣＡとの間の間隙に入り込み、導光板ＧＬＢのか
たつきが防止され、導光板ＧＬＢがモジュールＭＤＬ内
でしっかりと保持される。図４２に示す構造により、ゴ
ムクッションＧＣおよび遮光スペーサＩＬＳの圧力がプ
リズムシートＰＲＳと拡散シートＳＰＳを介して下側ケ
ースＭＣＡに加わり、液晶表示パネルＰＮＬがモジュー
ルＭＤＬ内で確実に保持され、導光板ＧＬＢ、液晶表示
パネルＰＮＬ等の保持力が向上し、製品の信頼性を向上
することができる。
【０１６３】ここでは、プリズムシートＰＲＳと拡散シ
ートＳＰＳの両方を導光板ＧＬＢからオーバーハングさ
せたが、いずれか一方をオーバーハングさせてもよい。
また、ここでは、導光板ＧＬＢの４辺全周にオーバーハ
ングさせたが、必ずしも４辺全周にオーバーハングさせ
なくてもよく、１〜３辺だけでも効果がある。
ートＳＰＳの両方を導光板ＧＬＢからオーバーハングさ
せたが、いずれか一方をオーバーハングさせてもよい。
また、ここでは、導光板ＧＬＢの４辺全周にオーバーハ
ングさせたが、必ずしも４辺全周にオーバーハングさせ
なくてもよく、１〜３辺だけでも効果がある。
【０１６４】《液晶表示パネルＰＮＬの押さえ構造》図
４５は、従来の液晶表示モジュールＭＤＬにおける液晶
表示パネルＰＮＬの押さえ構造を示す要部断面図であ
る。図４４は、本発明の一実施例の液晶表示モジュール
ＭＤＬにおける液晶表示パネルＰＮＬの押さえ構造を示
す要部断面図である。
４５は、従来の液晶表示モジュールＭＤＬにおける液晶
表示パネルＰＮＬの押さえ構造を示す要部断面図であ
る。図４４は、本発明の一実施例の液晶表示モジュール
ＭＤＬにおける液晶表示パネルＰＮＬの押さえ構造を示
す要部断面図である。
【０１６５】従来の液晶表示モジュールＭＤＬにおいて
は、図４５に示すように、液晶表示パネルＰＮＬをモジ
ュールＭＤＬ内で固定するのに、液晶表示パネルＰＮＬ
を構成する２枚の透明ガラス基板の両方をゴムクッショ
ンＧＣを介して押さえ込んでいた。すなわち、《シール
ドケースＳＨＤ》のところで詳述したように、ゴムクッ
ションＧＣの弾性を利用して、シールドケースＳＨＤを
装置内部方向に押し込むことにより、シールドケースＳ
ＨＤと下側ケースＭＣＡの各固定部材により固定される
（すなわち、固定用フックＨＫが固定用突起ＨＰにひっ
かかり、また、固定用爪ＮＬが内側に折り曲げられ、固
定用凹部ＮＲに挿入される）。したがって、従来は、２
枚の透明ガラス基板がゴムクッションＧＣを介して強く
押されるので、液晶表示パネルＰＮＬの２枚の透明ガラ
ス基板間の液晶のギャップが部分的に変化し、表示むら
が生じる。したがって、液晶表示パネルＰＮＬをあまり
強く押さえることができず、機械的強度が十分確保でき
なかった。これに対して、本発明では、図４４に示すよ
うに、液晶表示パネルＰＮＬを構成する２枚の透明ガラ
ス基板の寸法を変え、すなわち、端子が配置されていな
い辺（インターフェイス回路基板ＰＣＢ３側の辺）につ
いても、透明ガラス基板をもう一方の透明ガラス基板よ
り突出させて、液晶表示パネルＰＮＬの３辺にわたって
１枚ガラス板部を設け、片方の透明ガラス基板のみを該
１枚ガラス板部に載せたゴムクッションＧＣを介して押
さえるので、強く押さえても２枚の透明ガラス基板間の
ギャップが変化せず、表示むらが生じない。したがっ
て、液晶表示パネルＰＮＬの押さえ力を増すことがで
き、したがって、機械的強度が向上し、信頼性を向上で
きる。また、液晶表示パネルＰＮＬの１枚ガラス板部の
上面と金属製シールドケースＳＨＤの下面（内面）との
間には、両面粘着テープＢＡＴが介在され、両者が固定
されている。なお、図４４は、液晶表示パネルＰＮＬの
押さえ構造の概略を示す図で、実際は、ゴムクッション
ＧＣと下側ケースＭＣＡとの間には導光板ＧＬＢが配置
されている。
は、図４５に示すように、液晶表示パネルＰＮＬをモジ
ュールＭＤＬ内で固定するのに、液晶表示パネルＰＮＬ
を構成する２枚の透明ガラス基板の両方をゴムクッショ
ンＧＣを介して押さえ込んでいた。すなわち、《シール
ドケースＳＨＤ》のところで詳述したように、ゴムクッ
ションＧＣの弾性を利用して、シールドケースＳＨＤを
装置内部方向に押し込むことにより、シールドケースＳ
ＨＤと下側ケースＭＣＡの各固定部材により固定される
（すなわち、固定用フックＨＫが固定用突起ＨＰにひっ
かかり、また、固定用爪ＮＬが内側に折り曲げられ、固
定用凹部ＮＲに挿入される）。したがって、従来は、２
枚の透明ガラス基板がゴムクッションＧＣを介して強く
押されるので、液晶表示パネルＰＮＬの２枚の透明ガラ
ス基板間の液晶のギャップが部分的に変化し、表示むら
が生じる。したがって、液晶表示パネルＰＮＬをあまり
強く押さえることができず、機械的強度が十分確保でき
なかった。これに対して、本発明では、図４４に示すよ
うに、液晶表示パネルＰＮＬを構成する２枚の透明ガラ
ス基板の寸法を変え、すなわち、端子が配置されていな
い辺（インターフェイス回路基板ＰＣＢ３側の辺）につ
いても、透明ガラス基板をもう一方の透明ガラス基板よ
り突出させて、液晶表示パネルＰＮＬの３辺にわたって
１枚ガラス板部を設け、片方の透明ガラス基板のみを該
１枚ガラス板部に載せたゴムクッションＧＣを介して押
さえるので、強く押さえても２枚の透明ガラス基板間の
ギャップが変化せず、表示むらが生じない。したがっ
て、液晶表示パネルＰＮＬの押さえ力を増すことがで
き、したがって、機械的強度が向上し、信頼性を向上で
きる。また、液晶表示パネルＰＮＬの１枚ガラス板部の
上面と金属製シールドケースＳＨＤの下面（内面）との
間には、両面粘着テープＢＡＴが介在され、両者が固定
されている。なお、図４４は、液晶表示パネルＰＮＬの
押さえ構造の概略を示す図で、実際は、ゴムクッション
ＧＣと下側ケースＭＣＡとの間には導光板ＧＬＢが配置
されている。
【０１６６】なお、図４４に示した実施例では、先に述
べたプリズムシートＰＲＳをオーバーハングさせること
に限定されるものではないので、プリズムシートＰＲＳ
を導光板ＧＬＢにオーバーハングさせていない。
べたプリズムシートＰＲＳをオーバーハングさせること
に限定されるものではないので、プリズムシートＰＲＳ
を導光板ＧＬＢにオーバーハングさせていない。
【０１６７】以上本発明を実施例に基づいて具体的に説
明したが、本発明は上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。
明したが、本発明は上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。
【０１６８】
【発明の効果】以上説明したように、本発明によれば、
金属製シールドケースの側面に一体に設けた爪を、グラ
ンド配線に接続した回路基板上のフレームグランドパッ
ドと接続したので、有害な輻射電波の発生を抑制するこ
とができ、かつ、爪の折り曲げと半田付けの作業性を向
上することができ、接続信頼性を向上することができ
る。また、当該液晶表示装置のケースのコーナーが取付
穴を介してねじ等によりしっかりと押さえられ、固定さ
れるため、機械的強度が向上し、製品の信頼性が向上す
る。さらに、ＥＭＩ対策用の複数個の電子部品を回路基
板上に集中して配置したので、デッドスペースを低減す
ることができ、電子部品を高密度に実装することができ
る。したがって、当該液晶表示装置を小型化、軽量化す
ることができ、製造コストを低減することができる。
金属製シールドケースの側面に一体に設けた爪を、グラ
ンド配線に接続した回路基板上のフレームグランドパッ
ドと接続したので、有害な輻射電波の発生を抑制するこ
とができ、かつ、爪の折り曲げと半田付けの作業性を向
上することができ、接続信頼性を向上することができ
る。また、当該液晶表示装置のケースのコーナーが取付
穴を介してねじ等によりしっかりと押さえられ、固定さ
れるため、機械的強度が向上し、製品の信頼性が向上す
る。さらに、ＥＭＩ対策用の複数個の電子部品を回路基
板上に集中して配置したので、デッドスペースを低減す
ることができ、電子部品を高密度に実装することができ
る。したがって、当該液晶表示装置を小型化、軽量化す
ることができ、製造コストを低減することができる。
【図１】本発明を適用したアクティブ・マトリックス方
式のカラー液晶表示装置の液晶表示モジュールの分解斜
視図である。
式のカラー液晶表示装置の液晶表示モジュールの分解斜
視図である。
【図２】液晶表示部の一画素とその周辺を示す要部平面
図である。
図である。
【図３】図２の３−３切断線における１画素とその周辺
を示す断面図である。
を示す断面図である。
【図４】図２の４−４切断線における付加容量Ｃaddの
断面図である。
断面図である。
【図５】図２に示す画素を複数配置した液晶表示部の要
部平面図である。
部平面図である。
【図６】図２に示す画素の層ｇ２、ＡＳのみを描いた平
面図である。
面図である。
【図７】図２に示す画素の層ｄ１、ｄ２、ｄ３のみを描
いた平面図である。
いた平面図である。
【図８】図２に示す画素の画素電極層ＩＴＯ１、遮光膜
ＢＭおよびカラーフィルタ層ＦＩＬのみを描いた平面図
である。
ＢＭおよびカラーフィルタ層ＦＩＬのみを描いた平面図
である。
【図９】図５に示す画素配列の画素電極層、遮光膜およ
びカラーフィルタ層のみを描いた要部平面図である。
びカラーフィルタ層のみを描いた要部平面図である。
【図１０】ゲート端子ＧＴＭとゲート配線ＧＬの接続部
近辺を示す平面と断面の図である。
近辺を示す平面と断面の図である。
【図１１】ドレイン端子ＤＴＭと映像信号線ＤＬとの接
続部付近を示す平面と断面の図である。
続部付近を示す平面と断面の図である。
【図１２】アクティブ・マトリックス方式のカラー液晶
表示装置の液晶表示部を示す等価回路図である。
表示装置の液晶表示部を示す等価回路図である。
【図１３】図２に示す画素の等価回路図である。
【図１４】基板ＳＵＢ１側の工程Ａ〜Ｃの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。
す画素部とゲート端子部の断面図のフローチャートであ
る。
【図１５】基板ＳＵＢ１側の工程Ｄ〜Ｆの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。
す画素部とゲート端子部の断面図のフローチャートであ
る。
【図１６】基板ＳＵＢ１側の工程Ｇ〜Ｉの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。
す画素部とゲート端子部の断面図のフローチャートであ
る。
【図１７】表示パネルのマトリクス周辺部の構成を説明
するための平面図である。
するための平面図である。
【図１８】図１７の周辺部をやや誇張し更に具体的に説
明するためのパネル平面図である。
明するためのパネル平面図である。
【図１９】上下基板の電気的接続部を含む表示パネルの
角部の拡大平面図である。
角部の拡大平面図である。
【図２０】マトリクスの画素部を中央に、両側にパネル
角付近と映像信号端子部付近を示す断面図である。
角付近と映像信号端子部付近を示す断面図である。
【図２１】左側に走査信号端子、右側に外部接続端子の
無いパネル縁部分を示す断面図である。
無いパネル縁部分を示す断面図である。
【図２２】駆動回路を構成する集積回路チップＣＨＩが
フレキシブル配線基板に搭載されたテープキャリアパッ
ケージＴＣＰの断面構造を示す図である。
フレキシブル配線基板に搭載されたテープキャリアパッ
ケージＴＣＰの断面構造を示す図である。
【図２３】テープキャリアパッケージＴＣＰを表示パネ
ルＰＮＬの映像信号回路用端子ＤＴＭに接続した状態を
示す要部断面図である。
ルＰＮＬの映像信号回路用端子ＤＴＭに接続した状態を
示す要部断面図である。
【図２４】シールドケースＳＨＤ内に液晶表示パネルＰ
ＮＬと回路基板ＰＣＢ１〜３が組み込まれた下面図、Ａ
−Ａ切断線における断面図、Ａ−Ａ切断線における断面
図、Ｂ−Ｂ切断線における断面図、Ｃ−Ｃ切断線におけ
る断面図、Ｄ−Ｄ切断線における断面図である。
ＮＬと回路基板ＰＣＢ１〜３が組み込まれた下面図、Ａ
−Ａ切断線における断面図、Ａ−Ａ切断線における断面
図、Ｂ−Ｂ切断線における断面図、Ｃ−Ｃ切断線におけ
る断面図、Ｄ−Ｄ切断線における断面図である。
【図２５】シールドケースＳＨＤの上面図、前側面図、
後側面図、右側面図、左側面図である。
後側面図、右側面図、左側面図である。
【図２６】液晶表示パネルＰＮＬと、テープキャリアパ
ッケージＴＣＰを実装した回路基板ＰＣＢ１〜３の下面
図、Ａ−Ａ切断線における断面図、Ｂ−Ｂ切断線におけ
る断面図、Ｃ−Ｃ切断線における断面図、Ｄ−Ｄ切断線
における断面図である。
ッケージＴＣＰを実装した回路基板ＰＣＢ１〜３の下面
図、Ａ−Ａ切断線における断面図、Ｂ−Ｂ切断線におけ
る断面図、Ｃ−Ｃ切断線における断面図、Ｄ−Ｄ切断線
における断面図である。
【図２７】テープキャリアパッケージＴＣＰを実装しな
い回路基板ＰＣＢ１〜３の詳細下面図である。
い回路基板ＰＣＢ１〜３の詳細下面図である。
【図２８】絶縁シートＩＮＳ１〜３の上面図、Ａ−Ａ切
断線における断面図、Ｂ−Ｂ切断線における断面図、Ｃ
−Ｃ切断線における断面図である。
断線における断面図、Ｂ−Ｂ切断線における断面図、Ｃ
−Ｃ切断線における断面図である。
【図２９】（Ａ）はインターフェイス回路基板ＰＣＢ３
の上面図、（Ｂ）は下面図である。
の上面図、（Ｂ）は下面図である。
【図３０】インターフェイス回路基板ＰＣＢ３に搭載し
たハイブリッド集積回路ＨＩの横側面図、前側面図であ
る。
たハイブリッド集積回路ＨＩの横側面図、前側面図であ
る。
【図３１】ゲート側回路基板ＰＣＢ１の下面図である。
【図３２】ゲート側回路基板ＰＣＢ２の下面図である。
【図３３】テープキャリアパッケージＴＣＰの平面（下
面）図である。
面）図である。
【図３４】複数枚実装したＴＣＰの平面（下面）図、側
面図である。
面図である。
【図３５】（Ａ）、（Ｂ）、（Ｃ）はそれぞれジョイナ
ＪＮ１〜３の平面図である。
ＪＮ１〜３の平面図である。
【図３６】実装したジョイナＪＮ１、ＪＮ２の平面図、
側面図である。
側面図である。
【図３７】下側ケースＭＣＡの上面図、前側面図、後側
面図、右側面図、左側面図である。
面図、右側面図、左側面図である。
【図３８】下側ケースＭＣＡの下面図である。
【図３９】（Ａ）は下側ケースＭＣＡ内に収納した導光
板ＧＬＢ、蛍光管ＬＰ、ゴムブッシュＧＢ等の上面図、
（Ｂ）はＢ−Ｂ切断線における断面図、（Ｃ）はＣ−Ｃ
切断線における断面図である。
板ＧＬＢ、蛍光管ＬＰ、ゴムブッシュＧＢ等の上面図、
（Ｂ）はＢ−Ｂ切断線における断面図、（Ｃ）はＣ−Ｃ
切断線における断面図である。
【図４０】（Ａ）はバックライトＢＬ（蛍光管ＬＰ、ラ
ンプケーブルＬＰＣ、ゴムブッシュＧＢ）の要部上面
図、（Ｂ）はＡ−Ａ切断線における断面図である。
ンプケーブルＬＰＣ、ゴムブッシュＧＢ）の要部上面
図、（Ｂ）はＡ−Ａ切断線における断面図である。
【図４１】下側ケースＭＣＡ内に収納したバックライト
ＢＬ（導光板ＧＬＢ、蛍光管ＬＰ等）の要部断面図であ
る。
ＢＬ（導光板ＧＬＢ、蛍光管ＬＰ等）の要部断面図であ
る。
【図４２】導光板ＧＬＢと液晶表示パネルＰＮＬの押さ
え構造を示す液晶表示モジュールＭＤの要部断面図であ
る。
え構造を示す液晶表示モジュールＭＤの要部断面図であ
る。
【図４３】液晶表示パネルＰＮＬと、テープキャリアパ
ッケージＴＣＰを実装した回路基板ＰＣＢ１〜３とゴム
クッションＧＣの下面図である。
ッケージＴＣＰを実装した回路基板ＰＣＢ１〜３とゴム
クッションＧＣの下面図である。
【図４４】シールドケースＳＨＤ、液晶表示パネルＰＮ
Ｌ、ゴムクッションＧＣ、下側ケースＭＣＡの実装状態
を示す要部断面図である。
Ｌ、ゴムクッションＧＣ、下側ケースＭＣＡの実装状態
を示す要部断面図である。
【図４５】シールドケースＳＨＤ、液晶表示パネルＰＮ
Ｌ、ゴムクッションＧＣ、下側ケースＭＣＡの従来の実
装状態を示す要部断面図である。
Ｌ、ゴムクッションＧＣ、下側ケースＭＣＡの従来の実
装状態を示す要部断面図である。
【図４６】従来の液晶表示モジュールＭＤＬの取付穴Ｓ
Ｈを示す図である。
Ｈを示す図である。
【図４７】液晶表示モジュールＭＤＬを実装したノート
ブック型のパソコン、あるいはワープロの斜視図であ
る。
ブック型のパソコン、あるいはワープロの斜視図であ
る。
ＳＨＤ…金属製シールドケース、ＦＧＮ…爪、ＰＣＢ１
〜３…回路基板、ＦＧＰ…フレームグランドパッド、Ｍ
ＤＬ…液晶表示モジュール、ＳＨ…取付穴、ＭＣＡ…下
側ケース、ＭＨ…取付穴、ＰＣＢ３…インターフェイス
回路基板、ＣＴ…コネクタ、ＴＣＯＮ…信号源集積回
路、ＣＲ…コンデンサ・抵抗、ＨＩ３…信号源集積回
路、ＣＨＩ１…駆動ＩＣチップ。
〜３…回路基板、ＦＧＰ…フレームグランドパッド、Ｍ
ＤＬ…液晶表示モジュール、ＳＨ…取付穴、ＭＣＡ…下
側ケース、ＭＨ…取付穴、ＰＣＢ３…インターフェイス
回路基板、ＣＴ…コネクタ、ＴＣＯＮ…信号源集積回
路、ＣＲ…コンデンサ・抵抗、ＨＩ３…信号源集積回
路、ＣＨＩ１…駆動ＩＣチップ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 直人 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 長谷川 薫 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内
Claims (14)
- 【請求項１】回路基板の少なくとも１箇所にフレームグ
ランドパッドを設け、かつ、金属製シールドケースの側
面に一体に形成した爪を前記フレームグランドパッドに
接続したことを特徴とする液晶表示装置。 - 【請求項２】液晶表示パネルと、前記液晶表示パネルの
２方、３方または４方の外周部に設けた回路基板と、前
記液晶表示パネル、前記回路基板を収納し、前記液晶表
示パネルを外部に露出させるための表示窓を有する金属
製シールドケースとを含んで成り、前記回路基板の少な
くとも１箇所にフレームグランドパッドを設け、かつ、
前記シールドケースの側面に一体に形成した爪を前記フ
レームグランドパッドに接続したことを特徴とする液晶
表示装置。 - 【請求項３】前記爪を前記側面の一部を切断して形成
し、かつ、前記爪を前記液晶表示装置の内部に向かう方
向に折り曲げて接続したことを特徴とする請求項１また
は２記載の液晶表示装置。 - 【請求項４】前記爪と前記フレームグランドパッドとを
半田付けにより接続したことを特徴とする請求項１また
は２記載の液晶表示装置。 - 【請求項５】前記回路基板が複数枚に分割されているこ
とを特徴とする請求項１または２記載の液晶表示装置。 - 【請求項６】液晶表示パネルの第１の辺の外側に配置し
た信号線駆動用の第１の回路基板と、前記第１の辺と隣
接する前記第１の辺と垂直の第２の辺の外側に配置さ
れ、外部との接続用コネクタを有する第２の回路基板
と、前記液晶表示パネルと前記第１の回路基板と前記第
２の回路基板とを含んで収納し、そのコーナー近傍に取
付穴を設けたケースとを有し、前記第２の回路基板の前
記第１の回路基板と遠い方の端部に高さの低い電子部品
を設け、かつ、前記電子部品の前記端部から離れる方向
の隣に前記コネクタを配置したことを特徴とする液晶表
示装置。 - 【請求項７】液晶表示パネルの第１の辺の外側に配置し
た信号線駆動用の第１の回路基板と、前記第１の辺と隣
接する前記第１の辺と垂直の第２の辺の外側に配置さ
れ、外部との接続用コネクタを有する第２の回路基板
と、前記液晶表示パネルと前記第１および第２の回路基
板とを含んで収納し、そのコーナー近傍に第１の取付穴
を設けた第１のケースと、前記液晶表示パネルの下に設
けたバックライトと、前記バックライトを収納し、前記
第１の取付穴と一致する第２の取付穴を設けた第２のケ
ースとを有し、前記第１のケースと前記第２のケースと
が一体化されて成り、前記第２の回路基板の前記第１の
回路基板と遠い方の端部に高さの低い電子部品を設け、
かつ、前記電子部品の前記端部から離れる方向の隣に前
記コネクタを配置したことを特徴とする液晶表示装置。 - 【請求項８】前記第１の回路基板が配置された前記液晶
表示パネルの前記第１の辺と対向する第３の辺の外側に
は、回路基板が配置されていないことを特徴とする請求
項６または７記載の液晶表示装置。 - 【請求項９】前記第１の回路基板が映像信号線駆動用回
路基板であり、前記第２の回路基板を配置した前記液晶
表示パネルの前記第２の辺と対向する第４の辺に走査信
号線駆動用回路基板を配置したことを特徴とする請求項
６、７または８記載の液晶表示装置。 - 【請求項１０】前記第２の回路基板が、電源回路と変換
回路とを設けたインターフェイス回路基板であることを
特徴とする請求項６、７、８または９記載の液晶表示装
置。 - 【請求項１１】前記高さの低い電子部品が信号源集積回
路であることを特徴とする請求項６または７記載の液晶
表示装置。 - 【請求項１２】ＥＭＩ対策用の複数個の電子部品を回路
基板上に集中して配置したことを特徴とする液晶表示装
置。 - 【請求項１３】ＥＭＩ対策用の複数個のコンデンサ・抵
抗を、信号源集積回路から遠い、かつ、駆動ＩＣチップ
の信号流れ方向の下流側の回路基板の端部に集中して配
置したことを特徴とする液晶表示装置。 - 【請求項１４】液晶表示パネルの外周部の２方、３方ま
たは４方に配置した回路基板を有する液晶表示装置にお
いて、ＥＭＩ対策用の複数個のコンデンサ・抵抗を、信
号源集積回路から遠い、かつ、駆動ＩＣチップの信号流
れ方向の下流側の前記回路基板の端部に集中して配置し
たことを特徴とする液晶表示装置。
Priority Applications (15)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6075072A JPH07281161A (ja) | 1994-04-13 | 1994-04-13 | 液晶表示装置 |
| US08/419,000 US5640216A (en) | 1994-04-13 | 1995-04-07 | Liquid crystal display device having video signal driving circuit mounted on one side and housing |
| KR1019950008604A KR100299388B1 (ko) | 1994-04-13 | 1995-04-13 | 액정표시장치및정보처리장치 |
| CN95105740A CN1100280C (zh) | 1994-04-13 | 1995-04-13 | 液晶显示器和数据处理装置 |
| CNB021543224A CN100354717C (zh) | 1994-04-13 | 1995-04-13 | 液晶显示器 |
| CNB2006101006015A CN100426093C (zh) | 1994-04-13 | 1995-04-13 | 液晶显示器 |
| US08/780,237 US5805249A (en) | 1994-04-13 | 1997-01-08 | Liquid crystal display device having video signal driving circuit mounted on one side |
| US08/816,145 US5815224A (en) | 1994-04-13 | 1997-03-12 | Liquid crystal display device having video signal driving circuit mounted on one side |
| KR1019970011634A KR100312256B1 (ko) | 1994-04-13 | 1997-03-31 | 액정표시장치 |
| US09/120,278 US5946062A (en) | 1994-04-13 | 1998-07-22 | Liquid crystal display device video having signal driving circuit mounted on one side |
| US09/928,496 USRE38516E1 (en) | 1994-04-13 | 2001-08-14 | Liquid crystal display with casing structure |
| US10/834,233 USRE40130E1 (en) | 1994-04-13 | 2004-04-29 | Liquid crystal display device video having signal driving circuit mounted on one side |
| US11/247,142 USRE41306E1 (en) | 1994-04-13 | 2005-10-12 | Liquid crystal display device having rubber bushes for receiving ends of a fluorescent tube and enabling connection of lamp cables thereat |
| US11/247,137 USRE41305E1 (en) | 1994-04-13 | 2005-10-12 | Liquid crystal display device having a mold case and rubber bushes for receiving ends of a fluorescent tube enabling connection of lamp cables thereat |
| US11/980,697 USRE41732E1 (en) | 1994-04-13 | 2007-10-31 | Liquid crystal display device video having signal driving circuit mounted on one side |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6075072A JPH07281161A (ja) | 1994-04-13 | 1994-04-13 | 液晶表示装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002126650A Division JP2002341315A (ja) | 2002-04-26 | 2002-04-26 | 液晶表示装置 |
| JP2002234321A Division JP2003161928A (ja) | 2002-08-12 | 2002-08-12 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07281161A true JPH07281161A (ja) | 1995-10-27 |
Family
ID=13565628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6075072A Pending JPH07281161A (ja) | 1994-04-13 | 1994-04-13 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07281161A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998026585A1 (en) * | 1996-12-11 | 1998-06-18 | Silicon Light Machines | Display/monitor with orientation dependent rotatable image |
| US6568831B2 (en) | 2000-10-31 | 2003-05-27 | Nec Lcd Technologies, Ltd. | Fluorescent tube with cable, surface illuminating device and method of manufacturing same, and liquid crystal display |
| US6785001B2 (en) | 2001-08-21 | 2004-08-31 | Silicon Light Machines, Inc. | Method and apparatus for measuring wavelength jitter of light signal |
| US6839479B2 (en) | 2002-05-29 | 2005-01-04 | Silicon Light Machines Corporation | Optical switch |
| KR100462806B1 (ko) * | 1997-07-30 | 2005-04-20 | 삼성전자주식회사 | 액정표시장치모듈 |
| US7046420B1 (en) | 2003-02-28 | 2006-05-16 | Silicon Light Machines Corporation | MEM micro-structures and methods of making the same |
| CN1311278C (zh) * | 2002-12-24 | 2007-04-18 | Lg.飞利浦Lcd有限公司 | 液晶显示装置 |
| JP2007133281A (ja) * | 2005-11-14 | 2007-05-31 | Epson Imaging Devices Corp | 表示装置 |
-
1994
- 1994-04-13 JP JP6075072A patent/JPH07281161A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998026585A1 (en) * | 1996-12-11 | 1998-06-18 | Silicon Light Machines | Display/monitor with orientation dependent rotatable image |
| KR100462806B1 (ko) * | 1997-07-30 | 2005-04-20 | 삼성전자주식회사 | 액정표시장치모듈 |
| US6568831B2 (en) | 2000-10-31 | 2003-05-27 | Nec Lcd Technologies, Ltd. | Fluorescent tube with cable, surface illuminating device and method of manufacturing same, and liquid crystal display |
| US6785001B2 (en) | 2001-08-21 | 2004-08-31 | Silicon Light Machines, Inc. | Method and apparatus for measuring wavelength jitter of light signal |
| US6839479B2 (en) | 2002-05-29 | 2005-01-04 | Silicon Light Machines Corporation | Optical switch |
| CN1311278C (zh) * | 2002-12-24 | 2007-04-18 | Lg.飞利浦Lcd有限公司 | 液晶显示装置 |
| US7046420B1 (en) | 2003-02-28 | 2006-05-16 | Silicon Light Machines Corporation | MEM micro-structures and methods of making the same |
| JP2007133281A (ja) * | 2005-11-14 | 2007-05-31 | Epson Imaging Devices Corp | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100312256B1 (ko) | 액정표시장치 | |
| JP3205373B2 (ja) | 液晶表示装置 | |
| JP3247793B2 (ja) | 液晶表示装置 | |
| JPH0675216A (ja) | 液晶表示装置 | |
| JPH07281185A (ja) | 液晶表示装置 | |
| JPH07281161A (ja) | 液晶表示装置 | |
| JPH07281183A (ja) | 液晶表示装置および情報処理装置 | |
| JP3406586B2 (ja) | 液晶表示装置 | |
| JP3691791B2 (ja) | 液晶表示装置 | |
| JP3469907B2 (ja) | 液晶表示装置 | |
| JPH10133218A (ja) | テープキャリアパッケージを実装した機器および液晶表示装置 | |
| JP3100743B2 (ja) | テープキャリアパッケージの端子接続構造 | |
| JP3276628B2 (ja) | 液晶表示装置 | |
| JPH05257128A (ja) | 液晶表示装置 | |
| JP3313236B2 (ja) | 液晶表示装置 | |
| JPH05265020A (ja) | テープキャリアパッケージ | |
| JP3252139B2 (ja) | 液晶表示装置 | |
| JP3811176B2 (ja) | 液晶表示装置 | |
| JPH07281160A (ja) | 液晶表示装置 | |
| JP2003161928A (ja) | 液晶表示装置 | |
| JP3737432B2 (ja) | 液晶表示装置 | |
| JP2006053575A (ja) | 液晶表示装置 | |
| JPH05257129A (ja) | 液晶表示装置 | |
| JP2002341315A (ja) | 液晶表示装置 | |
| JPH0659270A (ja) | 液晶表示装置 |