JP4935758B2 - Tabテープの製造方法ならびに配線板の製造方法 - Google Patents
Tabテープの製造方法ならびに配線板の製造方法 Download PDFInfo
- Publication number
- JP4935758B2 JP4935758B2 JP2008139614A JP2008139614A JP4935758B2 JP 4935758 B2 JP4935758 B2 JP 4935758B2 JP 2008139614 A JP2008139614 A JP 2008139614A JP 2008139614 A JP2008139614 A JP 2008139614A JP 4935758 B2 JP4935758 B2 JP 4935758B2
- Authority
- JP
- Japan
- Prior art keywords
- external connection
- terminal
- tab tape
- connection terminal
- outer lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Liquid Crystal (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
図5は、液晶駆動用ICのような半導体素子を実装するために用いられる、従来の一般的なCOF方式を採用したTABテープにおける半導体装置(半導体素子を実装してなる実装パッケージ)の1個分に対応した部分の平面的構成を示す図であり、図6は、図5に示したTABテープに半導体素子を実装したものを液晶表示パネルに接続した状態の一例を示す図である。
絶縁性フィルム基板101としては、例えば薄いポリイミドテープが用いられる。その絶縁性フィルム基板101の片面上に張られた銅箔をエッチング法(フォトリソグラフィ)法などによってパターン加工して、配線層102が形成されている。
その配線層102における、外部の液晶表示パネル107、半導体素子109、プリント配線板111との接続のための、いわゆる外部接続用端子として、アウターリード部114、インナーリード部115、アウターリード部116が形成されている。それらの表面には、錫めっきなどによる金属めっき層104が形成されている。そして、インナーリード部115が配列形成された半導体実装領域113内の部分とアウターリード部114、116が形成されている部分とを除いて、それ以外の配線が形成されている部分の配線層102の上には、絶縁性および機械的強度の補強のために、ソルダレジスト105が設けられている。
晶表示パネル107の接続用端子103が接続される。アウターリード部116の上の金属めっき層104の表面には、はんだバンプ110を介して外部のプリント配線板111の接続用端子(図示省略)が接続される。このようにして接続された半導体素子109は、プリント配線板111からの電気信号に従って液晶表示パネル107を駆動する。
、はんだバンプ110をそれぞれ介して、液晶表示パネル107とアウターリード部114との接続、半導体素子109とインナーリード部115との接続、プリント配線板111とアウターリード部116との接続を各々行うようにしている(以上、特許文献1参照)。
このような従来のTABテープやプリント配線版では、図7に模式的に示したように、複数の外部接続用端子114(114−1、114−2・・・、114−k・・・、114−n)は、全て同一の端子幅に形成されている(W1=Wk=Wn)。
ところが、そのような補正を行ったとしても、実際の接続工程では、ロット毎での種々の製造条件の違いや同一ロットでも作業環境の微妙な違い等に起因して、必ずしも事前に見込んだ大きさの位置ずれが発生するわけではない。このため、折角、事前に位置ずれを見込んで各外部接続用端子114の形成位置に補正を入れて説計しても、実際にはその位置とは異なった位置にずれてしまい、やはり接続不良等が発生してしまう場合が多いという欠点がある。しかも、斯様な傾向は、上記のように端子幅が益々微細化するにつれて、さらに致命的なものとなって行く傾向にある。あるいは、実際の熱圧着工程で生じる外部接続用端子114の位置ずれが事前に見込んだ位置ずれ量に対して許容誤差範囲内に収まるように、熱圧着時のプロセス条件等を管理すればよいようにも考えられるが、実際には
、そのような管理は極めて精確に行わねばならず、非常に煩雑なものとなり、実用的とは言えないものになってしまう。
α≦{β・(W−γ)}/(1000・L)、ここにγ=3σ
なる計算式で表される設計ルールに基づいて設定することを特徴としている。
本発明の配線板の製造方法は、絶縁性基板の少なくとも片面に、金属導体をパターン加工して配線パターンおよびそれに連なる複数配列された外部接続用端子を有する配線層を形成する工程と、前記外部接続用端子における所定の被加熱部を加熱して当該外部接続用端子を外部のTABテープまたは半導体装置もしくは配線板の接続用端子に接続する工程とを有する配線板の製造方法であって、前記外部接続用端子の各端子幅を、それぞれ、当該外部接続用端子の位置と前記配列における中心位置との間の距離をL[mm]、前記複数の外部接続用端子の位置の誤差率をα[%]、当該外部接続用端子の端子幅をW[μm]、前記外部の接続用端子との接続で許容される端子間の位置の許容ずれ率をβ[%]、前記複数の外部接続用端子の端子幅の標準偏差をσ[μm]として、
α≦{β・(W−γ)}/(1000・L)、ここにγ=3σ
なる計算式で表される設計ルールに基づいて設定することを特徴としている。
図1は、本発明の一実施の形態に係るTABテープにおける配線面側の主要部の平面的構成を示す図、図2は、本発明の実施の形態に係るTABテープにおける、特に液晶表示パネルに対して接続されるアウターリード部が配列形成された部分を抜き出して模式的に示す図、図3は、図2に示したTABテープのアウターリード部と液晶表示パネルの接続用端子とを接続した状態を模式的に示す図、図4は、本発明の一実施の形態に係るTABテープが半導体素子を実装されると共に液晶表示パネルおよびプリント配線板に接続された状態の一例を示す図である。
他方の面には(以下、この他方の面を、便宜上、GND面側とも呼ぶものとする)、いわゆるGND層(図示省略)が設けられる場合も多いが、ここでは説明の簡潔化のために、このTABテープ1は、GND面側にはGND層を有していない、いわゆる片面板タイプのものとする。
絶縁性フィルム基板2の幅方向左右両端には、パーホレーションホール5が、その絶縁性フィルム基板2の長手方向に沿って配列するように、所定のピッチ毎に穿ち設けられている。
アウターリード部7、8およびインナーリード部10の表面には、図4に示したように、錫めっきなどによる金属めっき層12(図1、2、3では省略)が形成されている。そしてそれらアウターリード部7、8およびインナーリード部10の上を除く配線パターン本体3の上には、絶縁性および機械的強度の補強のために、ソルダレジスト6が設けられている。アウターリード部7、8およびインナーリード部10は、いわゆる外部接続用端子として設けられたもので、被加熱部11(11a、11b、11c;以下、総称して符号11とも表記する)に加熱治工具等(図示省略)を押し当てられて加熱および加圧されることで、プリント配線板30、液晶表示パネル23、半導体素子40に対して、それぞれはんだバンプ31、ACF24、バンプ41を介して接続されるように設定されている。
より具体的には、複数のアウターリード部8−1・・・、8−k・・・8−n(これらを総称して8とも表記する)の各端子幅W1、Wk、Wnは、それぞれ、それら各アウターリード部8とその配列における図2、3の中心線20で表された中心位置との間の距離をL[mm]、複数のアウターリード部8の位置の誤差率をα[%]、中心線20に位置するアウターリード部8−1を第1番目として数えて第k番目のアウターリード部8−kの端子幅をWk[μm]、外部の液晶表示パネル23の表面に設けられている接続用端子22との接続で許容される端子間の位置の許容ずれ率をβ[%]、複数のアウターリード部8の端子幅の標準偏差をσ[μm]として、
α≦{β・(Wk−γ)}/(1000・L)、ここにγ=3σ・・・(式1)
なる計算式で表される設計ルールに基づいて設定されている。
従って、このTABテープ1では、W1<W2<・・・<Wk<・・・<Wnとなって
いる。すなわち、中心位置にある第1番目のアウターリード部8−1から数えて第k番目に位置する外部接続用端子の端子幅Wkは(k=1、2、3・・・、n)、その配列における最も中央寄りに配置されている(つまり中心線20の位置に形成されている)アウターリード部8−1の端子幅W1が最少であり、そこから両端へと向うにつれて、その途中に配列されているアウターリード部8−2、8−3、8−4・・・の端子幅W2、W3、W4・・・は徐々に広い端子幅となっており、両端のアウターリード部8−nの端子幅Wnが最大となっている。なお、本実施の形態では、アウターリード部8の端子幅Wkとは、各アウターリード部8における上面、すなわち外部の接続用端子22等と対面して接続される表面の、配列方向の幅の大きさを指すものとする(以下同様)。
このTABテープ1の各アウターリード部8−kは、それぞれ配置された位置ごとに対応して上記の計算式に基づいて設定された端子幅Wkを有するものとなるように、絶縁性フィルム基板2の片面に張り合わされた銅箔のような導体箔をフォトリソグラフィ法およびエッチング法等を用いてパターン加工することによって形成される。そのパターン加工の際に用いられるフォトリソグラフィプロセスやエッチングプロセスそれ自体については、一般的なもので構わない。また、その前後の各工程についても、一般的なもので構わない。むしろ、本実施の形態に係るTABテープの製造方法は、その最も特徴的なプロセスである各アウターリード部8−kの端子幅Wkの設定プロセス以外については、一般的なTABテープで用いられるエッチングプロセス等とは異なる特殊なパターン加工プロセスを用いるように変更したりアウターリード部8のパターン加工精度のさらなる向上のためにそのパターン加工プロセスを極めて煩雑なものとしたりすることなく、一般的なパターン加工プロセス等を踏襲することが可能であるというメリットも有しているのである。
そうすると、中心線20に位置している、アウターリード部8−1と接続用端子22−1とが、最も少ない位置ずれで高精度に接続されることとなり、中心線20から両端へと行くにつれて、絶縁性フィルム基板2の熱膨張に起因した位置ずれは累積的に大きくなって行き、両端のアウターリード部8−nと接続用端子22−nとが、最も大きな位置ずれを伴って接続されることとなる。このような各位置で発生する位置ずれの大きさの傾向については普遍的であるが、その位置ずれの大きさの値については、種々の要因で変化する。
α≦{β・(Wk−γ)}/(1000・L)、ここにγ=3σ・・・(式1)
に基づいて、接続工程における加熱および加圧の際に絶縁性フィルム基板2の熱膨張に起因して各位置で生じることが見込まれるTABテープ1のアウターリード部8−kと液晶表示パネル23の接続用端子22−kとの、端子間の位置ずれの大きさにそれぞれ対応して、その位置ずれを許容可能な広さとなるように設定している。
これにより、図3に一例を示したように、TABテープ1の絶縁性フィルム基板2の熱膨張等に起因して、たとえ従来の技術では許容できなかったような大幅な端子間の位置ずれが生じたり、さらにその位置ずれに予期せぬばらつきが生じたりしたとしても、その位置ずれやばらつきを各アウターリード部8−kの適宜に拡張された端子幅Wkによって許容することができる。その結果、全てのアウターリード部8を相手方の液晶表示パネル2
3の全ての接続用端子22に対して接続不良等の発生の虞なく確実に接続することが可能となる。
(1000・L・α)/β+γ≦Wk・・・(式2)
となるので、実用上は、この式2を用いて、その左辺のL、α、β、γにそれぞれ実際の数値を代入して計算することで、所定の許容ずれ率βを確保するという条件を満足する各アウターリード部8−kの端子幅Wkを、それぞれ設定することができる。
例えば、一般的なTABテープでは、上記のL、α、βの具体的な各数値は、
L=0.1〜24[mm]、
α=0.03[%]、
β=30[%]、
程度である。そして仮に、計算の簡潔化のために、σ=0とすると、α、βの各数値を上記の式2に代入すると、
L≦Wk・・・(式3)
となる。この式3のLに、ここでの計算の対象となるアウターリード部8の、中心線20からの距離L[mm]の具体的な数値を代入することにより、位置ずれが生じてもそれを許容(あるいは凌駕)して確実な接続を確保することができるような端子幅Wkの具体的な最小値を設定することができる。
例えば、中心線20から10mm離れた位置のアウターリード部8−kの端子幅の場合、L=10であるから、式3によって、10≦Wkとなる。すなわち、この一例の、中心線20から10mm離れた位置に設けられるアウターリード部8−kの端子幅Wkは、10μm以上に設定すればよいこととなる。
(L+2.1)≦Wk・・・(式4)
となる。この式4のLに、端子幅の設定の対象となるアウターリード部8が形成される位置における距離L[mm]の具体的な数値を代入することにより、このときの端子幅Wkの具体的な最小値を設定することができる。
例えば、中心線20から10mm離れた位置のアウターリード部8−kの端子幅の場合、L=10であるから、式4にそのLの値を代入して計算すると、12.1≦Wkとなる。すなわち、この中心線20から10mm離れた位置のアウターリード部8−kの場合には、端子幅Wkは12.1μm以上の大きさに設定すればよいということになる。また、L=20mmの場合には、式4にそのL=20を代入して計算すると、22.1≦Wkとなり、この場合の端子幅Wkは22.1μm以上の大きさに設定すればよいということになる。
L[mm]が、0.1以上〜24以下、
α[%]が、0.01以上〜0.05以下、
β[%]が、40以下、
σ[μm]が、5以下
である。
そして、L、α、βの各数値が、それぞれこのような数値範囲内の値であるときには、式2によって計算すると、端子幅Wk[μm]は、5以上〜50以下と設定される。
但し、上記のL、α、β、Wkは、一般的な仕様のTABテープについての実用上有効であるという観点から望ましいと考えられる数値的態様であって、本発明の実施の形態に係るTABテープおよびその製造方法ならびに配線板の製造方法として適用可能な具体的
数値は、これのみには限定されないことは言うまでもない。
このTABテープ1の各アウターリード部8−kは、上記の式1で表される設計ルールに基づいて各端子幅Wkが設定され、絶縁性フィルム基板2の片面に張り合わされた銅箔のような導体箔を一般的なフォトリソグラフィプロセスおよびエッチングプロセス等を用いてパターン加工することによって形成される。そして、このTABテープ1の各アウターリード部8−kは、図3に一例を示したように、液晶表示パネル23の各接続用端子22−kに対して熱圧着法により接続される。その接続の際には、図2および図3に中心線20で示した中心部に位置するアウターリード部8−1と接続用端子22−1とが、位置合わせの基準として用いられる。その接続が行われる熱圧着工程では、TABテープ1の絶縁性フィルム基板2が加熱されて熱膨張することに起因して、その絶縁性フィルム基板2の表面に形成されている各アウターリード部8−kも位置ずれを引き起こす。このため、中心部に位置しているアウターリード部8−1では最小の位置ずれとなり、そこから両端に近くなるほど位置ずれが累積的に大きくなっていく。そして、左右両端に位置しているアウターリード部8−nの位置ずれが最も大きなものとなる。
斯様な位置ずれの大きさは、定性的な傾向としては上記のように中心部では小さく両端部に近いほど大きくなる傾向にあることは確かであるが、その大きさの具体的な数値は、種々の条件に依存して、事前に見込んだ値から大幅に逸脱するほどにばらつくことが多い。このため、従来提案されていたような、事前に位置ずれの大きさを見込んで予め各アウターリード部の形成位置をずらせて配置しておくという手法では、実際に生じる位置ずれの大きさが、事前に見込んだ位置ずれの大きさとは異なったものとなる場合が多く、しかも各アウターリード部の端子幅は均一に細いので、実際に生じた位置ずれのばらつきの悪影響をもろに受けて、要求される最低限の接続面積さえ確保することが困難になってしまうといった、致命的な不都合が生じていた。
このようにすることにより、本発明の実施の形態に係るTABテープ1を液晶表示パネル23に対して熱圧着で接続する際に、このTABテープ1上に配列形成された各アウターリード部8に従来の技術では許容できなかったような大幅な位置ずれが生じたとしても、またその位置ずれにばらつきが生じたとしても、その位置ずれを適宜に拡張された端子幅Wkによって許容して、アウターリード部8を、相手方の液晶表示パネル23の接続用端子22のような外部の接続用端子に対して、接続不良等の発生の虞なく、また各製造工程やそれに用いられる各種プロセスの煩雑化を伴うことなしに、確実に接続することができる。
2 絶縁性フィルム基板
3 配線パターン本体
4 GND層
5 パーホレーションホール
6 ソルダレジスト
7、8 アウターリード部
9 半導体実装領域
10 インナーリード部
11 被加熱部
12 金属めっき層
Claims (2)
- 絶縁性フィルム基板の少なくとも片面に、金属導体をパターン加工して配線パターンおよび配列された複数の外部接続用端子を有する配線層を形成する工程と、前記外部接続用端子における所定の被加熱部を加熱して当該外部接続用端子を外部の配線板または半導体装置の接続用端子に接続する工程とを有するTABテープの製造方法であって、
前記配線層を形成する工程では、前記複数の外部接続用端子の各端子幅を、前記加熱の際に前記絶縁性フィルム基板の熱膨張に起因して前記配列における各位置で生じる端子間の位置ずれの大きさにそれぞれ対応した広さに設定し、
前記外部接続用端子の各端子幅を、それぞれ、当該外部接続用端子の位置と前記配列における中心位置との間の距離をL[mm]、前記複数の外部接続用端子の位置の誤差率をα[%]、当該各外部接続用端子の端子幅をW[μm]、前記外部の接続用端子との接続で許容される端子間の位置の許容ずれ率をβ[%]、前記複数の外部接続用端子の端子幅の標準偏差をσ[μm]として、
α≦{β・(W−γ)}/(1000・L)、ここにγ=3σ
なる計算式で表される設計ルールに基づいて設定する
ことを特徴とするTABテープの製造方法。 - 絶縁性基板の少なくとも片面に、金属導体をパターン加工して配線パターンおよびそれに連なる複数配列された外部接続用端子を有する配線層を形成する工程と、前記外部接続用端子における所定の被加熱部を加熱して当該外部接続用端子を外部のTABテープまたは半導体装置もしくは配線板の接続用端子に接続する工程とを有する配線板の製造方法であって、
前記外部接続用端子の各端子幅を、それぞれ、当該外部接続用端子の位置と前記配列における中心位置との間の距離をL[mm]、前記複数の外部接続用端子の位置の誤差率をα[%]、当該各外部接続用端子の端子幅をW[μm]、前記外部の接続用端子との接続で許容される端子間の位置の許容ずれ率をβ[%]、前記複数の外部接続用端子の端子幅の標準偏差をσ[μm]として、
α≦{β・(W−γ)}/(1000・L)、ここにγ=3σ
なる計算式で表される設計ルールに基づいて設定する
ことを特徴とする配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008139614A JP4935758B2 (ja) | 2008-05-28 | 2008-05-28 | Tabテープの製造方法ならびに配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008139614A JP4935758B2 (ja) | 2008-05-28 | 2008-05-28 | Tabテープの製造方法ならびに配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009289905A JP2009289905A (ja) | 2009-12-10 |
JP4935758B2 true JP4935758B2 (ja) | 2012-05-23 |
Family
ID=41458851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008139614A Expired - Fee Related JP4935758B2 (ja) | 2008-05-28 | 2008-05-28 | Tabテープの製造方法ならびに配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4935758B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102686026B (zh) * | 2012-05-16 | 2014-12-10 | 深圳市华星光电技术有限公司 | 一种柔性电路板、覆晶薄膜及制作方法 |
US9167687B2 (en) | 2012-05-16 | 2015-10-20 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Flexible printed circuit board, chip on film and manufacturing method |
JP2014013817A (ja) * | 2012-07-04 | 2014-01-23 | Sharp Corp | 裏面電極型太陽電池セル、配線シート、配線シート付き太陽電池セル、及び太陽電池モジュール |
CN106298862A (zh) * | 2016-10-31 | 2017-01-04 | 昆山工研院新型平板显示技术中心有限公司 | 显示模组 |
CN108198808A (zh) * | 2017-12-27 | 2018-06-22 | 武汉华星光电半导体显示技术有限公司 | 一种压合片排列结构及oled显示屏 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06224254A (ja) * | 1993-01-22 | 1994-08-12 | Matsushita Electric Ind Co Ltd | 実装電極およびその接続方法 |
JPH0846314A (ja) * | 1994-07-27 | 1996-02-16 | Toshiba Corp | 電気的接続方法 |
JP2001298057A (ja) * | 2000-04-17 | 2001-10-26 | Matsushita Electric Ind Co Ltd | Tcpアウターリード部の電極構造およびtcpを用いた表示装置 |
JP2004193397A (ja) * | 2002-12-12 | 2004-07-08 | Optrex Corp | 電極端子の接続方法 |
-
2008
- 2008-05-28 JP JP2008139614A patent/JP4935758B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009289905A (ja) | 2009-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4271435B2 (ja) | 半導体装置 | |
US6433414B2 (en) | Method of manufacturing flexible wiring board | |
KR100449463B1 (ko) | Cof용 테이프 캐리어 및 이를 사용한 cof-구조의반도체 장치 | |
US7425766B2 (en) | Film substrate, fabrication method thereof, and image display substrate | |
JP2003133677A (ja) | フレキシブル回路基板の圧着構造 | |
JP4935758B2 (ja) | Tabテープの製造方法ならびに配線板の製造方法 | |
JP4740708B2 (ja) | 配線基板、及び半導体装置 | |
US8110929B2 (en) | Semiconductor module | |
US7420821B2 (en) | Electronic module and driving circuit board therefor | |
KR100756902B1 (ko) | Tft 기판, 필름 캐리어 및 액정표시소자의 제조방법 | |
KR101477818B1 (ko) | 배선 회로 기판 및 그 제조 방법 | |
JP3645172B2 (ja) | 半導体集積回路装置搭載用基板 | |
KR100378856B1 (ko) | 테이프 캐리어 타입 반도체 장치, 그 제조 방법 및플렉시블 기판 | |
US6853080B2 (en) | Electronic device and method of manufacturing the same, and electronic instrument | |
KR100386537B1 (ko) | 저비용 테이프캐리어패키지 및 그를 이용한 액정모듈 | |
JP4488073B2 (ja) | 電気接続装置 | |
JP2010147084A (ja) | 回路基板、および可撓性基板 | |
JPH03108789A (ja) | フレキシブル基板の構造 | |
JP4076933B2 (ja) | 半導体装置およびその製造方法 | |
JP2002280676A (ja) | 液晶セルの駆動回路基板用のプリント配線板 | |
JP2007036283A (ja) | 半導体装置 | |
JP4461961B2 (ja) | 表示モジュール | |
JP2005191351A (ja) | フレキシブル配線基板 | |
JP2001332590A (ja) | テープキャリア型半導体装置 | |
JPH06318616A (ja) | Tcp引出線端子と回路基板との接続方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100716 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |