JP4935758B2 - Tabテープの製造方法ならびに配線板の製造方法 - Google Patents

Tabテープの製造方法ならびに配線板の製造方法 Download PDF

Info

Publication number
JP4935758B2
JP4935758B2 JP2008139614A JP2008139614A JP4935758B2 JP 4935758 B2 JP4935758 B2 JP 4935758B2 JP 2008139614 A JP2008139614 A JP 2008139614A JP 2008139614 A JP2008139614 A JP 2008139614A JP 4935758 B2 JP4935758 B2 JP 4935758B2
Authority
JP
Japan
Prior art keywords
external connection
terminal
tab tape
connection terminal
outer lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008139614A
Other languages
English (en)
Other versions
JP2009289905A (ja
Inventor
紀尋 芦塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2008139614A priority Critical patent/JP4935758B2/ja
Publication of JP2009289905A publication Critical patent/JP2009289905A/ja
Application granted granted Critical
Publication of JP4935758B2 publication Critical patent/JP4935758B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、例えばCOF(Chip On Flexible,またはChip On Film)方式で液晶駆動用ICが実装されると共に液晶表示パネルの接続用端子に接続されて用いられるのに好適なTABテープの製造方法、ならびにそのようなTABテープ等と接続されて用いられるのに好適な配線板の製造方法に関する。
COF方式のTABテープは、近年、液晶駆動用ICの実装やその他各種半導体素子の実装などに好適な実装パッケージの主要部を構成するための重要部品として、盛んに開発が進められるようになってきた。
図5は、液晶駆動用ICのような半導体素子を実装するために用いられる、従来の一般的なCOF方式を採用したTABテープにおける半導体装置(半導体素子を実装してなる実装パッケージ)の1個分に対応した部分の平面的構成を示す図であり、図6は、図5に示したTABテープに半導体素子を実装したものを液晶表示パネルに接続した状態の一例を示す図である。
絶縁性フィルム基板101としては、例えば薄いポリイミドテープが用いられる。その絶縁性フィルム基板101の片面上に張られた銅箔をエッチング法(フォトリソグラフィ)法などによってパターン加工して、配線層102が形成されている。
その配線層102における、外部の液晶表示パネル107、半導体素子109、プリント配線板111との接続のための、いわゆる外部接続用端子として、アウターリード部114、インナーリード部115、アウターリード部116が形成されている。それらの表面には、錫めっきなどによる金属めっき層104が形成されている。そして、インナーリード部115が配列形成された半導体実装領域113内の部分とアウターリード部114、116が形成されている部分とを除いて、それ以外の配線が形成されている部分の配線層102の上には、絶縁性および機械的強度の補強のために、ソルダレジスト105が設けられている。
インナーリード部115の上の金属めっき層104の表面には、半導体素子109のバンプ108が接続される。アウターリード部114の上の金属めっき層104の表面には、異方性導電フィルム(ACF;Anisotropically-Conductive Film)106を介して液
晶表示パネル107の接続用端子103が接続される。アウターリード部116の上の金属めっき層104の表面には、はんだバンプ110を介して外部のプリント配線板111の接続用端子(図示省略)が接続される。このようにして接続された半導体素子109は、プリント配線板111からの電気信号に従って液晶表示パネル107を駆動する。
上記は、TABテープ100における表裏両面のうちの、配線パターンを有する配線層104が形成された、いわゆる配線面側の構造についての説明であるが、それとは反対側の面(一般にGND面側と呼ばれる)には、銅箔からなるグラウンド層(ground層;以下、GND層とも表記する)が設けられる場合もある。但し、ここでは説明の簡潔化のために、図5、図6のTABテープ100は、GND面側にはGND層を有していない、いわゆる片面銅張タイプのものとする。
半導体素子109とインナーリード部115とを接続する際、および液晶表示パネル107とアウターリード部114とを接続する際、ならびにプリント配線板111とアウターリード部116とを接続する際には、インナーリード部115やアウターリード部114、116における所定の被加熱部に加熱治工具を押し当てるなどして、その部分を局所的に加熱しながら相手方の接続用端子に圧着させることで、ACF106、バンプ108
、はんだバンプ110をそれぞれ介して、液晶表示パネル107とアウターリード部114との接続、半導体素子109とインナーリード部115との接続、プリント配線板111とアウターリード部116との接続を各々行うようにしている(以上、特許文献1参照)。
このような従来のTABテープやプリント配線版では、図7に模式的に示したように、複数の外部接続用端子114(114−1、114−2・・・、114−k・・・、114−n)は、全て同一の端子幅に形成されている(W1=Wk=Wn)。
特開2004−96072号公報
しかしながら、上記のような従来のTABテープでは、例えば外部の液晶表示パネル107に対して熱圧着で接続される際の加熱や圧力の印加に起因して、液晶表示パネル107側の接続用端子103と、TABテープ100側の外部接続用端子114との位置関係に無視できない位置ずれが生じ、甚だしくは、接続不良を引き起こすという問題があった。
すなわち、液晶表示パネル107とTABテープ100との接続の場合を一例にとると、液晶表示パネル107側の接続用端子103は、その液晶表示パネル107のガラス基板上に形成されており、他方、TABテープ100側の外部接続用端子114は、そのTABテープ100の絶縁性フィルム基板101の表面上に形成されている。そして、液晶表示パネル107におけるガラス基板の熱膨張率が5ppm/℃程度であるのに対して、TABテープ100における絶縁性フィルム基板101の熱膨張率は15ppm/℃程度であり、TABテープ100側の絶縁性フィルム基板101の方が、約3倍も大きな熱膨張率を有している。このため、図8に一例を示したように、液晶表示パネル107側の接続用端子103とTABテープ100側の外部接続用端子114とを熱圧着によって接続する際の加熱に因って絶縁性フィルム基板101が大きく熱膨張し、その表面に形成されている外部接続用端子114が、液晶表示パネル107側の接続用端子103の配列位置に対して無視できないほどの(許容誤差範囲を超えた)位置ずれを生じる結果となる。
また、近年では、液晶表示パネルの表示画面のさらなる高精細化を達成するために、端子数が益々増加する傾向にある。このため、接続用端子103や外部接続用端子114の端子ピッチおよび端子幅がさらに狭くなって行く傾向にある。そうすると、接続用端子103と外部接続用端子114との間で僅かな位置ずれが生じても、それが両端子103、114の実質的な接触面積を著しく減少させることとなり、延いては接続不良や接続の信頼性の著しい低下を引き起こしてしまう。
斯様な位置ずれに起因した接続不良等の発生を回避するためには、事前に熱膨張に起因した外部接続用端子114の位置のずれ量を見込んで、各外部接続用端子114の形成位置を予め補正して設計しておくといった手法なども考えられる。
ところが、そのような補正を行ったとしても、実際の接続工程では、ロット毎での種々の製造条件の違いや同一ロットでも作業環境の微妙な違い等に起因して、必ずしも事前に見込んだ大きさの位置ずれが発生するわけではない。このため、折角、事前に位置ずれを見込んで各外部接続用端子114の形成位置に補正を入れて説計しても、実際にはその位置とは異なった位置にずれてしまい、やはり接続不良等が発生してしまう場合が多いという欠点がある。しかも、斯様な傾向は、上記のように端子幅が益々微細化するにつれて、さらに致命的なものとなって行く傾向にある。あるいは、実際の熱圧着工程で生じる外部接続用端子114の位置ずれが事前に見込んだ位置ずれ量に対して許容誤差範囲内に収まるように、熱圧着時のプロセス条件等を管理すればよいようにも考えられるが、実際には
、そのような管理は極めて精確に行わねばならず、非常に煩雑なものとなり、実用的とは言えないものになってしまう。
本発明は、このような問題に鑑みて成されたもので、その目的は、外部の接続用端子に対する熱圧着の際に位置ずれが生じても、その外部の接続用端子に対して確実に接続されることが可能なTABテープの製造方法ならびに配線板の製造方法を提供することにある。
発明のTABテープの製造方法は、絶縁性フィルム基板の少なくとも片面に、金属導体をパターン加工して配線パターンおよび配列された複数の外部接続用端子を有する配線層を形成する工程と、前記外部接続用端子における所定の被加熱部を加熱して当該外部接続用端子を外部の配線板または半導体装置の接続用端子に接続する工程とを有するTABテープの製造方法であって、前記配線層を形成する工程では、前記複数の外部接続用端子の各端子幅を、前記加熱の際に前記絶縁性フィルム基板の熱膨張に起因して前記配列における各位置で生じる端子間の位置ずれの大きさにそれぞれ対応した広さに設定し、 前記外部接続用端子の各端子幅を、それぞれ、当該外部接続用端子の位置と前記配列における中心位置との間の距離をL[mm]、前記複数の外部接続用端子の位置の誤差率をα[%]、当該各外部接続用端子の端子幅をW[μm]、前記外部の接続用端子との接続で許容される端子間の位置の許容ずれ率をβ[%]、前記複数の外部接続用端子の端子幅の標準偏差をσ[μm]として、
α≦{β・(W−γ)}/(1000・L)、ここにγ=3σ
なる計算式で表される設計ルールに基づいて設定することを特徴としている。
本発明の配線板の製造方法は、絶縁性基板の少なくとも片面に、金属導体をパターン加工して配線パターンおよびそれに連なる複数配列された外部接続用端子を有する配線層を形成する工程と、前記外部接続用端子における所定の被加熱部を加熱して当該外部接続用端子を外部のTABテープまたは半導体装置もしくは配線板の接続用端子に接続する工程とを有する配線板の製造方法であって、前記外部接続用端子の各端子幅を、それぞれ、当該外部接続用端子の位置と前記配列における中心位置との間の距離をL[mm]、前記複数の外部接続用端子の位置の誤差率をα[%]、当該外部接続用端子の端子幅をW[μm]、前記外部の接続用端子との接続で許容される端子間の位置の許容ずれ率をβ[%]、前記複数の外部接続用端子の端子幅の標準偏差をσ[μm]として、
α≦{β・(W−γ)}/(1000・L)、ここにγ=3σ
なる計算式で表される設計ルールに基づいて設定することを特徴としている。
本発明によれば、配列された複数の外部接続用端子の端子幅を、均一な端子幅ではなく、その配列における位置に対応して、例えば最も大きな位置ずれの発生が想定される両端の位置の外部接続用端子を、位置ずれが最も小さいことが想定される配列方向中心部の位置の外部接続用端子よりも広いものとする、というように、少なくとも2種類以上の異なった端子幅とすることにより、このTABテープが例えば外部の液晶表示パネルに対して熱圧着で接続される際に、このTABテープ上の配列の両端の外部接続用端子に従来の技術では許容できなかったような大幅な位置ずれが生じたとしても、その位置ずれを両端の外部接続用端子の広い端子幅によって許容することができる。その結果、外部接続用端子を、相手方の例えば液晶表示パネルの接続用端子のような外部の接続用端子に対して、接続不良等の発生の虞なく、確実に接続することが可能となる。
以下、本発明の実施の形態に係るTABテープおよびその製造方法ならびに配線板の製造方法について、図面を参照して説明する。
図1は、本発明の一実施の形態に係るTABテープにおける配線面側の主要部の平面的構成を示す図、図2は、本発明の実施の形態に係るTABテープにおける、特に液晶表示パネルに対して接続されるアウターリード部が配列形成された部分を抜き出して模式的に示す図、図3は、図2に示したTABテープのアウターリード部と液晶表示パネルの接続用端子とを接続した状態を模式的に示す図、図4は、本発明の一実施の形態に係るTABテープが半導体素子を実装されると共に液晶表示パネルおよびプリント配線板に接続された状態の一例を示す図である。
このTABテープ1は、例えばポリイミドテープからなる絶縁性フィルム基板2における、一方の面に(以下、この一方の面を他方の面と区別するために、便宜上、配線面側とも呼ぶものとする)、配線パターン本体3を有する配線層が形成されている。
他方の面には(以下、この他方の面を、便宜上、GND面側とも呼ぶものとする)、いわゆるGND層(図示省略)が設けられる場合も多いが、ここでは説明の簡潔化のために、このTABテープ1は、GND面側にはGND層を有していない、いわゆる片面板タイプのものとする。
絶縁性フィルム基板2の幅方向左右両端には、パーホレーションホール5が、その絶縁性フィルム基板2の長手方向に沿って配列するように、所定のピッチ毎に穿ち設けられている。
さらに詳細には、このTABテープ1は、配線面側に、一般的な導体層の形成材料である銅箔をエッチング法等によりパターン加工してなる配線パターン本体3(平面図である図1ではソルダレジスト6で覆われているので一部のみを点線で描いて他は図示省略)、その配線パターン本体3に連なるアウターリード部7、8およびインナーリード部10が形成されている。インナーリード部10は、半導体実装領域9内に、その周縁に沿って配列形成されている。
アウターリード部7、8およびインナーリード部10の表面には、図4に示したように、錫めっきなどによる金属めっき層12(図1、2、3では省略)が形成されている。そしてそれらアウターリード部7、8およびインナーリード部10の上を除く配線パターン本体3の上には、絶縁性および機械的強度の補強のために、ソルダレジスト6が設けられている。アウターリード部7、8およびインナーリード部10は、いわゆる外部接続用端子として設けられたもので、被加熱部11(11a、11b、11c;以下、総称して符号11とも表記する)に加熱治工具等(図示省略)を押し当てられて加熱および加圧されることで、プリント配線板30、液晶表示パネル23、半導体素子40に対して、それぞれはんだバンプ31、ACF24、バンプ41を介して接続されるように設定されている。
このTABテープ1では、配列された複数のアウターリード部8が、均一な端子幅ではなく、その配列における位置に対応して少なくとも2種類以上の異なった端子幅を有するように設定されている。
より具体的には、複数のアウターリード部8−1・・・、8−k・・・8−n(これらを総称して8とも表記する)の各端子幅W1、Wk、Wnは、それぞれ、それら各アウターリード部8とその配列における図2、3の中心線20で表された中心位置との間の距離をL[mm]、複数のアウターリード部8の位置の誤差率をα[%]、中心線20に位置するアウターリード部8−1を第1番目として数えて第k番目のアウターリード部8−kの端子幅をWk[μm]、外部の液晶表示パネル23の表面に設けられている接続用端子22との接続で許容される端子間の位置の許容ずれ率をβ[%]、複数のアウターリード部8の端子幅の標準偏差をσ[μm]として、
α≦{β・(Wk−γ)}/(1000・L)、ここにγ=3σ・・・(式1)
なる計算式で表される設計ルールに基づいて設定されている。
従って、このTABテープ1では、W1<W2<・・・<Wk<・・・<Wnとなって
いる。すなわち、中心位置にある第1番目のアウターリード部8−1から数えて第k番目に位置する外部接続用端子の端子幅Wkは(k=1、2、3・・・、n)、その配列における最も中央寄りに配置されている(つまり中心線20の位置に形成されている)アウターリード部8−1の端子幅W1が最少であり、そこから両端へと向うにつれて、その途中に配列されているアウターリード部8−2、8−3、8−4・・・の端子幅W2、W3、W4・・・は徐々に広い端子幅となっており、両端のアウターリード部8−nの端子幅Wnが最大となっている。なお、本実施の形態では、アウターリード部8の端子幅Wkとは、各アウターリード部8における上面、すなわち外部の接続用端子22等と対面して接続される表面の、配列方向の幅の大きさを指すものとする(以下同様)。
次に、本実施の形態に係るTABテープ1の製造方法について、特にそのアウターリード部8の端子幅Wkの設定プロセスを中心として、外部の液晶表示パネル23との熱圧着による接続工程との関連も交えて説明する。
このTABテープ1の各アウターリード部8−kは、それぞれ配置された位置ごとに対応して上記の計算式に基づいて設定された端子幅Wkを有するものとなるように、絶縁性フィルム基板2の片面に張り合わされた銅箔のような導体箔をフォトリソグラフィ法およびエッチング法等を用いてパターン加工することによって形成される。そのパターン加工の際に用いられるフォトリソグラフィプロセスやエッチングプロセスそれ自体については、一般的なもので構わない。また、その前後の各工程についても、一般的なもので構わない。むしろ、本実施の形態に係るTABテープの製造方法は、その最も特徴的なプロセスである各アウターリード部8−kの端子幅Wkの設定プロセス以外については、一般的なTABテープで用いられるエッチングプロセス等とは異なる特殊なパターン加工プロセスを用いるように変更したりアウターリード部8のパターン加工精度のさらなる向上のためにそのパターン加工プロセスを極めて煩雑なものとしたりすることなく、一般的なパターン加工プロセス等を踏襲することが可能であるというメリットも有しているのである。
このTABテープ1のアウターリード部8は、液晶表示パネル23の接続用端子22に対して、熱圧着法により接続される。その熱圧着の際の、液晶表示パネル23側の接続用端子22とTABテープ1側のアウターリード部8との位置合わせは、両方の端子の配列の中心線20を基準に行われることが一般的である。
そうすると、中心線20に位置している、アウターリード部8−1と接続用端子22−1とが、最も少ない位置ずれで高精度に接続されることとなり、中心線20から両端へと行くにつれて、絶縁性フィルム基板2の熱膨張に起因した位置ずれは累積的に大きくなって行き、両端のアウターリード部8−nと接続用端子22−nとが、最も大きな位置ずれを伴って接続されることとなる。このような各位置で発生する位置ずれの大きさの傾向については普遍的であるが、その位置ずれの大きさの値については、種々の要因で変化する。
しかし、本実施の形態に係るTABテープの製造方法では、各アウターリード部8−kの端子幅Wkを、既述の式;
α≦{β・(Wk−γ)}/(1000・L)、ここにγ=3σ・・・(式1)
に基づいて、接続工程における加熱および加圧の際に絶縁性フィルム基板2の熱膨張に起因して各位置で生じることが見込まれるTABテープ1のアウターリード部8−kと液晶表示パネル23の接続用端子22−kとの、端子間の位置ずれの大きさにそれぞれ対応して、その位置ずれを許容可能な広さとなるように設定している。
これにより、図3に一例を示したように、TABテープ1の絶縁性フィルム基板2の熱膨張等に起因して、たとえ従来の技術では許容できなかったような大幅な端子間の位置ずれが生じたり、さらにその位置ずれに予期せぬばらつきが生じたりしたとしても、その位置ずれやばらつきを各アウターリード部8−kの適宜に拡張された端子幅Wkによって許容することができる。その結果、全てのアウターリード部8を相手方の液晶表示パネル2
3の全ての接続用端子22に対して接続不良等の発生の虞なく確実に接続することが可能となる。
ここで、上記の式1は、Wkについて解くように変形すると、
(1000・L・α)/β+γ≦Wk・・・(式2)
となるので、実用上は、この式2を用いて、その左辺のL、α、β、γにそれぞれ実際の数値を代入して計算することで、所定の許容ずれ率βを確保するという条件を満足する各アウターリード部8−kの端子幅Wkを、それぞれ設定することができる。
例えば、一般的なTABテープでは、上記のL、α、βの具体的な各数値は、
L=0.1〜24[mm]、
α=0.03[%]、
β=30[%]、
程度である。そして仮に、計算の簡潔化のために、σ=0とすると、α、βの各数値を上記の式2に代入すると、
L≦Wk・・・(式3)
となる。この式3のLに、ここでの計算の対象となるアウターリード部8の、中心線20からの距離L[mm]の具体的な数値を代入することにより、位置ずれが生じてもそれを許容(あるいは凌駕)して確実な接続を確保することができるような端子幅Wkの具体的な最小値を設定することができる。
例えば、中心線20から10mm離れた位置のアウターリード部8−kの端子幅の場合、L=10であるから、式3によって、10≦Wkとなる。すなわち、この一例の、中心線20から10mm離れた位置に設けられるアウターリード部8−kの端子幅Wkは、10μm以上に設定すればよいこととなる。
あるいは他の一例として、上記のL、α、βの具体的な各数値にさらに追加して、σが0ではなくて、例えばσ=0.7μm(すなわちγ=2.1)である場合には、それらの数値を式2に代入すると、
(L+2.1)≦Wk・・・(式4)
となる。この式4のLに、端子幅の設定の対象となるアウターリード部8が形成される位置における距離L[mm]の具体的な数値を代入することにより、このときの端子幅Wkの具体的な最小値を設定することができる。
例えば、中心線20から10mm離れた位置のアウターリード部8−kの端子幅の場合、L=10であるから、式4にそのLの値を代入して計算すると、12.1≦Wkとなる。すなわち、この中心線20から10mm離れた位置のアウターリード部8−kの場合には、端子幅Wkは12.1μm以上の大きさに設定すればよいということになる。また、L=20mmの場合には、式4にそのL=20を代入して計算すると、22.1≦Wkとなり、この場合の端子幅Wkは22.1μm以上の大きさに設定すればよいということになる。
ここで、上記のL、α、βの実用的な数値範囲としては、具体的には、
L[mm]が、0.1以上〜24以下、
α[%]が、0.01以上〜0.05以下、
β[%]が、40以下、
σ[μm]が、5以下
である。
そして、L、α、βの各数値が、それぞれこのような数値範囲内の値であるときには、式2によって計算すると、端子幅Wk[μm]は、5以上〜50以下と設定される。
但し、上記のL、α、β、Wkは、一般的な仕様のTABテープについての実用上有効であるという観点から望ましいと考えられる数値的態様であって、本発明の実施の形態に係るTABテープおよびその製造方法ならびに配線板の製造方法として適用可能な具体的
数値は、これのみには限定されないことは言うまでもない。
ここで、上記の式1、式2では、端子幅Wkの最大値については規定されていないが、これは、各アウターリード部8−kの位置ずれおよびそのばらつきを許容して確実な接続を達成するという観点からは端子幅Wkは大きければ大きいほどよいのであるから、その最大値を規定することについては無意味だからである。蓋し、実際的な各端子幅Wkの最大値は、例えば、与えられた端子ピッチ内でいわゆる最低必要ギャップと呼ばれるような端子同士の間隔として要求される最小の端子間隔を確保できるような端子幅の大きさとして規定されることとなる。
次に、本発明の実施の形態に係るTABテープの作用について説明する。
このTABテープ1の各アウターリード部8−kは、上記の式1で表される設計ルールに基づいて各端子幅Wkが設定され、絶縁性フィルム基板2の片面に張り合わされた銅箔のような導体箔を一般的なフォトリソグラフィプロセスおよびエッチングプロセス等を用いてパターン加工することによって形成される。そして、このTABテープ1の各アウターリード部8−kは、図3に一例を示したように、液晶表示パネル23の各接続用端子22−kに対して熱圧着法により接続される。その接続の際には、図2および図3に中心線20で示した中心部に位置するアウターリード部8−1と接続用端子22−1とが、位置合わせの基準として用いられる。その接続が行われる熱圧着工程では、TABテープ1の絶縁性フィルム基板2が加熱されて熱膨張することに起因して、その絶縁性フィルム基板2の表面に形成されている各アウターリード部8−kも位置ずれを引き起こす。このため、中心部に位置しているアウターリード部8−1では最小の位置ずれとなり、そこから両端に近くなるほど位置ずれが累積的に大きくなっていく。そして、左右両端に位置しているアウターリード部8−nの位置ずれが最も大きなものとなる。
斯様な位置ずれの大きさは、定性的な傾向としては上記のように中心部では小さく両端部に近いほど大きくなる傾向にあることは確かであるが、その大きさの具体的な数値は、種々の条件に依存して、事前に見込んだ値から大幅に逸脱するほどにばらつくことが多い。このため、従来提案されていたような、事前に位置ずれの大きさを見込んで予め各アウターリード部の形成位置をずらせて配置しておくという手法では、実際に生じる位置ずれの大きさが、事前に見込んだ位置ずれの大きさとは異なったものとなる場合が多く、しかも各アウターリード部の端子幅は均一に細いので、実際に生じた位置ずれのばらつきの悪影響をもろに受けて、要求される最低限の接続面積さえ確保することが困難になってしまうといった、致命的な不都合が生じていた。
しかし、本発明の実施の形態に係るTABテープおよびその製造方法によれば、配列形成される各アウターリード部8−kの端子幅Wkを、従来のような均一な端子幅ではなく、上記の式1(あるいは式2)に基づいて、位置ずれが最も小さいことが想定される中心部に位置しているアウターリード部8−1を、最も小さい端子幅W1とし、そこから両端に近付くにつれて徐々に端子幅Wkを大きくして行き、最も大きな位置ずれの発生が想定される両端部に位置しているアウターリード部8−nを、最も広い端子幅Wnとしている。
このようにすることにより、本発明の実施の形態に係るTABテープ1を液晶表示パネル23に対して熱圧着で接続する際に、このTABテープ1上に配列形成された各アウターリード部8に従来の技術では許容できなかったような大幅な位置ずれが生じたとしても、またその位置ずれにばらつきが生じたとしても、その位置ずれを適宜に拡張された端子幅Wkによって許容して、アウターリード部8を、相手方の液晶表示パネル23の接続用端子22のような外部の接続用端子に対して、接続不良等の発生の虞なく、また各製造工程やそれに用いられる各種プロセスの煩雑化を伴うことなしに、確実に接続することができる。
ここで、式1の左辺のαは、絶縁性フィルム基板2の熱膨張等に起因して生じるアウターリード部8の位置の誤差率(換言すれば位置のばらつき精度、もしくは位置ずれ率)である。すなわち、熱圧着の際の加熱で絶縁性フィルム基板2が熱膨張することに起因して、その絶縁性フィルム基板2の表面上に形成された各アウターリード部8には位置ずれが生じることとなるが、その位置ずれを、ずれが生じる以前の位置(これを真値と看做す)との誤差としたときの、誤差率[%]である。これは換言すればアウターリード部8の位置のばらつき精度である。従って、この式1は、左辺の誤差率あるいは位置のばらつき精度の最大値が右辺によって規定される、ということを意味していると看做すことができる。そうすると、式1の右辺の式中にある端子幅Wkを適宜に大きくすることによって、左辺の誤差率の最大値αを緩和することができる、ということになる。このような観点からの考察に基づけば、本発明の実施の形態に係るTABテープおよびその製造方法ならびに配線板の製造方法により、絶縁性フィルム基板2の熱膨張等に起因したアウターリード部8の位置の誤差あるいはばらつき精度の管理条件等を緩和することができるので、例えばポリイミドフィルムのような、一般に慣用されていて使いやすくまた安価であるが熱膨張率の高い材質からなる基板を、接続不良等の発生の虞なく、また製造工程の煩雑化やプロセス条件管理の厳格化等引き起こすことなしに、絶縁性フィルム基板2として簡便かつ低コストに用いることが可能となる。
なお、各アウターリード部8−kの端子幅Wkは、中心線20から離れて両端へと近付くにつれて等差数列的に大きくなるように、つまりW1<W2<W3<・・・<Wk<・・・<Wnのように、その一つ一つの各アウターリード部8−kごとに全て大きさを変えて設定するようにしてもよいが、この他にも、位置ずれが累積されて許容ずれ率を満たすことができなくなった段階ごとに、例えばW1=W2=W3<W4=W5=W6<W7=W8=W9<・・・<Wnのように、段階的に大きさを変えるようにしてもよい。
また、上記の実施の形態では、本発明を液晶表示パネルの接続用端子と接続されるTABテープの外部接続用端子に適用した場合について説明したが、この他にも、例えばプリント配線板30等のような各種配線板や、半導体素子40のような各種半導体素子の表面に形成される接続用端子に適用することなども可能である。そのような場合にも、上記のTABテープ1の場合と同様にして各端子幅Wkを設定することによって、上記のTABテープ1の場合と同様の効果を得ることができることは勿論である。但し、そのような場合には、L、α、β、σの具体的な各数値は、絶縁性基板として使用されている基板の熱伸縮率等の材質や各種仕様が上記のTABテープ1の場合とは異なっていることが一般的であるから、それぞれその場合ごとで好適な実用上の具体的数値を選択することが必要となることは言うまでもない。
また、上記の実施の形態では、熱圧着の際に絶縁性フィルム基板2が熱膨張して、中心部から両端に向かって伸びる方向にアウターリード部8の位置ずれが生じる場合について説明したが、これとは逆方向に、絶縁性フィルム基板2が縮むことで、中心部に向かって縮む方向にアウターリード部8の位置ずれが生じる場合などにも、本発明は適用可能であることは言うまでもない。
本発明の一実施の形態に係るTABテープにおける配線面側の主要部の平面的構成を示す図である。 本発明の実施の形態に係るTABテープにおける、特に液晶表示パネルに対して接続されるアウターリード部が配列形成された部分を抜き出して模式的に示す図である。 図2に示したTABテープのアウターリード部と液晶表示パネルの接続用端子とを接続した状態を模式的に示す図である。 本発明の一実施の形態に係るTABテープが半導体素子を実装されると共に液晶表示パネルおよびプリント配線板に接続された状態の一例を示す図である。 液晶駆動用ICのような半導体素子を実装するために用いられる、従来の一般的なCOF方式を採用したTABテープにおける半導体装置の1個分に対応した部分の平面的構成を示す図である。 図5に示したTABテープに半導体素子を実装したものを液晶表示パネルに接続した状態の一例を示す図である。 従来のTABテープにおける、特に液晶表示パネルに対して接続されるアウターリード部が配列形成された部分を抜き出して模式的に示す図である。 図7に示したTABテープのアウターリード部と液晶表示パネルの接続用端子とを接続した状態を模式的に示す図である。
符号の説明
1 TABテープ
2 絶縁性フィルム基板
3 配線パターン本体
4 GND層
5 パーホレーションホール
6 ソルダレジスト
7、8 アウターリード部
9 半導体実装領域
10 インナーリード部
11 被加熱部
12 金属めっき層

Claims (2)

  1. 絶縁性フィルム基板の少なくとも片面に、金属導体をパターン加工して配線パターンおよび配列された複数の外部接続用端子を有する配線層を形成する工程と、前記外部接続用端子における所定の被加熱部を加熱して当該外部接続用端子を外部の配線板または半導体装置の接続用端子に接続する工程とを有するTABテープの製造方法であって、
    前記配線層を形成する工程では、前記複数の外部接続用端子の各端子幅を、前記加熱の際に前記絶縁性フィルム基板の熱膨張に起因して前記配列における各位置で生じる端子間の位置ずれの大きさにそれぞれ対応した広さに設定し、
    前記外部接続用端子の各端子幅を、それぞれ、当該外部接続用端子の位置と前記配列における中心位置との間の距離をL[mm]、前記複数の外部接続用端子の位置の誤差率をα[%]、当該各外部接続用端子の端子幅をW[μm]、前記外部の接続用端子との接続で許容される端子間の位置の許容ずれ率をβ[%]、前記複数の外部接続用端子の端子幅の標準偏差をσ[μm]として、
    α≦{β・(W−γ)}/(1000・L)、ここにγ=3σ
    なる計算式で表される設計ルールに基づいて設定する
    ことを特徴とするTABテープの製造方法。
  2. 絶縁性基板の少なくとも片面に、金属導体をパターン加工して配線パターンおよびそれに連なる複数配列された外部接続用端子を有する配線層を形成する工程と、前記外部接続用端子における所定の被加熱部を加熱して当該外部接続用端子を外部のTABテープまたは半導体装置もしくは配線板の接続用端子に接続する工程とを有する配線板の製造方法であって、
    前記外部接続用端子の各端子幅を、それぞれ、当該外部接続用端子の位置と前記配列における中心位置との間の距離をL[mm]、前記複数の外部接続用端子の位置の誤差率をα[%]、当該各外部接続用端子の端子幅をW[μm]、前記外部の接続用端子との接続で許容される端子間の位置の許容ずれ率をβ[%]、前記複数の外部接続用端子の端子幅の標準偏差をσ[μm]として、
    α≦{β・(W−γ)}/(1000・L)、ここにγ=3σ
    なる計算式で表される設計ルールに基づいて設定する
    ことを特徴とする配線板の製造方法。
JP2008139614A 2008-05-28 2008-05-28 Tabテープの製造方法ならびに配線板の製造方法 Expired - Fee Related JP4935758B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008139614A JP4935758B2 (ja) 2008-05-28 2008-05-28 Tabテープの製造方法ならびに配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008139614A JP4935758B2 (ja) 2008-05-28 2008-05-28 Tabテープの製造方法ならびに配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2009289905A JP2009289905A (ja) 2009-12-10
JP4935758B2 true JP4935758B2 (ja) 2012-05-23

Family

ID=41458851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008139614A Expired - Fee Related JP4935758B2 (ja) 2008-05-28 2008-05-28 Tabテープの製造方法ならびに配線板の製造方法

Country Status (1)

Country Link
JP (1) JP4935758B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102686026B (zh) * 2012-05-16 2014-12-10 深圳市华星光电技术有限公司 一种柔性电路板、覆晶薄膜及制作方法
US9167687B2 (en) 2012-05-16 2015-10-20 Shenzhen China Star Optoelectronics Technology Co., Ltd. Flexible printed circuit board, chip on film and manufacturing method
JP2014013817A (ja) * 2012-07-04 2014-01-23 Sharp Corp 裏面電極型太陽電池セル、配線シート、配線シート付き太陽電池セル、及び太陽電池モジュール
CN106298862A (zh) * 2016-10-31 2017-01-04 昆山工研院新型平板显示技术中心有限公司 显示模组
CN108198808A (zh) * 2017-12-27 2018-06-22 武汉华星光电半导体显示技术有限公司 一种压合片排列结构及oled显示屏

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224254A (ja) * 1993-01-22 1994-08-12 Matsushita Electric Ind Co Ltd 実装電極およびその接続方法
JPH0846314A (ja) * 1994-07-27 1996-02-16 Toshiba Corp 電気的接続方法
JP2001298057A (ja) * 2000-04-17 2001-10-26 Matsushita Electric Ind Co Ltd Tcpアウターリード部の電極構造およびtcpを用いた表示装置
JP2004193397A (ja) * 2002-12-12 2004-07-08 Optrex Corp 電極端子の接続方法

Also Published As

Publication number Publication date
JP2009289905A (ja) 2009-12-10

Similar Documents

Publication Publication Date Title
JP4271435B2 (ja) 半導体装置
US6433414B2 (en) Method of manufacturing flexible wiring board
KR100449463B1 (ko) Cof용 테이프 캐리어 및 이를 사용한 cof-구조의반도체 장치
US7425766B2 (en) Film substrate, fabrication method thereof, and image display substrate
JP2003133677A (ja) フレキシブル回路基板の圧着構造
JP4935758B2 (ja) Tabテープの製造方法ならびに配線板の製造方法
JP4740708B2 (ja) 配線基板、及び半導体装置
US8110929B2 (en) Semiconductor module
US7420821B2 (en) Electronic module and driving circuit board therefor
KR100756902B1 (ko) Tft 기판, 필름 캐리어 및 액정표시소자의 제조방법
KR101477818B1 (ko) 배선 회로 기판 및 그 제조 방법
JP3645172B2 (ja) 半導体集積回路装置搭載用基板
KR100378856B1 (ko) 테이프 캐리어 타입 반도체 장치, 그 제조 방법 및플렉시블 기판
US6853080B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
KR100386537B1 (ko) 저비용 테이프캐리어패키지 및 그를 이용한 액정모듈
JP4488073B2 (ja) 電気接続装置
JP2010147084A (ja) 回路基板、および可撓性基板
JPH03108789A (ja) フレキシブル基板の構造
JP4076933B2 (ja) 半導体装置およびその製造方法
JP2007036283A (ja) 半導体装置
JP2005227435A (ja) 表示装置
JP4461961B2 (ja) 表示モジュール
JP2005191351A (ja) フレキシブル配線基板
JP2001332590A (ja) テープキャリア型半導体装置
JPH06318616A (ja) Tcp引出線端子と回路基板との接続方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees