JP2001332590A - テープキャリア型半導体装置 - Google Patents

テープキャリア型半導体装置

Info

Publication number
JP2001332590A
JP2001332590A JP2000151858A JP2000151858A JP2001332590A JP 2001332590 A JP2001332590 A JP 2001332590A JP 2000151858 A JP2000151858 A JP 2000151858A JP 2000151858 A JP2000151858 A JP 2000151858A JP 2001332590 A JP2001332590 A JP 2001332590A
Authority
JP
Japan
Prior art keywords
semiconductor device
type semiconductor
carrier type
tape carrier
flexible film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000151858A
Other languages
English (en)
Other versions
JP4390362B2 (ja
Inventor
Hidenori Egawa
秀範 江川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000151858A priority Critical patent/JP4390362B2/ja
Publication of JP2001332590A publication Critical patent/JP2001332590A/ja
Application granted granted Critical
Publication of JP4390362B2 publication Critical patent/JP4390362B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】従来用いられている可撓性フィルム基板上に入
出力配線パターンの効率的な構造を備えることができる
と共に、表示装置における実装面積を縮小させることが
できるテープキャリア型半導体装置を提供する。 【解決手段】一の半導体チップ3と、係る半導体チップ
3の外部電極に接続された配線パターン10とを備えた
モジュール単位1a,1b,1c,1d,,が可撓性フ
ィルム基板2上に形成されてなるテープキャリア型半導
体装置1において、少なくとも二以上の前記モジュール
単位1a,1b,1c,1d,,が可撓性フィルム基板
2上に連続して形成されると共に、前記可撓性フィルム
基板2に各モジュール単位1a,1b,1c,1d,,
の入力電極を包括した入力電極部4が形成されたことを
特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する分野】本発明は、液晶パネルやPDP
(プラズマディスプレイパネル)等を備えた表示装置の
外縁に配設されると共に、係る表示装置を駆動させる半
導体素子を備えた略長方形をなすテープキャリア型半導
体装置に関し、特に前記半導体素子の入出力系電極にお
ける電極の配置及び配線パターンに関するものである。
【0002】
【従来の技術】従来より、液晶パネルやPDP等を備え
た表示装置の駆動用ICとして、テープキャリア(Tape
Carrier)型半導体装置が使用されている。このテープ
キャリア型半導体装置は、薄型で大量生産に好適である
と共に、安価な半導体装置として広く使用されている。
また、テープキャリア型半導体装置は可撓性フィルム基
板(絶縁性樹脂フィルム基板)に半導体チップが搭載さ
れている。可撓性フィルム基板は例えば、テープ状(長
尺状)のポリイミド系樹脂を所定の長さに切断して形成
される。すなわち、所定の長さに切断された可撓性フィ
ルム基板上に前記半導体チップ1個若しくは2個を搭載
したテープキャリア型半導体装置を独立した回路構成を
なす一単位として、複数単位のテープキャリア型半導体
装置がそれぞれ電気的に接続されていた。
【0003】ここで、従来のテープキャリア型半導体装
置の構造について図面を用いて以下に説明する。図4及
び図6はテープキャリア型半導体装置の従来の構造とし
て、樹脂封止工程がなされていない状態を示す上面図で
ある。また、図5(a)はテープキャリア型半導体装置
の従来の構造として、樹脂封止工程がなされた状態を示
す半導体チップが設置された一のモジュール単位の上面
図であり、図5(b)は、図5(a)におけるB−B
‘断面図である。図4及び図5(a)及び図5(b)に
示すように、可撓性フィルム基板2の表面上には、複数
本の配線パターン10が形成されている。この配線パタ
ーン10は、可撓性フィルム基板2の表面上に張り付け
られたCu箔膜にエッチング加工が施されて形成されて
いる。一般に、この配線パターン10は表面にメッキ層
が形成され、係るメッキ層は実装時の半田との接着性を
向上する効果を奏する。可撓性フィルム基板2のほぼ中
央部分には、前記半導体チップ3を搭載するために可撓
性フィルム2を厚さ方向に打ち抜いて形成された開口部
(以下、デバイスホール11とする)が設けられる。こ
のデバイスホール11の内方には各配線パターンの一方
の端部が突出し、各配線パターンの一方の端部はデバイ
スホール11の内部に配置される半導体チップ3の外部
電極31(ボンディングパッド)に電気的に接続されて
いる。また、半導体チップ3の外部電極及び配線パター
ン10の各々は突起電極32(例えばAuバンプ電極)
を介して電気的及び機械的に接続され、半導体チップ3
を取り囲むように樹脂6により封止されている。
【0004】可撓性フィルム基板2の周辺部分には表示
装置、プリント配線基板の各々の外部電極に接続される
入力電極と出力電極とからなるテープキャリア型半導体
装置の外部電極が複数個配列されている。この複数個の
テープキャリア型半導体装置の外部電極の各々には、前
述の複数本の配線パターンの他方の端部が電気的にかつ
一体に接続される。一般に、テープキャリア型半導体装
置1は、その外部電極に異方性導電膜を介在させて表示
装置の外部電極が電気的かつ機械的に接続されるか、ま
たは、テープキャリア型半導体装置1は、その外部電極
に半田を介在させてプリント配線基板の外部電極が電気
的かつ機械的に接続される場合もある。このようにして
形成されたテープキャリア型半導体装置1は、各モジュ
ール単位毎に切断され、表示装置等の外部機器の入力配
線パターン及び出力配線パターンに前記切断されたモジ
ュール単位がそれぞれ固有に接続されていた。ここで、
前記モジュール単位とは、一の半導体チップと、係る半
導体チップの表面に形成された外部電極に電気的に接続
された入力系(信号及び電源)及び出力系とからなる半
導体装置として機能する一つの単位構成である。
【0005】
【発明が解決しようとする課題】近年、液晶パネルやP
DP等を備えた表示装置においては、表示パネルの領域
を広く確保すると共に、表示装置自体の小型化を実現す
る上で、表示パネルの外縁に配される半導体装置の搭載
容量の縮小化が強く望まれている。特に、薄型でさらな
る大型化が期待できるPDPにおいては、表示画面の大
型化に伴って、独立した各モジュール単位を個別に設置
する方法が採用されており、この工程上の煩雑さを解消
する方法が期待されていた。しかしながら、従来のテー
プキャリア型半導体装置においては、各テープキャリア
型半導体装置のモジュール単位が回路的に独立している
ため、電源及び信号を各々のモジュール単位毎に供給し
なければならなかった。すなわち、各配設領域がそれぞ
れ独立して形成されているため、電源及び信号の配線パ
ターンを個別に引き回す必要があり、作業効率を低下さ
せると共に、テープキャリア型半導体装置の実装面積を
縮小することが困難であった。
【0006】また、従来のテープキャリア型半導体装置
は、半導体チップを実装するために可撓性フィルム基板
には前述のデバイスホールが形成されていた。このデバ
イスホールの形成には、打ち抜き金型等の設備を要し、
かつ打ち抜き工程作業を行うためにコスト高になるとい
う問題があった。また、デバイスホールを設けることで
前記配線パターンの一方の端部は、デバイスホールの周
縁部に配置せざるを得なかった。また、必要な配線パタ
ーンのピッチ間隔を得るために、前記デバイスホールの
周縁部からさらに外方部に向けて配線パターンを延設し
た場合には配線パターンとデバイスホールとを含めた可
撓性フィルム基板上での占有面積が大きくなっていた。
従って、半導体チップのサイズに比べて可撓性フィルム
基板の長さ方向の長さが長くなると共に、可撓性フィル
ム基板を必要とする面積が大きくなり、結果として、可
撓性フィルム基板のコスト高を招くおそれがあった。さ
らに、図6に示すような半導体チップ3の配置がなされ
た半導体装置においては、可撓性フィルム基板2に設置
される各半導体チップ3の電源及び信号の制御を一括化
しようとしても、デバイスホール11が形成されている
ことによって各半導体チップ3の各々に設けられた電源
及び信号線を相互に結線することができなかった。
【0007】加えて、従来の可撓性フィルム基板を用い
た半導体装置の製造方法においては、一般に前記デバイ
スホールの打ち抜き工程が可撓性フィルム基板の表面に
配線パターンを形成した後に行われていた。これは、デ
バイスホールを打ち抜いた際に生じる配線パターンの打
ち抜き片が他の箇所に付着して配線パターン相互ののシ
ョートを招くおそれがあった。また、デバイスホールの
打ち抜き精度が悪い場合には、半導体チップのバンプと
接続される配線パターンがバンプに正対されずに電気接
続が不可能になることもあり、また配線パターンが半導
体チップの縁部に接触することによるタッチショートの
問題もあった。
【0008】本発明は、以上の従来技術における問題に
鑑みてなされたものであり、従来用いられている可撓性
フィルム基板上に入出力配線パターンの効率的な構造を
備えることができると共に、PDPを備えた表示装置に
おける実装面積を縮小させることができるテープキャリ
ア型半導体装置を提供することを目的とする。
【0009】
【課題を解決するための手段】前記課題を解決するため
に提供する本願第一の発明に係るテープキャリア型半導
体装置は、一の半導体チップと、係る半導体チップの外
部電極に接続された配線パターンとを備えたモジュール
単位が可撓性フィルム基板上に形成されてなるテープキ
ャリア型半導体装置において、少なくとも二以上の前記
モジュール単位が可撓性フィルム基板上に連続して形成
されると共に、前記可撓性フィルム基板に各モジュール
単位の入力電極を包括した入力電極部が形成されたこと
を特徴とする。
【0010】係る構成とすることにより、モジュール単
位全ての入力を包括した入力手段とモジュール単位個別
に取り出すことができる出力手段とを備えた構造的に効
率的なテープキャリア型半導体装置を提供することがで
きる。また、連続したモジュール単位を一括して設置で
きるため、近年、薄型かつ大画面で広く用いられている
PDP等においては、個々のモジュール単位を設置する
といった工程上の煩わしさを解消することができる。こ
こで、半導体チップが形成されたモジュール単位及びそ
のモジュール単位領域とは、一の半導体チップと、係る
半導体チップの表面に形成された外部電極に電気的に接
続された入力系(信号及び電源)及び出力系の配線パタ
ーンとからなる半導体装置として機能する一つの単位構
成である。
【0011】前記課題を解決するために提供する本願第
二の発明に係るテープキャリア型半導体装置は、一の半
導体チップと、係る半導体チップの外部電極に接続され
た配線パターンとを備えたモジュール単位が可撓性フィ
ルム基板上に形成されてなるテープキャリア型半導体装
置において、少なくとも二以上の前記モジュール単位が
可撓性フィルム基板上に連続して形成されると共に、前
記モジュール単位それぞれの入力電極を共有する配線パ
ターンが前記モジュール単位の配置方向に形成されたこ
とを特徴とする。
【0012】係る構成とすることにより、各モジュール
単位領域が可撓性フィルム基板で一体化され、テープキ
ャリア型半導体装置の相対精度を向上させることができ
る。また、従来のように入出力配線パターンをデバイス
ホールの周縁外に引き回す必要がないため、可撓性フィ
ルム基板の長手方向に信号ライン及び電源ラインを配設
して、各半導体チップに供給することができる。
【0013】前記課題を解決するために提供する本願第
三の発明に係るテープキャリア型半導体装置は、一の半
導体チップと、係る半導体チップの外部電極に接続され
た配線パターンとを備えたモジュール単位が可撓性フィ
ルム基板上に形成されてなるテープキャリア型半導体装
置において、少なくとも二以上の前記モジュール単位が
可撓性フィルム基板上に連続して形成され、前記可撓性
フィルム基板は少なくとも一方の短辺に各モジュール単
位の入力電極を包括した入力電極部が形成されると共
に、少なくとも一方の長辺に各モジュール単位毎の出力
電極が形成されたことを特徴とする。
【0014】ここで、前記長辺とは、可撓性フィルム基
板2において一の半導体チップ3を基準にして他の半導
体チップ3が設置された方向を長手方向とし、その方向
に平行な端辺を指す。従って、テープキャリア型半導体
装置又は可撓性フィルム基板における短辺とは、前記長
辺以外の対向した辺同士を指す。係る構成とすることに
より、モジュール単位全ての入力を包括した入力手段と
モジュール単位個別に取り出すことができる出力手段と
を備えた構造的に効率的なテープキャリア型半導体装置
を提供することができる。
【0015】前記課題を解決するために提供する本願第
四の発明に係るテープキャリア型半導体装置は、請求項
1乃至請求項3の何れか一に記載のテープキャリア型半
導体装置において、前記配線パターンが前記半導体チッ
プに形成された突起電極を介して半導体チップの入力電
極に接続されたことを特徴とする。
【0016】係る構成とすることにより、テープキャリ
ア型半導体装置として厚さが薄くなり、縮小化された半
導体装置として利便性を有する。
【0017】前記課題を解決するために提供する本願第
五の発明に係るテープキャリア型半導体装置は、請求項
1乃至請求項4の何れか一に記載のテープキャリア型半
導体装置において、前記配線パターンは信号用配線パタ
ーンと電源用配線パターンとGND配線パターンとから
なることを特徴とする。
【0018】係る構成とすることにより、半導体チップ
に入力される入力系をモジュール単位毎に配設する必要
がないため、省スペース化を実現すると共に、配線パタ
ーンの形状によって個別に前記入力系を制御することも
できる。
【0019】前記課題を解決するために提供する本願第
六の発明に係るテープキャリア型半導体装置は、請求項
1乃至請求項5の何れか一に記載のテープキャリア型半
導体装置において、前記半導体チップの出力電極に接続
された出力電極部が前記モジュール単位毎に可撓性フィ
ルム基板の長辺側に並ぶように配置されたことを特徴と
する。
【0020】係る構成とすることにより、半導体チップ
における入力電極(入力系)と出力電極(出力系)とを
可撓性フィルム基板の長辺又は短辺の何れか一方ずつに
それぞれ配することができ、テープキャリア型半導体の
周辺を接続ケーブル等の配線の煩わしさから解放するこ
とができる。
【0021】前記課題を解決するために提供する本願第
七の発明に係るテープキャリア型半導体装置は、請求項
1乃至請求項6の何れか一に記載のテープキャリア型半
導体装置において、係る半導体チップの表面と前記可撓
性フィルム基板の表面とが対向するように前記半導体チ
ップが設置されたことを特徴とする。
【0022】係る構成は、可撓性フィルム基板上にデバ
イスホールを形成することなく、半導体チップを搭載さ
せた構成を意味する。すなわち、本発明に係るテープキ
ャリア型半導体装置は、デバイスホールを有しないCO
F(Chip On Film)の半導体装置である。従って、前
記可撓性フィルム基板にデバイスホールが形成されない
ため、可撓性フィルム基板と半導体チップとの間に配線
パターンを形成することが可能となる。また、半導体チ
ップの入力系と出力系とにそれぞれ接続された配線パタ
ーンを引き回すことないため、テープキャリア型半導体
装置を小型化することができる。ここで、前記半導体チ
ップの表面とは、半導体チップに形成された外部電極が
設置された面であり、可撓性フィルム基板の表面とは、
前記半導体チップが搭載される面である。
【0023】前記課題を解決するために提供する本願第
八の発明に係るテープキャリア型半導体装置は、請求項
1乃至請求項7の何れか一に記載のテープキャリア型半
導体装置において、前記入力配線パターンは、隣接する
モジュール単位の境界部分近傍で所定の領域の導電面が
露出されたことを特徴とする。
【0024】本発明は従来のように、切断された個々の
モジュール単位を表示装置等に設置する構成ではなく、
複数のモジュール単位からなるテープキャリア型半導体
装置を提供するものである。従って、モジュール単位毎
に配線パターンの導電面が露出されたことにより、テー
プキャリア型半導体装置を搭載する機器によって様々な
長さに切断することができ、汎用性を向上させることが
できる。
【0025】前記課題を解決するために提供する本願第
九の発明に係るテープキャリア型半導体装置は、請求項
1乃至請求項8の何れか一に記載のテープキャリア型半
導体装置において、可撓性フィルム基板の短辺の少なく
とも何れか一方の端部には、入力信号及び電源及びGN
Dを電気的な接続が可能とされるように前記配線パター
ンが露出していることを特徴とする。
【0026】係る構成とすることにより、入力信号等の
入力系の形成が短辺側の両端部に設けられ、設置される
機器の配線形状に依存することなく、テープキャリア型
半導体装置の搭載領域をさらに縮小させることができ
る。
【0027】前記課題を解決するために提供する本願第
十の発明に係るテープキャリア型半導体装置は、請求項
1乃至請求項9の何れか一に記載のテープキャリア型半
導体装置において、前記隣接するモジュール単位の境界
部分近傍には、各モジュール単位相互の間隔を調節する
スリットが一以上形成されたことを特徴とする。
【0028】係る構成とすることにより、各モジュール
単位の出力電極とテープキャリア型半導体装置を搭載す
る機器の出力電極とを接続する際に生じ得る位置的なず
れを補正することができる。
【0029】前記課題を解決するために提供する本願第
十一の発明に係るテープキャリア型半導体装置は、請求
項1乃至請求項10の何れか一に記載のテープキャリア
型半導体装置において、前記半導体チップの配置方向又
は前記モジュール単位の配置方向に可撓性フィルム基板
が重畳されてなることを特徴とする。
【0030】係る構成は、可撓性フィルム基板の半導体
チップが設置された領域以外の部分が長手方向に重畳さ
れた構成を意味する。すなわち、複数のモジュール単位
によって形成されたテープキャリア型半導体装置におい
て、半導体チップが設置された領域が形成する面と出力
電極部が形成された面とが同一平面上にあるように形成
される。従って、係る構成とすることにより、重畳する
部分が半導体チップから放出される熱をは発散させるテ
ープキャリア型半導体装置の放熱部となり、熱の滞在に
よって生じる半導体チップの動作不良等を未然に防ぐこ
とができる。
【0031】
【発明の実施の形態】以下に、本発明に係るテープキャ
リア型半導体装置の一実施の形態における構成について
図面を参照して説明する。図1は、本発明に係るテープ
キャリア型半導体装置の一実施の形態における構成を示
す上面図である。図1に示すように、ポリイミド樹脂等
を薄く長尺のテープ状に形成した可撓性フィルム基板2
には、その表面に半導体チップ3と、銅箔等の導電膜か
らなる配線パターン100とが形成されている。この配
線パターン100は、前記半導体チップの表面に設けら
れた複数の外部電極(図示せず)と電気的に接続され
て、可撓性フィルム基板2の縁部に電極が設けられるよ
うにパターニングされている。ここで、本発明に係るテ
ープキャリア型半導体装置の実施の形態においては、半
導体チップ3における前記外部電極が設けられた面を半
導体チップ3の表面とし、可撓性フィルム基板2におけ
る半導体チップ3が設置された面を可撓性フィルム基板
2の表面として記載する。また、可撓性フィルム基板2
は前述したように長尺のテープ状をなしているため、特
に断りがない限り、可撓性フィルム基板2において一の
半導体チップ3を基準にして他の半導体チップ3が設置
された方向を長手方向とし、その方向に平行な端辺を長
辺として説明する。本発明に係るテープキャリア型半導
体装置は、複数のモジュール単位1a,1b,1c,1
d,,,よりなり、係るモジュール単位1a,1b,1
c,1d,,,は、一の半導体チップ3と係る半導体チ
ップ3に接続された入力用及び出力用の配線パターン1
00よりなる。各モジュール単位1a,1b,1c,1
d,,,に形成された半導体チップ3の出力用の電極
(以下、出力電極部5とする)は、可撓性フィルム基板
2の長辺側に形成されている。また、各モジュール単位
1a,1b,1c,1d,,,の半導体チップ3の入力
用の電極(以下、入力電極部4とする)は、テープキャ
リア型半導体装置1の端部に位置するモジュール単位
(図1におけるモジュール単位1a及び1d)の少なく
とも何れか一方に設けられている。各半導体チップ3に
接続された配線パターン100が長手方向に形成されて
いる。すなわち、前記配線パターン100が各モジュー
ル単位の半導体チップ3の入力電極を一括して接続して
いる。さらに、可撓性フィルム基板2の両長辺には、可
撓性フィルム基板2を順次送るためのスプロケットホー
ル13が形成されている。
【0032】ここで、前記モジュール単位1a,1b,
1c,1d,,,のそれぞれは、可撓性フィルム基板2
上に配線パターン100を形成した状態のモジュール単
位1dと、係るモジュール単位1dに半導体チップ3を
搭載したモジュール単位1cと、係るモジュール単位1
cの半導体チップ3周辺を樹脂6で封止した状態のモジ
ュール単位1bと、係るモジュール単位1bの表面上に
保護膜7を形成したモジュール単位1aを示すものであ
る。モジュール単位1dにみられるように、可撓性フィ
ルム基板2上には長手方向に形成された入力系の配線パ
ターン100と、モジュール単位1cにみられるような
半導体チップ3が設置される位置から短手方向に放射状
に形成された出力系の配線パターンとして出力電極51
が設けられる。前記入力系の配線パターン100は、V
DD配線パターン101及び信号配線パターン102及
びGND配線パターン103からなり、GND引き込み
部103aにみられるように、前述の半導体チップ3が
設置される位置に対応して形成されている。ここで、本
発明に係るテープキャリア型半導体装置1にデータを伝
達する配線パターンが設けられた場合においては、各半
導体チップ3,すなわち各モジュール単位が共有するこ
となく、リレー方式で前記半導体チップ3に接続され
る。
【0033】次に、モジュール単位1bにみられるよう
に、可撓性フィルム基板2の表面に形成された配線パタ
ーン100を挟むように設置された半導体チップ3の周
縁に樹脂6が封止されている。これは、半導体チップ3
の各外部電極(図示せず)と各配線パターン100との
電気的な接続を外因から守るためになされるものであ
る。また、モジュール単位1aにみられるように、入力
電極部4及び出力電極部5と、樹脂6及び半導体チップ
3とが設置領域以外に保護膜7が形成されている。この
入力電極部4は、テープキャリア型半導体装置1におけ
る前記入力系配線パターン100の端部であり、出力電
極部5は、前記出力系配線パターン100によって形成
された出力電極51のモジュール単位毎の集合体であ
る。すなわち、モジュール単位の境界線における前記配
線パターン100の一方の端部と他方の端部とでは前記
保護膜7は除去されており、導電領域100aが露出さ
れている。この保護膜7はソルダーレジスト等の絶縁被
覆層を形成するものであることが望ましい。
【0034】さらに、モジュール単位の境界線近傍に
は、位置調節用スリット200が複数設けられ、係る位
置調節用スリット200が設けられることによって、モ
ジュール単位の境界線近傍における可撓性フィルム基板
2の強度が弱められ、各モジュール単位相互の距離がフ
レキシブルに変化(伸縮)する。従って、従来のよう
に、各モジュール単位を切り離した状態で、個々に表示
装置等の機器に接続する場合に比べて、複数、又は必要
とされる全てのモジュール単位数を連結させた状態で前
記機器に設置することができる。加えて、本発明に係る
テープキャリア型半導体装置の一実施の形態において
は、従来と同様に、折り曲げ用スリット12を可撓性フ
ィルム基板2の長手方向に、かつ出力電極51と交差す
るように設置してもよい。
【0035】図2(a)は、本発明に係るテープキャリ
ア型半導体装置の一実施の形態における一のモジュール
単位の構成を示す上面図であり、図2(b)は図2
(a)におけるA−A‘断面図である。図2(a)に示
すように、本発明に係るテープキャリア型半導体装置の
一部分を構成するモジュール単位は、可撓性フィルム基
板2の長手方向に横断するように形成された複数の配線
パターンからなる入力電極部4と、可撓性フィルム基板
2の一方の短辺に形成された出力電極部5とを有する。
また、モジュール単位のほぼ中央には、半導体チップ3
と、係る半導体チップ3の周縁部を封止する樹脂6とが
設けられている。さらに、前記樹脂6が形成された外側
及び、前記入力電極部4と出力電極部5とが形成された
領域には保護膜7が可撓性フィルム基板2を覆うように
設置されている。前記入力電極部4は、出力電極部5に
近い方からVDD電極部41と信号電極部42とGND
電極部43とからなる複数の配線パターンである。ここ
で、前記GND電極部43は、 に基づいて設定され
た幅を有することが望ましい。
【0036】次に、図2(b)に示すように、可撓性フ
ィルム基板2に実装される半導体チップ3は、その表面
に複数の対をなす外部電極(図示せず)が設けられてい
る。また、前記半導体チップ3の外部電極の各々には突
起電極(バンプ)32が形成され、半導体チップ3の表
面と可撓性フィルム基板2の表面とを対向させて前記可
撓性フィルム基板2の表面側に圧接される。具体的に
は、前記突起電極32を介して外部電極の各々を各配線
パターン100上に接続し、半導体チップ3と配線パタ
ーン100との電気的な接続がなされている。さらに、
半導体チップ3と可撓性フィルム基板2との間に封止用
の樹脂7が充填されており、前記突起電極32を含む接
続部をこの樹脂7で封止してパッケージが構成されてい
る。
【0037】このような構成をなすことによって、半導
体チップ3は可撓性フィルム基板2の配線パターン10
0が形成されている表面側において可撓性フィルム基板
2に接続されているため、従来必要とされていたデバイ
スホール11が不要となる。従って、配線パターン10
0の内端部2aを半導体チップ3の中央部にまで延長し
た場合でも、各内端部の近傍部位を可撓性フィルム基板
2によって保持することができる。すなわち、機械的な
強度が低下されることはなく、実装した半導体チップ3
の重量によっても配線パターン100をはじめとする配
線が変形されることを防止し、半導体チップ3の保持力
を高めることができる。また、デバイスホール11が不
要とされることで、デバイスホール11の形成において
伴ってきた従来の問題、すなわち、金型によるコスト
高、打ち抜き片によるショート等を解消することができ
る。
【0038】次に、本発明に係るテープキャリア型半導
体装置の他の実施の形態について図3を参照して以下に
説明する。図3は本発明に係るテープキャリア型半導体
装置の他の実施の形態における構成を示す断面図であ
る。図3に示すように、各モジュール単位における半導
体チップ3以外の領域を重畳させて、半導体チップ3か
ら発生する熱を放射する構造を採用してもよい。このと
き、テープキャリア型半導体装置1の長辺側に設けられ
た出力電極部5の各々を撓ませないために、出力電極部
5が形成された外縁部に沿って切り込みを入れてもよ
い。具体的には、各モジュール単位において、半導体チ
ップ3が設けられた部分と、出力電極部5が設けられた
部分が同一平面をなす構造を採用し、係る平面と、表示
装置等の機器に設けられたプリント基板とを接続する。
係る構造を採用することによって、効率よい放熱構造を
備えたテープキャリア型半導体装置を提供することがで
きる。
【0039】
【発明の効果】以上説明したように、本発明に係るテー
プキャリア型半導体装置によれば、従来のテープキャリ
ア型半導体装置アレイ、例えば従来低コスト用として用
いられている35mm幅のテープで、マルチチップモジ
ュールを製造することができる。その結果、表示装置の
機器と、それを駆動するために複数の半導体チップが搭
載されたテープキャリア型半導体装置との電気的な接続
を一括に、かつ確実に行うことができる。また、連続し
たモジュール単位を一括して設置できるため、近年、薄
型かつ大画面で広く用いられているPDPを備えた表示
装置等においては、個々のモジュール単位を設置すると
いった工程上の煩わしさを解消することができる。さら
に、本発明に係るテープキャリア型半導体装置はマルチ
チップモジュールでありながら、可撓性フィルム基板を
用いているため、製品をリールで供給することができ
る。加えて、デバイスホールの形成が不要であるため、
デバイスホールを形成するための設備や形成工程が不要
となり、低コスト化を助長すると共に、デバイスホール
の打ち抜き片によるショートや、配線パターンの機械的
な強度の低下による半導体チップの保持の信頼性低下等
を回避することができる。
【0040】
【図面の簡単な説明】
【図1】本発明に係るテープキャリア型半導体装置の一
実施の形態における構成を示す上面図である。
【図2】本発明に係るテープキャリア型半導体装置の一
実施の形態における一単位の構成を示す上面図である。
【図3】本発明に係るテープキャリア型半導体装置の他
の実施の形態における構成を示す側面図である。
【図4】テープキャリア型半導体装置の従来の構成を示
す上面図である。
【図5】テープキャリア型半導体装置の従来の構成を示
す上面図及び断面図である。
【図6】テープキャリア型半導体装置の従来の構成を示
す上面図である。
【符号の説明】
1.テープキャリア型半導体装置 2.可撓性フィルム基板 3.半導体チップ 4.入力電極部 5.出力電極部 6.樹脂 7.保護膜 10.配線パターン 11.デバイスホール 12.折り曲げ用スリット 13.スプロケットホール 41.VDD電極 42.信号電極 43.GND電極 51.出力電極 100.配線パターン 101.VDD配線パターン 102.信号配線パターン 103.GND配線パターン 200.位置調節スリット

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】一の半導体チップと、係る半導体チップの
    外部電極に接続された配線パターンとを備えたモジュー
    ル単位が可撓性フィルム基板上に形成されてなるテープ
    キャリア型半導体装置において、少なくとも二以上の前
    記モジュール単位が可撓性フィルム基板上に連続して形
    成されると共に、前記可撓性フィルム基板に各モジュー
    ル単位の入力電極を統括した入力電極部が形成されたこ
    とを特徴とするテープキャリア型半導体装置
  2. 【請求項2】一の半導体チップと、係る半導体チップの
    外部電極に接続された配線パターンとを備えたモジュー
    ル単位が可撓性フィルム基板上に形成されてなるテープ
    キャリア型半導体装置において、少なくとも二以上の前
    記モジュール単位が可撓性フィルム基板上に連続して形
    成されると共に、前記モジュール単位それぞれの入力電
    極を共有する配線パターンが前記モジュール単位の配置
    方向に形成されたことを特徴とするテープキャリア型半
    導体装置
  3. 【請求項3】一の半導体チップと、係る半導体チップの
    外部電極に接続された配線パターンとを備えたモジュー
    ル単位が可撓性フィルム基板上に形成されてなるテープ
    キャリア型半導体装置において、少なくとも二以上の前
    記モジュール単位が可撓性フィルム基板上に連続して形
    成され、前記可撓性フィルム基板は少なくとも一方の短
    辺に各モジュール単位の入力電極を包括した入力電極部
    が形成されると共に、少なくとも一方の長辺に各モジュ
    ール単位毎の出力電極が形成されたことを特徴とするテ
    ープキャリア型半導体装置
  4. 【請求項4】前記配線パターンが前記半導体チップに形
    成された突起電極を介して半導体チップの入力電極に接
    続されたことを特徴とする請求項1乃至請求項3の何れ
    か一に記載のテープキャリア型半導体装置
  5. 【請求項5】前記配線パターンは信号用配線パターンと
    電源用配線パターンとGND配線パターンとからなるこ
    とを特徴とする請求項1乃至請求項4の何れか一に記載
    のテープキャリア型半導体装置
  6. 【請求項6】前記半導体チップの出力電極に接続された
    出力電極部が前記モジュール単位毎に可撓性フィルム基
    板の長辺側に並ぶように配置されたことを特徴とする請
    求項1乃至請求項5の何れか一に記載のテープキャリア
    型半導体装置
  7. 【請求項7】前記半導体チップは、係る半導体チップの
    表面と前記可撓性フィルム基板の表面とが対向するよう
    に設置されたことを特徴とする請求項1乃至請求項6の
    何れか一に記載のテープキャリア型半導体装置
  8. 【請求項8】前記配線パターンは、隣接するモジュール
    単位の境界部分近傍で所定の領域の導電面が露出された
    ことを特徴とする請求項1乃至請求項7の何れか一に記
    載のテープキャリア型半導体装置
  9. 【請求項9】可撓性フィルム基板の短辺の少なくとも何
    れか一方の端部には、入力信号及び電源及びGNDを電
    気的な接続が可能とされるように前記配線パターンが露
    出していることを特徴とする請求項1乃至請求項8の何
    れか一に記載のテープキャリア型半導体装置
  10. 【請求項10】前記隣接するモジュール単位の境界部分
    近傍には、各モジュール単位相互の間隔を調節するスリ
    ットが一以上形成されたことを特徴とする請求項1乃至
    請求項9の何れか一に記載のテープキャリア型半導体装
  11. 【請求項11】前記半導体チップの配置方向又は前記モ
    ジュール単位の配置方向に可撓性フィルム基板が重畳さ
    れてなることを特徴とする請求項1乃至請求項10の何
    れか一に記載のテープキャリア型半導体装置
JP2000151858A 2000-05-23 2000-05-23 テープキャリア型半導体装置 Expired - Fee Related JP4390362B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000151858A JP4390362B2 (ja) 2000-05-23 2000-05-23 テープキャリア型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000151858A JP4390362B2 (ja) 2000-05-23 2000-05-23 テープキャリア型半導体装置

Publications (2)

Publication Number Publication Date
JP2001332590A true JP2001332590A (ja) 2001-11-30
JP4390362B2 JP4390362B2 (ja) 2009-12-24

Family

ID=18657350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000151858A Expired - Fee Related JP4390362B2 (ja) 2000-05-23 2000-05-23 テープキャリア型半導体装置

Country Status (1)

Country Link
JP (1) JP4390362B2 (ja)

Also Published As

Publication number Publication date
JP4390362B2 (ja) 2009-12-24

Similar Documents

Publication Publication Date Title
JP4109707B1 (ja) 半導体装置およびその製造方法、ならびにディスプレイ装置およびその製造方法
US7087987B2 (en) Tape circuit substrate and semiconductor chip package using the same
US20020030266A1 (en) Semiconductor device, substrate for a semiconductor device, method of manufacture thereof, and electronic instrument
US8110929B2 (en) Semiconductor module
US7379307B2 (en) Wiring board and method for manufacturing the same, and semiconductor device
EP2086297B1 (en) Printed circuit board and method of manufacturing the same
JP4283292B2 (ja) 半導体装置用テープキャリア、および半導体装置の製造方法
US7508073B2 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
KR101477818B1 (ko) 배선 회로 기판 및 그 제조 방법
EP2086295B1 (en) Printed circuit board and method of manufacturing the same
US8102046B2 (en) Semiconductor device and method of manufacturing the same
US7135204B2 (en) Method of manufacturing a wiring board
KR100320309B1 (ko) 액정패널 드라이버 집적회로 패키지 및 액정패널 모듈
JP2001332590A (ja) テープキャリア型半導体装置
JP3977072B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
US11189597B2 (en) Chip on film package
JP2000223531A (ja) テープキャリアパッケージおよびそれを用いた液晶モジュール
JP2000151222A (ja) 高周波モジュール
KR20070030671A (ko) 배선 기판 및 그 제조 방법, 및 반도체 장치
JPH08186154A (ja) フィルムキャリアと半導体装置
JP4123371B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20020063674A (ko) 탭 테이프를 이용하는 반도체 칩 패키지
JP2003324130A (ja) 半導体装置およびその製造方法並びに半導体素子搭載用配線基板
KR20010093313A (ko) 와이어본드 테이프 볼 그리드 어레이 패키지용 다중금속층 조립체
JP2004207303A (ja) 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090528

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090910

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091006

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees