KR20010093313A - 와이어본드 테이프 볼 그리드 어레이 패키지용 다중금속층 조립체 - Google Patents

와이어본드 테이프 볼 그리드 어레이 패키지용 다중금속층 조립체 Download PDF

Info

Publication number
KR20010093313A
KR20010093313A KR1020017009732A KR20017009732A KR20010093313A KR 20010093313 A KR20010093313 A KR 20010093313A KR 1020017009732 A KR1020017009732 A KR 1020017009732A KR 20017009732 A KR20017009732 A KR 20017009732A KR 20010093313 A KR20010093313 A KR 20010093313A
Authority
KR
South Korea
Prior art keywords
circuit
reference plate
adhesive layer
dielectric substrate
conductive layer
Prior art date
Application number
KR1020017009732A
Other languages
English (en)
Inventor
폴 엠. 하비
가이싱어，존，디.
안토니 알. 플레피스
케빈 와이. 첸
Original Assignee
캐롤린 에이. 베이츠
쓰리엠 이노베이티브 프로퍼티즈 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐롤린 에이. 베이츠, 쓰리엠 이노베이티브 프로퍼티즈 캄파니 filed Critical 캐롤린 에이. 베이츠
Publication of KR20010093313A publication Critical patent/KR20010093313A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 상부에 제1 도전층과 제1 유전체 기판을 관통해 형성된 적어도 하나의 땜납 볼 수납 통로를 갖는 제1 유전체 기판을 포함하는 가요성 트레이스 배선 회로를 제공하는 반도체 장비 패키지용 장치에 관한 것이다. 제1 도전층은 폐쇄 단부를 형성하도록 각각의 땜납 볼 수납 통로에 인접한 땜납 볼 패드를 갖는 다수의 도전성 트레이스를 포함한다. 제1 접착층은 제1 도전층에 부착된다. 가요성 기준판 회로는 적어도 하나의 기준 전압판을 갖는 제2 유전체 기판을 포함한다. 기준 전압판은 제1 접착층에 부착되어 제1 접착층을 통해 제1 도전층과 전기적으로 연결된다. 반도체 장비 수납 통로는 트레이스 배선 회로, 제1 접착층 및 기준 전압판 회로를 통해 연장된다. 보강재는 제2 유전체 기판에 부착된다.

Description

와이어본드 테이프 볼 그리드 어레이 패키지용 다중 금속층 조립체 {MULTI-METAL LAYER ASSEMBLIES FOR WIREBOND TAPE BALL GRID ARRAY PACKAGES}
테이프 볼 그리드 어레이(TBGA) 패키지는 강한 전기적 열적 성능, 높은 신뢰성, 와이어본드 다이 조립체와 수반 카드 조립체 처리의 검증된 호환성을 제공한다. 몇몇 TGVA 패키지 구성의 특별한 특징 중 하나는 테이프를 전화(invert)시켜서 솔더 마스크와 같은 캐리어 필름의 사용이다. 현재는 TBGA 와이어본드 캐리어에 대한 비용이 가요성 회로만을 사용하는 비용보다 매우 높다. 이 조립체에 대한 중요한 비용 요소는 보강재, 가요성 회로 준비, 접착 패턴 및 정렬/적층을 포함한다. TBGA 와이어본드 캐리어의 가치 조건의 세밀한 조사는, 와이어본드 캐리어에 의해 만족되는 현재의 시장 수요가 새롭고 비용에 비해 효율적인 상품 구성을 제공할 수 있다는 것을 나타낸다.
효율적인 TBGA 회로를 설계하기 위해, 접지판은 TBGA 테이프 상의 가는 피치트레이스에 조밀하게 이격되어 인접돼야 한다. 이 접지판은 회로로부터의 열 손실뿐만 아니라 전자기적 감쇠를 제공한다. 종래 기술에서, 보강재는 종종 제공된 소정의 접지판에 접지된 금속 부품이었다. 일반적인 종래 기술 장비에서, 폴리이미드 테이프는, 상부에 배치되고 강체 금속 보강재에 접착제로 부착된 가는 피치 트레이스를 구비한다. 종래 기술 해법이 갖는 문제점은 비용이다. 패턴화된 접착층은 가요성 회로가 보강재에 적층될 때, 정확한 정합을 제공해야 한다. 실제 사용에서는, 패터닝, 적층 및 접합 단계들이 제작 처리에 큰비용을 차지하기 때문에 패터닝, 적층 및 접합 단계를 피하는 것이 바람직하다.
IDV's는 땜납 범퍼 또는 땜납 충전 관통 구멍들과 같은 다른 연결부만큼 신뢰적이지 못하다. 그러나 IDV's는 대체로 다른 유형의 연결부보다 저렴하다. 연결부를 거치는 신호에 대해 IDV를 부적합하게 하는 IDV 상호 연결부의 신뢰성 유출이 존재한다. IDV 연결부는 여분의 관통 구멍들 또는 연결부가 제공되는 전원 및 접지 회로 연결에 대한 사용에 적합하다. 일 IDV 상호 연결부가 불량하거나 사용에 실패한 경우, 전체 장치의 성능에 부정적인 영향을 미치지는 않을 것이다. 이 경우, IDV's는 가요성 회로에 접지판을 연결하도록 사용될 수 있다.
영국 특허 제 2,157,085호(카톤 외)는 상부에 적어도 하나의 제1 도전층과 상부에 적어도 하나의 도전성 트레이스와 대향 위치에서 소정의 구성의 확대된 연결 패드를 각각 갖는 제1 및 제2 트레이스와 제1 및 제2 트레이스를 확대된 연결 패드에서 상호 연결하는 초음파 용접 수단을 갖는 제1 회로층을 포함하는 다중-금속층 회로 구성을 개시한다.
미국 특허 제5,379512호(잉글 외)에서, 회로 패드에 도체의 단부를 접착하여 그 결과 케이블이 회로 패드 위에 배치되는 방법이 개시되어있다. 그 후 접착 도구는 기판의 탄성 한계 내에서 기판을 압축하도록 상당한 압력이 케이블의 상부면에 대해 가해진다. 초음속 에너지는 접착 도구에 인가되고 기판을 통해 전달되어 도체와 회로 패드 사이의 금속 접착에 작용한다.
미국 특허 제5,661,088호에서, 전기적 부품을 패키지 하는 방법은 제2 표면에 대향하는 제1 표면을 갖는 기판 내에 구멍을 형성하는 단계를 포함한다. 또한, 상기 방법은 제1 표면 및 기판의 구멍을 덮는 단련 가능층을 패턴화하고 배치하는 단계를 포함한다. 단련 가능층은 제4 표면과 대향하는 제3 표면을 갖는다. 제4 표면의 일 부분은 기판의 구멍에 의해 노출된다. 전기적 도체층은 단련 가능층의 제3 표면의 다른 부분 위로 동시에 배치된다. 단련 가능층은 구멍 내에서 변형된다. 그 후, 반도체 다이는 단련 가능층에 결합되고 언더인캡슐런트(underencapsulant)는 반도체 다이 밑과 구멍 위에 배치된다.
미국 특허 제5,519,936호 및 미국 특허 제5,561,323호 각각은 예를 들어 패키지 반도체 칩 및 회로화된 기판 부재 모두를 접착하는 구리 시트와 같은 강체 지지 부재를 포함하는 전기적 패키지를 개시한다. 회로화된 기판, 양호하게는 가요성 회로가 전기적 절연 접착제를 이용하여 접착되는 반면에, 상기 칩은 열전도성 접착제를 이용하여 접착된다. 상기 칩은 양호하게는 선, 열압축 또는 열음파 접착에 의해 기판의 회로 소자의 지시된 부품에 전기적으로 결합된다. 인캡슐런트(encapsulant)는 침과 기판 사이의 연결부를 덮어서 보호하기 위해 사용될 수 있다. 따라서, 이 패키지는 PBC와 같이 개별 제2 기판에 전기적으로 결합될 수 있다.
미국 특허 제5,585,162호는 땜납 볼이 접지판의 잔여분으로부터 분리되지만 가요성 회로의 측부 상의 회로 트레이스에 의해 제1 관통 구멍으로부터 일정 거리에서 제2 관통 구멍을 통해 접지판과 전기적으로 연결된 제1 관통 구멍을 제공하여 양면 가요성 회로의 접지판에 부착된 질량 역류가 되도록 허용하는 가요성 회로 구성을 개시한다. 이 장비에서, 금속화된 관통 구멍 또는 금속화된 블라인드 관통 구멍들이 TBGA 상의 층들을 상호 연결한다.
현재 어떠한 상품 구성 또는 설계 기술도 기준판을 갖는 회로 조립체를 제조하는 것에 대해 비용적으로 효과적인 접근을 충분히 해결하지 못한다. 따라서, 기판 패키지와 종래 기술의 약점을 극복하는 제조 방법에 대한 필요가 대두된다. 특히, 트레이스 배선 회로 및 접지판 회로가 회로의 기능적 요구 및 특별한 설계에 대해 최적화된 처리를 통해 개별적으로 제작될 수 있는 PBC 구성에 대한 필요가 대두된다. 기준판 회로는 트레이스 배선 회로의 가는 피치 상세부를 갖지 않는다. 따라서, 기준판 회로는 트레이스 배선 회로 보다 저가의 처리로 제작될 수 있을 것이다. 절연 변위 관통 구멍들과 같은 저가 상호 연결 기술의 사용은 비용적으로 효과적인 상품의 구성을 제공하는데 기여할 것이다.
본원에 기재는 일반적으로 테이프 볼 그리드 어레이(TBGA) 회로에 관한 것이며, 특히 절연 변위 관통 구멍들(IDV'S), 땜납 충전 관통 구멍들 또는 다른 공지된 연결 기술을 이용하는 접지판에 전기적으로 연결된 접지판 회로를 구비한 다수의 가요성 회로에 관한 것이다.
도1은 트레이스 배선 회로의 예시적 실시예의 단면도이다.
도2는 기준판 회로의 예시적 실시예의 단면도이다.
도3은 트레이스 배선 회로 및 기준판 회로 사이에 형성된 접착층을 갖는 회로 조립체의 예시적 실시예의 단면도이다.
도4는 두 개의 금속층 트레이스 배선 회로를 갖는 회로 조립체의 예시적 실시예의 단면도이다.
도5a 및 도5b는 절연 변위 관통 구멍 상호 연결 처리의 예시적 실시예의 단면도이다.
도6은 도3의 회로 조립체를 따르는 전기 패키지를 도시한 단면도이다.
도7은 트레이스 배선 회로 및 기준판 회로 사이의 상호 연결을 형성하기 위해 사용된 땜납을 갖는 회로 조립체의 예시적 실시예를 도시한 단면도이다.
도8은 유전체 기판의 양측면 상에 기준판을 구비한 기준판 회로를 갖는 회로 조립체의 예시적 실시예를 도시한 단면도이다.
도9는 회로 조립체 엑사이스 처리의 예시적 실시예를 도시한 단면도이다.
따라서, 일실시예는 반도체 다이를 비용이 중요한 경우에 인쇄 회로 보드와 같은 기판에 부착하기 위한 다중층 회로를 제공한다. 따라서, 다중층 회로 조립체는 제1 유전체 기판을 갖는 트레이스 배선 회로를 포함한다. 제1 도전층은 제1 유전체 기판의 제1 측부 상에 형성된다. 제1 접착층은 트레이스 배선 회로에 부착되고 기준판 회로는 제1 접착층에 부착된다. 기준판 회로는 상부에 형성된 적어도 하나의 도전성 기준판을 갖는 제2 유전체 기판을 포함한다. 도전성 기준판의 각각은 제1 접착층을 통해 제1 도전층과 전기적으로 연결된다.
이 실시예의 중요한 장점은 기준판 회로가 종래의 기준판 구성 기술보다 비용에 대해 효율적으로 생산되고 부착되며 전기적으로 연결될 수 있다는 것이다. 기준판 회로 및 트레이스 배선 회로는 비용적으로 가장 효율적인 기술을 사용하여 개별적으로 생산된 후 함께 연결될 수 있다. 비용 유효성 부분은 기준판 회로 제작의 제작을 일체화하는 접지판의 패턴화로부터 나온다. 또한, 종래 기술과 다르게, 접지판 회로가 쉽게 구할 수 있는 접착제를 이용하여 부착될 수 있으며 절연 변위 관통 구멍들과 같은 저가 상호 연결 방법을 이용하여 트레이스 배선 회로에 전기적으로 연결될 수 있다.
도1 내지 도3에 도시된 일 실시에에서, 트레이스 배선 회로(2)는 제1 측부 상에 형성된 제1 도전층(8)을 갖는 제1 유전체 기판(4)을 포함한다. 다수의 땜납 볼 수납 통로(6)는 제1 유전체 기판(4)을 관통하여 형성된다. 제1 도전층(8)은 폐쇄 단부(14)를 형성하도록 땜납 볼 수납 통로(6)에 인접하여 형성된 땜납 볼 패드(12)를 갖는 다수의 트레이스(10)를 포함하도록 패턴화된다. 기준판 회로(16)는 제1 측부 상에 형성된 적어도 하나의 기준판(20)을 갖는 제2 유전체 기판(18)을 포함한다. 도3에 도시된 바와 같이 회로 조립체를 제작하기 위하여, 트레이스 배선 회로(2) 및 기준판 회로(16)는 그들 사이의 제1 접착층을 형성하여 결합된다.
트레이스 배선 회로 및 기준판 회로는 당업자에게 공지된 많은 다른 처리 중 어느 하나를 이용하여 제작될 수 있다. 일 양호한 처리가 미국 특허 제5,227,008호(클룬 외)에 개시되어 있다. 이 특허는 형상이 유전체 기판 내에 에칭 되거나유전체 기판을 통해 형성되며 도전성 물질이 유전체 기판에 판금 되는 처리를 개시한다. 이하에서, 이 발명에 개시된 회로 제작 처리의 주 태양이 간략하게 설명될 것이다.
포토레지스트(photoresist)는 유전체 기판 양측부 모두에 형성된다. 필요하다면, 유전체 기판의 제1 측부 상의 포토레지스트는 유전체 기판 상에 도금되어질 형상을 포함하는 사진 석판술(photolithography) 기술을 사용하여 패턴화된다. 상기 유전체 기판의 대향 측부 상의 포토레지스트 역시 화학적 에칭과 같은 수단에 의해 유전체 기판 내에 형성될 형성을 포함하는 사진 석판술(photolithography) 기술을 사용하여 패턴화될 수 있다. 형상이 유전체 기판 내에 형성되거나 또는 유전체 기판을 통해 형성된다면, 기판의 제2 측부는 에칭 되거나 또는 다르게 처리된다. 포토레지스트는 벗겨지며, 필요하면 커버 도금과 같은 이후 처리 단계에서 완료될 수 있다.
기준판 회로(16)는 주로 트레이스 배선 회로(2)의 형상과 비교할 때 전체 형상만을 갖는다. 따라서, 기준판 회로(16)가 트레이스 배선 회로(2)로부터 개별적으로 제작될 수 있다는 것이 본원에 제공된 예시적 실시예의 장점이다. 미국 특허 제5,227,008호(클룬 외)에 개시된 처리와 다른 다양한 저가 회로 제작 기술이 기준판 회로(16)를 제작하기 위해 이용될 수 있다. 접착제를 사용하는 유전체 기판 상의 도전성 박막 패턴을 다이 컷하는 적층 및 다른 기술 등과 같은 이런 유형의 기술들은 바람직한 패턴에서 도전성 물질을 직접 유전체 기판에 인쇄하는 스크린을 포함할 수 있다.
도4는 제1 유전체 기판(4)의 제2 측부 상에 형성된 제2 도전층(21)을 갖는 트레이스 배선 회로(2)를 갖는 회로 조립체(1)를 도시한다. 제2 도전층(21)은 다수의 트레이스(23)를 포함하도록 패턴화된다. 하나 이상의 도전성 관통 구멍들(25)은 적어도 제2 도전층(21)의 트레이스(23)의 일 부분과 제1 도전층(8)의 트레이스(10)를 상호 연결한다. 도전성 관통 구멍(25)이 도시되었지만, IDV's와 같은 다른 상호 연결 기술 역시 사용될 수 있다. 솔더 마스크(27)는 그 곳에 형성된 관통 구멍들(6)을 갖는 제2 도전층을 위에 형성될 수 있다. 솔더 마스크(27)는 관통 구멍들(6, vias)이 사진 석판술 기술을 이용하여 형성될 수 있도록 광화상성(photoimageable) 재료로 제작될 수 있다.
도5a 및 도5b는 기준판(20) 및 제1 도전층(8)의 트레이스(10) 사이에 IDV 연결부(28)를 형성하는 기초 처리를 도시한다. 접착 도구 팁(24)은 땜납 볼 패드(12) 상에 압력 및/또는 열을 인가한다. 제1 접착층(22)은 접착 도구 팁(24) 아래로부터 배치되며 트레이스(12)는 기준판(20)에 접착된다.
이제, 도6을 참조하면, 회로 조립체(1)는 보강 부재(32)에 부착된다. 회로 조립체(1)에 보강재(32)를 부착하는 일 기술은 보강재(32)를 제2 유전체 가판(18)에 부착시키는 제2 부착층(30)을 갖는다. 특정한 적용에 따라, 제2 접착층(30)은 회로 조립체(1)를 제작한 관계자(party)에 의해 회로 조립체(1)에 부착 가능하다. 또한, 제2 접착층(30)은 보강재(32)화 일체화될 수 있다. 후일, 제2 관계자는 보강재(32)를 부착할 수 있다. 어느 경우에서도, 이것은 회로 조립체(1)가 제작되는 때와는 다른 적당한 시간에 보강재(32)의 부착을 단순화할 것이다.
양호한 실시예에서, 제1 및 제2 유전체 기판(4, 18)은 듀폰(DuPont)의 상표명 캡톤.이(KAPTON.E)와 같은 폴리이미드(polyimide) 필름일 수 있다. 제1 접착층(22)은 듀폰(DuPont)의 상표명 케이제이(KJ)인 폴리이미드 기반의 접착제일 수 있다. 제2 접착층(30)에 대해 양호한 물질은 미네소타 마이닝 엔드 매뉴팩처링 코.(Minnesota Mining and Manufacturing Co.)에 의해 판매되는 상표명 브이에이치비(VHB)와 같은 압력에 민감한(pressuer sensitive) 접착제일 수 있다. 상술된 재료가 양호하지만, 많은 다른 상업적으로 이용 가능한 다양한 유전체 기판 및 접착층에 적합한 재료가 당업자에게 공지될 것이다.
도7에서, 땜납 플러그(38)는 기준판(20)에 대한 제1 도전층(8)의 트레이스(10)를 상호 연결하기 위한 땜납 플러그 관통 구멍(40) 내에 형성된다. 땜납 플러그 관통 구멍(40)은 공지된 많은 기술 중 어느 하나를 이용하여 형성될 수 있다. 예를 들어, 화학적 에칭, 레이저 밀링, 플라즈마 에칭, 기계적 펀칭 또는 다른 공지된 처리들이 기준판 회로를 통해 땜납 플러그 관통 구멍을 형성하기 위해 사용될 수 있다. 또한, 제1 접착층(22)은 그것을 통해 통로를 제공하는 관통 구멍들을 형성하기 전에 회로 조립체에 부착될 수 있다. 땜납 플러그 관통 구멍들(40)이 형성됨과 동시에 제1 접착층(22) 내 통로를 형성하여, 제1 접착층(22)의 트레이스 배선 회로(2)와 기준판 회로(16)에 대한 정렬에 관계된 유출이 방지된다.
상업적으로 이용 가능하고 공지된 적층 기술을 사용하여, 트레이스 배선 회로(2), 제1 접착층(22) 및 기준판 회로(16)는 도7에 도시된 바와 같이 땜납 플러그관통 구멍(40)를 갖는 회로 조립체(1)를 형성하도록 적층되고 정렬되어 고정된다. 이하 설명되는 적층 처리에서, 땜납 플러그(38)는 땜납 납유리를 관통 구멍들 내에 스크리닝(screen)하고 회로 조립체를 땜납 역류(reflow) 운전을 가하여 형성될 수 있다. 또한, 공지된 많은 전자-부족 도금 처리 중 어느 한 처리가 관통 구멍(38)을 형성하기 위해 사용될 수 있다.
도8에 도시된 바와 같이, 회로 조립체(1)는 연속적인 방식 또는 패널 방식으로 제공될 수 있다. 두 개 이상의 회로 조립체는 엑사이스(excise) 처리를 이용하여 서로에 대해 분리될 필요가 있다. 본원에서 제공된 예시적 실시예의 중요한 장점은 기준판(20) 및 도금 버스(58) 사이의 단락(shoting)에 대해 저항하도록 구성된다는 것이다. 보강재가 기준판으로 사용된 이전 구성 기술에서는, 도금 버스가 보강재에 접촉하도록 보강재를 병형하고 스미어링(smearing)하는 엑사이스 처리로 인하여 가끔 단락이 발생한다. 공지된 엑사이스 처리 및 장비는 본원에서 더 이상 상세하게 설명하지 않을 것이다.
도금 버스(58)는 패널 및 롤 대 롤(roll-to-roll) 형식 내에서 전기-도금(electro-plating)이 용이하도록 두 개의 인접한 회로 조립체(1) 사이의 전기적 연속성을 유지한다. 엑사이스 도구(58)가 플래턴(59)에 대해 회로 조립체(1)를 제공하는 위치에서 두 인접한 회로 조립체(1)의 기준판(20) 사이에 적당한 공간을 제공하여, 버스 트레이스(58) 및 기준판(20) 사이의 단락에 대한 잠재성이 제거되지 않은 경우에도 현저히 감소된다. 두 개의 인접한 기준판(20) 사이의 공간은 제1 접착층(22)이 각각의 기준판(20)을 제공된 도금 버스(58)로부터 효과적으로 절연하도록 한다.
도9는 도면 부호(100)로 지시된, 제1 기준판(120)에 대향한 제2 유전체 기판(118) 상에 제2 기준판(120')을 갖는 회로 조립체를 도시한다. 많은 전자 패키징 적용에서, 제1 기준 전압을 제공하기 위한 제1 기준판(120) 및 제2 기준 전압을 제공하기 위한 제2 기준판(120')을 사용하는 것이 바람직할 것이다. 땜납 플러그(138, 138')는 각각의 트레이스(110)에 기준판(120, 120')을 상호 연결하도록 사용될 수 있다. 땜납 플러그(138, 138')는 땜납 볼 패드(112)에 인접하여 위치된다. 이것은 땜납 볼 패드(112)의 영역이 트레이스(110)의 타 부분에 비해 상당히 크기 때문에 바람직하다. 기준판(120')은 제2 기준판(120')에 대해 땜납 플러그(138')가 그러한 것과 같이 제1 기준판(120)에 대해 땜납 플러그(138)가 동일한 측부로부터 형성될 수 있도록 리세스된 구역(141)을 가질 수 있다. 리세스된 구역(141)은 제1 기준판(120)에 연결된 땜납 플러그(138)가 제2 기준판(120')에 접촉되는 것을 방지한다.
운전 중, 본원에 개시된 예시적인 실시예는 비 도전성 접착제와 같은 유전체 재료에 의해 분리 기준판 회로에 부착된 트레이스 배선 회로를 갖는 회로 조립체를 제공한다. 적어도 트레이스 배선 회로의 도전성 트레이스의 일 부분은 기준판 회로 상의 기준판에 연결된다. 트레이스는 피시비(PCB) 상에 장착된 장비로 그리고 그 장비로부터 신호 및 동력을 발송한다. 기준판은 피시비(PCB) 상에 장착된 장비에 대한 기준 전압을 제공하도록 바람직한 전압에서 유지된다. 적용에 따라서, 기준판을 가로지르는 전압은 일반적으로 0.0 볼트 내지 5.0 볼트가 될 것이다. 그들사이에 도금 버스를 갖는 두 개의 회로가 서로로부터 기계적으로 사용되는 경우, 회로가 제공된 위치에서 기준판들 사이의 갭이 있는 것이 양호하다.
그 결과, 일 실시예는 제1 유전체 기판을 포함하는 트레이스 배선 회로를 갖는 다중층 회로 조립체를 제공한다. 적어도 하나의 땜납 볼 수납 통로가 제1 유전체 기판을 통해 형성된다. 제1 도전층은 제1 유전체 기판의 제1 측부 상에 형성된다. 제1 접착층은 트레이스 배선 회로에 부착되며 기준판 회로는 트레이스 배선 회로에 대향하는 측부상의 제1 접착층에 부착된다. 기준판 회로는 그 위에 형성된 적어도 하나의 도전성 기준판을 갖는 제2 유전체 기판을 포함한다. 적어도 하나의 기준판 각각은 제1 접착층을 통해 제1 도전층과 전기적으로 연결된다.
다른 실시예는 가요성 제1 유전체 기판을 포함하는 트레이스 배선 회로를 갖는 반도체 장비를 패키지 하는 장치를 제공한다. 적어도 하나의 땜납 볼 수납 통로가 가요성 제1 유전체 기판을 관통해 형성된다. 제1 도전층은 가요성 제1 유전체 기판의 제1 측부 상에 형성된다. 제1 접착층은 트레이스 배선 회로에 부착되며 가요성 기준판 회로는 트레이스 배선 회로에 대향하는 측부 상의 제1 접착층에 부착된다. 기준판 회로는 그 위에 형성된 적어도 하나의 도전성 기준판을 갖는 가요성 제2 유전체 기판을 포함한다. 적어도 하나의 기준판 각각은 제1 접착층을 통해 제1 도전층과 전기적으로 연결된다. 반도체 장치 수납 통로는 트레이스 배선 회로, 제1 접착층 및 기준판 회로를 통해 연장되어 형성된다. 보강재는 가요성 제2 유전체 기판에 부착된다.
또 다른 실시예는 제1 유전체 기판을 포함하는 트레이스 배선 회로를 갖는다중층 회로 조립체를 제공한다. 제1 유전체 기판 트레이스는 그곳을 관통해 형성된 적어도 하나의 땜납 볼 수납 통로 및 제1 측부 상에 형성된 제1 도전층을 갖는다. 제1 도전층은 그와 함께 폐쇄 단부를 형성하도록 각각의 땜납 볼 수납 통로에 인접하여 땜납 볼 패드를 구비한 다수의 트레이스를 포함하도록 패턴화된다. 제1 접착층은 제1 도전층에 부착되고 기준판 회로는 제1 접착층에 부착된다. 기준판 회로는 그 위에 형성된 적어도 하나의 기준판을 갖는 제2 유전체 기판을 포함한다. 적어도 하나의 기준판 각각은 제1 접착층을 통해 제1 도전층과 전기적으로 연결된다.
또 다른 실시예는 제1 유전체 기판을 갖는 트레이스 배선 회로를 포함하는 다중층 회로 조립체를 제공한다. 제1 유전체 기판은 그것을 관통해 형성된 적어도 하나의 땜납 볼 수납 통로를 갖는다. 제1 도전층은 제1 유전체 기판의 제1 측부 상에 형성되며 제2 도전층은 제1 유전체 기판의 제2 측부 상에 형성된다. 제1 및 제2 도전층은 다수의 트레이스를 포함하도록 패턴화된다. 제1 측부 트레이스는 그것과 함께 폐쇄 단부를 형성하도록 각각의 땜납 볼 수납 통로에 인접한 땜납 볼 패드를 갖는다. 적어도 제1 측부 트레이스 일 부분은 제2 측부 트레이스에 전기적으로 연결된다. 제1 접착층은 제1 도전층에 부착되며 기준판 회로는 제1 접착층에 부착된다. 기준판 회로는 그 위에 형성된 적어도 하나의 기준판을 갖는 제2 유전체 기판을 포함한다. 기준판의 각각은 제1 접착층을 통해 적어도 제1 측부 트레이스의 일 부분과 전기적으로 연결된다.
도시된 바와 같이, 이들 실시예의 중요한 장점은 트레이스 배선 회로와 기준판 회로를 분리하여 제작할 수 있다는 것이다. 이것은 각각의 회로를 좀 더 최적화하여 제작하기 위한 처리의 선정을 가능하게 한다. 다른 중요한 장점은 기준판 회로를 제작하는 처리가 근본적으로 기준판의 바람직한 패터닝을 제공한다는 것이다. 예를 들어, 기준판은 두 개의 기준 전압이 단일 도전층에 의해 제공될 수 잇는 분리된 기준판이 되도록 패턴화될 수 있다. 기준판 회로는 트레이스 배선 회로의 형상과 비교하면 주로 전체 형상만을 갖는다. 이 경우, 비용 절약이 기준판 회로를 제작하는 저가의 제조 기술의 사용에 의해 달성될 것이다.
예시적 실시예들이 도시되고 설명되었지만, 광범위한 변형, 변화 그리고 대체가 전술된 개시 내에서 예상되며 몇 몇 예에서, 실시예의 약간의 형상들이 다른 형상의 상응하는 사용 없이 이용될 수 있다. 따라서, 부착된 청구 항들이 광범위하고 본원에 개시된 실시예의 범위와 일치된 방식으로 해석될 수 있다는 것은 자명하다.

Claims (5)

  1. 상부에 형성된 제1 도전층을 갖는 제1 유전체 기판을 포함하는 트레이스 배선 회로와, 트레이스 배선 회로에 부착된 제1 접착층과, 제1 접착층에 부착된 기준판 회로를 포함하고,
    기준판 회로는 상부에 형성된 적어도 하나의 기준판을 갖는 제2 유전체 기판을 포함하며, 적어도 하나의 기준판 각각이 제1 접착층을 통해 제1 도전층과 전기적으로 연결되며, 절연 변위 관통 구멍들이 제1 도전층에 기준판을 전기적으로 연결하기 위해 제1 접착층을 통해 형성된 것을 특징으로 하는 다중층 회로 조립체.
  2. 제1항에 있어서, 제1 유전체 기판이 가요성 중합 물질이고, 제1 도전층은 제1 유전층을 통해 형성된 적어도 하나의 땜납 볼 수납 통로와 땜납 볼 패드를 갖는 다수의 도전성 트레이스를 포함하며, 상기 각각의 땜납 볼 수납 통로에 인접하여 형성된 땜납 볼 패드는 그와 함께 폐쇄 단부를 형성하는 것을 특징으로 하는 다중층 회로 조립체.
  3. 제4항에 있어서, 회로 조립체의 에지에 연장된 도금 버스를 더 포함하며, 도금 버스에 인접한 부분을 갖는 기준판은 회로 조립체의 각각의 에지로부터 오프셋된 것을 특징으로 하는 다중층 회로 조립체.
  4. 제1항에 따른 다중층 회로 조립체를 갖는 반도체 장비 패키징 장치에 있어서,
    가요성 제1 유전체 기판을 관통해 형성된 적어도 하나의 땜납 수납 통로 및 상부에 형성된 제1 도전층을 갖는 가요성 제1 유전체 기판을 포함하는 트레이스 배선 회로와, 트레이스 배선 회로에 부착된 제1 접착층과, 제1 접착층에 부착된 기준판 회로와, 트레이스 배선 회로와 제1 접착층과 기준판 회로를 통해 연장된 반도체 장비 수납 통로와, 제1 접착층에 대향한 측면 상의 제2 유전체 기판에 부착된 보강재를 포함하며,
    상기 제1 도전층은 폐쇄 단부를 형성하도록 각각의 땜납 볼 수납 통로에 인접한 땜납 볼 패드를 갖는 다수의 도전성 트레이스를 포함하며, 상기 기준판 회로는 상부에 형성된 적어도 하나의 기준판을 갖는 가요성 제2 유전체 기판을 가지며, 적어도 하나의 기준판 각각은 제1 접착층을 통해 트레이스의 적어도 일 부분과 전기적으로 연결되는 것을 특징으로 하는 반도체 장비 패키징 장치.
  5. 가요성 제1 유전체 기판을 통해 형성된 적어도 하나의 땜납 볼 수납 통로 및 제1 측부 상에 형성된 제1 도전층을 갖는 제1 유전체 기판을 포함하는 트레이스 배선 회로와, 제1 도전층에 부착된 제1 접착층과, 제1 접착층에 부착된 기준판 회로를 포함하며,
    상기 제1 도전층은 폐쇄 단부를 형성하도록 각각의 땜납 볼 수납 통로에 인접한 땜납 볼 패드를 갖는 다수의 트레이스를 포함하도록 패턴화되며, 상기 기준판회로는 상부에 형성된 적어도 하나의 기준판을 갖는 제2 유전체 기판을 포함하며, 적어도 하나의 기준판 각각이 제1 도전층의 트레이스의 적어도 일 부분과 제1 접착층을 통해 전기적으로 연결되는 것을 특징으로 하는 다중층 회로 조립체.
KR1020017009732A 1999-02-03 1999-05-21 와이어본드 테이프 볼 그리드 어레이 패키지용 다중금속층 조립체 KR20010093313A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US24324899A 1999-02-03 1999-02-03
US09/243,248 1999-02-03
PCT/US1999/011291 WO2000047024A2 (en) 1999-02-03 1999-05-21 Multi-layer circuit board assembly for the packaging of semiconductor devices

Publications (1)

Publication Number Publication Date
KR20010093313A true KR20010093313A (ko) 2001-10-27

Family

ID=22917932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017009732A KR20010093313A (ko) 1999-02-03 1999-05-21 와이어본드 테이프 볼 그리드 어레이 패키지용 다중금속층 조립체

Country Status (4)

Country Link
JP (1) JP2003512716A (ko)
KR (1) KR20010093313A (ko)
AU (1) AU4196899A (ko)
WO (1) WO2000047024A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137608A (zh) * 2011-11-25 2013-06-05 亚旭电子科技(江苏)有限公司 系统级封装模块件及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666549B2 (ja) * 1988-08-31 1994-08-24 信越ポリマー株式会社 スルーホール付きフレキシブル基板の製造方法
US5227583A (en) * 1991-08-20 1993-07-13 Microelectronic Packaging America Ceramic package and method for making same
US5804422A (en) * 1995-09-20 1998-09-08 Shinko Electric Industries Co., Ltd. Process for producing a semiconductor package
US6159586A (en) * 1997-09-25 2000-12-12 Nitto Denko Corporation Multilayer wiring substrate and method for producing the same

Also Published As

Publication number Publication date
WO2000047024A2 (en) 2000-08-10
JP2003512716A (ja) 2003-04-02
WO2000047024A3 (en) 2002-10-03
AU4196899A (en) 2000-08-25

Similar Documents

Publication Publication Date Title
US4941033A (en) Semiconductor integrated circuit device
US6140707A (en) Laminated integrated circuit package
US7514636B2 (en) Circuit component module, electronic circuit device, and method for manufacturing the circuit component module
EP0567814B1 (en) Printed circuit board for mounting semiconductors and other electronic components
US6940158B2 (en) Assemblies having stacked semiconductor chips and methods of making same
US6777622B2 (en) Wiring boards
EP1005086B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
US6849945B2 (en) Multi-layered semiconductor device and method for producing the same
US4195195A (en) Tape automated bonding test board
JPS5826826B2 (ja) 集積回路用セラミック・パッケ−ジ
US5473190A (en) Tab tape
US20020175410A1 (en) BGA substrate via structure
KR20060048212A (ko) 전해 도금을 이용한 배선 기판의 제조 방법
KR100411862B1 (ko) 배선기판 및 반도체장치
US6426468B1 (en) Circuit board
KR100346899B1 (ko) 반도체장치 및 그 제조방법
CN101241901A (zh) 内埋式芯片封装结构及其制作方法
US5977617A (en) Semiconductor device having multilayer film carrier
JPH07106509A (ja) 多層構造半導体装置
JP2001015629A (ja) 半導体装置及びその製造方法
KR20010093313A (ko) 와이어본드 테이프 볼 그리드 어레이 패키지용 다중금속층 조립체
JP2529987B2 (ja) 多層印刷配線板装置の製造方法
CN117015266A (zh) 封装基板及其制造方法、显示组件
CN116963394A (zh) 嵌埋连接器的电路板及其制作方法
JPH04181792A (ja) 印刷配線板の接続装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination