JPH06224254A - 実装電極およびその接続方法 - Google Patents
実装電極およびその接続方法Info
- Publication number
- JPH06224254A JPH06224254A JP897493A JP897493A JPH06224254A JP H06224254 A JPH06224254 A JP H06224254A JP 897493 A JP897493 A JP 897493A JP 897493 A JP897493 A JP 897493A JP H06224254 A JPH06224254 A JP H06224254A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- mounting
- pitch
- electrodes
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
Landscapes
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 本発明は、電気部品の実装に関するもので、
実質的な実装面積を狭くすることにより、あらゆる電気
部品実装の高密度化を提供するものである。 【構成】 電気部品の実装電極において、連続してなる
電極１内に少なくとも２種類以上の複数の電極ピッチ
ａ、ｂ、ｃ、ｄを有し、電極の形成誤差の少ないい部分
は最小ピッチａとし、形成誤差が発生する部分は誤差を
加算したピッチｂ、ｃ、ｄとする。
実質的な実装面積を狭くすることにより、あらゆる電気
部品実装の高密度化を提供するものである。 【構成】 電気部品の実装電極において、連続してなる
電極１内に少なくとも２種類以上の複数の電極ピッチ
ａ、ｂ、ｃ、ｄを有し、電極の形成誤差の少ないい部分
は最小ピッチａとし、形成誤差が発生する部分は誤差を
加算したピッチｂ、ｃ、ｄとする。
Description
【０００１】
【産業上の利用分野】本発明は、高密度実装された電気
部品の接続に関するものである。
部品の接続に関するものである。
【０００２】
【従来の技術】近年、電子機器における半導体ＩＣの実
装として、より高密度とすべく実装端子の狭ピッチ化が
要望されている。特に液晶表示装置等は、コンピュータ
用ディスプレイ、ＴＶモニター等として、大画面、高精
細化が期待されており、外部駆動ＬＳＩとの実装として
実装面積の縮小化が求められている。
装として、より高密度とすべく実装端子の狭ピッチ化が
要望されている。特に液晶表示装置等は、コンピュータ
用ディスプレイ、ＴＶモニター等として、大画面、高精
細化が期待されており、外部駆動ＬＳＩとの実装として
実装面積の縮小化が求められている。
【０００３】図３は従来の液晶表示装置の一例でマトリ
クス型液晶表示装置の構成を示す図である。図３を用い
て液晶表示装置の一部を説明する。
クス型液晶表示装置の構成を示す図である。図３を用い
て液晶表示装置の一部を説明する。
【０００４】液晶表示装置は、半導体スイッチング素子
（図示せず）の形成された、液晶基板７の表示領域外に
おいて、ＬＳＩ９の実装された、フィルムキャリア８と
接続される。
（図示せず）の形成された、液晶基板７の表示領域外に
おいて、ＬＳＩ９の実装された、フィルムキャリア８と
接続される。
【０００５】図４はフィルムキャリア８と、液晶パネル
７の実装電極部の接続断面図である。通常フィルムキャ
リア８と液晶パネル７の実装方法としては、異方導電性
接着材（図示せず）を用いた熱圧着方法が用いられれ
る。
７の実装電極部の接続断面図である。通常フィルムキャ
リア８と液晶パネル７の実装方法としては、異方導電性
接着材（図示せず）を用いた熱圧着方法が用いられれ
る。
【０００６】接続の工法としてはまずフィルムキャリア
８と液晶パネル７の間に異方導電性接着剤を貼り合わせ
た後、液晶パネル７のリードとフィルムキャリア８のリ
ードを１対１でアライメントした後、フィルムキャリア
上から、加熱及び加圧を行い、熱圧着される。異方導電
性接着剤中には、導電粒子として、金属微紛や、金属メ
ッキされた、プラスチックボールが分散されており、液
晶パネルの電極と、キャリアフィルムの電極とが電気的
に接続される。隣接した電極とは、導電粒子が連続して
いないため、絶縁される。
８と液晶パネル７の間に異方導電性接着剤を貼り合わせ
た後、液晶パネル７のリードとフィルムキャリア８のリ
ードを１対１でアライメントした後、フィルムキャリア
上から、加熱及び加圧を行い、熱圧着される。異方導電
性接着剤中には、導電粒子として、金属微紛や、金属メ
ッキされた、プラスチックボールが分散されており、液
晶パネルの電極と、キャリアフィルムの電極とが電気的
に接続される。隣接した電極とは、導電粒子が連続して
いないため、絶縁される。
【０００７】近年では、表示の高精細化により画素数の
増加により電極数が増加し、かつ電極ピッチが狭くな
り、１５０μm以下のピッチが主流となっており、１０
０μmピッチ程度の実装が必要となっている。
増加により電極数が増加し、かつ電極ピッチが狭くな
り、１５０μm以下のピッチが主流となっており、１０
０μmピッチ程度の実装が必要となっている。
【０００８】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、狭ピッチ化された場合、フィルムキャリ
ア８の電極と、液晶パネル７の電極との実装精度が重要
となる。実装精度が不十分な場合、実装後の電極の相対
ずれによる、接続不良が発生し、線欠陥等の重要な不良
が発生する。
来の構成では、狭ピッチ化された場合、フィルムキャリ
ア８の電極と、液晶パネル７の電極との実装精度が重要
となる。実装精度が不十分な場合、実装後の電極の相対
ずれによる、接続不良が発生し、線欠陥等の重要な不良
が発生する。
【０００９】また、実装精度に余裕が無い為、自動機等
のアライメントが不可能となり、著しく生産性を低下さ
せる。
のアライメントが不可能となり、著しく生産性を低下さ
せる。
【００１０】ここで実装精度を決定する因子としては、
フィルムキャリア８のパターン形成誤差がある。フイル
ムキャリア８のパターン形成誤差は、主にベースフィル
ムの加熱収縮によるものであり最も重要な項目である。
誤差発生の原因としてはフイルムキャリア製作中の熱プ
ロセスや、ＬＳＩを実装する際の樹脂硬化の為のプロセ
ス等によるフィルムの膨張収縮がある。ベースフィルム
の材料としては、ガラスエポキシやポリイミドが用いら
れるが、一般的にテープ幅の±０．１％〜０．２％が誤
差となる。つまり、３０ｍｍ幅のテープに連続してリー
ドを形成した場合、加熱収縮率０．２％であればリード
の累積ピッチ誤差は約、３０×０．００２＝０．０６ｍ
ｍとなり、±６０μmの誤差が生じる計算となる。
フィルムキャリア８のパターン形成誤差がある。フイル
ムキャリア８のパターン形成誤差は、主にベースフィル
ムの加熱収縮によるものであり最も重要な項目である。
誤差発生の原因としてはフイルムキャリア製作中の熱プ
ロセスや、ＬＳＩを実装する際の樹脂硬化の為のプロセ
ス等によるフィルムの膨張収縮がある。ベースフィルム
の材料としては、ガラスエポキシやポリイミドが用いら
れるが、一般的にテープ幅の±０．１％〜０．２％が誤
差となる。つまり、３０ｍｍ幅のテープに連続してリー
ドを形成した場合、加熱収縮率０．２％であればリード
の累積ピッチ誤差は約、３０×０．００２＝０．０６ｍ
ｍとなり、±６０μmの誤差が生じる計算となる。
【００１１】上記のようにこの誤差は、フィルムの幅に
比例して大きくなり、フィルム幅が広くなれば累積誤差
が大きくなる。
比例して大きくなり、フィルム幅が広くなれば累積誤差
が大きくなる。
【００１２】図５にフィルムキャリア８の寸法精度が不
十分である場合の実装断面図を示す。この場合、フィル
ムキャリア８が所定寸法より、縮小されており図５に示
すように隣接間でショートしたり、または接続が不十分
となるなどの接続不良が発生する。
十分である場合の実装断面図を示す。この場合、フィル
ムキャリア８が所定寸法より、縮小されており図５に示
すように隣接間でショートしたり、または接続が不十分
となるなどの接続不良が発生する。
【００１３】上記のように寸法精度誤差が発生する為
に、電極間のピッチは必ず、寸法誤差を考慮したピッチ
が必要となり、狭ピッチ化への障害となっている。
に、電極間のピッチは必ず、寸法誤差を考慮したピッチ
が必要となり、狭ピッチ化への障害となっている。
【００１４】例えば、フイルムキャリア８の実装電極１
１の幅を５０μmとし、形成誤差が±６０μmの場合、５
０＋６０＝１１０μmの実装領域が必要であり、隣接間
ピッチとしては、電極間スペースを加算した値となる。
スペース５０μmとした場合、前記例であれば、電極間
ピッチは１１０＋５０＝１６０μmのピッチが必要とな
る。例えば、１８０本のリードを形成する場合１７９×
０．１６＝２８．６４ｍｍ以上の幅の実装領域が必要で
ある。
１の幅を５０μmとし、形成誤差が±６０μmの場合、５
０＋６０＝１１０μmの実装領域が必要であり、隣接間
ピッチとしては、電極間スペースを加算した値となる。
スペース５０μmとした場合、前記例であれば、電極間
ピッチは１１０＋５０＝１６０μmのピッチが必要とな
る。例えば、１８０本のリードを形成する場合１７９×
０．１６＝２８．６４ｍｍ以上の幅の実装領域が必要で
ある。
【００１５】
【課題を解決するための手段】実装領域を出来るだけ小
さくする為本発明の実装電極群は、連続してなる電極群
において、中央部では形成誤差が発生しない為、相対す
る電極同しを１対１で対応する為、電極幅と、スペース
の合計されたピッチとし、外端部では、発生する誤差を
加算したピッチとする。
さくする為本発明の実装電極群は、連続してなる電極群
において、中央部では形成誤差が発生しない為、相対す
る電極同しを１対１で対応する為、電極幅と、スペース
の合計されたピッチとし、外端部では、発生する誤差を
加算したピッチとする。
【００１６】このように連続してなる実装電極におい
て、少なくとも２種類以上の複数の隣接間電極ピッチを
有し、中心部から外周部または、１辺の片側から同一辺
の片側に順にピッチを広くする構成により形成されてい
る。
て、少なくとも２種類以上の複数の隣接間電極ピッチを
有し、中心部から外周部または、１辺の片側から同一辺
の片側に順にピッチを広くする構成により形成されてい
る。
【００１７】またアライメント精度を向上する為の工法
として、中央部、及び電極群の両側の３箇所を用いてア
ライメントする工法とする。
として、中央部、及び電極群の両側の３箇所を用いてア
ライメントする工法とする。
【００１８】
【作用】この構成によって、相対的な実装の余裕を保ち
ながら、実質的に実装面積を小さくすることが可能であ
り、あらゆる電子回路の高密度な実装が可能となる。
ながら、実質的に実装面積を小さくすることが可能であ
り、あらゆる電子回路の高密度な実装が可能となる。
【００１９】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００２０】図１は本発明の１実施例の実装電極群であ
り、ａ、ｂ、ｃ、ｄの各ピッチにより電極が形成されて
いる。図２は、同実施例の実装電極部分の断面図であ
る。ａは電極群の中心に位置する為、必要最小限のピッ
チでよい。ｂ、ｃ、ｄは、中心からの距離に比例して発
生する誤差を含むピッチである。
り、ａ、ｂ、ｃ、ｄの各ピッチにより電極が形成されて
いる。図２は、同実施例の実装電極部分の断面図であ
る。ａは電極群の中心に位置する為、必要最小限のピッ
チでよい。ｂ、ｃ、ｄは、中心からの距離に比例して発
生する誤差を含むピッチである。
【００２１】図２において例えば、相対する電極基材に
加熱収縮率０．１％のポリイミドフィルムを使用し、リ
ード幅５０μmのリードを形成し、最小ピッチａは例え
ば１００μmで形成する。最小ピッチは、電極の製造プ
ロセスと隣接間の絶縁抵抗を考慮し、最適ピッチを用い
る。通常フィルムキャリアのリードは、電解銅箔をエッ
チングして、形成される為、狭ピッチでは、銅箔の厚み
を薄くする必要がある。一般的に１００μm以上のピッ
チには、３５μm厚みの銅箔が、１００μm以下のピッチ
に於いては、２５μm程度の厚みの銅箔が使用される。
最小ピッチを１００μmとすれば、銅箔厚みを考慮せず
に、電極群の形成が可能である。
加熱収縮率０．１％のポリイミドフィルムを使用し、リ
ード幅５０μmのリードを形成し、最小ピッチａは例え
ば１００μmで形成する。最小ピッチは、電極の製造プ
ロセスと隣接間の絶縁抵抗を考慮し、最適ピッチを用い
る。通常フィルムキャリアのリードは、電解銅箔をエッ
チングして、形成される為、狭ピッチでは、銅箔の厚み
を薄くする必要がある。一般的に１００μm以上のピッ
チには、３５μm厚みの銅箔が、１００μm以下のピッチ
に於いては、２５μm程度の厚みの銅箔が使用される。
最小ピッチを１００μmとすれば、銅箔厚みを考慮せず
に、電極群の形成が可能である。
【００２２】次に中心から１０ｍｍに位置するｂ点で
は、±２０μm（１０ｍｍ×０．００２）のリード誤差
が生じる為、電極幅は５０＋４０＝９０μmとなり、ス
ペースを例えば５０μmとすれば、ピッチは１４０μmと
なる。さらに中心より１５ｍｍの距離に位置するｃ点で
は、±３０μmの誤差が生じる為、電極幅は５０＋６０
＝１１０μmとなり、スペースを５０μmとした場合、ピ
ッチは１３０μmとする。
は、±２０μm（１０ｍｍ×０．００２）のリード誤差
が生じる為、電極幅は５０＋４０＝９０μmとなり、ス
ペースを例えば５０μmとすれば、ピッチは１４０μmと
なる。さらに中心より１５ｍｍの距離に位置するｃ点で
は、±３０μmの誤差が生じる為、電極幅は５０＋６０
＝１１０μmとなり、スペースを５０μmとした場合、ピ
ッチは１３０μmとする。
【００２３】実際には、製造時のアライメント誤差が更
に加算されるが、本実施例では省略する。
に加算されるが、本実施例では省略する。
【００２４】アライメントの工法としては中央部は相対
する電極は１対１で形成されている為、中央部の電極及
び電極群の両端の３ヶ所によりアライメントする。
する電極は１対１で形成されている為、中央部の電極及
び電極群の両端の３ヶ所によりアライメントする。
【００２５】電極各位置におけるピッチは、厳密な計算
により最適なピッチで形成される。従来例に記載したよ
うに、１８０本のリードを本構成において形成した場合
実装領域は２０ｍｍ内に実装が可能である。従来例では
約２８ｍｍの実装領域が必要になるのに対して、本発明
によれば、２０ｍｍの実装領域に、従来例同等の実装マ
ージンを保有し、実装が可能である。
により最適なピッチで形成される。従来例に記載したよ
うに、１８０本のリードを本構成において形成した場合
実装領域は２０ｍｍ内に実装が可能である。従来例では
約２８ｍｍの実装領域が必要になるのに対して、本発明
によれば、２０ｍｍの実装領域に、従来例同等の実装マ
ージンを保有し、実装が可能である。
【００２６】また、連続してピッチを変えずに、ブロッ
ク的に一まとめにし、各ブロック間においてピッチを変
える構造も可能である。
ク的に一まとめにし、各ブロック間においてピッチを変
える構造も可能である。
【００２７】
【発明の効果】以上のように本発明は、連続してなる実
装電極群において、少なくとも２種類以上の複数のピッ
チを有することにより、実質的な実装面積を小さくする
ことが可能であり、電子回路の高密度実装が可能であ
る。
装電極群において、少なくとも２種類以上の複数のピッ
チを有することにより、実質的な実装面積を小さくする
ことが可能であり、電子回路の高密度実装が可能であ
る。
【図１】本発明の一実施例の実装電極の平面図
【図２】同実施例電極の断面図
【図３】従来の液晶基板の実装構造を示す斜視図
【図４】従来の実装構造を示す断面図
【図５】従来の実装構造の課題の説明図
１ 実装電極 ２ アライメントキーマーク ３ 信号線 ４ ベース基材 ５ 相対する実装電極 ６ 相対する実装電極基材 ７ 液晶基板 ８ フィルムキャリア ９ ＬＳＩ １０ 回路基板 １１ フィルムキャリアの電極 ａ 最小電極間ピッチ ｂ、ｃ 電極間ピッチ ｄ 最大電極間ピッチ ｚ 実装マージン
フロントページの続き (72)発明者 岡本 弘一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (4)
- 【請求項１】電気部品の実装電極としてベース基材上に
連続して形成してなる実装電極群において、少なくとも
２種類以上の複数の電極ピッチを有することを特徴とす
る実装電極。 - 【請求項２】ベース基材が、ポリイミドであることを特
徴とする、請求項１記載の実装電極。 - 【請求項３】ベース基材が、ガラスまたは、エポキシ、
またはフエノール材であることを特徴とする、請求項１
記載の実装電極。 - 【請求項４】請求項１〜３の何れかに記載の実装電極を
他の電極に接続する接続方法であって、実装電極の両端
の電極またはキーマークと、電極群中央の電極またはキ
ーマークとの３点においてアライメントすることを特徴
とする実装電極の接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP897493A JPH06224254A (ja) | 1993-01-22 | 1993-01-22 | 実装電極およびその接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP897493A JPH06224254A (ja) | 1993-01-22 | 1993-01-22 | 実装電極およびその接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06224254A true JPH06224254A (ja) | 1994-08-12 |
Family
ID=11707664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP897493A Pending JPH06224254A (ja) | 1993-01-22 | 1993-01-22 | 実装電極およびその接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06224254A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009289905A (ja) * | 2008-05-28 | 2009-12-10 | Hitachi Cable Ltd | Ｔａｂテープおよびその製造方法ならびに配線板の製造方法 |
| WO2013170463A1 (zh) * | 2012-05-16 | 2013-11-21 | 深圳市华星光电技术有限公司 | 一种柔性电路板、覆晶薄膜及制作方法 |
| JP2014013817A (ja) * | 2012-07-04 | 2014-01-23 | Sharp Corp | 裏面電極型太陽電池セル、配線シート、配線シート付き太陽電池セル、及び太陽電池モジュール |
| US9167687B2 (en) | 2012-05-16 | 2015-10-20 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Flexible printed circuit board, chip on film and manufacturing method |
-
1993
- 1993-01-22 JP JP897493A patent/JPH06224254A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009289905A (ja) * | 2008-05-28 | 2009-12-10 | Hitachi Cable Ltd | Ｔａｂテープおよびその製造方法ならびに配線板の製造方法 |
| WO2013170463A1 (zh) * | 2012-05-16 | 2013-11-21 | 深圳市华星光电技术有限公司 | 一种柔性电路板、覆晶薄膜及制作方法 |
| US9167687B2 (en) | 2012-05-16 | 2015-10-20 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Flexible printed circuit board, chip on film and manufacturing method |
| JP2014013817A (ja) * | 2012-07-04 | 2014-01-23 | Sharp Corp | 裏面電極型太陽電池セル、配線シート、配線シート付き太陽電池セル、及び太陽電池モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100688850B1 (ko) | 회로 기판, 범프 부착 반도체 소자의 실장 구조, 및 전기광학 장치, 및 전자 기기 | |
| US5893623A (en) | Structure and method for mounting semiconductor devices, and liquid crystal display | |
| US6204567B1 (en) | Semiconductor device with circuit cell array and arrangement on a semiconductor chip | |
| US7193157B2 (en) | Flexible circuit board mounted with semiconductor chip and method for mounting semiconductor chip | |
| JP2008060526A (ja) | チップフィルムパッケージ、及びこれを含むディスプレイパネルアセンブリ | |
| US7439611B2 (en) | Circuit board with auxiliary wiring configuration to suppress breakage during bonding process | |
| US20040159930A1 (en) | Semiconductor device, method of manufacturing the same, and electronic device using the semiconductor device | |
| EP0735807B1 (en) | Electric-circuit board for a display apparatus | |
| KR101477818B1 (ko) | 배선 회로 기판 및 그 제조 방법 | |
| US20070241462A1 (en) | Wiring board, semiconductor device using the same, and method for manufacturing wiring board | |
| JPH09260579A (ja) | フレキシブル配線基板の端子構造およびそれを用いたｉｃチップの実装構造 | |
| US6803527B2 (en) | Circuit board with via through surface mount device contact | |
| JP3645172B2 (ja) | 半導体集積回路装置搭載用基板 | |
| JPH06224254A (ja) | 実装電極およびその接続方法 | |
| US6674155B2 (en) | Chip carrier film, method of manufacturing the chip carrier film and liquid crystal display using the chip carrier film | |
| US7786478B2 (en) | Semiconductor integrated circuit having terminal for measuring bump connection resistance and semiconductor device provided with the same | |
| JPH1138434A (ja) | 液晶表示装置 | |
| JP3269128B2 (ja) | 液晶表示装置、電子印字装置及び半導体素子の実装方法 | |
| US5219607A (en) | Method of manufacturing printed circuit board | |
| JP2003289087A (ja) | 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器 | |
| JP3298345B2 (ja) | 半導体装置 | |
| JPH0990392A (ja) | 表示装置 | |
| JP2002314216A (ja) | フレキシブルプリント配線板 | |
| KR20060124414A (ko) | 티씨피 및 그 형성방법 | |
| KR20000009460U (ko) | 탭형 액정디스플레이 구동용 고밀도 집적회로 패키지 |