KR0157010B1 - 패터닝된 이방성 도전막을 이용한 칩형 소자의 실장 방법 - Google Patents
패터닝된 이방성 도전막을 이용한 칩형 소자의 실장 방법Info
- Publication number
- KR0157010B1 KR0157010B1 KR1019950028508A KR19950028508A KR0157010B1 KR 0157010 B1 KR0157010 B1 KR 0157010B1 KR 1019950028508 A KR1019950028508 A KR 1019950028508A KR 19950028508 A KR19950028508 A KR 19950028508A KR 0157010 B1 KR0157010 B1 KR 0157010B1
- Authority
- KR
- South Korea
- Prior art keywords
- anisotropic conductive
- conductive film
- pattern
- glass panel
- chip
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Liquid Crystal (AREA)
Abstract
패터닝된 이방성 도전막(ACF: anisotropic conductive film)을 이용하여 액정 표시 소자 고동용 IC 칩을 패널에 실장하는 칩형 소자의 실장방법에 관하여 개시한다. 본 발명의 칩형 소자 실장 방법은 유리 패널상에 패드 패턴을 형성하는 단계와, 상기 패드 패턴이 형성된 유리 패널의 전면에 이방성 도전막을 부착하는 단계와, 상기 이방성 도전막 상에 포토레지스트막을 형성하는 단계와, 상기 포토레지스트막을 패터닝하여 상기 패드 패턴의 상부에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각마스크로 상기 이방성 도전막을 식각하여 상기 패드 패턴 상에 패터닝된 이방성 도전막을 형성하는 단계와, 상기 포토레지스트 패턴을 제거하는 단계와, 상기 패터닝된 이방성 도전막 상부에 범프 또는 패드를 노출하는 절염막이 형성된 칩형 소자를 얼라인하고 압착하여 접속하는 단계와, 상기 압착된 칩형 소자를 견고하게 접속되도록 상기 패터닝된 이방성 도전막을 경화하는 단계를 포함한다. 본 발명은 패터닝된 이방성 도전막을 통하여 IC칩과 유리 패널의 패드 방향으로만 통과되고 IC칩과 IC칩, 유리 패널과 유리 패널 각각의 방향으로는 절연되므로 패턴의 미세화의 추세에 대응하여 좌우통전에 의한 쇼트를 방지할 수 있다.
Description
제1도 내지 제6도는 본 발명의 일 예에 따른 칩형 소자의 실장방법을 설명하기 위하여 도시한 단면도들이다.
제7도 내지 제10도는 본 발명의 다른 예에 의한 칩형 소자의 실장방법을 설명하기 위하여 도시한 단면도들이다.
본 발명은 칩형 소자의 실장방법에 관한 것으로, 보다 상세하게는 패터닝된 이방성 도전막(ACF: anisotropic conductive film)을 이용하여 액정 표시 소자 구동용 IC 칩을 패널에 실장하는 칩형 소자의 실장방법에 관한 것이다.
일반적으로, 이방성 도전막을 사용한 실장방법은 주로 LCD의 외부단자와 TCP(tape carrier package)의 단자를 접속시키는데 사용되어 왔으나, 히다지 케미칼사와 소니 케미칼사는 이방성 도전막을 COG기술에 적용하였다.
먼저, 히다지 케미칼사의 이방성도전막을 이용한 COG(chip on glass)구조를 살펴보면, 절연막이 부착되어 있는 이방성 도전막을 유리패널 상에 부착한다. 이어서, 유리 패널과 IC칩의 패드(pad)들을 얼라인시켜 적당한 압력으로 IC칩을 눌러 절연막을 파괴시켜 IC칩과 유리 패널을 통전시킨다. 이러한 방법은 상기 이방성 도전막 상에 절연막을 형성하기 어렵고, 더욱이 상기 실장시 압력을 조절하는데 어려운 문제점이 있다.
다음에, 소니 케미칼사의 이방성도전막을 사용한 COG구조를 살펴보면, 표면에 절연막이 형성된 도전입자가 들어있는 이방성도전막을 부착한후 유리 패널과 IC칩의 패드(pad)들을 얼라인시켜 적당한 압력으로 IC칩을 눌러 IC칩과 유리 패널을 통전시킨다. 이렇게 되면, 미세 피치화에 따른 좌우간 통전을 방자하면서 유리 패널과 IC칩의 전기적 접촉을 이루게 된다. 이러한 방법은 상기 절연막의 형성이 어렵고 절연막 형성에 따른 단가가 상승하는 문제점이 있다.
따라서, 본 발명의 목적은 상기와 같은 문제점을 개선하기 위하여 패터닝된 이방성 도전막을 유리 패널의 패드와 IC칩의 범프 또는 패드가 직접 접촉되는 부분에 형성하여 유리패널과 IC칩을 통전시킬 수 있는 칩형 소자의 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명의 일 예에 따른 칩형 소자 실장 방법은 유리 패널 상에 패드 패턴을 형성하는 단계와, 상기 패드 패턴이 형성된 유리 패널의 전면에 이방성 도전막을 부착하는 단계와, 상기 이방성 도전막 상에 포토레지스트막을 형성하는 단계와, 상기 포토레지스트막을 패터닝하여 상기 패드 패턴의 상부에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각마스크로 상기 이방성 도전막을 식각하여 상기 패드 패턴 상에 패터닝된 이방성 도전막을 형성하는 단계와, 상기 포토레지스트 패턴을 제거하는 단계와, 상기 패터닝된 이방성 도전막 상부에 범프 또는 패드를 노출하는 절연막이 형성된 칩형 소자를 얼라인하고 압착하여 접속하는 단계와, 상기 압착된 칩형 소자를 견고하게 접속되도록 상기 패터닝된 이방성 도전막을 경화하는 단계를 포함한다.
상기 패드 패턴의 재료로 Au, ITo, Ni 및 A1중에서 선택된 적어도 어느 하나를 사용하며, 상기 이방성 도전막의 경화는 상기 유리 패널을 통한 자외선 조사 및 열조사 중에서 선택된 적어도 어느 하나를 사용한다.
또한, 본 발명의 다룬 예에 따른 칩형 소자 실장 방법은 유리 패널 상에 패드 패턴을 형성하는 단계와, 상기 패드 패턴이 형성된 유리 패널의 전면에 포토레지스트막을 형성하는 단계와, 상기 포토레지스트막을 패터닝하여 상기 패드 패턴을 노출하는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴이 형성된 유리패널에 형성된 포토레지스트 패턴 및 이방성 도전막을 립트오프(lift-off)공정으로 제거하여 상기 패드 패턴 상부에 패터닝된 이방성 도전막을 형성하는 단계와, 상기 패터닝된 이방성 도전막 상부에 범프 또는 패드를 노출하는 절연막이 형성된 칩형 소자를 얼라인하고 압착하여 접속하는 단계와, 상기 압착된 칩형 소자를 견고하게 접속되도록 상기 패터닝된 이방성 도전막을 경화하는 단계를 포함한다.
상기 패드 패턴의 재료로 Au, ITo, Ni 및 A1중에서 선택된 적어도 어느 하나를 사용하며, 상기 이방성 도전막의 경화는 상기 유리 패널을 통한 자외선 조사 및 열조사 중에서 선택된 적어도 어느 하나를 사용하며, 상기 포토레지스트 패턴은 상기 패드 패턴을 마스크로하여 노광, 현상하여 수행한다.
본 발명은 패터닝된 이방성 도전막을 통하여 IC칩과 유치 패널의 패드 방향으로만 통전되고 IC칩과 IC칩, 유리 패널과 유리 패널 각각의 방향으로는 절연되므로 패턴의 미세화에 추세에 대응하여 좌우통전에 의한 쇼트를 방지할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 실시예에 따른 칩형 소자 실장 방법을 설명한다.
[실시예 1]
제1도 내지 제6도는 본 발명의 제 1 실시예에 따른 칩형 소자의 실장방법을 설명하기 위하여 도시한 단면도들이다.
제1도는 패드 패턴(3)이 형성된 유리패널(1)의 전면에 이방성 도전막(5)을 부착하는 단계를 나타낸다. 구체적으로, 유리패널(1) 상면에 패드 패턴(3)을 형성한다. 상기 패드 패턴(3)의 재료로는 Au나 Ni, A1, ITO(Indium Tin Oxide)등을 쓴다. 이어서, 상기 패드 패턴(3)이 형성된 유리패널의 전면에 이방성 도전막(5)을 부착시킨다. 이 이방성 도전막(5)은 그 내부에 도전입자들이 포함되어 있으며, 접착성도 함께 가진다.
제2도는 포토레지스트막(7)을 형성하는 단계를 나타낸다.
구체적으로, 상기 이방성 도전막(5) 상에 포토레지스트막(7)을 스핀 코팅법으로 형성한다. 상기 포토레지스트막(7)은 후 공정에서 상기 이방성 도전막(5)의 식각마스크로 이용된다.
제3도는 포토레지스트막(7)을 패터닝하여 포토레지스트 패턴(7a)을 형성하는 단계를 나타낸다. 구체적으로, 상기 포토레지스트막(7)을 노광, 현상하여 포토레지스트 패턴(7a)을 형성한다. 이때, 포토레지스트패턴(7a)은 패드 패턴(3) 상부에만 형성되도록 한다.
제4도는 이방성 도전막(5)을 식각하는 단계를 나타낸다. 구체적으로, 상기 포토레지스트 패턴(7a)을 식각마스크로하여 상기 이방성 도전막(5)을 식각한다. 이렇게 되면, 패드 패턴(3) 상에 패터닝된 이방성 도전막(5a)이 남는다.
제5도는 상기 포토레지스트 패턴(7a)을 제거하는 단계를 나타낸다. 구체적으로, 상기 포토레지스트 패턴(7a)을 애싱(ashing) 및 스트립(strip)공정을 이용하여 제거한다.
제6도는 액정표시 소자 구동용 IC칩(9)을 압착한 후 패터닝된 이방성 도전막(5a)을 경화하는 단계를 나타낸다. 구체적으로, 범프(11)를 노출하는 절연막(13)을 갖는 액정 표시 소자 구동용 IC칩(9)을 상기 패터닝된 이방성 도전막(5a) 상에 얼라인하여 압착한다 본 실시예에서는 액정 표시 소자 구동 IC칩에 패드(12) 및 범프(11)를 부착하였으나, 범프(11)를 사용하지 않을 수도 있다. 범프(11)를 부착하지 않으면 압착시 패터닝된 이방성 도전막(5a)의 소성에 의해 이방성 도전막(5a) 속에 있는 도전입자를 이용하여 IC칩과 유리 패널을 접속할 수 있다.
다음으로, 액정 표시 소자 구동용 IC칩(9)이 얼라인된 유리 패널(1)을 통하여 자외선 조사, 열조사 또는 자외선 조사와 열조사(15)를 혼용하여 패터닝된 이방성 도전막을 경화시킴으로써 접속을 견고히 하여 본 접착 공정을 완료한다.
[실시예 2]
제7도 내지 제10도는 본 발명의 제2 실시예에 따른 칩형 소자의 실장방법을 설명하기 위하여 도시한 단면도들이다.
제7도는 패드 패턴(3)이 형성된 유리패널(1)의 전면에 포토레지스트막(15)을 형성하는 단계를 나타낸다. 구체적으로, 유리패널(1) 상에 패드 패턴(3)을 형성한다. 상기 패드 패턴(3)의 재료로는 Au나 Ni, A1, ITO(Indium Tin Oxide) 등을 쓴다. 이어서, 상기 패드 패턴(3)이 형성된 유리패널(1)의 전면에 포토레지스트막(15)을 스핀코팅법으로 형성한다.
제8도는 패드 패턴(3) 상의 포토레지스트막(15)을 식각하는 단계를 나타낸다. 구체적으로 상기 패드 패턴(3) 상에 형성된 포토레지스트막(15)을 식각하여 포토레지스트 패턴(15a)을 형성한다.
상기 패드 패턴(3) 상에 형성된 포토레지스트막(15)은 소정의 마스크를 사용하여 노광한 후, 현상하여 제거하거나, 포토레지스트막(7)이 형성된 유리 패널(1)을 뒤집어서 패드 패턴(3)을 마스크로 이용하여 노광한 후 현상하여 제거한다. 상기 유리 패널(1)에 형성된 패드 패턴(3)을 마스크로 이용할 경우, 마스크 제조 공정이 필요치 않아 제조 공정 시간 단축 및 원가 절감에 커다란 효과가 있다.
제9도는 이방성 도전막(17)을 부착하는 단계를 나타낸다. 구체적으로, 상기 포토레지스트 패턴(15a)이 형성된 유리패널(1)의 전면에 이방성 도전막(17)을 부착한다. 상기 이방성 도전막(17)은 그 내부에 도전입자들이 포함되어 있으며, 접착성도 함께 가진다. 이렇게 되면, 상기 패드 패턴(3) 상에 이방성 도전막(17)이 형성된다.
제10도는 이방성 도전막(17)을 립트 오프(lift-off)하는 단계를 나타낸다. 구체적으로, 패드 패턴(3) 사에 형성된 이방성 도전막(17)을 제외한 나머지 부분에 형성된 이방성 도전막(17)을 제거하여 패터닝된 이방성 도전막(17a)을 형성한다. 상기 이방성 도전막(17)의 제거는 립트오프(lift-off)공정을 이용하여 상기 유리패널(1)에 형성된 포토레지스트 패턴(15a)의 제거시 동시에 제거된다.
계속하여, 상기 제1실시예의 제6도 공정을 동일하게 실시하여 접착 공정을 완료한다.
상술한 바와 같이, 본 발명에 따른 액정 표시 소자 구동용 IC칩의 실장 방법은 종래 기술의 특수한 이방성 도전막이 아닌 통상의 이방성 도전막을 사용함으로 원가를 절감하는 효과가 있다.
또한, 패드 패턴의 간격이 좁아지는 미세 핏치화 추세에 따라 종래의 액정 표시 소자 구동용 IC칩의 패드 상단의 범프에 의한 단란(쇼트)의 문제가 있으나, 본 발명에 적용된 IC칩은 범프가 없어도 압착시 패터닝된 이방성 도전막의 소성에 의해 도전입자들이 IC칩과 유리 패널의 패드에 접촉하면서 통전에 되므로 쇼트를 방지할 수 있다.
또한, 본 발명은 패드 패턴상에 형성된 패터닝된 이방성 도전막을 통하여 IC칩과 유리 패널의 패드 방향으로만 통전되고 IC칩과 IC칩, 유리 패널과 유리패널 각각의 방향으로는 절연되므로 패턴의 미세화에 추세에 대응하여 좌우통전에 의한 쇼트를 방지할 수 있다.
이상, 본 발명을 구체적으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 당업자의 통상적인 지식의 범위에서 그 변형이나 개량이 가능하다.
Claims (7)
- 유리 패널 상에 패드 패턴을 형성하는 단계; 상기 패드 패턴이 형성된 유리 패널의 전면에 이방성 도전막을 부착하는 단계; 상기 이방성 도전막 상에 포토레지스트막을 형성하는 단계; 상기 포토레지스트막을 패터닝하여 상기 패드 패턴의 상부에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트막 패턴을 식각마스크로 상기 이방성 도전막을 식각하여 상기 패드 패턴 상에 패터닝된 이방성 도전막을 형성하는 단계;상기 포토레지스트 패턴을 제거하는 단계; 상기 패터닝된 이방성 도전막 상부에 범프 또는 패드를 노출하는 절연막이 형성된 칩형 소자를 얼라인하고 압착하여 접속하는 단계; 및 상기 압착된 칩형 소자를 견고하게 접속되도록 상기 패터닝된 이방성 도전막을 경화하는 단계를 포함하는 것을 특징으로 하는 칩형 소자의 실장 방법.
- 제1항에 있어서, 상기 패드 패턴의 재료로 Au, ITO, Ni 및 A1 중에서 선택된 적어도 어느 하나를 사용하는 것을 특징으로 하는 칩형 소자의 실장 방법.
- 제1항에 있어서, 상기 이방성 도전막의 경화는 상기 유리 패널을 통한 자외선 조사 및 열조사 중에서 선택된 적어도 어느 하나를 사용하는 것을 특징으로 하는 칩형 소자의 실장방법.
- 유리 패널 상에 패드 패턴을 형성하는 단계; 상기 패드 패턴이 형성된 유리 패널의 전면에 포토레지스트막을 형성하는 단계; 상기 포토레지스트막을 패터닝하여 상기 패드 패턴을 노출하는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴이 형성된 유리패널의 전면에 이방성 도전막을 부착하는 단계; 상기 유리패널에 형성된 포토레지스트 패턴 및 이방성 도전막을 립트오프(lift-off)공정으로 제거하여 상기 패드 패턴 상부에 패터닝된 이방성 도전막을 형성하는 단계; 상기 패터닝된 이방성 도전막 상부에 범프 또는 패드를 노출하는 절연막이 형성된 칩형 소자를 얼라인하고 압착하여 접속하는 단계; 및 상기 압착된 칩형 소자를 견고하게 접속되도록 상기 패터닝된 이방성 도전막을 경화하는 단계를 포함하는 것을 특징으로 하는 칩형 소자의 실장 방법.
- 제4항에 있어서, 상기 패드 패턴의 재료로 Au, ITO, Ni 및 A1 중에서 선택된 적어도 어느 하나를 사용하는 것을 특징으로 하는 칩형 소자의 실장 방법.
- 제4항에 있어서, 상기 이방성 도전막의 경화는 상기 유리 패널을 통한 자외선 조사 및 열조사 중에서 선택된 적어도 어느 하나를 사용하는 것을 특징으로 하는 칩형 소자의 실장방법.
- 제4항에 있어서, 상기 포토레지스트 패턴은 상기 패드 패턴을 마스크로하여 노광, 현상하여 수행되는 것을 특징으로 하는 칩형 소자의 실장 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950028508A KR0157010B1 (ko) | 1995-08-31 | 1995-08-31 | 패터닝된 이방성 도전막을 이용한 칩형 소자의 실장 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950028508A KR0157010B1 (ko) | 1995-08-31 | 1995-08-31 | 패터닝된 이방성 도전막을 이용한 칩형 소자의 실장 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970013232A KR970013232A (ko) | 1997-03-29 |
| KR0157010B1 true KR0157010B1 (ko) | 1998-10-15 |
Family
ID=19425802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950028508A KR0157010B1 (ko) | 1995-08-31 | 1995-08-31 | 패터닝된 이방성 도전막을 이용한 칩형 소자의 실장 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0157010B1 (ko) |
-
1995
- 1995-08-31 KR KR1019950028508A patent/KR0157010B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970013232A (ko) | 1997-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5317438A (en) | Liquid crystal display device and method of producing the same having an improved connection between a flexible film substrate and a drive circuit substrate | |
| KR20000057830A (ko) | 액티브 매트릭스 액정 표시 장치 | |
| EP0662256B1 (en) | An electrical connecting structure and a method for electrically connecting terminals to each other | |
| US5737052A (en) | Liquid crystal display and manufacturing process thereof with drive circuit and active matrix connected via through hole | |
| US4842373A (en) | Connecting structure for connecting a liquid crystal display and a flexible flat cable | |
| US20040099959A1 (en) | Conductive bump structure | |
| KR0157010B1 (ko) | 패터닝된 이방성 도전막을 이용한 칩형 소자의 실장 방법 | |
| KR0157008B1 (ko) | 이방성 도전막을 이용한 칩형 소자의 실장방법 | |
| KR0149721B1 (ko) | 이방성 도전 접착제를 사용한 집적회로 실장 방법 | |
| KR100188707B1 (ko) | 이방성 도전막을 이용한 칩형소자의 실장방법 | |
| JP4118974B2 (ja) | Ｉｃチップ搭載基板及びｉｃチップ搭載基板の製造方法 | |
| JP2661382B2 (ja) | Ｌｓｉチップの接続方法 | |
| US5482173A (en) | Manufacturing method of forming a passivation layer in a liquid crystal display device | |
| JPH05226801A (ja) | 回路基板およびその接続構造 | |
| JPH0212988A (ja) | フレキシブルプリント回路の接続方法 | |
| JPH10261851A (ja) | フレキシブル基板 | |
| JPH11297751A (ja) | 半導体装置 | |
| KR100197074B1 (ko) | 칩형 소자의 실장 구조 및 그 방법 | |
| JP3596512B2 (ja) | 電子部品の製造方法 | |
| JPH07211721A (ja) | 電子部品およびその製造方法、並びに電子部品載置テーブル | |
| JP2002217239A (ja) | 異方性導電膜 | |
| JPH0582523A (ja) | 転写バンプ電極 | |
| JP2965708B2 (ja) | 接続端子の製造方法 | |
| JPH09139394A (ja) | 半導体装置 | |
| JPH0521521A (ja) | 液晶パネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |