JP2965708B2 - 接続端子の製造方法 - Google Patents
接続端子の製造方法Info
- Publication number
- JP2965708B2 JP2965708B2 JP2404574A JP40457490A JP2965708B2 JP 2965708 B2 JP2965708 B2 JP 2965708B2 JP 2404574 A JP2404574 A JP 2404574A JP 40457490 A JP40457490 A JP 40457490A JP 2965708 B2 JP2965708 B2 JP 2965708B2
- Authority
- JP
- Japan
- Prior art keywords
- connection
- wiring
- circuit wiring
- connection terminal
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、配線基板上の回路配線
の接続端子に、たとえば集積回路素子をフェースダウン
ボンディングで接続する際の回路配線上の接続端子の製
造方法に関する。
の接続端子に、たとえば集積回路素子をフェースダウン
ボンディングで接続する際の回路配線上の接続端子の製
造方法に関する。
【０００２】
【従来の技術】配線基板上に回路配線を形成し、回路配
線の接続部位に形成される接続端子と、配線基板上に実
装されているたとえば集積回路素子の接続用パッドとを
接続する場合、金属の細線で行うワイヤボンディング法
や、いわゆるフェースダウンボンディング法などが知ら
れている。この中で構成の小形化と高密度化とに対応す
るためフェースダウンボンディング法が多く用いられて
いる。
線の接続部位に形成される接続端子と、配線基板上に実
装されているたとえば集積回路素子の接続用パッドとを
接続する場合、金属の細線で行うワイヤボンディング法
や、いわゆるフェースダウンボンディング法などが知ら
れている。この中で構成の小形化と高密度化とに対応す
るためフェースダウンボンディング法が多く用いられて
いる。
【０００３】このようなフェースダウンボンディングを
行う場合、前記集積回路素子の接続用パッドの上に接続
用バンプを形成するか、または回路配線上の接続部位に
前記集積回路素子の接続用パッドと対向する接続用突起
を形成することが必要となる。このような構成を実現す
る第１の従来例として、配線基板上の回路配線の接続部
位に集積回路素子の接続用パッドと接触する接続用突起
を形成する技術が知られている。この第１の従来例にお
ける接続用突起は、前記接続部位に、集積回路素子の接
続用パッドと接続が良好な金属材料をたとえばメッキや
金属ペーストの印刷などによって形成し、または回路配
線の前記接続部位の境界付近に緩やかなエッチングを行
い、凹所を形成し、前記接続部位を相対的に突起とする
技術が知られている。また他の従来例として、前記回路
配線上の接続部位にエポキシ樹脂に導電性粒子を分散し
た混合物を印刷で形成する技術が知られている。
行う場合、前記集積回路素子の接続用パッドの上に接続
用バンプを形成するか、または回路配線上の接続部位に
前記集積回路素子の接続用パッドと対向する接続用突起
を形成することが必要となる。このような構成を実現す
る第１の従来例として、配線基板上の回路配線の接続部
位に集積回路素子の接続用パッドと接触する接続用突起
を形成する技術が知られている。この第１の従来例にお
ける接続用突起は、前記接続部位に、集積回路素子の接
続用パッドと接続が良好な金属材料をたとえばメッキや
金属ペーストの印刷などによって形成し、または回路配
線の前記接続部位の境界付近に緩やかなエッチングを行
い、凹所を形成し、前記接続部位を相対的に突起とする
技術が知られている。また他の従来例として、前記回路
配線上の接続部位にエポキシ樹脂に導電性粒子を分散し
た混合物を印刷で形成する技術が知られている。
【０００４】
【発明が解決しようとする課題】前記第１の従来例をい
わゆるＣＯＧ（Chip On Giass）方式の液晶表示装置２
を有する場合、ガラス基板上に形成された回路配線の接
続部位に前記メッキや、緩やかなエッチングによって接
続用突起を構成することになる。そのとき、メッキ処理
工程や、エッチング処理工程で用いられる各種薬剤によ
り、液晶表示素子の表示領域内の透明電極に不所望な悪
影響を生じないために、液晶表示素子を構成した後に行
う必要がある。このような段階のガラス基板にメッキあ
るいはエッチングを施す場合、工程は極めて煩雑であ
り、多大な手間を要するという問題を有している。
わゆるＣＯＧ（Chip On Giass）方式の液晶表示装置２
を有する場合、ガラス基板上に形成された回路配線の接
続部位に前記メッキや、緩やかなエッチングによって接
続用突起を構成することになる。そのとき、メッキ処理
工程や、エッチング処理工程で用いられる各種薬剤によ
り、液晶表示素子の表示領域内の透明電極に不所望な悪
影響を生じないために、液晶表示素子を構成した後に行
う必要がある。このような段階のガラス基板にメッキあ
るいはエッチングを施す場合、工程は極めて煩雑であ
り、多大な手間を要するという問題を有している。
【０００５】前記の第２の従来例では、印刷して得られ
る接続部位の上の導電粒子群が、当該接続部位に接続さ
れる、たとえば集積回路素子の接続用パッドからはみ出
さないように高精度に印刷を行う必要がある。前記はみ
出しが生じると、シリコンなどから成る集積回路素子の
表面を破損するおそれがあるからである。一方、液晶表
示素子の表示密度が増大すると回路配線も高密度とな
り、印刷技法では高精度の位置決めは困難になる。また
エポキシ樹脂の粘度は印刷精度に影響を及ぼすため、前
記粘度を規定する温度を極めて高精度に管理する必要が
あり、この点においても、多大な手間と労力を要するこ
とになる。
る接続部位の上の導電粒子群が、当該接続部位に接続さ
れる、たとえば集積回路素子の接続用パッドからはみ出
さないように高精度に印刷を行う必要がある。前記はみ
出しが生じると、シリコンなどから成る集積回路素子の
表面を破損するおそれがあるからである。一方、液晶表
示素子の表示密度が増大すると回路配線も高密度とな
り、印刷技法では高精度の位置決めは困難になる。また
エポキシ樹脂の粘度は印刷精度に影響を及ぼすため、前
記粘度を規定する温度を極めて高精度に管理する必要が
あり、この点においても、多大な手間と労力を要するこ
とになる。
【０００６】本発明の目的は、上述の技術的課題を解消
し、製造工程が格段に簡略化されるとともに、接続に伴
う品質が格段に向上される接続端子の製造方法を提供す
ることである。
し、製造工程が格段に簡略化されるとともに、接続に伴
う品質が格段に向上される接続端子の製造方法を提供す
ることである。
【０００７】
【課題を解決するための手段】本発明は、下記工程Ａ〜
工程Ｂにより、配線基板上の回路配線の接続部位に接続
用突起を形成して成る接続端子の製造方法である。
工程Ｂにより、配線基板上の回路配線の接続部位に接続
用突起を形成して成る接続端子の製造方法である。
【０００８】（Ａ）導電粒子と流動性を有する感光性樹
脂との混合物を回路配線が形成された基板上に塗布す
る。
脂との混合物を回路配線が形成された基板上に塗布す
る。
【０００９】（Ｂ）混合物を露光現像して回路配線の接
続部位に導電粒子を残存させて接続用突起を形成し接続
端子を構成する。
続部位に導電粒子を残存させて接続用突起を形成し接続
端子を構成する。
【００１０】
【作用】本発明に基づいて、接続端子を製造するには、
回路配線が形成された配線基板上に、導電粒子と流動性
を有する感光性樹脂との混合物を塗布する。この混合物
に対して所望のパターンに露光し、現像することによ
り、回路配線の接続部位に導電粒子を残存させ接続用突
起を形成する。この接続用突起と、回路配線の接続部位
とで接続端子が構成される。このような製造方法におい
て、前記混合物を塗布するに際しては、たとえばエッチ
ング液などの腐食性の強い薬剤を必要とせず、したがっ
て配線基板上に回路配線が形成された段階で塗布作業を
行うことができる。すなわち接続端子に接続される他の
構成を作成した後に、前記接続端子を製造する必要が解
消され、製造工程が格段に簡略化される。また感光性樹
脂は通常数μｍ単位のパターン形成に用いられており、
したがって回路配線の接続部位上に高精度の寸法で前記
接続用突起を構成することができる。これにより、動作
上の信頼性を格段に向上できる。
回路配線が形成された配線基板上に、導電粒子と流動性
を有する感光性樹脂との混合物を塗布する。この混合物
に対して所望のパターンに露光し、現像することによ
り、回路配線の接続部位に導電粒子を残存させ接続用突
起を形成する。この接続用突起と、回路配線の接続部位
とで接続端子が構成される。このような製造方法におい
て、前記混合物を塗布するに際しては、たとえばエッチ
ング液などの腐食性の強い薬剤を必要とせず、したがっ
て配線基板上に回路配線が形成された段階で塗布作業を
行うことができる。すなわち接続端子に接続される他の
構成を作成した後に、前記接続端子を製造する必要が解
消され、製造工程が格段に簡略化される。また感光性樹
脂は通常数μｍ単位のパターン形成に用いられており、
したがって回路配線の接続部位上に高精度の寸法で前記
接続用突起を構成することができる。これにより、動作
上の信頼性を格段に向上できる。
【００１１】
【実施例】図１は本発明の一実施例に従う液晶表示装置
１の断面図であり、図２は液晶表示装置１の平面図であ
る。液晶表示装置１は、一対のガラス基板２，３を備
え、これらの対向する表面にはＩＴＯ（インジウム錫酸
化物）から成る帯状の表示電極４，５がそれぞれ複数列
ずつ形成され、この表示電極４，５の液晶表示装置１に
おける表示領域６以外の残余の配線領域７の部分は、接
続用配線８，９として構成される。
１の断面図であり、図２は液晶表示装置１の平面図であ
る。液晶表示装置１は、一対のガラス基板２，３を備
え、これらの対向する表面にはＩＴＯ（インジウム錫酸
化物）から成る帯状の表示電極４，５がそれぞれ複数列
ずつ形成され、この表示電極４，５の液晶表示装置１に
おける表示領域６以外の残余の配線領域７の部分は、接
続用配線８，９として構成される。
【００１２】各ガラス基板２，３には、それぞれ表示電
極４，５を被覆して配向膜１０，１１がそれぞれ形成さ
れ、その間には液晶層１２が介在され、表示領域６の周
縁部はシール材１３で封止される。また前記ＩＴＯから
成る接続用配線８，９上には、強度の向上および抵抗値
の低下のために、たとえばニッケル層１４および金層１
５がスパッタリングやエッチングなどの薄膜技術にて形
成される。このニッケル層１４および金層１５に代え
て、たとえばクロムＣｒおよびアルミニウムＡｌを用い
るようにしてもよい。この接続用配線８，９の接続部位
１６には、後述するような製造工程で製造される接続用
突起１７が形成され、接続用配線８，９、ニッケル層１
４、金層１５および接続用突起１７を含んで接続端子１
８が構成される。この接続端子１８上には、接続用のパ
ッド１９が形成されている集積回路素子２０がフェース
ダウンボンディングにて接続される。
極４，５を被覆して配向膜１０，１１がそれぞれ形成さ
れ、その間には液晶層１２が介在され、表示領域６の周
縁部はシール材１３で封止される。また前記ＩＴＯから
成る接続用配線８，９上には、強度の向上および抵抗値
の低下のために、たとえばニッケル層１４および金層１
５がスパッタリングやエッチングなどの薄膜技術にて形
成される。このニッケル層１４および金層１５に代え
て、たとえばクロムＣｒおよびアルミニウムＡｌを用い
るようにしてもよい。この接続用配線８，９の接続部位
１６には、後述するような製造工程で製造される接続用
突起１７が形成され、接続用配線８，９、ニッケル層１
４、金層１５および接続用突起１７を含んで接続端子１
８が構成される。この接続端子１８上には、接続用のパ
ッド１９が形成されている集積回路素子２０がフェース
ダウンボンディングにて接続される。
【００１３】図３は本発明の一実施例の前記接続端子１
８の製造工程を説明する工程図であり、図４はこの製造
工程を説明する断面図である。工程ａ１では、図４
（１）に示されるようなガラス基板２を複数準備する。
これらのガラス基板２上に、前記ＩＴＯを予め定められ
るパターンに形成して前記表示電極４，５および接続用
配線８，９を形成する。またこのガラス基板２２上の表
示領域６に対応する範囲に、配向膜１０を形成する。工
程ａ２では、図４（２）に示されるように表示電極４，
５および配向膜１０，１１が形成された一対のガラス基
板２，３を相互に対向させ、その間に液晶層１２を注入
して表示領域６の周縁部をシール材１３で封止する。
８の製造工程を説明する工程図であり、図４はこの製造
工程を説明する断面図である。工程ａ１では、図４
（１）に示されるようなガラス基板２を複数準備する。
これらのガラス基板２上に、前記ＩＴＯを予め定められ
るパターンに形成して前記表示電極４，５および接続用
配線８，９を形成する。またこのガラス基板２２上の表
示領域６に対応する範囲に、配向膜１０を形成する。工
程ａ２では、図４（２）に示されるように表示電極４，
５および配向膜１０，１１が形成された一対のガラス基
板２，３を相互に対向させ、その間に液晶層１２を注入
して表示領域６の周縁部をシール材１３で封止する。
【００１４】工程ａ３では、流動体であるフォトレジス
ト（例東京応用化学株式会社製ＯＦＰＲ８００）に金属
などの導電性を有する粒子を分散した混合液を調整し、
この混合液を図４（３）に示されるように、ガラス基板
２の表示領域６以外の残余の領域である配線領域７の全
面に亘って、たとえばロールコート法により塗布する。
このときフォトレジストの粘度は、図５の接続用配線８
の拡大断面図に示されるように、金層１５上の導電粒子
２１よりもフォトレジスト２２の液位が下がるように選
ぶ。
ト（例東京応用化学株式会社製ＯＦＰＲ８００）に金属
などの導電性を有する粒子を分散した混合液を調整し、
この混合液を図４（３）に示されるように、ガラス基板
２の表示領域６以外の残余の領域である配線領域７の全
面に亘って、たとえばロールコート法により塗布する。
このときフォトレジストの粘度は、図５の接続用配線８
の拡大断面図に示されるように、金層１５上の導電粒子
２１よりもフォトレジスト２２の液位が下がるように選
ぶ。
【００１５】工程ａ４では、このような混合液による被
覆層２３を仮乾燥させた後、接続用配線８の接続部位１
６にのみ被覆層２３が残留するように所定のパターンで
露光する。工程ａ５では、現像処理を施し、接続部位１
６以外の残余の範囲における不要な被覆層２３を除去す
る。この状態は、図４（４）に示され、導電粒子２１か
ら成る接続用突起１７が構成され、接続用配線８、ニッ
ケル層１４および金層１５と合わせて接続端子１８が構
成される。
覆層２３を仮乾燥させた後、接続用配線８の接続部位１
６にのみ被覆層２３が残留するように所定のパターンで
露光する。工程ａ５では、現像処理を施し、接続部位１
６以外の残余の範囲における不要な被覆層２３を除去す
る。この状態は、図４（４）に示され、導電粒子２１か
ら成る接続用突起１７が構成され、接続用配線８、ニッ
ケル層１４および金層１５と合わせて接続端子１８が構
成される。
【００１６】工程ａ６では、前記接続端子１８上に接続
用のパット１９を有するいわゆるベアチップ状態の集積
回路素子２０をフェースダウンボンディング法により接
続する。このとき図６に示されるように接続端子１８上
の導電粒子２１は、フォトレジスト２２の薄い層により
被覆される場合があるが、集積回路素子２０は接続端子
１８、したがって導電粒子２１に加圧されて接続され
る。したがって前記フォトレジスト２２の薄い皮膜は破
壊され、電気的導通が実現される。
用のパット１９を有するいわゆるベアチップ状態の集積
回路素子２０をフェースダウンボンディング法により接
続する。このとき図６に示されるように接続端子１８上
の導電粒子２１は、フォトレジスト２２の薄い層により
被覆される場合があるが、集積回路素子２０は接続端子
１８、したがって導電粒子２１に加圧されて接続され
る。したがって前記フォトレジスト２２の薄い皮膜は破
壊され、電気的導通が実現される。
【００１７】上述したような製造工程により製造される
接続端子１８は、集積回路素子２０に接続用のバンプな
どを形成することなく、接続用のパット１９が形成され
ていれば、フェースダウンボンディング法により接続を
行うことができる。これにより、接続用配線８，９の配
線密度が増大しても容易に接続を行うことができる。ま
た接続端子１８を構成する接続用配線８，９や、ニッケ
ル層１４および金層１５などに緩やかなエッチングを行
うなど複雑な工程を経ることなく、容易に接続用突起１
７を形成することができる。また薄膜技術で用いられて
いるフォトレジスト２２を用いて、導電粒子２１を接続
部位１６上に形成するため、接続用突起１７の寸法を高
精度に制御することができ、製造されるたとえば液晶表
示装置１の品質を向上することができる。
接続端子１８は、集積回路素子２０に接続用のバンプな
どを形成することなく、接続用のパット１９が形成され
ていれば、フェースダウンボンディング法により接続を
行うことができる。これにより、接続用配線８，９の配
線密度が増大しても容易に接続を行うことができる。ま
た接続端子１８を構成する接続用配線８，９や、ニッケ
ル層１４および金層１５などに緩やかなエッチングを行
うなど複雑な工程を経ることなく、容易に接続用突起１
７を形成することができる。また薄膜技術で用いられて
いるフォトレジスト２２を用いて、導電粒子２１を接続
部位１６上に形成するため、接続用突起１７の寸法を高
精度に制御することができ、製造されるたとえば液晶表
示装置１の品質を向上することができる。
【００１８】
【発明の効果】以上のように本発明に従えば、混合物を
塗布するに際しては、たとえばエッチング液などの腐食
性の強い薬剤を必要とせず、したがって配線基板上に回
路配線が形成された段階で塗布作業を行うことができ
る。すなわち接続端子に接続される他の構成を作成した
後に、前記接続端子を製造する必要が解消され、製造工
程が格段に簡略化される。また感光性樹脂は通常数μｍ
単位のパターン形成に用いられており、したがって回路
配線の接続部位上に高精度の寸法で前記接続用突起を構
成することができる。これにより、動作上の信頼性を格
段に向上できる。
塗布するに際しては、たとえばエッチング液などの腐食
性の強い薬剤を必要とせず、したがって配線基板上に回
路配線が形成された段階で塗布作業を行うことができ
る。すなわち接続端子に接続される他の構成を作成した
後に、前記接続端子を製造する必要が解消され、製造工
程が格段に簡略化される。また感光性樹脂は通常数μｍ
単位のパターン形成に用いられており、したがって回路
配線の接続部位上に高精度の寸法で前記接続用突起を構
成することができる。これにより、動作上の信頼性を格
段に向上できる。
【図１】本発明の液晶表示装置１の断面図である。
【図２】液晶表示装置１の平面図である。
【図３】本発明の一実施例の製造工程を説明する工程図
である。
である。
【図４】本製造工程を説明する断面図である。
【図５】被覆層２３の拡大断面図である。
【図６】本実施例の作用を説明する断面図である。
１ 液晶表示装置 ２，３ ガラス基板 ８，９ 接続用配線 １６ 接続部位 １７ 接続用突起 １８ 接続端子 １９ パット ２０ 集積回路素子 ２１ 導電粒子 ２２ フォトレジスト ２３ 被覆層
Claims (1)
- 【請求項１】 下記工程Ａ〜工程Ｂにより、配線基板上
の回路配線の接続部位に接続用突起を形成して成る接続
端子の製造方法。 （Ａ）導電粒子と流動性を有する感光性樹脂との混合物
を回路配線が形成された基板上に塗布する。 （Ｂ）混合物を露光現像して回路配線の接続部位に導電
粒子を残存させて接続用突起を形成し接続端子を構成す
る。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2404574A JP2965708B2 (ja) | 1990-12-20 | 1990-12-20 | 接続端子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2404574A JP2965708B2 (ja) | 1990-12-20 | 1990-12-20 | 接続端子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04219935A JPH04219935A (ja) | 1992-08-11 |
| JP2965708B2 true JP2965708B2 (ja) | 1999-10-18 |
Family
ID=18514235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2404574A Expired - Fee Related JP2965708B2 (ja) | 1990-12-20 | 1990-12-20 | 接続端子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2965708B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3435484B2 (ja) * | 1995-06-08 | 2003-08-11 | 日本特殊陶業株式会社 | セラミック基板及びその製造方法 |
-
1990
- 1990-12-20 JP JP2404574A patent/JP2965708B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04219935A (ja) | 1992-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5384952A (en) | Method of connecting an integrated circuit chip to a substrate | |
| US6956635B2 (en) | Liquid crystal device and manufacturing method therefor | |
| KR100269669B1 (ko) | 액티브 매트릭스 기판 및 디스플레이 장치 | |
| US5846853A (en) | Process for bonding circuit substrates using conductive particles and back side exposure | |
| EP0645807B1 (en) | Semiconductor device | |
| JP2965708B2 (ja) | 接続端子の製造方法 | |
| JPH07311385A (ja) | 液晶表示装置およびその製造方法 | |
| JPH07230100A (ja) | 液晶表示装置およびその製造方法 | |
| JP3227777B2 (ja) | 回路基板の接続方法 | |
| JP2000111939A (ja) | 液晶表示素子 | |
| JPH11297751A (ja) | 半導体装置 | |
| JPH02280334A (ja) | 半導体装置及びその製造方法 | |
| JPS62285432A (ja) | 電気的接続材料のマイクロ形成方法 | |
| JPH04242939A (ja) | 半導体装置の実装構造およびその製造方法 | |
| KR100536947B1 (ko) | 필름 캐리어 테이프 제조방법 | |
| JPH07301819A (ja) | 液晶表示装置の製造方法 | |
| JP2574267Y2 (ja) | 液晶表示装置用検査ヘッド | |
| JPH08288336A (ja) | 半導体装置 | |
| JPH06232211A (ja) | Ｉｃチップの接続構造およびその接続方法 | |
| JP2626066B2 (ja) | 接着剤膜厚調整方法及び接着剤膜作成装置 | |
| JPH04304645A (ja) | 半導体素子の実装方法 | |
| JP2594874Y2 (ja) | 液晶表示装置 | |
| JPS61260648A (ja) | 半導体装置の実装方法 | |
| JPH0627482A (ja) | 電極基板及びそれを用いた液晶表示装置及びその製造方法 | |
| JPH0641216Y2 (ja) | 液晶素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |