KR100784743B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100784743B1
KR100784743B1 KR1020070065751A KR20070065751A KR100784743B1 KR 100784743 B1 KR100784743 B1 KR 100784743B1 KR 1020070065751 A KR1020070065751 A KR 1020070065751A KR 20070065751 A KR20070065751 A KR 20070065751A KR 100784743 B1 KR100784743 B1 KR 100784743B1
Authority
KR
South Korea
Prior art keywords
resin
semiconductor element
sealing resin
semiconductor device
semiconductor
Prior art date
Application number
KR1020070065751A
Other languages
English (en)
Other versions
KR20070082073A (ko
Inventor
가즈히코 후쿠타
겐지 도요사와
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20070082073A publication Critical patent/KR20070082073A/ko
Application granted granted Critical
Publication of KR100784743B1 publication Critical patent/KR100784743B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

COF 등의 반도체 장치에는 배선 패턴이 형성된 필름 형상의 플렉시블 배선 기판에 반도체 칩이 탑재되어 있다. 플렉시블 배선 기판과 반도체 칩의 간극에 반도체 칩 보호용 밀봉 수지가 충전되어 있다. 반도체 칩의 장변측을 노즐로 묘화하여 밀봉 수지를 충전할 때에 생기는 묘화 도포 마크의 수지 폭이 0.1∼1.0 mm 이고, 또한 묘화 도포 마크의 수지 두께가 10μm 이하이다.
반도체 칩, 묘화 도포 마크, 밀봉 수지

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
도 1(a) 는 본 발명에 있어서의 반도체 장치의 일 실시형태를 나타내는 것으로서 도 2(b) 의 X-X선 단면도이고, 도 1(b) 는 상기 반도체 장치의 밀봉 수지에 있어서의 필릿부 및 묘화 도포 마크의 수지의 평면도.
도 2(a) 는 플렉시블 필름에 연속하여 복수 형성된 반도체 장치를 나타내는 평면도이고, 도 2(b) 는 상기 플렉시블 필름으로부터 잘려진 단독의 반도체 장치를 나타내는 평면도.
도 3(a) 는 상기 반도체 장치에 액정 표시 패널과 PW 기판이 접속된 액정 모듈을 나타내는 평면도이고, 도 3(b) 는 도 3(a) 의 Y-Y선 단면도.
도 4(a) 는 상기 반도체 장치의 제조 공정에 있어서, 밀봉 수지를 충전하는 방법을 나타내는 평면도이고, 도 4(b) 는 충전된 밀봉 수지의 필릿부 및 묘화 도포 마크를 나타내는 평면도.
도 5 는 상기 밀봉 수지의 가열 온도 (preheat) 와 유동성의 관계를 나타내는 그래프.
도 6 은 상기 밀봉 수지의 가열 온도 (preheat) 와 수지 점도의 관계를 나타내는 그래프.
도 7(a) 는 상기 밀봉 수지의 수지 점도와 묘화 도포 마크의 수지 두께와의 관계를 나타내는 그래프이고, 도 7(b) 는 묘화 도포 마크를 나타내는 단면도.
도 8(a) 는 종래의 플렉시블 필름에 연속하여 복수 형성된 반도체 장치를 나타내는 평면도이고, 도 8(b) 는 상기 플렉시블 필름으로부터 잘려진 단독의 반도체 장치를 나타내는 평면도.
도 9 는 도 8(b) 의 X-X선 단면도.
도 10(a) 는 상기 반도체 장치의 제조 공정에 있어서, 밀봉 수지를 충전하는 방법을 나타내는 평면도이고, 도 10(b) 는 충전된 밀봉 수지의 필릿부 및 묘화 도포 마크를 나타내는 평면도.
도 11 은 충전된 밀봉 수지에 기포가 발생하고 있는 반도체 장치를 나타내는 단면도.
도 12 는 밀봉 수지를 충전한 후에 있어서, 일방의 필릿부가 결손되어, 내부 배선 패턴이 노출된 반도체 장치를 나타내는 단면도.
* 도면의 주요부분에 대한 부호의 설명*
1 : 플렉시블 배선기판
1a : 플렉시블 필름
2, 3 : 배선 기판
2a, 3a : 배리어 메탈층
2b, 3b : 구리 (Cu) 막
2c, 3c : 주석 (Sn) 도금
4 : 반도체 칩
5 : 범프 전극
6 : 언더 필
6a, 6b : 필릿부
6c : 묘화 도포 마크
7 : 솔더 레지스트
본 발명은 플렉시블 배선 기판 상에 반도체 소자가 탑재·접합된 COF (Chip On Film) 라고 불리는 반도체 장치에 관한 것이다.
본 발명은 COF (Chip 0n Film) 라고 불리는, 플렉시블 필름 상에 형성된 배선 패턴과, 적어도 1 개 실장된 반도체 소자에 형성된, 외부 회로와의 접속을 위한 전극을 접속하여 이루어지는 테이프 캐리어 패키지 타입의 반도체 장치 및 그 제조 방법에 적용할 수 있다. 이 COF 의 용도로서, 반도체 소자로서의 액정 드라이버 IC 가 플렉시블 배선 기판 상에 탑재된 액정 드라이버가 있다.
또한, 기타, 표시용 모듈로서는 액티브 매트릭스형 등의 상기 기술한 액정 표시 모듈 외, 전기 영동형 디스플레이, 트위스트 볼형 디스플레이, 미세한 프리즘 필름을 사용한 반사형 디스플레이, 디지털 미러 디바이스 등의 광변조 소자를 사용한 디스플레이에 이용할 수 있다. 또한, 발광 소자로서, 유기 EL 발광 소자, 무기 EL 발광 소자, LED (Light Emitting Diode) 등의 발광 휘도가 가변인 소자를 사용한 디스플레이, 필드 이미션 디스플레이 (FED), 플라즈마 디스플레이에도 이용할 수 있다.
최근, 액정 드라이버를 탑재하는 플렉시블 배선 기판은, 액정 드라이버의 다출력화의 진전에 따라, 배선 패턴의 미세 피치화가 급속히 진행되고 있다. 또한, 반도체 장치의 경박단소화에 따라, 반도체 소자의 보호 수지부를 포함한 축소화가 진행되고 있다.
현재, 액정 드라이버 IC 의 실장에는 TCP (Tape Carrier Package) 보다 배선 패턴의 미세 피치화가 가능하고 또한 플렉시블하게 절곡 위치를 잡을 수 있는 COF (Chip 0n Film) 가 주류를 이루고 있다.
상기 COF 의 실장 방법은 하기와 같다.
우선, 도 8(a) 및 도 8(b) 에 나타내는 바와 같이, 폴리이미드로 이루어지는 플렉시블 필름 (101a) 상에 구리로 이루어지는 배선 패턴 (102·103) 을 형성하고, 도 9 에 나타내는 바와 같이, 돌기 전극 (105) 을 형성한 반도체 칩 (104) 을 접합한다.
다음으로, 반도체 칩 (104) 의 보호로서, 반도체 칩 (104) 과 플렉시블 배선 기판 (101) 사이에 언더 필 (106 ; under fill) 의 밀봉 수지를 충전하고, 가열 처리하여 그 밀봉 수지를 경화시킨다.
언더 필 (106) 의 밀봉 수지를 충전할 때에는 도 10(a) 및 도 10(b) 에 나타내는 바와 같이, 일정량의 밀봉 수지를 노즐 (141) 로부터 토출하여, 반도체 칩 (104) 의 형상에 맞춰 결정된 묘화 패턴으로 반도체 칩 (104) 의 4 측면으로부터 반도체 칩 (104) 과 플렉시블 배선 기판 사이에 주입한다. 밀봉 수지는 반도체 칩 (104) 과 플렉시블 배선 기판 (101) 사이로 모세관 현상에 의해 간극없이 흘러들어옴으로써, 반도체 칩 (104) 의 측면에 균일한 필릿부 (106a·106b ; fillet portion) 를 형성한다. 그 후, 도 8(a) 에 나타내는 바와 같이, 플렉시블 필름 (101a) 의 유저 외형 (109) 으로 절단함으로써, 도 8(b) 에 나타내는 바와 같이, 개개의 COF 반도체 장치 (110) 가 완성된다.
또, 언더 필 (106) 의 밀봉 수지를 토출할 때에 사용되는 묘화 패턴은 사용하는 수지의 유동성에 의존하고 있다. 이 때문에, 반도체 칩 (104) 과 플렉시블 배선 기판 (101) 의 간극에 고르게 수지를 충전하고, 반도체 칩 (104) 의 측면에 균일한 필릿부 (106a·106b) 를 형성하기 위해서는, 반도체 칩 (104) 의 4 측면으로부터 수지를 충전할 수밖에 없었다. 또한, 밀봉 수지를 묘화 도포하였을 때에 남는, 묘화 도포 (描畵 塗布) 마크 (106c) 의 수지 두께는 30∼50μm 이상으로 두껍게 수지가 또렷이 남는 문제가 있었다.
그런데, 반도체 장치의 경박단소화에 부응하기 위해서는 반도체 칩의 축소화뿐만 아니라, 반도체 칩의 수지 영역을 포함한 축소화가 필요 불가결하다.
즉, COF 반도체 장치에는 플렉시블하게 절곡 위치를 잡을 수 있다는 특장이 있다. 이 점, 수지 영역은 절곡할 수 없는 영역으로 되어 버리기 때문에, 이 수지 영역은 될 수 있는 한 작은 편이 좋다. 즉, 수지 밀봉부를 무리하게 절곡하면, 밀봉 수지에 크랙을 발생시키거나, 밀봉 수지와 플렉시블 기재의 접착면에서 떼어기도 한다.
그러나, 상기 종래의 반도체 장치 및 그 제조 방법에서는 언더 필 (106) 의 형성에 기인하는 필릿부 (106a·106b) 및 묘화 도포 마크 (106c) 의 영역이 크고, 이 큰 수지 영역의 존재는 절곡 영역에 전혀 걸리지 않는 기구 설계가 되므로, 제품을 절곡하여 소형화를 꾀하는 데에 제약이 된다는 문제점을 갖고 있다. 구체적으로는 도 10(b) 에 나타내는 바와 같이, 반도체 칩 (104) 주위의 필릿부 (106a·106b) 는 반도체 칩 (104) 으로부터 같은 폭을 갖고 존재하는 것으로 되어 있다. 또한, 도 9 에 나타내는 바와 같이, 묘화 도포 마크 (106c) 의 수지 두께가 30∼50μm 로 두껍기 때문에, 이 묘화 도포 마크 (106c) 도 절곡을 할 수 없는 부분으로 되어 있었다.
한편, 배선 패턴 (102·103) 의 미세 피치화가 진행되는 플렉시블 배선 기판 (101) 에 있어서는 인접하는 배선 패턴 (102·102) 사이 및 배선 패턴 (103·103) 사이의 전기 절연 저항이 가장 신뢰성에 영향을 주는 항목으로 되어 있다. 따라서, 도 11 에 나타내는 바와 같이, 반도체 칩 (104) 의 보호로서 반도체 칩 (104) 과 플렉시블 배선 기판 (101) 사이에 언더 필 (106) 의 밀봉 수지를 충전할 때에 발생되는 생성 기포 (151·152) 가, 수지가 유동하여 경화될 때까지의 동안에 밀봉 수지 외부로 다 빠져나가지 못하고 반도체 칩 (104) 상이나 돌기 전극 (105) 그리고 배선 패턴 (102·102) 사이 및 배선 패턴 (103·103) 사이에 걸쳐 잔류하면, 돌기 전극 (105) 그리고 배선 패턴 (102·102) 사이 및 배선 패턴 (103·103) 사이에 공극을 발생시키게 된다. 이 공극에 외부로부터의 수분이나 수지 중의 잔류 이온 성분이 진입하여 모이면, 이 부분에서 용이하게 마이그레이션 (migration) 을 발생시켜, 단자 사이의 전기 절연 저항의 저하를 초래한다는 문제점을 갖고 있다.
또한, 종래의 밀봉 수지에서는 점도가 높기 때문에 유동성이 나빠서, 반도체 칩 (104) 의 4 측면을 묘화 도포하지 않으면, 도 12 에 나타내는 바와 같이, 일방의 필릿부 (106a) 만 존재하고, 상기 필릿부 (106b) 가 존재하지 않게, 필릿이 불균일해진다. 그 결과, 배선 패턴 (102·103) 의 노출 등과 같은 미충전을 발생시켜, 품질 문제를 발생시킨다는 문제점을 갖고 있다.
또, 일본국 공개특허공보 「일본 공개특허공보 2003-174045 호 (2003 년 6 월 20 일 공개)」 에서는 상기 기술한, 언더 필에 있어서의 공극의 발생을 방지하기 위해서, 25 ℃ 에서 점도 약 1000 cp (1000 mPa·s) 의 밀봉 수지를 50 ℃ 로 가온하여 점도 약 250 cp (250 mPa·s) 로 낮춰 충전을 행하고, 120 초 방치하는 충전 공정 후에, 140∼200 ℃ 로 가온한 툴을 플렉시블 배선 기판 (1) 의 표면에 대고 5 초간 가열하는 탈포 공정을 마련하고 있다. 그러나, 밀봉 수지의 충전 자체는 반도체 칩의 4 코너 또는 외주에 선을 그어 행하고 있다. 또한, 25 ℃ 에서의 밀봉 수지의 점도는 1000 mPa·s 로 높기 때문에 유동성이 나빠, 밀봉 수지를 50 ℃ 로 가열하여 점도를 낮추는 방도를 취하고 있지만, 밀봉 수지는 가열 시간이 길어지면, 경화 반응이 진행되어 수지 점도가 상승하고 이로 인해 유동성의 저하 및 수지의 포트 라이프가 짧아져, 작업성을 저하시킨다는 문제가 있다.
본 발명의 목적은 반도체 소자의 보호에 사용하는 밀봉 수지 영역폭을 저감하여, 반도체 장치 외형의 소형화를 꾀할 수 있는 반도체 장치 및 그 제조 방법을 제공하는 데에 있다.
본 발명의 반도체 장치는 상기 목적을 달성하기 위해서, 배선 패턴이 형성된 필름 형상의 플렉시블 배선 기판에 반도체 소자가 탑재된 예를 들어 COF 등의 반도체 장치로서, 상기 플렉시블 배선 기판과 반도체 소자의 간극에 그 반도체 소자 보호용 밀봉 수지가 충전되어 있음과 함께, 상기 반도체 소자의 적어도 장변측을 노즐로 묘화하여 상기 밀봉 수지를 충전할 때에 생기는 묘화 도포 마크의 폭이 0.1∼1.0 mm 이고, 또한 그 묘화 도포 마크의 수지 두께는 10μm 이하이다.
또한, 본 발명의 반도체 장치의 제조 방법은 상기 과제를 해결하기 위해서, 배선 패턴이 형성된 필름 형상의 플렉시블 배선 기판에 반도체 소자가 탑재된 예를 들어 COF 등의 반도체 장치의 제조 방법으로서, 상기 플렉시블 배선 기판과 반도체 소자의 간극에 그 반도체 소자 보호용 밀봉 수지를 충전하는 단계와, 상기 반도체 소자의 적어도 장변측을 노즐로 묘화하여 상기 밀봉 수지를 충전할 때에 생기는 묘화 도포 마크의 수지 폭을 0.1∼1.0 mm 로 하고, 또한 그 묘화 도포 마크의 수지 두께를 10μm 이하로 하는 단계를 포함한다. 또, 묘화 도포 마크란, 도포된 밀봉 수지가 플렉시블 배선 기판과 반도체 소자의 간극에 유동하여, 경화 후에 있어서 밀봉 수지가 도포된 장소에 남는 수지를 말한다.
종래에는 밀봉 수지의 점도가 높았기 때문에, 밀봉 수지를 충전할 때에 생기 는 묘화 도포 마크의 수지 두께는 30∼50μm 이상이 되고, 이 묘화 도포 마크는 절곡 대상으로는 되지 않았다.
이에 비하여, 본 발명에서는 반도체 소자의 장변측을 노즐로 묘화하여 상기 밀봉 수지를 충전할 때에 생기는 묘화 도포 마크의 수지 폭을 0.1∼1.0 mm 로 하고, 또한 그 묘화 도포 마크의 수지 두께를 10μm 이하로 하고 있다.
이와 같이, 수지의 묘화 도포 마크의 수지 두께를 10μm 이하에 억제함으로써, 이 부분에서의 절곡 스트레스에 의한 수지 파손이나 수지 박리를 방지할 수 있게 되었다. 또한, 그 결과, 종래에는 절곡할 수 없었던 이 묘화 도포 마크가 절곡가능 영역이 되어, 절곡불능 수지 영역을 축소시킬 수 있게 되었다. 그럼으로써, 반도체 장치의 겉보기 외형 사이즈 요컨대 플렉시블하지 않은 영역을 종래에 비하여 작게 할 수 있게 되었다.
따라서, 반도체 소자의 보호에 사용하는 밀봉 수지 영역폭을 저감하여, 절곡 영역의 확대 및 반도체 장치 외형의 소형화를 꾀할 수 있는 반도체 장치 및 그 제조 방법을 제공하는 것이 가능해졌다.
또한, 본 발명의 반도체 장치는 상기 과제를 해결하기 위해서, 배선 패턴이 형성된 필름 형상의 플렉시블 배선 기판에 반도체 소자가 탑재된 반도체 장치로서, 상기 플렉시블 배선 기판과 반도체 소자의 간극에 그 반도체 소자 보호용 밀봉 수지가 충전되어 있음과 함께, 상기 반도체 소자의 하나의 장변측을 노즐로 묘화하여 상기 밀봉 수지를 충전할 때에 생기는 반도체 소자 주변 충전부의 폭은, 상기 반도체 소자의 하나의 장변측의 노즐 도포측에서는 반도체 소자로부터 1.0 mm 이하인 한편, 상기 반도체 소자의 하나의 장변측에 대향하는 장변측에서는 반도체 소자로부터 0.8 mm 이하이다.
또한, 본 발명의 반도체 장치의 제조 방법은 상기 과제를 해결하기 위해서, 배선 패턴이 형성된 필름 형상의 플렉시블 배선 기판에 반도체 소자가 탑재된 반도체 장치의 제조 방법으로서, 상기 플렉시블 배선 기판과 반도체 소자의 간극에 그 반도체 소자 보호용 밀봉 수지를 충전하는 단계와, 상기 반도체 소자의 하나의 장변측을 노즐로 묘화하여 상기 밀봉 수지를 충전할 때에 생기는 반도체 소자 주변 충전부의 폭을, 상기 반도체 소자의 하나의 장변측의 노즐 도포측에서는 반도체 소자로부터 1.0 mm 이하로 하는 한편, 상기 반도체 소자의 하나의 장변측에 대향하는 장변측에서는 반도체 소자로부터 0.8 mm 이하로 하는 단계를 포함한다.
종래에는 밀봉 수지의 점도가 높았기 때문에, 반도체 소자의 4 측면으로부터 밀봉 수지를 충전할 수밖에 없었고, 그 결과, 반도체 소자 주변 충전부의 폭을, 반도체 소자로부터 1.0 mm 이하로 할 수 없었다.
이에 비하여, 본 발명에서는 반도체 소자 주변 충전부의 폭을, 반도체 소자의 하나의 장변측의 노즐 도포측에서는 반도체 소자로부터 1.0 mm 이하로 하는 한편, 상기 반도체 소자의 하나의 장변측에 대향하는 장변측에서는 반도체 소자로부터 0.8 mm 이하로 하고 있다.
이것이 가능해진 이유는 밀봉 수지에 관해서 종래에 없는 저점도화를 꾀하여, 유동성을 향상시킨 결과, 수지의 충전 방법을 반도체 소자의 4 측면의 묘화 도포로부터 장변의 1 변 묘화 도포로 변경할 수 있었기 때문이다. 따라서, 특히, 반도체 소자의 하나의 장변측에 대향하는 장변측에서는 반도체 소자로부터 0.8 mm 이하가 되어, 반도체 소자 주변 충전부의 폭을 대폭 저감할 수 있게 되었다.
그럼으로써, 종래에는 절곡할 수 없었던 절곡불능 수지 영역을 축소시켜, 반도체 장치의 겉보기 외형 사이즈 요컨대 플렉시블하지 않은 영역을 종래에 비하여 작게 할 수 있게 되었다.
본 발명의 또 다른 목적, 특징, 및 우수한 점은 이하에 기재하는 내용에 의해서 충분히 알 수 있을 것이다. 또한, 본 발명의 이점은 첨부 도면을 참조한 다음 설명에 의해 명백해질 것이다.
본 발명의 일 실시형태에 관해서 도 1 내지 도 7 에 기초하여 설명하면 이하와 같다.
본 실시형태의 반도체 장치 (10) 는 도 2(a) 및 도 2(b) 에 나타내는 바와 같이, COF (chip on film) 로 되어 있다. 즉, 상기 COF 는 플렉시블 필름 베이스의 구조를 갖고, 상기 플렉시블 필름 (1a) 상에 배선 패턴 (2·3) 을 형성하여 플렉시블 배선 기판 (1) 으로 한 후, 반도체 소자로서의 반도체 칩 (4) 을 탑재한 반도체 장치 (10) 이고, 이 COF 에서는 플렉시블 필름 (1a) 상에, 직접 반도체 칩 (4) 이 실장되어 있다.
상기 배선 패턴 (2·3) 은, 예를 들어 구리 (Cu) 에 주석 (Sn) 도금된 것으로 되어 있다. 단, 이에 한정되지 않고 예를 들어 구리 (Cu) 에 금 (Au) 도금한 것이나, 단지 구리 (Cu) 뿐이어도 된다.
상기 반도체 칩 (4) 에는 도 1(a) 에 나타내는 바와 같이, 금 (Au) 으로 이 루어지는 범프 전극 (5) 이 형성되어 있다. 그리고, 이 범프 전극 (5) 과 상기 배선 패턴 (2·3) 이 접속됨으로써, 양자가 전기적으로 접속되게 되어 있다.
또한, 반도체 장치 (10) 는 플렉시블 배선 기판 (1) 상에 있어서의 배선 패턴 (2·3) 과 반도체 칩 (4) 을 제외하는 부분에, 절연성 재료로 이루어지는 솔더 레지스트 (7) 가 도포되어 있고, 그럼으로써, 도전성 이물이, 직접, 배선 패턴 (2·3) 상에 부착됨으로 인한 쇼트를 방지할 수 있다.
또한, 반도체 장치 (10) 는, 예를 들어 범프 전극 (5) 과 플렉시블 배선 기판 (1) 상의 배선 패턴 (2·3) 을 접합한 후, 반도체 칩 (4) 과 플렉시블 배선 기판 (1) 사이에 생기는 간극 및 반도체 칩 (4) 의 주변에, 수지로 이루어지는 언더 필 (6) 이 충전된다. 그럼으로써, 반도체 장치 (10) 의 내습성 및 기계적 강도의 향상을 꾀할 수 있다. 이 언더 필 (6) 의 충전에 있어서, 반도체 칩 (4) 과 플렉시블 배선 기판 (1) 사이에 생기는 간극에 언더 필 (6) 을 충전하여 가면, 이 언더 필 (6) 이 반도체 칩 (4) 의 주변으로까지 모세관 현상에 의해서 스며나온다. 이 반도체 칩 (4) 의 주변으로 스며나온 언더 필 (6) 은 특히 필릿부 (6a·6b) 라고 불린다. 또한, 도 1(b) 에도 나타내는 바와 같이, 이 언더 필 (6) 의 충전에 있어서, 후술하는 노즐 (41) 로 수지를 주입하는 영역에 도포 마크가 남는다. 이 도포 마크는 묘화 도포 마크 (6c) 라고 불린다.
상기 기술한 반도체 장치 (10) 는 도 2(a) 에 나타내는 바와 같이, 플렉시블 필름 (1a) 에 있어서, 연속하여 복수개가 형성되어 있다. 따라서, 동 도 2(a) 에 나타내는 바와 같이, 이 절연 필름에 있어서의 유저 외형 (9) 으로 잘라냄으로 써, 동 도 (b) 에 나타내는 바와 같이, 플렉시블 배선 기판 (1) 에 반도체 칩 (4) 이 탑재된 1 개의 반도체 장치 (10) 가 된다.
또, 플렉시블 필름 (1a) 에는 동 도 2(a) 에 나타내는 바와 같이, 양측에 반송용 이송 구멍부인 스프로킷 홀 (8) 이 형성되어 있다. 따라서, 이 스프로킷 홀 (8) 에 도시하지 않은 돌기물을 통과시킴으로써, 플렉시블 필름 (1a) 을 반송할 수 있도록 되어 있다. 그럼으로써, 유동 작업으로 반도체 장치 (10) 가 제조되도록 되어 있다.
완성된 반도체 장치 (10) 는 본 실시형태에서는, 예를 들어 도 3(a) 및 도 3(b) 에 나타내는 바와 같이, 표시 모듈로서의 액정 모듈 (20) 에 실장되어, 액정 표시 패널 (21) 을 구동하기 위해서 이용된다.
즉, 액정 모듈 (20) 은 도 3(a) 및 도 3(b) 에 나타내는 바와 같이, TFT (Thin Film Transistor: 박막트랜지스터) 기판 (21a) 및 컬러 필터 기판 (21b) 으로 이루어지는 액정 표시 패널 (21) 에, 반도체 장치 (10) 가 실장되어 이루어져 있다. 또한, 상기 반도체 장치 (10) 에 있어서의 액정 표시 패널 (21) 과 반대측에는, 회로 기판으로서의 PW (Printed Wiring) 기판 (30) 이 장착되어 있다. 상기 반도체 장치 (10) 를 이들 액정 표시 패널 (21) 및 PW 기판 (30) 에 장착할 때에는, 상기 반도체 장치 (10) 는 액정 표시 패널 (21) 및 PW 기판 (30) 에 대하여 이방성 도전 접착제 (ACF: Anisotropic Conductive Film) (11) 를 사용하여 접착함으로써 전기적으로 접속된다. 이 이방성 도전 접착제 (11) 는 두께 15∼45μm 의 접착성 필름 중에, 직경 3∼15μm 의 도전 입자를 분산시킨 것이다. 따 라서, 도전 입자가 필름 중에 분산되어 있기 때문에, 이방성 도전 접착제 (11) 자체는 절연물이다. 그러나, 이 이방성 도전 접착제 (11) 를 회로 패턴의 사이에 집어넣고, 가열·가압함으로써, 상하의 전극 사이의 도통을 취하고, 인접하는 전극 사이를 절연하여, 상하의 접착을 동시에 행할 수 있다.
여기서, 상기 구성의 COF 로 이루어지는 반도체 장치 (10) 에 관해서, 본 실시형태의 특징적인 제조 방법 및 이 제조 방법에 의해서 제조되는 특징적인 구성에 대해서 상세히 기술한다.
우선, 반도체 장치 (10) 를 제조할 때에는 도 1(a), 도 2(a) 및 도 2(b) 에 나타내는 바와 같이, 폴리이미드로 이루어지는 플렉시블 필름 (1a) 상에 배리어 메탈층 (2a·3a) 및 구리 (Cu) 막 (2b·3b) 을 형성하고, 이 구리 (Cu) 로 이루어지는 막을 에칭에 의해 패터닝한다. 또, 그 위에 주석 (Sn) 도금 (2c·3c) 을 실시함으로써 배선 패턴 (2·3) 으로 한다. 이어서, 반도체 칩 탑재부나 액정 패널 (21) 이나 PW 기판 (30) 과 접속하는 단자부를 제외하고, 배선 패턴 (2·3) 의 보호용으로서 솔더 레지스트 (7) 를 인쇄 도포하고, 건조 경화시켜, 테이프 캐리어 필름을 제작한다. 다음으로, 이 테이프 캐리어 필름에 범프 전극 (5) 을 형성한 반도체 칩 (4) 을 접합한다. 이 접합하는 공정을 이너 리드 본딩 (ILB) 이라고 한다.
다음으로, 이너 리드 본딩 후에, 반도체 칩 (4) 의 보호로서, 반도체 칩 (4) 과 플렉시블 배선 기판 (1) 사이에 언더 필 (6) 의 밀봉 수지를 충전하고, 가열 처리하여 그 밀봉 수지를 경화시킨다. 언더 필 (6) 의 밀봉 수지를 충전할 때에 는 도 4(a) 및 도 4(b) 에 나타내는 바와 같이, 일정량의 밀봉 수지를 노즐 (41) 로부터 토출하여, 반도체 칩 (4) 의 형상에 맞춰 결정된 묘화 패턴으로 반도체 칩 (4) 의 장변측으로부터 반도체 칩 (4) 과 플렉시블 배선 기판 (1) 사이에 주입한다. 밀봉 수지는 반도체 칩 (4) 과 플렉시블 배선 기판 (1) 사이로 모세관 현상에 의해 간극 없이 흘러들어옴으로써, 반도체 칩 (4) 의 측면에 균일한 필릿부 (6a·6b) 를 형성한다. 그 후, 파이널 테스트를 행하여, COF 반도체 장치 (10) 의 실장이 완료된다.
그런데, 언더 필 (6) 의 밀봉 수지를 토출할 때에 사용되는 묘화 패턴은 사용하는 수지의 유동성에 의존하고 있다. 이 때문에, 반도체 칩 (4) 과 플렉시블 배선 기판 (1) 의 간극에 고르게 수지를 충전하고, 반도체 칩 (4) 의 측면에 균일한 필릿부 (6a·6b) 를 형성하기 위해서는 종래에서는 반도체 칩 (4) 의 4 측면으로부터 수지를 충전할 수밖에 없었다.
또한, 밀봉 수지를 묘화 도포하였을 때에 남는, 묘화 도포 마크 (6c) 의 수지 두께는 30∼50μm 이상으로 두껍고, 수지가 명료하게 남는다는 문제가 있었다.
그래서, 본 실시형태에서는 우선, 언더 필 (6) 에 사용하는 수지의 충전시의 점도를 저점도의 50∼600 mPa·s 로 함으로써 유동성을 향상시키고 있다.
즉, 표 1 에 나타내는 바와 같이, 밀봉 수지 점도를 25 ℃ 에 있어서 50∼600 mPa·s 로 함으로써, 밀봉 수지의 충전성이 양호해진다. 또, 밀봉 수지 점도가 800 mPa·s 이상이 되면 기포나 미충전이 발생되기 쉬워진다. 또한, 상기 밀봉 수지 점도 50∼600 mPa·s 의 범위 중, 50∼200 mPa·s 의 범위에서는 노즐 (41) 로부터의 액 흘러내림이 발생되는 경향이 있어, 도포 장치측에 액 흘러내림 방지 기구가 필요해진다. 이 점, 25 ℃ 에 있어서 수지 점도 300∼900 mPa·s 의 범위로 해 두면 작업성면에서 다루기 쉽고, 또한 반도체 칩 (4) 을 가열하는 방법에 의해, 한층더 점도가 저하되어 유동성을 향상시킬 수 있다. 이 점에서, 본 실시형태에서는 종합 평가로서는 밀봉 수지 점도가 25 ℃ 에 있어서 300∼600 mPa·s 의 범위가 가장 바람직하다.
밀봉 수지 점도와 충전성 및 수지 도포의 작업성과의 관계 (25℃ 에서의 점도)
밀봉 수지 점도 mPa·s 종합 평가 밀봉 수지의 충전성 수지 도포의 작업성
50 △ ○ 양호 △ (노즐로부터의 액 흘러내림 발생)
100 △ ○ 양호 △ (노즐로부터의 액 흘러내림 발생)
200 △ ○ 양호 △ (노즐로부터의 액 흘러내림 발생)
300 ○ ○ 양호 ○ 양호
400 ○ ○ 양호 ○ 양호
500 ○ ○ 양호 ○ 양호
600 ○ ○ 양호 ○ 양호
700 △ ○∼△ 양호 ○ 양호
800 △ △ (기포 발생) ○ 양호
900 △ △ (기포 발생) ○ 양호
1000 × △ (기포 발생) △ (토출량이 불안정)
1100 × × (미충전이 발생) × (토출량이 불안정)
1200 × × (미충전이 발생) × (토출량이 불안정)
1300 × × (미충전이 발생) × (토출량이 불안정)
또한, 본 실시형태에서는 노즐 (41) 로 수지를 도포할 때에, 반도체 칩 (4) 측을 예비 가열 (preheat) 하고, 수지를 60∼120℃ 정도로 히트업 (heat up) 시킨 상태에서 수지를 충전한다. 또, 반도체 칩 (4) 과 플렉시블 배선 기판 (1) 의 간극은 좁고 언더 필 (6) 은 소량이므로, 언더 필 (6) 의 수지 온도는 수지 도포 후 빠르게 반도체 칩 (4) 의 온도로 승온된다고 생각된다.
여기서, 반도체 칩 (4) 을 예비 가열하는 것은, 도 5 및 도 6 에 나타내는 바와 같이, 수지의 가열에 의한 그 수지의 점도 저하에 의해, 수지의 유동성이 향상되기 때문이다. 본 실시형태에서는 반도체 칩 (4) 을 예비 가열하는 온도는 유동성 효과가 가장 높은 60∼120 ℃ 의 범위를 사용하는 것이 바람직하다. 또, 수지 온도를 120 ℃ 보다 더 고온으로 하는 것은, 밀봉 수지의 급격한 열경화의 진행이나 증점화로 인해, 수지의 유동성이 향상되기 어렵다는 관점에 따라 바람직하지 못하다.
여기서, 본 실시형태에 있어서, 수지 온도를 높게 하는 이유는 또 하나 있다. 즉, 밀봉 수지로서 일반적으로 사용되는 에폭시계의 수지는 상온 상압 (25 ℃, 1 기압) 에 있어서는 점도 700 mPa·s 이상이 일반적이다. 따라서, 상온 상압 (25 ℃, 1 기압) 에 있어서 충전성이 좋은 제품을 얻기는 어렵다는 점에서, 상온 상압 (25 ℃, 1 기압) 에 있어서는 점도가 높더라도, 온도를 높임으로써 점도를 낮춰 용이하게 충전성을 높일 수 있다.
한편, 종래에서는 도 10(a) 에 나타내는 바와 같이, 반도체 칩 (104) 의 보호로서 반도체 칩 (104) 과 플렉시블 배선 기판 (101) 사이를 반도체 칩 (104) 의 형상에 맞춰 4 측면에 일정량의 밀봉 수지를 노즐 (141) 로 토출할 수밖에 없었다. 그러나, 본 실시형태에서는 사용하는 수지의 저점도화에 의한 유동성 향상에 의해, 도 4(a) 에 나타내는 바와 같이, 일정량의 밀봉 수지를 반도체 칩 (4) 의 장변측 1 변측만의 묘화 도포로 변경한다.
이 1변 묘화 도포에 의해, 반도체 칩 (4) 과 플렉시블 배선 기판 (1) 의 간극에 언더 필 (6) 의 밀봉 수지를 충전할 때에 발생하는 생성 기포는 수지가 유동하여 경화될 때까지의 동안에 있어서, 종래의 4 측면에서의 수지의 충전에 비하여, 내부에 발생된 기포가 빠지기 쉬워진다. 요컨대, 노즐 (41) 로 수지 도포를 하지 않는 측면으로부터 외부로 기포가 빠지기 때문에, 기포가 잔류하는 것을 방지할 수 있다.
또한, 밀봉 수지를 반도체 칩 (4) 의 장변측 1 변측만의 묘화 도포로 변경한 것에 의해, 도 1(b) 에 나타내는 바와 같이, 묘화 도포 마크 (6c) 폭 A 는 예를 들어 0.43 mm 가 되고, 0.1∼1.0 mm 로 할 수 있었다. 또, 필릿부 (6a) 의 반도체 칩 (4) 으로부터의 폭 B 는 예를 들어 0.92 mm 가 되고, 1.0 mm 이하로 할 수 있었다. 또한, 필릿부 (6b) 의 반도체 칩 (4) 으로부터의 폭 C 는 예를 들어 0.55 mm 가 되고, 0.8 mm 이하로 할 수 있었다. 또, 반도체 칩 (4) 의 단변측의 필릿부는 반도체 칩 (4) 으로부터 예를 들어 0.59 mm 의 폭으로 되었다. 또한, 묘화 도포 마크 (6c) 의 수지 두께는 3μm 가 되었다.
이 결과, 도 4(b) 에 나타내는 〔가로 방향 수지 영역 (필릿부 (6a·6b)+묘화 도포 마크 (6c))+반도체 칩 폭〕 Wb1 은 종래의 도 10(b) 에 나타내는 〔가로 방향 수지 영역+반도체 칩 폭〕 Wa1 보다 작아졌다. 또한, 도 4(b) 에 나타내는 〔세로 방향 수지 영역〕 Wb2 는 종래의 도 10(b) 에 나타내는 〔세로 방향 수지 영역〕 Wa2 보다 작아졌다.
또한, 본 실시형태에서는 특히, 밀봉 수지의 유동성을 향상시킨 것에 의해, 묘화 도포 마크 (6c) 의 수지 두께를 얇게 마무리하고 있다. 즉, 도 7(a) 및 도 7(b) 에 나타내는 바와 같이, 종래의 밀봉 수지에서는 점도가 900 mPa·s 이상으로 높기 때문에, 묘화 도포 마크 (106c) 의 수지 두께는 20μm 두께 이상으로 두꺼운 것이었다. 그러나, 본 실시형태에서는 수지 점도를 25 ℃ 에 있어서 50∼600 mPa·s 로 억제함과 함께, 수지의 충전시에 반도체 칩 (4) 을 60 ℃∼120 ℃ 로 예비 가열하여 25℃ 일 때보다 더 점도를 저하시킴으로써, 용이하게 묘화 도포 마크 (6c) 의 수지 두께가 10μm 이하로 얇게 마무리된다.
그럼으로써, 표 2 에 나타내는 바와 같이, 종래의 밀봉 수지에서는 묘화 도포 마크 (106c) 를 절곡하면 수지 크랙이 발생된다는 문제가 있었지만, 본 실시형태에서는 수지 두께가 10μm 이하로 극히 얇은 것으로 되었으므로, 절곡하더라도 크랙이 발생되지 않는 특성으로 변화되었다. 그럼으로써, 종래, 절곡 스트레스를 가할 수 없었던 영역을 좁힐 수 있게 되었다.
묘화 도포 마크의 수지 두께와 절곡시의 수지 크랙의 발생과의 관계
묘화 도포 마크의 수지 두께 (μm) 절곡시의 수지 크랙의 발생
3 ○ 없음
5 ○ 없음
10 ○ 없음
20 ○∼△ 없음, 주름
30 △ 주름
40 △ 주름
50 △∼× 크랙
100 × 크랙
그런데, 종래에는 묘화 도포 마크 (106c) 에서 절곡할 수 없었기 때문에, 이 묘화 도포 마크 (106c) 의 밀봉 수지 영역의 시인성을 높일 필요성이 있었다. 이 때문에, 종래에는 밀봉 수지 내에 첨가하는 착색료 (염료) 로서, 표 3 의 종래예에 나타내는 바와 같이, 0.3∼0.5 중량% 의 범위에서 첨가하여 색채를 짙게 하여 묘화 도포 마크 (106c) 를 명료하게 할 필요가 있었다. 즉, 표 3 에 나타내는 바와 같이, 종래의 수지에 있어서의 착색제의 배합비는 예를 들어 0.5 중량% 이었다.
밀봉 수지의 배합비
실시예 (중량%) 종래예
에폭시 수지+경화제 96.75 99.3
착색제 (염료) 0.15 0.5
그밖의 첨가제 3.1 0.2
합계 100 100
이에 비하여, 본 실시형태에서는 묘화 도포 마크 (6c) 의 두께가 작으므로, 묘화 도포 마크 (6c) 에서도 절곡이 가능해졌다. 그러나, 수지 두께가 30μm 이상인 두꺼운 필릿부 (6a·6b) 와, 수지 두께가 10μm 이하인 얇은 묘화 도포 마크 (6c) 에 대한 차이를 명확히 하기 위해서 시인성을 높일 필요가 있다.
그래서, 본 실시형태에서는 표 3 에 나타내는 바와 같이, 수지에 있어서의 착색제의 배합비로서, 예를 들어 0.15 중량% 로 하여, 종래에 비하여 색채를 옅게 하고 있다.
이 첨가량은 표 4 에 나타내는 바와 같이, 밀봉 수지 내에 첨가하는 착색료 (염료) 를 0.1∼0.3중량% 의 범위로 하는 것이, 실험에 의해, 필릿부 (6a·6b) 와 묘화 도포 마크 (6c) 의 경계의 시인성을 향상시킬 수 있음이 확인되었기 때문이다. 또, 착색료 (염료) 의 첨가량은 표 4 에 나타내는 바와 같이, 0.15∼0.20 중량% 의 범위로 하는 것이 보다 바람직하다.
착색료의 첨가량과 시인성의 관계
착색료의 첨가량 (중량%) 묘화 도포 마크와 필릿의 경계의 시인성
0.00 × (없음)
0.05 × (곤란)
0.10 △ (양호와 불량의 중간)
0.15 ○ (양호)
0.20 ○ (양호)
0.25 △ (양호와 불량의 중간)
0.30 △ (양호와 불량의 중간)
0.40 × (곤란)
0.50 × (곤란)
0.60 × (곤란)
0.80 × (곤란)
또, 본 실시형태에서는 표 3 에 나타내는 바와 같이, 그밖의 첨가제의 양이, 종래예의 0.2 중량% 에 비하여, 3.1 중량% 로 많아져 있다. 이 이유는 본 실시형태에서는 밀봉 수지의 점도 증가 억제책으로서, 밀봉 수지의 열경화 반응 개시제의 기능을 하는 경화 촉진제에, 점도 증가 억제 효과가 있는 것을 사용하고 있기 때문이다. 또, 경화 촉진제의 점도 증가 억제 수법으로서는 경화 촉진제의 성분을 캡슐에 스며들게 하여 저온 반응성을 억제화하는 타입이나, 경화 촉진제의 분자 구조의 조정에 의해 저온시에 있어서 반응을 억제한 타입을 사용하는 것이 바람직하다.
이와 같이, 본 실시형태의 반도체 장치 (10) 및 그 제조 방법에서는 COF 에 사용하는 밀봉 수지 재료에 대해서, 종래에 없는 저점도화에 의해 유동성을 향상시킨다. 그럼으로써, 이하의 것이 가능해진다.
즉, 수지의 충전 방법을, 종래의 반도체 칩 (4) 의 4 측면의 묘화 도포로부터, 장변의 1 변 묘화 도포로 변경할 수 있다. 이 결과, 수지 도포측에 대해서는 필릿부 (6a) 를 종래의 1.5 mm 에서 1.0 mm 이하로 억제할 수 있음과 함께, 수지 도포를 하지 않은 측에 대해서는 필릿부 (6b) 를 0.8 mm 이하로 억제할 수 있다.
또한, 수지의 묘화 도포를 4 측면의 묘화 도포로부터 1 측면의 묘화 도포로 함으로써, 수지 묘화 도포에 걸리는 택트 타임 (tact time) 을 단축시킬 수 있게 되고, 그 결과, 수지 도포 장치의 처리 능력의 향상이 가능해진다.
또한, 수지의 충전 방법을 반도체 칩 (4) 의 4 측면의 묘화 도포로부터 장변의 1 변 묘화 도포로 변경함으로써, 반도체 칩 (4) 과 플렉시블 배선 기판 (1) 의 간극에 언더 필 (6) 의 밀봉 수지를 충전할 때에 발생하는 생성 기포는, 수지가 유동하여 경화될 때까지의 동안에 밀봉 수지 외부로 빠지기 쉬워진다. 이 결과, 기포가 잔류하는 것을 방지할 수 있고, 칩 상에 발생하는 기포를 박멸할 수 있게 된다.
또한, 수지의 묘화 도포 마크 (6c) 의 수지 두께를 10μm 이하로 억제함으로써, 이 부분에서의 절곡 스트레스에 의한 수지 파손이나 수지 박리를 방지할 수 있게 된다. 이 결과, 종래에는 절곡할 수 없었던 묘화 도포 마크 (6c) 도 절곡할 수 있는 영역이 되어, 절곡 불가능한 수지 영역을 축소시킬 수 있게 된다. 또한, 그럼으로써, 반도체 장치 (10) 의 외형 사이즈는 종래에 비하여 보다 작게 할 수 있게 된다.
또한, 반도체 칩 (4) 의 밀봉 수지에 첨가하는 착색제의 적정화에 의해서, 필릿부 (6a·6b) 와 묘화 도포 마크 (6c) 의 시인성이 향상되어, 수지 영역 관리가 용이해진다.
〔실시예〕
상기 반도체 장치 (10) 를 제조하기 위해서, 밀봉 수지로서, 표 3 에 나타내는 바와 같이, 착색재를 0.15 중량% 를 함유시키고, 또한 25 ℃ 에 있어서 점도 400 mPa·s 의 것을 사용하여, 도 4(a) 에 나타내는 바와 같이, 반도체 칩 (4) 의 1 변측으로부터 노즐 (41) 에 의해 일정량을 도포하였다. 또, 수지를 도포할 때에는 반도체 칩 (4) 과 플렉시블 배선 기판 (1) 의 간극에 언더 필 (6) 의 수지의 유동성을 좋게 하기 위해서, 반도체 칩 (4) 을 히터를 이용하여 90 ℃ 로 예비 가열 (preheat) 한 곳에 수지를 도포하였다.
다음으로, 필릿부 (6a·6b) 및 묘화 도포 마크 (6c) 의 형상을 안정화시켜, 수지를 경화시키기 위해, 열풍 순환로 또는 원적외 히터를 이용하여 소정 온도로 승온시킨 경화로에, 수지가 경화되는 소정 시간 체류시켜 경화를 완료시켰다.
이 제조 방법에 의해 제조한 반도체 장치 (10) 의 마무리 치수치는 도 1(b) 에 나타내는 바와 같이, 묘화 도포 마크 (6c) 폭 A 는 0.43 mm, 필릿부 (6a) 의 반도체 칩 (4) 으로부터의 폭 B 는 0.92 mm, 필릿부 (6b) 의 반도체 칩 (4) 으로부터의 폭 C 는 0.55 mm, 반도체 칩 (4) 의 단변측의 필릿부는 반도체 칩 (4) 으로부터 0.59 mm 의 폭으로 되었다. 또한, 묘화 도포 마크 (6c) 의 수지 두께는 3μm 두께였다.
이상과 같이, 본 발명의 반도체 장치 및 그 제조 방법에서는 밀봉 수지는 점도가 25 ℃ 에 있어서 50∼600 mPa·s 인 것이 바람직하다.
그럼으로써, 플렉시블 배선 기판과 반도체 소자의 간극을 메우기 위해서 사용하는 밀봉 수지에 관해서, 종래에 없는 저점도화에 의해 유동성을 높일 수 있다. 이 때문에, 수지의 충전 방법을 반도체 소자의 4 측면의 묘화 도포로부터 장변의 1 변 묘화 도포로 변경할 수 있다.
또한, 이 결과, 반도체 소자 측면에 형성하는 반도체 소자 주변 충전부의 폭을 균일하게 하고, 또한 타방의 측면측의 반도체 소자 주변 충전부의 폭을 저감할 수 있다.
따라서, 반도체 소자의 보호에 사용하는 밀봉 수지 영역폭을 저감하여, 절곡 영역의 확대 및 소형화를 꾀할 수 있는 반도체 장치 및 그 제조 방법을 제공할 수 있다.
또, 반도체 소자와 플렉시블 배선 기판의 간극에 밀봉 수지를 충전할 때에 발생되는 생성 기포는, 수지가 유동하여 경화될 때까지의 동안에 밀봉 수지 외부로 빠지기 쉬워지므로, 기포가 잔류하는 것을 방지할 수 있다. 따라서, 밀봉 수지 상에 발생되는 기포를 박멸하여 반도체 장치의 품질을 향상시킬 수 있다.
또한, 본 발명의 반도체 장치 및 그 제조 방법에서는, 상기 밀봉 수지는 충전시의 온도가 60∼120 ℃ 인 것이 바람직하다. 또한, 밀봉 수지의 온도를 높일 때에는 반도체 소자를 가열하는 것이 바람직하다. 이것은 밀봉 수지측의 가열 방법에서는, 밀봉 수지의 경화가 진행되어, 수지 점도의 증점화가 진행됨으로써, 포트 라이프 (port life) 의 저하나 수지 도포 노즐이 막히는 문제로 인해, 작업성이 악화되기 때문이다.
이 결과, 수지의 점도를 될 수 있는 한 낮춰, 밀봉 수지의 유동성을 높일 수 있다. 또, 밀봉 수지의 온도를 높일 때에, 밀봉 수지를 가열한다면, 노즐로부터의 액 흘러내림이 발생될 우려가 있음과 함께, 밀봉 수지를 충전한 직후에 저온에 노출됨으로써 그 수지의 온도가 내려가고, 점도가 증가할 우려가 있다. 따라서, 밀봉 수지의 온도를 높일 때에는 반도체 소자를 가열하는 것이 바람직하다.
또한, 본 발명의 반도체 장치 및 그 제조 방법에서는, 상기 반도체 소자 보호용 밀봉 수지에는 0.10∼0.30 중량% 의 착색료가 첨가되어 있는 것이 바람직하다.
그럼으로써, 수지의 반도체 소자 주변 충전부와 묘화 도포 마크의 육안 검사에서의 식별을 용이하게 할 수 있어, 수지 영역 관리가 용이해진다.
*또한, 본 발명의 반도체 장치에서는, 상기 묘화 도포 마크는 상기 반도체 소자의 하나의 장변측에만 존재하는 것이 바람직하다.
또한, 본 발명의 반도체 장치의 제조 방법에서는, 상기 밀봉 수지를, 상기 반도체 소자의 하나의 장변측으로부터만 노즐로 묘화하여 충전하는 것이 바람직하다.
그럼으로써, 수지 묘화 도포에 걸리는 택트 타임을 단축시킬 수 있게 되어, 수지 도포 장치의 처리 능력의 향상을 꾀할 수 있다.
또한, 본 발명의 반도체 장치 및 그 제조 방법에서는, 상기 플렉시블 배선 기판은 필름 캐리어 테이프에 연속적으로 복수 형성되어 있음과 함께, 상기 반도체 소자는 상기 플렉시블 배선 기판에 각각 탑재되어 있는 것이 바람직하다.
그럼으로써, 테이프 캐리어형의 반도체 장치를 제공할 수 있다.
또한, 본 발명의 반도체 장치 및 그 제조 방법에서는, 상기 플렉시블 배선 기판에는 액정 표시 소자 및 주변 부품이 탑재된 액정 모듈이 접속되는 것이 바람직하다.
그럼으로써, 액정 표시 소자나 주변 부품이 탑재된 액정 모듈의 반도체 장치에 적용할 수 있다.
그리고, 발명의 상세한 설명의 항목에서 이루어진 구체적인 실시태양 또는 실시예는 어디까지나, 본 발명의 기술 내용을 밝히는 것으로, 그러한 구체예에만 한정하여 좁은 의미로 해석되어서는 안되며, 본 발명의 목적과 후술하는 특허청구범위 내에서, 여러 가지로 변경하여 실시할 수 있는 것이다.
반도체 소자의 보호에 사용하는 밀봉 수지 영역폭을 저감하여, 절곡 영역의 확대 및 반도체 장치 외형의 소형화를 꾀할 수 있는 반도체 장치 및 그 제조 방법을 제공하는 것이 가능해졌다.

Claims (14)

  1. 배선 패턴이 형성된 필름 형상의 플렉시블 배선 기판에 반도체 소자가 탑재된 반도체 장치로서,
    상기 플렉시블 배선 기판과 상기 반도체 소자의 간극에 그 반도체 소자 보호용 밀봉 수지가 충전되어 있음과 함께,
    상기 반도체 소자의 일 장변측을 노즐로 묘화하여 상기 밀봉 수지를 충전할 때에 생기는 반도체 소자 주변 충전부의 폭은, 상기 반도체 소자의 일 장변측의 노즐 도포측에서는 상기 반도체 소자로부터 1.0 mm 이하인 한편, 상기 반도체 소자의 일 장변측에 대향하는 장변측에서는 상기 반도체 소자로부터 0.8 mm 이하인 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 밀봉 수지는 점도가 25 ℃ 에 있어서 50∼600 mPa·s 인 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 밀봉 수지는 충전시의 온도가 60∼120 ℃ 인 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 반도체 소자 보호용 밀봉 수지에는 0.10∼0.30 중량% 의 착색료가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서,
    상기 플렉시블 배선 기판은 필름 캐리어 테이프에 연속적으로 복수로 형성되어 있음과 함께,
    상기 반도체 소자는 상기 플렉시블 배선 기판에 각각 탑재되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제 1 항에 있어서,
    상기 플렉시블 배선 기판에는 액정 표시 소자 및 주변 부품이 탑재된 액정 모듈이 접속되는 것을 특징으로 하는 반도체 장치.
  7. 배선 패턴이 형성된 필름 형상의 플렉시블 배선 기판에 반도체 소자가 탑재된 반도체 장치의 제조 방법으로서,
    상기 플렉시블 배선 기판과 상기 반도체 소자의 간극에 그 반도체 소자 보호용 밀봉 수지를 충전하는 단계와,
    상기 반도체 소자의 일 장변측을 노즐로 묘화하여 상기 밀봉 수지를 충전할 때에 생기는 반도체 소자 주변 충전부의 폭을, 상기 반도체 소자의 일 장변측의 노 즐 도포측에서는 상기 반도체 소자로부터 1.0 mm 이하로 하는 한편, 상기 반도체 소자의 일 장변측에 대향하는 장변측에서는 상기 반도체 소자로부터 0.8 mm 이하로 하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 7 항에 있어서,
    상기 밀봉 수지의 수지 점도를 25 ℃ 에 있어서 50∼600 mPa·s 로 하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 7 항에 있어서,
    상기 밀봉 수지의 충전시에 있어서의 수지 온도를 60∼120 ℃ 로 하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 9 항에 있어서,
    상기 밀봉 수지의 충전시에 있어서의 수지 온도를 높일 때에, 상기 반도체 소자를 가열하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 7 항에 있어서,
    상기 밀봉 수지에, 0.10∼0.30 중량% 의 착색료를 첨가하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 삭제
  13. 제 7 항에 있어서,
    상기 플렉시블 배선 기판을 필름 캐리어 테이프에 연속적으로 복수로 형성하는 단계와,
    상기 반도체 소자를 상기 플렉시블 배선 기판에 각각 탑재하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제 7 항에 있어서,
    상기 플렉시블 배선 기판에, 액정 표시 소자 및 주변 부품이 탑재된 액정 모듈이 접속되는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020070065751A 2005-02-02 2007-06-29 반도체 장치 및 그 제조 방법 KR100784743B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00027056 2005-02-02
JP2005027056A JP2006216720A (ja) 2005-02-02 2005-02-02 半導体装置及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020060009916A Division KR100786047B1 (ko) 2005-02-02 2006-02-02 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070082073A KR20070082073A (ko) 2007-08-20
KR100784743B1 true KR100784743B1 (ko) 2007-12-13

Family

ID=36755650

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020060009916A KR100786047B1 (ko) 2005-02-02 2006-02-02 반도체 장치 및 그 제조 방법
KR1020070065751A KR100784743B1 (ko) 2005-02-02 2007-06-29 반도체 장치 및 그 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020060009916A KR100786047B1 (ko) 2005-02-02 2006-02-02 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7768136B2 (ko)
JP (1) JP2006216720A (ko)
KR (2) KR100786047B1 (ko)
CN (1) CN100530612C (ko)
TW (1) TWI296428B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100385A (ja) 2004-09-28 2006-04-13 Rohm Co Ltd 半導体装置
US11842972B2 (en) 2004-09-28 2023-12-12 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
JP2007227558A (ja) * 2006-02-22 2007-09-06 Nec Electronics Corp 半導体装置の製造装置及び半導体装置の製造方法
JP4366611B2 (ja) 2006-09-13 2009-11-18 セイコーエプソン株式会社 半導体装置の製造方法
JP5353153B2 (ja) * 2007-11-09 2013-11-27 パナソニック株式会社 実装構造体
US8701267B2 (en) * 2010-11-05 2014-04-22 Authentec, Inc. Method of making a finger sensor package
CN102738014B (zh) * 2011-04-14 2013-08-28 颀中科技（苏州）有限公司 覆晶封装方法
TWI692108B (zh) * 2013-04-10 2020-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20160022603A (ko) 2014-08-20 2016-03-02 삼성전기주식회사 플립칩 패키지 및 그 제조 방법
CN107567186B (zh) * 2017-08-28 2020-04-24 维沃移动通信有限公司 一种贴装方法和电路板
CN111370322B (zh) * 2020-03-24 2022-04-01 江苏海莱新创医疗科技有限公司 将片或板状电子元器件密封的固定于基体上的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260790A (ja) * 1999-03-08 2000-09-22 Citizen Watch Co Ltd 半導体装置の製造方法
JP2001127216A (ja) * 1999-10-29 2001-05-11 Sharp Corp 樹脂封止型半導体装置およびこれを用いた液晶表示モジュール
JP2003174045A (ja) * 2001-12-07 2003-06-20 Seiko Instruments Inc 半導体素子の実装方法、及び、表示装置の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2875122B2 (ja) * 1992-11-20 1999-03-24 株式会社東芝 リ−ド・キャリア
JP3332555B2 (ja) 1993-12-17 2002-10-07 株式会社東芝 半導体装置およびその製造方法
EP0644587B1 (en) * 1993-09-01 2002-07-24 Kabushiki Kaisha Toshiba Semiconductor package and fabrication method
KR100194130B1 (ko) * 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
JP3246826B2 (ja) 1994-03-30 2002-01-15 株式会社東芝 半導体パッケージ
JPH08153830A (ja) 1994-11-29 1996-06-11 Toshiba Corp 半導体装置およびその製造方法
JP3569025B2 (ja) * 1995-04-24 2004-09-22 東芝電子エンジニアリング株式会社 半導体装置、およびそれを用いた電子装置
CA2266314A1 (en) * 1997-07-24 1999-02-04 Loctite Corporation Thermosetting resin compositions useful as underfill sealants
TW565728B (en) 1997-10-15 2003-12-11 Sharp Kk Tape-carrier-package semiconductor device and a liquid crystal panel display using such a device as well as a method for testing the disconnection thereof
JPH11345834A (ja) 1998-06-01 1999-12-14 Matsushita Electric Ind Co Ltd 半導体素子とそれを用いた半導体装置の製造方法および半導体装置
JP3674675B2 (ja) 1999-03-17 2005-07-20 信越化学工業株式会社 フリップチップ型半導体装置用アンダーフィル材
US6372839B1 (en) 1999-03-17 2002-04-16 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device underfill
US6211320B1 (en) * 1999-07-28 2001-04-03 Dexter Corporation Low viscosity acrylate monomers formulations containing same and uses therefor
US6632893B2 (en) 1999-05-28 2003-10-14 Henkel Loctite Corporation Composition of epoxy resin, cyanate ester, imidazole and polysulfide tougheners
US6352881B1 (en) * 1999-07-22 2002-03-05 National Semiconductor Corporation Method and apparatus for forming an underfill adhesive layer
JP2001220428A (ja) 2000-02-08 2001-08-14 Nitto Denko Corp 半導体装置および半導体装置実装体ならびに修復方法
JP3554533B2 (ja) * 2000-10-13 2004-08-18 シャープ株式会社 チップオンフィルム用テープおよび半導体装置
JP3858705B2 (ja) 2001-01-29 2006-12-20 宇部興産株式会社 Ｃｏｆ実装用アンダ−フィル材および電子部品
TWI229929B (en) * 2001-01-29 2005-03-21 Ube Industries Underfill material for COF mounting and electronic components
JP4730501B2 (ja) 2001-08-16 2011-07-20 信越化学工業株式会社 液状エポキシ樹脂組成物及びこれを用いた半導体装置
JP2004221319A (ja) 2003-01-15 2004-08-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004349343A (ja) 2003-05-20 2004-12-09 Seiko Epson Corp 半導体装置の製造方法および電子デバイスの製造方法
JP2005026447A (ja) 2003-07-02 2005-01-27 Sumitomo Bakelite Co Ltd 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260790A (ja) * 1999-03-08 2000-09-22 Citizen Watch Co Ltd 半導体装置の製造方法
JP2001127216A (ja) * 1999-10-29 2001-05-11 Sharp Corp 樹脂封止型半導体装置およびこれを用いた液晶表示モジュール
JP2003174045A (ja) * 2001-12-07 2003-06-20 Seiko Instruments Inc 半導体素子の実装方法、及び、表示装置の製造方法

Also Published As

Publication number Publication date
TW200636883A (en) 2006-10-16
KR20060088844A (ko) 2006-08-07
TWI296428B (en) 2008-05-01
JP2006216720A (ja) 2006-08-17
CN1862792A (zh) 2006-11-15
CN100530612C (zh) 2009-08-19
US20060170085A1 (en) 2006-08-03
US7768136B2 (en) 2010-08-03
KR100786047B1 (ko) 2007-12-17
KR20070082073A (ko) 2007-08-20

Similar Documents

Publication Publication Date Title
KR100784743B1 (ko) 반도체 장치 및 그 제조 방법
TWI283076B (en) IC chip package structure and underfill process
US7454831B2 (en) Method for mounting an electronic element on a wiring board
US8035202B2 (en) Electronic device having a wiring substrate
KR100382759B1 (ko) 이방성 도전 접착제를 이용한 반도체 장치의 실장 방법
KR100692171B1 (ko) 반도체 디바이스, 디스플레이 모듈, 및 반도체 디바이스의제조 방법
US8269322B2 (en) Tape wiring substrate and tape package using the same
US20080067661A1 (en) Resin wiring substrate, and semiconductor device and laminated semiconductor device using the same
EP1096565B1 (en) Sealed-by-resin type semiconductor device and liquid crystal display module including the same
KR100518643B1 (ko) 반도체장치 및 그 제조방법, 인쇄 마스크
TW540256B (en) Circuit board and method of manufacturing the same, and display apparatus
US20120119358A1 (en) Semicondiuctor package substrate and method for manufacturing the same
KR100863443B1 (ko) 이방성 전도성 페이스트 및 이를 적용한 플라즈마디스플레이 패널 장치
JP5022756B2 (ja) 半導体チップの実装方法
JP4702370B2 (ja) 回路モジュールの製造方法
JP2967080B1 (ja) 半導体装置の実装体の製造方法
JP4648294B2 (ja) 電極接合方法及び電極接合構造体
KR20030011825A (ko) 플립 칩 실장 방법
JP2005175020A (ja) 配線基板、電子回路素子およびその製造方法、並びに表示装置
JP2008177617A (ja) 半導体装置及びその製造方法
JP2008270676A (ja) 半導体装置およびその製造方法
JPH06224256A (ja) 半導体装置
JP3032111B2 (ja) 表示装置の実装構造
JPH08181239A (ja) フリップチップ実装用回路基板
JP2000252324A (ja) 半導体パッケージおよび半導体パッケージ製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141201

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee