CN1862792A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1862792A
CN1862792A CNA2006100068353A CN200610006835A CN1862792A CN 1862792 A CN1862792 A CN 1862792A CN A2006100068353 A CNA2006100068353 A CN A2006100068353A CN 200610006835 A CN200610006835 A CN 200610006835A CN 1862792 A CN1862792 A CN 1862792A
Authority
CN
China
Prior art keywords
mentioned
semiconductor element
resin
sealing resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100068353A
Other languages
English (en)
Other versions
CN100530612C (zh
Inventor
福田和彦
丰泽健司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1862792A publication Critical patent/CN1862792A/zh
Application granted granted Critical
Publication of CN100530612C publication Critical patent/CN100530612C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种半导体装置及其制造方法。在COF等的半导体装置中，在形成了配线图案的膜状的挠性配线基板上搭载有半导体芯片。在挠性配线基板与半导体元件的缝隙之间填充有用于保护半导体芯片的密封树脂。在用喷嘴描画半导体芯片的长边侧并填充密封树脂时形成的描画涂敷痕迹的树脂的宽度为0.1～1.0mm，而且，描画涂敷痕迹的树脂的厚度小于或等于10μm。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种在挠性配线基板上搭载、键合半导体元件的被称为COF(薄膜覆晶：Chip On Film)的半导体装置。
本发明能够适用于被称为COF(Chip On Film)的、连接配线图案和电极而构成的带载封装型的半导体装置及其制造方法，其中，该配线图案是被形成在挠性膜上的配线图案，该电极是被形成于半导体元件的用于连接外围电路的电极，另外，至少安装了一个前述半导体元件。作为该COF的用途，有这样一种液晶驱动器，即，在挠性配线基板上搭载了作为半导体元件的液晶驱动器IC的液晶驱动器。
此外，除有源矩阵型液晶显示模块以及诸如上述液晶显示模块等的液晶显示模块之外，上述半导体装置还可以用于电泳型显示器、旋转球(Twist Ball)型显示器、使用了精细的棱镜膜(Prism Film)的反射型显示器、使用了数字反射镜器件等的光调制元件的显示器。另外，上述半导体装置还可以用于作为发光元件而使用了有机EL发光元件、无机EL发光元件、LED(发光二极管：Light Emitting Diode)等发光亮光为可变的元件的显示器、场致发射显示器(FED)、等离子显示器。
背景技术
近年来，随着液晶驱动器的大输出化的进展，搭载液晶驱动器的挠性配线基板的配线图案的细间距(Fine Pitch)化得以较快地发展。此外，随着半导体装置的轻、薄、短、小化，包括半导体元件的保护树脂部分在内，挠性配线基板的尺寸在进一步缩小。
现在，在液晶驱动器IC的安装中，与TCP(带载封装：Tape Carrier Package)相比较而言，COF(Chip On Film)能够实现配线图案的细间距化，而且，能耐比较容易地得到挠曲位置，所以，COF方式已经成为主流。
以下，介绍上述COF的安装方法。
首先，如图8(a)和图8(b)所示，在由聚酰亚胺构成的挠性膜101a上形成由铜构成的配线图案102、103，如图9所示，键合已形成了突起电极105的半导体芯片104。
接着，为了保护半导体芯片104，在半导体芯片104与挠性配线基板101之间填充底充胶(Underfill)106的密封树脂，并通过加热处理使该密封树脂硬化。
在填充底充胶106的密封树脂时，如图10(a)和图10(b)所示，从喷嘴141排出一定量的密封树脂，按照由半导体芯片104的形状所决定的描画图案，将该密封树脂从半导体芯片104的侧面注入半导体芯片104与挠性配线基板101之间。密封树脂借助于毛细管现象而流入半导体芯片104与挠性配线基板101之间的所有空间，从而在半导体芯片104的侧面形成均匀的焊角(Fillet)部分106a、106b。然后，如图8(a)所示，按照用户所要求的形状109对挠性膜101a进行裁断，从而如图8(b)所示那样地完成单个的COF半导体装置110。
另外，在排出底充胶106的密封树脂时所用的描画图案取决于所使用的树脂的流动性。因此，要在半导体芯片104与挠性配线基板101的缝隙间均匀地填充树脂并在半导体104的侧面形成均匀的焊角部分106a、106b，只能从半导体芯片104的侧面填充树脂。此外，存在这样的问题，即：在描画涂敷密封树脂后留下的描画涂敷痕迹106c的树脂厚度为大于或等于30～50μm，树脂的残留比较明显。
为了顺应半导体装置的轻、薄、短、小化，不仅半导体芯片的尺寸的缩小化是必不可少的，而且，包括半导体芯片的树脂区域在内的部分的尺寸的缩小化也不可或缺。
也就是说，COF半导体装置具有能够比较容易地得到挠曲位置的优势。关于这一点，由于树脂区域为不能挠曲的区域，所以，最好尽量使该树脂区域形成得较小。即，如果勉强使树脂密封部分挠曲，则密封树脂会产生裂纹，或者，密封树脂从挠性基板上脱落。
但是，在上述现有的半导体装置及其制造方法中存在下述的问题，即：因底充胶106的形成而产生的焊角部分106a、106b和描画涂敷痕迹106c的区域较大，这些较大的树脂区域的存在是一种与挠曲区域毫不相干的机构设计，所以，成了通过使制品挠曲来实现小型化的制约。如图10(b)所示，半导体芯片104周围的焊角部分106a、106b的自半导体芯片104起的宽度相同。此外，如图9所示，描画涂敷痕迹106c的树脂厚度为大于或等于30～50μm，因此，该描画涂敷痕迹106c也成为不能挠曲的部分。
另一方面，在配线图案102、103实现了细间距化的挠性配线基板101中，相邻的配线图案102与102之间、以及配线图案103与103之间的电绝缘阻抗成了影响可靠性的最大因素。所以，如图11所示，在为了保护半导体芯片104而将底充胶106的密封树脂填充至半导体芯片104与挠性配线基板101之间时会发生气泡151、152，如果在树脂流动并硬化之前该气泡151、152还没有被排出到密封树脂外部而是继续残留在半导体芯片104上、突起电极105、配线图案102与102之间以及配线图案103与103之间，则会在突起电极105、配线图案102与102之间以及配线图案103与103之间产生空隙。当来自外部的水分或者树脂中的残留离子进入并集聚在该空隙时，就会发生下述的问题，即：在该部分中容易发生迁移(Migration)，从而导致端子间的电绝缘阻抗降低。
另外，由于现有的密封树脂的黏度较高，所以，其流动性较差，如果不对半导体芯片104的四个侧面进行描画涂敷，则会如图12所示那样地导致焊角不均匀，即，仅仅存在焊角部分106a，而不存在上述焊角部分106b。其结果将会产生下述问题，即：配线图案102、103的露出部分未得到填充，从而导致发生质量缺陷。
此外，在日本国专利申请公开特开2003-174045号公报(公开日：2003年6月20日)中，为了防止发生上述底充胶的空隙，而将黏度约为1000cp(1000mPa·s)、25℃的密封树脂加热至50℃并将其黏度降低至250cp(1000mPa·s)，填充该树脂，填充后放置120秒钟(填序工序)，然后，将已被加温至140～200℃的工具放置于挠性配线基板1的表面并加热5秒钟(脱泡工序)。但是，密封树脂的填充本身是沿着半导体芯片的四角或外周来进行的。另外，由于25℃的密封树脂的黏度高达1000mPa·s，所以，其流动性较差，虽然采取了将密封树脂加热至50℃并降低其黏度的措施，但是，如果密封树脂的加热时间变长，则会存在下述问题，即：发生硬化反应，树脂黏度上升，流动性降低，树脂的适用期(Plt Life)变短，可加工性降低。
发明内容
本发明的目的在于提供一种可望减小用于保护半导体元件的密封树脂区域的宽度，并实现半导体装置外形的小型化的半导体装置及其制造方法。
为了实现上述目的，本发明的半导体装置是一种在形成了配线图案的膜状的挠性配线基板上搭载有半导体元件的诸如COF等的半导体装置，其中，在上述挠性配线基板与半导体元件的缝隙之间填充有用于保护该半导体元件的密封树脂，而且，在用喷嘴描画上述半导体元件的至少长边侧并填充上述密封树脂时形成的描画涂敷痕迹的树脂的宽度为0.1～1.0mm，而且，该描画涂敷痕迹的树脂的厚度小于或等于10μm。
为了实现上述目的，本发明的半导体装置的制造方法是一种在形成了配线图案的膜状的挠性配线基板上搭载有半导体元件的诸如COF等的半导体装置的制造方法，该制造方法包括：在上述挠性配线基板与半导体元件的缝隙之间填充用于保护该半导体元件的密封树脂的步骤；以及将在用喷嘴描画上述半导体元件的至少长边侧并填充上述密封树脂时所形成的描画涂敷痕迹的树脂的宽度设定为0.1～1.0mm，而且，将该描画涂敷痕迹的树脂的厚度设定为小于或等于10μm的步骤。另外，所述描画涂敷痕迹是指，被涂敷的密封树脂在挠性配线基板与半导体元件的缝隙之间流动、硬化后残留于被涂敷了密封树脂的位置的树脂。
在现有技术中，由于密封树脂的黏度较高，所以，在填充密封树脂时形成的描画涂敷痕迹的树脂的厚度为大于或等于30～50μm，该描画涂敷痕迹不是挠曲的对象。
对此，在本发明中，将在用喷嘴描画半导体元件的长边侧并填充上述密封树脂时所形成的描画涂敷痕迹的树脂的宽度设定为0.1～10mm，而且，将该描画涂敷痕迹的树脂的厚度设定为小于或等于10μm。
如上所述，通过将树脂的描画涂敷痕迹的树脂厚度控制在小于或等于10μm，能够防止在该部分中因挠曲应力而发生的树脂断裂或者树脂剥离。其结果，在现有技术中不能进行挠曲的描画涂敷痕迹也成为可挠曲区域，能够缩小不可挠曲的树脂区域。另外，由此，能够将半导体装置的外形尺寸即非挠曲的部分设定得比现有技术的尺寸小。
因此，能够提供一种可望减小用于保护半导体元件的密封树脂区域的宽度，扩大挠曲区域并实现半导体装置外形的小型化的半导体装置及其制造方法。
此外，为了实现上述目的，本发明的半导体装置是一种在形成了配线图案的膜状的挠性配线基板上搭载有半导体元件的半导体装置，其中，在上述挠性配线基板与半导体元件的缝隙之间填充有用于保护该半导体元件的密封树脂，而且，关于在用喷嘴描画上述半导体元件的一个长边侧并填充上述密封树脂时形成的半导体元件周边填充部分的宽度，在上述半导体元件的一个长边侧的喷嘴涂敷侧，自半导体元件起，为小于或等于1.0mm，而在与上述半导体元件的上述一个长边侧相对的另一长边侧，自半导体元件起，为小于或等于0.8mm。
另外，为了实现上述目的，本发明的半导体装置的制造方法是一种在形成了配线图案的膜状的挠性配线基板上搭载有半导体元件的半导体装置的制造方法，该制造方法包括：在上述挠性配线基板与半导体元件的缝隙之间填充有用于保护该半导体元件的密封树脂的步骤：以及对在用喷嘴描画上述半导体元件的一个长边侧并填充上述密封树脂时形成的半导体元件周边填充部分的宽度进行下述设定的步骤，即，在上述半导体元件的一个长边侧的喷嘴涂敷侧，自半导体元件起，为小于或等于1.0mm，而在与上述半导体元件的上述一个长边侧相对的另一长边侧，自半导体元件起，为小于或等于0.8mm。
在现有技术中，由于密封树脂的密度较高，所以，只能从半导体元件的4个侧面填充密封树脂，其结果，不能够将半导体元件周边填充部分的自半导体元件起的宽度设定为小于或等于1.0mm。
对此，在本发明中，将半导体元件周边填充部分的宽度设定为下述，即，在半导体元件的一个长边侧的喷嘴涂敷侧，自半导体元件起，为小于或等于1.0mm，而在与上述半导体元件的上述一个长边侧相对的另一长边侧，自半导体元件起，为小于或等于0.8mm。
之所以能够对半导体元件周边填充部分的宽度进行上述设定，是因为：借助于现有技术中未曾有过的密封树脂的低黏度化，来提高密封树脂的流动性，其结果，得以将树脂的填充方法从半导体元件的4侧面的描画涂敷变更为沿长边进行的1侧面描画涂敷。因此，特别是在与半导体元件的一个长边侧相对的另一长边侧，自半导体元件起，设定为小于或等于0.8mm，从而，能够大幅度地减小了半导体元件周边填充部分的宽度。
由此，可以缩小在现有技术中不能进行挠曲的树脂区域，能够将半导体装置的外形尺寸即非挠曲的部分设定得比现有技术的尺寸小。
本发明的其他目的、特征和优点在以下的描述中会变得十分明了。此外，以下参照附图来明确本发明的优点。
附图说明
图1(a)表示本发明的半导体装置的一个实施方式，是图2(b)的X-X线的剖面图。图1(b)是上述半导体装置的密封树脂的焊角部分和描画涂敷痕迹的树脂的平面图。
图2(a)是表示在挠性膜上连续形成了多个半导体装置的平面图，图2(b)是表示从上述挠性膜切出的单个的半导体装置的平面图。
图3(a)是表示液晶显示面板和PW基板被连接至上述半导体装置的液晶模块的平面图，图3(b)是图3(a)的Y-Y线的剖面图。
图4(a)是表示在上述半导体装置的制造工序中填充密封树脂的方法的平面图，图4(b)是表示已被填充的密封树脂的焊角部分和描画涂敷痕迹的平面图。
图5是表示上述密封树脂的加热温度(预热)和流动性的关系的图表。
图6是表示上述密封树脂的加热温度(预热)和树脂黏度的关系的图表。
图7(a)是表示上述密封树脂的树脂黏度和描画涂敷痕迹的树脂厚度的关系的图表，图7(b)是表示描画涂敷痕迹的剖面图。
图8(a)是表示现有技术中在挠性膜上连续形成了多个半导体装置的平面图，图8(b)是表示从上述挠性膜切出的单个的半导体装置的平面图。
图9是图8(b)的X-X线的剖面图。
图10(a)是表示在上述半导体装置的制造工序中填充密封树脂的方法的平面图，图10(b)是表示已被填充的密封树脂的焊角部分和描画涂敷痕迹的平面图。
图11是表示在已被填充的密封树脂中发生了气泡的半导体装置的剖面图。
图12是表示在填充密封树脂后，由于缺失一个焊角部分，导致内部配线图案被露出的半导体装置的剖面图。
具体实施方式
下面，根据图1至图7来说本发明的一个实施方式。
如图2(a)、图2(b)所示，本实施方式的半导体装置10是COF(Chip On Film)方式的半导体装置。即，上述COF具有挠性基膜(Flexible-Film-Based)的构造，是在上述挠性膜1a上形成配线图案2、3、从而形成挠性配线基板1后，搭载了作为半导体元件的半导体芯片4的半导体装置10。在该COF中，半导体芯片4被直接安装在挠性膜1a上。
上述配线图案2、3，例如，可以在铜(Cu)上电镀锡(Sn)来构成。但是，并不限于此，例如，还可以在铜(Cu)上电镀金(Au)来构成，或者，也可以仅由铜(Cu)构成。
如图1(a)所示，在上述半导体芯片4上设置有由金(Au)构成的凸点电极(Bump Electrode)5。并且，连接该凸点电极5和上述配线图案2、3，从而使两者电连接。
另外，在半导体装置10的、除挠性配线基板1上的配线图案2、3和半导体芯片4之外的部分上涂敷有由绝缘性材料构成的阻焊层7。由此，可以防止因导电性杂质直接附着在配线图案2、3上所导致的短路。
进而，在半导体装置10中，在键合了凸点电极5与挠性配线基板1上的配线图案2、3之后，在半导体芯片4与挠性配线基板1之间形成的缝隙以及半导体芯片4的外周填充由树脂构成的底充胶6。由此，可望提高半导体装置10的抗湿性和机械强度。在填充该底充胶6时，当在半导体芯片4与挠性配线基板1之间形成的缝隙中填充底充胶6时，该底充胶6借助于毛细管现象而渗出到半导体芯片4的周边。渗出到该半导体芯征4的周边的底充胶6被称为焊角部分6a、6b。此外，也如图1(b)所示，在该填充该底充胶6时，在借助于后述的喷嘴41注入树脂的区域中残留有涂敷痕迹。该涂敷痕迹被称为描画涂敷痕迹6c。
如图2(a)所示，在挠性膜1a中，连续地设置有多个上述半导体装置10。因此，如图2(a)所示，按照用户所希望的形状9对挠性膜1a进行裁断，从而如图2(b)所示那样地得到一个半导体装置10，在该半导体装置10中，半导体芯片4被搭载至挠性配线基板1。
另外，如图2(a)所示，在挠性膜1a的两侧设置有作为输送用输送孔部分的输送孔(Sprocket Hole)8。因此，使未图示的突起物通过该输送孔，从而能够输送挠性膜1a。借此，可以通过流水作业来制造半导体装置10。
在本实施方式中，例如，如图3(a)、图3(b)所示，完成后的半导体装置10被安装至作为显示模块的液晶模块20，并被用于驱动液晶显示面板21。
即，液晶显示模块20是如图3(a)、图3(b)所示那样地将半导体装置10安装至由TFT(Thin Film Transistor：薄膜晶体管)基板21a及滤色片基板21b构成的液晶显示面板21而构成的。另外，在上述半导体装置的与液晶显示面板21相反的一侧，安装有作为电路基板PW(Printed Wiring：印制线路)基板30。在将上述半导体装置10安装至上述液晶显示面板21和PW基板30时，利用各向异性导电粘结剂(ACF：AnisotropicConductive Film)11将上述半导体装置10粘结到液晶显示面板21和PW基板30，从而使其电连接。该各向异性导电粘结剂11是厚度为15～45μm的粘性膜，在该粘性膜中分散了直径为3～15μm的导电粒子。由于导电粒子被分散在膜中，所以，各向异性导电粘结剂11本身是绝缘物。通过将该各向异性导电粘结剂11夹持在电路图案之间，并进行加热、加压，能够使上下的电极之间导通，使相邻的电极之间绝缘，并同时进行上下的粘结。
这里，关于由上述结构的COF构成的半导体装置10，详细说明本实施方式的特征性的制造方法以及利用该制造方法制造的特征性的结构。
首先，在制造半导体装置10时，如图1(a)、图2(a)和图2(b)所示，在由聚酰亚胺构成的挠性膜1a上形成垫垒金属层2a、3a和铜(Cu)膜2b、3b，通过蚀刻该由铜(Cu)构成的膜来进行图案的形成。进而，通过在其上实施电镀锡(Sn)2c、3c来形成配线图案2、3。接着，为了保护配线图案2、3，而对除半导体芯片搭载部分以及连接液晶面板21、PW基板30的端子部分之外的部分涂敷阻焊层7，并使其干燥、硬化，从而制作带载膜。之后，将形成了凸点电极5的半导体芯片4键合到该带载膜上。该键合的工序被称为“内部引线键合(ILB)”。
接着，在内部引线键合之后，为了保护半导体芯片4，而在半导体芯片4与挠性配线基板1之间填充底充胶6的密封树脂，并通过加热处理使得密封树脂硬化。在填充底充胶6的密封树脂时，如图4(a)和图4(b)所示，按照由半导体芯片4的形状所决定的描画图案，从喷嘴41排出一定量的密封树脂并将该密封树脂从半导体芯片4的长边一侧注入半导体芯片4与挠性配线基板1之间。密封树脂借助于毛细管现象而流入半导体芯片4与挠性配线基板1之间的所有空间，从而在半导体芯片4的侧面形成均匀的焊角部分6a、6b。然后，进行最后的测试，并完成COF半导体装置10的安装。
在排出底充胶106的密封树脂时所用的描画图案取决于所使用的树脂的流动性。因此，要在半导体芯片4与挠性配线基板1的缝隙间均匀地填充树脂并在半导体4的侧面形成均匀的焊角部分6a、6b，根据现有技术，只能从半导体芯片4的4个侧面来填充树脂。
此外，存在这样的问题，即：在描画涂敷树脂后留下的描画涂敷痕迹6c的树脂厚度为大于或等于30～50μm，树脂的残留比较明显。
因此，在本实施方式中，首先，通过将底充胶6所使用的树脂的在填充时的黏度设定为50～600mPa·s，来提高其流动性。
即，如表1所示，将密封树脂的黏度设定成在25℃时为50～600mPa·s，使得密封树脂具有良好的填充性能。另外，当密封树脂的黏度大于或等于800mPa·s时，容易产生气泡或未得到填充的部分。此外，在上述密封树脂黏度50～600mPa·s的范围内，50～200mPa·s的范围存在喷嘴41发生滴液的倾向，所以，需要在涂敷装置侧设置防止滴液的机构。在这一点上，如果预先设定成在25℃时为300～900mPa·s的范围，则具有良好的可加工性。另外，通过对半导体芯片4进行加热，则可望进一步降低黏度，从而提高其流动性。基于此，在本实施方案中，作为综合评价，密封树脂密度最为优选的是，在25℃时为300～900mPa·s的范围。
(表1)密封树脂黏度与填充性能及树脂涂敷的可加工性的关系(25℃时的黏度)
  密封树脂黏度mpa.s   综合评价   密封树脂的填充性能   树脂涂敷的可加工性
  50   △   ○良好   △(发生喷嘴滴液)
  100   △   ○良好   △(发生喷嘴滴液)
  200   △   ○良好   △(发生喷嘴滴液)
  300   ○   ○良好   ○良好
  400   ○   ○良好   ○良好
  500   ○   ○良好   ○良好
  600   ○   ○良好   ○良好
  700   △   ○～△良好   ○良好
  800   △   △(产生气泡)   ○良好
  900   △   △(产生气泡)   ○良好
  1000   ×   △(产生气泡)   △(排出量不稳定)
  1100   ×   ×(发生未填充部分)   ×(排出量不稳定)
  1200   ×   ×(发生未填充部分)   ×(排出量不稳定)
  1300   ×   ×(发生未填充部分)   ×(排出量不稳定)
另外，在本实施方式中，在用喷嘴41涂敷树脂时，预加热(预热)半导体芯片4，在树脂被加热至60～120℃的状态下进行树脂的填充。此处，由于半导体芯片4与挠性配线基板1之间的缝隙较窄，所以底充胶6的量比较少，因此，可考虑在涂敷树脂后将底充胶6的树脂温度迅速地升温至半导体芯片4的温度。
这里，之所以对半导体芯片4实施预热，如图5、图6所示，是为了通过对树脂进行加热，使该树脂的黏度降低，从而提高树脂的流动性的缘故。在本实施方式中，半导体芯片4的预热温度优选使用流动性效果最好的60～120℃的范围。另外，如果将树脂温度进一步升高至比120℃还要高的高温，则由于密封树脂的剧烈的热硬化和增粘，将难以提高树脂的流动性。基于此观点，使之进一步升温到比120℃还要高的高温并不理想。
这里，在本实施方式中，还存在另外一个使树脂温度升高的理由。即，作为密封树脂，一般使用环氧树脂类树脂，在一般情况下，在常温常压(25℃、1个大气压)下，该环氧树脂类树脂的黏度为大于或等于700mPa·s。因此，在常温常压(25℃、1个大气压)下难以得到填充性能良好的产品。基于此，即使在常温常压(25℃、1个大气压)下黏度较高，但通过提高树脂的温度，可以降低其黏度，从而能够容易地提高其填充性能。
此外，在现有技术中，如图10(a)所示，为了保护半导体芯片104，只能按照半导体芯片104的形状，从半导体芯片104的4个侧面，用喷嘴141排出一定量的密封树脂并将该密封树脂注入半导体芯片104与挠性配线基板101之间。但是，在本实施方式中，通过降低所使用的树脂的黏度来提高其流动性，从而，如图4(a)所示，变更为仅从半导体芯片4的1个长边侧进行描画涂敷。
与现有技术中在4个侧面进行树脂的填充的情况比较而言，根据上述的从1个长边侧进行的描画涂敷，在将底充胶6的密封树脂填充至半导体芯片4与挠性配线基板1之间时所发生的气泡比较容易在树脂硬化之前被排出。即，气泡从未由喷嘴41进行树脂涂敷的侧面排出到外部，因此，能够防止气泡的残留。
另外，如图1(b)所示，通过变更为仅从半导体芯片4的1个长边侧来描画涂敷密封树脂，可以将描画涂敷痕迹6c的宽度A设定为0.1～10mm，例如，为0.43mm。可以将焊角部分6a的自半导体芯片4起的宽度B设定为小于或等于1.0mm，例如为0.92mm。可以将焊角部分6b的自半导体芯片4起的宽度C设定为小于或等于0.8mm，例如为0.55mm。此外，半导体芯片4的短边侧的焊角部分的自半导体芯片4的宽度例如为0.59mm。另外，描画涂敷痕迹6c的树脂厚度为3μm。
其结果为，图4(b)所示的(横向树脂区域(焊角部分6a、6b+描画涂敷痕迹6c)+半导体芯片宽度)Wb1变得比现有技术的图10(b)所示的(横向树脂区域+半导体芯片宽度)Wa1小。另外，图4(b)所示的(纵向树脂区域)Wb2b变得比现有技术的图10(b)所示的(纵向树脂区域)Wa2小。
此外，在本实施方式中，通过特别地提高密封树脂的流动性，使描画涂敷痕迹6c的树脂厚度形成得较薄。即，如图7(a)、图7(b)所示，在现有密封树脂中，其黏度较高，大于或等于900mPa·s，因此，描画涂敷痕迹106c的树脂厚度较厚，大于或等于20μm。但是，在本实施方式中，将树脂黏度控制成在25℃时为50～600mPa·s，而且，在填充树脂时，将半导体芯片4预热加热至60℃～120℃并使其黏度降低到比25℃时的黏度还要低，从而，可以较容易地使描画涂敷痕迹6c的树脂厚度形成得较薄，为小于或等于10μm。
如表2所示，在现有技术的密封树脂中，存在这样的问题，即，在使描画涂敷痕迹6c挠曲时，会产生树脂裂缝。但是，在本实施方式中，树脂厚度已经变得极薄，为小于或等于10μm，所以，具有即使挠曲描画涂敷痕迹也不会产生树脂裂痕的特征。由此，能够缩小在现有技术中不能施加挠曲应用(Flexing Stress)的区域。
(表2)描画涂敷痕迹的树脂厚度与被挠曲时树脂发生裂缝的情况的关系
  描画涂敷痕迹的树脂厚度(10μm)   被挠曲时树脂发生裂缝的情况
  3   ○无
  5   ○无
  10   ○无
  20   ○～△无、纹
  30   △纹
  40   △纹
  50   △～×裂缝
  100   ×裂缝
在现有技术中，由于描画涂敷痕迹106c不能被挠曲，所以，需要提高该描画涂敷痕迹106c的密封树脂区域的可识别性。因此，在现有技术中，作为被添加在密封树脂内的着色剂(染料)，如表3的现有技术例所示，需要在0.3～0.5wt％的范围内添加着色剂来加深色彩，从而清楚地表示描画涂敷痕迹106c。即，如表3所示，现有技术的树脂中的着色剂的混合比例如为0.5wt％。
(表3)密封树脂的混合物比
  实施例(wt％)   现有技术例
 环氧树脂+硬化剂   96.75   99.3
 着色剂(染料)   0.15   0.5
 其他添加剂   3.1   0.2
 合计   100   100
对此，在本实施方式中，由于描画涂敷痕迹6c的厚度较小，所以，即使是描画涂敷痕迹6c，也能够进行挠曲。但是，为了明确树脂厚度大于或等于30μm的较厚的焊角部分6a、6b与树脂厚度小于或等于10μm的较薄的描画涂敷痕迹6c，需要提高其可识别性。
因此，在本实施方式中，如表3所示，作为树脂中的着色剂的混合比，例如将其设定为0.15wt％，与现有技术相比而言，其色彩变得较淡。
关于上述添加量，如表4所示，将被添加在密封树脂内的着色剂(染料)设定为0.1～0.3wt％的范围。通过实验已经确认：能够提高焊角部分6a、6b与描画涂敷痕迹6c之间的边界的可识别性。另外，如表4所示，着色剂(染料)的添加量优选0.15～0.20wt％的范围。
(表4)着色剂的添加量与可识别性的关系
  着色剂的添加量(wt％)   描画涂敷痕迹与焊角的边界的可识别性
  0.00   ×(无)
  0.05   ×(困难)
  0.10   △(好与差之间)
  0.15   ○(良好)
  0.20   ○(良好)
  0.25   △(好与差之间)
  0.30   △(好与差之间)
  0.40   ×(困难)
  0.50   ×(困难)
  0.60   ×(困难)
  0.80   ×(困难)
另外，在本实施方式中，如表3所示，与现有技术例的0.2wt％相比较而言，其他添加剂的量变多，达到3.1wt％。其理由为下述，即，为了抑制密封树脂的黏度增加，起着密封树脂的热硬化反应开始剂的作用的硬化促进剂采用了具有抑制黏度增加的效果的硬化促进剂。此外，作为抑制硬化促进剂的黏度增加的方法，优选的是，使硬化促进剂的成分渗入膜盒(Capsule)从而来抑制低温反应性的类型，或者，通过调整硬化促进剂的分子构造从而在低温时抑制反应的类型。
如上所述，在本实施方式的半导体装置10及其制造方法中，关于COF所使用的密封树脂材料，借助于现有技术中从未有过的低黏度化，来提高其流动性。由此，能够实现下述效果。
即，将树脂的填充方法从现有技术的半导体芯片4的4个侧面的描画涂敷变更为1个长边侧的描画涂敷。其结果为，关于涂敷树脂的一侧，能够将焊角部分6a从现有技术的1.5mm控制在小于或等于1.0mm，而且，关于未涂敷树脂的一侧，能够将焊角部分6b控制在小于或等于0.8mm。
此外，通过将树脂的描画涂敷从4个侧面的描画涂敷变更为1个侧面的描画涂敷，可以缩短树脂描画涂敷所需的单件产品生产时间(Tact Time)，其结果，能够提高树脂涂敷装置的处理能力。
另外，将树脂的填充方法从半导体芯片4的4个侧面的描画涂敷变更为1个长边侧的描画涂敷，由此，在将底充胶6的密封树脂填充到半导体芯片4与挠性配线基板1的缝隙之间时所产生的气泡就比较容易在树脂硬化之前被排出到密封树脂外部。其结果，能够防止气泡的残留，并能够杜绝在芯片上产生的气泡。
此外，通过将树脂的描画涂敷痕迹6c的树脂厚度控制在小于或等于10μm，能够防止在该部分中因挠曲应力而发生的树脂断裂或者树脂剥离。其结果，在现有技术中不能进行挠曲的描画涂敷痕迹6c也成为可挠曲区域，能够缩小不可挠曲的树脂区域。由此，能够将半导体装置10的外形尺寸设定得比现有技术的尺寸小。
另外，通过在半导体芯片4的密封树脂中适当而合理地添加着色剂，可提高焊角部分6a、6b与描画涂敷痕迹6c之间的可识别性，从而易于对树脂区域进行管理。
(实施例)
为了制造上述半导体装置10，如表3所示，使用其中含有0.15wt％着色剂、并且在25℃时黏度为400Pa·s的密封树脂，并如图4(a)所示，用喷嘴41从半导体芯片4的一边侧进行了一定量的涂敷。另外，在进行树脂的涂敷时，为了使底充胶6的树脂在半导体芯片4与挠性配线基板1之间具有良好的流动性，在用加热器将半导体芯片预加热(预热)至90℃后，进行了树脂的涂敷。
接着，为了使焊角部分6a、6b和描画涂敷痕迹6c的形状稳定化，并使树脂硬化，而使上述半导体装置10在硬化炉中停留预定时间，从而完成硬化，其中，用热风循环炉或远红外加热器使该硬化炉升温至预定的温度，所述预定时间是树脂硬化的时间。
通过上述制造方法制造的半导体装置10的最终尺寸值为下述，即，如图1(b)所示，描画涂敷痕迹6c的宽度A为0.43mm，焊角部分6a的自半导体芯片4起的宽度B为0.92mm，焊角部分6b的自半导体芯片4起的宽度C为0.55mm，半导体芯片4的短边侧的焊角部分的自半导体芯片4起的宽度为0.59mm。另外，描画涂敷痕迹6c的树脂厚度为3μm。
如上所述，在本发明的半导体装置及其制造方法中，密封树脂的黏度优选的是，在25℃时为50～600mPa·s。
通过上述，借助于现有技术中从未有过的低黏度化，能够提高用于填充挠性配线基板与半导体元件之间的缝隙的密封树脂的流动性。从而，能够将树脂的填充方法从半导体元件的4个侧面的描画涂敷变更为1个长边侧的描画涂敷。
其结果，在半导体元件的侧面形成的半导体元件周边填充部分的宽度得以实现均匀化，而且，能够减小另一侧面的半导体元件周边填充部分的宽度。
因此，能够提供一种可望减小用于保护半导体元件的密封树脂区域的宽度，扩大挠曲区域并实现小型化的半导体装置及其制造方法。
进而，在将密封树脂填充到半导体元件与挠性配线基板的缝隙之间时所产生的气泡比较容易在树脂硬化之前被排出到密封树脂外部，所以，能够防止气泡的残留。因此，能够杜绝在密封树脂中产生的气泡，从而提高半导体装置的质量。
另外，在本发明的半导体装置及其制造方法中，上述密封树脂在填充时的温度优选在60～120℃。此外，在提高密封树脂的温度时，优选的是，对半导体元件进行加热。其理由为下述，即，在加热密封树脂的方法中，随着密封树脂的硬化，树脂黏度增大，由此导致适用期缩短、树脂涂敷喷嘴发生堵塞，这些问题将造成可加工性的恶化。
其结果，能够尽可能地降低树脂的黏度，从而提高密封树脂的流动性。另外，如果在提高密封树脂的温度时对密封树脂进行加热，则可能发生喷嘴滴液，而且，由于在刚填充了密封树脂后就将其放置于低温条件下，可能会导致该树脂的温度降低，从而使树脂的黏度增大。所以，在提高密封树脂的温度时，优选的是，对半导体元件进行加热。
另外，在本发明的半导体装置及其制造方法中，优选的是，在用于保护上述半导体元件的密封树脂中添加0.1～0.30wt％的着色剂。
由此，能够比较容易通过肉眼观测来识别树脂的半导体元件周边填充部分和描画涂敷痕迹，从而易于进行树脂区域的管理。
此外，在本发明的半导体装置中，优选的是，上述描画涂敷痕迹仅存在于上述半导体元件的一个长边侧。
另外，在本发明的半导体装置的制造方法中，优选的是，仅从上述半导体元件的一个长边侧用喷嘴来描画并填充上述密封树脂。
通过上述，可以缩短树脂描画涂敷所需的单件产品生产时间，从而，可望提高树脂涂敷装置的处理能力。
另外，在本发明的半导体装置及其制造方法中，优选的是，在薄膜载带(Film CarrierTape)上连续形成多个上述挠性配线基板，并且，上述半导体元件被分别搭载于上述挠性配线基板。
由此，能够提供一种带载式的半导体装置。
另外，在本发明的半导体装置及其制造方法中，优选的是，搭载了液晶显示元件及外围部件的液晶模块被连接至上述挠性配线基板。
因此，本发明适用于搭载了液晶显示元件及外围部件的液晶模块的半导体装置。
以上，对本发明进行了详细的说明，上述具体实施方式或实施例仅仅是揭示本发明的技术内容的示例，本发明并不限于上述具体示例，不应对本发明进行狭义的解释，可在本发明的精神和权利要求的范围内进行各种变更来实施之。

Claims (17)

1.一种半导体装置，其中，半导体元件被搭载至形成了配线图案的膜状的挠性配线基板，其特征在于：
在上述挠性配线基板与半导体元件的缝隙之间填充有用于保护该半导体元件的密封树脂；
在用喷嘴描画上述半导体元件的至少长边侧并填充上述密封树脂时形成的描画涂敷痕迹的树脂的宽度为0.1～1.0mm，而且，该描画涂敷痕迹的树脂的厚度小于或等于10μm。
2.一种半导体装置，其中，半导体元件被搭载至形成了配线图案的膜状的挠性配线基板，其特征在于：
在上述挠性配线基板与半导体元件的缝隙之间填充有用于保护该半导体元件的密封树脂；
关于在用喷嘴描画上述半导体元件的一个长边侧并填充上述密封树脂时形成的半导体元件周边填充部分的宽度，在上述半导体元件的一个长边侧的喷嘴涂敷侧，自半导体元件起，为小于或等于1.0mm；而在与上述半导体元件的上述一个长边侧相对的另一长边侧，自半导体元件起，为小于或等于0.8mm。
3.根据权利要求1或2所述的半导体装置，其特征在于：
上述密封树脂的黏度在25℃时为50～600mPa·s。
4.根据权利要求1或2所述的半导体装置，其特征在于：
上述密封树脂在填充时的温度为60～120℃。
5.根据权利要求1或2所述的半导体装置，其特征在于：
在用于保护上述半导体元件的密封树脂中添加0.10～0.30wt％的着色剂。
6.根据权利要求1所述的半导体装置，其特征在于：
上述描画涂敷痕迹仅存在于上述半导体元件的一个长边侧。
7.根据权利要求1或2所述的半导体装置，其特征在于：
在薄膜载带上连续形成有多个上述挠性配线基板，并且，上述半导体元件被分别搭载于上述挠性配线基板。
8.根据权利要求1或2所述的半导体装置，其特征在于：
搭载了液晶显示元件及外围部件的液晶模块被连接至上述挠性配线基板。
9.一种半导体装置的制造方法，在该半导体装置中，半导体元件被搭载至形成了配线图案的膜状的挠性配线基板，该制造方法的特征在于，包括：
在上述挠性配线基板与半导体元件的缝隙之间填充用于保护该半导体元件的密封树脂的步骤；以及
将在用喷嘴描画上述半导体元件的至少长边侧并填充上述密封树脂时所形成的描画涂敷痕迹的树脂的宽度设定为0.1～1.0mm，而且，将该描画涂敷痕迹的树脂的厚度设定为小于或等于10μm的步骤。
10.一种半导体装置的制造方法，在该半导体装置中，半导体元件被搭载至形成了配线图案的膜状的挠性配线基板，该制造方法的特征在于，包括：
在上述挠性配线基板与半导体元件的缝隙之间填充用于保护该半导体元件的密封树脂的步骤；以及
对在用喷嘴描画上述半导体元件的一个长边侧并填充上述密封树脂时形成的半导体元件周边填充部分的宽度进行下述设定的步骤，即，在上述半导体元件的一个长边侧的喷嘴涂敷侧，自半导体元件起，为小于或等于1.0mm，而在与上述半导体元件的上述一个长边侧相对的另一长边侧，自半导体元件起，为小于或等于0.8mm。
11.根据权利要求9或10所述的半导体装置的制造方法，其特征在于：
包括将上述密封树脂的黏度设定成在25℃时为50～600mPa·s的步骤。
12.根据权利要求9或10所述的半导体装置的制造方法，其特征在于：
包括将上述密封树脂在填充时的树脂温度设定为60～120℃的步骤。
13.根据权利要求12所述的半导体装置的制造方法，其特征在于：
包括在提高上述密封树脂的填充时的树脂温度时，对半导体元件进行加热的步骤。
14.根据权利要求9或10所述的半导体装置的制造方法，其特征在于：
包括在上述密封树脂中添加0.10～0.30wt％的着色剂的步骤。
15.根据权利要求9或10所述的半导体装置的制造方法，其特征在于：
包括仅从上述半导体元件的一个长边侧用喷嘴来描画并填充上述密封树脂的步骤。
16.根据权利要求9或10所述的半导体装置的制造方法，其特征在于，包括：
在薄膜载带上连续形成多个上述挠性配线基板的步骤；以及
在上述挠性配线基板上分别搭载上述半导体元件的步骤。
17.根据权利要求9或10所述的半导体装置的制造方法，其特征在于：
包括将搭载了液晶显示元件及外围部件的液晶模块连接至上述挠性配线基板的步骤。
CNB2006100068353A 2005-02-02 2006-02-05 半导体装置及其制造方法 Expired - Fee Related CN100530612C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005027056A JP2006216720A (ja) 2005-02-02 2005-02-02 半導体装置及びその製造方法
JP2005027056 2005-02-02

Publications (2)

Publication Number Publication Date
CN1862792A true CN1862792A (zh) 2006-11-15
CN100530612C CN100530612C (zh) 2009-08-19

Family

ID=36755650

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100068353A Expired - Fee Related CN100530612C (zh) 2005-02-02 2006-02-05 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US7768136B2 (zh)
JP (1) JP2006216720A (zh)
KR (2) KR100786047B1 (zh)
CN (1) CN100530612C (zh)
TW (1) TWI296428B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738014A (zh) * 2011-04-14 2012-10-17 颀中科技（苏州）有限公司 覆晶封装方法
CN107567186A (zh) * 2017-08-28 2018-01-09 维沃移动通信有限公司 一种贴装方法和电路板
CN111370322A (zh) * 2020-03-24 2020-07-03 江苏海莱新创医疗科技有限公司 将片或板状电子元器件密封的固定于基体上方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11842972B2 (en) 2004-09-28 2023-12-12 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
JP2006100385A (ja) 2004-09-28 2006-04-13 Rohm Co Ltd 半導体装置
JP2007227558A (ja) * 2006-02-22 2007-09-06 Nec Electronics Corp 半導体装置の製造装置及び半導体装置の製造方法
JP4366611B2 (ja) 2006-09-13 2009-11-18 セイコーエプソン株式会社 半導体装置の製造方法
JP5353153B2 (ja) * 2007-11-09 2013-11-27 パナソニック株式会社 実装構造体
US8701267B2 (en) 2010-11-05 2014-04-22 Authentec, Inc. Method of making a finger sensor package
TWI611582B (zh) * 2013-04-10 2018-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20160022603A (ko) 2014-08-20 2016-03-02 삼성전기주식회사 플립칩 패키지 및 그 제조 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2875122B2 (ja) * 1992-11-20 1999-03-24 株式会社東芝 リ−ド・キャリア
EP0644587B1 (en) 1993-09-01 2002-07-24 Kabushiki Kaisha Toshiba Semiconductor package and fabrication method
JP3332555B2 (ja) 1993-12-17 2002-10-07 株式会社東芝 半導体装置およびその製造方法
KR100194130B1 (ko) 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
JP3246826B2 (ja) 1994-03-30 2002-01-15 株式会社東芝 半導体パッケージ
JPH08153830A (ja) 1994-11-29 1996-06-11 Toshiba Corp 半導体装置およびその製造方法
JP3569025B2 (ja) 1995-04-24 2004-09-22 東芝電子エンジニアリング株式会社 半導体装置、およびそれを用いた電子装置
WO1999005196A1 (en) 1997-07-24 1999-02-04 Loctite Corporation Thermosetting resin compositions useful as underfill sealants
TW565728B (en) 1997-10-15 2003-12-11 Sharp Kk Tape-carrier-package semiconductor device and a liquid crystal panel display using such a device as well as a method for testing the disconnection thereof
JPH11345834A (ja) 1998-06-01 1999-12-14 Matsushita Electric Ind Co Ltd 半導体素子とそれを用いた半導体装置の製造方法および半導体装置
JP2000260790A (ja) 1999-03-08 2000-09-22 Citizen Watch Co Ltd 半導体装置の製造方法
US6372839B1 (en) 1999-03-17 2002-04-16 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device underfill
JP3674675B2 (ja) 1999-03-17 2005-07-20 信越化学工業株式会社 フリップチップ型半導体装置用アンダーフィル材
US6211320B1 (en) * 1999-07-28 2001-04-03 Dexter Corporation Low viscosity acrylate monomers formulations containing same and uses therefor
US6632893B2 (en) 1999-05-28 2003-10-14 Henkel Loctite Corporation Composition of epoxy resin, cyanate ester, imidazole and polysulfide tougheners
US6352881B1 (en) * 1999-07-22 2002-03-05 National Semiconductor Corporation Method and apparatus for forming an underfill adhesive layer
JP3441412B2 (ja) 1999-10-29 2003-09-02 シャープ株式会社 樹脂封止型半導体装置およびこれを用いた液晶表示モジュール
JP2001220428A (ja) 2000-02-08 2001-08-14 Nitto Denko Corp 半導体装置および半導体装置実装体ならびに修復方法
JP3554533B2 (ja) 2000-10-13 2004-08-18 シャープ株式会社 チップオンフィルム用テープおよび半導体装置
JP3858705B2 (ja) 2001-01-29 2006-12-20 宇部興産株式会社 Ｃｏｆ実装用アンダ−フィル材および電子部品
KR100928124B1 (ko) 2001-01-29 2009-11-24 우베 고산 가부시키가이샤 Ｃｏｆ 실장용 언더필재 및 전자부품
JP4730501B2 (ja) 2001-08-16 2011-07-20 信越化学工業株式会社 液状エポキシ樹脂組成物及びこれを用いた半導体装置
JP3730166B2 (ja) 2001-12-07 2005-12-21 セイコーインスツル株式会社 半導体素子の実装方法、及び、表示装置の製造方法
JP2004221319A (ja) 2003-01-15 2004-08-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004349343A (ja) 2003-05-20 2004-12-09 Seiko Epson Corp 半導体装置の製造方法および電子デバイスの製造方法
JP2005026447A (ja) 2003-07-02 2005-01-27 Sumitomo Bakelite Co Ltd 半導体装置および半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738014A (zh) * 2011-04-14 2012-10-17 颀中科技（苏州）有限公司 覆晶封装方法
CN102738014B (zh) * 2011-04-14 2013-08-28 颀中科技（苏州）有限公司 覆晶封装方法
CN107567186A (zh) * 2017-08-28 2018-01-09 维沃移动通信有限公司 一种贴装方法和电路板
CN107567186B (zh) * 2017-08-28 2020-04-24 维沃移动通信有限公司 一种贴装方法和电路板
CN111370322A (zh) * 2020-03-24 2020-07-03 江苏海莱新创医疗科技有限公司 将片或板状电子元器件密封的固定于基体上方法
CN111370322B (zh) * 2020-03-24 2022-04-01 江苏海莱新创医疗科技有限公司 将片或板状电子元器件密封的固定于基体上的方法

Also Published As

Publication number Publication date
TWI296428B (en) 2008-05-01
KR100784743B1 (ko) 2007-12-13
KR100786047B1 (ko) 2007-12-17
KR20070082073A (ko) 2007-08-20
US20060170085A1 (en) 2006-08-03
JP2006216720A (ja) 2006-08-17
TW200636883A (en) 2006-10-16
CN100530612C (zh) 2009-08-19
US7768136B2 (en) 2010-08-03
KR20060088844A (ko) 2006-08-07

Similar Documents

Publication Publication Date Title
CN1862792A (zh) 半导体装置及其制造方法
CN1250663C (zh) 具有增强粘度的各向异性导电粘合剂及使用它的粘接方法和集成电路封装件
TWI290361B (en) Semiconductor device, display module, and manufacturing method of semiconductor device
CN1605903A (zh) 各向异性导电材料体、显示设备、用于制造该显示设备的方法以及导电构件
CN1779971A (zh) 半导体装置及其制造方法
CN1790651A (zh) 芯片集成基板的制造方法
CN1340851A (zh) 电子器件及其制造方法
JP2004306015A (ja) パターンの形成方法及びパターン形成装置、デバイスの製造方法、導電膜配線、電気光学装置、並びに電子機器
CN1338775A (zh) 半导体装置及其制造方法、电路基板以及电子装置
CN1967832A (zh) 布线基板及使用该布线基板的半导体器件
CN1722420A (zh) 半导体装置
CN1670578A (zh) 电光学装置用面板及其制造方法、电光学装置及电子设备
CN1846303A (zh) 利用液体注塑制造电子元件的方法
CN1835222A (zh) 半导体器件及其制造方法
CN1571117A (zh) 表面处理方法、表面处理装置、表面处理基板及光电装置
CN108847439B (zh) 一种发光二极管的封装方法及发光二极管
CN1741272A (zh) 有源矩阵基板及其制造方法、电光装置以及电子机器
CN1700467A (zh) 半导体器件
CN1770957A (zh) 配线图案的形成方法、多层配线基板的制法和电子设备
CN1185231A (zh) 半导体单元的封装体、其封装方法及其封装材料
JP2002271014A (ja) 電子部品の実装方法
CN1722934A (zh) 布线形成方法
JP2004221319A (ja) 半導体装置の製造方法
CN1584673A (zh) 电子部件安装体的制造方法
KR101630769B1 (ko) 방열 반도체 칩 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090819

Termination date: 20160205