JP4366611B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4366611B2
JP4366611B2 JP2006248324A JP2006248324A JP4366611B2 JP 4366611 B2 JP4366611 B2 JP 4366611B2 JP 2006248324 A JP2006248324 A JP 2006248324A JP 2006248324 A JP2006248324 A JP 2006248324A JP 4366611 B2 JP4366611 B2 JP 4366611B2
Authority
JP
Japan
Prior art keywords
locus
nozzle
connection
direction change
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006248324A
Other languages
English (en)
Other versions
JP2008071883A (ja
Inventor
茂久 多次見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006248324A priority Critical patent/JP4366611B2/ja
Priority to US11/854,597 priority patent/US7687321B2/en
Publication of JP2008071883A publication Critical patent/JP2008071883A/ja
Application granted granted Critical
Publication of JP4366611B2 publication Critical patent/JP4366611B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Description

本発明は、半導体装置の製造方法に関する。
半導体チップを配線基板にフェースダウンボンディングし、半導体チップと配線基板の間にアンダーフィル材を充填することが知られている。従来、アンダーフィル材は、ノズルの先端から供給しており、半導体チップの上に乗り上げないようにアンダーフィル材を供給することが難しかった。
特開平７−１０６３５８号公報には、フェースダウンボンディング及びアンダーフィル材の充填（特に、樹脂流動性の向上）について記載されているが、半導体チップの上に乗り上げないようにアンダーフィル材を供給することは記載されていない。
特開平７−１０６３５８号公報
本発明は、半導体チップの上に乗り上げないようにアンダーフィル材を供給することを目的とする。
（１）本発明に係る半導体装置の製造方法は、
配線基板にフェースダウンボンディングされた半導体チップの周囲でノズルを移動させ、前記ノズルからアンダーフィル材を連続的に供給して、前記配線基板と前記半導体チップの間に前記アンダーフィル材を充填することを含み、
前記半導体チップの前記配線基板との対向面の輪郭は複数の辺から構成された多角形であり、
前記ノズルの移動軌跡は、前記辺の両端から、前記辺となす角が直角となるように引いた一対の線分の範囲内にある直線軌跡と、隣同士の前記直線軌跡を接続する方向転換軌跡と、が連続し、
前記ノズルの移動方向において前記方向転換軌跡よりも上流に位置する前記直線軌跡は、前記方向転換軌跡に直接接続する接続軌跡と、前記接続軌跡が介在することで下流側の前記方向転換軌跡に直接接続しない非接続軌跡と、を含み、
前記方向転換軌跡では、前記ノズルを前記接続軌跡よりも速く移動させるか、もしくは前記接続軌跡と同じ速度で移動させ、
前記方向転換軌跡において前記ノズルを前記接続軌跡よりも速く移動させるとき、前記接続軌跡では、前記ノズルを前記非接続軌跡と同じ速度で移動させるか、もしくは前記非接続軌跡よりも速く移動させ、
前記方向転換軌跡において前記ノズルを前記接続軌跡と同じ速度で移動させるとき、前記接続軌跡では、前記ノズルを前記非接続軌跡よりも速く移動させる。本発明によれば、前記直線軌跡の非接続軌跡では、前記方向転換軌跡よりも、前記ノズルを遅く移動させる、言い換えると方向転換軌跡でノズルを速く移動させるので、方向転換軌跡ではアンダーフィル材の供給量を減らすことができる。方向転換軌跡は、半導体チップの角部に対応しており、従来、角部で最もアンダーフィル材が半導体チップに乗り上げることが多かったが、本発明によって、半導体チップの上に乗り上げないようにアンダーフィル材を供給することができる。
（２）この半導体装置の製造方法において、
前記接続軌跡では、前記非接続軌跡よりも、前記ノズルを速く移動させてもよい。
（３）この半導体装置の製造方法において、
前記接続軌跡と前記方向転換軌跡では、前記ノズルを同じ速度で移動させてもよい。
以下、本発明の実施の形態について図面を参照して説明する。
図１は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。本実施の形態では、半導体チップ１０及び配線基板２０を使用する。半導体チップ１０は、複数の電極１２を有する。電極１２は、アルミニウム等からなるパッドと、その上に配置された金等からなるバンプから構成されている。電極１２は、半導体チップ１０に作り込まれた、図示しない集積回路に電気的に接続されている。半導体チップ１０の電極１２が形成された面（配線基板２０との対向面）の輪郭は複数の辺から構成された多角形（例えば矩形）である。
配線基板２０は、樹脂等からなる基板（例えばフレキシブル基板）２２と、基板２２の一方の面に形成された銅などの金属からなる配線パターン２４と、を有する。基板２２には、その一部を除いて、樹脂からなる保護層（ソルダレジスト等）２６が形成されている。保護層２６は、配線パターン２４を、その一部を除いて覆っている。基板２２の保護層２６からの露出領域に、配線パターン２４の保護層２６からの露出部が位置している。基板２２の、保護層２６からの露出領域であって配線パターン２４が保護層２６から露出している領域には、貫通穴は形成されていない。
本実施の形態では、半導体チップ１０を配線基板２０にフェースダウンボンディングする。そして、電極１２及び配線パターン２４を接合する。接合は、金属接合（ろう接・固相拡散接合）によって行ってもよい。基板２２の半導体チップ１０と対向する領域には貫通穴が形成されていない。フェースダウンボンディングされた半導体チップ１０と基板２２との間には隙間があいている。この隙間にアンダーフィル材３０を充填する。
アンダーフィル材３０は、ノズル３２から供給する。半導体チップ１０の周囲でノズル３２を移動させ、ノズル３２からアンダーフィル材３０を連続的に供給する。ノズル３２は、半導体チップ１０から間隔をあけて移動させる。ノズル３２は、半導体チップ１０の平面形状が矩形である場合、少なくともその二辺以上（二辺、三辺又は四辺）の周囲を移動させる。つまり、ノズル３２は、Ｌ字状、コ字状、ロ字状を描くように移動させる。ノズル３２からのアンダーフィル材３０の供給速度は一定である。こうして、配線基板２０と半導体チップ１０の間にアンダーフィル材３０を充填する。
図２は、ノズルの移動軌跡を説明する図である。ノズル３２の移動軌跡は、半導体チップ１０の平面形状の相似形状の少なくとも一部を描く。ノズル３２の移動軌跡は、半導体チップ１０の角部に隣接する領域も通る。ノズルの移動軌跡は、半導体チップ１０の辺の両端から、この辺に対して直角となるように引いた一対の線分Ｌ，Ｌの範囲内にある直線軌跡４０と、隣同士の直線軌跡４０を接続するために方向を変える方向転換軌跡５０と、が連続している。直線軌跡４０は、半導体チップ１０の辺と平行であってもよい。
アンダーフィル材３０の供給は、直線軌跡４０から開始する。最初の直線軌跡４０は、図２に示すように線分Ｌ，Ｌの範囲内の途中を始点としてもよいし、変形例として、線分Ｌ上の点から開始してもよい。また、アンダーフィル材３０の供給は、直線軌跡４０で終了する。最後の直線軌跡４０は、図２に示すように線分Ｌ上の点で終わってもよいし、変形例として、線分Ｌ，Ｌの範囲内の途中を終点としてもよい。
直線軌跡４０は、ノズル３２の移動方向において下流側の方向転換軌跡５０に直接接続する接続軌跡４２と、接続軌跡４２が介在することで下流側の方向転換軌跡５０に直接接続しない非接続軌跡４４と、を含む。ただし、図２に示すように、最後の直線軌跡４０は、それよりも下流に方向転換軌跡５０がないので、接続軌跡４２を有しない。
本実施の形態では、方向転換軌跡５０では、直線軌跡４０の少なくとも方向転換軌跡５０の手前（例えば接続軌跡４２）を除く部分（例えば非接続軌跡４４）よりも、ノズル３２を速く移動させる（Ｖ１＜Ｖ３）。例えば、方向転換軌跡５０での速度Ｖ３は、非接続軌跡４４での速度Ｖ１の１．３〜２倍である。あるいは、方向転換軌跡５０では、直線軌跡４０の全体よりも、ノズル３２を速く移動させてもよい（Ｖ１＜Ｖ３，Ｖ２＜Ｖ３）。
こうすることで、方向転換軌跡５０ではアンダーフィル材３０の供給量を減らすことができる。方向転換軌跡５０は、半導体チップ１０の角部に対応しており、この角部で最もアンダーフィル材３０が半導体チップ１０に乗り上げることが多かったが、本実施の形態によれば、半導体チップ１０の上に乗り上げないようにアンダーフィル材３０を供給することができる。なお、アンダーフィル材３０は、半導体チップ１０上に乗り上げなければ、半導体チップ１０の側面に接触してその上面よりも盛り上がって設けてもよい。
なお、接続軌跡４２及び非接続軌跡４４でのノズル３２の速度は同じであってもよい（Ｖ１＝Ｖ２）が、接続軌跡４２では、非接続軌跡４４よりも、ノズル３２を速く移動させてもよい（Ｖ１＜Ｖ２）。接続軌跡４２及び方向転換軌跡５０でのノズル３２の移動速度を同じにしてもよい（Ｖ２＝Ｖ３）。方向転換軌跡５０では、接続軌跡４２よりも、ノズル３２を速く移動させてもよい（Ｖ２＜Ｖ３）。
保護層２６のアンダーフィル材３０に対する親和性を低くすることで、保護層２６がアンダーフィル材を弾いて、半導体チップ１０と配線基板２０との隙間にアンダーフィル材３０を流入させやすい。以上のプロセスを含む方法によって、半導体装置を製造することができる。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。 図２は、ノズルの移動軌跡を説明する図である。
符号の説明
１０…半導体チップ、 １２…電極、 ２０…配線基板、 ２２…基板、 ２４…配線パターン、 ２６…保護層、 ３０…アンダーフィル材、 ３２…ノズル、 ４０…直線軌跡、 ４２…接続軌跡、 ４４…非接続軌跡、 ５０…方向転換軌跡

Claims (3)

  1. 配線基板にフェースダウンボンディングされた半導体チップの周囲でノズルを移動させ、前記ノズルからアンダーフィル材を連続的に供給して、前記配線基板と前記半導体チップの間に前記アンダーフィル材を充填することを含み、
    前記半導体チップの前記配線基板との対向面の輪郭は複数の辺から構成された多角形であり、
    前記ノズルの移動軌跡は、前記辺の両端から、前記辺となす角が直角となるように引いた一対の線分の範囲内にある直線軌跡と、隣同士の前記直線軌跡を接続する方向転換軌跡と、が連続し、
    前記ノズルの移動方向において前記方向転換軌跡よりも上流に位置する前記直線軌跡は、前記方向転換軌跡に直接接続する接続軌跡と、前記接続軌跡が介在することで下流側の前記方向転換軌跡に直接接続しない非接続軌跡と、を含み、
    前記方向転換軌跡では、前記ノズルを前記接続軌跡よりも速く移動させるか、もしくは前記接続軌跡と同じ速度で移動させ、
    前記方向転換軌跡において前記ノズルを前記接続軌跡よりも速く移動させるとき、前記接続軌跡では、前記ノズルを前記非接続軌跡と同じ速度で移動させるか、もしくは前記非接続軌跡よりも速く移動させ、
    前記方向転換軌跡において前記ノズルを前記接続軌跡と同じ速度で移動させるとき、前記接続軌跡では、前記ノズルを前記非接続軌跡よりも速く移動させる半導体装置の製造方法。
  2. 請求項１に記載された半導体装置の製造方法において、
    前記接続軌跡では、前記非接続軌跡よりも、前記ノズルを速く移動させる半導体装置の製造方法。
  3. 請求項２に記載された半導体装置の製造方法において、
    前記接続軌跡と前記方向転換軌跡では、前記ノズルを同じ速度で移動させる半導体装置の製造方法。
JP2006248324A 2006-09-13 2006-09-13 半導体装置の製造方法 Expired - Fee Related JP4366611B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006248324A JP4366611B2 (ja) 2006-09-13 2006-09-13 半導体装置の製造方法
US11/854,597 US7687321B2 (en) 2006-09-13 2007-09-13 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006248324A JP4366611B2 (ja) 2006-09-13 2006-09-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008071883A JP2008071883A (ja) 2008-03-27
JP4366611B2 true JP4366611B2 (ja) 2009-11-18

Family

ID=39170212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006248324A Expired - Fee Related JP4366611B2 (ja) 2006-09-13 2006-09-13 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7687321B2 (ja)
JP (1) JP4366611B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4971243B2 (ja) * 2008-05-15 2012-07-11 新光電気工業株式会社 配線基板
JP5783670B2 (ja) * 2009-08-11 2015-09-24 武蔵エンジニアリング株式会社 液体材料の塗布方法、塗布装置およびプログラム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2637684B2 (ja) 1993-09-29 1997-08-06 松下電器産業株式会社 半導体装置の封止方法
JPH1050769A (ja) 1996-07-30 1998-02-20 Toshiba Corp 半導体パッケージの製造装置および製造方法
US6379484B2 (en) * 1996-07-30 2002-04-30 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor package
JP2006216720A (ja) 2005-02-02 2006-08-17 Sharp Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2008071883A (ja) 2008-03-27
US7687321B2 (en) 2010-03-30
US20080064146A1 (en) 2008-03-13

Similar Documents

Publication Publication Date Title
TWI429032B (zh) 封裝基板
KR101548428B1 (ko) 랜딩 패드에 의하여 중첩되는 임베디드 금속 트레이스를 구비한 기판을 갖는 패키지
JP4740765B2 (ja) 半導体装置及びその製造方法
US8810029B2 (en) Solder joint flip chip interconnection
JP4438006B2 (ja) 半導体装置及び半導体装置の製造方法
TWI241675B (en) Chip carrier for semiconductor chip
WO2006132130A1 (ja) 半導体装置、基板および半導体装置の製造方法
US20040070057A1 (en) COF tape carrier, semiconductor element, COF semiconductor device, and method for manufacturing of COF semiconductor device
US8889483B2 (en) Method of manufacturing semiconductor device including filling gap between substrates with mold resin
JP4366611B2 (ja) 半導体装置の製造方法
JP5015065B2 (ja) 配線基板
JP2005085931A (ja) 半導体チップ及びその実装回路基板
TWI401779B (zh) Flexible substrate and semiconductor device
JP2008091649A (ja) 半導体装置
JP2008283004A (ja) 半導体装置
TWI550767B (zh) 形成跡線上凸塊(bot)組件的方法 以及跡線上凸塊內連線
JP2008124363A (ja) 半導体装置
KR20160140174A (ko) 솔더 브릿지를 억제할 수 있는 전기적 패턴을 갖는 전기적 장치
JP2016162813A (ja) プリント基板及びハンダ付け方法
JP6028908B2 (ja) 半導体装置
JP2010021471A (ja) 半導体装置および半導体装置の製造方法
JP4498842B2 (ja) 半導体装置及びその製造方法
JP4828997B2 (ja) 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法
JP2004055660A (ja) 配線基板及び半導体装置
CN113133183A (zh) 覆晶接合结构及其线路基板

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090811

R150 Certificate of patent or registration of utility model

Ref document number: 4366611

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees