CN115939089A - 封装基板及其制作方法 - Google Patents

Abstract

本公开提供一种封装基板及其制作方法，所述封装基板包括第一介质层；第一线路层，设置于所述第一介质层上，并且所述第一线路层包括围坝；第二介质层，设置于所述第一介质层上且覆盖所述第一线路层；元器件，嵌入所述第二介质层并被所述围坝包围；以及第三介质层，设置于所述第二介质层上且覆盖所述元器件。通过设置围坝，利用围坝有效避免元器件在嵌入第二介质层的过程中的偏移问题，同时省略烘烤粗化的步骤，能够确保介质层之间具有良好的结合力。

Description

封装基板及其制作方法

技术领域

本公开涉及半导体技术领域，尤其涉及一种封装基板及其制作方法。

背景技术

随着电子产业的不断发展，电子产品的多功能化和微型化成为发展趋势。在封装基板领域，将元器件嵌埋入基板内部可助力电子产品实现高集成、多功能、微型化的需求。

发明内容

有鉴于此，本公开的目的在于提出一种封装基板及制作方法。

基于上述目的，第一方面，本公开提供了一种封装基板，所述封装基板包括：

第一介质层；

第一线路层，设置于所述第一介质层上，并且所述第一线路层包括围坝；

第二介质层，设置于所述第一介质层上且覆盖所述第一线路层；

元器件，嵌入所述第二介质层并被所述围坝包围；以及

第三介质层，设置于所述第二介质层上且覆盖所述元器件。

在一些实施例中，所述围坝的高度为5～50μm。

在一些实施例中，所述围坝的形状匹配所述元器件的形状。

在一些实施例中，所述元器件的外周与所述围坝的距离为5～500μm；和/或

所述元器件在所述围坝中的嵌入深度≥1μm。

在一些实施例中，所述围坝包括至少一开口。

在一些实施例中，所述第一介质层和所述元器件之间的第二介质层的厚度为3～30μm。

在一些实施例中，所述第一介质层包括凹槽，所述凹槽位于所述围坝内。

在一些实施例中，所述凹槽的深度≤60μm。

在一些实施例中，所述第二介质层与所述第三介电层为单层或多层结构。

第二方面，本公开提供了一种封装基板的制作方法，所述制作方法具体包括：

a)提供一基板；所述基板包括第一介质层和位于其上的第一线路层；所述第一线路层包括围坝；

b)在所述第一介质层和所述第一线路层上形成第二介质层；

c)在所述围坝对应位置的第二介质层上贴装元器件；

d)加热所述第二介质层使其恢复流动，向所述元器件施加压力使其沿垂直于所述基板的方向嵌入所述围坝所包围的第二介质层内；以及

e)在所述第二介质层上形成覆盖所述元器件的第三介质层。

在一些实施例中，所述围坝的高度为5～50μm。

在一些实施例中，所述方法包括：

通过调整温度、压力和挤压时间，控制所述元器件的嵌入深度。

在一些实施例中，所述元器件在所述围坝中的嵌入深度≥1μm。

在一些实施例中，所述元器件的外周与所述围坝的距离为5～500μm；和/或

所述第一介质层和所述元器件之间的第二介质层的厚度为3～30μm。

在一些实施例中，所述方法包括：

在所述第一介质层上形成凹槽，所述凹槽位于所述围坝内。

在一些实施例中，所述凹槽的深度≤60μm。

从上面所述可以看出，本公开提供的封装基板及制作方法，通过设置围坝，利用围坝有效避免元器件在嵌入第二介质层的过程中的偏移问题，同时省略烘烤粗化的步骤，能够确保介质层之间具有良好的结合力。

附图说明

为了更清楚地说明本公开或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中，为了更好地理解和易于描述，可以夸大一些层和区域的厚度和形状。

图1为本公开实施例提供的一种封装基板的截面示意图；

图2为图1中封装基板的部分结构俯视图；

图3为本公开实施例提供的另一种封装基板的截面示意图；

图4为本公开实施例提供的封装基板中元器件的受力示意图；

图5(a)～5(f)为本公开实施例的封装基板的一种制作方法的各步骤中间结构的截面示意图；

图6(a)～6(g)为本公开实施例的封装基板的又一种制作方法的各步骤中间结构的截面示意图。

具体实施方式

为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。

需要说明的是，除非另外定义，本公开实施例使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

当使用诸如“上”、“上面”、“下面”和“旁边”的术语来描述两个部件之间的位置关系时，除非这些术语与术语“紧接地”或“直接地”一起使用，否则一个或更多个部件可以位于两个部件之间。

当一个元件或层被设置在另一个元件或层“上”时，另外的层或元件可以被直接地插入在该另一个元件上或它们之间。

现有的无腔(Cavity)嵌埋技术中，通常将元器件贴装于树脂表面，然后烘烤固化再然后利用树脂介质将元器件包裹，最后进行层间电气导通。

为避免在后续的树脂包裹过程中由于树脂的热压流动导致的元器件位置度偏移，在元器件贴装之后需要增加氮气烘烤以使元器件固定在树脂表面。由于烘烤之后树脂表面已固化，往往需要额外再增加树脂表面的粗化处理才能进行后续的树脂包裹，以此来避免两层树脂之间结合力差的问题，但这也容易导致树脂包裹层的厚度过厚，不利于层间导通孔的制作和基板整体厚度的减薄。

鉴于此，第一方面，本公开实施例提供一种封装基板，通过设置围坝，利用围坝有效避免元器件在嵌入第二介质层的过程中的偏移问题，同时省略烘烤粗化的步骤，有利于确保介质层之间具有良好的结合力。

如图1～图3所示，所述封装基板包括：第一介质层101；第一线路层102，设置于第一介质层101上，并且所述第一线路层包括围坝103(请参阅图2)；第二介质层104，设置于第一介质层101上且覆盖第一线路层102；元器件105，嵌入围坝103且该元器件105的底部与第二介质层102接触；以及第三介质层106，设置于第二介质层104上且覆盖元器件105。

这里，请参阅图4，借助围坝103替换氮气烘烤，一方面围坝103起到起到阻挡第二介质层流动的作用；另一方面当元器件105因压合介质层流动而受力F1不平衡想要滑移时受到“围坝”的反作用力F2；从而确保元器件105嵌入第二介质层104和压合第三介质层106的过程中不发生偏移。又因无需烘烤，也无需额外增加介质层表面的粗化处理的步骤，从而简化了制作工艺，降低基板总厚度。

在一些实施例中，第一介质层101可以是载板或基板表面的介质层，材料可例如选自液晶高分子聚合物、BT(bismaleimide triazine)树脂、半固化预浸材(Prepreg)、ABF(Ajinomoto Build-up)薄膜、环氧树脂(expoxy)及聚酰亚胺(polyimide)树脂等，但本公开对此不加以限制。

在一些实施例中，围坝103的高度为5～50μm，例如5μm、10μm、15μm、26μm、32μm、38μm、45μm或50μm。需要说明的是，若围坝103的高度低于5μm，则无法保障其防偏移的效果；由于围坝103和第一线路层102同时制备，若围坝103的高度高于50μm，则制作成本较高且无必要。这里，第一线路层102可以电镀形成，材料可以是铜。

元器件105可为一主动元件，例如晶体管、IC芯片、逻辑电路元件、功率放大器、也可以是一被动元件，例如电容器、电感器、电阻器或其组合。本公开对此不加以限制。

由此，围坝103的形状匹配元器件105的形状，例如圆形、方形等。

进一步地，围坝103可以是全封闭结构(如图2所示)，也可以包括至少一开口(图中未示出)。本领域技术人员可以根据需要对围坝103的具体结构进行调整，以满足实际需求。

在一些实施例中，元器件105在围坝103中的嵌入深度≥1μm，例如1μm、1.5μm、2μm。

在一些实施例中，元器件105的外周与围坝103的距离d为5～500μm(如图2所示)，例如5μm、50μm、100μm、180μm、220μm、250μm、296μm、388μm、420μm、460μm、500μm。

在一些实施例中，第一介质层101和元器件105之间的第二介质层104的厚度为3～30μm，例如3μm、7μm、10μm、15μm、20μm、22μm、30μm。

在一些实施例中，如图6(b)所示，第一介质层101包括凹槽109，凹槽109位于围坝103内。通过设置凹槽109，能够增加围坝103的深度，元器件105得以嵌入更深，一方面使得在后工序的压合过程中元器件105受到“围坝”更大面积的保护而不至于随介质层材料流动产生元器件105位置上的滑移，另一方面由于元器件105嵌入深度加深，减小了元器件105高度，最终基板的厚度也有所减薄。

可选地，凹槽109的深度≤60μm，例如2μm、10μm、16μm、24μm、28μm、30μm、37μm、45μm、52μm、60μm。

在一些实施例中，第二介质层104与第三介电层106可为单层或多层结构，第二介质层104与第三介电层106可为相同或不同材质的绝缘材料，例如树脂材料，BT(bismaleimide triazine)树脂、半固化预浸材(Prepreg)、ABF(Ajinomoto Build-up)薄膜、环氧树脂(expoxy)及聚酰亚胺(polyimide)树脂等，具体种类不限定。

需要说明的是，第二介质层104与第三介质层106是否存在分界线受树脂材料化学特性决定，通常如果为相同材料则不会存在界面，但不代表不同材料就一定会存在界面，本公开不限定界面问题。

示例性地，图1示出第二介质层104与第三介质层106间存在界面的结构示意图；图3示出第二介质层104与第三介质层106间不存在界面的结构示意图。

在一些实施例中，请参阅图5(f)，封装基板还包括导通柱107和第二线路层108。第二线路层108位于第三介质层106上，导通柱107用于连接第一线路层102和第二线路层108。

这里，本公开对于第三介质层106的厚度不做严格限定，将元器件105包裹在其中即可。

第二方面，本公开还提供一种封装基板的制作方法。请参阅图5(a)～5(f)，所述制作方法包括如下步骤：提供一基板100—步骤(a)，如图5(a)所示。这里，基板100为半成品基板，例如印刷电路板，具体半成品基板的类型可以根据需要进行选择，后续流程仅以半成品基板进行演示，但是并不限定该制作方法仅适用于半成品基板。可选地，可以通过掩蔽法工艺、MSAP工艺或SAP工艺制备半成品基板，具体不做限定。

进一步地，基板100包括第一介质层101和位于其上的第一线路层102；第一线路层102包括围坝103(如图5(a)中虚线框A所示)。可选地，围坝103的高度为5～50μm。

然后，在第一介质层101和第一线路层102上形成第二介质层104—步骤(b)，如图5(b)所示。这里，第二介质层104的表面在室温下或加热下具有粘性，可粘结元器件。

示例性的，可以通过涂布液态树脂的方式形成第二介质层104，也可以通过压合干膜型的具有覆形功能的介质材料的方式形成第二介质层104，这里不做具体限定。

接着，在围坝103对应位置的第二介质层104上贴装元器件105—步骤(c)，如图5(c)所示。在一些实施例中，可以通过贴片机将元器件105贴合在第二介质层104上，贴合时可以根据第二介质层104粘性的大小选择是否加热，例如，粘性低时可以加热元器件或者使用带有加热功能的贴片机对半成品基板进行加热后再贴合元器件105。

然后，加热第二介质层104使其恢复流动，向元器件105施加压力F3使其沿垂直于基板100的方向嵌入围坝103包围的第二介质层104中—步骤(d)，如图5(d)所示。在一实施例中，由于元器件105挤压第二介质层104，第二介质层104于元器件105的侧面爬胶，随着加压参数的不同，爬胶的高度不同，本公开对此不加以限制。

需要说明的是，通过调整温度、压力和挤压时间，控制元器件105的嵌入深度。温度、压力和挤压时间的具体参数，可以根据实际情况调节，这里不做限定。

可选地，元器件105相对于围坝103的嵌入深度≥1μm。可选地，元器件105的外周与围坝103的距离为5～500μm。可选地，第一介质层101和元器件105之间的第二介质层104的厚度为3～30μm。

接着，在第二介质层104上形成覆盖元器件105的第三介质层106—步骤(e)，如图5(e)所示。需要说明的是，第三介质层106的形成方式与第二介质层104类似，这不做赘述。

第三介电层106与第二介质层104可为相同或不同材质的绝缘材料，例如树脂材料，BT(bismaleimide triazine)树脂、半固化预浸材(Prepreg)、ABF(Ajinomoto Build-up)薄膜、环氧树脂(expoxy)及聚酰亚胺(polyimide)树脂等，具体种类不限定。

然后，制作层间导通盲孔，形成第二线路层108和导通柱107—步骤(f)，如图5(f)所示。这里，导通盲孔的开通方式可是镭射钻孔，第二线路层108和导通柱107的形成方式可以是电镀。本公开对此不做具体限定。

本公开还提供另一种封装基板的制作方法。由于制作方法与前述方法的多数步骤相同，这里简述如下：

请参阅图6(a)～6(g)，所述制作方法包括如下步骤：提供一基板100—步骤(a)，如图6(a)所示。

然后，在第一介质层101上形成凹槽109，凹槽109位于围坝103内—步骤(b)，如图6(b)所示。这里，通过Plasma、喷砂、控深机械铣、激光烧蚀、蚀刻等等方式减薄“围坝”内的树脂介质层，使得第一介质层101上形成凹槽109，得到纵向更深的“围坝”。本公开对形成“凹槽”的加工方式没有限定。

可选地，所述凹槽的深度≤60μm。通过设置凹槽109，能够增加围坝103的深度，元器件105得以嵌入更深，一方面使得在后工序的压合过程中元器件105受到“围坝”更大面积的保护而不至于随介质层材料流动产生元器件105位置上的滑移，另一方面由于元器件105嵌入深度加深，减小了元器件105高度，最终基板的厚度也有所减薄。

接着，在第一介质层101和第一线路层102上形成第二介质层104—步骤(c)，如图6(c)所示。

然后，在围坝103对应位置的第二介质层104上贴装元器件105—步骤(d)，如图6(d)所示。

接着，加热第二介质层104使其恢复流动，向元器件105施加压力F3使其沿垂直于基板100的方向嵌入围坝103—步骤(e)，如图6(e)所示。

然后，在第二介质层104上形成覆盖元器件105的第三介质层106—步骤(f)，如图6(f)所示。

接着，制作层间导通盲孔，形成第二线路层108和导通柱107—步骤(g)，如图6(g)所示。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本公开的范围(包括权利要求)被限于这些例子；在本公开的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本公开实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。

本公开实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本公开实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (16)

1.一种封装基板，其特征在于，所述封装基板包括：

第一介质层；

第一线路层，设置于所述第一介质层上，并且所述第一线路层包括围坝；

第二介质层，设置于所述第一介质层上且覆盖所述第一线路层；

元器件，嵌入所述第二介质层并被所述围坝包围；以及

第三介质层，设置于所述第二介质层上且覆盖所述元器件。

2.根据权利要求1所述的封装基板，其特征在于，所述围坝的高度为5～50μm。

3.根据权利要求1所述的封装基板，其特征在于，所述围坝的形状匹配所述元器件的形状。

4.根据权利要求1所述的封装基板，其特征在于，所述元器件的外周与所述围坝的距离为5～500μm；和/或

所述元器件在所述围坝中的嵌入深度≥1μm。

5.根据权利要求1所述的封装基板，其特征在于，所述围坝包括至少一开口。

6.根据权利要求1所述的封装基板，其特征在于，所述第一介质层和所述元器件之间的第二介质层的厚度为3～30μm。

7.根据权利要求1所述的封装基板，其特征在于，所述第一介质层包括凹槽，所述凹槽位于所述围坝内。

8.根据权利要求7所述的封装基板，其特征在于，所述凹槽的深度≤60μm。

9.根据权利要求1所述的封装基板，其特征在于，所述第二介质层与所述第三介电层为单层或多层结构。

10.一种封装基板的制作方法，其特征在于，所述制作方法具体包括：

a)提供一基板；所述基板包括第一介质层和位于其上的第一线路层；所述第一线路层包括围坝；

b)在所述第一介质层和所述第一线路层上形成第二介质层；

c)在所述围坝对应位置的第二介质层上贴装元器件；

d)加热所述第二介质层使其恢复流动，向所述元器件施加压力使其沿垂直于所述基板的方向嵌入所述围坝包围的第二介质层中；以及

e)在所述第二介质层上形成覆盖所述元器件的第三介质层。

11.根据权利要求10所述的制作方法，其特征在于，所述围坝的高度为5～50μm。

12.根据权利要求10所述的制作方法，其特征在于，所述方法包括：

通过调整温度、压力和挤压时间，控制所述元器件的嵌入深度。

13.根据权利要求10所述的制作方法，其特征在于，所述元器件在所述围坝中的嵌入深度≥1μm。

14.根据权利要求10所述的制作方法，其特征在于，所述元器件的外周与所述围坝的距离为5～500μm；和/或

所述第一介质层和所述元器件之间的第二介质层的厚度为3～30μm。

15.根据权利要求10所述的制作方法，其特征在于，所述方法包括：

在所述第一介质层上形成凹槽，所述凹槽位于所述围坝内。

16.根据权利要求15所述的制作方法，其特征在于，所述凹槽的深度≤60μm。

Images