CN115472510A - 嵌埋器件封装基板及其制作方法 - Google Patents

嵌埋器件封装基板及其制作方法 Download PDF

Info

Publication number
CN115472510A
CN115472510A CN202211021857.2A CN202211021857A CN115472510A CN 115472510 A CN115472510 A CN 115472510A CN 202211021857 A CN202211021857 A CN 202211021857A CN 115472510 A CN115472510 A CN 115472510A
Authority
CN
China
Prior art keywords
layer
core layer
dielectric layer
core
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211021857.2A
Other languages
English (en)
Inventor
陈先明
林文健
黄高
黄本霞
冯磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co ltd
Original Assignee
Zhuhai Yueya Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Yueya Semiconductor Co ltd filed Critical Zhuhai Yueya Semiconductor Co ltd
Priority to CN202211021857.2A priority Critical patent/CN115472510A/zh
Publication of CN115472510A publication Critical patent/CN115472510A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请提供一种嵌埋器件封装基板及其制作方法，所述制作方法包括如下步骤：(a)制作第一核心层或半成品基板，所述半成品基板至少包括第一核心层和位于所述第一核心层上表面的第一线路层和位于所述第一核心层下表面的第二线路层；(b)在所述第一核心层的表面压合第一介质层；(c)在所述第一介质层的表面贴装器件；(d)在所述器件的表面压合层叠放置的第二介质层和第二核心层；其中所述第一核心层和所述第二核心层的材质相同；(e)对所述第二介质层和所述第一介质层进行固化处理，以使所述器件嵌埋在所述第二介质层中；(f)在所述器件的端子面一侧开孔并形成第三线路层，使所述第三线路层与所述器件的端子电连接。

Description

嵌埋器件封装基板及其制作方法
技术领域
本申请涉及器件封装技术领域，尤其涉及一种嵌埋器件封装基板及其制作方法。
背景技术
随着电子产业的不断发展，电子产品多功能和微型化成为发展趋势。在封装基板领域，将元器件嵌埋入基板内部可助力电子产品实现高集成多功能、微型化的需求。
现有技术中，主要通过先在基板上制作凹槽，然后将要嵌埋的器件贴装于凹槽内，再压合介质材料填充凹槽并覆盖需要嵌埋的器件。然而在芯片包裹层热固化时会因为与基板的热膨胀不匹配而产生应力，不平衡的应力结构会导致整个基板的翘曲。
发明内容
有鉴于此，本申请的目的在于提出一种嵌埋器件封装基板及其制作方法。
基于上述目的，本申请提供了嵌埋器件封装基板的制作方法，包括如下步骤：
一种嵌埋器件封装基板的制作方法，其特征在于，包括如下步骤：
(a)制作第一核心层或半成品基板，所述半成品基板至少包括第一核心层和位于所述第一核心层上表面的第一线路层和位于所述第一核心层下表面的第二线路层；
(b)在所述第一核心层的表面压合第一介质层；
(c)在所述第一介质层的表面贴装器件；
(d)在所述器件的表面压合层叠放置的第二介质层和第二核心层；其中所述第一核心层和所述第二核心层的材质相同；
(e)对所述第二介质层和所述第一介质层进行固化处理，以使所述器件嵌埋在所述第二介质层中；
(f)在所述器件的端子面一侧开孔并形成第三线路层，使所述第三线路层与所述器件的端子电连接。
本申请实施例还提供一种嵌埋器件封装基板，包括第一核心层、在所述第一核心层上的第一介质层、在所述第一介质层上的器件、在所述第一介质层上嵌埋所述器件的第二介质层、以及在所述第二介质层上的第二核心层，其中所述所述第一核心层和所述第二核心层的材质相同。
优选地，所述第一核心层和所述第二核心层的厚度相同，以使基板上下核心层保持对称，具有相同的热膨胀程度以保证基板不发生翘曲。
本申请实施例还提供一种嵌埋器件封装基板，包括半成品基板、在所述半成品基板上的第一介质层、在所述第一介质层上的器件、在所述第一介质层上嵌埋所述器件的第二介质层、以及在所述第二介质层上的第二核心层，其中所述半成品基板至少包括第一核心层和位于所述第一核心层上表面的第一线路层和位于所述第一核心层下表面的第二线路层，所述第一核心层和所述第二核心层的材质相同，所述半成品基板的厚度大于所述第二核心层的厚度。
前述嵌埋器件封装基板可以采用如前所述的嵌埋器件封装基板的制作方法制作得到。
从上面所述可以看出，本申请提供的嵌埋器件封装基板及其制备方法，通过同时压合在器件表面的第二介质层和第二核心层，能够在第二介质层的上下两侧形成膨胀系数相近的结构，进而形成较为平衡的应力，从而避免翘曲。
附图说明
为了更清楚地说明本申请或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一种产生翘曲的嵌埋器件封装基板示意图；
图2为另一种产生翘曲的嵌埋器件封装基板示意图；
图3为本申请实施例的嵌埋器件封装基板的结构示意图；
图4本申请实施例的一种示例性的嵌埋器件封装基板的结构示意图；
图5为本申请实施例的又一嵌埋器件封装基板的截面示意图；
图6(a)～图6(l)为本申请实施例的一种嵌埋器件封装基板的制造方法的各个步骤的中间结构的截面示意图；
图7(a)～图7(g)为本申请实施例的另一种嵌埋器件封装基板的制造方法的各个步骤的中间结构的截面示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本申请进一步详细说明。
需要说明的是，除非另外定义，本申请实施例使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
图1示出了现有技术中的一种产生翘曲的嵌埋器件封装基板10。
如图1所示，相关技术中，通过在底部的基板表面贴合器件，并在器件表面压合介质材料形成器件包裹层，然后再进行器件包裹层的热固化。这样，由于器件包裹层的热膨胀系数(CTE)通常比较大(20～100ppm/℃)，而底部的基板热膨胀系数相对较小(5～20ppm/℃)，因此当器件包裹层热固化时会因为与底部的基板的热膨胀不匹配而产生应力，不平衡的应力结构会导致整个嵌埋器件封装基板10的翘曲异常。
图2示出了现有技术中的另一种产生翘曲的嵌埋器件封装基板20。
如图2所示，相关技术中，先在基板上制作凹槽，然后将要嵌埋的器件贴装于凹槽内，再压合介质材料填充凹槽并覆盖嵌埋器件，形成器件包裹层。这样，由于需要制作凹槽，会导致制备流程复杂，制备流程繁琐且制备成本高等问题。另一方面，由于器件包裹层的热膨胀系数(CTE)通常比较大(20～100ppm/℃)，而基板热膨胀系数相对较小(5～20ppm/℃)，因此当器件包裹层热固化时会因为与基板的热膨胀不匹配而产生应力，不平衡的应力结构会导致整个嵌埋器件封装基板20的翘曲异常。
基于此，本申请实施例提供了嵌埋器件封装基板及制作方法，其中，嵌埋器件封装基板的结构如图3所示，通过在器件表面压合介质层的同时压合核心层，在介质层的上下表面形成相同的应力结构，能够在一定程度上解决不平衡的应力结构会导致整个基板的翘曲异常的问题。
图4示出了本申请实施例的示例性的嵌埋器件封装基板100的截面示意图。
如图4所示，本申请实施例的嵌埋器件封装基板100可以包括第一介质层101、设置在所述第一介质层101下表面的第一核心层102、贴装在所述第一介质层101上表面的器件103、压合在所述器件103表面的第二介质层104和第二核心层105、设置在器件103的电气导通面一侧的第三线路层106，所述器件103通过第一盲孔柱107与第三线路层106连接。第一盲孔柱107可以设置为两个。所述第一核心层102与所述第二核心层105的热膨胀系数接近或相同，且第一核心层102与所述第二核心层105的厚度接近或相同。
本申请实施例的嵌埋器件封装基板，通过同时压合在器件103表面的第二介质层104和第二核心层105，能够在第二介质层104的上下两侧形成膨胀系数相近的结构，进而形成较为平衡的应力，从而避免翘曲。
在一些实施例中，第一核心层102和第二核心层105的材质可以相同，这样可以使第一核心层102与第二核心层105的热膨胀系数相同，以在第二介质层104的上下两侧形成平衡的应力，这样可以更好地避免翘曲。
在一些实施例中，第一核心层102和第二核心层105的厚度可以相同，这样可以在第二介质层104的上下两侧形成对称的结构，以进一步避免翘曲。
在一些实施例中，第二介质层104的粘度可以小于第一介质层101的粘度，使得层压第二介质层104时不会使第一介质层101上贴装的器件103发生移位。
在一些实施例中，所述第二介质层104的高度超过贴装在所述第一介质层101表面的器件103。这样，可以承接在第二介质层104表面制造其他层级结构时，对器件103施加的负荷，进而避免器件103的破损等。
在一些实施例中，器件103的电气导通面可以朝上，也可以朝下，根据具体需求确定即可。在一些实施例中，如图4所示，器件103的电气导通面朝下，第三线路层106设置在第一核心层102的下表面。此时，盲孔柱可以沿高度方向贯穿第一介质层101和第一核心层102。
在一些实施例中，在第一核心层102与第三线路层106之间还设置有第二铜箔层108和第二铜层109。其中，第二铜箔层108可以形成在第一核心层102的表面，第二铜层109可以形成在第二铜箔层108的表面。
在一些实施例中，在第二核心层105的上表面还具有第一金属种子层110和第四线路层111。还包括依次贯穿所述第四线路层111、第一金属种子层110、第二核心层105、第二介质层104、第一介质层101、第一核心层102、第二铜箔层108和第二铜层109的第一通孔柱112。第一通孔柱112可以设置有至少一个，以使第三线路层106与第四线路层111电连接。其中，在第一金属种子层110与第四线路层111之间还可以设置有第一铜层120。
图5示出了本申请实施例的示例性的又一嵌埋器件封装基板的截面示意图。
如图5所示，嵌埋器件封装基板200与嵌埋器件封装基板100的区别在于，嵌埋器件封装基板200是在嵌埋器件封装基板100上进行增层工艺形成附加层形成的。具体地，在第一核心层102的上表面形成有第一线路层113，在第一核心层102的下表面形成有第二线路层114，且第一线路层113和第二线路层114之间通过至少一个层间导通柱115连接。在第二线路层114的下表面还可以形成有第三介质层116、第五线路层117、第四介质层118和第六线路层119。其中，第二线路层114与第五线路层117之间、第五线路层117与第六线路层119之间分别通过对应的层间导通柱连接。由此，嵌埋器件封装基板100通过增层工艺形成嵌埋器件封装基板200。
在一些实施例中，第三线路层106具有第二金属种子层121。第一线路层113、第二线路层114、第五线路层117和第六线路层119分别具有对应的金属种子层。
参照图6(a)～图6(l)，示出图4的嵌埋器件封装基板100的制造方法的各个步骤的中间结构的截面示意图。参照图7(a)～图7(g)，示出图5的嵌埋器件封装基板200的制造方法的各个步骤的中间结构的截面示意图。
所述制造方法包括如下步骤：制作第一核心层102或半成品基板，所述半成品基板包括第一核心层102和位于所述第一核心层102上表面的第一线路层和位于所述第一核心层102下表面的第二线路层114-步骤(a)，如图6(a)所示或图7(a)所示。其中，制作第一核心层102通常包括以下子步骤：
(a1)准备表面具有层叠设置的第一铜箔层122和第二铜箔层108的临时承载板124，如图6(b)所示。通常可以使用带可分离铜箔的载板开料制作，可以是单面可分离铜箔，也可以为双面可分离铜箔。如图6(b)中为单面可分离铜箔，其中，第一铜箔层122和第二铜箔层108可以通过物理撕拉的方式实现分离。第一铜箔层和第二铜箔层108的厚度没有具体的限定和要求，根据实际需要选择即可。例如，第二铜箔层108的厚度为2～5μm，第一铜箔层122的厚度为18μm。载板的材质没有具体的限定和要求，根据实际需要选择即可。例如，载板的材质可以为玻璃、树脂+玻纤材料、金属和硅等。
(a2)在所述第二铜箔层108的表面压合表面具有第三铜箔层125的第一核心层102，如图6(c)所示。通常，第一核心层102可以为PP(Prepreg)介质，其具体材质型号没有具体的限定和要求，根据实际需要选择即可。第一核心层102和第三铜箔层125的厚度没有具体的限定和要求，根据实际需要选择即可。
(a3)将所述第三铜箔层125制作为对位靶标1251，暴露所述第一核心层102的表面，得到如图6(a)所示结构。通常，可以采用Tenting法，也可以使用MSAP方法。通常，对位靶标1251设置为两个，以用于后续工艺的贴片对位。
通常，制作半成品基板可以包括：形成具有第一线路层113、第一核心层102、第二线路层114、第三介质层116、第五线路层117、第四介质层118和第六线路层119的半成品基板结构，如图7(a)。其中，第一线路层113、第二线路层114、第五线路层117和第六线路层119分别具有对应的金属种子层，且第一线路层113、第二线路层114、第五线路层117和第六线路层119分别通过对应的层间导通柱连接。
接着，在第一核心层102的表面压合第一介质层101-步骤(b)，如图6(d)所示，或如图7(b)所示。通常，第一介质层101用以粘接器件103。且第一介质层101的厚度无需太厚，通常设置在15～30μm之间即可。第一介质层101的粘度可以为1000～10000kg·m-1·s-1，这样可以使得第一介质层101既具有足够的粘性，能够良好的粘合器件103，又具有较低的流动性，能够良好的固定器件103。第一介质层101的材质没有限定，根据具体需求选择即可。例如，可以为RCC、RCF或ABF等。
然后，在第一介质层101的表面贴装器件103-步骤(c)，如图6(e)或图7(c)所示。通常，器件103的电器导通面无需限定，可以朝上，也可以朝下，根据具体需求确定即可。图6(e)中以电器导通面朝下示例。而对于图7(c)所示结构，器件103的电器导通面朝上设置。通常，仅需撕除粘性介质材料的保护膜，即可在其表面贴装器件103。
接着，在所述器件103的表面压合层叠放置的第二介质层104和第二核心层105-步骤(d)，如图6(f)所示或如图7(d)所示。通常，所述压合可以通过真空模压机或者通过层压压合机进行。所述第一核心层102和所述第二核心层105的热膨胀系数相近接近或相同。这样，通过同时压合在器件103表面的第二介质层104和第二核心层105，能够在第二介质层104的上下两侧形成膨胀系数相近的结构，进而形成较为平衡的应力，从而避免翘曲。
在一些实施例中，第一核心层102和第二核心层105的材质可以相同，这样可以使第一核心层102与第二核心层105的热膨胀系数相同，以在第二介质层104的上下两侧形成平衡的应力，这样可以更好地避免翘曲。例如第一核心层102和第二核心层105的材质型号相同。
在一些实施例中，如图6(f)所示，第一核心层102和第二核心层105的厚度可以相同，这样可以在第二介质层104的上下两侧形成对称的结构，以进一步避免翘曲。如图7(d)所示，第二核心层105的厚度可以小于封装基板的厚度，实际厚薄受基板层数、厚度、芯片包裹层厚度影响，可根据实际情况做调整。
在一些实施例中，所述第二介质层104的黏度小于所述第一介质层101的粘度，这样可以避免第二介质层太硬导致的压合至第一介质层时，对芯片造成的损坏等。第二介质层可以为无玻纤介质材料，例如RCC、RCF或ABF等。
在一些实施例中，所述第二介质层104的高度超过贴装在所述第一介质层101表面的器件103。这样，可以承接在第二介质层104表面制造其他层级结构时，对器件103施加的负荷，进而避免器件103的破损等。
在一些实施例中，所述第二介质层104的厚度可以大于所述第一介质层101的厚度，以更好地包裹器件103，实现类似“塑封”的功能。
然后，对所述第二介质层104和所述第一介质层101进行固化处理，以使所述第二介质层104包裹所述器件103-步骤(e)，例如图6(g)或图7(e)所示。
接着，在器件103的电气导通面一侧形成第三线路层106，使所述第三线路层106与器件103电连接-步骤(f)，如图5所示。通常，对于图7(e)所示结构形成图5所示结构，该步骤包括以下子步骤：
(f5)形成贯穿所述第二核心层105、第二介质层104和第一介质层101的第一通孔1121，并形成贯穿所述第二核心层105和第二介质层104的第一盲孔1071，如图7(f)。通常，可以通过激光镭射形成第一通孔1121和第一盲孔1071。
(f6)在所述第二核心层105的上表面、第一通孔和第一盲孔的孔壁形成第二金属种子层121，如图7(g)。通常，可以通过溅射工艺形成第二金属种子层121。第二金属种子层121的材质没有具体限定，根据实际需求确定即可，通常可以为钛和铜。
(f7)在所述第二金属种子层121的表面形成具有图案的第三线路层106，并形成第一通孔柱112和第一盲孔柱107，以使所述第三线路层106与所述第一线路层通过第一通孔柱112电连接，并使所述器件103的端子与所述第三线路层106通过第一盲孔柱107电连接，如图5。通常，第三线路层106和第二金属种子层121具有特征图案，可以通过Tenting法，也可以使用MSAP方法。
然后，承接步骤(e)，将所述第一铜箔层123与所述第二铜箔层108分离，以移除第一铜箔层和临时承载版-步骤(g)，如图6(h)所示。
接着，在器件103的电气导通面一侧形成第三线路层106，使所述第三线路层106与器件103电连接-步骤(f)，如图4所示。通常，制备如图4所示的结构包括以下子步骤：
(f1)在所述第二核心层105的上表面形成第一金属种子层，如图6(i)所示。通常，可以通过溅射工艺形成第一金属种子层。第一金属种子层的材质没有具体限定，根据实际需求确定即可，通常可以为钛和铜。
(f2)形成依次贯穿所述第一金属种子层、第二核心层105、第二介质层104、第一介质层101、第一核心层102和第二铜箔层108的第一通孔1121；并在所述第一介质层101、所述第一核心层102和所述第二铜箔层108上形成第一盲孔1071，所述第一盲孔1071与所述器件103的端子连接，如图6(j)所示。通常，可以通过激光镭射形成第一通孔1121和第一盲孔1071。
(f3)分别在所述第一金属种子层和所述第二铜箔层108的表面沉积第一铜层120和第二铜层109，如图6(k)所示。
(f4)分别在所述第一铜层120和第二铜层109的表面填孔电镀线路层，如图6(l)所示，形成具有图案的第四线路层111和第三线路层106，并形成第一通孔柱112和第一盲孔柱107，以使所述第四线路层111和第三线路层106通过第一通孔柱112电连接，使所述器件103的端子与所述第三线路层106通过第一盲孔柱电连接，即得图4所示的嵌埋器件封装基板100。通常，可以采用Tenting法，也可以使用MSAP方法，形成图案。
本申请实施例提供的嵌埋器件封装基板，通过直接在层叠在第一核心层102上的第一介质层101上贴装器件103，并同时在器件103的表面压合第二介质层104和第二核心层105，且使所述第一核心层102与所述第二核心层105的热膨胀系数接近或相同，且第一核心层102与所述第二核心层105的厚度接近或相同，能够在第二介质层104的上下两侧形成较为平衡的应力，从而避免翘曲。无需制作凹槽，即可形成嵌埋器件封装基板，可以减少工艺流程，降低成本；同时还能降低嵌埋基板的翘曲，提升品质。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本申请的范围(包括权利要求)被限于这些例子；在本申请的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本申请实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。
另外，为简化说明和讨论，并且为了不会使本申请实施例难以理解，在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本申请实施例难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本申请实施例的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本申请的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本申请实施例。因此，这些描述应被认为是说明性的而不是限制性的。
尽管已经结合了本申请的具体实施例对本申请进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其它存储器架构(例如，动态RAM(DRAM))可以使用所讨论的实施例。
本申请实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本申请实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (15)

1.一种嵌埋器件封装基板的制作方法，其特征在于，包括如下步骤：
(a)制作第一核心层或半成品基板，所述半成品基板至少包括第一核心层和位于所述第一核心层上表面的第一线路层和位于所述第一核心层下表面的第二线路层；
(b)在所述第一核心层的表面压合第一介质层；
(c)在所述第一介质层的表面贴装器件；
(d)在所述器件的表面压合层叠放置的第二介质层和第二核心层；其中所述第一核心层和所述第二核心层的材质相同；
(e)对所述第二介质层和所述第一介质层进行固化处理，以使所述器件嵌埋在所述第二介质层中；
(f)在所述器件的端子面一侧开孔并形成第三线路层，使所述第三线路层与所述器件的端子电连接。
2.根据权利要求1所述的嵌埋器件封装基板的制作方法，其特征在于，所述第二介质层的粘度小于所述第一介质层的粘度。
3.根据权利要求1所述的嵌埋器件封装基板的制作方法，其特征在于，步骤(e)中，所述第二介质层的高度超过贴装在所述第一介质层表面的所述器件。
4.根据权利要求1所述的嵌埋器件封装基板的制作方法，其特征在于，步骤(e)中，所述第二介质层的厚度大于所述第一介质层的厚度。
5.根据权利要求1所述的嵌埋器件封装基板的制作方法，其特征在于，所述第一核心层的厚度与所述第二核心层的厚度相同。
6.根据权利要求1所述的嵌埋器件封装基板的制作方法，其特征在于，所述半成品基板的厚度大于所述第二核心层的厚度。
7.根据权利要求1所述的嵌埋器件封装基板的制作方法，其特征在于，所述第一介质层的厚度为15～30μm。
8.根据权利要求1所述的嵌埋器件封装基板的制作方法，其特征在于，步骤(d)中，所述压合通过真空模压机或者通过层压压合机进行。
9.根据权利要求1所述的嵌埋器件封装基板的制作方法，其特征在于，步骤(a)中制作第一核心层包括：
(a1)准备表面具有物理层叠的第一铜箔层和第二铜箔层的临时承载板；
(a2)在所述第二铜箔的表面压合表面具有第三铜箔层的第一核心层；
(a3)将所述第三铜箔层蚀刻形成对位靶标，暴露所述第一核心层的表面。
10.根据权利要求9所述的嵌埋器件封装基板的制作方法，其特征在于，步骤(e)之后步骤(f)之前还包括如下步骤：
(g)将所述第一铜箔层与所述第二铜箔层分离，以移除所述临时承载板。
11.根据权利要求10所述的嵌埋器件封装基板的制作方法，其特征在于，步骤(f)包括：
(f1)在所述第二核心层的上表面形成第一金属种子层；
(f2)形成依次贯穿所述第一金属种子层、第二核心层、第二介质层、第一介质层、第一核心层和第二铜箔层的第一通孔；并在所述第一介质层、所述第一核心层和所述第二铜箔层上形成第一盲孔，所述第一盲孔暴露出所述器件的端子；
(f3)分别在所述第一金属种子层和所述第二铜箔层的表面沉积第一铜层和第二铜层；
(f4)分别在所述第一铜层和第二铜层的表面形成具有图案的第四线路层和第三线路层，并形成第一通孔柱和第一盲孔柱，以使所述第四线路层和第三线路层通过第一通孔柱电连接，使所述器件的端子与所述第三线路层通过第一盲孔柱电连接。
12.根据权利要求1所述的嵌埋器件封装基板的制作方法，其特征在于，步骤(f)包括：
(f5)形成贯穿所述第二核心层、第二介质层和第一介质层的第一通孔，并形成贯穿所述第二核心层和第二介质层的第一盲孔；
(f6)在所述第二核心层的上表面、第一通孔和第一盲孔的孔壁形成第二金属种子层；
(f7)在所述第二金属种子层的表面形成具有图案的第三线路层，并形成第一通孔柱和第一盲孔柱，以使所述第三线路层与所述第一线路层通过第一通孔柱电连接，并使所述器件的端子与所述第三线路层通过第一盲孔柱电连接。
13.一种嵌埋器件封装基板，其特征在于，所述封装基板包括第一核心层、在所述第一核心层上的第一介质层、在所述第一介质层上的器件、在所述第一介质层上嵌埋所述器件的第二介质层、以及在所述第二介质层上的第二核心层，其中所述第一核心层和所述第二核心层的材质相同。
14.根据权利要求13所述的嵌埋器件封装基板，其特征在于，所述第一核心层和所述第二核心层的厚度相同。
15.一种嵌埋器件封装基板，其特征在于，所述封装基板包括半成品基板在所述半成品基板上的第一介质层、在所述第一介质层上的器件、在所述第一介质层上嵌埋所述器件的第二介质层、以及在所述第二介质层上的第二核心层，其中所述半成品基板至少包括第一核心层和位于所述第一核心层上表面的第一线路层和位于所述第一核心层下表面的第二线路层，所述第一核心层和所述第二核心层的材质相同，所述半成品基板的厚度大于所述第二核心层的厚度。
CN202211021857.2A 2022-08-24 2022-08-24 嵌埋器件封装基板及其制作方法 Pending CN115472510A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211021857.2A CN115472510A (zh) 2022-08-24 2022-08-24 嵌埋器件封装基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211021857.2A CN115472510A (zh) 2022-08-24 2022-08-24 嵌埋器件封装基板及其制作方法

Publications (1)

Publication Number Publication Date
CN115472510A true CN115472510A (zh) 2022-12-13

Family

ID=84368830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211021857.2A Pending CN115472510A (zh) 2022-08-24 2022-08-24 嵌埋器件封装基板及其制作方法

Country Status (1)

Country Link
CN (1) CN115472510A (zh)

Similar Documents

Publication Publication Date Title
US8893380B2 (en) Method of manufacturing a chip embedded printed circuit board
KR102071522B1 (ko) 극박의 매설식 다이 모듈 및 그 제조 방법
TWI466607B (zh) 具有內埋元件的電路板及其製作方法
US8351215B2 (en) Method of manufacturing a chip embedded printed circuit board
CN106257966B (zh) 电路板及其制造方法
US10748843B2 (en) Semiconductor substrate including embedded component and method of manufacturing the same
US20150041993A1 (en) Method for manufacturing a chip arrangement, and a chip arrangement
JP2011159855A (ja) 局所多層回路基板、および局所多層回路基板の製造方法
US8186042B2 (en) Manufacturing method of a printed board assembly
TWI466610B (zh) 封裝結構及其製作方法
US9351410B2 (en) Electronic component built-in multi-layer wiring board and method of manufacturing the same
US20110005824A1 (en) Printed circuit board and method of manufacturing the same
JP2011199077A (ja) 多層配線基板の製造方法
KR20090117237A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
CN102119588A (zh) 元器件内置模块的制造方法及元器件内置模块
US20140027156A1 (en) Multilayer type coreless substrate and method of manufacturing the same
JP2016134624A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
CN110621123A (zh) 一种导热pcb的制作方法及pcb
KR20150081155A (ko) 패키지 기판, 패키지 기판 제조 방법 및 이를 이용한 반도체 패키지
US20120175162A1 (en) Printed circuit board
KR20150137829A (ko) 패키지 기판 및 패키지 기판 제조 방법
KR101044105B1 (ko) 휨 발생 방지를 위한 기판의 제조방법
KR100734234B1 (ko) 다층 인쇄회로기판 및 그 제조방법
KR20150137824A (ko) 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법
US20140014398A1 (en) Coreless subtrate and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination