TWI331490B - Via hole having fine hole land and method for forming the same - Google Patents

Via hole having fine hole land and method for forming the same Download PDF

Info

Publication number
TWI331490B
TWI331490B TW095125038A TW95125038A TWI331490B TW I331490 B TWI331490 B TW I331490B TW 095125038 A TW095125038 A TW 095125038A TW 95125038 A TW95125038 A TW 95125038A TW I331490 B TWI331490 B TW I331490B
Authority
TW
Taiwan
Prior art keywords
hole
layer
forming
photoresist
copper
Prior art date
Application number
TW095125038A
Other languages
English (en)
Other versions
TW200723971A (en
Inventor
Chong Ho Kim
Jong Min Choi
Young Hwan Shin
Original Assignee
Samsung Electro Mech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mech filed Critical Samsung Electro Mech
Publication of TW200723971A publication Critical patent/TW200723971A/zh
Application granted granted Critical
Publication of TWI331490B publication Critical patent/TWI331490B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09545Plated through-holes or blind vias without lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0542Continuous temporary metal layer over metal pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377Protective layers
    • H05K2203/1394Covering open PTHs, e.g. by dry film resist or by metal disc
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Description

1331490 九、發明說明: 【發明所屬之技術領域】 本發明係關於一通孔及其一形成方法。更特別地,本 發明係關於一具有一精細孔墊之通孔,其包括可增加之電 5 路圖案密度,以及其一形成方法。 【先前技術】 電子業近來發展朝向輕、薄以及高性能,並且快速發 展運用增層PCB(印刷電路板)製造輕、薄、短、小的電子產 10 品’包括無線通訊終端產品、數位攝錄像機、筆記型電腦 等等,多層PCB已被廣泛地使用。 多層PCB可以如同於一平面上達成三維方向的相互連 接。特別地,多層PCB可以提高功能性裝置的整合,例如 1C(積體電路)、LSIC(超大型積體電路)等等;使得電子產品 15 具有輕、薄以及高性能,進而完成電子功能的結構整合, 並且能夠以一明顯降低的組裝時間以及一低生產成本進行 生產。 20 幾乎所有的增層PCB皆採用通孔此應用方式達成層g 的相互連接。近來趨勢朝向輕 '薄,係導因於使用雷射袭 孔作為形成通孔的新成長技術。 通孔,相當於層間電力連接的通道,傳統上使用機相 鑽孔方式形成。然而,機械鑽孔由於一孔徑過大不利形居 费电路,除此之外還增加生產成本。現今,較受歡 為雷射鑽孔。 5 1331490 -般典型的新型、微小通孔,通稱為、'微通孔〃 鑽的一通孔從— PCB表面開始並終止於基板。 所 計 如果一通孔所佔據的橫切面面積降低,以一相 通孔的可利用性增加。 里 途 代 1而,孔徑降低至微通孔徑意謂著機械鑽孔無商業用 !使部分替代製程普遍化’例如以雷射或電漿方式取 10 15 以雷射脈衝或電漿處理移除基材的方式係為—電化風 不同於一切割動作或處理。然而,移除製程相: 於雷射脈衝或«處理,圍繞巾心、線進行消除基材的動. 為對抗機械鑽孔’此移除動作不論是使用雷射、„ 或其他方式’最終目的在形成圓形孔。圓形孔的形成作業 通稱為、、鑽孔夕’由於圍繞著中心線移除基材,因此稱之 為'"微通孔鑽孔"。 參考圖1Α至1D,以一逐步方式圖表式的顯示使用一傳 統雷射鑽孔製程於一 pCB内形成通孔。 使用雷射鑽孔於-PCB内形成通孔的傳統方法,如圖 1A至1D所示,包含—雷射鑽孔製程、一除膠渣及電鐵銅製 程以及一電路圖案形成製程。 PCB内通孔的形成,起始於圖1A中銅箱基板ι〇ι的鑽 孔作業,形成如圖1B所示貫穿兩層的通孔1〇2。 然後,如圖1C所示,進行一除膠渣製程,接續立即進 订孔内壁的電鍍銅作業,進而形成一鍍銅層1〇3。 隨後’鍍銅層103圖案化進而形成一電路。 20 1331490 通常’通孔102需要孔墊作為電力相互連接之用。然 而’通孔之孔墊其行為如同阻礙物以便於增加電路圖案整 合的等級。參照圖2A,一平面圖示顯示傳統的通孔,孔墊 l〇4a〜104c可預防電路線i〇5a〜i〇5c相互之間配置過於靠 5 近。如圖2A所示,雖然為了縮小電路線105a〜105c之間的距 離而將通孔以一z字型方式配置,孔墊104a〜104c仍然會妨 礙電路線105a〜105c相互的接近。 圖2B為一透視圖示,顯示依一傳統技術所述之一通 孔。此通孔,如圖2B所示,包括其上部位結合一上孔墊丨〇4u 10 及在其下部位結^—下孔墊l〇4d的一内層孔璧1〇7。當下孔 墊104d結合一錫球焊墊108時,上孔墊經由一電路線延伸至 一打線接合焊墊。以此可見’孔墊104U及i〇4d仍佔據多數 面積。 15 【發明内容】 因此,本發明之一主要目的係提供一具有一精細孔墊 1 之通孔,其包括以一高密度建構之電路圖案,以及形成之 方法。 依本發明之一態樣所述’係提供一具有一精細孔塾之 20 通孔’其組成包括:一第一導電層,與一絕緣層接觸形成 於一内層孔壁表面;一第二導電層位於第一導電層外側. 以及一電路線形成於絕緣層上,連接至第二導電層,其中 孔墊經由第一及第二導電層形成。 一較佳具體實施例中,第一導電層延伸塗佈絕緣層。 7 1331490 _ 另一較佳具體實施例中,第一導電層為一無電電鍍層。 一進一步地較佳具體實施例中,第二導電層為一電鍍 層。 依本發明另一態樣所述,係提供一具有一精細孔墊之 '5 通孔的一形成方法,其步驟可包括:步驟1於一銅箔基板内 • 形成一通孔,銅箱基板表面塗佈一餘刻阻劑,以及在銅羯 基板的銅箔上形成一電路圖案;步驟2為形成一晶種層,塗 佈一光阻,然後露出通孔的一内壁;以及步驟3於通孔的一 ® 内壁上形成一電鍍層,並移除光阻及晶種層。 10 • 【實施方式】 以下係藉由特定的具體實施例說明本發明之實施方 式,熟習此技藝之人式可由本說明書所揭示之内容輕易地 了解本發明之其他優點與功效。 15 於下,參考伴隨的圖示對本發明之一具體實施例作一 詳盡說明。 9 依本發明所述,一具有一精細孔塾之通孔,如圖3 A之 透視圖示所顯示,同時圖3B顯示一平面圖示中一多重性通 孔的配置。 2〇 依本發明所示,一具有一精細孔墊之通孔其組成包 括:一内壁導電層207, 一上孔墊204u(由204ui及204uo所構 成),一下孔墊204d(由204di及204do所構成),一打線接合 焊墊206,一錫球焊墊208以及一電路線205作為連接打線接 合焊墊206與上孔墊204u,如圖3A所示。 8 山 1490 孔墊204u與内壁導電層2〇7具有相同尺寸,並且 -内孔塾觸及一外孔塾綱u。,其從内孔塾延 2〇4U1。較佳地,外孔塾厚度範圍為。内孔塾 :1〇一厚度。雖然兩者皆使用相同材料製作,那就是, ^因為使用不同的製程’内孔塾2Q4ui與外孔㈣ho且 鍍料於晶構造。特別地,内孔塾2〇4ui•進行鋼電 成V、 °4u。由—無電電鍵鋼層及電鑛銅廣所構 ίο 15 20 =以一平面圖示顯示一具有精細孔塾編及⑽u。 的通孔配置。如圖犯所示,外孔塾2G4u°a至峨 的薄化允許電路線槪至咖可以緊密配置相互 而增加電路圖案的整合等級。 連進 參照圖4A至4R,以一孫牛士斗-θ * 方式圖解說明依本發明一具 體貝施例所述之一通孔的—形成方法。 首先’如圖4A所示,提供一銅落基板410,其包含一絕 緣層411 ’其相對兩面各別包含銅層412a及他。 巴緣層411基料為樹脂。樹腊製材料顯示高絕緣特性, 但疋相較於金屬材料,i對 度以及尺寸較不穩定此類變化具有較差的嶋 纸質、玻璃纖維、;玻::為了克服此類缺點’使用 料::樹脂製枯料在縱寬及縱長兩方向的強度,以;= 對>JHL度的尺寸變化。 銅箔基板410,雖麸— ㈣,亦可僅包含—銅層在相對面具有銅層他及 9 1331490 圖4B為銅箔基板(410)經過鑽孔形成通孔420的一橫切 面概要圖式。 於PCBs内形成通孔的近來可得技術有準分子雷射、 Nd : YAG(掺鈥釔鋁石榴石雷射)及二氧化破雷射鑽孔製程。 5 準分子雷射不適用於PCBs。一 YAG雷射使用355nm波 長可以鑽透銅層,但是90百分比的能量經玻璃環氧樹脂反 射,其中玻璃環氧樹脂可以使用於形成絕緣層的膠片内。 對照下,一9.4/zm的二氧化碳雷射因為一80百分比的 總量會被吸收,可以運用於銅箔基板的鑽孔作業。 1〇 之後,如圖4C所示,蝕刻阻劑430a、430b形成於其中 具有通孔420的銅箔基板410的任一或兩表面。蝕刻阻劑之 形成可以經由一攝影製程或一網印製程而達成。關於攝影 製程,如同一 D/F方法中,一乾膜可作為一蝕刻阻劑,或者 可以使用一液態感光材料。 15 圖4D為一橫切面圖示,銅層412a、412b分別地進行一 影像形成製程,形成蝕刻阻劑430a、430b的一圖案,並且 經喷灑一蝕刻液移除銅層412a、412b後形成預設面積,蝕 刻阻劑所具有的圖案提供作為一光罩。所產生的銅箔基板 410其平面圖示如圖4E所示以及背面圖示如圖4F所示。如圖 2〇 4E所示,一電路線435a延伸至通孔420内。此外,一電路線 435b形成於銅箔基板410的下方表面上,以便於延伸至通孔 420内或其上方,如圖4F所示。 隨後,如圖4G所示,進行電鑛銅作業形成一晶種層 440。所產生的銅箔基板410其平面圖示如圖4H所示以及背 10 1331490 . 面圖示如圖41所示。為了電鍍銅,於進行電鍍作業前先執 行無電電鍍(濺鍍)作業。晶種層440較佳地具有一〇 5至1 5m β的厚度。 無電電鍍銅(或濺鍍)作為提供絕緣體,例如樹脂、陶 5究、玻璃等材料其導電性的_技術。將基板浸於一電鐘溶 液中,執行此一作業方式使基板的所有部位進行無電電鍍 銅作業孔R壁都會電錢上銅。經由無電電鍵鋼作業, 通稱為初次銅電鍍,上銅層電力連接至下銅層。初次銅電 • ㈣成一初步銅塗佈層以利後續電鍵之用。由於貧乏的物 10理性,無電電鍍銅塗佈層必須經由電鍍銅加以塗佈。 . 藉由無電電鍍銅將電傳導性傳至孔内壁,賦予該處電 鍍銅的能力。經由電鍍形成的銅塗佈層增厚許多,並且相 較於無電電鍍所形成的銅塗佈層,其顯示較佳的物理特性。 後續,如圖4J所示,此_方式中,一光阻45〇a、娜 選擇性地形成於銅羯基板41〇之上,僅有通孔42〇暴露在 外。形成光阻450a、450b可以使用一攝影方法或一網印法。 • 關於攝影製程’如同於一 D/F方法,-乾膜可作為一餘刻阻 劑,或者可以使用一液態感光材料。 之後’執行-影像形成製程進而移除相符於通孔42〇的 2〇光阻^、4邊部位,以便於暴露出通孔420的内壁。㈣ 基板41 〇所產生的結構其平面圖示如圖4 K所示以及背面圖 不如圖礼所示。如圖4K及礼兩者所示,僅有通孔42〇内壁 暴露在外。 圖術為一橫切面圖示,提供晶種層440作為一電鍍 1331490 條’而在通孔420内壁形成—鋼塗佈層。較佳地,銅塗佈層 彻具有-心爪或更厚的厚度。一 較厚銅塗佈^ 46〇可確保上與下層之間可靠 W板所產生的結構中電Si層46〇形成於通孔 42〇内壁,平面圖示如圖所示以及背面圖示如圖4〇所示。 …參照圖撕40,相對較厚銅層彻塗佈的同時, 較薄晶種層440形成於通孔42〇的内壁上。 之後,如圖4P所示,去掉光阻仙、4鳩,秋後 快速蝕刻移除晶種層進而形成一電路。 、由 ίο 15 20 然後,如同往當^ — ^5- , 程。 、進仃一光阻焊劑製程以及後續製 如上文所述’本發明可以縮小孔墊所佔據的面藉 便於增加通孔密度,進而實現PCB的薄型化據的面積,以 意即,本發明增加每單位面 加電路圖案的密度。 略琛数目,從而增 傷。此外,本發明可以應用於所有需要精細圖案的電子裝 主茫二實::僅係為了方便說明而舉例而已,本發明所 張之權利蛇圍自應以申請專利 於上述實施例。本發明亦 4為#而非僅限 以施行或應用,本說明書中“各項;體實施例加 與應用,在不恃離本發明之精進各亦可,於不同觀點 進仃各種修飾與變更。 12 1331490 【圖式簡單說明】 圖1A至i D為概要圖示,顯示一印刷電路板使用一雷射鑽孔 形成通孔的傳統製程。 圖2A及2B各自地為一平面示及一透視圖示,顯示依傳統製 5 程所形成之通孔。 圖3 A及3B各自地為—透視圖示及一平面圖示,顯示依本發 明所述一具有一精細孔墊之通孔。 圖4A至4R為概要圖示,顯示依本發明所述/具有精 田孔 塾之通孔的形成製程。 10
13 1331490
【主要元件符號說明】 101 銅结基板 205 電路線 102 通孔 205a〜205c 電路線 103 鑛銅層 206 打線接合焊墊 104a〜104c 孔墊 207 内壁導電層 104u 上孔墊 208 錫球焊墊 104d 下孔墊 410 銅猪基板 105a 〜105c 電路線 411 絕緣層 107 内層孔璧 412a、412b 銅層 108 錫球焊墊 420 通孔 204d 下孔墊 430a、430b 蝕刻阻劑 204di、204do 下孔墊 435a 電路線 204u 上孔墊 435b 電路線 204ui 内孔墊 440 晶種層 204uo 外孔墊 450a' 450b 光阻 204uoa~204uoc 外孔墊 460 銅塗佈層 14

Claims (1)

  1. 5 十、申請專利範圍: 、- 1 ·—種具有精細孔墊之通孔,其組成包括: 面 第—導電層,係形成於一絕緣層之孔的内層孔壁表 且延伸至與絕緣層之孔具相同尺寸之外部; 第二導電層,係位於該第一導電層内, 第-導電層具相同高度之外部;以及 H、 —電路線’係形成於絕緣層上,且連接至該第一導 層之部分延伸部; 10 其中該孔墊包括該第一導電層延伸至與絕緣層 相同尺寸之外部,以及該第二導電層延伸至與第一 具相同高度之外部;以及 該孔墊係透過電路線連接至打線接合焊墊或錫球焊 15 2. 如申請專利範圍第1項所述之通孔,其中該第—導 電層係一無電電鐘層。 3. 如申請專利範圍第1項所述之通孔,其中該第二導 電層係一電鍍層。 4. 一種具有精細孔墊之通孔的一形成方法其步驟包 括: 4 、夕匕 20 —第9Sl2S〇38號,99年7月修正頁
    之孔具 導電層 内壁;以及 步驟卜形成二通孔於-銅落基板内’塗佈—蝕刻阻劑 於銅箔基板上’以及在銅箔基板的銅箔上形成—電路曰案 步驟2,形成一晶種層,塗佈—光阻,且露出該通'之 15 1331490 步驟3,形成一電鍍層於該通孔之該内壁,並移除該光 阻以及該晶種層; 其中步驟2包括: 步驟2-1,利用一無電電鍍製程及一電鍍製程,以形成 該晶種層; 步驟2-2,層疊該光阻於該晶種層上;以及 步驟2-3,經由一曝光以及顯影製程,露出該通孔之該 内壁’且該製程係以該光阻作為一光罩。 5.如申請專利範圍第4項所述之方法,其中步驟j包 10 v驟1 -1 ’利用一鑽孔製程以形成該通孔於該銅箔基板 的該銅步:=佈::路圖索中™於-電路圖索 15 步驟1-3,利用一曝光製程以形成一電路圖案。 6.如申請專利範圍第4項所述之方法,其中該 厚度係1.5 /Z m。 ’其中該晶種層 7. -種具有精細孔墊之通孔的—形成方法其步驟包 一鋼箔基板内,塗佈一蝕刻阻劑
    步驟1’形成一通孔於一 於鋼箱基板上, 步驟2 ’形成·-晶種層, —内壁;以及 16 1331490 的年㈣7日修乂)正替叫 步驟3’形成一電鍍層於該通孔之該内壁,並移除該光 阻以及該晶種層; 其中步驟2包括: 步驟2-1 ’利用一無電電鍍製程及一電鍍製程,以形成 5 該晶種層; 步驟2-2 ’層疊該光阻於該晶種層上;以及 步驟2-3,經由一曝光以及顯影製程,露出該通孔之該 内逢’且該製程係以該光阻作為一光罩; 其中步驟3包括: v驟3 -1,以该晶種層作為一電錢條,形成一銅層於該 通孔之該内壁上; 步驟3-2 ’移除該光阻;以及 步驟3-3,以快速蝕刻法移除該晶種層。 15 8. 如申請專利範圍第7項所述之方法,其中該銅層厚 度係1 5 /z m或更厚。 9. 一種具有精細孔墊之通孔的一形成方法,其步驟包 括: 步驟1 ’形成一通孔於一銅箔基板内,塗佈一蝕刻阻劑 於銅J基板上,以及在鋼箔基板的銅箔上形成一電路圖案; 步驟2’形成-晶種層,塗佈一光阻,且露出該通孔之 一内壁; 步驟3’形成-電鍍層於該通孔之該内壁,並移除該光 阻以及該晶種層;以及 步雜4,藏出έ玄通孔之^ —月邊 . ^ .¾ 周逯,其中該通孔之該周邊係 17 1331490 VIV?月巧曰峰⑻止替換頁 ————— —_ J 被電鍍於步驟3中該通孔内壁電鍍層之形成; 其中步驟2包括: 步驟2-1,利用一無電電鍍製程及一電鍍製程,以形成 5玄晶種層, 步驟2-2,層疊該光阻於該晶種層上;以及 步驟2-3,經由一曝光以及顯影製程,露出該通孔之該 内壁,且該製程係以該光阻作為一光罩。 18
TW095125038A 2005-12-12 2006-07-10 Via hole having fine hole land and method for forming the same TWI331490B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050121752A KR100722625B1 (ko) 2005-12-12 2005-12-12 미소 홀랜드를 갖는 비아홀 및 그 형성 방법

Publications (2)

Publication Number Publication Date
TW200723971A TW200723971A (en) 2007-06-16
TWI331490B true TWI331490B (en) 2010-10-01

Family

ID=38138472

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095125038A TWI331490B (en) 2005-12-12 2006-07-10 Via hole having fine hole land and method for forming the same

Country Status (4)

Country Link
US (2) US7629692B2 (zh)
JP (1) JP4314263B2 (zh)
KR (1) KR100722625B1 (zh)
TW (1) TWI331490B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8440916B2 (en) 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
TWI471984B (zh) * 2008-05-23 2015-02-01 Advanced Semiconductor Eng 具有內埋式導電線路之電路板及其製造方法
US8114712B1 (en) * 2010-12-22 2012-02-14 General Electric Company Method for fabricating a semiconductor device package
CN106982522A (zh) * 2017-03-14 2017-07-25 开平依利安达电子第三有限公司 多网络通孔电路板及其制造方法
KR102309827B1 (ko) 2020-05-15 2021-10-12 주식회사 디에이피 다층 인쇄회로기판 제조 방법 및 이에 의해 제조된 다층 인쇄회로기판

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04286389A (ja) 1991-03-15 1992-10-12 Citizen Watch Co Ltd 回路基板の製造方法
JP2636537B2 (ja) * 1991-04-08 1997-07-30 日本電気株式会社 プリント配線板の製造方法
US5495665A (en) 1994-11-04 1996-03-05 International Business Machines Corporation Process for providing a landless via connection
JPH08186373A (ja) * 1994-12-28 1996-07-16 Nec Toyama Ltd プリント配線板の製造方法
JP2000151067A (ja) 1998-11-06 2000-05-30 Mitsui Mining & Smelting Co Ltd 新規なプリント配線板および多層プリント配線板の製造方法
EP1163269A4 (en) * 1999-03-15 2005-06-08 Merck & Co Inc ISOFORMS OF THE 5-HT2C ROLLER
JP3048360B1 (ja) 1999-04-06 2000-06-05 日東電工株式会社 両面プリント配線板およびその製造方法
US20020117753A1 (en) 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
US7485812B2 (en) 2002-06-27 2009-02-03 Ppg Industries Ohio, Inc. Single or multi-layer printed circuit board with improved via design
JP2004146668A (ja) 2002-10-25 2004-05-20 Sharp Corp 多層プリント配線板及びその製造方法
JP4113024B2 (ja) 2003-03-31 2008-07-02 三菱製紙株式会社 基板の製造方法
JP2005286296A (ja) 2004-03-03 2005-10-13 Mitsubishi Paper Mills Ltd 回路基板の製造方法
KR100632579B1 (ko) * 2004-04-07 2006-10-09 삼성전기주식회사 인쇄회로기판의 비아홀 형성방법
KR100632577B1 (ko) * 2004-05-03 2006-10-09 삼성전기주식회사 인쇄회로기판의 전해 금도금 방법

Also Published As

Publication number Publication date
US20080209722A1 (en) 2008-09-04
KR100722625B1 (ko) 2007-05-28
US7629692B2 (en) 2009-12-08
US20070132087A1 (en) 2007-06-14
JP2007165863A (ja) 2007-06-28
TW200723971A (en) 2007-06-16
JP4314263B2 (ja) 2009-08-12

Similar Documents

Publication Publication Date Title
TWI307142B (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
KR20090104142A (ko) 다층 프린트 배선판
JP2009088469A (ja) 印刷回路基板及びその製造方法
TW201414379A (zh) 電路板及其製作方法
JP2009283739A (ja) 配線基板および配線基板の製造方法
JP2009177153A (ja) 配線基板及びその製造方法
US20120005894A1 (en) Method of manufacturing multilayered printed circuit board
TWI331490B (en) Via hole having fine hole land and method for forming the same
KR101162524B1 (ko) 다층 프린트 배선판
JP2005150553A (ja) 配線基板およびその製造方法
JP2008311612A (ja) 多層プリント基板およびその製造方法
JP3942535B2 (ja) 多層配線基板の製造方法
JP2008235655A (ja) 基板及びこの基板の製造方法
TW201417637A (zh) 電路板及其製作方法
WO2005015966A1 (ja) プリント配線板およびその製造方法
KR20100109698A (ko) 인쇄회로기판의 제조방법
KR100787385B1 (ko) 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법
JP2010129997A (ja) 埋込みパターンを持つプリント基板及びその製造方法
TWI361483B (en) Aluminum oxide-based substrate and method for manufacturing the same
KR100576652B1 (ko) 양면 배선기판의 제조방법
JP2003179321A (ja) 回路基板及び多層回路基板及び回路基板の製造方法
JP2666784B2 (ja) 印刷配線板及びその製造方法
JP2001196746A (ja) プリント配線板およびプリント配線板の製造方法
JP2003273510A (ja) プリント基板の製造方法
TWI394246B (zh) 封裝基板及其製法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees