KR20080044727A - 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판 - Google Patents

인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판 Download PDF

Info

Publication number
KR20080044727A
KR20080044727A KR1020060114145A KR20060114145A KR20080044727A KR 20080044727 A KR20080044727 A KR 20080044727A KR 1020060114145 A KR1020060114145 A KR 1020060114145A KR 20060114145 A KR20060114145 A KR 20060114145A KR 20080044727 A KR20080044727 A KR 20080044727A
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
base
forming
contact portion
Prior art date
Application number
KR1020060114145A
Other languages
English (en)
Other versions
KR101241690B1 (ko
Inventor
어태식
이성규
김동민
황정호
윤성호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060114145A priority Critical patent/KR101241690B1/ko
Publication of KR20080044727A publication Critical patent/KR20080044727A/ko
Application granted granted Critical
Publication of KR101241690B1 publication Critical patent/KR101241690B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Abstract

본 발명은 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에 의해 제조된 인쇄 회로기판에 관한 것으로, 본 발명에 따른 인쇄 회로기판은 층간 기초 회로패턴을 전기적으로 분리시키는 절연부재와; 복층 이상으로 형성되며, 절연부재에 매립되는 상태로 형성되는 기초 회로패턴과; 기초 회로패턴의 일부 영역에 형성되며, 절연부재에 의해 매립되는 상태로 형성되는 컨택부와; 서로 다른 기초 회로패턴 간의 전기적 통전을 위하여 기초 회로패턴의 일부 영역을 연결하는 비아와; 컨택부만 개방되도록 형성되는 절연막을 포함하여 구성될 수 있다. 이와 같은 구성을 통하여 본 발명은 기초 회로패턴과 컨택부의 형성 구조에 의해 절연 부재와 결합력이 매우 높게 되며, 기초 회로패턴 및 컨택부의 피치가 균일하고 미세하게 형성될 수 있고, 도금을 위한 별도의 도금 인입선을 필요로 하지 않게 되어 제조가 용이하며, 미세한 패턴의 회로설계가 가능하게 된다.
컨택부, 매립, 회로패턴, 비아, 절연막, 회로기판

Description

인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에 의해 제조된 인쇄 회로기판{METHOD FOR MANUFACTURING PRINTED CIRCUIT BOARD AND PRINTED CIRCUIT BOARD MANUFACTURED BY THE SAME}
도 1은 본 발명의 일 실시예에 따라 제조된 인쇄 회로기판의 내부 구조를 나타내는 개략적인 단면도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 인쇄 회로기판의 제조 과정 중 매립 구조를 가지는 컨택부를 형성시키기 위해 마스크가 형성된 상태를 나타내는 도면이다.
도 3a 및 도 3b는 도 2a 및 도 2b를 통해 매립 구조를 가지는 컨택부가 형성된 상태를 나타내는 도면이다.
도 4a 및 도 4b는 매립 구조를 가지는 컨택부와 일부 영역이 연결되도록 기초 회로패턴을 형성시키기 위한 마스크가 형성된 상태를 나타내는 도면이다.
도 5a 및 도 5b는 도 4a 및 도 4b를 통해 상기 컨택부와 전기적으로 연결되며 매립 구조를 가지는 기초 회로패턴이 형성된 상태를 나타내는 도면이다.
도 6a 및 도 6b는 비아 기초부재를 형성시키기 위한 마스크를 이용하여 매립 구조를 가지는 기초 회로패턴의 일부 영역과 전기적으로 연결되는 비아 기초부재가 형성된 상태를 나타내는 도면이다.
도 7은 상기 과정을 통해 베이스의 일 측면에 형성되는 컨택부와 기초 회로패턴 및 비아가 절연될 수 있도록 기초 절연부재를 적용시킨 상태를 나타내는 도면이다.
도 8은 절연부재에 의해 두 비아 기초부재가 전기적으로 연결 가능하게 결합된 상태를 나타내는 도면이다.
도 9는 베이스 부재가 박리된 면에 컨택부만 노출되도록 절연막이 형성된 상태를 나타내는 도면이다.
도 10은 본 발명의 일 실시예에 따른 인쇄회로기판을 제조하기 위한 공정을 나타내는 흐름도이다.
도 11은 본 발명의 다른 일 실시예에 따른 인쇄회로기판을 제조하기 위한 공정을 나타내는 흐름도이다.
*도면의 주요 부분에 대한 설명*
10a,10b ... 베이스 20a,20b,30a,30b,40a,40b ... 마스크
21a,221b ... 컨택부 형성부 31a,31b ... 기초 회로패턴 형성부
50a,50b ... 기초 절연부재 100 ... 인쇄 회로기판
100a,100b ... 인쇄 회로기판 기초 부재
110a,110b ... 컨택부 111a,111b ... 금 적층부
112a,112b ... 니켈 적층부 120a,120b ... 기초 회로패턴
130 ... 비아 131a,131b ... 비아 기초부재
140 ... 절연부재 150a,150b ... 절연막
본 발명은 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에 의해 제조된 인쇄 회로기판에 관한 것이다.
일반적으로 PCB(Printed Circuit Board)라 불리 우는 인쇄 회로기판은 배선이 집적되어 다양한 소자들이 실장 되거나 소자 간의 전기적 연결이 가능하도록 구성되는 부품이다.
기술의 발전에 따라 다양한 형태와 다양한 기능을 갖게 되는 인쇄 회로기판이 제조되고 있고, 이러한 종류의 인쇄 회로기판 중에는 램(Ram), 메인보드, 랜 카드 등과 같은 인쇄 회로기판이 생산되고 있다.
이와 같이 생산되고 있는 인쇄 회로기판은 상기 인쇄 회로기판에 실장되는 다양한 소자 또는 다른 인쇄 회로기판들이 회로패턴 중 개방된 영역(즉, 컨택부)를 통하여 전기적으로 연결되도록 구성되고 있다.
종래에는 인쇄회로기판에 구성되는 컨택부를 형성시키기 위해서 회로패턴의 형성 후에 별도로 컨택부를 형성시키고 있다. 이 경우 컨택부는 회로패턴과 함께 절연부재의 외부로 돌출되는 상태로 형성되기 때문에 회로패턴과의 결합력에 문제가 발생되는 것은 물론 표면의 평탄화와 미세패턴이 구현이 매우 어려운 실정이었다.
그리고, 종래의 구성에 따른 인쇄회로기판의 경우에는 보통 컨택부와 소자 등의 전기적인 연결 수단을 와이어(즉, 전선) 등을 이용하여 배선을 하게 되는데, 이때, 회로패턴의 컨택부와 와이어를 접합하게 되는 용접 부재의 결합력과 회로패턴과 절연부재 사이의 결합력의 정도가 인쇄 회로기판의 오작동 또는 고장의 원인으로 대두 되고 있다.
보다 구체적으로 말하면, 인쇄 회로기판은 물성이 상이한 다수의 재료가 조합되어 구성되는 장치이기 때문에 각각의 결합 되는 재료 간의 물성 차이가 큰 경우에는 결합력이 매우 저하되어 제조과정에서 재료 간의 분리현상이 발생 되기도 하고, 제조된 후라도 가벼운 충격에 의해 분리되는 형상이 발생 되기도 한다. 이뿐만 아니라, 제조된 후 환경의 영향에 의해 결합력이 약한 부위로 침투된 습기가 작동불량 또는 고장의 원인이 되기도 한다.
또한, 종래의 인쇄 회로기판은 회로패턴 사이에 배치되는 절연 부재 자체에 에칭 방법을 통해 회로패턴을 형성시키는 에칭방법(etching process)과 절연 부재에 일종의 바인더 역할을 하게 되는 물질을 적층 시킨 상태에서 회로패턴을 형성시키는 세미 애더티브 방법(semi-additive process)를 통해 제조되고 있는데, 이와 같은 방법에 의해 제조되는 인쇄 회로기판은 장착되는 소자와 인쇄 회로기판 사이의 면이 고르지 못해, 다시 말해서, 소자가 장착되는 인쇄 회로기판의 영역(즉, 컨택부가 형성된 영역)이 고르게 형성되지 못하여 소자와 인쇄 회로기판 사이에서 공기층(air-void)이 형성되는 문제가 발생 되고 있다.
또한, 상기 컨택부가 형성된 영역이 고르지 못하기 때문에 배선(와이어 본딩(wire-bonding))을 위한 정렬(align) 시 정렬장치에서 위치 판독을 위해 주사되 는 빛이 산란 되어 정렬이 불량하게 되고, 이로 인해 배선 공정의 오류가 발생 되는 문제도 함께 나타나고 있다.
그리고 또한, 종래의 인쇄회로기판을 제조하는 과정에 있어서 회로패턴이 미세하게 될수록 컨택부의 형성을 위한 도금 인입선의 배치가 어려워지기 때문에 회로패턴의 미세화에 한계가 있었다. 한편으로 종래에는 회로패턴의 형성을 위한 도금 인입선이 인쇄회로기판이 제조된 후에 인쇄회로기판의 내부에 부분적으로 남아있게 되는데, 이 경우 남아있게 되는 도금 인입선에 의하여 신호의 간섭현상 등 정상적으로 전송되는 신호를 열화시키는 문제가 발생되고 있다.
이러한 한계를 극복하기 위하여 무인입선 공정으로 컨택부의 도금만을 위한 도금 인입선을 따로 구성하기 위한 시드레이어를 이용하여 컨택부가 형성되어야하는 부분의 회로패턴을 연결하여 도금한 후에 도금 인입선으로 형성된 부분을 에칭하는 기술이 제안된바 있다.
그러나, 이와 같은 경우에도 시드레이어를 이용한 도금 인입선의 구성을 위한 공정이 복잡하고 어려울 뿐 아니라 제조비용의 증가를 유발하고 있다. 또한, 회로패턴이 미세하게 구성되어야하는 경우에는 사실상 도금 인입선의 형성에 한계가 있기 때문에 미세한 회로패턴의 구성이 어렵다는 문제가 발생되고 있다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위한 것으로 그 일 목적은 인쇄 회로기판을 구성하는 재료 간의 서로 다른 물성의 차이로 인해 회로패턴과 컨택부의 사이 및/또는 회로패턴과 절연부재 사이에 발생 되는 열팽창 또는 흡습율 등과 같은 원인으로 인한 문제를 방지하고자 하는 데에 있다.
본 발명의 다른 일 목적은 회로패턴과 컨택부의 사이 및/또는 회로패턴과 절연부재 사이의 결합력의 약화로 인한 분리 현상을 방지하고자 하는 데에 있다.
본 발명의 또 다른 일 목적은 회로패턴 및 컨택부가 외부로 향하는 면이 동일한 높이로 형성될 수 있도록 하는 데에 있다.
본 발명의 또 다른 일 목적은 회로패턴 및 컨택부의 피치가 균일하면서도 미세하게 형성될 수 있도록 하는 데에 있다.
본 발명의 또 다른 일 목적은 소자가 인쇄 회로기판에 장착되는 경우 소자와 인쇄 회로기판 사이에 공기층(air-void)이 형성되지 않도록 하는 데에 있다.
본 발명의 또 다른 일 목적은 소자를 인쇄 회로기판에 장착하기 위하여 배선을 하는 경우 배선을 위한 정렬시 정렬장치에서 위치 판독을 위해 주사되는 빛의 산란이 방지될 수 있도록 하는 데에 있다.
본 발명의 또 다른 일 목적은 도금을 위한 도금 인입선을 별도로 이용하지 않고서도 컨택부의 형성이 가능하도록 하는 데에 있다.
본 발명의 또 다른 일 목적은 제조된 인쇄회로기판에 잔류되는 도금 인입선이 발생되지 않도록 하여 회로를 통해 전송되는 신호의 열화를 방지하는 데에 있다.
본 발명은 상기와 같은 문제들을 해결하고 동시에 본 발명에 따른 목적들을 이루기 위한 인쇄 회로기판의 제조방법과 상기 제조방법에 의해 제조된 인쇄 회로 기판을 제공한다.
본 발명의 일 실시 형태에 따른 인쇄 회로기판의 제조방법은 적어도 둘 이상의 베이스 일 면에 인쇄 회로기판의 제어회로를 구성하기 위한 기초 회로패턴과 컨택부 및 비아가 절연 부재에 묻히는 구조가 되도록 인쇄 회로기판 기초 부재를 형성하는 단계와; 베이스를 제거한 후 컨택부만 외부로 노출되도록 절연막을 형성시키는 단계를 포함하는 이루어질 수도 있다.
여기서, 인쇄회로기판 기초 부재의 형성단계는 둘 이상의 베이스 일 면에 컨택부가 형성되는 단계와; 일부 영역이 상기 컨택부를 포함하도록 상기 베이스의 일 면에 기초 회로패턴이 형성되는 단계와; 기초 회로패턴의 일부 영역에 비아가 형성되는 단계와; 두 베이스에 형성되는 비아가 절연부재에 의해 통전 가능하게 결합되는 단계를 포함하여 이루어질 수도 있다.
이와는 달린 본 발명의 다른 일 실시 형태에 따른 인쇄 회로기판의 제조방법은 적어도 둘 이상의 베이스 일 면에 인쇄 회로기판의 제어회로를 구성하기 위한 기초 회로패턴과 컨택부가 절연 부재에 묻히는 구조가 되도록 인쇄 회로기판 기초 부재를 형성하는 단계와; 베이스를 제거한 후에 베이스에 형성되는 기초 회로패턴의 일부 영역이 서로 통전 가능하도록 비아를 형성시키는 단계와; 컨택부만 외부로 노출되도록 절연막을 형성시키는 단계를 포함하는 이루어질 수도 있다.
여기서, 비아는 드릴링 공정과 도금 고정에 의해 형성될 수도 있다.
그리고, 비아는 어느 일 베이스에만 형성되는 비아 기초부재 또는 둘 이상의 베이스에 각각 형성되는 비아 기초부재를 통해 형성될 수도 있다.
또한, 컨택부는 금 및/또는 니켈층으로 이루어질 수도 있고, 이 경우 컨택부는 금으로 형성되는 층이 먼저 형성되고, 니켈로 형성되는 층이 나중에 형성될 수도 있다. 또한, 컨택부는 기초 회로패턴 보다 전기 전도성이 높은 물질로 구성될 수도 있다.
베이스는 금속물질로 이루어질 수도 있는데, 이 경우에 구리로 형성될 수도 있다.
본 발명의 다른 일 실시 형태에 따른 인쇄 회로기판은 위의 제조방법에 의한 기술적 특징을 포함할 수 있게 된다. 이와 같은 인쇄 회로기판은 층간 기초 회로패턴을 전기적으로 분리시키는 절연부재와; 복층 이상으로 형성되며, 절연부재에 매립되는 상태로 형성되는 기초 회로패턴과; 기초 회로패턴의 일부 영역에 형성되며, 절연부재에 의해 매립되는 상태로 형성되는 컨택부와; 서로 다른 기초 회로패턴 간의 전기적 통전을 위하여 기초 회로패턴의 일부 영역을 연결하는 비아와; 컨택부만 개방되도록 형성되는 절연막을 포함하여 구성될 수도 있다.
여기서, 비아는 내부가 완전히 충진된 상태로 구성될 수도 있고, 내부가 홀 형상으로 형성될 수도 있다.
또한, 컨택부는 전기 전도성이 우수한 물질로 구성될 수도 있는데, 이 경우 컨택부는 금 및/또는 니켈층으로 이루어질 수도 있다.
그리고, 기초 회로패턴과 절연부재는 외부면으로 향하는 부분이 동일한 높이를 갖도록 형성될 수도 있다. 또한, 절연부재와 컨택부는 외부면으로 향하는 부분이 동일한 높이를 갖도록 형성될 수도 있다.
상기와 같은 본 발명의 특징들에 대한 이해를 돕기 위하여 이하 본 발명의 실시예들을 통해 본 발명에 따른 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에 의해 제조된 인쇄 회로기판을 설명한다.
이하 설명되는 실시예들에 의해 본 발명이 제한되는 것이 아니라 아래 설명되는 실시예들과 같이 본 발명이 실시될 수 있다는 것을 일 예로 하여 설명한 것이다. 즉, 본 발명은 아래 설명된 실시예를 통해 본 발명의 요지 범위 내에서 다양한 변형 실시가 가능하며, 이러한 변형 실시예는 본 발명의 요지 범위 내에 속한다 할 것이다.
이하 설명되는 실시예의 이해를 돕기 위하여 첨부된 도면에 기재된 부호에 있어서, 각 실시예에서 동일한 작용을 하게 되는 구성요소 중 관련된 구성요소는 동일 연장 선상의 숫자로 표기하였다.
그리고, 이하 설명되는 실시예는 본 발명의 기술적인 특징을 이해시키기에 가장 적합한 실시예들을 기초로 하여 설명될 것이다. 또한, 이하 설명되는 실시예에서는 복층의 구조를 갖는 인쇄 회로기판을 기초로 하여 설명되나 다수개의 층으로 구성되는 회로기판을 제조하는 과정은 이하 설명되는 실시예를 통해 충분히 이해될 수 있을 것이다.
도 1을 참조하여 보면, 본 발명의 일 실시예에 따른 인쇄 회로기판(100)의 내부 구조를 개략적으로 나타내는 단면도가 도시되어 있다. 본 발명의 핵심은 절연부재(140)에 의해 양측으로 위치되어 비아(130)에 의해 전기적으로 연결되게 구성되는 기초 회로패턴(120a,120b)과 기초 회로패턴(120a,120b)의 일부 영역에 형성되 는 컨택부(110a,110b)이 매립된 구조를 가지는 것을 기초로 한다.
상기 기초 회로패턴(120a,120b)은 전체 회로패턴을 구성하게 되는 다른 요소인 비아(130) 및 컨택부(110a,110b)와 구분하기 위한 명칭으로 절연부재(140)의 외측면에 형성되는 회로패턴의 부분을 의미한다.
즉, 상기 인쇄 회로기판(100)은 양측으로 분리된 상태의 배치 구조를 가지는 기초 회로패턴(120a,120b)이 형성된다. 상기 기초 회로패턴(120a,120b)은 절연부재(140)에 의해 전기적으로 분리되도록 형성된다. 그러나, 상기 기초 회로패턴(120a,120b)은 전기적으로 완전히 차단되는 것이 아니라 설계 사양에 따라 일부 영역에서 비아(130)에 의해 선택적으로 전기적 연결을 이룰 수 있도록 구성된다.
따라서, 상기 비아(130)는 일 측(예를 들어 하부)에 배치되는 기초 회로패턴(120b)의 일 부 영역에 일 단부가 연결되고, 상기 비아(130)의 다른 일 단부가 다른 일 측(예를 들어 상부)에 배치되는 기초 회로패턴(120a)의 일 부 영역에 연결되어 하부 기초 회로패턴(120b)과 상부 기초 회로패턴(120a)이 설계 사양에 적절한 회로를 구성하게 된다. 상기 비아(130)는 이하 설명되는 제조공정에 따라 내부가 완전히 충진된 상태로 구성될 수도 있고, 또는 내부가 홀 형상으로 형성되도록 구성될 수도 있다.
여기서, 상기 기초 회로패턴(120a,120b)의 일부 영역에는 컨택부(110a,110b)가 더 형성될 수도 있다. 상기 컨택부(110a,110b)는 연결되는 다른 소자 또는 인쇄 회로기판의 전기적 연결이 양호하게 이루어질 수 있도록 하는 한편, 상기 기초 회로패턴(120a,120b)의 산화 방지 등과 같이 내구성을 보강하기 위한 것이다.
이때, 상기 각 기초 회로패턴(120a,120b)은 절연부재(140)에 매립되는 구조를 가지게 되는데, 도 1에 도시된 것과 같이 단면의 구조를 볼 때, 양 측면과 하부면이 절연부재(140)에 묻혀있는 상태가 되도록 구성될 수 있다. 또한, 상기 기초 회로패텬(120a,120b)의 일부 영역에 소자 등의 실장을 위하여 형성되는 컨택부(110a,110b)도 상기 기초 회로패턴(120a,120b)과 같이 절연부재(140)에 매립되는 구조로 가지게 된다.
따라서, 상기 컨택부(110a,110b)는 양 측면과 하부면이 절연부재(140)에 묻혀있는 상태가 되도록 구성될 수 있다. 이때, 상기 컨택부(110a,110b)가 형성되는 기초 회로패턴(120a,120b)의 영역은 외부로 노출되지 않도록 완전히 밀폐될 수 있다. 또한, 상기 기초 회로패턴(120a,120b)과 컨택부(110a,110b)가 절연부재(140)의 외부로 노출되는 면은 서로 동일한 평면을 이루게 된다.
이와 같은 구조를 통해 상기 절연부재(140)에 매립된 상태로 구성되는 기초 회로패턴(120a,120b)은 측면과 하부면이 절연부재(140)와 결합 되는 상태를 이루게 되기 때문에 그 결합력은 매우 높아지게 된다.
또한, 상기 컨택부(110a,110b)도 절연부재(140)에 매립된 상태로 구성되어 측면이 절연부재(140)와 결합 되고 하부면이 기초 회로패턴(120a,120b)의 상부면에 결합되기 때문에 그 결합력은 매우 높아지게 된다.
여기서, 기초 회로패턴(120a,120b)과 컨택부(110a,110b)의 결합력을 더욱 높게 하기 위하여 상기 기초 회로패턴(120a,120b)과 컨택부(110a,110b)는 서로 원자가 결합력이 높은 물질로 구성할 수도 있다. 한편, 상기 컨택부(110a,110b)는 연결 되는 다른 소자 또는 인쇄 회로기판의 전기적 연결이 양호하게 이루어질 수 있도록 하는 한편, 상기 기초 회로패턴(120a,120b)의 산화 방지 등과 같이 내구성을 보강하기 위하여 금으로 구성되는 적층부(111a,111b)와 니켈로 구성되는 적층부(112a,112b)를 포함하여 구성될 수도 있다.
그리고, 상기 컨택부(110a,110b)를 제외한 나머지 기초 회로패턴(120a,120b)의 상부면(즉, 외측면)에는 기초 회로패턴(120a,120b)의 전기적 쇼크, 산화 등과 같은 요인들로부터 기초 회로패턴(120a,120b)을 보호하기 위하여 절연막(150a,150b)이 형성된다.
상기 실시예와 같이 구성될 수 있는 본 발명의 인쇄 회로기판은 다음과 같은 방법에 의해 제조될 수 있다.
도 10과 도 11을 참조하여 보면 본 발명의 제조방법에 따른 각 일 실시예의 흐름도가 도시되어 있다. 상기 흐름도들과 도 2a 내지 도 9에 도시된 각 공정의 과정을 나타내는 도면들을 참조하여 본 발명에 따른 실시예를 통해 인쇄 회로기판의 제조방법에 대하여 설명하도록 하겠다. 여기서, 기본적인 제조방법은 인쇄 회로기판 기초 부재(100b)의 형성단계(S10a,S10b)와 형성된 인쇄 회로기판 기초 부재(100b)에 절연막을 형성시키는 단계(S20)를 포함하여 이루어질 수 있다.
도 10과 도 11에 도시된 각 인쇄 회로기판 기초 부재(100b)의 형성단계(S10a,S10b)는 비아(130)의 형성단계와 방법에 대한 차이에 의한 것이다. 다시 말해서, 각 공정에 따라 적층 또는 도금 방식에 의해 비아(130)를 형성하는 방법과 드릴링 작업 및 도금 과정을 통해 비아(130)를 형성하는 방법에 의해 구분될 수 있 다. 따라서, 이를 구분하여 설명하지 않고, 상기 도 10에 도시된 제조방법을 설명하는 과정에서 도 11에 도시된 방법과 차이가 있는 부분을 보충하는 방식으로 설명하도록 하겠다.
도 10에 도시된 것과 같이 인쇄 회로기판 기초 부재(100b)의 형성단계(S10a)를 보다 구체적으로 설명하면, 처음 단계(S11a)는 컨택부를 형성하는 단계로 도 2a 및 도 2b에 도시된 것과 같이 두 베이스(10a,10b)의 각 일면에 컨택부(110a,110b)를 형성시키기 위하여 컨택부 형성부(21a,21b)를 같는 마스크(20a,20b)가 적층되고, 이를 기초로 하여 도 3a 및 도 3b에 도시된 것과 같이 컨택부(110a,110b)가 형성된다. 상기 컨택부(110a,110b)의 형성은 증착방식 또는 도금 방식에 의해 수행될 수 있는데, 도금 방식에 의해 수행되는 경우에 상기 베이스(10a,10b)는 금속물질로 적용하여 도금 인입선으로 이용할 수 있다. 이때, 상기 베이스(10a,10b)를 구성하는 금속물질로는 구리를 이용할 수도 있다.
상기와 같이 컨택부(110a,110b)가 형성된 후에는 기초 회로패턴 형성단계(S12a)로 상기 컨택부(110a,110b) 형성을 위한 마스크(20a,20b)를 제거한 후에 도 4a 및 도 4b에 도시된 것과 같이 기초 회로패턴(120a,120b)을 형성시키기 위한 마스크(30a,30b)를 형성시킨다. 상기 마스크(30a,30b)는 기초 회로패턴(120a,120b)이 형성되는 위치에 설계 사양에 따른 패턴이 형성되는 기초 회로패턴 형성부(31a,31b)가 형성된다. 이때, 상기 기초 회로패턴 형성부(31a,31b)의 일부는 상기 컨택부 형성단계(S11a)를 통해 형성되는 컨택부(110a,110b)의 상부가 노출되도록 형성된다.
상기 기초 회로패턴 형성부(31a,31b)가 형성되는 마스크(30a,30b)를 기초로 하여 도 5a 및 도 5b에 도시된 것과 같이 기초 회로패턴(120a,120b)이 형성된다. 상기 기초 회로패턴(120a,120b)은 컨택부(110a,110b)와 마찬가지로 증착방식 또는 도금 방식에 의해 수행될 수 있는데, 도금 방식에 의해 수행되는 경우에 상기 베이스(10a,10b)를 도금 인입선으로 하여 형성될 수 있다.
여기까지의 공정은 도 10에 도시된 공정과 도 11에 도시된 공정이 동일하게 수행될 수 있다. 따라서, 도 11에 도시된 인쇄 회로기판 기초 부재(100b)의 형성단계(S10b)의 컨택부 형성단계(S11b)와 기초 회로패턴 형성단계(S12b)에 대한 설명은 생략하기로 한다.
이와 같이 기초 회로패턴(120a,120b)이 형성된 후에는 상기 마스크(30a,30b)를 제거한 후에 도 10에 도시된 것과 같이 비아 기초부재를 형성시키는 단계(S13a)를 수행한 후에 기초 절연부재(50a,50b)를 적용하여 비아 기초부재(131a,131b)에 의해 층간 기초 회로패턴(120a,120b)이 통전 가능하도록 결합시키는 단계(S14a)를 수행하거나, 또는 도 11에 도시된 것과 같이 기초 절연부재(50a,50b)를 적용하여 층간 기초 회로패턴이 전기적으로 분리되도록 결합시키는 단계(S13b)를 수행한 후에 비아를 형성시키는 단계(S14b)를 수행할 수도 있다.
우선, 도 10에 도시된 것과 같은 공정을 설명한 후에 도 11에 도시된 것과 같은 공정을 설명하도록 하겠다.
우선 비아 형상단계(S13a)는 도 6a 및 도 6b에 도시된 것과 같이 상기와 같이 비아 기초부재(131a,131b)가 형성될 수 있는 패턴(미도시)이 형성되는 마스 크(40a,40b)를 형성한 후에 비아 기초부재(131a,131b)를 형성시키게 된다. 이때, 상기 비아 기초부재(131a,131b)는 상기 층간 기초 회로패턴(120a,120b)이 서로 전기적으로 연결될 수 있도록 형성된다. 상기 비아 기초부재(131a,131b)는 위에서 설명한 바와 마찬가지로 증착방식 또는 도금 방식에 의해 수행될 수 있는데, 도금 방식에 의해 수행되는 경우에 상기 베이스(10a,10b)를 도금 인입선으로 하여 형성될 수 있다.
한편, 상기와 같이 비아 기초부재(131a,131b)를 형성시키는 과정에 있어서, 상기 비아 기초부재(131a,131b)는 상기 어느 일 측의 기초 회로패턴(120a,120b) 상부에만 형성시킨 후에 이하 공정(S14a)을 거쳐 비아(130)가 형성되게 할 수도 있다.
이와 같이 비아 기초부재(131a,131b)가 형성된 후에는 그 다음 단계(S14a)를 통해 절연부재를 적용하여 비아 기초부재(131a,131b)에 의해 층간 기초 회로패턴(120a,120b)이 실제 전기적으로 연결될 수 있도록 결합된다.
이 과정은 도 7에 도시된 것과 같이 기초 절연부재(50a,50b)를 각 비아 기초부재(131a,131b)가 형성된 베이스(10a,10b) 또는 컨택부(110a,110b)와 기초 회로패턴(120a,120b)만 형성된 베이스(10a,10b)에 적용하여 1차 인쇄회로기판 기초부재(100a)를 형성시키게 된다.
상기와 같이 베이스(10a,10b)에 기초 절연부재(50a,50b)가 적용된 이 후 도 8에 도시된 것과 같이 각 기초 절연부재(50a,50b)를 최종 인쇄회로기판 기초부재(100b)를 형성시키게 된다. 이때, 상기 기초 절연부재(50a,50b)는 열융착 등과 같은 일반적인 방식을 통해 합착되어 일체로 형성되는 절연부재(140)로 구성될 수 있다.
이와 같이 상기 기초 절연부재(50a,50b)에 의해 합착된 후에는 절연부재(140)의 양 측에 배치되는 베이스(10a,10b)를 제거하여 최종 인쇄회로기판 기초부재(100b)를 형성하게 된다. 여기서, 상기 베이스(10a,10b)를 기초로 하여 컨택부(110a,110b)와 기초 회로패턴(120a,120b) 및 절연부재(140)가 형성되기 때문에 상기 컨택부(110a,110b)와 기초 회로패턴(120a,120b) 및 절연부재(140)는 모두 동일 평면을 이루게 된다. 또한, 상기 컨택부(110a,110b)와 기초 회로패턴(120a,120b)은 모두 절연부재(140)에 일 면만 노출되는 상태로 매립되는 구조를 가지게 된다.
상기 공정과는 달리 이하 설명되는 공정은 일반적인 인쇄회로기판의 제조시 드릴링 공정에 의해 비어를 형성시키는 공정이 적용된 것이다.
즉, 도 11에 도시된 것과 같이 기초 회로패턴(120a,120b)이 형성된 후에는 그 다음 단계(S13b)를 통해 기초 절연부재(50a,50b)를 적용하여 층간 기초 회로패턴(120a,120b)이 실제 전기적으로 절연되도록 결합된다. 이때, 상기와 달리 기초 절연부재(50a,50b)를 각각의 베이스(10a,10b)에 분리되게 적용하지 않고 단일의 기초 절연부재를 적용하여 결합되게 할 수도 있다.
여기서, 상기 기초 절연부재(50a,50b)는 상기 실시예와 같이 열융착 등과 같은 일반적인 방식을 통해 합착되어 일체로 형성되는 절연부재(140)로 구성될 수 있다.
이와 같이 기초 회로패턴(120a,120b)이 절연되는 상태로 결합된 후에는 베이스(10a,10b)가 분리된 후에 기초 회로패턴(120a,120b)의 영역 중 층간 통전을 이루어야 될 부분에 드릴링 가공이 이루어지게 된다. 이와 같은 드릴링 가공을 한 후에는 도금공정을 거쳐 상기 일부 영역의 층간 기초 회로패턴(120a,120b)이 전기적으로 통전 가능하게 구성된다. 이와 같은 공정은 일반적으로 잘 알려져 있는 공정이므로 구체적인 설명은 생략하기로 한다.
상기 실시예에서와 같이 상기 베이스(10a,10b)를 기초로 하여 컨택부(110a,110b)와 기초 회로패턴(120a,120b) 및 절연부재(140)가 형성되기 때문에 상기 컨택부(110a,110b)와 기초 회로패턴(120a,120b) 및 절연부재(140)는 모두 동일 평면을 이루게 된다. 또한, 상기 컨택부(110a,110b)와 기초 회로패턴(120a,120b)은 모두 절연부재(140)에 일 면만 노출되는 상태로 매립되는 구조를 가지게 된다.
상기 실시예들에서와 같이 최종 인쇄 회로기판 기초부재(100b)가 형성된 후에는 절연막이 형성되는 단계(S20)로 도 9에 도시된 것과 같이 컨택부(110a,110b)의 영역을 제외한 다른 기초 회로패턴(120a,120b) 및 절연부재(140)의 영역에는 절연막(150a,150b)이 형성된다. 상기 절연막(150a,150b)은 상기 설명된 것과 같이 기초 회로패턴(120a,120b)의 전기적 쇼크, 산화 등과 같은 요인들로부터 기초 회로패턴(120a,120b)을 보호하기 위한 것이다. 상기와 같이 구성되는 절연막(150a,150b)으로는 일반적으로 인쇄회로기판에 적용되는 숄더 레지스트(Solder Resist)를 이용하여 구성될 수도 있다.
상기와 같이 설명된 인쇄 회로기판의 제조방법은 상기 설명된 각 단계를 순차적으로 수행하여 제조되어야만 하는 것이 아니라 설계 사양에 따라 상기 각 공정의 단계가 본 발명의 기술적 사상의 범위 내에서 다양한 변형을 포함할 수 있도록 선택적으로 혼용되어 수행될 수도 있다.
이상에서와 같이 본 발명에 따르면, 인쇄 회로기판을 구성하는 재료가 서로 다른 물성을 갖는 재료로 구성된다 하더라도, 회로패턴의 형성 구조에 의해 절연 부재와 결합력이 매우 높게 되어 열팽창에 의한 기초 회로패턴과 컨택부의 분리현상을 방지되고, 또한 흡습율이 저하되므로 회로기판의 불량 또는 오작동을 방지할 수 있게 된다.
또한, 본 발명에 따르면, 회로패턴 및/또는 컨택부가 동일 평면으로 형성될 수 있게 되며, 또한 피치가 균일하고 미세하게 형성시킬 수 있게 되며, 에칭-펙터(etching-factor)가 요구되지 않는다.
그리고 또한, 상기 설명된 제조공정을 통해 기초 회로패턴과 컨택부의 형성이 평활도가 높은 상태로 형성될 수 있게 되므로 인쇄 회로기판에 장착되는 소자와 인쇄 회로기판 사이에 공기층(air-void)이 형성되지 않게 된다.
그리고 또한, 본 발명에 따르면, 회로패턴과 컨택부재가 평활도가 높은 상태로 형성되므로 소자를 인쇄 회로기판에 장착하기 위하여 배선을 하는 경우 배선을 위한 정렬시 정렬장치에서 위치 판독을 위해 주사되는 빛의 산란을 방지하게 되므로 와이어 본딩 작업의 불량을 방지할 수 있게 된다.
그리고 또한, 본 발명에 따르면, 도금을 위한 별도의 도금 인입선을 필요로 하지 않게 되어 제조가 용이하며, 미세한 패턴의 회로설계가 가능하게 된다.
그리고 또한, 본 발명에 따르면, 제조된 인쇄회로기판에 잔류되는 도금 인입선이 없게 되어 회로를 통해 전송되는 신호의 열화가 방지될 수 있게 된다.

Claims (17)

  1. 적어도 둘 이상의 베이스 일 면에 인쇄 회로기판의 제어회로를 구성하기 위한 기초 회로패턴과 컨택부 및 비아가 절연 부재에 묻히는 구조가 되도록 인쇄 회로기판 기초 부재를 형성하는 단계와;
    상기 베이스를 제거한 후 컨택부만 외부로 노출되도록 절연막을 형성시키는 단계를 포함하는 이루어지는 것을 특징으로 하는 인쇄 회로기판의 제조방법.
  2. 적어도 둘 이상의 베이스 일 면에 인쇄 회로기판의 제어회로를 구성하기 위한 기초 회로패턴과 컨택부가 절연 부재에 묻히는 구조가 되도록 인쇄 회로기판 기초 부재를 형성하는 단계와;
    상기 베이스를 제거한 후에 베이스에 형성되는 기초 회로패턴의 일부 영역이 서로 통전 가능하도록 비아를 형성시키는 단계와;
    상기 컨택부만 외부로 노출되도록 절연막을 형성시키는 단계를 포함하는 이루어지는 것을 특징으로 하는 인쇄 회로기판의 제조방법.
  3. 제 1 항에 있어서, 인쇄회로기판 기초 부재의 형성단계는
    둘 이상의 베이스 일 면에 컨택부가 형성되는 단계와;
    일부 영역이 상기 컨택부를 포함하도록 상기 베이스의 일 면에 기초 회로패턴이 형성되는 단계와;
    상기 기초 회로패턴의 일부 영역에 비아가 형성되는 단계와;
    둘 이상의 베이스에 형성되는 비아가 절연부재에 의해 통전 가능하게 결합되는 단계를 포함하여 이루어지는 것을 특징으로 하는 인쇄 회로기판의 제조방법.
  4. 제 2 항에 있어서, 상기 비아는 드릴링 공정과 도금 고정에 의해 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 제 1 항 또는 제 3 항에 있어서, 상기 비아 기초부재는 어느 일 베이스에만 형성되거나, 또는 둘 이상의 베이스에 각각 형성되는 것을 특징으로 하는 인쇄 회로기판 제조방법.
  6. 제 1 항, 제 2 항 및 제 3 항 중 어느 한 항에 있어서, 상기 컨택부는 금 및/또는 니켈층으로 이루어지는 것을 특징으로 하는 인쇄 회로기판의 제조방법.
  7. 제 6 항에 있어서, 상기 컨택부는 금으로 형성되는 층이 먼저 형성되고, 니켈로 형성되는 층이 나중에 형성되는 것을 특징으로 하는 인쇄 회로기판의 제조방법.
  8. 제 1 항, 제 2 항 및 제 3 항 중 어느 한 항에 있어서, 상기 컨택부는 기초 회로패턴 보다 전기 전도성이 높은 물질로 구성되는 것을 특징으로 하는 인쇄 회로 기판의 제조방법.
  9. 제 1 항 또는 제 2 항에 있어서, 상기 베이스는 금속물질로 이루어지는 것을 특징으로 하는 인쇄 회로기판의 제조방법.
  10. 제 9 항에 있어서, 상기 베이스를 이루는 금속물질은 구리인 것을 특징으로 하는 인쇄 회로기판의 제조방법.
  11. 층간 기초 회로패턴을 전기적으로 분리시키는 절연부재와;
    복층 이상으로 형성되며, 절연부재에 매립되는 상태로 형성되는 기초 회로패턴과;
    상기 기초 회로패턴의 일부 영역에 형성되며, 절연부재에 의해 매립되는 상태로 형성되는 컨택부와;
    서로 다른 기초 회로패턴 간의 전기적 통전을 위하여 기초 회로패턴의 일부 영역을 연결하는 비아와;
    상기 컨택부만 개방되도록 형성되는 절연막을 포함하여 구성되는 것을 특징으로 하는 인쇄회로기판.
  12. 제 11 항에 있어서, 상기 비아는 내부가 완전히 충진된 상태로 구성되는 것을 특징으로 하는 인쇄회로기판.
  13. 제 11 항에 있어서, 상기 비아는 내부가 홀 형상으로 형성되는 것을 특징으로 하는 인쇄회로기판.
  14. 제 11 항에 있어서, 상기 컨택부는 전기 전도성이 우수한 물질로 구성되는 것을 특징으로 하는 인쇄 회로기판.
  15. 제 12 항에 있어서, 상기 컨택부는 금 및/또는 니켈층으로 이루어지는 것을 특징으로 하는 인쇄 회로기판의 제조방법.
  16. 제 11 항에 있어서, 상기 기초 회로패턴과 절연부재는 외부면으로 향하는 부분이 동일한 높이를 갖도록 형성되는 것을 특징으로 하는 인쇄회로기판.
  17. 제 11 항에 있어서, 상기 절연부재와 컨택부는 외부면으로 향하는 부분이 동일한 높이를 갖도록 형성되는 것을 특징으로 하는 인쇄회로기판.
KR1020060114145A 2006-11-17 2006-11-17 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판 KR101241690B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060114145A KR101241690B1 (ko) 2006-11-17 2006-11-17 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060114145A KR101241690B1 (ko) 2006-11-17 2006-11-17 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판

Publications (2)

Publication Number Publication Date
KR20080044727A true KR20080044727A (ko) 2008-05-21
KR101241690B1 KR101241690B1 (ko) 2013-03-08

Family

ID=39662529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060114145A KR101241690B1 (ko) 2006-11-17 2006-11-17 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판

Country Status (1)

Country Link
KR (1) KR101241690B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110036656A (ko) * 2009-09-28 2011-04-08 서울반도체 주식회사 인쇄회로기판, 이를 포함하는 조명모듈 및 상기 조명모듈의 제조방법
KR101480557B1 (ko) * 2008-07-16 2015-01-08 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0851724B1 (en) * 1996-12-26 2003-10-22 Matsushita Electric Industrial Co., Ltd. Printed circuit board and electric components
JP4055026B2 (ja) * 1998-03-13 2008-03-05 日立化成工業株式会社 ビルドアップ多層プリント配線板の製造方法
JP2001060766A (ja) * 1999-08-19 2001-03-06 Sumitomo Metal Electronics Devices Inc 低温焼成セラミック回路基板及びその製造方法
KR20020062008A (ko) * 2001-01-19 2002-07-25 주식회사 심텍 피씨비 기판의 비아 홀 도금 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101480557B1 (ko) * 2008-07-16 2015-01-08 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
KR20110036656A (ko) * 2009-09-28 2011-04-08 서울반도체 주식회사 인쇄회로기판, 이를 포함하는 조명모듈 및 상기 조명모듈의 제조방법

Also Published As

Publication number Publication date
KR101241690B1 (ko) 2013-03-08

Similar Documents

Publication Publication Date Title
KR100796523B1 (ko) 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법
US8177577B2 (en) Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density
KR100758963B1 (ko) 표면 탑재용 기판 및 이를 포함하는 구조물
JP4769022B2 (ja) 配線基板およびその製造方法
CN104576596B (zh) 半导体基板及其制造方法
KR20120029311A (ko) 패키지 기판 유닛 및 패키지 기판 유닛의 제조 방법
KR20100050457A (ko) 핀 인터페이스를 갖는 다층의 배선 요소
CN101582406A (zh) 配线基板、配线基板的制造方法以及半导体封装件
TWI538584B (zh) 埋入式高密度互連印刷電路板及其製作方法
KR20070068445A (ko) 유전체의 표면에 매입된 금속 트레이스들을 갖는 상호접속소자를 제조하는 구조와 방법
EP2820927B1 (en) The printed circuit board and the method for manufacturing the same
TWI581686B (zh) 電路板及其制法
KR101241690B1 (ko) 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판
JP2019140226A (ja) 回路基板、回路基板の製造方法及び電子装置
CN101241901A (zh) 内埋式芯片封装结构及其制作方法
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP5370883B2 (ja) 配線基板
KR101251651B1 (ko) 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판
KR101043480B1 (ko) 인쇄회로기판 및 그 제조방법
KR100798886B1 (ko) 인쇄 회로기판의 제조방법 및 이에 의해 제조된 인쇄회로기판
KR100733245B1 (ko) 내장된 칩 부품을 갖는 인쇄회로기판 및 그 제조방법
KR20170079542A (ko) 인쇄회로기판
JP2023142049A (ja) 配線基板の製造方法
JP3591197B2 (ja) ボールグリッドアレイパッケージ形半導体部品の実装構造

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170207

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180205

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190213

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200211

Year of fee payment: 8