KR20020062008A - 피씨비 기판의 비아 홀 도금 방법 - Google Patents

Abstract

본 발명은 피씨비 기판에 비아 홀(via hole)을 형성 시 홀 내부만을 독립적으로 도금을 행하도록 하는 피씨비 기판의 비아 홀 도금 방법에 관한 것으로, 미세 회로 패턴을 형성시킬 동박 원판에는 도금을 행하지 않고, 단지 비아 홀 부분만을 독립적으로 도금을 행함으로써 동박 두께 편차 및 표면 결함으로부터 자유롭고, 미세 회로 패턴의 두께를 낮출 수 있어 패턴 수율을 향상시키도록 하는 피씨비 기판의 비아 홀 도금 방법을 제공하는 그 목적이 있다.

이와 같은 목적은, 피씨비 기판의 상측면에 형성된 회로 패턴과 하측면에 형성된 회로 패턴을 전기적으로 연결하기 위한 비아 홀 형성 방법에 있어서,

피시비 기판상에 도금 레지스트를 도포하는 제 1 과정; 도금 레지스트가 도포된 피씨비 기판상에 드릴링에 의하여 비아 홀을 형성하는 제 2 과정; 상기 피씨비 기판을 도금조에 넣어 홀 속 및 패널 도금을 행하는 제 3 과정; 상기 도금된 도금 레지스트를 박리하는 제 4 과정으로 수행됨으로써 달성된다.

Description

피씨비 기판의 비아 홀 도금 방법{VIA HOLE PLATING METHOD FOR PCB}

본 발명은 피씨비 기판의 비아 홀 도금 방법에 관한 것으로, 특히 피씨비 기판에 비아 홀(via hole)을 형성 시 홀 내부만을 독립적으로 도금을 행하도록 하는 피씨비 기판의 비아 홀 도금 방법에 관한 것이다.

일반적으로 피씨비 기판의 상측면의 패턴과 하측면에 형성된 패턴을 전기적으로 연결하기 위하여 비아 홀을 형성하게 된다.

이러한 비아 홀의 형성 과정은, 먼저 피씨비 기판에 레이저 드릴 또는 기계적 드릴을 이용하여 홀을 형성한 다음 상부측 패턴과 하부측 패턴을 연결하기 위하여 그 비아 홀의 내부 측벽에 도금을 행하게 된다.

그러므로, 기판의 상부측과 하부측에 미세 회로 패턴 등이 전기적으로 연결되어 피씨비 기판의 고밀도화를 이룰 수 있게 된다.

그런데, 비아 홀의 도금 시에 피씨비 기판 자체를 도금조에 넣어 도금을 행하기 때문에 그 기판의 상측면 및 하측면에 형성된 동박(이후 미세회로 패턴이 형성될) 위에도 도금이 행해지게 된다.

이로 인해, 이후 동박위에 서브트랙티브(subtractive) 공법에 의하여 미세 회로 패턴을 형성할 때, 동박 두께가 그 도금 두께만큼 높아져서 미세 회로 형성에 큰 장애를 주게 된다.

또한, 도금으로 인한 동박 두께 편차 및 표면 결함(덴트, 핀홀, 돌기 등)에 의해 패턴 형성 수율이 낮아지는 문제점이 있다.

따라서, 본 발명은 이와 같은 문제점을 해결하기 위하여, 미세 회로 패턴을 형성시킬 동박 원판에는 도금을 행하지 않고, 단지 비아 홀 부분만을 독립적으로 도금을 행함으로써 동박 두께 편차 및 표면 결함으로부터 자유롭고, 미세 회로 패턴의 두께를 낮출 수 있어 패턴 수율을 향상시키도록 하는 피씨비 기판의 비아 홀 도금 방법을 제공하는 그 목적이 있다.

도 1 및 도 2는 본 발명의 일 실시 예에 의한 비아 홀 도금 방법에 관한 것으로,

도 1a는 드릴링을 한 적층 및 원판 기판에 도금 레지스트를 입힌 상태를 설명하기 위한 도.

도 1b는 도금 레지스트를 노광 및 현상한 후에 홀 속 및 패널 도금을 한 상태를 나타낸 도.

도 1c는 도금 레지스트를 박리한 상태를 보인 도.

도 2 는 본 발명의 일 실시 예에 의한 피씨비 기판의 비아 홀 도금 방법을 설명하기 위한 흐름도.

도 3 및 도 4는 본 발명의 다른 실시예에 의한 비아 홀 도금 방법에 관한 것으로,

도 3a 은 원판 및 적층 기판에 도금 레지스트를 입힌 상태를 설명한 도.

도 3b 는 드릴링을 한 후 홀 속 및 패널 도금을 한 상태를 설명하기 위한 도.

도 4 는 본 발명 다른 실시예에 의한 피씨비 기판의 비아 홀 도금 방법을 설명하기 위한 흐름도.

<도면의 주요 부분에 대한 부호의 설명>

100,200 : 기판110,210 : 동박층

111,211 : 홀 도금층120,220 : 도금 레지스트

130,230 : 비아 홀140 : 형상 영역

상기의 목적을 달성하기 위한 본 발명의 일 실시예에 따른 피씨비 기판의 비아 홀 도금 방법은,

피씨비 기판의 상측면에 형성된 회로 패턴과 하측면에 형성된 회로 패턴을전기적으로 연결하기 위한 비아 홀 형성 방법에 있어서,

피씨비 기판상에 드릴링에 의하여 비아 홀을 형성하는 제 1 과정;

비아 홀이 형성된 피씨비 기판상에 도금 레지스트를 도포하는 제 2 과정;

비아 홀이 형성된 위치의 도금 레지스트 상에 비아 홀과 연결되는 홀을 형성하는 제 3 과정;

상기 피씨비 기판을 도금조에 넣어 홀 속 및 패널 도금을 행하는 제 4 과정;

상기 도금된 도금 레지스트를 박리하는 제 5 과정으로 수행됨을 특징으로 한다.

이와 같이 이루어진 본 발명의 일 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.

표면에 동박층(110)이 입혀진 피씨비 기판(100)에 레이저 드릴 또는 기계적 드릴에 의하여 비아 홀(130)을 형성하게 된다(ST100, ST110).

상기 드릴링이 행해진 비아 홀(130)의 내부는 거칠은 표면 상태를 가지고 있으므로 디버링(deburring) 과정에 의하여 그 표면을 매끄럽게 다듬게 된다(ST130).

이후, 상기 비아 홀(130)이 형성된 피씨비 기판의 상측면 및 하측면에 도금 레지스트(120)를 도포하게 되는데, 이러한 도금 레지스트는 광원에 의해 해상될 수 있는 재질과 도금이 되지 않는 소재를 사용함이 바람직하다(ST130).

일 예를 들어 활성화되지 않는 드라이 필름, 솔더 레지스트 등을 사용할 수 있을 것이다.

이후, 상기 비아 홀(130)이 형성된 위치에 광원에 의해 노광시킴으로써 도1b에 도시한 바와 같이 비아 홀(130)과 연결되는 홀인 현상 영역(140)을 형성하게 되는데(ST140), 이는 형상 영역(140)을 통하여 비아 홀(130)에 도금액이 침투하게 하기 위함이다.

상기 현상 영역(140)은 그 직경이 비아 홀(130)의 직경(130')보다 작게 형성되는 것이 바람직한데, 이는 도금 레지스트 박리 시 물리적인 도구에 의하여 박리가 쉽게 이루어질 수 있도록 하기 위함이다.

즉, 돌출된 부위를 물리적인 기구를 이용하여 잡아당김으로써 도금 레지스트의 박리가 이루어질 수 있다.

상기 현상 영역(140)이 형성되면 피씨피 기판 전체를 도금조에 넣어 홀 속 및 패널 도금을 행하게 된다.

즉, 도금조의 도금 용액이 현상 영역(140)을 통하여 비아 홀(130)과 패널 부위(즉, 동박층(110)의 측면)에 도금층(111)을 형성하게 된다(ST150, ST160).

그러므로, 동박층(110)의 표면은 도금 레지스트(120)에 의하여 도금이 행해지지 않게 되는 것이다.

이때, 상기 도금 레지스트(120)가 도금조에 들어가기 때문에 도금용액을 오염시킬 우려가 있으므로 도금액을 오염시키지 않을 물질 즉, 활성화되지 않을 물질을 선택함이 바람직하고, 이러한 활성화되지 않은 물질에 의해 무전해 동도금이 행해지지 않게 하여야 한다.

이후, 도금 레지스트(120) 부분을 박리시켜 도 1c에 도시한 바와같이 동박층(110) 부분이 노출되도록 하여야 하는데(ST170), 이의 도금 레지스트의 박리는 두 가지 방법이 사용된다.

첫 번째는 화학적인 방법과 두 번째는 물리적인 방법이다.

화학적인 방법은 도금 레지스트가 드라이 필름일 경우 탄산 나트륨 용액에 이를 담구면 도금 레지스트층이 부풀어올라 쉽게 박리가 이루어진다.

물리적인 방법은 이미 설명하였으므로 굳이 설명하지 않는다.

도금 레지스트(120)의 박리 후 드러난 동박층(110) 위에 미세 회로 패턴을 형성하여 피씨비 기판의 제조가 완료된다(ST180).

이때, 미세 회로의 형성 시 도금이 되지 않은 동박층에 패턴을 형성하므로 하프 에칭(half etching) 등의 특별한 공정을 수행하지 않아도 쉽게 회로 패턴이 형성된다.

한편, 본 발명의 다른 실시 예에 따른 피씨비 기판의 비아 홀 도금 방법은,

피씨비 기판의 상측면에 형성된 회로 패턴과 하측면에 형성된 회로 패턴을 전기적으로 연결하기 위한 비아 홀 형성 방법에 있어서,

피시비 기판상에 도금 레지스트를 도포하는 제 1 과정;

도금 레지스트가 도포된 피씨비 기판상에 드릴링에 의하여 비아 홀을 형성하는 제 2 과정;

상기 피씨비 기판을 도금조에 넣어 홀 속 및 패널 도금을 행하는 제 3 과정;

상기 도금된 도금 레지스트를 박리하는 제 4 과정으로 수행됨을 특징으로 한다.

이와 같이 이루어진 본 발명의 다른 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.

표면에 동박층(210)이 입혀진 피씨비 기판(200)의 상측면 및 하측면에 도금 레지스트(220)를 도포한다(ST200, ST210).

이때, 상기 도금 레지스트(220)는 비아 홀을 형성하기 위하여 드릴링 시 깨지지 않아야 하고, 하부에 위치한 동박층(210)과 접착성이 좋아야 하며, 무전해 동도금시 활성화되지 않아 도금이 되지 않은 물질을 사용함이 바람직하다.

이후, 도 3b에 도시한 바와같이 레이저 드릴 또는 기계적 드릴에 의하여 상부 패턴과 하부 패턴을 전기적으로 연결하기 위한 비아 홀(230)을 형성하게 된다(ST220).

상기 비아 홀(230)이 형성된 피씨비 기판 전체는 도금조에 넣어져 비아 홀 속 및 패널 도금을 행하게 된다.

즉, 비아 홀(230)과 패널 부위(즉, 동박층(210)의 측면)에 도금층(211)을 형성하게 된다(ST230, ST240).

그러므로, 동박층(210)의 표면은 도금 레지스트(220)에 의하여 도금이 행해지지 않게 되는 것이다.

이때, 본 발명의 일 실시예에서 설명한 바와같이 상기 도금 레지스트(220)가 도금조에 들어가기 때문에 도금용액을 오염시킬 우려가 있으므로 도금액을 오염시키지 않을 물질 즉, 활성화되지 않을 물질을 선택함이 바람직하고, 이러한 활성화되지 않은 물질에 의해 무전해 동도금이 행해지지 않게 하여야 한다.

이후, 도금 레지스트(220) 부분을 박리시켜 도 1c에 도시한 바와 같이 동박층(210) 부분이 노출되도록 하여야 하는데(ST250), 이의 도금 레지스트(220)의 박리는 화학적인 방법이 사용됨이 바람직하다.

상기 도금된 부분에 대한 디버링 과정을 거친 다음 도금 레지스트(220)의 박리 후 드러난 동박(210) 위에 미세 회로 패턴을 형성하여 피씨비 기판의 제조가 완료된다(ST260, ST270).

이와 같이 본 발명 피씨비 기판의 비아 홀 도금 방법은, 비아 홀 만을 독립적으로 도금을 행할 수 있으므로 도금이 행해지지 않은 동박층에 곧바로 미세 회로 패턴을 형성할 수 있다.

이로 인해, 피씨비 기판의 초고집적화 및 초미세화 패턴의 형성이 가능해지고, 하프 에칭 등의 특별한 공정이 삭제된다.

또한, 동박층의 도금에 의한 표면 결함으로부터 자유로워 수율이 향상되는 효과가 있다.

Claims (3)

1. 피씨비 기판의 상측면에 형성된 회로 패턴과 하측면에 형성된 회로 패턴을 전기적으로 연결하기 위한 비아 홀 도금 방법에 있어서,

   피씨비 기판상에 드릴링에 의하여 비아 홀을 형성하는 제 1 과정;

   비아 홀이 형성된 피씨비 기판상에 도금 레지스트를 도포하는 제 2 과정;

   비아 홀이 형성된 위치의 도금 레지스트 상에 비아 홀과 연결되는 홀을 형성하는 제 3 과정;

   상기 피씨비 기판을 도금조에 넣어 홀 속 및 패널 도금을 행하는 제 4 과정;

   상기 도금된 도금 레지스트를 박리하는 제 5 과정으로 수행됨을 특징으로 하는 피씨비 기판의 비아 홀 도금 방법.
2. 제 1 항에 있어서,

   도금 레지스트 상에 형성되는 홀은 비아 홀의 직경보다 작게 형성되는 것을 특징으로 하는 피씨비 기판의 비아 홀 도금 방법.
3. 피씨비 기판의 상측면에 형성된 회로 패턴과 하측면에 형성된 회로 패턴을 전기적으로 연결하기 위한 비아 홀 형성 방법에 있어서,

   피시비 기판상에 도금 레지스트를 도포하는 제 1 과정;

   도금 레지스트가 도포된 피씨비 기판상에 드릴링에 의하여 비아 홀을 형성하는 제 2 과정;

   상기 피씨비 기판을 도금조에 넣어 홀 속 및 패널 도금을 행하는 제 3 과정;

   상기 도금된 도금 레지스트를 박리하는 제 4 과정으로 수행됨을 특징으로 하는 피씨비 기판의 비아 홀 도금 방법.