CN112599493A - 一种两面嵌埋玻璃基板及其制造方法 - Google Patents
一种两面嵌埋玻璃基板及其制造方法 Download PDFInfo
- Publication number
- CN112599493A CN112599493A CN202011532511.XA CN202011532511A CN112599493A CN 112599493 A CN112599493 A CN 112599493A CN 202011532511 A CN202011532511 A CN 202011532511A CN 112599493 A CN112599493 A CN 112599493A
- Authority
- CN
- China
- Prior art keywords
- layer
- copper
- groove
- wiring layer
- glass substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011521 glass Substances 0.000 title claims abstract description 127
- 239000000758 substrate Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 77
- 229910052802 copper Inorganic materials 0.000 claims abstract description 77
- 239000010949 copper Substances 0.000 claims abstract description 77
- 230000000149 penetrating effect Effects 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 237
- 229910052751 metal Inorganic materials 0.000 claims description 38
- 239000002184 metal Substances 0.000 claims description 38
- 229910000679 solder Inorganic materials 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 239000011241 protective layer Substances 0.000 claims description 10
- 229920005989 resin Polymers 0.000 claims description 10
- 239000011347 resin Substances 0.000 claims description 10
- 238000004891 communication Methods 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 239000005022 packaging material Substances 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- 238000004381 surface treatment Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 229920001187 thermosetting polymer Polymers 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 229920001296 polysiloxane Polymers 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 description 23
- 239000011159 matrix material Substances 0.000 description 7
- 230000008054 signal transmission Effects 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012858 packaging process Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 2
- BSIDXUHWUKTRQL-UHFFFAOYSA-N nickel palladium Chemical compound [Ni].[Pd] BSIDXUHWUKTRQL-UHFFFAOYSA-N 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000000741 silica gel Substances 0.000 description 2
- 229910002027 silica gel Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 208000032767 Device breakage Diseases 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000002335 preservative effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种两面嵌埋玻璃基板，包括玻璃框架、在所述玻璃框架上下表面内的第一凹槽和第二凹槽、贯穿所述玻璃框架的至少一个通孔柱以及分别嵌埋在所述第一凹槽和第二凹槽内的第一器件和第二器件，其中在所述第一凹槽内设置有覆盖所述第一凹槽的侧面和底部的第一铜层，在所述第二凹槽内设置有覆盖所述第二凹槽的侧面和底部的第二铜层，所述第一器件的背面贴附至所述第一凹槽底部的第一铜层，所述第二器件的背面贴附至所述第二凹槽底部的第二铜层。还公开了一种两面嵌埋玻璃基板的制造方法。
Description
技术领域
本发明涉及电子器件封装结构，具体涉及两面嵌埋玻璃基板及其制造方法。
背景技术
随着电子技术的发展，电子产品的性能要求越来越高，这就使得电子元件及线路板基板线路越来越复杂；同时电子产品要求越来越小和越来越薄的尺寸，从而使得电子元件及线路板基板线路集成化、小型化、多功能化是必然趋势。而集成电路和IC的更有效封装在增强这些产品的功能和进一步小型化方面发挥了关键作用，因此将芯片等器件嵌埋到基板，形成嵌入式封装基板成为一个趋势。嵌入式封装基板是指采用多步骤制造工艺将器件嵌埋到基板中，单芯片、多芯片或者无源器件均可并排式嵌入到有机层压基板之中。
现有的嵌入式封装基板主要有两种模式：有框架(Frame)封装和无框架封装(Frameless)。
框架大致分为两种，一种为使用金属铜板作为框架：金属通过蚀刻或者钻(铣)的方式加工出来空腔(Cavity)，然后在预置的空腔中贴装主被动器件，再用有机基质材料进行封装；另一种为使用有机基质作为框架，这种框架在目前应用最多，有机基质框架内部设有导通铜柱，实现两面线路导通；根据嵌埋器件大小、厚度，以及数量的需求，在框架上预置好空腔，如中国专利公报CN105679682B公开的有机基质框架；在预置的空腔中贴上主被动元件后，通过压合介质材料来实现封装，如中国专利公报CN104332414B公开的封装方式。
无框架封装是指无需预置的框架，在载板表面直接贴装主被动器件，然后进行封装，封装材料为有机介质材料，并制作重新布线层(RDL)及其他导通铜柱(孔)及线路。
但是，现有技术中，有机基质框架的主要材料为聚酰亚胺、环氧树脂、双马来酰亚胺-三嗪树脂或它们与玻璃纤维的共混物，此类材料存在介电常数Dk、介电损耗Df偏大的缺陷，导致产品电信号传递过程中，延时时间长，电信号损耗大，很大程度上限制了高频产品的应用。有机基质与其所嵌埋的主动元件(芯片)硅基的热膨胀系数CTE差异较大，在极限条件下容易发生由于涨缩不匹配引起的可靠性问题。有机基质作为框架嵌埋大功率电源芯片时，缺乏能够有效解决散热问题的方案。随着封装半导体技术的发展，封装基板所嵌埋的主被动元件越来越薄，而封装基板在封装过程中使用传统的压合方式，芯片在压合的过程中存在压裂、压碎的风险；而且嵌埋方式大多为单面嵌埋，应用场景受限。不管是金属框架、有机基质框架，还是无框架的封装基板制作方式，还都存在流程复杂且材料成本高的缺陷。
发明内容
本发明的实施方案涉及提供一种两面嵌埋玻璃基板及其制造方法，以解决上述技术问题。本发明通过使用玻璃框架作为嵌埋封装基板，在玻璃框架上下两面均制作凹槽，且凹槽的底部和侧面均电镀铜，器件通过高导热材料贴在凹槽的底部，再涂覆液态封装材料进行封装，从而提升了电信号传输性能，降低制作过程中器件破碎的风险，降低制作成本，实现双面封装扩展应用场景，并且凹槽内五面镀铜有助于器件的散热。
本发明第一方面涉及一种两面嵌埋高散热玻璃基板，包括玻璃框架、在所述玻璃框架上下表面内的第一凹槽和第二凹槽、贯穿所述玻璃框架的至少一个通孔柱以及分别嵌埋在所述第一凹槽和第二凹槽内的第一器件和第二器件，其中在所述第一凹槽内设置有覆盖所述第一凹槽的侧面和底部的第一铜层，在所述第二凹槽内设置有覆盖所述第二凹槽的侧面和底部的第二铜层，所述第一器件的背面贴附至所述第一凹槽底部的第一铜层，所述第二器件的背面贴附至所述第二凹槽底部的第二铜层。
在一些实施方案中，在所述玻璃框架上下表面上分别设置有第一布线层和第二布线层，并且在所述第一布线层上设置有第一绝缘层，在所述第二布线层上设置有第二绝缘层。
在一些实施方案中，所述第一绝缘层和第二绝缘层分别填充所述第一凹槽和第二凹槽，以固定所述第一器件和第二器件。
在一些实施方案中，在所述第一绝缘层上设置有第三布线层，在所述第二绝缘层上设置有第四布线层。
在一些实施方案中，所述第一器件的端子和第二器件的端子通过所述通孔柱、第三布线层和第四布线层导电连通。
在一些实施方案中，所述第一布线层通过所述通孔柱与所述第四布线层导电连通，所述第二布线层通过所述通孔柱与所述第三布线层导电连通。
在一些实施方案中，所述通孔柱为铜通孔柱。
在一些实施方案中，所述第一绝缘层和所述第二绝缘层包括感光型树脂材料或热固型树脂材料。
在一些实施方案中，所述第一绝缘层和所述第二绝缘层在固化前的粘度为10Pa.s～10000Pa.s。
在一些实施方案中，在所述第三布线层上设置有第一阻焊层，在所述第四布线层上设置有第二阻焊层，并且在所述第一阻焊层和所述第二阻焊层上设置有阻焊开窗。
本发明的第二方面提供一种两面嵌埋玻璃基板的制造方法，包括如下步骤：
(a)准备玻璃框架，在所述玻璃框架上形成贯穿所述玻璃框架的玻璃通孔；
(b)在所述玻璃框架的上下表面上分别蚀刻形成第一凹槽和第二凹槽；
(c)在所述玻璃框架的上下表面上镀铜，同时形成玻璃通孔内的铜通孔柱，在所述第一凹槽的侧面和底部上的第一铜层，在所述第二凹槽的侧面和底部上的第二铜层，以及在所述玻璃框架的上下表面上的第一布线层和第二布线层；
(d)在所述第一凹槽和所述第二凹槽的底部的第一铜层和第二铜层上分别贴附第一器件及第二器件；
(e)在所述玻璃框架的上下表面上分别层压封装材料，形成第一绝缘层和第二绝缘层。
在一些实施方案中，步骤(a)包括通过激光诱导深度蚀刻形成所述玻璃通孔。
在一些实施方案中，步骤(b)包括：
(b1)在所述玻璃框架的上下表面上施加保护层，以暴露出凹槽区域；
(b2)通过蚀刻剂蚀刻所述凹槽区域，在所述玻璃框架的上下表面内分别
形成第一凹槽和第二凹槽；
(b3)移除所述保护层。
在一些实施方案中，步骤(c)包括：
(c1)在所述玻璃框架的上下表面上形成金属种子层，以覆盖所述玻璃通孔表面以及所述第一凹槽和所述第二凹槽的内表面；
(c2)在所述玻璃框架的上下表面上分别施加第一光刻胶层并图案化暴露出所述金属种子层；
(c3)在暴露的金属种子层上电镀铜，同时形成玻璃通孔内的铜通孔柱，在所述第一凹槽的侧面和底部上的第一铜层，在所述第二凹槽的侧面和底部上的第二铜层，以及在所述玻璃框架的上下表面上的第一布线层和第二布线层；
(c4)移除所述第一光刻胶层，并蚀刻暴露的金属种子层。
在一些实施方案中，步骤(c1)包括通过金属喷溅或化学沉铜形成所述金属种子层。
在一些实施方案中，所述金属种子层包括铜、钛或它们的组合。
在一些实施方案中，步骤(d)包括通过高导热胶将第一器件及第二器件的背面分别粘附在第一凹槽和第二凹槽的底部的第一铜层和第二铜层上。
在一些实施方案中，所述高导热胶包括银浆或导热硅胶。
在一些实施方案中，还包括以下步骤：
(f)在第一绝缘层和第二绝缘层上形成第一绝缘层开窗及第二绝缘层开窗；
(g)在第一绝缘层和第二绝缘层的表面上以及第一绝缘层开窗和第二绝缘层开窗上施加第二光刻胶层并图案化；
(h)电镀铜形成第三布线层和第四布线层，并移除所述第二光刻胶层；
(i)在第三布线层和第四布线层上分别形成第一阻焊层和第二阻焊层，在第一阻焊层和第二阻焊层上分别形成阻焊开窗并进行金属表面处理。
在一些实施方案中，步骤(i)包括通过在阻焊开窗内涂覆化镍钯金、化镍金、有机保焊膜、化银或镀锡进行金属表面处理。
附图说明
为了更好地理解本发明并示出本发明的实施方式，以下纯粹以举例的方式参照附图。
具体参照附图时，必须强调的是特定的图示是示例性的并且目的仅在于说明性地讨论本发明的优选实施方案，并且基于提供被认为是对于本发明的原理和概念方面的描述最有用和最易于理解的图示的原因而被呈现。就此而言，没有试图将本发明的结构细节以超出对本发明基本理解所必须的详细程度来图示；参照附图的说明使本领域技术人员认识到本发明的几种形式可如何实际体现出来。在附图中：
图1为根据本发明的一个实施方案的两面嵌埋玻璃基板的截面示意图；
图2(a)～2(m)示出图1所示的两面嵌埋玻璃基板的制造方法的各步骤中间结构的截面示意图。
具体实施方式
参照图1，示出两面嵌埋玻璃基板100的截面示意图。玻璃基板100包括玻璃框架101，玻璃框架101取代传统的有机基质框架或金属框架，利用玻璃的低Dk/Df材料特性，使嵌埋器件的电信号传输速度得到提升，降低电信号的损耗，提升电信号传输性能。同时，玻璃具有比较低且选择范围比较广的热膨胀系数，选择与嵌埋器件的热膨胀系数接近的玻璃框架101，能够提升器件在极限条件下的可靠性能。
玻璃基板100还包括在玻璃框架101上下表面的第一凹槽102和第二凹槽103，覆盖第一凹槽102的侧面和底部的第一铜层1021，覆盖第二凹槽103的侧面和底部的第二铜层1031。玻璃框架101的上下表面分别设置凹槽能够实现双面封装，拓展应用场景并有效缩小封装体空间；在凹槽的5个面均电镀铜层，能够显著提高嵌埋器件的散热性能。
玻璃基板100还包括在玻璃框架101上下表面的第一布线层105和第二布线层106，分别设置在第一凹槽102和第二凹槽103内部的第一器件107和第二器件108，在第一布线层105上的第一绝缘层109，在第二布线层106上的第二绝缘层110。通常，器件可以是裸芯片，如集成电路的驱动芯片(IC driver)、场效应管(FET)等、也可以是无源器件，如电容、电阻或电感等，还可以是经初步封装后的单封装体，例如球栅阵列(BGA)/栅格阵列(LGA)等，或者是多种器件的组合。图1仅示出具有单面端子的器件，但是本发明并不限于单面端子器件，也可以适用于双面导通的双面端子器件，此时可以将其一侧端子粘附在凹槽底部，而另一侧端子包封在绝缘层内。通常，第一布线层105和第二布线层106的厚度可以根据实际需求确定。第一凹槽102的深度和第二凹槽103的深度也可以根据实际需求确定。
第一绝缘层109和第二绝缘层110的材料可以为感光型树脂材料，也可以为热固型树脂材料，例如，JSRWPR系列、HitachiAR-5100系列、Asahi LV系列等。在固化前，施加的感光型树脂材料或热固型树脂材料的粘度为10Pa.s～10000Pa.s，以适合填充第一和第二凹槽以固定第一和第二器件。通常，第一绝缘层109的材料和第二绝缘层110的材料可以相同，也可以不同。
贯穿玻璃框架101的通孔柱104可以将第一布线层105和第二布线层106连通，第一器件107的背面贴附至第一凹槽102底部的第一铜层1021，第二器件108的背面贴附至第二凹槽103底部的第二铜层1031。通孔柱可以为铜通孔柱，玻璃框架101内设置有至少一个通孔柱104。通常，玻璃框架101内具有多个通孔柱104作为IO通道，多个通孔柱104的尺寸可以相同，也可以不同。
玻璃基板100还可以包括分别设置在第一绝缘层109和第二绝缘层110上的第三布线层111和第四布线层112。如图1所示，第一器件107的端子和第二器件108的端子可以通过通孔柱104、第三布线层111和第四布线层112导电连通；并且第一布线层105可通过通孔柱104与第四布线层112导电连通，第二布线层106通过通孔柱104与第三布线层111导电连通。通常，第三布线层111和第四布线层112的厚度可以根据实际需求确定。
第三布线层111上还可以设置有第一阻焊层113，第四布线层112上还可以设置有第二阻焊层114，并且第一阻焊层113和第二阻焊层114上分别设置有阻焊开窗，以导通外界。通常，根据实际需求进行阻焊开窗设计，并且阻焊层厚度也可以根据实际需求确定。
参照图2(a)～2(m)，示出图1的两面嵌埋玻璃基板100的制造方法的各个步骤的中间结构的截面示意图。
制造方法包括如下步骤：准备玻璃框架101，并制作激光改性路径1011—步骤(a)，如图2(a)所示。通常，玻璃框架101为透明玻璃，玻璃框架101的厚度可以根据嵌埋结构的需求确定。可以通过激光照射在玻璃框架101中形成纵向的激光改性路径1011，以对玻璃框架101进行改性。
接着，沿激光路径1011蚀刻玻璃框架101形成玻璃通孔1012—步骤(b)，如图2(b)所示。通常，可以通过蚀刻剂沿激光改性路径1011蚀刻玻璃框架101形成玻璃通孔1012，蚀刻剂的浓度可以根据蚀刻速率和蚀刻厚度调节，优选地，蚀刻剂为氢氟酸溶液。
然后，在玻璃框架101的上下表面分别贴附保护层1013，以保护玻璃通孔1012并暴露凹槽区域—步骤(c)，如图2(c)所示。通常，保护层1013可以为耐酸油墨保护层。
接着，蚀刻凹槽区域以在玻璃框架101的上下表面分别形成第一凹槽102和第二凹槽103—步骤(d)，如图2(d)所示。通常，可以通过蚀刻剂蚀刻凹槽区域以在玻璃框架101的上下表面分别形成第一凹槽102和第二凹槽103，蚀刻剂的浓度可以根据蚀刻速率和蚀刻深度的要求调节，优选蚀刻剂为氢氟酸溶液。第一凹槽102的深度和第二凹槽103的深度分别可以根据实际需要嵌埋的器件的厚度确定。
然后，褪除保护层1013—步骤(e)，如图2(e)所示。通常，可以通过退膜液褪除保护层1013，使保护层1013从玻璃框架101表面脱落，优选地，退膜液可以为碱性试剂。由此，玻璃框架101形成为具有玻璃通孔1012、第一凹槽102和第二凹槽103。该加工流程短、成本低，能够有效降低制作成本。
接着，在玻璃框架101上镀铜，以在玻璃通孔1012内形成铜通孔柱104，在第一凹槽102的侧面和底部形成第一铜层1021，在第二凹槽103的侧面和底部形成第二铜层1031，在玻璃框架101的上下表面上分别形成第一布线层105和第二布线层106—步骤(f)，如图2(f)所示。通常，该步骤包括以下子步骤：
分别在玻璃通孔1012的内表面、第一凹槽102及第二凹槽103的内表面、玻璃框架101的上下表面上形成金属种子层；
在玻璃框架101的上下表面上分别粘贴感光干膜并图案化形成特征图案；
在特征图案中电镀铜，从而在玻璃通孔1012内形成铜通孔柱104，在第一凹槽102的侧面和底部上形成第一铜层1021，在第二凹槽103的侧面和底部上形成第二铜层1031，在玻璃框架101的上下表面上分别形成第一布线层105和第二布线层106；
移除感光干膜，并蚀刻暴露的金属种子层。
通常，可以通过金属喷溅或化学沉铜的方式分别在玻璃通孔1012的内表面、第一凹槽102及第二凹槽103的内表面、玻璃框架101的上下表面上形成金属种子层。优选地，通过金属喷溅的方式制作金属种子层。金属种子层的材料可以为铜、钛或它们的组合，优选铜和钛的组合。
然后，在第一凹槽102的底部及第二凹槽103的底部分别粘附第一器件107及第二器件108—步骤(g)，如图2(g)所示。通常，可以通过高导热胶将第一器件107的背面粘附至第一凹槽102底部的第一铜层1021以及将第二器件108的背面粘附至第二凹槽103底部的第二铜层1031。高导热胶可以为有粘性且导热系数较大的材料，优选银浆或导热硅胶。
接着，在第一布线层105和第二布线层106上分别涂覆液体封装材料，填充第一凹槽102和第二凹槽103，并固化形成第一绝缘层109和第二绝缘层110—步骤(h)，如图2(h)所示。通常，在贴上器件后涂覆封装材料。封装材料可以为液态介质材料，以便通过封装材料的流动性，填充凹槽空隙，减小器件在封装过程中所受压力，降低制作过程中器件破裂的风险。涂覆封装材料后，可以通过预烤以使第一绝缘层109和第二绝缘层110预固化。
然后，分别在第一绝缘层109及第二绝缘层110上形成第一绝缘层开窗1091及第二绝缘层开窗1101—步骤(i)，如图2(i)所示。当封装材料为感光型绝缘材料时，可以通过对封装材料进行曝光、显影，然后通过烘烤将第一绝缘层109和第二绝缘层110完全固化，同时移除开窗区域的封装材料形成第一绝缘层开窗1091及第二绝缘层开窗1101。
接着，在第一绝缘层109及第一绝缘层开窗1091的表面上形成金属种子层，并在第二绝缘层110及第二绝缘层开窗1101的表面上形成金属种子层—步骤(j)，如图2(j)所示。通常，可以通过金属喷溅或化学沉铜的方式制作金属种子层，优选通过金属喷溅的方式制作金属种子层。金属种子层的材料可以为铜、钛或它们的组合，优选铜和钛的组合。
然后，分别在第一绝缘层109及第二绝缘层110上贴附感光干膜并图案化—步骤(k)，如图2(k)所示。
接着，电镀铜形成第三布线层111和第四布线层112，并移除感光干膜，蚀刻暴露的金属种子层—步骤(l)，如图2(l)所示。通常，可通过电镀金属铜制作布线层，第三布线层111和第四布线层112的厚度可以根据实际需求确定。
然后，在第三布线层111及第四布线层112上分别形成第一阻焊层113和第二阻焊层114，对第一阻焊层113和第二阻焊层114分别进行阻焊开窗并进行金属表面处理—步骤(m)，如图2(m)所示。通常，阻焊层的厚度可以根据实际需求确定，形成阻焊层后，可以根据开窗需求进行图形制作形成阻焊开窗，可以通过在阻焊开窗内涂覆化镍钯金、化镍金、有机保焊膜、化银或镀锡进行金属表面处理。阻焊开窗可以通过焊接形成与外界的IO通道。
本发明通过利用玻璃介质作为两面嵌埋的封装基板，实现了以下技术效果：1)用玻璃框架取代有机基质框架，利用玻璃介质的低Dk/Df的材料特性，使嵌埋产品的电信号传输速度得到提升，电信号的损耗得到降低，提升电信号传输性能；2)由于玻璃介质与硅基器件的热膨胀系数CTE接近，能够防止由于热膨胀系数差异导致的产品失效，能够提高产品的可靠性；3)通过涂覆液态介质材料进行芯片封装的方式，能够减小封装芯片在封装过程中所受的应力，降低制作过程中芯片碎裂的风险；4)利用蚀刻工艺加工玻璃通孔和凹槽具有加工流程短和成本低的优势，可有效降低产品的制作成本；5)本发明的玻璃框架在上下两面均设置凹槽嵌埋器件，可以同时实现双面封装，在拓展应用场景的同时，能够有效缩小封装体空间；6)玻璃框架的凹槽的5个面均电镀有铜层，嵌埋芯片的发热面与铜层直接接触，并且凹槽的铜层还可以导通连接第三和/或第四布线层以进一步散热，甚至还可以通过阻焊开窗连接外界散热器，从而能够显著提高嵌埋芯片的散热性能。
本领域技术人员将会认识到，本发明不限于上下文中具体图示和描述的内容。而且，本发明的范围由所附权利要求限定，包括上文所述的各个技术特征的组合和子组合以及其变化和改进，本领域技术人员在阅读前述说明后将会预见到这样的组合、变化和改进。
在权利要求书中，术语“包括”及其变体例如“包含”、“含有”等是指所列举的组件被包括在内，但一般不排除其他组件。
Claims (20)
1.一种两面嵌埋玻璃基板，包括玻璃框架、在所述玻璃框架上下表面内的第一凹槽和第二凹槽、贯穿所述玻璃框架的至少一个通孔柱以及分别嵌埋在所述第一凹槽和第二凹槽内的第一器件和第二器件，其中在所述第一凹槽内设置有覆盖所述第一凹槽的侧面和底部的第一铜层，在所述第二凹槽内设置有覆盖所述第二凹槽的侧面和底部的第二铜层，所述第一器件的背面贴附至所述第一凹槽底部的第一铜层，所述第二器件的背面贴附至所述第二凹槽底部的第二铜层。
2.根据权利要求1所述的两面嵌埋玻璃基板，其中在所述玻璃框架上下表面上分别设置有第一布线层和第二布线层，并且在所述第一布线层上设置有第一绝缘层，在所述第二布线层上设置有第二绝缘层。
3.根据权利要求2所述的两面嵌埋玻璃基板，其中所述第一绝缘层和第二绝缘层分别填充所述第一凹槽和第二凹槽，以固定所述第一器件和第二器件。
4.根据权利要求3所述的两面嵌埋玻璃基板，其中在所述第一绝缘层上设置有第三布线层，在所述第二绝缘层上设置有第四布线层。
5.根据权利要求4所述的两面嵌埋玻璃基板，其中所述第一器件的端子和第二器件的端子通过所述通孔柱、第三布线层和第四布线层导电连通。
6.根据权利要求4所述的两面嵌埋玻璃基板，其中所述第一布线层通过所述通孔柱与所述第四布线层导电连通，所述第二布线层通过所述通孔柱与所述第三布线层导电连通。
7.根据权利要求1所述的两面嵌埋玻璃基板，其中所述通孔柱为铜通孔柱。
8.根据权利要求2所述的两面嵌埋玻璃基板，其中所述第一绝缘层和所述第二绝缘层包括感光型树脂材料或热固型树脂材料。
9.根据权利要求2所述的两面嵌埋玻璃基板，其中所述第一绝缘层和所述第二绝缘层在固化前的粘度为10Pa.s～10000Pa.s。
10.根据权利要求6所述的两面嵌埋玻璃基板，其中在所述第三布线层上设置有第一阻焊层，在所述第四布线层上设置有第二阻焊层，并且在所述第一阻焊层和所述第二阻焊层上设置有阻焊开窗。
11.一种两面嵌埋玻璃基板的制造方法，包括如下步骤：
(a)准备玻璃框架，在所述玻璃框架上形成贯穿所述玻璃框架的玻璃通孔；
(b)在所述玻璃框架的上下表面上分别蚀刻形成第一凹槽和第二凹槽；
(c)在所述玻璃框架的上下表面上镀铜，同时形成玻璃通孔内的铜通孔柱，在所述第一凹槽的侧面和底部上的第一铜层，在所述第二凹槽的侧面和底部上的第二铜层，以及在所述玻璃框架的上下表面上的第一布线层和第二布线层；
(d)在所述第一凹槽和所述第二凹槽的底部的第一铜层和第二铜层上分别贴附第一器件及第二器件；
(e)在所述玻璃框架的上下表面上分别层压封装材料，形成第一绝缘层和第二绝缘层。
12.根据权利要求11所述的两面嵌埋玻璃基板的制造方法，其中步骤(a)包括通过激光诱导深度蚀刻形成所述玻璃通孔。
13.根据权利要求11所述的两面嵌埋玻璃基板的制造方法，其中步骤(b)包括：
(b1)在所述玻璃框架的上下表面上施加保护层，以暴露出凹槽区域；
(b2)通过蚀刻剂蚀刻所述凹槽区域，在所述玻璃框架的上下表面内分别形成第一凹槽和第二凹槽；
(b3)移除所述保护层。
14.根据权利要求11所述的两面嵌埋玻璃基板的制造方法，其中步骤(c)包括：
(c1)在所述玻璃框架的上下表面上形成金属种子层，以覆盖所述玻璃通孔表面以及所述第一凹槽和所述第二凹槽的内表面；
(c2)在所述玻璃框架的上下表面上分别施加第一光刻胶层并图案化暴露出所述金属种子层；
(c3)在暴露的金属种子层上电镀铜，同时形成玻璃通孔内的铜通孔柱，在所述第一凹槽的侧面和底部上的第一铜层，在所述第二凹槽的侧面和底部上的第二铜层，以及在所述玻璃框架的上下表面上的第一布线层和第二布线层；
(c4)移除所述第一光刻胶层，并蚀刻暴露的金属种子层。
15.根据权利要求14所述的两面嵌埋玻璃基板的制造方法，其中步骤(c1)包括通过金属喷溅或化学沉铜形成所述金属种子层。
16.根据权利要求14所述的两面嵌埋玻璃基板的制造方法，其中所述金属种子层包括铜、钛或它们的组合。
17.根据权利要求11所述的两面嵌埋玻璃基板的制造方法，其中步骤(d)包括通过高导热胶将第一器件及第二器件的背面分别粘附在第一凹槽和第二凹槽的底部的第一铜层和第二铜层上。
18.根据权利要求17所述的两面嵌埋玻璃基板的制造方法，其中所述高导热胶包括银浆或导热硅胶。
19.根据权利要求11所述的两面嵌埋玻璃基板的制造方法，还包括以下步骤：
(f)在第一绝缘层和第二绝缘层上形成第一绝缘层开窗及第二绝缘层开窗；
(g)在第一绝缘层和第二绝缘层的表面上以及第一绝缘层开窗和第二绝缘层开窗上施加第二光刻胶层并图案化；
(h)电镀铜形成第三布线层和第四布线层，并移除所述第二光刻胶层；
(i)在第三布线层和第四布线层上分别形成第一阻焊层和第二阻焊层，在第一阻焊层和第二阻焊层上分别形成阻焊开窗并进行金属表面处理。
20.根据权利要求19所述的两面嵌埋玻璃基板的制造方法，其中步骤(i)包括通过在阻焊开窗内涂覆化镍钯金、化镍金、有机保焊膜、化银或镀锡进行金属表面处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011532511.XA CN112599493A (zh) | 2020-12-22 | 2020-12-22 | 一种两面嵌埋玻璃基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011532511.XA CN112599493A (zh) | 2020-12-22 | 2020-12-22 | 一种两面嵌埋玻璃基板及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112599493A true CN112599493A (zh) | 2021-04-02 |
Family
ID=75200533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011532511.XA Pending CN112599493A (zh) | 2020-12-22 | 2020-12-22 | 一种两面嵌埋玻璃基板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112599493A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114942539A (zh) * | 2022-06-10 | 2022-08-26 | 昆山弗莱吉电子科技有限公司 | 用于液晶显示器的玻璃基板及其生产工艺 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274034A (ja) * | 2000-01-20 | 2001-10-05 | Shinko Electric Ind Co Ltd | 電子部品パッケージ |
| KR20090079448A (ko) * | 2008-01-17 | 2009-07-22 | 삼성전자주식회사 | 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법 및 이를사용한 임베디드 칩을 갖는 인쇄 회로 기판 |
| US20140182897A1 (en) * | 2012-12-31 | 2014-07-03 | Samsung Electro-Mechanics Co., Ltd. | Circuit board and method of manufacturing the same |
| CN107946249A (zh) * | 2017-11-22 | 2018-04-20 | 华进半导体封装先导技术研发中心有限公司 | 一种扇出型晶圆级芯片封装结构及封装方法 |
-
2020
- 2020-12-22 CN CN202011532511.XA patent/CN112599493A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274034A (ja) * | 2000-01-20 | 2001-10-05 | Shinko Electric Ind Co Ltd | 電子部品パッケージ |
| KR20090079448A (ko) * | 2008-01-17 | 2009-07-22 | 삼성전자주식회사 | 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법 및 이를사용한 임베디드 칩을 갖는 인쇄 회로 기판 |
| US20140182897A1 (en) * | 2012-12-31 | 2014-07-03 | Samsung Electro-Mechanics Co., Ltd. | Circuit board and method of manufacturing the same |
| CN107946249A (zh) * | 2017-11-22 | 2018-04-20 | 华进半导体封装先导技术研发中心有限公司 | 一种扇出型晶圆级芯片封装结构及封装方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114942539A (zh) * | 2022-06-10 | 2022-08-26 | 昆山弗莱吉电子科技有限公司 | 用于液晶显示器的玻璃基板及其生产工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100591216B1 (ko) | 집적 장치를 갖는 마이크로 전자 기판 | |
| US6309912B1 (en) | Method of interconnecting an embedded integrated circuit | |
| EP2798675B1 (en) | Method for a substrate core layer | |
| US11515258B2 (en) | Package substrate and manufacturing method thereof | |
| CN112164677A (zh) | 一种线路预排布散热嵌埋封装结构及其制造方法 | |
| WO2020228704A1 (zh) | 一种埋入式封装结构及其制备方法、终端 | |
| TW200941659A (en) | Thermally enhanced package with embedded metal slug and patterned circuitry | |
| KR20220155214A (ko) | 다중 소자의 단계적 임베디드 패키지 기판 및 그 제조 방법 | |
| JP7333454B2 (ja) | モールド成形プロセスに基づくパッケージ基板及びその製造方法 | |
| CN112820713B (zh) | 一种金属框架封装基板及其制造方法 | |
| JP7497490B2 (ja) | 液体循環冷却パッケージ基板及びその製造方法 | |
| CN112599493A (zh) | 一种两面嵌埋玻璃基板及其制造方法 | |
| TWI819851B (zh) | 多器件分層嵌埋封裝結構及其製作方法 | |
| TW200305959A (en) | Ball grid array semiconductor package with resin coated metal core | |
| US20220093580A1 (en) | Fan-out led packaging structure and method | |
| CN202231960U (zh) | 电子元件埋入式电路板 | |
| CN111863737B (zh) | 一种嵌入式器件封装基板及其制造方法 | |
| JP7236549B2 (ja) | 放熱兼電磁シールドの埋め込みパッケージ構造の製造方法 | |
| TWI853295B (zh) | 一種基於模製成型制程的封裝基板及其製造方法 | |
| CN215266272U (zh) | 基于铜箔载板的高散热板级扇出封装结构 | |
| CN113327900A (zh) | 基于铜箔载板的高散热板级扇出封装结构及其制备方法 | |
| WO2020168518A1 (zh) | 封装结构及其制备方法 | |
| TW202318597A (zh) | 信熱分離tmv封裝結構及其製作方法 | |
| TW200522326A (en) | Method for fabricating semiconductor package substrate with opening penetrating therethrough | |
| CN118039582A (zh) | 高散热嵌埋基板制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210402 |
|
| RJ01 | Rejection of invention patent application after publication |