KR20090079448A - 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법 및 이를사용한 임베디드 칩을 갖는 인쇄 회로 기판 - Google Patents

임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법 및 이를사용한 임베디드 칩을 갖는 인쇄 회로 기판 Download PDF

Info

Publication number
KR20090079448A
KR20090079448A KR1020080005406A KR20080005406A KR20090079448A KR 20090079448 A KR20090079448 A KR 20090079448A KR 1020080005406 A KR1020080005406 A KR 1020080005406A KR 20080005406 A KR20080005406 A KR 20080005406A KR 20090079448 A KR20090079448 A KR 20090079448A
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
embedded chip
insulating layer
manufacturing
Prior art date
Application number
KR1020080005406A
Other languages
English (en)
Inventor
최연호
조시연
이영민
서호성
조신희
김상현
정지현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080005406A priority Critical patent/KR20090079448A/ko
Publication of KR20090079448A publication Critical patent/KR20090079448A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법을 제공한다. 상기 제조 방법은 금속 코어에 다수개의 수용홈들을 에칭시키어 형성하고, 상기 수용홈들 각각에 전극들이 형성되는 반도체 칩을 안착하고, 상기 금속 코어의 상면과 하면에 일정 두께의 절연층을 동시에 형성하고, 상기 절연층의 외면에 상기 전극들과 전기적으로 연결되는 회로 패턴을 형성한다. 또한, 본 발명은 상기 제조 방법을 사용한 인쇄 회로 기판도 제공함으로써, 인쇄 회로 기판의 생산성을 증대시킴과 아울러 인쇄 회로 기판 내에 임베디드되는 반도체 칩으로부터의 열방출을 용이하게 할 수 있다.

Description

임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법 및 이를 사용한 임베디드 칩을 갖는 인쇄 회로 기판{METHOD FOR MANUFACTURING PRINTED CIRCUIT BOARD HAVING EMBEDDED CHIP AND PRINTED CIRCUIT BOARD HAVING AN EMBEDDED CHIP USING THE SAME}
본 발명은 임베디드 칩을 갖는 인쇄 회로 기판에 관한 것으로서, 보다 상세하게는 인쇄 회로 기판의 생산성을 증대시킴과 아울러 인쇄 회로 기판 내에 임베디드되는 반도체 칩으로부터의 열방출을 용이하게 할 수 있는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법 및 이를 사용한 임베디드 칩을 갖는 인쇄 회로 기판에 관한 것이다.
최근에 들어 다수의 전자 기기들은 소형화와 박형화 및 경량화되는 추세이다.
특히, 상기의 전자 기기들 중에 휴대용 단말 장치는 다수의 사용자가 일정의 주파수 대역을 사용하여 일련의 정보를 송수신할 수 있도록 하는 장치이다.
이에 더하여, 휴대용 단말 장치는 외부로부터 전송된 정보를 저장하거나 일정의 정보를 외부로 표출할 수 있도록 제어하는 반도체 칩이 설치되는 인쇄 회로 기판을 갖는다.
따라서, 상기 휴대용 단말 장치는 사용자가 항상 휴대한다는 측면에서 소형화와 경량화 및 박형화 됨이 필수적으로 요구된다.
이에 따라, 상기 인쇄 회로 기판(Printed Circuit Board, PCB) 역시 소형화와 경량화 및 박형화가 요구되고 있다.
종래의 패키지용 인쇄 회로 기판의 표면에는 칩 마운터(chip mounter)와 같은 장치를 사용하여 IC과 같은 능동소자와 콘덴서 및 저항 등의 수동소자를 포함하는 칩이 실장된다.
그러나, 종래에는 상기 인쇄 회로 기판의 표면에 실장되는 칩의 수가 일정 수로 증가됨에 따라, 상기 인쇄 회로 기판의 표면에서 칩이 실장되는 면적이 감소되어 실질적으로 상기 인쇄 회로 기판의 표면에 실장되는 칩의 실장 공간의 제약이 따르는 문제점이 있다.
이에 따라, 근래에 들어 상기 칩을 인쇄 회로 기판에 내장하는 임베딩(embedding) 제조 공정이 개발되어 널리 사용되고 있다.
종래의 임베딩 제조 공정을 이용한 인쇄 회로 기판의 제조 방법을 설명하도록 한다.
도 1 내지 도 6은 종래의 임베딩 제조 공정을 통한 임베디드 칩을 갖는 인쇄 회로 기판의 제조 공정을 순차적으로 보여주는 단면도들이다.
도 1을 참조 하면, 상면과 하면에 구리(11)가 일정 두께로 도금 처리된 FR-4 판(10)이 준비된다.
도 2를 참조 하면, 상기 FR-4 판(10)의 상부와 하부를 서로 관통하는 일정 크기의 수용홀들(120)을 형성한다.
여기서, 상기 수용홀(120)을 형성하는 방법은 레이져 드릴링 방법이 사용된다.s
도 3을 참조 하면, 상기 수용홀들(120)의 저부를 폐쇄할 수 있도록 상기 FR-4 판(10)의 저부에 일정 두께의 절연 테이프(50)를 부착한다.
여기서, 통상 상기 절연 테이프(50)는 폴리이미드계 필름에 접착 물질이 코팅된 폴리이미드 테이프를 사용한다.
이어, 상기 수용홀들(12)의 내부에는 칩 몸체(21)에 두 전극(22)이 형성되는 반도체 칩(20)을 실장시킨다.
도 5를 참조 하면, 상기 수용홀들(12)의 내부와 상기 반도체 칩들(20)의 상부를 매몰할 수 있도록 절연 물질을 사용하여 일정 두께의 제 1절연층(30)을 적층한다.
여기서, 절연 물질은 액상의 플러깅(plugging) 잉크 또는 레진(resin)인 것이 바람직하다.
즉, 상기 FR-4판(10)의 상면에 제 1절연층(30)을 형성한다. 상기 제 1절연층(30)의 상면에 일정 두께의 금속막(31)을 형성한다.
이어, 상기 FR-4판(10)의 저면에 부착된 절연 테이프(50)를 제거한다.
그리고, 상기 FR-4층(10)의 저면에 제 2절연층(30)을 적층 형성한다, 상기 제 2 절연층(30)의 저면에 일정 두께의 금속막(31)을 형성한다.
도 6을 참조하면, 상기 제 1절연층(30)에 상기 반도체 칩들(20)의 전극들(22)을 외부로 노출시킬 수 있도록 비아홀(31a)을 형성한다.
이어, 상기 제 1절연층(30)의 상면에 형성된 금속막(31)에 회로 패턴을 형성한다.
그리고, 상기 비아홀(31a)의 내부에서 상기 회로 패턴과 상기 반도체 칩들(20)의 전극들(22)과 전기적으로 연결될 수 있는 일정 두께의 금속막(31)을 형성한다.
그러나, 이와 같은 종래의 임베디드 인쇄회로기판 제조방법은 절연 물질이 경화되어 반도체 칩(20)이 인쇄 회로 기판에 형성된 수용홀(12)의 내부에서 고정되면 절연 테이프(50)를 제거하고 절연층(30) 및 금속막(31)을 형성한 후에 회로 패턴을 형성하게 되는 데, 상기 절연 테이프(50)의 제거 시에 일정한 압력으로 절연 테이프(50)를 제거하기 어려워 충전재로 사용되는 잉크의 깨짐, 에어 보이드(Air void)발생 등을 유발하게 됨으로써, 각종 회로 불량을 야기하는 문제점을 갖는다.
따라서, 종래에는 상기 절연 테이프(50)를 제거하는 추가적인 공정이 필요하고 테이프(50)를 동일한 압력으로 제거하는 추가적인 기술의 개발을 요구한다.
또한, 상기 절연 테이프(50)는 반도체 칩(20)을 수용홀(12) 내에 임시적으로 고정하는 역할을 하고, 이후에 제거됨으로써 원재료의 측면에서 테이프(50)가 낭비되어 제조 비용을 증가시키는 문제점이 있다.
또한, 종래에는 반도체 칩(20)이 인쇄 회로 기판에 형성된 수용홀(12)의 내부에 모두 함입됨과 아울러, FR-4 재질로 인하여 반도체 칩(20)이 동작하는 경우에 발생되는 열은 외부로 용이하게 방출되지 못하는 문제점이 있다.
즉, 종래에는 반도체 칩(20) 자체에서 발생되는 열이 방출이 되지 않는 문제점이 있다.
또한, 종래에는 상기 FR-4층(10)의 상면과 하면에 일정 시간 간격으로 순차적 절연층(30) 형성 과정을 거치게 됨으로써, 제조 공정 시간이 증가되는 문제점이 있다.
이에 따라, 종래의 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법은 제조에 투입되는 단위 공정의 수가 증가되고, 이로 인하여 생산성이 저하되는 문제점을 갖는다.
본 발명은 상기와 같은 문제점을 해결할 수 있도록 안출된 것으로서, 본 발명의 제 1목적은 금속 코어에 드라이 에칭 또는 웨트 에칭을 사용하여 반도체 칩들이 안착되는 다수개의 수용홀들을 형성할 수 있는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법 및 이를 사용한 임베디드 칩을 갖는 인쇄 회로 기판을 제공함에 있다.
본 발명의 제 2목적은 인쇄 회로 기판에 임베딩되는 2개 이상의 반도체 칩이 구동되는 경우에 발산되는 열을 외부로 용이하게 열방출시킬 수 있는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법 및 이를 사용한 임베디드 칩을 갖는 인쇄 회로 기판을 제공함에 있다.
본 발명의 제 3목적은 반도체 칩들이 안착된 금속 코어의 상면과 하면에 절연층을 동시에 형성하여 절연층 형성 공정을 단순하고 이로 인하여 생산률을 증가시킬 수 있는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법 및 이를 사용한 임베디드 칩을 갖는 인쇄 회로 기판을 제공함에 있다.
전술한 목적을 달성하기 위한 본 발명의 일 양태를 따르는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법은 금속 코어에 다수개의 수용홈들을 에칭시키어 형성하고, 상기 수용홈들 각각에 전극들이 형성되는 반도체 칩을 안착하고, 상기 금속 코어의 상면과 하면에 일정 두께의 절연층을 동시에 형성하고, 상기 절연층의 외면에 상기 전극들과 전기적으로 연결되는 회로 패턴을 형성한다.
여기서, 상기 금속 코어는 구리로 이루어지는 것이 바람직하다.
그리고, 상기 수용홈의 깊이를 상기 반도체 칩의 두께 보다 일정 길이로 작도록 형성하는 것이 바람직하다.
또한, 상기 반도체 칩의 상면을 상기 수용홈의 개구의 상면과 실질적으로 동일 선 상을 따르도록 하는 것이 바람직하다.
또한, 상기 수용홈의 내측면에 일정 두께의 금속막을 더 형성하는 것이 바람직하다.
또한, 상기 전극들의 외면을 상기 절연층에 노출시키는 것이 바람직하다.
또한, 상기 전극들의 외면의 일정 영역을 상기 절연층에 노출시키는 것이 바람직하다.
또한, 상기 절연층에 상기 전극들을 외부로 노출시키는 비아홀 및 상기 회로 패턴을 형성시키는 것이 바람직하다.
또한, 상기 절연층은 액상의 플러깅과 레진 중 어느 하나로 이루어지고, 상기 절연층을 경화하는 것이 바람직하다.
전술한 목적을 달성하기 위한 본 발명의 다른 양태를 따르는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법을 사용한 인쇄 회로 기판은 에칭을 사용하여 다수개의 수용홈들이 형성되는 금속 코어와, 상기 수용홈들에 안착되며, 전극들이 형성되는 적어도 하나 이상의 반도체 칩과, 상기 금속 코어의 상면과 하면에 일정 두께로 형성되는 절연층과, 상기 전극들과 전기적으로 연결되도록 상기 절연층의 외 면에 형성되는 회로 패턴을 포함한다.
여기서, 상기 금속 코어는 구리로 이루어지는 것이 바람직하다.
그리고, 상기 수용홈의 깊이는 상기 반도체 칩의 두께 보다 일정 길이로 작도록 형성되는 것이 바람직하다.
또한, 상기 반도체 칩의 상면은 상기 수용홈의 개구의 상면과 실질적으로 동일 선 상을 따르는 것이 바람직하다.
또한, 상기 수용홈들은 상기 금속 코어의 상면과 하면에 일정 개수로 형성되는 것이 바람직하다.
또한, 상기 수용홈의 내측면에는 일정 두께의 금속막이 더 형성되는 것이 바람직하다.
또한, 상기 전극들의 외면은 상기 절연층에 노출되는 것이 바람직하다.
또한, 상기 전극들의 외면의 일정 영역은 상기 절연층에 노출되는 것이 바람직하다.
또한, 상기 절연층에는 상기 전극들을 외부로 노출시키는 비아홀 및 상기 회로 패턴이 형성되는 것이 바람직하다.
또한, 상기 절연층은 액상의 플러깅과 레진 중 어느 하나로 이루어지는 것이 바람직하다.
본 발명은 금속 코어에 드라이 에칭 또는 웨트 에칭을 사용하여 반도체 칩들이 안착되는 다수개의 수용홀들을 형성할 수 있는 효과를 갖는다.
또한, 본 발명은 인쇄 회로 기판에 임베딩되는 2개 이상의 반도체 칩이 구동되는 경우에 발산되는 열을 외부로 용이하게 방출시킬 수 있는 효과를 갖는다.
또한, 본 발명은 반도체 칩들이 안착된 금속 코어의 상면과 하면에 절연층을 동시에 형성하여 절연층 형성 공정을 단순하고 이로 인하여 생산률을 증가시킬 수 있는 효과를 갖는다.
이하, 첨부되는 도면들을 참조로 하여, 본 발명의 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법 및 이를 사용한 임베디드 칩을 갖는 인쇄 회로 기판을 설명하도록 한다.
도 7 내지 도 12는 본 발명의 일 실시예를 따르는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법을 순차적으로 보여주는 단면도들이다. 도 13은 도 12에 도시된 인쇄 회로 기판의 다른 예를 보여주는 단면도이다.
여기서, 본 발명의 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법을 설명함과 아울러 상기 방법을 통하여 제조된 인쇄 회로 기판을 설명하도록 한다.
먼저, 도 7 내지 도 12를 참조로 하여, 본 발명의 일 실시예를 따르는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법을 설명하도록 한다.
도 7을 참조 하면, 구리(copper)로 이루어지는 일정 폭과 두께 및 길이를 갖는 금속 코어(100)를 준비한다.
도 8을 참조 하면, 에칭 방법을 사용하여 상기 금속 코어(100)의 상면의 다수 위치에 일정 깊이를 갖는 다수개의 수용홈들(110)을 형성한다.
상기 수용홈들(110)을 형성하기 위하여 사용되는 상기 에칭 방법은 드라이 에칭(dry etching) 또는 웨트 에칭(wet etching) 방법 중 어느 하나를 사용할 수 있다.
여기서, 상기 수용홈들(110)의 상부는 개방되고 바닥면은 폐쇄되는 홈의 형상을 갖도록 에칭되어 형성된다.
도 9를 참조 하면, 상기 금속 코어(100)의 상단부에 형성되는 상기 수용홈들(110)의 내측면에 일정 두께의 금속막(120)을 형성할 수 있다.
상기 금속막(120)은 구리와 같은 금속을 사용할 수 있다.
여기서, 상기 금속막(120)을 상기 수용홈(110)의 내측벽에 형성하는 과정은 다음과 같다.
먼저, 도 8에 도시된 금속 코어의 상면에 일정 두께의 금속막(120)을 증착한다. 상기 금속막(120)을 증착하는 방법은 화학적 기상 증착법(C.V.D.) 또는 물리적 화학적 기상 증착법(P.V.D.) 중 어느 하나를 사용할 수 있다.
이어, 상기 금속 코어(100)의 상면에 증착된 금속막(120)을 연마 패드(미도시)와 같은 장치를 사용하여 삭제한다.
그리고, 상기 수용홈들(110)의 내부에 채워진 금속막(120)은 상기와 같이 드라이 에칭을 사용하여 일정 깊이로 에칭하여 도 9에 도시된 바와 같은 공간을 형성한다.
다음, 도 10을 참조 하면, 상기 금속막(120)이 형성된 수용홈들(110) 각각에 반도체 칩(200)을 안착시킨다.
여기서, 상기 반도체 칩(200)의 칩 몸체(210)의 상면과 측면은 상기 금속막(120)에 실질적으로 접촉된다.
그리고, 상기 칩 몸체(210)의 상단에는 두 개의 단자(220)가 외부로 노출된다.
이때, 상기 반도체 칩(200)의 상단부는 상기 금속 코어(100)의 상면으로부터 일부 돌출된다.
즉, 도 12에 도시된 바와 같이, 상기 수용홈(110)의 깊이(D)는 상기 반도체 칩(200)의 두께(t) 보다 일정 깊이로 작게 형성된다.
도 11을 참조 하면, 금속 코어(100)의 상면과 하면에 일정 두께의 절연층(300)을 형성한다.
여기서, 상기 절연층(300)을 이루는 절연 물질은 플러깅 잉크 또는 레진 중 어느 하나로 이루어진다.
그리고, 상기 절연층(300)이 금속 코어(100)의 상면과 하면에 형성됨으로써, 상기 반도체 칩들(200)은 봉지된다.
여기서, 상기 절연 물질은 상기 수용홈(110)의 내부 공간 뿐 만 아니라, 반도체 칩(200)의 단자(220)의 외면을 모두 커버하도록 도포된다.
이어, 도 11에 도시된 바와 같이 반도체 칩(200)이 절연층(300)에 의하여 봉지된 이후에, 상기 절연층(300)을 일정 온도의 분위기에서 경화시킨다.
이어, 상기 절연층(300)의 외면에 일정 두께의 구리로 이루어지는 회로 패턴(310)을 형성시킨다.
도 12를 참조 하면, 수용홈들(110)에 실장된 반도체 칩(200)의 단자들(220)과 상기 회로 패턴(310)과의 전기적인 연결을 위하여, 상기 단자들(220)을 외부로 노출시키는 비아홀(311)을 형성한다.
여기서, 상기 비아홀(311)을 형성하는 방법은 공지된 방법으로 천공할 수 있으나, 이산화탄소를 사용하는 레이져 드릴링 방법을 사용할 수 있다.
이와 같이 상기 비아홀(311)이 형성된 이후에, 상기 비아홀(311)의 외면에는 상기 단자(220)와 상기 회로 패턴(311)을 서로 전기적으로 연결시키는 다른 회로 패턴(311)을 형성한다.
따라서, 도 7 내지 도 12에 도시된 제조 방법의 과정을 통하여 제조된 도 12에 도시된 인쇄 회로 기판은 금속 코어(100)에 한 번의 드라이 에칭 또는 웨트 에칭을 사용하여 반도체 칩들(200)이 안착되는 다수개의 수용홈들(110)을 형성할 수 있다.
한편, 도 13에 도시된 인쇄 회로 기판에 있어서, 반도체 칩(200)의 단자(220)의 상면은 수용홈들(110')의 상면과 실질적으로 동일 선상(l)을 따른다.
이때, 상기 수용홈(110')의 깊이는'D1'을 이룬다.
즉, 상기 반도체 칩(200)의 상단부가 상기 수용홈(110)의 외부로 돌출되지 않은 상태에서 절연층(110')에 의하여 봉지된다.
도 12와 도 13에 도시된 인쇄 회로 기판에서, 금속막(120)은 상기 반도체 칩(200)의 외면을 금속 코어(100)에 간접적으로 연결시키기 때문에, 도전성인 금속막(120)으로 인하여 반도체 칩(200)이 구동됨에 따라 발생되는 열은 금속막(120) 그리고 금속 코어(100)를 통하여 외부로 용이하게 방출된다.
또한, 반도체 칩들(200)이 안착된 금속 코어(100)의 상면과 하면에 절연층(300)을 동시에 형성하기 때문에 절연층(300) 형성 공정을 단순화하고 이로 인하여 생산률을 증가시킬 수 있다.
도 14 내지 도 18은 본 발명의 다른 실시예를 따르는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법을 순차적으로 보여주는 단면도들이다. 도 19는 도 18에 도시된 인쇄 회로 기판의 다른 예를 보여주는 단면도이다.
먼저, 도 14 내지 도 18을 참조로 하여, 본 발명의 다른 실시예를 따르는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법을 설명하도록 한다.
도 14를 참조 하면, 구리로 이루어지는 일정 폭과 두께 및 길이를 갖는 금속 코어(100)를 준비한다.
도 15를 참조 하면, 에칭 방법을 사용하여 상기 금속 코어(100)의 상면의 다수 위치에 일정 깊이를 갖는 다수개의 수용홈들(111,112)을 형성한다.
상기 수용홈들(111,112)을 형성하기 위하여 사용되는 상기 에칭 방법은 드라이 에칭 또는 웨트 에칭 방법 중 어느 하나를 사용할 수 있다.
여기서, 상기 수용홈들(111,112)의 상부는 개방되고 바닥면은 폐쇄되는 홈의 형상을 갖도록 에칭되어 형성된다.
특히, 상기 수용홈들(111,112)은 상기 금속 코어(100)의 상부측으로 개방되는 상부측 수용홈들(111)과, 상기 금속 코어(100)의 하부측으로 개방되는 하부측 수용홈들(112)로 이루어진다.
도 16을 참조 하면, 상기 상부측 수용홈들(111)과 하부측 수용홈들(112)의 내측면에 일정 두께의 금속막(120)을 형성할 수 있다.
상기 금속막(120)은 구리와 같은 금속을 사용할 수 있다.
여기서, 상기 금속막(120)을 상기 수용홈(111,112)의 내측벽에 형성하는 과정은 다음과 같다.
먼저, 도 15에 도시된 금속 코어(100)의 상면에 일정 두께의 금속막(120)을 증착한다. 상기 금속막(120)을 증착하는 방법은 화학적 기상 증착법(C.V.D.) 또는 물리적 화학적 기상 증착법(P.V.D.) 중 어느 하나를 사용할 수 있다.
이어, 상기 금속 코어(100)의 상면에 증착된 금속막(120)을 연마 패드와 같은 장치를 사용하여 삭제한다.
그리고, 상기 수용홈들(111,112)의 내부에 채워진 금속막(120)은 상기와 같이 드라이 에칭을 사용하여 일정 깊이로 에칭하여 도 9에 도시된 바와 같은 공간을 형성한다.
다음, 도 16을 참조 하면, 상기 금속막(120)이 형성된 수용홈들(111,112) 각각에 반도체 칩(200,200')을 안착시킨다.
이때, 상기 금속 코어(100)의 중앙부에 위치되는 상부측 수용홈(111)에는 칩 몸체(210')의 양측면에 단자(220')가 형성되는 패시브 칩과 같은 반도체 칩(200')이 안착된다. 따라서, 상기 패시브 칩(200')의 단자(220')의 상면과 측면 일부는 외부로 노출된다.
여기서, 상기 반도체 칩(200')의 칩 몸체(210')의 상면과 단자(220')의 측면 은 상기 금속막(120)에 실질적으로 접촉된다.
그리고, 상기 패시브 칩(200')을 제외한 나머지 반도체 칩(200)의 칩 몸체(210)의 상단에는 두 개의 단자(220)가 외부로 노출된다.
이때, 상기 반도체 칩(200)의 상단부는 상기 금속 코어(100)의 상면으로부터 일부 돌출된다.
즉, 상기 수용홈(111,112)의 깊이(D)는 상기 반도체 칩(200)의 두께(t) 보다 일정 깊이로 작게 형성된다.
도 17을 참조 하면, 금속 코어(100)의 상면과 하면에 일정 두께의 절연층(300)을 형성한다.
여기서, 상기 절연층(300)을 이루는 절연 물질은 플러깅 잉크 또는 레진 중 어느 하나로 이루어진다.
그리고, 상기 절연층(300)이 금속 코어(100)의 상면과 하면에 형성됨으로써, 상기 반도체 칩들(200,200')은 봉지된다.
여기서, 상기 절연 물질은 상기 수용홈(111,112)의 내부 공간 뿐 만 아니라, 반도체 칩(200,200')의 단자(220,220')의 외면을 모두 커버하도록 도포된다.
이어, 도 17에 도시된 바와 같이 반도체 칩(200,200')이 절연층(300)에 의하여 봉지된 이후에, 상기 절연층(300)을 일정 온도의 분위기에서 경화시킨다.
이어, 상기 절연층(300)의 외면에 일정 두께의 구리로 이루어지는 회로 패턴(310)을 형성시킨다.
도 18를 참조 하면, 수용홈들(111,112)에 실장된 반도체 칩(200,200')의 단 자들(220,220')과 상기 회로 패턴(310)과의 전기적인 연결을 위하여, 상기 단자들(220,220')을 외부로 노출시키는 비아홀(311)을 형성한다.
여기서, 상기 비아홀(311)을 형성하는 방법은 공지된 방법으로 천공할 수 있으나, 이산화탄소를 사용하는 레이져 드릴링 방법을 사용할 수 있다.
이와 같이 상기 비아홀(311)이 형성된 이후에, 상기 비아홀(311)의 외면에는 상기 단자(220,220')와 상기 회로 패턴(310)을 서로 전기적으로 연결시키는 다른 회로 패턴(310)을 형성한다.
따라서, 도 14 내지 도 18에 도시된 제조 방법의 과정을 통하여 제조된 도 18에 도시된 인쇄 회로 기판은 금속 코어(100)에 한 번의 드라이 에칭 또는 웨트 에칭을 사용하여 반도체 칩들(200,200')이 안착되는 다수개의 수용홀들(111,112)을 형성할 수 있다.
한편, 도 19에 도시된 인쇄 회로 기판에 있어서, 반도체 칩(200,200')의 단자(220,220')의 상면은 수용홈들(111,112)의 상면과 실질적으로 동일 선상(l)을 따른다.
여기서, 수용홈들(111,112)의 깊이는 'D''이다.
즉, 상기 반도체 칩(200,200')의 상단부가 상기 수용홈(111,112)의 외부로 돌출되지 않은 상태에서 절연층(300)에 의하여 봉지된다.
도 18과 도 19에 도시된 인쇄 회로 기판에서, 금속막(120)은 상기 반도체 칩(200,200')의 외면을 금속 코어(100)에 간접적으로 연결시키기 때문에, 도전성인 금속막(120)으로 인하여 반도체 칩(200,200')이 구동됨에 따라 발생되는 열은 금속 막(120) 그리고 금속 코어(100)를 통하여 외부로 용이하게 방출된다.
또한, 반도체 칩들(200,200')이 안착된 금속 코어(100)의 상면과 하면에 절연층(300)을 동시에 형성하기 때문에 절연층(300) 형성 공정을 단순화 할 수 있고, 이로 인하여 생산률을 증가시킬 수 있다.
도 1 내지 도 6은 종래의 임베딩 제조 공정을 통한 임베디드 칩을 갖는 인쇄 회로 기판의 제조 공정을 순차적으로 보여주는 단면도들이다.
도 7 내지 도 12는 본 발명의 일 실시예를 따르는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법을 순차적으로 보여주는 단면도들이다.
도 13은 도 12에 도시된 인쇄 회로 기판의 다른 예를 보여주는 단면도이다.
도 14 내지 도 18은 본 발명의 다른 실시예를 따르는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법을 순차적으로 보여주는 단면도들이다.
도 19는 도 18에 도시된 인쇄 회로 기판의 다른 예를 보여주는 단면도이다.
** 도면의 주요 부분에 대한 부호의 설명 **
100 : 금속 코어
110, 110': 수용홈
111 : 상부측 수용홈
112 : 하부측 수용홈
120 : 금속막
200, 200': 반도체 칩
300 : 절연층
310 : 회로 패턴
311 : 비아홀

Claims (19)

  1. 금속 코어에 다수개의 수용홈들을 에칭시키어 형성하고,
    상기 수용홈들 각각에 전극들이 형성되는 반도체 칩을 안착하고,
    상기 금속 코어의 상면과 하면에 일정 두께의 절연층을 동시에 형성하고,
    상기 절연층의 외면에 상기 전극들과 전기적으로 연결되는 회로 패턴을 형성하는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법.
  2. 제 1항에 있어서,
    상기 금속 코어는 구리(copper)로 이루어지는 것을 특징으로 하는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법.
  3. 제 1항에 있어서,
    상기 수용홈의 깊이를 상기 반도체 칩의 두께 보다 일정 길이로 작도록 형성하는 것을 특징으로 하는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법.
  4. 제 1항에 있어서,
    상기 반도체 칩의 상면을 상기 수용홈의 개구의 상면과 실질적으로 동일 선 상을 따르도록 하는 것을 특징으로 하는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법.
  5. 제 1항에 있어서,
    상기 수용홈의 내측면에 일정 두께의 금속막을 더 형성하는 것을 특징으로 하는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법.
  6. 제 1항에 있어서,
    상기 전극들의 외면을 상기 절연층에 노출시키는 것을 특징으로 하는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법.
  7. 제 1항에 있어서,
    상기 전극들의 외면의 일정 영역을 상기 절연층에 노출시키는 것을 특징으로 하는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법.
  8. 제 1항에 있어서,
    상기 절연층에 상기 전극들을 외부로 노출시키는 비아홀 및 상기 회로 패턴을 형성시키는 것을 특징으로 하는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법.
  9. 제 1항에 있어서,
    상기 절연층은 액상의 플러깅과 레진 중 어느 하나로 이루어지고,
    상기 절연층을 경화하는 것을 특징으로 하는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법.
  10. 에칭을 사용하여 다수개의 수용홈들이 형성되는 금속 코어;
    상기 수용홈들에 안착되며, 전극들이 형성되는 적어도 하나 이상의 반도체 칩;
    상기 금속 코어의 상면과 하면에 일정 두께로 형성되는 절연층; 및
    상기 전극들과 전기적으로 연결되도록 상기 절연층의 외면에 형성되는 회로 패턴을 포함하는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법을 사용한 임베디드 칩을 갖는 인쇄 회로 기판.
  11. 제 10항에 있어서,
    상기 금속 코어는 구리(copper)로 이루어지는 것을 특징으로 하는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법을 사용한 임베디드 칩을 갖는 인쇄 회로 기판.
  12. 제 10항에 있어서,
    상기 수용홈의 깊이는 상기 반도체 칩의 두께 보다 일정 길이로 작도록 형성되는 것을 특징으로 하는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법을 사용한 임베디드 칩을 갖는 인쇄 회로 기판.
  13. 제 10항에 있어서,
    상기 반도체 칩의 상면은 상기 수용홈의 개구의 상면과 실질적으로 동일 선 상을 따르는 것을 특징으로 하는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법을 사용한 임베디드 칩을 갖는 인쇄 회로 기판.
  14. 제 10항에 있어서,
    상기 수용홈들은 상기 금속 코어의 상면과 하면에 일정 개수로 형성되는 것을 특징으로 하는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법을 사용한 임베디드 칩을 갖는 인쇄 회로 기판.
  15. 제 10항에 있어서,
    상기 수용홈의 내측면에는 일정 두께의 금속막이 더 형성되는 것을 특징으로 하는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법을 사용한 임베디드 칩을 갖는 인쇄 회로 기판.
  16. 제 10항에 있어서,
    상기 전극들의 외면은 상기 절연층에 노출되는 것을 특징으로 하는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법을 사용한 임베디드 칩을 갖는 인쇄 회로 기판.
  17. 제 10항에 있어서,
    상기 전극들의 외면의 일정 영역은 상기 절연층에 노출되는 것을 특징으로 하는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법을 사용한 임베디드 칩을 갖는 인쇄 회로 기판.
  18. 제 10항에 있어서,
    상기 절연층에는 상기 전극들을 외부로 노출시키는 비아홀 및 상기 회로 패턴이 형성되는 것을 특징으로 하는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법을 사용한 임베디드 칩을 갖는 인쇄 회로 기판.
  19. 제 1항에 있어서,
    상기 절연층은 액상의 플러깅과 레진 중 어느 하나로 이루어지는 것을 특징으로 하는 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법을 사용한 임베디드 칩을 갖는 인쇄 회로 기판.
KR1020080005406A 2008-01-17 2008-01-17 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법 및 이를사용한 임베디드 칩을 갖는 인쇄 회로 기판 KR20090079448A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080005406A KR20090079448A (ko) 2008-01-17 2008-01-17 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법 및 이를사용한 임베디드 칩을 갖는 인쇄 회로 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080005406A KR20090079448A (ko) 2008-01-17 2008-01-17 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법 및 이를사용한 임베디드 칩을 갖는 인쇄 회로 기판

Publications (1)

Publication Number Publication Date
KR20090079448A true KR20090079448A (ko) 2009-07-22

Family

ID=41290635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080005406A KR20090079448A (ko) 2008-01-17 2008-01-17 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법 및 이를사용한 임베디드 칩을 갖는 인쇄 회로 기판

Country Status (1)

Country Link
KR (1) KR20090079448A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110017299A (ko) * 2009-08-13 2011-02-21 삼성테크윈 주식회사 내장형 기판 및 그 제조방법
KR20170033112A (ko) 2015-09-16 2017-03-24 삼성전기주식회사 인쇄회로기판
CN111295053A (zh) * 2020-03-31 2020-06-16 生益电子股份有限公司 一种内嵌有导热体的pcb制备方法及pcb
CN112599493A (zh) * 2020-12-22 2021-04-02 珠海越亚半导体股份有限公司 一种两面嵌埋玻璃基板及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110017299A (ko) * 2009-08-13 2011-02-21 삼성테크윈 주식회사 내장형 기판 및 그 제조방법
KR20170033112A (ko) 2015-09-16 2017-03-24 삼성전기주식회사 인쇄회로기판
US10104767B2 (en) 2015-09-16 2018-10-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board
CN111295053A (zh) * 2020-03-31 2020-06-16 生益电子股份有限公司 一种内嵌有导热体的pcb制备方法及pcb
CN111295053B (zh) * 2020-03-31 2021-07-16 生益电子股份有限公司 一种内嵌有导热体的pcb制备方法及pcb
CN112599493A (zh) * 2020-12-22 2021-04-02 珠海越亚半导体股份有限公司 一种两面嵌埋玻璃基板及其制造方法

Similar Documents

Publication Publication Date Title
JP6626697B2 (ja) 配線基板およびその製造方法
KR100687976B1 (ko) 전자 모듈 및 그의 제조 방법
US8669653B2 (en) Semiconductor device having electronic component in through part, electronic device, and manufacturing method of semiconductor
US8236690B2 (en) Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad
US20030116857A1 (en) Circuit substrate and method for fabricating the same
KR100907508B1 (ko) 패키지 기판 및 그 제조방법
JP2013222959A (ja) パッケージキャリア及びその製造方法
JP2005142523A (ja) 埋設抵抗を有する印刷回路基板の製造方法
KR20180023384A (ko) 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈
KR20090117237A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
CN109413836B (zh) 电路板及其制备方法
KR20170001388A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR20230151963A (ko) 패키지기판 및 그 제조 방법
KR100816324B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
TW201618261A (zh) 電子元件封裝結構及製作方法
JPWO2009041159A1 (ja) 素子搭載用基板及びその製造方法、回路装置及びその製造方法、携帯機器
KR20090079448A (ko) 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법 및 이를사용한 임베디드 칩을 갖는 인쇄 회로 기판
JP2015076599A (ja) 電子部品内蔵印刷回路基板及びその製造方法
TW201444440A (zh) 配線基板及其製造方法
JP2006100759A (ja) 回路装置およびその製造方法
JP2009289790A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
KR101548786B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
KR20160004157A (ko) 칩 내장형 기판 및 이의 제조 방법
KR100905642B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
JP5860303B2 (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application