JP6249578B2 - 密なパッケージ配線を有するマルチチップモジュールの半導体チップパッケージ - Google Patents

密なパッケージ配線を有するマルチチップモジュールの半導体チップパッケージ Download PDF

Info

Publication number
JP6249578B2
JP6249578B2 JP2016538925A JP2016538925A JP6249578B2 JP 6249578 B2 JP6249578 B2 JP 6249578B2 JP 2016538925 A JP2016538925 A JP 2016538925A JP 2016538925 A JP2016538925 A JP 2016538925A JP 6249578 B2 JP6249578 B2 JP 6249578B2
Authority
JP
Japan
Prior art keywords
layer
build
wide pads
pads
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016538925A
Other languages
English (en)
Other versions
JP2016532302A (ja
Inventor
フ、チュアン
チウ、チア−ピン
スワン、ヨハンナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2016532302A publication Critical patent/JP2016532302A/ja
Application granted granted Critical
Publication of JP6249578B2 publication Critical patent/JP6249578B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

発明の分野は、概して、半導体チップパッケージングに関し、より重要なことには、密なパッケージ配線を有するマルチチップモジュールの半導体チップパッケージに関する。
マルチチップモジュール（ＭＣＭ）は、１より多い半導体チップを含む特異なチップパッケージである。複数の半導体チップを単一パッケージに首尾よく統合することは、技術的課題であり、コストの問題でもある。これらの幾つかは、図１Ａに示される従来技術のＭＣＭに観測される。
図１Ａは、一対の半導体ダイ１０１_１および１０１_２を有する従来技術のＭＣＭ１００を示す。各ダイの上面は、露出された複数のパッド１０２およびパッシベーション層１０３を含む。図１Ａより分かるように、メタライゼーション層１０４が、各ダイ１０１_１、１０１_２の上にパターン形成される。メタライゼーション層１０４は、ダイ１０１_１、１０１_２の間に形成されて、それらを電気的に連結する、および／またはダイとはんだボール１０６との間に形成されて、パッケージのＩ／Ｏを形成することができる複数の配線トレース１０５を提供する。図１Ｂは、複数の配線トレースの複数のパッド１０２への相互接続を示すために、図１Ａの描写と垂直の方向における断面を示す。そのような相互接続を通じて、同一のダイの複数のパッドまたは異なるダイの複数のパッドは、複数の配線トレース１０５を通じて接続されてよい。
特に、ダイは、複数のワイドパッド１０２（例えば、少なくとも４０μｍ幅）を有し、それにより、ダイシングの前のウエハ状態においてダイの機能試験を促進する。それらがパッケージに統合される前にダイを試験することにより、「不良」ダイをパッケージングするコストが大幅に低減される。しかし、大きなパッドサイズは、ダイの間のパッケージ内の減じられた配線密度に対応する。
具体的には、複数のワイドパッド１０２は、複数のワイドビア１０７および、同様に、複数の配線トレース１０５の複数のランド１１３の間の利用可能なスペースを限定する対応する複数のランド１１３の生成をもたらす。図１Ａより分かるように、複数のランド１１３の間に唯一の配線トレースの部屋がある。複数のランド１１３の間の制限された配線スペースは、結局、パッケージのチップツーチップワイヤの数および／またはＩ／Ｏ密度を制限する。いずれかは、（例えば、複数のチップの間の密な配線が必要とされ、および／または密なパッケージＩ／Ｏが必要とされ、またはより大きなサイズの半導体ダイが必要とされる）非実用的な解に対応してよい。
複数のより小さいビアの形成および複数のランド１１３の間の増大された配線密度を可能とするダイのパッドサイズを低減することは、実際には、不良ダイを完全にパッケージングするリスクの増大をもたらすウエハ試験を妨げ得るようなオプションではない。
以下の詳細な説明と共に以下の図面を参照することで本発明をより理解できるであろう。図面は以下の通りである。
従来技術のマルチチップパッケージを示す。 従来技術のマルチチップパッケージを示す。
改善されたマルチチップパッケージを製造するためのプロセスを示す。 改善されたマルチチップパッケージを製造するためのプロセスを示す。 改善されたマルチチップパッケージを製造するためのプロセスを示す。 改善されたマルチチップパッケージを製造するためのプロセスを示す。 改善されたマルチチップパッケージを製造するためのプロセスを示す。 改善されたマルチチップパッケージを製造するためのプロセスを示す。 改善されたマルチチップパッケージを製造するためのプロセスを示す。 改善されたマルチチップパッケージを製造するためのプロセスを示す。 改善されたマルチチップパッケージを製造するためのプロセスを示す。 改善されたマルチチップパッケージを製造するためのプロセスを示す。 改善されたマルチチップパッケージを製造するためのプロセスを示す。
改善されたマルチチップパッケージを有するシステムを示す。
図２Ａから図２Ｋは、複数のワイドダイパッドに接触する複数のビアの上の複数のランドの間の増大された配線密度を提供する改善されたＭＣＭを形成するプロセスを説明する。プロセスは、例えばウエハレベルプロセスまたはパネルレベルプロセスのように、実行されることができる。ダイは、複数のワイドパッドを有するので、ダイは、パッケージングに先立ってウエハ上で機能試験されることができ、それにより、不良ダイを完全にパッケージングするリスクを低減する。さらに、複数のランドの間の増大された配線密度は、ダイの間の増大された配線および／または増大されたパッケージＩ／Ｏ密度を可能とする。
図２Ａより分かるように、接着層２０２がキャリア２０１に設けられる。キャリア２０１は、接着層２０２を設けるための平面を有する任意の堅固な構造であることができる。以下でより詳細に記載されるように、接着層２０２の特性は、キャリア２０１の面から層間剥離する、そうでなければ除去されるのが非常に容易であることである。様々な実施形態では、接着層２０２は、ポリマまたはポリマ状物質である。
図２Ｂより分かるように、ビルドアップ層２０３は、接着層２０２の表面に設けられる。以下でより詳細に記載されるように、ビルドアップ層の厚みは、本説明が実現に貢献しようとする複数の改良のうちの少なくとも幾つかを実現することにおいて重要である。ビルドアップ層２０３は、適当な厚みに、接着層／キャリア構造上に液相で設けられ、スピンされ、または、乾燥薄膜のようなより固い相で設けられてよい（乾燥薄膜の厚みの制御は従来技術において良く理解されている）。
ビルドアップ層２０３の材料の幾つかの例は、ポリイミド、エポキシ、アクリル樹脂、低ｋ材料（例えば、Ｂステージビスベンゾシクロブテン（ＢＣＢ）、シリコーン、およびポリベンゾオキサゾール（ＰＢＯ））である。以下でより詳細に記載されるように、ビルドアップ層２０３は、幾つかの柔らかさを有し、そうでなければ接着層２０２上に形成された後に圧縮可能であるべきである。
ビルドアップ層２０３は、誘電体であり、軟化状態で接着層２０２上に最初に形成された後に「硬化」可能であるべきである。ここで、再びさらに以下でより詳細に議論されるように、硬化されたビルドアップ層２０３は、製造が完了した後、パッケージ内に残留するであろう。故に、完成したパッケージ内で電気絶縁体として作用することができるとともに耐久性を示さなければならない。ビルドアップ層２０３を液相で設ける場合、少なくとも、ビルドアップ層２０３は、（例えば、光刺激により）硬化され、接着層２０２の表面上でそれに設けた後に硬化してよい。
図２Ｃより分かるように、ウエハでの前の機能試験を容易にする複数のワイドパッド２０５（例えば、４０μｍ幅超）を有する２またはそれより多い機能試験された半導体ダイ２０４は、ダイ２０４をビルドアップ層／接着層／キャリア構造に取り付ける方法として、（例えば、ピックアンドプレス工程により）ビルドアップ層２０３に（表を下にして）圧入される。ここで、ビルドアップ層２０３の前述の柔軟性は、ダイをビルドアップ層２０３に圧入して、それらをビルドアップ層２０３に接着するのを容易にする。ビルドアップ層２０３は、ダイをビルドアップ層２０３に圧入する間、液相であってもよい。
関心事は、ビルドアップ層２０３が、（複数のパッドがそのように凹んでいる場合）ダイ２０４のパッシベーション層２０７に凹むパッド２０５に関連付けられるキャビティ２０６を埋めることができる程度である。ここで、オートクレーブ工程が、ダイ２０４がビルドアップ層２０３に圧入された後、キャビティ２０６内に残留する任意のボイドを埋めるのを容易にするために使用されてよい。オートクレーブ工程は、ダイ２０４が最初にビルドアップ層２０３に圧入された後、構造を囲む周囲の大気圧を増大し、それにより、軟らかい／液状のビルドアップ層２０３が自然にキャビティ２０６により深く圧入する。実施形態において、ダイ２０４は、最初に、真空大気圧またはそのあたりでビルドアップ層２０３に圧入され、それにより、オートクレーブ工程の増大された圧力が標準気圧になってよい。
再び、ビルドアップ層２０３の厚みは、前述の配線密度の改良を実現することにおいてある程度重要であり得る。ビルドアップ層２０３の厚みは、さらに以下でより詳細に記載される。
図２Ｄより分かるように、ビルドアップ層２０３は、硬化されて、ダイ２０４の圧着を可能にする軟化状態から完成したパッケージ構造に対して適当な耐久性のある硬化状態に遷移する。硬化は、光照明によりおよび／またはビルドアップ層２０３に使用される材料に応じてより高い温度を加えることで実行されてよい。
図２Ｅより分かるように、ビルドアップ層２０３が硬化された後、モールド混合物またはより一般に「モールド」２０８が、ダイ２０４の上に設けられ、硬化されたビルドアップ層２０３の複数の領域を露出する。モールド工程の一部は、実質的に平らなモールド面を形成することを含む。モールド２０８は、圧縮成形、トランスファー成形、および射出成形のうちのいずれかにより設けられてよい。モールド２０８の物質は、高充填された熱硬化性エポキシであってよい。実施形態において、モールドは、より高い温度で、実質的に液相において設けられる。硬化されたビルドアップ層２０３は、それが硬化されたビルドアップ層２０３の上に形成される場合、モールド２０８の温度より高い融点またはガラス遷移温度を有さなくてはならない。
モールド２０８の厚みは、ダイ２０４の最厚部をカバーするのに十分でなければならない。ここで、複数の図は、等しい厚みの複数のダイ２０４を示すが、様々なダイ２０４は、実質的に等しくない厚みを有するであろうことが考えられる（例えば、２またはそれより多いダイが異なる製造プロセスから製造される）。モールドは、その形状を、異なるダイの厚みに容易に適合して、実質的に平らな表面２０９を生成するように形成されることができる。
図２Ｆより分かるように、接着層２０２が除去され、それにより、キャリア２０１を取り外し、一方の外側の平面であるビルドアップ層２０３および他方の外側の平面２０９であるモールド２０８を有する全体構造を残す。全体構造は反転され、ビルドアップ層２０３の表面は上方を向き、次のメタライゼーションおよび配線工程をサポートする。
全体構造がキャリア２０１から解放されることができるように接着層２０２を破壊するのに使用される工程は、熱的に誘導されることができる（例えば、接着層２０２は構造的に破壊するまたは昇温に応じて液相に変化するであろう）、化学的に誘導されることができる（例えば、接着層２０２はキャリアとの化学結合を有し、化学結合が放たれる化学プロセスを誘導することにより層間剥離が起こるようにすることができる）、機械的に誘導されることができる（例えば、接着層２０２は、脆く、例えばキャリアの表面に反りを誘導することにより、キャリアから砕かれることができる）、および／または光学的に誘導されることができる（例えば、接着層２０２の構造上の特性は、例えば透明キャリアを通じて光を用いて照明されることに応じて、例えば固相から液相に転移することにより、変化させることができる）。実施形態において、接着層２０２の残物は、メタライゼーション工程が始まる前に、（例えば、もともとキャリアに接触していたビルドアップ層の表面に圧縮空気を当てることにより）ビルドアップ層２０３の表面から除去される。
従って、図２Ｆのように、ビルドアップ層２０３の実質的に平らな表面を上方に向けて、メタライゼーション工程の準備をする。
図２Ｇより分かるように、複数のビア開口２１０は、（例えば、マスクを用いたレーザアブレーション、フォトレジストの塗布／パターニング／エッチング、またはレーザビームドリル加工を経て）ダイ２０４の複数のパッド２０５の上のビルドアップ層２０３内に形成される。以下でより詳細に議論されるように、複数のビア開口２１０は、より高い密度の配線を可能とする程度に小さい。
図２Ｈより分かるように、メタライゼーション層２１１は、ビルドアップ層２０３の表面に設けられる。メタライゼーション層２１１は、スパッタリング、メッキ、および印刷のような堆積工程により設けられる。メタライゼーション層２１１を形成するために使用されてよい他の種の工程は、ペースト印刷、焼結、およびインクジェット印刷を含む。メタライゼーション層は、典型的には、アルミニウム、ニッケル、銀、金、および銅のうちの少なくとも１つを含む。
図２Ｉより分かるように、メタライゼーション層２１１は、（例えば、フォトレジストの塗布／パターニング／エッチングを経て）パターン形成され、複数の配線２１２および複数のランド２１３を形成する。特に、複数のワイヤ２１２は、複数のランド２１３の間に形成されることができる。ここで、実施形態において、最小のダイパッドの間隔２１７は１５μｍである。３３μｍの線幅を有する最大７のワイヤが、５５μｍのピッチを有するはんだボール２１６／複数のランド２１３の間に配置されることができる。下の表は、追加の複数の例および図１Ａおよび図１Ｂの従来技術のアプローチに対する比較を示す。
Figure 0006249578
 重要なことには、同一のダイ上の複数のワイドパッド２０５は、ダイの製造プロセスにより許される最小距離２１７離間されてよい。これは、それらの間に同様に最小距離で離間される、同一のダイの上に形成される複数のランド２１３の形成をもたらす。
図２Ｊより分かるように、配線層がパターン形成された後、誘電体層２１５がメタライゼーション層２１１の上に形成される。誘電体層２１５は、複数のランド２１３の上にパターン形成され、複数のランド２１３を露出する誘電体層２１５内の複数の開口を形成する。そして、複数のはんだボールまたは複数のＣ４ボール２１６は、露出された複数のランド２１３上に形成される。任意の工程として、その後、パッケージが、（例えば、パッケージの内部を気密に封止する蓋を用いて）シールされる。
なお、図２Ｇから図２Ｊを参照すると、ビルドアップ層２０３は、ダイ２０４上の複数のワイドパッド２０５の上に複数の小さいビア開口２１０の形成を可能にする。複数の小さいビア開口２１０は、同様に、図１Ａおよび図１Ｂの従来技術のアプローチにおいて観測される複数のランド１１３と比較して、極小さい複数のランド２１３の形成をもたらす。上述のとおり、同一のダイ上の複数のワイドパッドがダイの製造プロセスにより許される最小距離２１７離間され、それに対応して複数のランド２１３が同様に最小距離離間して配置されるが、より小さい複数のランド２１３は、複数のワイヤ２１２が包まれることができる追加の平面空間を残す。
ビルドアップ層２０３の厚みに関して、低い端部上で、ビルドアップ層２０３は、ダイ２０４の表面の最大の反り耐性より大きくなければならず、それにより、ビルドアップ層２０３は、それらがビルドアップ層２０３に圧入されると、ダイ２０４の表面をカバーすることを保証する。例えば、ダイ２０４が、１−２μｍ程度の縦の反りをさらすことができると（すなわち、ダイの表面上の２点が、１−２μｍ程度、それらの間の垂直方向に変位すると）、ビルドアップ層の厚みは１−２μｍより大きくなければならない。
高い端部上で、複数のビア開口２１０の形成のダイナミクスは、いずれのビアを通じて電流が抜ける最悪の場合に加えて、考慮されなければならない。一般に、複数のビア開口２１０の形状は、円錐形またはテーパ状である（すなわち、ビア開口の直径は、ビア開口内により深く入るにつれて連続的に収縮する）。故に、一般に、ビアの幅は、複数のパッド２０５との接点で最小になる。幅が、パッドおよびビアを通じて抜かれている電流の量に対して小さすぎると、電気的故障が発生し得る。故に、ビルドアップ層の厚みは、複数のビアの底がそれらを通じて抜かれる電流の量に対して狭すぎるところの厚みを超えてはならない。
なお、試験が、それらがパッケージされる前にダイ上で実行されていた場合、複数のパッド２０５は、前に複数のパッドに触れた複数のプローブによる幾つかの跡をさらしてよい。
図２Ｋは、複数の配線トレース２１２の複数のパッド２０５への相互接続を示す、図２Ｊの描写と垂直の方向における断面を示す。そのような相互接続を通じて、同一のダイの複数のパッドまたは異なるダイの複数のパッドは、複数の配線トレース２１２を通じて接続されてよい。
図３は、プレーナボード３２０に取り付けられた完全なパッケージ３１０を示す。前の複数の図は、描かれた断面内に２つのダイのみを描いたが、１より多いダイがパッケージ３１０内に封入されてよいことを理解すべきである。特に、異なるダイは、同一のダイの異なる例（例えば、２つの同一に設計されたメモリチップ）および／または異なるダイの異なる例（例えば、システムオンチップダイおよびダイナミックランダムアクセスメモリダイ）を含んでよい。異なるダイの異なる例の場合、異なるダイは、異なる製造プロセスの技術（例えば、高密度ロジック、フラッシュ、ダイナミックランダムアクセスメモリ、相変化メモリ、およびスイッチ）に従って製造されてよい。
プレーナボード３２０および取り付けられたパッケージ３１０は、携帯端末（例えば、スマートフォン）、タブレットコンピュータ、ラップトップコンピュータ、デスクトップコンピュータ、またはサーバコンピュータのような、いずれの巨大コンピューティングシステム３３０に統合されてよい。同様に、プレーナボード３２０および取り付けられたパッケージ３１０は、ネットワークルータ、ネットワークスイッチ、スマートデバイス（例えば、スマートウォッチ、スマートグラス等）のような他の種の電子機器に統合されてよい。
上述の明細事項において、本発明は、その特定の例示的な実施形態に関連して説明された。 しかしながら、添付の請求項で説明される本発明の広い精神および範囲から逸脱することなく、様々な変更及び変化がなされてよいことは明らかである。 従って、明細書及び図面は、限定的な意図ではなく例示であるとみなされるべきである。

Claims (18)

  1. キャリアの接着層上にビルドアップ層を形成する段階と、
    １より多い半導体ダイを前記ビルドアップ層に圧入する段階であり、前記半導体ダイのそれぞれは前もって機能試験されており、前記機能試験を容易にする複数のワイドパッドを有し、同一のダイ上の前記複数のワイドパッドのうちの少なくとも幾つかは、前記ダイの製造プロセスにより許容される最小距離離間される、段階と、
    前記半導体ダイの上にモールドを形成する段階と、
    前記キャリアから前記ビルドアップ層を取り外す段階と、
    前記複数のワイドパッドの前記少なくとも幾つかの上に複数のビア開口を形成するために、前記複数のワイドパッドのうちの前記少なくとも幾つかの上の前記ビルドアップ層を除去する段階であり、前記複数のビア開口は、テーパ状であり、前記複数のワイドパッドより小さい幅の底を有する、段階と、
    前記ビルドアップ層上にメタライゼーション層を形成する段階であり、前記メタライゼーション層は実質的に前記複数のビア開口を埋める、段階と、
    埋められた前記複数のビア開口の上に複数のランドおよび前記複数のワイドパッドのうちの前記少なくとも幾つかのそれぞれのランドの間に１より多いワイヤを形成するために前記メタライゼーション層をパターニングする段階と、
    前記複数のランド上に複数のはんだボールまたは複数のＣ４ボールを形成する段階と、
    を備える方法。
  2. 前記圧入する段階の後、ダイの複数のパッドが位置する前記ダイの表面上の複数の凹部領域内の複数のボイドをより適切に埋めるために、前記半導体ダイおよびビルドアップ層の周りの大気圧を上げる段階をさらに備える、請求項１に記載の方法。
  3. 前記モールドを形成する段階の前に、前記ビルドアップ層を硬化する段階をさらに備える、請求項１または２に記載の方法。
  4. 前記複数のワイドパッドは、それぞれ約４０μｍ幅である、請求項１から３のいずれか一項に記載の方法。
  5. 前記ビルドアップ層を除去する段階は、レーザの使用を含む、請求項１から４のいずれか一項に記載の方法。
  6. ビルドアップ層の下側に圧入された複数のダイのパッドサイドを有する前記ビルドアップ層であり、前記複数のダイは、前記複数のダイのウエハ試験を容易にする複数のワイドパッドを有し、前記複数のワイドパッドは、それぞれのダイを製造するために使用される製造プロセスにより許容される最小距離離間され、前記ビルドアップ層は、前記複数のワイドパッドの上の複数の領域から除去され、前記複数の領域は、テーパ状であり、前記複数のワイドパッドより小さい幅の底を有する、ビルドアップ層と、
    前記複数のワイドパッドの上の複数の領域を実質的に埋める、前記ビルドアップ層の上面上のメタライゼーション層であり、前記メタライゼーション層は、前記複数のワイドパッドの上の複数のランドおよび前記複数のワイドパッドの間の複数のワイヤを含む、メタライゼーション層と、
    前記複数のランド上に形成される複数のはんだボールまたは複数のＣ４ボールと、
    を備える装置。
  7. 前記複数のワイドパッドは、それらが前記ビルドアップ層およびメタライゼーション層を用いてパッケージングされる前に、前記ダイの試験による跡をさらす、請求項６に記載の装置。
  8. 前記複数のワイドパッドに接触する前記メタライゼーション層の底領域は、前記複数のワイドパッドを通る最大定格の電流に耐えるのに十分な幅を有する、請求項６または７に記載の装置。
  9. 前記ビルドアップ層の厚みは、前記複数の領域の周りの前記ビルドアップ層の複数の側壁に沿うテーパリングの観点から、前記幅を規定する、請求項８に記載の装置。
  10. 前記ビルドアップ層は、ポリイミド、エポキシ、アクリル、低ｋ材料、シリコーン、およびＰＢＯからなる群から選択される、請求項６から９のいずれか一項に記載の装置。
  11. 前記ビルドアップ層および前記メタライゼーション層の上に形成される誘電体をさらに備える、請求項６から１０のいずれか一項に記載の装置。
  12. 前記複数のランドの上の前記誘電体内に形成される複数の開口をさらに備える、請求項１１に記載の装置。
  13. プレーナボードと、
    前記プレーナボードに付けされたマルチチップモジュールと、を備え、
    前記マルチチップモジュールは、
    ビルドアップ層の下側に圧入された複数のダイのパッドサイドを有する前記ビルドアップ層であり、前記複数のダイは、前記複数のダイのウエハ試験を容易にする複数のワイドパッドを有し、前記複数のワイドパッドは、それぞれのダイを製造するために使用される製造プロセスにより許容される最小距離離間され、前記ビルドアップ層は、前記複数のワイドパッドの上の複数の領域から除去され、前記複数の領域は、テーパ状であり、前記複数のワイドパッドより小さい幅の底を有する、ビルドアップ層と、
    前記複数のワイドパッドの上の複数の領域を実質的に埋める、前記ビルドアップ層の上面上のメタライゼーション層であり、前記メタライゼーション層は、前記複数のワイドパッドの上の複数のランドおよび前記複数のワイドパッドの間の複数のワイヤを含み、前記複数のランド上に複数のはんだボールまたは複数のＣ４ボールが形成される、メタライゼーション層と、を含む、
    システム。
  14. 前記複数のワイドパッドは、それらが前記ビルドアップ層およびメタライゼーション層を用いてパッケージングされる前に、前記ダイの試験による跡をさらす、請求項１３に記載のシステム。
  15. 前記複数のワイドパッドに接触する前記メタライゼーション層の底領域は、前記複数のワイドパッドを通る最大定格の電流に耐えるのに十分な幅を有する、請求項１３または１４に記載のシステム。
  16. 前記システムは、コンピューティングシステムである、請求項１３から１５のいずれか一項に記載のシステム。
  17. 前記コンピューティングシステムは、インテリジェントデバイス、スマートフォン、タブレットコンピュータ、ラップトップコンピュータ、デスクトップコンピュータ、およびサーバコンピュータのうちの何れかである、請求項１６に記載のシステム。
  18. 前記システムは、ネットワーキングシステムである、請求項１３から１７のいずれか一項に記載のシステム。
JP2016538925A 2014-07-28 2014-07-28 密なパッケージ配線を有するマルチチップモジュールの半導体チップパッケージ Active JP6249578B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/048510 WO2016018237A1 (en) 2014-07-28 2014-07-28 A multi-chip-module semiconductor chip package having dense package wiring

Publications (2)

Publication Number Publication Date
JP2016532302A JP2016532302A (ja) 2016-10-13
JP6249578B2 true JP6249578B2 (ja) 2017-12-20

Family

ID=55217961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016538925A Active JP6249578B2 (ja) 2014-07-28 2014-07-28 密なパッケージ配線を有するマルチチップモジュールの半導体チップパッケージ

Country Status (9)

Country Link
US (1) US10256211B2 (ja)
EP (1) EP3175481B1 (ja)
JP (1) JP6249578B2 (ja)
KR (2) KR20160077010A (ja)
CN (1) CN105684146B (ja)
MY (1) MY183623A (ja)
SG (1) SG11201610675UA (ja)
TW (1) TWI593073B (ja)
WO (1) WO2016018237A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11171109B2 (en) * 2019-09-23 2021-11-09 Micron Technology, Inc. Techniques for forming semiconductor device packages and related packages, intermediate products, and methods

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5866952A (en) * 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
JP3681855B2 (ja) * 1997-04-02 2005-08-10 シチズン時計株式会社 Ｉｃパッケージの構造
JP4045471B2 (ja) * 1997-04-18 2008-02-13 日立化成工業株式会社 電子部品実装法
JP2001015637A (ja) * 1999-06-30 2001-01-19 Mitsubishi Electric Corp 回路配線方式及び回路配線方法及び半導体パッケージ及び半導体パッケージ基板
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US7071024B2 (en) 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
JP2004281898A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006100710A (ja) * 2004-09-30 2006-04-13 Seiko Epson Corp 電子部品の実装構造及び、該実装構造を備えた記録装置
JP2007115957A (ja) 2005-10-21 2007-05-10 Seiko Epson Corp 半導体装置及びその製造方法
US7476563B2 (en) * 2006-11-17 2009-01-13 Freescale Semiconductor, Inc. Method of packaging a device using a dielectric layer
KR100802995B1 (ko) * 2007-02-27 2008-02-14 대덕전자 주식회사 웨이퍼 레벨 패키지 제작 방법
US8183095B2 (en) * 2010-03-12 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
JP2010219489A (ja) * 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法
JP2010232616A (ja) * 2009-03-30 2010-10-14 Nec Corp 半導体装置及び配線基板
US20110110061A1 (en) 2009-11-12 2011-05-12 Leung Andrew Kw Circuit Board with Offset Via
US8901724B2 (en) * 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8482136B2 (en) * 2009-12-29 2013-07-09 Nxp B.V. Fan-out chip scale package
US20110198762A1 (en) * 2010-02-16 2011-08-18 Deca Technologies Inc. Panelized packaging with transferred dielectric
JP5584011B2 (ja) 2010-05-10 2014-09-03 新光電気工業株式会社 半導体パッケージの製造方法
TWI423355B (zh) 2010-08-04 2014-01-11 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
SG182921A1 (en) * 2011-01-21 2012-08-30 Stats Chippac Ltd Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
US10388584B2 (en) * 2011-09-06 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming Fo-WLCSP with recessed interconnect area in peripheral region of semiconductor die
WO2013057949A2 (en) * 2011-10-19 2013-04-25 Panasonic Corporation Manufacturing method for semiconductor package, semiconductor package, and semiconductor device
US9123830B2 (en) * 2011-11-11 2015-09-01 Sumitomo Bakelite Co., Ltd. Manufacturing method for semiconductor device
US8558395B2 (en) * 2012-02-21 2013-10-15 Broadcom Corporation Organic interface substrate having interposer with through-semiconductor vias
US9881894B2 (en) 2012-03-08 2018-01-30 STATS ChipPAC Pte. Ltd. Thin 3D fan-out embedded wafer level package (EWLB) for application processor and memory integration
KR101958831B1 (ko) 2012-06-08 2019-07-02 삼성전자주식회사 양면 접착성 테이프, 반도체 패키지 및 그 제조 방법
JP2014072494A (ja) 2012-10-01 2014-04-21 Toshiba Corp 半導体装置及びその製造方法
US9190380B2 (en) * 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
US8866308B2 (en) * 2012-12-20 2014-10-21 Intel Corporation High density interconnect device and method
JP5758374B2 (ja) 2012-12-27 2015-08-05 日信工業株式会社 負圧ブースタ
KR101472640B1 (ko) * 2012-12-31 2014-12-15 삼성전기주식회사 회로 기판 및 회로 기판 제조방법
WO2014142075A1 (ja) * 2013-03-13 2014-09-18 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP5784775B2 (ja) * 2014-03-19 2015-09-24 新光電気工業株式会社 半導体パッケージ及びその製造方法

Also Published As

Publication number Publication date
KR102124691B1 (ko) 2020-06-18
WO2016018237A1 (en) 2016-02-04
CN105684146B (zh) 2019-01-18
SG11201610675UA (en) 2017-01-27
TW201618265A (zh) 2016-05-16
EP3175481A4 (en) 2018-04-04
KR20160077010A (ko) 2016-07-01
MY183623A (en) 2021-03-03
CN105684146A (zh) 2016-06-15
US20160293578A1 (en) 2016-10-06
JP2016532302A (ja) 2016-10-13
KR20170070259A (ko) 2017-06-21
US10256211B2 (en) 2019-04-09
TWI593073B (zh) 2017-07-21
EP3175481A1 (en) 2017-06-07
EP3175481B1 (en) 2021-07-21

Similar Documents

Publication Publication Date Title
US9324626B2 (en) Interposers with circuit modules encapsulated by moldable material in a cavity, and methods of fabrication
US9040361B2 (en) Chip scale package with electronic component received in encapsulant, and fabrication method thereof
KR101476894B1 (ko) 다중 다이 패키징 인터포저 구조 및 방법
CN107808856B (zh) 半导体封装结构及其制造方法
US9165911B2 (en) Microelectronic package with stacked microelectronic units and method for manufacture thereof
US20140042638A1 (en) Semiconductor package and method of fabricating the same
US8766456B2 (en) Method of fabricating a semiconductor package
CN103779235A (zh) 扇出晶圆级封装结构
JP2008160084A (ja) ダイ収容キャビティを備えたウェーハレベルパッケージおよびその方法
KR20160011139A (ko) Ic 패키지용 고밀도 필름
TW201543586A (zh) 封裝結構及其製法
KR102647008B1 (ko) 팬 아웃 패키지 및 이의 형성 방법
US20160189983A1 (en) Method and structure for fan-out wafer level packaging
TW201349399A (zh) 中介基材及其製作方法
JP6249578B2 (ja) 密なパッケージ配線を有するマルチチップモジュールの半導体チップパッケージ
TWI766192B (zh) 電子封裝件及其製法
JP6678196B2 (ja) 半導体装置及び配線構造体の製造方法
TWM521807U (zh) 封裝結構及其中介板
US9564391B2 (en) Thermal enhanced package using embedded substrate
KR20100124161A (ko) 반도체 패키지의 제조방법
KR101579434B1 (ko) 반도체 패키지 제조 방법
US11894357B2 (en) System-level packaging structure and method for LED chip
KR102457349B1 (ko) 반도체 패키지들 및 이의 제조 방법들
US20240136297A1 (en) Multi-chip interconnection package structure with heat dissipation plate and preparation method thereof
JP2016213372A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171120

R150 Certificate of patent or registration of utility model

Ref document number: 6249578

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250