KR100802995B1

KR100802995B1 - 웨이퍼 레벨 패키지 제작 방법

Info

Publication number: KR100802995B1
Application number: KR1020070019400A
Authority: KR
Inventors: 이민석; 윤상근
Original assignee: 대덕전자 주식회사
Priority date: 2007-02-27
Filing date: 2007-02-27
Publication date: 2008-02-14

Abstract

본 발명은 반도체 기판의 패키지 실장 기술에 관한 것으로, 특히 웨이퍼 레벨 패키지(WLP; wafer level package)를 형성하는 새로운 공법에 관한 것이다.

본 발명에 따른 웨이퍼 레벨 패키지 형성 방법은 반도체 칩 상부에 직접 절연 필름을 빌드업 방식으로 밀착 형성하거나 또는 액상으로 도포 형성하고 절연층 위에 동박 회로를 형성하고 솔더 마스크와 솔더 볼을 형성하게 되는데, 그 결과 공정이 단순화되고 제조 비용이 감소되는 효과가 있다.

웨이퍼 레벨 패키지, WPL, 패키지, 기판.

Description

웨이퍼 레벨 패키지 제작 방법{METHOD OF WAFER LEVEL PACKAGE}

도1은 종래 기술에 따라 통용되고 있는 웨이퍼 레벨 패키지 구조를 나타낸 도면.

도2는 본 발명의 제1 실시예에 따라 웨이퍼 레벨 패키지를 제작하는 기술을 나타낸 도면.

도3은 본 발명의 제2 실시예에 따라 웨이퍼 레벨 패키지를 제작하는 기술을 나타낸 도면.

<도면의 주요 부분에 대한 부호의 설명>

10 : 반도체 칩

11 : 본딩 패드

12 : 절연체

13 : 솔더 볼

14 : 벤조시클로부틴(BCB) 층

16 : 하부 금속(UBM) 층

23 : 동박 회로

24 : 마이크로 비아

25 : 솔더 마스크

28 : 솔더 볼

본 발명은 반도체 기판의 패키지 실장 기술에 관한 것으로, 특히 웨이퍼 레벨 패키지(WLP; wafer level package)를 제작하는 새로운 공법에 관한 것이다.

종래에는 반도체 회사에서 제작하여 절개된 반도체 칩을 금속 범프 및 메탈 와이어 본딩을 통해 패키지 기판에 실장한 후, 패키지 기판을 마더보드에 실장하는 방식을 취해왔다. 그런데, 최근 들어 소자가 형성된 웨이퍼 상에 직접 기판을 형성하고 금속 범프를 형성하는 기술로서 추가적인 기판 실장이 필요 없는 웨이퍼 레벨 패키지(WPL) 실장 기술이 도입되고 있다. 웨이퍼 레벨 패키지 기술은 웨이퍼 단위로 패키지 공정이 진행되는데, 칩을 기판에 실장하는 부가적 비용 및 시간을 줄일 수 있고, 그 결과 생산 공정이 단순화되어 기판을 대량으로 처리할 수 있는 장점이 있다. 더욱이, 웨이퍼 레벨 패키지 방식은 패키지 모델 변경이 단순하므로, 새로운 제품 사양에 대해 신속히 실장 사양을 변경할 수 있는 장점이 있다.

도1은 종래 기술에 따라 산업체에서 통용되고 있는 웨이퍼 레벨 패키지 구조를 나타낸 도면이다. 도1을 참조하면 소자가 형성된 칩(10) 상부에 알루미눔 전극과 패드(11)를 스퍼터링 방법으로 형성하고, 칩에 형성한 소자 보호와 절연 역할을 위해 절연체(12)를 형성한다. 그 위에 절연체(12)와 배선 보호 및 역학 안정성을 확보하기 위해 BCB층(benzocychlorobutene; 14)을 형성한다. 이어서, 솔더 볼(13)의 고정을 위하여 하부 금속층(UBM; under bump metallurgy; 16)을 형성한다. 그리고 나면, 스텐실 프린팅 기법 혹은 진공 증착법으로 솔더 볼(13)을 형성한다. 이때에, 각각의 공정 단계마다 패턴 형성을 위해서는 사진 식각 프로세스가 적용되어야 하므로 감광성 폴리머와 같이 광반응 특성을 지니는 재료로서 프로세스를 진행하여야 한다. 그 결과, 종래 기술에 따른 웨이퍼 레벨 패키지 형성 기술은 공정이 복잡하고 제조 단가가 상승하는 단점이 있다.

따라서, 본 발명의 제1 목적은 감광성 폴리머를 사용함으로 인하여 제조 단가를 상승시키는 사진 식각 공정의 회수를 줄일 수 있는 웨이퍼 레벨 패키지 제작 기술을 제공하는 데 있다.

본 발명의 제2 목적은 상기 제1 목적에 부가하여, 회로 설계의 자유도를 개선할 수 있는 웨이퍼 레벨 패키지 제작 기술을 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명에 따른 웨이퍼 레벨 패키지 제작 방법은 (a) 소자가 형성된 칩 상부에 본딩 패드를 형성하는 단계; (b) 상기 형성된 본딩 패드 위에 절연체를 형성하는 단계; (c) 상기 절연체에 레이저 드릴을 통해 필요 부위에 마이크로 비아를 형성하는 단계; (d) 동도금을 통해 동박을 전면에 형성하고 사진 식각 공정을 통해 동박 회로를 패턴 형성하는 단계; 및 (e) 솔더 마스크를 형성하고 상기 동박 회로 위에 솔더 볼을 형성하는 단계를 포함하는 웨이퍼 레벨 패키지 제작 방법을 제공한다.

이하에서는, 첨부 도면 도2 및 도3을 참조하여 본 발명에 따른 웨이퍼 레벨 패키지 형성 기술을 상세히 설명한다.

도2는 본 발명의 제1 실시예에 따라 웨이퍼 레벨 패키지를 제작하는 기술을 나타낸 도면이다. 도2를 참조하면, 칩(10) 상부에 회로와 연결할 수 있는 본딩 패드(20)를 스퍼터 방식으로 형성한 후 절연체(22)를 형성하는데, 이는 액상으로 도포하거나 또는 절연 필름으로 밀착 형성할 수 있다.

이어서, 레이저 드릴을 이용해서 마이크로 비아를 가공하고 도금으로 회로를 형성하고 필요에 따라 마이크로 비아(24)를 도금으로 채우게 된다. 이어서, 사진 식각 공정을 통해 원하는 형태의 동박 회로(23)를 형성하고 솔더 마스크(25)를 형성한 후 솔더 볼(28)을 형성한다. 여기서, 절연층(22)을 밀착 방식으로 형성하고자 하는 경우에는 절연 특성을 지니는 시트 형태의 자재가 사용될 수 있으며, RCC(resin coated copper), 또는 동박과 프리프레그(PREPREG)를 함께 사용하거나, 또는 ABF(ajinomoto build-up film)가 사용될 수 있다.

도3은 본 발명의 제2 실시예에 따라 웨이퍼 레벨 패키지를 형성하는 기술을 나타낸 도면이다. 도3을 참조하면, 칩(10) 상부에 회로와 연결할 수 있는 본딩 패드(20)를 스퍼터 방식으로 형성하고, 절연체(22)를 형성하는데, 액상으로 도포하거나 또는 절연 필름으로 밀착 형성할 수 있다. 이어서, 레이저 드릴을 이용해서 마이크로 비아를 가공하고 도금을 진행한다. 이어서, 사진 식각 공정을 통해 원하는 형태의 동박 회로(23)를 형성하고, 솔더 마스크(25)를 형성한 후 솔더 볼(28)을 동박 회로 뒤에 형성한다.

여기서, 본 발명의 제1 실시예는 솔더 볼(28)이 마이크로 비아 위에 형성되는데 반하여, 제2 실시예는 솔더 볼(28)이 동박 회로 위에 형성됨을 특징으로 한다.

전술한 내용은 후술할 발명의 특허 청구 범위를 보다 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.

또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용되어질 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.

이상과 같이, 본 발명에 따른 웨이퍼 레벨 패키지 형성 방법은 칩 상부에 RCC와 같은 절연 필름을 빌드업 방식으로 형성하고 회로를 패턴 형성함으로써 공정을 단순화하고 제조 원가를 감소시키는 효과가 있다.

Claims

칩을 패키지 실장하는 방법에 있어서,

(a) 소자가 형성된 칩 상부에 본딩 패드를 형성하는 단계;

(b) 상기 형성된 본딩 패드 위에 절연체를 형성하는 단계;

(c) 상기 절연체에 레이저 드릴을 통해 필요 부위에 마이크로 비아를 형성하는 단계;

(d) 동도금을 통해 동박을 전면에 형성하고 사진 식각 공정을 통해 동박 회로를 패턴 형성하는 단계; 및

(e) 솔더 마스크를 형성하고 상기 동박 회로 위에 솔더 볼을 형성하는 단계

를 포함하는 웨이퍼 레벨 패키지 제작 방법.
제1항에 있어서, 상기 단계(b)의 절연체는 액상의 절연체를 도포하거나, 시트 타입의 절연 필름을 밀착 형성하는 것을 특징으로 하는 웨이퍼 레벨 패키지 제작 방법.
제2항에 있어서, 상기 시트 타입의 절연 필름은 레진도포된 동박(RCC), 동박과 프리프레그, 또는 ABF 중 어느 하나를 포함하는 웨이퍼 레벨 패키지 형성 방법.