CN101422091A - 具有电缆部分的多层电路板及其制造方法 - Google Patents

具有电缆部分的多层电路板及其制造方法 Download PDF

Info

Publication number
CN101422091A
CN101422091A CNA2007800131970A CN200780013197A CN101422091A CN 101422091 A CN101422091 A CN 101422091A CN A2007800131970 A CNA2007800131970 A CN A2007800131970A CN 200780013197 A CN200780013197 A CN 200780013197A CN 101422091 A CN101422091 A CN 101422091A
Authority
CN
China
Prior art keywords
substrate
outermost layer
hole
circuit board
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800131970A
Other languages
English (en)
Other versions
CN101422091B (zh
Inventor
松田文彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Publication of CN101422091A publication Critical patent/CN101422091A/zh
Application granted granted Critical
Publication of CN101422091B publication Critical patent/CN101422091B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/118Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • H05K2201/09518Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/281Applying non-metallic protective coatings by means of a preformed insulating foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本发明提供一种具有从多个外层引出的电缆部分的薄型多层柔性电路板及其制造方法,所述多层柔性电路板设有内层基板107和外层基板106的元件安装部分以及从上述内层基板和外层基板中的至少一方引出的电缆部分,上述内层基板和上述外层基板分别具有彼此相向的电路,其特征在于,上述彼此相向的电路用由1层覆盖膜形成的、与上述电缆部分共用的覆盖层5覆盖。

Description

具有电缆部分的多层电路板及其制造方法
技术领域
本发明涉及具有柔性电缆部分的多层电路板及其制造方法,特别涉及具有多个层的柔性电缆部分的叠合型多层电路板的结构及其制造方法。
背景技术
图5是表示传统的具有从多个层引出的电缆部分的多层电路板主要部分结构的剖面图。在基材为聚酰亚胺等的柔性绝缘基材101上,配置由双面具有包含电缆部分的电路图案的柔性电路板102的电缆部分构成的层,对于该成为电缆部分的层,在聚酰亚胺膜等绝缘膜103上贴合具有粘接材料104的覆盖层105,形成外层基板106和内层基板107的电缆(参照专利文献1)。
该外层基板106和内层基板107的电缆用预先冲切的粘接材料108贴合。在层间连接中,采用贯穿所有层的通孔和连接附近层的盲通路孔。
此外,还提供了制造薄型多层柔性电路板的方法(参照专利文献2)。这是通过将成为内层基板电缆部分的柔性电路板的覆盖膜共同用作外层基板的基材,即柔性绝缘基材,制造薄型的4层柔性多层基板。
专利文献1:特公平2-55958号公报
专利文献2:特开平5-90757号公报
发明内容
在上述结构中,专利文献1所记载的电路板,由于多层部分109的结构复杂而且厚,存在无法满足薄型化要求的问题。另外,形成通孔及盲通路孔时对导通用孔进行穿孔时,导通用孔内往往会发生各层材料的钻屑和污垢等异物相应的问题。就是说,除去钻屑等异物用的去除污垢处理工序变得繁杂,去除污垢处理不充分,有可能成为电气连接不良的原因。此外,还有由于构成材料多而造成材料成本高的问题。
此外,专利文献2所记载的方法,由于难以形成外层电缆,也难以制造薄型多层柔性电路板。
本发明考虑到上述各点构思而成,其目的在于提供一种尽管也具有从多个外层引出的电缆部分,但仍能构成薄型的多层柔性电路板及其制造方法。
为了达到上述目的,在本发明中,下述的第1发明是多层柔性电路板,第2发明是其制造方法。
作为第1发明,多层柔性电路板是具有内层基板和外层基板的元件安装部分和从上述内层基板和外层基板中至少一方引出的电缆部分的多层柔性电路板,上述内层基板和上述外层基板分别设有彼此相向的电路,其特征在于:
上述彼此相向的电路,用由一个覆盖膜形成的、与上述电缆部分共用的覆盖层覆盖。
此外,第2发明是一种多层柔性电路板的制造方法,该多层柔性电路板设有元件安装部分和电缆部分,前者是分别由基材和导电层彼此层叠而成的内层基板和外层基板,后者从上述内层基板和外层基板中至少一方引出,上述内层基板和上述外层基板分别具有彼此相向的电路,其特征在于包括:
准备上述内层基板和上述外层基板的工序;
在上述内层基板和上述外层基板中至少一方上的导电层中,形成具有形成导通用孔用的掩模孔(mask hole)的电路图案的工序;
在上述电路图案上设置覆盖层的工序;
与上述覆盖层一起经由粘接材料将上述内层基板和上述外层基板层叠而形成多层电路的工序;
用上述掩模孔除去上述外层基板的基材的工序、
用上述掩模孔进行上述内层基板的开孔加工,形成导通用孔的工序;以及
对上述导通用孔进行导电处理,形成通路孔的工序。
附图说明
图1是表示本发明一实施例结构的侧剖面图;
图2是表示本发明一实施例中的制造工序的工序图;
图3是表示图2所示工序的后续工序的工序图;
图4是表示图3所示工序的后续工序的工序图;而
图5是表示传统的多层电路板结构的侧剖面图。
附图标记
1    基材(柔性基材)
2    电路板
3    绝缘膜
4    粘接材料
5    覆盖层
6    外层基板(电缆部分)
7    电路板
8    粘接材料
9    内层基板(电缆部分)
10   多层部分
21   基材
22、23 铜箔
24   导通用孔
25   电镀膜
26   通孔
27   电路图案
28、29    铜箔
28a、29a  共形掩模
30   双面铜覆板
31,31a,31b  导通用孔
32   不需要的粘接材料
33   通路孔
34   台阶通路孔
35   跳越通路孔
36   外层电路图案
37   多层电路板
101  基材
102  双面电路板
103  绝缘膜
104  粘接材料
105  覆盖层
106  外层基板(电缆)
107  内层基板(电缆)
108  粘接材料
109  多层部分
具体实施方式
以下,参照附图说明本发明的实施方式。
实施例1
图1是表示本发明实施例1的多层柔性电路板结构的剖面图。这是在作为基材的柔性绝缘基材1上,形成了包含电缆部分的电路图案的电路板2。该电路板2用作外层基板。
接着,在图示的电路板2的上、下任一面上贴合将粘接材料4重叠在聚酰亚胺等绝缘膜3上而构成的覆盖层5。如此,准备由电路板2和覆盖层5构成的具有电缆的两个外层基板6。
另一方面,准备在图示的基材7的上、下两面上具有电路图案的两面型内层基板9。然后,在插入于覆盖层5之间的状态下,在图示的内层基板9的上、下两面贴附外层基板6。
覆盖层5由预先冲切的粘接材料8贴合在内层基板9上,通过该粘接材料8粘接覆盖层5中的绝缘膜3。于是,外层基板6和内层基板9用覆盖层3连续结合。这样,便将外层基板6和内层基板9重叠贴合而构成薄型的多层部分。
外层基板6和内层基板9,从该两基板6,9引出的部分用作柔性电缆,从外层基板6和内层基板9中的至少一方引出。
实施例1的制造方法
图2是表示图1所示的实施例1的制造方法中一部分工序的工序图。在图2(1)中,例如,对在由厚度25μm的聚酰亚胺等柔性绝缘材料形成的基材21的两面,具有厚度8μm的铜箔22及23的所谓双面铜覆板,用数控钻床等形成导通用孔24。这样,便形成了内层基板9。
然后,对于在基材21开出的导通用孔24,进行导电化处理及后续的电镀处理,形成10μm左右的电镀膜25,形成层间导电通路。至此,形成了贯穿型导通用孔26。
再对两面的电路图案实施形成抗蚀剂层、曝光、显影、蚀刻、剥离抗蚀剂层等一系列工序,通过光学制造方法形成电路图案27。这样,便形成了双面型内层基板9。
接着,在图2(2)中,对于在基材1的两面具有厚度为12μm的铜箔28、29的所谓双面铜覆板30上形成共形掩模28a、29a。
这样,通过上述光学制造方法,在铜箔28、29上形成电路图案。
此时的铜箔28、29的位置对准是在平整材料上完成的,故可以容易地确保位置的精度而不受材料伸缩的影响。根据需要,也可以采用能够进行高精度位置对齐的曝光机。此外,为了提高与粘接材料的粘接力,也可以进行粗糙化处理。
另一方面,在作为12μm厚的聚酰亚胺膜的绝缘膜3上,准备具有厚度15μm的丙烯-环氧等粘接材料4的所谓覆盖层5。然后,在多层电路板的叠合层的内层侧上,用真空压床、层压机等贴上覆盖层5。在至此的工序中,可以得到带覆盖层5的外层基板6。
接着,如图2(3)所示,按位置对准将外层基板6层叠在内层基板7上用的粘接材料8。该粘接材料8是预先冲切的。然后,将插入了粘接材料8的带覆盖层5的外层基板6和内层基板7在真空压床、层压机等上层叠,得到多层电路。
作为粘接材料,最好是低流动型预浸料坯及粘接片等流出物少的材料。粘接材料8的厚度宜为15μm左右。
图3(4)表示采用共形掩模28a的基材1的蚀刻除去工序。在该工序中,将位于导通用孔31和内层基板9的一部分上外层基板6的基材1除去。
作为树脂蚀刻液最好是含有碱金属、胺系化合物及水的液体。用这样的树脂蚀刻液选择性地除去基材1,即柔性绝缘基材的聚酰亚胺膜,而对于丙烯-环氧等粘接材料4几乎不起蚀刻作用。因此,能够对于应除去的基材1的聚酰亚胺膜不会产生蚀刻不足地进行树脂蚀刻。
此外,在采用该树脂蚀刻液的情况下,外层基板6的基材1的聚酰亚胺膜,最好用通过蚀刻速度快的均苯四酸二酐和芳香族二胺的缩聚获得的聚酰亚胺膜(例如,美国杜邦公司制的Kapton、鐘
Figure A200780013197D0008084140QIETU
化学株式会社制的Apical)。
在内层基板9的基材21及覆盖层5的绝缘膜3中,最好采用蚀刻速度慢的联苯四碳酸二酐和苯二胺缩聚而获得的聚酰亚胺膜(例如,宇部兴产株式会社制的Upilex)。
另外,内层基板7的基材21及覆盖层5的绝缘膜3中,也可以不用聚酰亚胺,而采用芳族聚酰胺树脂等的对上述树脂蚀刻液耐蚀性高的树脂膜。
在图3(5)中,对于从用树脂蚀刻加工的导通用孔31露出的覆盖层5和粘接材料8,形成台阶通路孔、跳越通路孔(Skip via hole)。
在它们的形成位置上,采用预先制作的共形掩模28a、29a进行激光加工,形成3种导通用孔31、31a、31b。激光加工方法,可以从UV-YAG激光、二氧化碳激光、受激准分子激光等中选择。
各导通用孔31、31a、31b的直径设定如下。首先,在基材1采用25μm厚的聚酰亚胺的情况下,能够以直径50μm制造导通用孔31,且为了确保可靠性所需的镀膜厚度为10μm左右,因此,这里直径设置为50μm。
导通用孔31a、31b位于构成外层基板6的各层中的第2层至第5层,没有必要进行使导体层厚度增加10μm以上的增厚镀覆,可以使导体层变薄。因此,能够将填充所需的粘接材料4及8的厚度变薄,即使镀膜厚度较薄,也能确保可靠性。
作为镀覆厚度15~20μm左右的可确保可靠性的孔径,对于导通用孔31a,若下孔径设为150μm,上孔径设为150μm,则可以形成微细布线,可以提高集成度。另外,为了用电镀膜进行层间连接,进行去除污垢处理及导电化处理。在采用共形掩模的加工中,也可以采用直接激光加工法。另外,在采用直接激光加工法的情况下,铜箔厚度最好为20μm以下。
此外,内层基板9中不需要的粘接材料32也可通过激光加工除去,这时使用的激光器种类,宜为深度方向加工精度优异的受激准分子激光器。
并且,从生产率的观点看,若采用二氧化碳激光器、UV-YAG激光器,则为了进行深度方向上的精密加工,要控制激光器的能量输出和脉冲次数。该加工,最好在与加工导通用孔不同的条件下进行。
特别是在采用二氧化碳激光器的情况下,难以高精度地进行深度方向的加工。因此,残留下5μm左右的残留膜,最好通过去除污垢处理,除去导通用孔底部的残留膜和污垢,同时除去不需要的物质。去除污垢的处理采用等离子体及高锰酸进行。
但是,如只有在装入机器时才弯曲的电缆那样,在对弯曲要求不如此严格时也可以不除去附着在外层基板上的不需要的粘接材料。在这种情况下,最好防止银屏蔽膜、膏等各种屏蔽层的异物粘附在露出的粘接材料上,以免产生污损。
在图4所示的工序中,在具有导通用孔31、31a、31b的多层电路基材上进行15~20μm左右的电镀,进行层间导通。在至此的工序中,可以形成从导通用孔31得到的跳越导通孔35,从叠层基板中的外层基板直至内层基板的全部电路可以取得层间导通。此外,在至此的工序中,得到完成了层间导通的多层电路基材。
此外,在需要插入元件等安装用的通孔的情况下形成导通用孔时,用数控钻床等形成通孔,也可以在通路孔镀膜之际同时形成通孔。
另外,外层基板的电路图案36用通常的光学制造方法形成。此时,若在位于层叠基板内层侧的覆盖膜3上有析出的镀膜层,则将其除去。
此后,可以根据需要在基板表面进行镀覆焊锡、镀镍、镀金等表面处理,通过进行光阻焊膜层的形成及外形加工,可以形成具有从外层基板6或内层基板7引出的电缆的多层电路板37。
另外,图2(1)至图4的工序,可采用卷到卷的工艺,有望进一步提高生产率。作为除了高密度安装之外还要求在内层基板、外层基板具有电缆部分的多层电路板的示例,可以列举如下。
可以进行数字摄像机用的可高密度安装的多层柔性电路板,可装载CSP(芯片尺寸封装件)且需要反复弯曲的电缆,以及装入外壳时须弯曲的来自其他层的电缆。
在本发明中,在反复进行弯曲用途的电缆中,采用外层基板6的电缆,在装入外壳时需弯曲的来自其他层的电缆,还同时采用内层基板7的电缆,可以充分满足要求。
发明的效果
如上所述,本发明可以提供叠层结构简化且薄型化的多层柔性电路板,此外可以削减材料费,从而具有降低成本的效果,这是因为具有这样的多层柔性电路板结构:在可引出电缆部分的在外层基板和内层基板的基材之一上设置的电路由与电缆部分共用的覆盖层覆盖。
此外,由于基板结构简化的结果,可以提供制造工序简单化的多层柔性电路板制造方法。于是,每次形成连接外层基板和内层基板连接的通路孔时,都在电路图案上设置形成导通孔形成用的掩模孔,由于采用该掩模孔形成导通孔,可得到与电路图案一体化的高可靠性的导通孔。

Claims (2)

1.一种多层柔性电路板,设有内层基板和外层基板的元件安装部分以及从所述内层基板和外层基板中至少一方引出的电缆部分,所述内层基板和所述外层基板分别具有彼此相向的电路,其特征在于,
所述彼此相向的电路,由用一层覆盖膜形成的、与所述电缆部分共用的覆盖层覆盖。
2.一种多层柔性电路板的制造方法,该多层柔性电路板设有分别具有基材和导电层的、彼此层叠的内层基板和外层基板的元件安装部分以及从所述内层基板和外层基板中至少一方引出的电缆部分,在所述内层基板和所述外层基板分别具有彼此相向的电路,其特征在于包括如下工序:
准备所述内层基板和所述外层基板;
在所述内层基板和所述外层基板中至少一方的导电层上,形成具有用来形成导通用孔的掩模孔的电路图案;
在所述电路图案上设置覆盖层;
与所述覆盖层一起隔着粘接材料将所述内层基板和所述外层基板层叠而形成多层电路;
利用所述掩模孔除去所述外层基板的基材;
利用所述掩模孔进行所述内层基板的开孔加工,形成导通用孔;以及
在所述导通用孔中进行导电处理而形成通路孔。
CN2007800131970A 2006-04-12 2007-03-06 具有电缆部分的多层电路板及其制造方法 Expired - Fee Related CN101422091B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006109776A JP5095117B2 (ja) 2006-04-12 2006-04-12 ケーブル部を有する多層回路基板およびその製造方法
JP109776/2006 2006-04-12
PCT/JP2007/054322 WO2007116622A1 (ja) 2006-04-12 2007-03-06 ケーブル部を有する多層回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
CN101422091A true CN101422091A (zh) 2009-04-29
CN101422091B CN101422091B (zh) 2011-05-04

Family

ID=38580924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800131970A Expired - Fee Related CN101422091B (zh) 2006-04-12 2007-03-06 具有电缆部分的多层电路板及其制造方法

Country Status (6)

Country Link
EP (1) EP2007179B1 (zh)
JP (1) JP5095117B2 (zh)
KR (1) KR101229967B1 (zh)
CN (1) CN101422091B (zh)
TW (1) TWI384923B (zh)
WO (1) WO2007116622A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104582325A (zh) * 2013-10-12 2015-04-29 富葵精密组件(深圳)有限公司 刚挠结合板及其制作方法、电路板模组

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5259240B2 (ja) * 2008-04-21 2013-08-07 日本メクトロン株式会社 多層フレキシブルプリント配線板およびその製造方法
KR102194715B1 (ko) * 2013-11-20 2020-12-23 삼성전기주식회사 인쇄회로기판
JP6240007B2 (ja) * 2014-03-18 2017-11-29 日本メクトロン株式会社 フレキシブルプリント基板の製造方法およびフレキシブルプリント基板の製造に用いられる中間生成物
JP7449655B2 (ja) * 2019-08-08 2024-03-14 日本シイエムケイ株式会社 多層プリント配線板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3343745A1 (de) * 1983-12-02 1985-06-13 Siemens AG, 1000 Berlin und 8000 München Mehrlagenschaltungen aus thermoplast-kupfer-verbund
US5097390A (en) * 1986-12-10 1992-03-17 Interflex Corporation Printed circuit and fabrication of same
JPH0255958A (ja) 1988-08-22 1990-02-26 Matsushita Electric Ind Co Ltd プローバ
JP2708980B2 (ja) 1991-09-26 1998-02-04 シャープ株式会社 多層フレキシブルプリント配線板
US5346117A (en) * 1993-07-27 1994-09-13 International Business Machines Corporation Method of fabricating a parallel processor package
JPH0758425A (ja) * 1993-08-17 1995-03-03 Toshiba Corp リジッド・フレキシブルプリント配線板
JPH07212046A (ja) * 1994-01-24 1995-08-11 Sharp Corp 多層フレキシブルプリント配線板およびその製造方法
JPH08330734A (ja) * 1995-05-31 1996-12-13 Mitsubishi Gas Chem Co Inc ブラインドバイアス孔を有する多層プリント板の製造方法
JP2000223835A (ja) * 1999-01-29 2000-08-11 Canon Inc 多層配線板
CN2427872Y (zh) * 2000-05-19 2001-04-25 浙江天屹网络科技股份有限公司 数字通信用综合缆
JP2004095695A (ja) * 2002-08-30 2004-03-25 Sumitomo Bakelite Co Ltd 多層フレキシブル配線板及びその製造方法
JP2004200260A (ja) * 2002-12-17 2004-07-15 Sharp Corp フレキシブルリジッドビルドアップ多層配線板の製造方法
JP2004266238A (ja) * 2003-01-09 2004-09-24 Sony Chem Corp 複合配線板、基板素片
JP2005026458A (ja) * 2003-07-02 2005-01-27 North:Kk 機能素子内蔵配線板
TWI270331B (en) * 2004-05-24 2007-01-01 Phoenix Prec Technology Corp Circuit board with multi circuit layers and method for fabricating the same
JP2007173343A (ja) * 2005-12-20 2007-07-05 Sumitomo Bakelite Co Ltd 多層基板および電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104582325A (zh) * 2013-10-12 2015-04-29 富葵精密组件(深圳)有限公司 刚挠结合板及其制作方法、电路板模组
CN104582325B (zh) * 2013-10-12 2018-03-27 鹏鼎控股(深圳)股份有限公司 刚挠结合板及其制作方法、电路板模组

Also Published As

Publication number Publication date
CN101422091B (zh) 2011-05-04
JP2007287721A (ja) 2007-11-01
KR101229967B1 (ko) 2013-02-06
JP5095117B2 (ja) 2012-12-12
EP2007179A9 (en) 2009-07-22
WO2007116622A1 (ja) 2007-10-18
EP2007179A2 (en) 2008-12-24
TW200814893A (en) 2008-03-16
EP2007179A4 (en) 2011-03-23
KR20080108967A (ko) 2008-12-16
TWI384923B (zh) 2013-02-01
EP2007179B1 (en) 2013-06-05

Similar Documents

Publication Publication Date Title
KR101884430B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
US8978244B2 (en) Method for manufacturing printed circuit board
JP4855186B2 (ja) 両面フレキシブルプリント配線板の製造方法
JP2014523120A (ja) 硬質可撓性プリント回路基板の製造方法および硬質可撓性プリント回路基板
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
JP2007123902A (ja) リジッドフレキシブルプリント基板の製造方法
TW200412205A (en) Double-sided printed circuit board without via holes and method of fabricating the same
KR101164598B1 (ko) 다층 회로기판의 제조 방법
CN101422091B (zh) 具有电缆部分的多层电路板及其制造方法
US10772220B2 (en) Dummy core restrict resin process and structure
KR100477378B1 (ko) 다층 연성 인쇄회로기판의 제조방법
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
KR20110064216A (ko) 범프를 구비한 회로기판 및 그 제조 방법
KR100494339B1 (ko) 다층 연성인쇄회로기판의 내층 윈도우오픈부 형성방법
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
CN103889169A (zh) 电路板及其制作方法
CN112752443A (zh) 一种台阶位置含邦定结构的印制电路板的加工方法
KR20120028566A (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR20100095742A (ko) 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조
KR20090130442A (ko) 칩 온 보드 피씨비에서 반 홀 가공 방법
KR100754071B1 (ko) 전층 ivh 공법의 인쇄회로기판의 제조방법
KR100477258B1 (ko) 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
JP4745128B2 (ja) ビルドアップ基板の製造方法、ビルドアップ基板、及びビルドアップ基板を用いた電子装置
JP2007511904A (ja) 多層プリント回路基板及びその製造方法
KR20140093442A (ko) 다층 연성 인쇄회로기판 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110504

Termination date: 20190306