JPH0255958A - プローバ - Google Patents
プローバInfo
- Publication number
- JPH0255958A JPH0255958A JP20761788A JP20761788A JPH0255958A JP H0255958 A JPH0255958 A JP H0255958A JP 20761788 A JP20761788 A JP 20761788A JP 20761788 A JP20761788 A JP 20761788A JP H0255958 A JPH0255958 A JP H0255958A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- electrodes
- prober
- substrate
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000007747 plating Methods 0.000 claims abstract description 3
- 238000005516 engineering process Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 5
- 241000587161 Gomphocarpus Species 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 239000010409 thin film Substances 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 150000002344 gold compounds Chemical class 0.000 claims 1
- 239000000523 sample Substances 0.000 abstract description 35
- 238000000034 method Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 101100117236 Drosophila melanogaster speck gene Proteins 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Measuring Leads Or Probes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は微細間隔の端子電極と電気的接続をとるための
プローバに関するものである。
プローバに関するものである。
従来の技術
最近電子部品の実装技術は格段の進歩をとげ、ますます
高集積化の道を歩んでいる。それにつれ前記電子部品が
実装された電子回路の端子電極は微細かつ微小間隔とな
ってきている。しかしながら前記電子回路を検査するた
めには端子電極と電気的接続を取る必要がある。そこで
近年、微小かつ微細間隔の端子電極と接続が可能なプロ
ーバがますます要求されてきている。
高集積化の道を歩んでいる。それにつれ前記電子部品が
実装された電子回路の端子電極は微細かつ微小間隔とな
ってきている。しかしながら前記電子回路を検査するた
めには端子電極と電気的接続を取る必要がある。そこで
近年、微小かつ微細間隔の端子電極と接続が可能なプロ
ーバがますます要求されてきている。
以下図面を参照しながら従来のプローバについて説明す
る。
る。
第9図は従来のプローバの斜視図である。第9図におい
て説明に不要な箇所は省略してあり、また部分的に縮小
あるいは拡大した部分が存在する。
て説明に不要な箇所は省略してあり、また部分的に縮小
あるいは拡大した部分が存在する。
以上のことは以下の図面においても同様である。
第9図において23は先端がまげられたプU−フ(以後
、プローブ端子と呼ぶ、)、24は前記プローブ端子2
3を取り付けるための端子固定台、25は端子固定台2
4をロボットなどXY軸方向に移動できる位置決め装置
に固定するためのプローブ固定台、26はプローブ端子
23と電気的に接続された引き出し線である。第9図の
プローバの使用方法としては、電子回路などが形成され
た基板の端子1を掻にプローブ端子23を圧接し、電気
的接続をとる。
、プローブ端子と呼ぶ、)、24は前記プローブ端子2
3を取り付けるための端子固定台、25は端子固定台2
4をロボットなどXY軸方向に移動できる位置決め装置
に固定するためのプローブ固定台、26はプローブ端子
23と電気的に接続された引き出し線である。第9図の
プローバの使用方法としては、電子回路などが形成され
た基板の端子1を掻にプローブ端子23を圧接し、電気
的接続をとる。
第10図(a)(b)は従来の他の一実施例におけるプ
ローバの平面図および側面図である。第10図において
、27は電気的絶縁性を有する基板(以後、プローブ台
と呼ぶ)、28はプローブである。第10図プローバは
プローブ台27に穴あけ加工をほどこし、前記穴内にプ
ローブ28を圧入することにより作製する。第1O図の
プローバの使用方法としては、電子回路が形成された基
板の端子電極にプローブ28の先端を佃接することによ
り、前記端子電極との電気的接続をとる。
ローバの平面図および側面図である。第10図において
、27は電気的絶縁性を有する基板(以後、プローブ台
と呼ぶ)、28はプローブである。第10図プローバは
プローブ台27に穴あけ加工をほどこし、前記穴内にプ
ローブ28を圧入することにより作製する。第1O図の
プローバの使用方法としては、電子回路が形成された基
板の端子電極にプローブ28の先端を佃接することによ
り、前記端子電極との電気的接続をとる。
以下、同一番号または同一記号を付したものは同一構成
あるいは同一内容あるいは849的な内容のものである
。
あるいは同一内容あるいは849的な内容のものである
。
発明が解決しようとする課題
しかしながら従来のプローバでは端子電極間隔が短く、
特に200μm以下になると隣接プローブ間同志で接触
などの問題が生じ、物理的に構成することが不可能であ
る。たとえば液晶表示パネルのように端子電極の本数が
少なくとも数百本かつ端子電極間隔が2001!m間隔
以下の場合は従来のプローバで電気的に接続をとること
は不可能なことが容易に推そくすることができる。した
がって従来のプローバで接続をとるためには端子電極間
隔を広くする必要があり、そのために電子部品の実装密
度を高くできないあるいは端子電極形成スペースを広面
積にとる必要があるという問題点を有していた。
特に200μm以下になると隣接プローブ間同志で接触
などの問題が生じ、物理的に構成することが不可能であ
る。たとえば液晶表示パネルのように端子電極の本数が
少なくとも数百本かつ端子電極間隔が2001!m間隔
以下の場合は従来のプローバで電気的に接続をとること
は不可能なことが容易に推そくすることができる。した
がって従来のプローバで接続をとるためには端子電極間
隔を広くする必要があり、そのために電子部品の実装密
度を高くできないあるいは端子電極形成スペースを広面
積にとる必要があるという問題点を有していた。
本発明は上記問題点に鑑み、微細端子間隔かつ多数本の
端子電極と電気的接続が可能なプローバを提供するもの
である。
端子電極と電気的接続が可能なプローバを提供するもの
である。
課題を解決するための手段
上記5題を解決するため本発明のプローバは、基板上に
複数の突起電極と、前記突起電極に印加される信号のう
ち1つ以上を選択し入出力端子に出力するあるいは入出
力端子に印加された信号を1つ以上の突起電極に選択的
に印加することができる選択回路と、前記選択回路を動
作させるための電圧入力端子と、前記選択回路への選択
信号入力端子を具備し、かつ前記端子らが柔軟性を有す
る線材または配線基板に接続されたものである。
複数の突起電極と、前記突起電極に印加される信号のう
ち1つ以上を選択し入出力端子に出力するあるいは入出
力端子に印加された信号を1つ以上の突起電極に選択的
に印加することができる選択回路と、前記選択回路を動
作させるための電圧入力端子と、前記選択回路への選択
信号入力端子を具備し、かつ前記端子らが柔軟性を有す
る線材または配線基板に接続されたものである。
作用
本発明のプローバは小面積の基板に微細な突起電極を形
成したものである。したがって電子回路などが形成され
た基板の端子電極に突起電極を接触させたとき、前記突
起電極は容易に変形し、かつ突起電極が形成された基板
は小面積であるから平面性を有しているため、すべての
端子電極と電気的接続をとることができる。また内部に
入出力端子に印加された信号を任意の突起電極に出力す
る、あるいは任意の突起電極に印加されている信号を入
出力端子に出力する選択回路を有しているため、柔軟性
を有する線材または配線基板(以後フレキシブル基板と
呼ぶ、)と前記突起電極が形成された基板との接続数を
非常に少なくすることができる。
成したものである。したがって電子回路などが形成され
た基板の端子電極に突起電極を接触させたとき、前記突
起電極は容易に変形し、かつ突起電極が形成された基板
は小面積であるから平面性を有しているため、すべての
端子電極と電気的接続をとることができる。また内部に
入出力端子に印加された信号を任意の突起電極に出力す
る、あるいは任意の突起電極に印加されている信号を入
出力端子に出力する選択回路を有しているため、柔軟性
を有する線材または配線基板(以後フレキシブル基板と
呼ぶ、)と前記突起電極が形成された基板との接続数を
非常に少なくすることができる。
実施例
以下、本発明のプローバについて図面を参照しながら説
明する。
明する。
第1図(a)(b)は本発明の第1の実施例におけるプ
ローバの平面図および断面図である。第1図においてl
は突起電極などを形成する基板(以後、プローブ基板と
呼ぶ。)、また通常プローブ基板の大きさはIC−以下
の大きさである。2は端子電極、3は前記端子電極2上
にメツ;ト技術またはネイルヘッドボンディングの技術
を用いて形成された数μmから100μmの高さの比較
的柔かい金属材料からなる突起電極であり、通常安定性
の面からAuまたはAuの化合物材料が用いられる。4
は任意の突起電極と入出力端子とを電気的に接続する選
択回路の形成部である。また前記選択回路は基板lがガ
ラスなどの絶縁基板の場合、スペックなどの薄膜および
蒸着技術によりトランジスタなどを前記絶縁基板上に形
成され、また基板lがシリコンなどの半導体基板の場合
、Icチップを作製する半導体技術で作製される。通常
、選択回路の駆動能力の問題から、基板1は半導体基板
の方が望ましい、5は選択回路を駆動するための電圧お
よび電流を供給する電圧入力端子、選tR回路への入力
または出力が接続されは入出力端子、選択信号がとの突
起電極と前記入出力端子を電気的に接続するかを制御す
る制御線のための制御端子とフレキシブル基板6と接続
するための接続端子、7はフレキシブル基板6に形成さ
れた引き出し線である。フレキシブル基板6と接続端子
5の接続は異方向性導電膜などを用いて行なう。第1図
(a)では図面の作図を容易にするため突起電極3の個
数は12個としたが、通常第2図に示すように突起電極
3は数十個以上形成され、かつ突起電極と突起電極の間
隔は300μm以下である。なお第2図(a)は本発明
のプローバの平面図、第2図(b)は第2図(a)のB
B’線での断面図である。また、突起電極3が形成され
た面をプローブ基板lの表面とする0次に選択回路の機
能について説明する。
ローバの平面図および断面図である。第1図においてl
は突起電極などを形成する基板(以後、プローブ基板と
呼ぶ。)、また通常プローブ基板の大きさはIC−以下
の大きさである。2は端子電極、3は前記端子電極2上
にメツ;ト技術またはネイルヘッドボンディングの技術
を用いて形成された数μmから100μmの高さの比較
的柔かい金属材料からなる突起電極であり、通常安定性
の面からAuまたはAuの化合物材料が用いられる。4
は任意の突起電極と入出力端子とを電気的に接続する選
択回路の形成部である。また前記選択回路は基板lがガ
ラスなどの絶縁基板の場合、スペックなどの薄膜および
蒸着技術によりトランジスタなどを前記絶縁基板上に形
成され、また基板lがシリコンなどの半導体基板の場合
、Icチップを作製する半導体技術で作製される。通常
、選択回路の駆動能力の問題から、基板1は半導体基板
の方が望ましい、5は選択回路を駆動するための電圧お
よび電流を供給する電圧入力端子、選tR回路への入力
または出力が接続されは入出力端子、選択信号がとの突
起電極と前記入出力端子を電気的に接続するかを制御す
る制御線のための制御端子とフレキシブル基板6と接続
するための接続端子、7はフレキシブル基板6に形成さ
れた引き出し線である。フレキシブル基板6と接続端子
5の接続は異方向性導電膜などを用いて行なう。第1図
(a)では図面の作図を容易にするため突起電極3の個
数は12個としたが、通常第2図に示すように突起電極
3は数十個以上形成され、かつ突起電極と突起電極の間
隔は300μm以下である。なお第2図(a)は本発明
のプローバの平面図、第2図(b)は第2図(a)のB
B’線での断面図である。また、突起電極3が形成され
た面をプローブ基板lの表面とする0次に選択回路の機
能について説明する。
第3図は選択回路のブロック図である。第3図において
T、〜′roは端子電極、10はアナログスイッチなど
の回路が形成された選択回路、11は選択回路を駆動さ
せるための電圧の入力端子(以後、電圧入力端子と呼ぶ
。)、15は信号の入出力端子(以後、信号入出力端子
と呼ぶ。)、1213.14は任意の端子電極と入出力
端子15を電気的に接続する信号を入力する制御端子で
ある。
T、〜′roは端子電極、10はアナログスイッチなど
の回路が形成された選択回路、11は選択回路を駆動さ
せるための電圧の入力端子(以後、電圧入力端子と呼ぶ
。)、15は信号の入出力端子(以後、信号入出力端子
と呼ぶ。)、1213.14は任意の端子電極と入出力
端子15を電気的に接続する信号を入力する制御端子で
ある。
選択回路では制御端子に印加される信号により指定され
た端子電極と入出力端子を接続することができ、指定さ
れた端子電極に印加されている信号を入出力端子より取
り出すあるいは入出力端子に印加された信号を指定され
た端子電極に印加することができる。
た端子電極と入出力端子を接続することができ、指定さ
れた端子電極に印加されている信号を入出力端子より取
り出すあるいは入出力端子に印加された信号を指定され
た端子電極に印加することができる。
本発明のプローバは第1図(a)[有1)で明らかなよ
うにプローブ基板lに選択回路および端子電極を形成し
、前記端子電極上に突起電極3をメッキ技術あるいはネ
イルヘッドボンディング技術を用いて形成する0次に接
続端子5とフレキシブル基板6とを異方向性導電膜など
を用いて接続する。
うにプローブ基板lに選択回路および端子電極を形成し
、前記端子電極上に突起電極3をメッキ技術あるいはネ
イルヘッドボンディング技術を用いて形成する0次に接
続端子5とフレキシブル基板6とを異方向性導電膜など
を用いて接続する。
以下、本発明の第1の実施例におけるプローバの使用方
法について説明する。第4図は本発明のプローバの使用
方法を説明するための斜視図である。第4図において、
16は電子回路などが形成された回路基板、17はチ・
7ブオンガラスという技術を用いて接続するための端子
電極(以後、IC端子電極と呼ぶ、)である。まずプロ
ーブ基板1上に形成された突起電極3とIC端子電極1
7が対向するように位置あわせをおこなう0次にプロー
ブ基板lを自重で回路基板16に圧接する。すると突起
電極3は変形をおこし、IC端子電極17と突起電極3
は電気的接続をとることができる。なお、必要に応じて
10−ブ基板lの裏面より軽い圧力をかける。またプロ
ーブ基板1が外圧によりすぐに位置ずれをおこす場合、
IC端子電極17または突起電極3上に数十μmの導電
性接合層を形成する。前記導電性接合層は接着材として
エポキシ系ノフェノール系などを主剤とし、Ag、 Δ
u、 N i 、 C,S n 02などのフレー
クを混ぜたものであり、転写等の技術で形成する。
法について説明する。第4図は本発明のプローバの使用
方法を説明するための斜視図である。第4図において、
16は電子回路などが形成された回路基板、17はチ・
7ブオンガラスという技術を用いて接続するための端子
電極(以後、IC端子電極と呼ぶ、)である。まずプロ
ーブ基板1上に形成された突起電極3とIC端子電極1
7が対向するように位置あわせをおこなう0次にプロー
ブ基板lを自重で回路基板16に圧接する。すると突起
電極3は変形をおこし、IC端子電極17と突起電極3
は電気的接続をとることができる。なお、必要に応じて
10−ブ基板lの裏面より軽い圧力をかける。またプロ
ーブ基板1が外圧によりすぐに位置ずれをおこす場合、
IC端子電極17または突起電極3上に数十μmの導電
性接合層を形成する。前記導電性接合層は接着材として
エポキシ系ノフェノール系などを主剤とし、Ag、 Δ
u、 N i 、 C,S n 02などのフレー
クを混ぜたものであり、転写等の技術で形成する。
以上の導電性接合層の形成の件は以下の発明の実施例に
おいても同様である。
おいても同様である。
第5図(a)、 (b)は本発明の第2の実施例におけ
るプローバの平面図および断面図である。第5図(b)
において18は永久磁石である。本発明の第2の実施例
と第1の実施例の差異は永久磁石I8をプローブ基板l
の裏面に作製したところにある。
るプローバの平面図および断面図である。第5図(b)
において18は永久磁石である。本発明の第2の実施例
と第1の実施例の差異は永久磁石I8をプローブ基板l
の裏面に作製したところにある。
以下、本発明の第2の実施例のプローバの使用方法につ
いて説明する。第6図は本発明の第2の実施例のプロー
バの使用方法を説明するための斜視図である。第6図に
おいて、19は電磁石、20は電磁石を固定するための
固定台である。まずプローブ基板1上に形成された突起
電極3とIC端子電極17が対向するように位置あわせ
をおこなう0次にi磁石19に電流を印加し、永久磁石
18を吸引する。すると突起電極3はIC端子電極17
に圧接され、IC端子電極17と突起電極3間は電気的
接続がとれる。
いて説明する。第6図は本発明の第2の実施例のプロー
バの使用方法を説明するための斜視図である。第6図に
おいて、19は電磁石、20は電磁石を固定するための
固定台である。まずプローブ基板1上に形成された突起
電極3とIC端子電極17が対向するように位置あわせ
をおこなう0次にi磁石19に電流を印加し、永久磁石
18を吸引する。すると突起電極3はIC端子電極17
に圧接され、IC端子電極17と突起電極3間は電気的
接続がとれる。
以上のように永久磁石18を形成することにより、突起
電極3とIC端子電極17の圧接する力を容易に制御す
ることができ、より確実な電気的接続をおこなうことが
できる。
電極3とIC端子電極17の圧接する力を容易に制御す
ることができ、より確実な電気的接続をおこなうことが
できる。
以下、本発明の第3の実施例におけるプローバについて
説明する。第3図は本発明の第3の実施例のプローバの
平面図および断面図である0本発明の第3の実施例と第
2の実施例の差異はフレキシブル基板6をプローブ基板
1の裏面に形成したところにある。そのため選択回路に
接続される入出力端子15、制御n端子12などはプロ
ーブ基板lにスルーホールが形成され接続されている。
説明する。第3図は本発明の第3の実施例のプローバの
平面図および断面図である0本発明の第3の実施例と第
2の実施例の差異はフレキシブル基板6をプローブ基板
1の裏面に形成したところにある。そのため選択回路に
接続される入出力端子15、制御n端子12などはプロ
ーブ基板lにスルーホールが形成され接続されている。
以上のようにフレキシブル基板6をプローブ基板lの裏
面に取り付けることにより、プローブ基板lとフレキシ
ブル基板6の接続部のちりあがりを考慮することなく、
回路基板の任意の位置にブロービングをおこなうことが
できる。
面に取り付けることにより、プローブ基板lとフレキシ
ブル基板6の接続部のちりあがりを考慮することなく、
回路基板の任意の位置にブロービングをおこなうことが
できる。
第8図(a)、 (b)は本発明の第4の実施例におけ
るプローバの平面図および断面図である。第8図(a)
。
るプローバの平面図および断面図である。第8図(a)
。
(b)において21はプローブ基板、22はフレキシブ
ル基板である。第8図(a)、 (b)で明らかなよう
にプローブ基板21上に突起電極3を3列に直線上に形
成している。
ル基板である。第8図(a)、 (b)で明らかなよう
にプローブ基板21上に突起電極3を3列に直線上に形
成している。
以上のように本発明の第4の実施例では突起電極3を3
列に子馬状に形成したことにより、回路基板端に形成さ
れた3列の千鳥ひきたし線かっ微小間隔で形成された端
子電極と接続をとることができる。
列に子馬状に形成したことにより、回路基板端に形成さ
れた3列の千鳥ひきたし線かっ微小間隔で形成された端
子電極と接続をとることができる。
なお、本発明の実施例においてフレキシブル基板を用い
るとしたが、これに限るものではなく、柔軟性があり、
制御端子などに信号をおくりこむ電気経路を形成したも
のであれば何でもよいことは明らかである。
るとしたが、これに限るものではなく、柔軟性があり、
制御端子などに信号をおくりこむ電気経路を形成したも
のであれば何でもよいことは明らかである。
発明の効果
以上のように本発明のプローバはプローブ基板l上に多
数個の突起電極3を形成したものであるから、従来のプ
ローブでは不可能であった非常に多数個の微細かつ微小
間隔のIC端子電極と電気的接続をとることができる。
数個の突起電極3を形成したものであるから、従来のプ
ローブでは不可能であった非常に多数個の微細かつ微小
間隔のIC端子電極と電気的接続をとることができる。
また回路基板上にブロービングのためのパッド形成のス
ペースが必要でなく、ガラスオンチップ用のIC端子電
極などに直接、本発明のプローバを接続し、電気的接続
をとることができる。ゆえに回路基板の検査時に必要な
ブロービング用パッドが必要でないため、高密度の回路
基板を作製することができる。
ペースが必要でなく、ガラスオンチップ用のIC端子電
極などに直接、本発明のプローバを接続し、電気的接続
をとることができる。ゆえに回路基板の検査時に必要な
ブロービング用パッドが必要でないため、高密度の回路
基板を作製することができる。
また、突起電極3を形成するだけであるから、従来のプ
ローバと比較して低コストのプローバを得ることができ
る。その上、プローバに選択回路が形成されているため
、任意の突起電極と入出力端子を容易に接続することが
でき、かつフレキシブル基板と接続端子の接続数も非常
に少なくてずみ、プローバの形成がいたって容易である
という大きな効果を有する。
ローバと比較して低コストのプローバを得ることができ
る。その上、プローバに選択回路が形成されているため
、任意の突起電極と入出力端子を容易に接続することが
でき、かつフレキシブル基板と接続端子の接続数も非常
に少なくてずみ、プローバの形成がいたって容易である
という大きな効果を有する。
第1図(a)、(ロ)は本発明の第1の実施例における
プローバの平面図および断面図、第2図(a)、 (b
)は本発明のプローバの平面図および断面図、第3図は
選択回路のブロック図、第4図は本発明の第1の実施例
におけるプローバの使用方法を説明するための斜視図、
第5図(a)、 (b)は本発明の第2の実施例におけ
るプローバの平面図および断面図、第6図は本発明の第
2の実施例におけるプローバの使用方法を説明するため
の斜視図、第7図(a)、 (b)は本発明の第3の実
施例におけるプローバの平面図および断面図、第8図(
a)、 (b)は本発明の第4の実施例におけるプロー
バの平面図および断面図、第9図は従来のプローバの斜
視図、第10図(a)。 Φ)は従来のプローバの平面図および側面図である。 1.8.21・・−・・プローブ基板、2.T2〜T。 ・・・・・・端子電極、3・・・・・・突起電極、4・
・・・・・選択回路形成部、5・・・・・・接続端子、
6,9.22・・・・・・フレキシブル基板、7・・・
・・・引き出し線、11・・・・・・電圧入力端子、1
2.13.14・・・・・・制御端子、15・・・・・
・信号入出力端子、16・・・・・・回路基板、17・
・・・・・IC端子電極、18・・・・・・永久磁石、
19・・・・・・電磁石、 20・・・・・・固定台。
プローバの平面図および断面図、第2図(a)、 (b
)は本発明のプローバの平面図および断面図、第3図は
選択回路のブロック図、第4図は本発明の第1の実施例
におけるプローバの使用方法を説明するための斜視図、
第5図(a)、 (b)は本発明の第2の実施例におけ
るプローバの平面図および断面図、第6図は本発明の第
2の実施例におけるプローバの使用方法を説明するため
の斜視図、第7図(a)、 (b)は本発明の第3の実
施例におけるプローバの平面図および断面図、第8図(
a)、 (b)は本発明の第4の実施例におけるプロー
バの平面図および断面図、第9図は従来のプローバの斜
視図、第10図(a)。 Φ)は従来のプローバの平面図および側面図である。 1.8.21・・−・・プローブ基板、2.T2〜T。 ・・・・・・端子電極、3・・・・・・突起電極、4・
・・・・・選択回路形成部、5・・・・・・接続端子、
6,9.22・・・・・・フレキシブル基板、7・・・
・・・引き出し線、11・・・・・・電圧入力端子、1
2.13.14・・・・・・制御端子、15・・・・・
・信号入出力端子、16・・・・・・回路基板、17・
・・・・・IC端子電極、18・・・・・・永久磁石、
19・・・・・・電磁石、 20・・・・・・固定台。
Claims (5)
- (1)基板上に複数の突起電極と、前記突起電極に印加
される信号のうち1つ以上を選択し入出力端子に出力す
るあるいは入出力端子に印加された信号を1つ以上の突
起電極に選択的に印加することができる選択回路と、前
記選択回路を動作させるための電圧入力端子と、前記選
択回路への選択信号入力端子を具備し、かつ前記端子ら
が柔軟性を有する線材または配線基板に接続されている
ことを特徴とするプローバ。 - (2)突起電極はメッキ技術またはネイルヘッドボンデ
ィング技術で形成されることを特徴とする請求項(1)
記載のプローバ。 - (3)突起電極は金または金化合物材料で形成されてい
ることを特徴とする請求項(1)記載のプローバ。 - (4)基板は絶縁基板であり、薄膜技術を用いて選択回
路が形成されることを特徴とする請求項(1)記載のプ
ローバ。 - (5)基板は半導体基板であり、半導体技術を用いて選
択回路が選択されていることを特徴とする請求項(1)
記載のプローバ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20761788A JPH0255958A (ja) | 1988-08-22 | 1988-08-22 | プローバ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20761788A JPH0255958A (ja) | 1988-08-22 | 1988-08-22 | プローバ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0255958A true JPH0255958A (ja) | 1990-02-26 |
Family
ID=16542759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20761788A Pending JPH0255958A (ja) | 1988-08-22 | 1988-08-22 | プローバ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0255958A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5070297A (en) * | 1990-06-04 | 1991-12-03 | Texas Instruments Incorporated | Full wafer integrated circuit testing device |
US5468232A (en) * | 1991-07-26 | 1995-11-21 | Seikagaku Kogyo Kabushiki Kaisha(Seikagaku Corporation) | Syringe |
WO2007116622A1 (ja) | 2006-04-12 | 2007-10-18 | Nippon Mektron, Ltd. | ケーブル部を有する多層回路基板およびその製造方法 |
-
1988
- 1988-08-22 JP JP20761788A patent/JPH0255958A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5070297A (en) * | 1990-06-04 | 1991-12-03 | Texas Instruments Incorporated | Full wafer integrated circuit testing device |
US5468232A (en) * | 1991-07-26 | 1995-11-21 | Seikagaku Kogyo Kabushiki Kaisha(Seikagaku Corporation) | Syringe |
US5688250A (en) * | 1991-07-26 | 1997-11-18 | Seikagaku Kogyo Kabushiki Kaisha (Seikagaku Corporation) | Syringe |
WO2007116622A1 (ja) | 2006-04-12 | 2007-10-18 | Nippon Mektron, Ltd. | ケーブル部を有する多層回路基板およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5723894A (en) | Structure for providing an electrical connection between circuit members | |
JP4647139B2 (ja) | コンタクトストラクチャ | |
US8531039B2 (en) | Micro pin grid array with pin motion isolation | |
US5896036A (en) | Carrier for testing semiconductor dice | |
US5189363A (en) | Integrated circuit testing system having a cantilevered contact lead probe pattern mounted on a flexible tape for interconnecting an integrated circuit to a tester | |
US6310484B1 (en) | Semiconductor test interconnect with variable flexure contacts | |
US8004299B2 (en) | Cantilever probe structure for a probe card assembly | |
US7898276B2 (en) | Probe card with stacked substrate | |
US20130075897A1 (en) | Semiconductor integrated circuit device for driving display device and manufacturing method thereof | |
KR20070111327A (ko) | 전송 회로, 접속용 시트, 프로브 시트, 프로브 카드,반도체 검사 장치, 및 반도체 장치의 제조 방법 | |
KR20090094841A (ko) | 강화 접촉 요소 | |
JPH0369131A (ja) | 半導体集積回路試験用プローブおよび該プローブを用いる試験工程を含む半導体装置の製造方法 | |
JP4434371B2 (ja) | プローブユニット及びプローブカード | |
JPH0255958A (ja) | プローバ | |
JP4171094B2 (ja) | プローブユニット | |
US6486688B2 (en) | Semiconductor device testing apparatus having a contact sheet and probe for testing high frequency characteristics | |
JP2008042028A (ja) | 配線基板 | |
JPH0365659A (ja) | プローブカード | |
JP4585111B2 (ja) | プローブカード | |
JP2000088884A (ja) | プローブカード | |
JPH1048256A (ja) | 検査用ヘッド | |
JPH10260233A (ja) | 平板状被検査体のための検査用ヘッド | |
JP2635054B2 (ja) | プロービングカード | |
JPH10185955A (ja) | 検査用ヘッド | |
JP2001330627A (ja) | プローブ針構造体及びこれを用いるプローブカード |