JP2008042028A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2008042028A
JP2008042028A JP2006216097A JP2006216097A JP2008042028A JP 2008042028 A JP2008042028 A JP 2008042028A JP 2006216097 A JP2006216097 A JP 2006216097A JP 2006216097 A JP2006216097 A JP 2006216097A JP 2008042028 A JP2008042028 A JP 2008042028A
Authority
JP
Japan
Prior art keywords
substrate
magnetic body
wiring board
terminal
permanent magnet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006216097A
Other languages
English (en)
Other versions
JP4999398B2 (ja
Inventor
Seizo Kinoshita
誠三 木下
Nobuaki Shimazaki
宣昭 島崎
Tetsuya Kuitani
哲也 杭谷
Yuichiro Iwamoto
雄一郎 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2006216097A priority Critical patent/JP4999398B2/ja
Publication of JP2008042028A publication Critical patent/JP2008042028A/ja
Application granted granted Critical
Publication of JP4999398B2 publication Critical patent/JP4999398B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】部品点数を削減すると共に、基板の熱膨張を吸収することが可能な配線基板を提供する。
【解決手段】配線基板10は、第2の基板30に対向するように第1の基板10に実装され、第1の端子21に電気的に接続された永久磁石25Aを有する第1の基板20と、第1の基板20に実装された永久磁石25Aに対向するように第2の基板30に実装され、第2の端子31に電気的に接続された永久磁石35Aを有する第2の基板30と、を機械的に張り合わせて構成されており、第1の基板20と第2の基板30を張り合わせた際に、磁力により永久磁石25A、35A同士が密着して、第1の端子21と第2の端子31とが電気的に導通する。
【選択図】図1

Description

本発明は、複数の基板を電気的に導通させた状態で機械的に張り合わせて構成される配線基板に関し、特にプローブカードやパフォーマンスボード、ソケットボード等のデバイスインターフェース用の基板に適用して好ましい配線基板に関する。
半導体集積回路を有する電子部品(以下、代表的にICデバイスとも称する。)を製造する際、半導体ウェハの段階(前段階)や、パッケージングを経た完成品の段階(後工程)において、ICデバイスの動作テストが行われている。ICデバイスのテストでは、プローブカードやソケットに実装された多数のコンタクトピンを、ICデバイスの入出力端子に電気的に接触させ、電気信号の授受を行うことにより試験が行われている。
こうしたICデバイスのテストに用いられるプローブカードやパフォーマンスボード、ソケットボード等のデバイスインターフェース用の配線基板10’は、図8に示すように、第1の基板20と第2の基板30を、インターポーザ40を介して電気的に接続した状態で張り合わせて構成されている。
インターポーザ40は、弾性を有する多数のピン41と、これらピン41を略中間位置で支持する支持板42と、から構成されており、これらピン41により、第1の基板20に形成された第1の端子21と、第2の基板30に形成された第2の端子31とを電気的に接続している。なお、他のインターポーザの例として、例えばポゴピンや異方導電性ゴムシート(シリコーンゴム中に金メッキ細線が高密度に埋設されたもの)等を例示することができる。
第1の基板20、第2の基板30及びインターポーザ40は、ボルト50によりスティフナ60(補強板)に機械的に固定されており、これにより、インターポーザ40の弾性力により基板20、30に反りが発生するのを抑えている。プローブカードにおいては、スティフナ60の略中央に開口(不図示)を形成して、ウェハ上に造り込まれた被試験ICデバイスのパッドに対向するように、数千以上のプローブ針(不図示)が配設されているので、基板全体を均一に押圧することができず、基板が湾曲して反ってしまう場合がある。また、基板においてスティフナ60が存在する領域には、信号を中継する多数個のコネクタ(不図示)等の部品を配置することができないという難点がある。
以上のような構成のデバイスインターフェース用の配線基板10’では、基板20、30を電気的に接続するための部材(インターポーザ40)と、弾性状態を維持しつつ基板20、30を機械的に固定するための部材(ボルト50)とが別々の部品で構成されているために、部品点数が多くなっている。特に、機械的固定のための部材50を配置するためのスペースは、基板20、30間の電気的な接続に寄与しないため、近年一層要求される高密度実装の妨げともなっている。
また、上記の通り、ピン41の弾性により基板20、30に反りが発生するのを抑えるためにスティフナ60が設けられており、この点においても部品点数が多くなっている。
さらに、一方の基板30には、+130〜−30℃に加熱/冷却をする場合があるが、両基板20、30をボルト50で強制的に固定しているため、温度差に伴い熱膨張で配線基板10に応力が発生する。
また、基板20、30及びインターポーザ40の電気的な接続を確保するために、これらを高精度に位置決めする位置決め機構(不図示)が必要となる。
本発明は、部品点数を削減すると共に、基板の熱膨張を吸収することが可能な配線基板を提供することを目的とする。
(1)上記目的を達成するために、本発明によれば、第1の基板に形成された第1の端子と、第2の基板に形成された第2の端子とを電気的に接続した状態で、前記第1の基板と前記第2の基板とを機械的に張り合わせて構成される配線基板であって、前記第1の基板は、前記第2の基板に対向するように前記第1の基板に実装され、前記第1の端子に電気的に接続された第1の磁性体を有し、前記第2の基板は、前記第1の磁性体に対向するように前記第2の基板に実装され、前記第2の端子に電気的に接続された第2の磁性体を有しており、前記第1の磁性体又は前記第2の磁性体の少なくとも一方は磁石であり、前記第1の基板と前記第2の基板を張り合わせた際に、磁力により前記第1の磁性体と前記第2の磁性体とが密着して、前記第1の端子と前記第2の端子とが電気的に導通することを特徴とする配線基板が提供される(請求項1参照)。
本発明では、第1の基板と第2の基板を張り合わせた際に、第1の磁性体と第2の磁性体を磁力で密着させることにより、第1の端子と第2の端子とを電気的に導通させると共に、第1の基板と第2の基板の張り合わせを保持する。
これにより、第1の端子と第2の端子を電気的に導通させるための部品と、第1の基板と第2の基板の張り合わせを保持するための部品とを、第1の磁性体と第2の磁性体で共用化することができ、部品点数を削減することができる。すなわち、本発明では、一つの部品(磁性体)により、端子の電気的導通及び基板の張り合わせの2つの機能を達成することができる。
また、一般的に、磁力は磁界に対して垂直な方向から印加される力に対して比較的弱いため、本発明では、第1の基板と第2の基板の熱膨張率が異なる場合に、熱膨張によるズレ量分だけ第1の磁性体及び第2の磁性体がスライドして、熱膨張を吸収することができる。
上記発明においては特に限定されないが、前記第1の磁性体は強磁性体であり、前記第2の磁性体も強磁性体であることが好ましい。
上記発明においては特に限定されないが、前記第1の磁性体及び前記第2の磁性体はいずれも永久磁石であることが好ましい(請求項2参照)。
上記発明においては特に限定されないが、前記第1の磁性体は永久磁石であり、前記第2の磁性体は強磁性の金属材料から構成されていることが好ましい(請求項3参照)。
上記発明においては特に限定されないが、前記第1の磁性体は、前記第1の端子の上に実装されており、前記第2の磁性体は、前記第2の端子の上に実装されていることが好ましい(請求項4参照)。
上記発明においては特に限定されないが、前記第1の磁性体及び/又は前記第2の磁性体は、永久磁石本体と、前記永久磁石本体の表面に形成された金属メッキ層と、から構成されていることが好ましい(請求項5参照)。
上記発明においては特に限定されないが、前記第1の磁性体及び前記第2の磁性体は、導電性を有する弾性体を介して、前記第1の基板及び第2の基板にそれぞれ実装されていることが好ましい(請求項6参照)。
これにより、各端子の高さがバラツいても、そのバラツキを吸収することができるので、全ての端子を一斉に接触させることができる。
上記目的を達成するために本発明によれば、上記の配線基板と、半導体ウェハ上に形成された被試験電子部品のパッドに電気的に接触するために、前記配線基板に実装されたプローブ針と、を備えたことを特徴とするプローブカードが提供される(請求項7参照)。
(2)上記目的を達成するために、本発明によれば、第1の基板と第2の基板を、インターポーザを介して電気的に導通させた状態で、機械的に張り合わせて構成される配線基板であって、前記第1の基板は、前記第2の基板に対向する面に取り付けられた第1の磁性体を有し、前記第2の基板は、前記第1の磁性体に対向するように取り付けられた第2の磁性体を有しており、前記第1の磁性体又は前記第2の磁性体の少なくとも一方は磁石であることを特徴とする配線基板が提供される(請求項8参照)。
本発明では、第1の基板と第2の基板を張り合わせた際に、第1の磁性体と第2の磁性体とを密着させることで、第1の基板と第2の基板の張り合わせを保持する。一般的に、磁力は磁界に対して垂直方向から印加される力に対して比較的弱いため、本発明では、第1の基板と第2の基板の熱膨張率が異なる場合に、熱膨張によるズレ量分だけ、第1の磁性体及び第2の磁性体がスライドして、熱膨張を吸収することができる。
上記発明においては特に限定されないが、前記第1の磁性体及び前記第2の磁性体は永久磁石であることが好ましい(請求項9参照)。
上記発明においては特に限定されないが、前記第1の磁性体は永久磁石であり、前記第2の磁性体は強磁性体であることが好ましい(請求項10参照)。
上記目的を達成するために、本発明によれば、上記の配線基板と、半導体ウェハ上に形成された被試験電子部品の電極パッドに電気的に接触するために、前記配線基板に実装されたプローブ針と、を備えたことを特徴とするプローブカードが提供される(請求項11参照)。
以下、本発明の実施形態を図面に基づいて説明する。
図1は本発明の第1実施形態に係る配線基板を示す分解断面図、図2は図1のII部の拡大断面図である。
本実施形態における積層配線基板10は、図1に示すように、プローブ針ユニット(不図示)等が電気的に接続される第1の基板20と、テストヘッドを介してテスタ(何れも不図示)等が電気的に接続される第2の基板30と、を電気的に接続した状態で張り合わせて構成されており、プローブカード等のデバイスインターフェース用の基板に用いられる配線基板である。この積層配線基板10は、例えば、ICデバイスの入出力端子の狭ピッチに対応したプローブ針ユニットのピッチを、テストヘッド側の比較的広いピッチにピッチ変換する際に用いられる。また、ウェハ上に形成された被試験ICデバイスの種類にもよるが、一方の基板が共通使用でき、他方の基板のみを交換することで品種交換に対応できる場合には、設備コストの低減を図ることができる。
図2に示すように、第1の基板20は、例えばガラスエポキシ樹脂等の耐熱性に優れた合成樹脂材料から構成される基板本体24と、基板本体24の表面にそれぞれ形成された第1の端子21及び上側端子22と、これら端子21、22を電気的に接続しているスルーホール23と、から構成されたプリント基板(PCB:Printed Circuit Board)である。
第1の端子21は、例えば真空蒸着やスパッタリング等の手法を用いて、第2の基板30に対向するように基板本体24の下面に形成された金パッド等から構成されている。上側端子22も、基板本体22の上面に形成された金パッド等から構成されており、プローブ針ユニットが電気的に接続されている。これら第1の端子21及び上側端子22は、基板本体24を貫通するように形成された、金等から構成されるスルーホール23により電気的に接続されている。なお、スルーホール23の代わりに、非貫通スルホール(SVH: Surface Via Hole)を適用しても良い。これにより、数千にも及ぶ多数のパターン配線の通過が容易となる。
さらに、本実施形態では、第1の端子21の上に(図2では第1の端子21の下に)、第1の弾性体26を介して、永久磁石25Aが実装されている。永久磁石25Aは、例えば数Ω以下の電気的に低い抵抗特性を持つ磁石から構成されている。この永久磁石25Aは、半田付けや導電性を有する接着剤により第1の端子21に接合されており、第1の端子21と永久磁石25Aとの間で導通をとることが可能となっている。
第1の端子21と永久磁石25Aとの間に介装されている第1の弾性体26は、例えばカーボンを含有したシリコーンゴム等の導電性を持つ弾性体や異方導電性ゴムシートから構成されており、第1の端子21と永久磁石25Aとは第1の弾性体26を介して電気的に導通をとることが可能となっている。
さらに、図1に示すように、第1の基板20の基板本体24には位置決め用貫通孔27が形成されている。本実施形態では、この貫通孔27の内径は、両基板の熱膨張の相違を考慮して、第2の基板30に設けられた位置決めピン37の外径に対して比較的大きく形成されており、貫通孔27に位置決めピン37が挿入された状態であっても、第1の基板20と第2の基板30は互いに微小移動可能となっている。
第2の基板30も、図1に示すように、例えばガラスエポキシ樹脂等の耐熱性に優れた合成樹脂材料から構成される基板本体34と、基板本体34の表面にそれぞれ形成された第2の端子31と下側端子32と、これら端子31、32を電気的に接続しているスルーホール33と、から構成されたプリント基板(PCB:Printed Circuit Board)である。
第2の端子31は、例えば真空蒸着やスパッタリング等の手法を用いて、第1の基板20に形成された第1の端子21に対向するように基板本体34の上面に形成された金パッド等から構成されている。下側端子32も、基板本体34の下面に形成された金パッド等から構成されており、テストヘッドを介して信号の授受ができるようにテスタと電気的に接続されている。これら第2の端子31及び下側端子32は、基板本体34を貫通するように形成された、金等から構成されるスルーホール33により電気的に接続されている。
さらに、本実施形態では、第2の端子31の上に、第2の弾性体36を介して、永久磁石35Aが実装されている。永久磁石35Aは、例えば数Ω以下の電気的に低い抵抗特性を持つ磁石から構成されている。この永久磁石35Aは、半田付けや導電性を有する接着剤により第2の端子31に接合されており、第2の端子31と永久磁石35Aとの間で導通をとることが可能となっている。
第2の端子31と永久磁石35Aとの間に介装されている第2の弾性体36は、例えば、カーボンを含有したシリコーンゴム等の導電性を持つ弾性体から構成されており、第2の端子31と永久磁石36Aとは第2の弾性体36を介して電気的に導通をとることが可能となっている。
さらに、第2の基板30の基板本体34には、第2の基板30に向かって突出している位置決めピン37が設けられている。第1の基板20と第2の基板30を張り合わせる際に、この位置決めピン37を第1の基板20に形成された貫通孔27に挿入することにより、第2の基板30が第1の基板20に対して位置決めされる。
次に作用について説明する。
積層配線基板10を構成するに当たり、先ず、第1の基板20の下面と、第2の基板30の上面とを向き合わせた状態で、貫通孔27に位置決めピン37を挿入しながら第1の基板20と第2の基板30とを張り合わせる。
この際、第1の基板20上に実装された第1の永久磁石25Aと、第2の基板30上に実装された第2の永久磁石35Aとが、磁力により互いに引き寄せ合って、第1の端子21と第2の端子31とが、永久磁石25A、35A及び弾性体26、36を介して、電気的に導通する。また、第1の永久磁石25Aと第2の永久磁石35Aの磁力により、第1の基板20と第2の基板30の張り合わせが保持される。
このように、本実施形態では、永久磁石25A、35Aにより、端子21、31同士の電気的な導通が図られると共に、基板20、30の張り合わせが保持される。このため、端子21、31を電気的導通させるための部品と、基板20、30を機械的に張り合わせるための部品を、永久磁石25A、35Aで共用化することができ、部品点数を削減することができる。また、部品点数の削減により、基板20、30間の電気的な接続に寄与しないデッドスペースも減少させることができる。
しかも、端子21、31同士は、永久磁石25A、35Aの磁力により、基板20、30の主面に対して平行な平面において自動的に位置決めされる。そのため、貫通孔27と位置決めピン37による高精度な位置決めは不要となっている。
さらに、一般的に、磁力は磁界に対して垂直な方向から印加される力に対して比較的弱いため、熱膨張率が異なる基板20、30が熱膨張する際に生じるズレ量分だけ、永久磁石25A、35Aがスライドして、そのズレ量を吸収することができるので、積層配線基板10における応力を大幅に低減できる。また、従来のようなスティフナ60が不要にできる結果、配線基板全体が有効に活用できる。例えば、プローブカードのプローブ針をより広い領域に配設でき、また、信号を中継する多数個のコネクタ(不図示)等の部品が容易に配置でき、自由度の高い配線基板を実現できる。
また、基板20、30上において端子21、31の上下方向の高さがバラツいていても、端子21、31と永久磁石25A、35Aの間に介装された弾性体26、36により、そのバラツキを吸収することができるので、全ての端子21、31を一斉に接触させることができる。
図3は本発明の第2実施形態に係る配線基板における図1のII部に相当する部分の拡大断面図である。
本発明の第2実施形態に係る積層配線基板は、端子上に実装された永久磁石の構造が異なる以外は、第1実施形態と同様である。以下に、第1実施形態と異なる点のみについて説明する。
図3に示すように、本実施形態において第1の基板20に実装されている永久磁石25Bは、例えば希土類磁石等の電気的に絶縁性を持つ磁石本体251と、この表面に形成された金等から成る金属メッキ層252と、から構成されている。
また、特に図示しないが、第2の基板30に実装されている永久磁石も、例えば希土類磁石等の電気的に絶縁性を持つ磁石本体と、その表面に形成された金等から成る金属メッキ層と、から構成されている。
本実施形態では、第1の基板20と第2の基板30とが張り合わされると、磁力により永久磁石同士が密着し、それぞれの金属メッキ層及び弾性体を介して、第1の端子21と第2の端子31とが電気的に導通する。なお、本実施形態における永久磁石の磁石本体を、第1実施形態と同様に、例えば数Ω以下の電気的に低い抵抗特性を持つ磁石で構成しても良い。
図4は本発明の第3実施形態に係る配線基板における図1のII部に相当する部分の拡大断面図である。
本発明の第3実施形態に係る積層配線基板は、永久磁石が、第1の端子の上に直接実装されているのではなく、基板本体24上に実装されている点で、第1実施形態と異なり、それ以外の構成は第1実施形態と同様である。以下に、第1実施形態と異なる点のみについて説明する。
図4に示すように、本実施形態では、永久磁石25Aは、第1の端子21から離れて、第1の弾性体28を介して第1の基板20の基板本体24上に実装されており、永久磁石25Aと第1の端子21とは導体29を介して電気的に接続されている。なお、第2の基板30について特に図示しないが、図4に示す第1の基板20と同様に、第2の端子31から離れて、第2の基板30の基板本体34上に永久磁石35Aが実装されている。
永久磁石25Aは、第1実施形態と同様に、例えば数Ω以下の電気的に低い抵抗特性を持つ磁石から構成されている。また、本実施形態における弾性体28は、第1実施形態と異なり、カーボンを含有していないシリコーンゴム等の非導電性の弾性体で構成されている。
図5は本発明の第4実施形態に係る配線基板を示す分解断面図である。
本発明の第4実施形態に係る積層配線基板は、第2の基板30の第2の端子31上に、永久磁石の代わりに、金属プレート35Cが実装されている点で第1実施形態と異なるが、それ以外は第1実施形態と同様である。
金属プレート35Cは、例えば鉄やニッケル、コバルト又はこれらを含んだ合金等の強磁性体から構成される平板状部材であり、半田付けや導電性を有する接着剤により第2の端子31に接合され、金属プレート35Cと第2の端子31との間で導通をとることが可能となっている。
本実施形態においても、第1実施形態と同様に、積層配線基板を構成するに当たり、第1の基板20と第2の基板30を張り合わせると、第1の基板20上に実装された第1の永久磁石25Aと、第2の基板30上に実装された金属プレート35Cとが、磁力により互いに引き寄せ合って、第1の端子21と第2の端子31とが電気的に導通する。
図6は本発明の第5実施形態に係る配線基板を示す分解断面図である。
本発明の第5実施形態における積層配線基板は、従来と同様に、第1の基板20と第2の基板30の間にインターポーザ40が介装されており、第1の端子21と第2の端子31は、インターポーザ40のピン41を介して電気的に接続するようになっている。ここで、端子21、31を狭ピッチで配列することが求められる場合には、インターポーザ40に異方導電性ゴムシートを適用することが望ましい。このとき端子21、31に形成される金パッドは厚く形成して、異方導電性ゴムシートが電気的接続に寄与しない多数の無用なピン41に対する押圧荷重を軽減するようにすることが望ましい。なお、使用する異方導電性ゴムシートは、低い押圧荷重で良好な接触抵抗が得られるものを使用することが望ましい。また、インターポーザ40のピン41が配設されない空き領域には、永久磁石25Aが実装できるようにインターポーザ40に開口(図示なし)を形成することが望ましい。
第1の基板20の下側表面における分散した複数箇所に永久磁石25Aが実装されている。同様に、第2の基板30の上側表面において永久磁石25Aに対向する位置に永久磁石35Aが実装されている。そして、インターポーザ40を介して第1の基板20と第2の基板30が張り合わされると、永久磁石25A、35Aの磁力により、第1及び第2の基板20、30の張り合わせが保持される。ここで、永久磁石25A、35Aの配置は、インターポーザ40のピン41が配設されない空き領域にも設けて、分散配置するようにして、インターポーザ40の全てのピン41が良好に接触できるようにすることが望ましい。
また、熱膨張率が異なる第1の基板20及び第2の基板30が温度差に伴い熱膨張する際に発生するズレ量分だけ永久磁石25A、35A同士がスライドして、そのズレ量を吸収することができるので、積層配線基板における応力を大幅に低減できる。また、従来のようなスティフナ60が不要にできる結果、配線基板全体が有効に活用できる。例えば、プローブカードのプローブ針をより広い領域に配設でき、また、信号を中継する多数個のコネクタ等(図示なし)の部品が容易に配置でき、自由度の高い配線基板を実現できる。
図7は本発明の第6実施形態に係る配線基板を示す分解断面図である。
本発明の第6実施形態における積層配線基板では、先述の第5実施形態と同様に、第1の基板20と第2の基板30の間にインターポーザ40が介装されている。
第5実施形態と同様に、第1の基板20の下側表面における分散した複数箇所に永久磁石25Aが実装されている。これに対し、第2の基板30の上側表面の対向する位置に、第4実施形態にて説明したものと同様の金属プレート35Cが実装されている。そして、第1及び第2の基板20、30が張り合わされると、永久磁石25Aの磁力により、第1及び第2の基板20、30の張り合わせが保持される。
また、熱膨張率が異なる第1及び第2の基板20、30が温度差に伴い熱膨張する際に発生するズレ量分だけ永久磁石25Aと金属プレート35Cがスライドして、そのズレ量を吸収することができるので、積層配線基板における応力を大幅に低減できる。
なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
例えば、上述の実施形態では、積層配線基板10をプローブカードに適用する例について説明したが、本発明においては特にこれに限定されず、例えばパフォーマンスボードやソケットボード等に適用しても良い。
また、第1〜第4実施形態では、弾性体を介して永久磁石を基板に実装するように説明したが、本発明においては特に限定されず、端子の高さ方向のバラツキが小さいような場合には、弾性体を介さずに永久磁石を直接実装しても良い。
また、第2実施形態にて説明した金属メッキ層251を有する永久磁石25Bや、第3実施形態にて説明した基板本体24に実装された永久磁石25Aを、第3〜第6実施形態において適用しても良い。
さらに、第4実施形態において、金属プレート35Cと第2の端子31の間に導電性の弾性体26を介在させても良い。これにより、第2の端子31の高さ方向のバラツキを吸収することができる。
また、第4や第6実施形態において、第1の基板20に永久磁石25Aを実装し、第2の基板30に金属プレート35Cを実装したが、本発明においては特にこれに限定されず、第1の基板20に金属プレート35Cを実装し、第2の基板30に永久磁石25Aを実装しても良い。
図1は、本発明の第1実施形態に係る配線基板を示す分解断面図である。 図2は、図1のII部の拡大断面図である。 図3は、本発明の第2実施形態に係る配線基板における図1のII部に相当する部分の拡大断面図である。 図4は、本発明の第3実施形態に係る配線基板における図1のII部に相当する部分の拡大断面図である。 図5は、本発明の第4実施形態に係る配線基板を示す分解断面図である。 図6は、本発明の第5実施形態に係る配線基板を示す分解断面図である。 図7は、本発明の第6実施形態に係る配線基板を示す分解断面図である。 図8は、従来の配線基板を示す分解断面図である。
符号の説明
10…積層配線基板
20…第1の基板
21…第1の端子
22…上側端子
23…スルーホール
24…基板本体
25A、25B…永久磁石
251…磁石本体
252…金属メッキ層
26…第1の弾性体
30…第2の基板
31…第2の端子
32…下側端子
33…スルーホール
34…基板本体
35A…永久磁石
35C…金属プレート

Claims (11)

  1. 第1の基板に形成された第1の端子と、第2の基板に形成された第2の端子とを電気的に接続した状態で、前記第1の基板と前記第2の基板とを機械的に張り合わせて構成される配線基板であって、
    前記第1の基板は、前記第2の基板に対向するように前記第1の基板に実装され、前記第1の端子に電気的に接続された第1の磁性体を有し、
    前記第2の基板は、前記第1の磁性体に対向するように前記第2の基板に実装され、前記第2の端子に電気的に接続された第2の磁性体を有しており、
    前記第1の磁性体又は前記第2の磁性体の少なくとも一方は磁石であり、
    前記第1の基板と前記第2の基板を張り合わせた際に、磁力により前記第1の磁性体と前記第2の磁性体とが密着して、前記第1の端子と前記第2の端子とが電気的に導通することを特徴とする配線基板。
  2. 前記第1の磁性体及び前記第2の磁性体はいずれも永久磁石であることを特徴とする請求項1記載の配線基板。
  3. 前記第1の磁性体は永久磁石であり、前記第2の磁性体は強磁性の金属材料から構成されていることを特徴とする請求項1記載の配線基板。
  4. 前記第1の磁性体は、前記第1の端子の上に実装されており、
    前記第2の磁性体は、前記第2の端子の上に実装されていることを特徴とする請求項1〜3の何れかに記載の配線基板。
  5. 前記第1の磁性体及び/又は前記第2の磁性体は、
    永久磁石本体と、
    前記永久磁石本体の表面に形成された金属メッキ層と、から構成されていることを特徴とする請求項1記載の配線基板。
  6. 前記第1の磁性体及び前記第2の磁性体は、導電性を有する弾性体を介して、前記第1の基板及び第2の基板にそれぞれ実装されていることを特徴とする請求項1記載の配線基板。
  7. 請求項1記載の配線基板と、
    半導体ウェハ上に形成された被試験電子部品のパッドに電気的に接触するために、前記配線基板に実装されたプローブ針と、を備えたことを特徴とするプローブカード。
  8. 第1の基板と第2の基板を、インターポーザを介して電気的に導通させた状態で、機械的に張り合わせて構成される配線基板であって、
    前記第1の基板は、前記第2の基板に対向する面に取り付けられた第1の磁性体を有し、
    前記第2の基板は、前記第1の磁性体に対向するように取り付けられた第2の磁性体を有しており、
    前記第1の磁性体又は前記第2の磁性体の少なくとも一方は磁石であることを特徴とする配線基板。
  9. 前記第1の磁性体及び前記第2の磁性体は永久磁石であることを特徴とする請求項8記載の配線基板。
  10. 前記第1の磁性体は永久磁石であり、前記第2の磁性体は強磁性の金属材料から構成されていることを特徴とする請求項8記載の配線基板。
  11. 請求項8記載の配線基板と、
    半導体ウェハ上に形成された被試験電子部品の電極パッドに電気的に接触するために、前記配線基板に実装されたプローブ針と、を備えたことを特徴とするプローブカード。
JP2006216097A 2006-08-08 2006-08-08 配線基板 Expired - Fee Related JP4999398B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006216097A JP4999398B2 (ja) 2006-08-08 2006-08-08 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006216097A JP4999398B2 (ja) 2006-08-08 2006-08-08 配線基板

Publications (2)

Publication Number Publication Date
JP2008042028A true JP2008042028A (ja) 2008-02-21
JP4999398B2 JP4999398B2 (ja) 2012-08-15

Family

ID=39176689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006216097A Expired - Fee Related JP4999398B2 (ja) 2006-08-08 2006-08-08 配線基板

Country Status (1)

Country Link
JP (1) JP4999398B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114174A (ja) * 2009-11-27 2011-06-09 Kyocera Corp 配線基板
WO2011125191A1 (ja) * 2010-04-07 2011-10-13 株式会社アドバンテスト プローブ及びその製造方法
KR20200094196A (ko) * 2018-02-28 2020-08-06 레이던 컴퍼니 스냅-rf 상호연결
JP2021012040A (ja) * 2019-07-03 2021-02-04 デクセリアルズ株式会社 電気特性の検査冶具

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5216664A (en) * 1975-07-29 1977-02-08 Hitachi Ltd Method of fixing integrated circuit modules
JP2000216527A (ja) * 1999-01-26 2000-08-04 Nec Corp 電子部品パッケージ組立体
JP2004139801A (ja) * 2002-10-16 2004-05-13 Japan Electronic Materials Corp 接続介在体
JP2004347591A (ja) * 2003-05-21 2004-12-09 Mjc Probe Inc 集積回路用プローブ・カード

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5216664A (en) * 1975-07-29 1977-02-08 Hitachi Ltd Method of fixing integrated circuit modules
JP2000216527A (ja) * 1999-01-26 2000-08-04 Nec Corp 電子部品パッケージ組立体
JP2004139801A (ja) * 2002-10-16 2004-05-13 Japan Electronic Materials Corp 接続介在体
JP2004347591A (ja) * 2003-05-21 2004-12-09 Mjc Probe Inc 集積回路用プローブ・カード

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114174A (ja) * 2009-11-27 2011-06-09 Kyocera Corp 配線基板
WO2011125191A1 (ja) * 2010-04-07 2011-10-13 株式会社アドバンテスト プローブ及びその製造方法
JPWO2011125191A1 (ja) * 2010-04-07 2013-07-08 株式会社アドバンテスト プローブ及びその製造方法
US8779791B2 (en) 2010-04-07 2014-07-15 Advantest Corporation Method of manufacturing probe having boards connected by magnets
JP5557836B2 (ja) * 2010-04-07 2014-07-23 株式会社アドバンテスト プローブ及びその製造方法
KR20200094196A (ko) * 2018-02-28 2020-08-06 레이던 컴퍼니 스냅-rf 상호연결
JP2021513746A (ja) * 2018-02-28 2021-05-27 レイセオン カンパニー スナップ無線周波数コネクタ相互接続体
KR102443287B1 (ko) * 2018-02-28 2022-09-19 레이던 컴퍼니 스냅-rf 상호연결
EP3760014B1 (en) * 2018-02-28 2022-09-28 Raytheon Company Snap-rf interconnections
JP7175317B2 (ja) 2018-02-28 2022-11-18 レイセオン カンパニー スナップ無線周波数コネクタ相互接続体
JP2021012040A (ja) * 2019-07-03 2021-02-04 デクセリアルズ株式会社 電気特性の検査冶具
JP7287849B2 (ja) 2019-07-03 2023-06-06 デクセリアルズ株式会社 電気特性の検査冶具

Also Published As

Publication number Publication date
JP4999398B2 (ja) 2012-08-15

Similar Documents

Publication Publication Date Title
JP4647139B2 (ja) コンタクトストラクチャ
US7372286B2 (en) Modular probe card
US11204369B2 (en) Semiconductor device test socket
JP5050856B2 (ja) 異方導電性コネクターの製造方法
US9588139B2 (en) Probe card assembly for testing electronic devices
US7217139B2 (en) Interconnect assembly for a probe card
US7056131B1 (en) Contact grid array system
JP2005056860A (ja) 異方導電性コネクターおよびその応用製品
KR20020026585A (ko) 집적회로를 테스트하고 패키지하기 위한 시스템
WO2007142204A1 (ja) プローブカード
US8430676B2 (en) Modular space transformer for fine pitch vertical probing applications
US20060125501A1 (en) Modularized probe head
KR20050063752A (ko) 집적 회로 테스트용 프로브 카드
US20150061719A1 (en) Vertical probe card for micro-bump probing
JP2012099352A (ja) 接続端子構造及びその製造方法、並びにソケット
KR20070093450A (ko) Ic 패키지용 고밀도 상호접속 시스템 및 상호접속 조립체
JP4999398B2 (ja) 配線基板
JP2009019974A (ja) 異方導電性コネクターの位置決め方法、およびこの異方導電性コネクターと検査用回路基板との位置決め方法、並びに異方導電性コネクター、およびプローブカード
JP2004053409A (ja) プローブカード
JP2009002865A (ja) プローブカード及び電子部品試験装置
US7733104B2 (en) Low force interconnects for probe cards
CN110967533B (zh) 探针卡装置
JP2000131342A (ja) 電子部品用コンタクタ
JP2009193710A (ja) 異方導電性コネクターおよびこの異方導電性コネクターを用いた回路装置の検査装置
WO2024004205A1 (ja) プローブカード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120515

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees