JP2011114174A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2011114174A
JP2011114174A JP2009269523A JP2009269523A JP2011114174A JP 2011114174 A JP2011114174 A JP 2011114174A JP 2009269523 A JP2009269523 A JP 2009269523A JP 2009269523 A JP2009269523 A JP 2009269523A JP 2011114174 A JP2011114174 A JP 2011114174A
Authority
JP
Japan
Prior art keywords
conductor
wiring
insulating substrate
probe
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009269523A
Other languages
English (en)
Other versions
JP5334815B2 (ja
Inventor
Kazuaki Inohara
和明 井之原
Seiichiro Ito
征一朗 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009269523A priority Critical patent/JP5334815B2/ja
Publication of JP2011114174A publication Critical patent/JP2011114174A/ja
Application granted granted Critical
Publication of JP5334815B2 publication Critical patent/JP5334815B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】 配線導体の抵抗が低く、プローブ用端子の高さのばらつきが小さい配線基板を提供する。
【解決手段】 絶縁基板1の上面に配線導体2および配線導体2に接したプローブ用端子3が形成された配線基板であって、配線導体2が、絶縁基板1の上面から順に被着された薄膜導体層2a,電解めっき層2bおよび表面めっき層2cからなり、プローブ用端子3が、絶縁基板1の上面から順に被着された薄膜導体層3aおよび表面めっき層3bからなる配線基板である。配線基板が大きくなった場合でも、プローブ用端子3は電解めっき層2bによる高さばらつきの影響を受けないので、プローブ用端子3の高さのばらつきを抑えることができる。また、電解めっき層2bを厚くして配線導体2を低抵抗にすることができる。
【選択図】 図2

Description

本発明は、セラミック焼結体からなるセラミック基板の上面に配線導体および配線導体に接したプローブ用端子が形成された配線基板に関するものである。
従来、電子部品の電気特性テスト用等に使用されるプローブカードで使用される配線基板として、セラミック焼結体等からなる絶縁基板の上面および下面に、複数のプローブ用端子およびプローブ端子にそれぞれ接続された複数の配線導体が形成されたものが多用されている。絶縁基板の上下面の配線導体同士は、絶縁基板を厚み方向に貫通する貫通孔内に形成された貫通導体で互いに電気的に接続されている。
このような配線基板は、例えばセラミック基板の上面のプローブ用端子に電子部品の電極や電子部品の電気検査を行なうためのプローブが接続され、上面や下面の配線導体が回路基板等の外部電気回路基板に接続される。そして、例えば絶縁基板の上面の配線導体と、貫通導体と、絶縁基板の下面の配線導体とを介して、電子部品が外部電気回路と電気的に接続され、信号の送受や、電子部品に対する電気的な検査等が行なわれる。
従来、このような配線基板は、一般に、以下の方法で製作されている。すなわち、まず、酸化アルミニウムや酸化ケイ素等の原料粉末を有機溶剤や有機バインダとともにシート状に成形してセラミックグリーンシートを作製し、次に、必要に応じて、タングステンやモリブデン等の金属粉末を有機溶剤および有機バインダと混練して作製した金属ペーストを、セラミックグリーンシートに所定の孔あけ加工を施して形成した貫通孔内に充填した後、これらのセラミックグリーンシートおよび金属ペーストを所定の温度で一体焼成する。その後、セラミック基板の表面から貫通導体の端面にかけて覆うようにスパッタリング法等の方法で配線導体およびプローブ用端子の下地となる薄膜導体層を被着させ、その薄膜導体層の表面にニッケルや金等の表面めっき層を被着させことで、配線基板が製作される。
近年、電子部品用ウエハの大きさは、8インチ(約20cm)角から12インチ(約30cm)角と大形化しており、今後も大型化する傾向があり、これに対応して、テスト用のプローブカードに使用される配線基板も対応する寸法の8インチ(約20cm)角から12インチ(約30cm)角に大型化している。配線基板の大型化によって、配線導体の長さ(配線長)が長くなるため、配線導体の電気抵抗(配線抵抗)が高くなりやすい問題がある。また、電子部品の微細化に伴って高密度配線するために微細化した配線導体によっても配線抵抗が高くなりやすく、また配線抵抗のばらつきが大きくなりやすくなる。そのため、各配線長毎に配線抵抗を考慮してインピーダンスを設計しても、配線抵抗のばらつきが大きいので、配線導体や電子部品の電子回路等で形成される回路のインピーダンスを整合させにくくなる。インピーダンスが整合していない場合には、回路の高周波での特性が悪くなりテストスピードが低下する。
このような問題に対しては、配線導体を形成する薄膜導体層の表面に抵抗の低い銅等の電解めっき層を、例えば8〜10μm程度以上に厚く形成し、その表面に表面めっき層を被着させることが考えられる。また、このめっき層の形成には、いわゆるめっき広がり等の問題が発生しにくい電解めっき法が適していると考えられる。
なお、電解めっき法においてはめっき層の厚みばらつきが大きくなりやすい傾向があるが、これに対しては、例えば、配線基板の導体配線部の経路長を略均一にすることでめっき厚みばらつきを減少させる技術が提案されている(例えば特許文献1を参照。)。
特開2000−165004号公報
しかし、従来技術の配線基板における電解めっき法で被着されるめっき層の厚みばらつきを抑制する技術は、10cm角程度の寸法の母基板を対象にしたものが多いため、このような技術を適用したとしても、電解めっき層の厚みばらつきを低く抑えることが難しい。
すなわち、平面視したときの面積で従来技術の母基板に対して4倍〜9倍ほどになる(上記のように30cm角程度等の)絶縁基板を用いてなる近年のプローブカード用の配線基板では、絶縁基板の中央部と外周部との距離が従来よりも離れているため、配線導体に供給されるめっき用の電流の電流密度を絶縁基板の中央部と外周部との間で均一にすることが困難であり、この電流密度の差に起因して、配線導体におけるばらつきを十分に小さくすることが難しいという問題点があった。
ちなみに、配線抵抗を下げるために、薄膜導体層の表面に8μm以上の厚みで銅めっき層を被着させようとすると、厚いところでは30μm程度となるところが発生するので、これに応じてプローブ用端子の厚さ(高さ)も約8〜30μm程度の範囲で大きくばらついてしまう可能性がある。そのため、その複数のプローブ用端子の表面に複数のプローブ(電子部品用ウエハに接続されているもの)を一括で接触させることが難しい。
本発明は上記従来の技術の問題点に鑑みて完成されたものであり、その目的は、絶縁基板が例えば30cm角程度に大型化したとしても、配線導体の抵抗を低く抑えることができるとともに、プローブ用端子の高さのばらつきを小さく抑えることができる配線基板を提供することにある。
本発明の配線基板は、絶縁基板の上面に配線導体および該配線導体に接したプローブ用端子が形成された配線基板であって、前記配線導体が、前記絶縁基板の主面から順に被着された薄膜導体層,電解めっき層および表面めっき層からなり、前記プローブ用端子が、前記絶縁基板の主面から順に被着された薄膜導体層および表面めっき層からなることを特徴とする。
本発明の配線基板は、上記構成において、前記絶縁基板の下面にも配線導体が形成されているとともに、前記絶縁基板の上下面の前記配線導体同士が前記絶縁基板を厚み方向に貫通する貫通孔の内側面に被着された貫通導体を介して互いに電気的に接続されており、前記貫通導体が、前記貫通孔の内側面から順に被着された薄膜導体層,電解めっき層および表面めっき層からなることを特徴とする。
本発明の配線基板は、配線導体が、絶縁基板の主面から順に被着された薄膜導体層,電解めっき層および表面めっき層からなり、プローブ用端子が、絶縁基板の主面から順に被着された薄膜導体層および表面めっき層からなることから、プローブ用端子が、薄膜導体層および表面めっき層のみによって構成されるため、厚い電解めっき層によってプローブ用端子の厚み(高さ)がばらつくことを抑制することができる。また、電解めっき層の厚みを厚くすることで、配線導体の抵抗を低く抑えることができる。
したがって、配線導体の抵抗を低く抑えることができるとともに、プローブ用端子の高さのばらつきを小さく抑えることができる配線基板を提供することができる。
なお、プローブ用端子は、電解めっき層を含んでいないため配線導体に比べて抵抗が高くなるが、プローブ用端子はプローブを押し当てて低抵抗で接触させることができるプローブを形成する領域があれば十分である。また、プローブ用端子は、電子部品用ウエハの各電子部品素子の電源やグランドや信号の電極の配列に応じて形状や長さを変える必要があり、場合によっては数十mmの長さになる配線導体に比べて長さが短い。そのため、プローブ用端子を上記構成としたとしても、前述したような回路の高周波での特性の悪化等の不具合を生じる可能性は低い。
本発明の配線基板は、上記構成において、絶縁基板の下面にも配線導体が形成されているとともに、絶縁基板の上下面の配線導体同士が絶縁基板を厚み方向に貫通する貫通孔の内側面に被着された貫通導体を介して互いに電気的に接続されており、貫通導体が、貫通孔の内側面から順に被着された薄膜導体層,電解めっき層および表面めっき層からなる場合には、以下のような効果を有する。
すなわち、貫通導体の抵抗および絶縁基板の下面の配線導体の抵抗も絶縁基板の上面の配線導体の抵抗と同様に低く抑えて、上下の配線導体間を低抵抗で接続することができる。そのため、例えば絶縁基板の上面に電子部品を搭載して電子部品の電極をプローブ用端子にプローブを介して接続するとともに、絶縁基板の下面の配線導体を外部電気回路と電気的に接続するような場合でも、電子部品と外部電気回路との間を低抵抗で電気的に接続することができる。
また、貫通孔が細長くなって貫通孔の内側面にスパッタリング等による薄膜を切れ目なく被着させることが難しくなっても、電解めっき層によって上下の配線導体間の導通を低抵抗で確保することができる。
また、貫通孔が貫通導体で充填されず、貫通孔の内側面にのみ貫通導体が被着されていることで、貫通導体の膨張する余地が貫通孔内にあるため、貫通導体と絶縁基板との熱膨張率の差に応じて絶縁基板と貫通導体との間で大きな熱応力が生じるようなことは効果的に抑制される。したがって、絶縁基板に高密度に貫通孔を形成しても、絶縁基板に割れやクラックが発生しない、より信頼性の高い配線基板となる。
(a)は本発明の配線基板の実施の形態の一例を示す平面図であり、(b)は(a)のA−A部における断面の一例を示す断面図であり、(c)は(a)のA−A部における断面の他の例を示す断面図である。 (a)は図1(b)に示す配線基板のB部の要部拡大断面図であり、(b)は図1(c)に示す配線基板のC部の要部拡大断面図である。
本発明の配線基板を添付の図面を参照しつつ詳細に説明する。図1(a)は本発明の配線基板の実施の形態の一例を示す平面図であり、図1(b)は図1(a)のA−A部における断面の一例を示す断面図であり、図1(c)は図1(a)のA−A部における断面の他の例を示す断面図である。図2(a)は図1(b)に示す配線基板のB部の要部拡大断面図であり、図2(b)は図1(c)に示す配線基板のC部の要部拡大断面図である。図1および図2において、1は絶縁基板,1aは絶縁基板1に形成された貫通孔,2は配線導体,3はプローブ用端子である。
なお、配線導体2は、プローブ用端子3と接続するものであるため絶縁基板1の上面には形成する必要があるが、絶縁基板1の下面には形成しなくて構わない。この実施の形態の例では、絶縁基板1の上面および下面の両方に形成された例について説明する。
本発明の配線基板は、図1(a),(b)および図2(a)の例に示すように、絶縁基板1の上面に配線導体2および該配線導体2に接したプローブ用端子3が形成された配線基板であって、配線導体2が、絶縁基板1の主面から順に被着された薄膜導体層2a,電解めっき層2bおよび表面めっき層2cからなり、プローブ用端子3が、絶縁基板1の主面から順に被着された薄膜導体層3aおよび表面めっき層3bからなる。
本発明の配線基板によれば、プローブ用端子3が、薄膜導体層2aおよび表面めっき層2cのみによって構成されるため、厚い電解めっき層2bによってプローブ用端子3の厚み(高さ)がばらつくことを抑制することができる。また、電解めっき層2bの厚みを厚くすることで、配線導体2の抵抗を低く抑えることができる。
したがって、配線導体2の抵抗を低く抑えることができるとともに、プローブ用端子3の高さのばらつきを小さく抑えることができる配線基板を提供することができる。
なお、プローブ用端子3は、電解めっき層2bを含んでいないため配線導体2に比べて抵抗が高いが、プローブ用端子3はプローブを押し当てて低抵抗で接触させることができるプローブを形成する領域があれば十分である。また、プローブ用端子3は、電子部品用ウエハの各電子部品素子の電源やグラウンドや信号の電極の配列に応じて形状や長さを変える必要があり、場合によっては数十mmの長さになる配線導体2に比べて長さが短い。そのため、プローブ用端子を上記構成としたとしても、前述したような回路の高周波での特性の悪化等の不具合を生じる可能性は低い。
絶縁基板1は、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体,ムライト質焼結体,ガラスセラミック焼結体,ガラス母材中に結晶成分を析出させた結晶化ガラスまたは雲母やチタン酸アルミニウム等の微結晶焼結体からなる、金属材料とほぼ同等の精密な機械加工が可能なセラミック材料(いわゆるマシナブルセラミックス)等のセラミック材料により形成されている。
絶縁基板1は、例えば酸化アルミニウム質焼結体からなる場合であれば、次のようにして製作することができる。すなわち、酸化アルミニウムおよび酸化ケイ素等の原料粉末に適当な有機バインダおよび有機溶剤を添加混合して作製したスラリーをドクターブレード法やリップコータ法等のシート成形技術でシート状に成形することによってセラミックグリーンシートを作製して、その後、セラミックグリーンシートを切断加工や打ち抜き加工によって適当な形状および寸法としこれを約1300〜1500℃の温度で焼成することによって製作することができる。
絶縁基板1は、例えば外形が30cm角の四角形状や8角形形状の平板状であり、厚みが2mm程度である。絶縁基板1は、例えば上面が、電気チェックを行なう電子部品用ウエハの各端子に電気的な接続を行うためのプローブを実装するための部位として使用される。電子部品としては、ICやLSI等の半導体集積回路素子およびLED(発光ダイオード)やPD(フォトダイオード),CCD(電荷結合素子)等の光半導体素子を含む半導体素子,弾性表面波素子や水晶振動子等の圧電素子,容量素子,抵抗器,半導体基板の表面に微小な電子機械機構が形成されてなるマイクロマシン(いわゆるMEMS素子)等の種々の電子部品が挙げられる。電子部品用ウエハは、このような電子部品が複数個、母基板に縦横の並びに配列されたものであり、例えば、シリコン等の半導体基板に複数の半導体集積回路素子が配列形成されたものが挙げられる。
また、絶縁基板1は、例えば下面が、プリント回路基板等の外部電気回路基板(図示せず)に対向して搭載(電子装置の外部電気回路基板に対する実装、または電子部品に対して電気的なチェックを施すための一時的な載置)される。
また、絶縁基板1の上面および下面には、それぞれ配線導体2が薄膜法で形成されている。絶縁基板1の上面の配線導体2は、例えば電子部品と電気的に接続されて、この電子部品に対する信号の送受や、電子部品に対する電気的なチェックを行なうためのプローブを接続するプローブ用端子3と接続している。絶縁基板1の下面の配線導体2は、例えば外部電気回路(図示せず)に配線基板を電気的に接続するための接続端子として機能する。
絶縁基板1の上下面の配線導体2は、絶縁基板1を厚み方向に貫通する貫通孔1a内に金属材料が充填されてなる充填タイプの貫通導体5を介して互いに電気的に接続されている。充填タイプの貫通導体5は、例えば、タングステン(W),モリブデン(Mo),モリブデン−マンガン(Mo−Mn)合金,銅または銀等の金属材料によって形成されている。
このような充填タイプの貫通導体5は、例えば、絶縁基板1となるセラミックグリーンシートに機械的な孔あけ加工等の方法で貫通孔1aを形成するとともに、タングステンやモリブデン(Mo)等の金属粉末と適当な樹脂バインダおよび溶剤とを混練することにより作製した導体ペーストを貫通孔1a内に充填しておき、セラミックグリーンシートと同時焼成して形成すればよい。
すなわち、このような配線基板において、例えば、絶縁基板1の上面のプローブ用端子3に電子部品用ウエハの電気検査を行なうためのプローブ(図示せず)が接続され、下面の配線導体2が回路基板等の外部電気回路基板に接続される。そして、絶縁基板1の上面のプローブ用端子3,配線導体2,貫通導体4および絶縁基板1の下面の配線導体2を介して、電子部品用ウエハが外部電気回路と電気的に接続され、信号の送受や、電子部品に対する電気的なチェック等が行なわれる。なお、電子部品に対する電気的なチェックは、例えば半導体集積回路素子の集積回路が正常に作動するか否かの検査である。すなわち、電子部品用ウエハに形成された多数の半導体集積回路素子(図示せず)に対して、個片に切断する前に一括して検査を行なうために、例えば図1に示したような配線基板が、電子部品用ウエハと同じ程度の大きさの配線基板に配列形成されたものが使用される。この配線基板(多数個配列された配線基板)は、いわゆるプローブカードとして使用することができる。
なお、この実施の形態の例では、絶縁基板1の下面の配線導体4を外部電気回路と接続する例について説明しているが、絶縁基板1の上面のみに配線導体を形成し、この上面の配線導体を外部電気回路等に接続するようにしてもよい。
配線導体2およびプローブ用端子3を構成する薄膜導体層2aは、例えば、銅や銀,パラジウム,金,白金,アルミニウム,クロム,ニッケル,コバルト,チタン,タングステン,モリブデン,マンガン等の金属材料またはこれらの金属材料の合金材料からなる。
このような金属材料は、スパッタリング法や蒸着法等の薄膜法で絶縁基板1の上面および下面に被着させることができる。
具体的には、まず絶縁基板1の表面の全面に、クロムやモリブデン,チタン等からなる第1薄膜層(図示せず)と、その上に被着された銅等の第2薄膜層(図示せず)とを蒸着法やスパッタリング法等によって形成し、その後、フォトリソグラフィ法を用いて配線導体2やプローブ用端子3や接続端子5となる部分を覆うようにレジストパターン(図示せず)を形成した後、レジストパターンで覆われていない余分な第1および第2薄膜層をケミカルエッチング法やドライエッチング法等で除去し、その後、レジストパターンを除去する方法で、配線導体2およびプローブ用端子3の薄膜導体層2a,3aを形成することができる。第1薄膜層の厚みは、例えば0.1〜0.5μm程度であり、第2薄膜層の厚みは、例えば1〜5μm程度である。
配線導体2を構成する電解めっき層2bは、配線導体2の抵抗を低くするためのものであり、例えば、銅や銀,金等の低抵抗の金属材料からなる。
このような金属材料は、電解めっき法によって、配線導体2の薄膜導体層2aの表面に被着させることができる。また、電解めっき層2bは、めっき時の電流密度および時間の調整によって、例えば8〜10μm程度以上(数十μm程度等)に比較的厚く被着させることが容易である。また、いわゆるめっき広がり等の不具合が、無電解めっき法に比べて発生しにくく、生産性等も良好である。
具体的には、まず、薄膜導体層2aのうちプローブ用端子3となる部分を覆うようにめっき用のレジストパターン(図示せず)を形成した後、銅や金等の低抵抗の金属を電解めっき法で薄膜導体層2aの表面に被着させる。その後、レジストパターンを剥離すれば、配線導体2の電解めっき層2bを形成することができる。レジストパターンとしては樹脂フィルム等を用いることができる。
電解めっき層2bの厚みは、配線導体2の抵抗を低く抑えるとともに、めっき層内の内部応力により電解めっき層2bの剥がれを抑制すること等を考慮して、例えば8〜50μm程度にすればよい。例えば電解めっき層2bの最低厚みを8μとして電解めっきを行った場合には、8μ〜30μm程度の範囲で電解めっき層2bの厚みばらつきが発生する。
なお、電解めっき法による銅めっき層(電解めっき層2b)の被着は、例えば、硫酸銅系等の電解銅めっき液中で薄膜配線導体2aにめっき用の引き出し線(図示せず)等を介してめっき用の電流を所定時間供給すれば、行なうことができる。
配線導体2およびプローブ用端子3を構成する表面めっき層2c,3bは、ニッケルやコバルト,パラジウム,金等の耐食性やはんだの濡れ性等が良好な金属材料からなる。
このような金属材料は、電解めっき法によって、配線導体2の薄膜導体層2aの表面に被着させることができる。
具体的には、まず、上記のようにレジストパターンを剥離した後に配線基板をニッケル(硫酸ニッケル系等)および金(シアン化金系等)の電解めっき液に順次浸漬し、液中で上記の引き出し線を介してめっき用の電流を供給すれば、配線導体2の電解めっき層2bおよびプローブ用端子3の薄膜導体層2aの表面に表面めっき層2c,3bを被着させることができる。これらの表面めっき層2c,3bは、厚さ1μm〜5μm程度のニッケルめっき層および厚さ0.1μm〜3μm程度の金めっき層を順次形成するとよい。
以上の例では、配線導体2およびプローブ用端子3において、それぞれの薄膜導体層2a,3aおよび表面めっき層2c,3bは、同じ金属材料からなり、同じ程度の厚みで形成されている。そして、電解めっき層2bの分、配線導体2の抵抗が低く抑えられ、低抵抗で電子部品用ウエハと外部電気回路とが電気的に接続される。
このようなプローブ用端子3は、図1(a)に示す例のように、電子部品用ウエハに形成されている各電子部品素子の端子に対応する様に配線基板の上面の中央部もしくはほぼ全面に形成されており、接続端子5は外部電気回路を介して、電子部品素子の電気的な特性を測定し判定するためのテスターに接続されているので、接続端子5は、配線基板の下面の外周部に形成されている場合が多く、プローブ用端子3は、プローブを高密度に形成しやすいように例えば正方形や長方形に形成されており、接続端子5は正方形や円形のパターンで形成されている。
以上のように、本発明の配線基板は、例えば、電子部品用ウエハと外部電気回路とを低抵抗で接続することが可能なプローブカードに適した配線基板となる。
ここで、本発明の配線基板における効果を、具体例を挙げて説明する。
絶縁基板1は、酸化アルミニウム質焼結体からなる30cm角のものを用い、その表面にプローブ用端子3(長さが1mmで幅が0.2mmの帯状パターン)を140×140個(合計19600個)の並びに配列した。それぞれのプローブ用端子3には幅が約0.2mmの配線導体2が接しており、それぞれの配線導体2の長さは約10mm程度とした。
配線導体2は、順次スパッタリング法で絶縁基板1の上面に被着されたチタンおよび銅からなる合計の厚みが約3μmになるように設定した薄膜導体層2aと、電解めっき法で薄膜導体層3bの表面に被着された厚みが約12〜36μmになるように設定した銅めっき層からなる電解めっき層2bと、電解めっき層2bの表面に被着された、ニッケルめっき層および金めっき層からなる合計の厚みが約4μmになるように設定した表面めっき層2cとにより形成した。上記の各厚みの設定は、スパッタリングの電圧および時間、またはめっきの電流および時間により行なった。
プローブ用端子3は、順次スパッタリング法で絶縁基板1の上面に被着されたチタンおよび銅からなる合計の厚みが約3μmになるように設定した薄膜導体層3aと、電解めっき法で薄膜導体層3bの表面に順次被着されたニッケルめっき層および金めっき層からなる合計の厚みが約4μmになるように設定した表面めっき層3bとにより形成した。
プローブは、以下のようにして作製し、配線基板に取り付けた。まず、シリコン板の1面にエッチングにより配線基板のプローブ用端子3に合わせたピッチで複数のプローブピンの雌型を形成し、雌型を形成した面にめっき法によりニッケルから成る金属を被着させるとともに雌型をニッケルで埋め込み、埋め込まれたニッケル以外のシリコン板上のニッケルをエッチング等の加工を施すことにより除去して、ニッケル製プローブピンが埋設されたシリコン板を作製する。このシリコン板に埋設されたニッケル製プローブピンを配線基板のプローブ用端子3に金錫はんだで接合した。そして、シリコン板を水酸化カリウム水溶液で除去することによって、本発明の配線基板を用いたプローブカードとした。
また、比較例の配線基板(図示せず)として、プローブ用端子を配線導体と同様に、絶縁基板の上面に順次被着された、薄膜導体層,電解めっき層および表面めっき層からなる配線基板を、プローブ端子の部分以外は上記本発明の配線基板の具体例と同様として準備した。比較例の配線基板にも同様にしてプローブを取り付けて比較例の配線基板を用いたプローブカードとした。
これらの本発明の具体例の配線基板を用いたプローブカードおよび比較例の配線基板を用いたプローブカードによって、電子部品用ウエハである半導体集積回路素子のシリコンウエハの各電極にプローブを介して接続する試験を行ない、プローブが正常にシリコンウエハの各電極に接続されるか否かを試験した。接続の良否は、導通チェッカーを用いて判定した。
その結果、本発明の具体例の配線基板では全てのシリコンウエハの各電極に正常に、かつ容易にプローブを接続させることができたのに対し、比較例の配線基板では97個のプローブで接続不良が発生した。
なお、プローブ用端子3の厚み(高さ)を蛍光X線で実測したところ、その高さは約6〜10μmの範囲であり、プローブの先端位置の高さばらつきは約10μmとばらつきが低く抑えられていた。また、比較例の配線基板においてプローブ用端子の厚み(高さ)は10〜39μmであり、プローブの先端位置の高さばらつきは約35μmとプローブ用端子のばらつきが大きくなった分大きくばらついていた。
また、配線導体2のプローブ端子3に接しているのと反対側の端とプローブ端子3との間の電気抵抗を100箇所測定したところ、本発明の具体例の配線基板では算術平均で約0.1Ωであったのに対し、比較例の配線基板でも約0.1Ωであり、両者に大きな差は生じていなかった。すなわち、プローブ用端子3が電解めっき層(図示せず)を有していなくても、上記のように配線基板としての低抵抗化が可能であることが確認された。
以上のように、本発明の配線基板によれば、プローブ用端子3の高さのばらつきを効果的に抑制することができるとともに、配線導体2における抵抗を低く抑えることができることが確認できた。
また、本発明の配線基板は、図1(a)、(c)、図2(b)に示す例のように、絶縁基板1の下面にも配線導体2が形成されているとともに、絶縁基板1の上下面の配線導体2同士が絶縁基板1を厚み方向に貫通する貫通孔1aの内側面に被着された貫通導体4を介して互いに電気的に接続されており、貫通導体4が、貫通孔1aの内側面から順に被着された薄膜導体層4a,電解めっき層4bおよび表面めっき層4cからなる場合には、以下のような効果がある。
すなわち、この場合には、貫通導体4の抵抗および絶縁基板1の下面の配線導体2の抵抗も絶縁基板1の上面の配線導体2の抵抗と同様に低く抑えて、上下の配線導体2間を低抵抗で接続することができる。そのため、例えば絶縁基板1の上面に電子部品を搭載して電子部品の電極をプローブ用端子にプローブを介して接続するとともに、絶縁基板1の下面の配線導体2を外部電気回路と電気的に接続するような場合でも、電子部品と外部電気回路との間を低抵抗で電気的に接続することができる。
また、貫通孔1aが細長くなって貫通孔1aの内側面にスパッタリング等による薄膜導体層4aを切れ目なく被着させることが難しくなっても、電解めっき層4cによって上下の配線導体2間の導通を低抵抗で確保することができる。
また、貫通孔が貫通導体で充填されず、貫通孔の内側面にのみ貫通導体が被着されていることで、貫通導体の膨張する余地が貫通孔内にあるため、貫通導体と絶縁基板との熱膨張率の差に応じて絶縁基板と貫通導体との間で大きな熱応力が生じるようなことは効果的に抑制される。したがって、絶縁基板に高密度に貫通孔を形成しても、絶縁基板に割れやクラックが発生しない高信頼性の配線基板となる。
なお、絶縁基板1を厚み方向に貫通する貫通孔1aは、例えば直径が約100〜700μm程度の円形状である。また、円形状に限らず、楕円形状や多角形状等でも構わない。このような貫通孔1aは、例えば前述したように、セラミックグリーンシートに機械的な孔あけ加工を施すことによって形成することができる。
また、貫通孔1aは、セラミックグリーンシートではなく、焼成後の絶縁基板1にレーザ光を用いた加工やサンドブラスト等の方法で孔あけ加工を施して形成するようにしてもよい。この場合には、絶縁基板1における貫通孔1aおよび貫通導体4の位置精度を高くすることができる。
また、電解めっき層4bとしてタングステンやモリブデンに比べると電気抵抗(低効率)が約30%程度である銅や金等の低抵抗の導体を使用できるので、タングステンやモリブデン等の高融点金属材料で同時焼成による充填タイプの貫通導体5を形成する場合に比べて、低抵抗化の上でも有利である。例えば、貫通孔1aの内側面の貫通導体4の電解めっき層4bの厚みが円形状の貫通孔の内径の20%よりも厚ければ、貫通導体4の断面積は貫通孔1aの断面積の30%を超える。したがって、充填タイプの貫通導体5に比べて貫通導体4の断面積が小さいとしても、低抵抗化を図ることができる。
なお、図1(c)および図2(b)に示した断面構造を持つ、本発明の配線基板の実施の形態の他の例の配線基板は、貫通導体4(充填タイプの貫通導体5)以外の部分は、前述した図1(b)および図2(a)の断面構造を持つ、本発明の配線基板の実施の形態の一例の配線基板と同様の材料を用い、同様の方法で製作することができる。
1・・・絶縁基板
1a・・貫通孔
2・・・配線導体
2a・・薄膜層
2b・・電解めっき層
2c・・表面めっき層
3・・・プローブ用端子
3a・・薄膜層
3b・・表面めっき層
4・・・貫通導体
4a・・薄膜層
4b・・電解めっき層
4c・・表面めっき層
5・・・充填タイプの貫通導体

Claims (2)

  1. 絶縁基板の上面に配線導体および該配線導体に接したプローブ用端子が形成された配線基板であって、前記配線導体が、前記絶縁基板の主面から順に被着された薄膜導体層,電解めっき層および表面めっき層からなり、前記プローブ用端子が、前記絶縁基板の主面から順に被着された薄膜導体層および表面めっき層からなることを特徴とする配線基板。
  2. 前記絶縁基板の下面にも配線導体が形成されているとともに、前記絶縁基板の上下面の前記配線導体同士が前記絶縁基板を厚み方向に貫通する貫通孔の内側面に被着された貫通導体を介して互いに電気的に接続されており、前記貫通導体が、前記貫通孔の内側面から順に被着された薄膜導体層,電解めっき層および表面めっき層からなることを特徴とする請求項1記載の配線基板。

JP2009269523A 2009-11-27 2009-11-27 配線基板 Expired - Fee Related JP5334815B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009269523A JP5334815B2 (ja) 2009-11-27 2009-11-27 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009269523A JP5334815B2 (ja) 2009-11-27 2009-11-27 配線基板

Publications (2)

Publication Number Publication Date
JP2011114174A true JP2011114174A (ja) 2011-06-09
JP5334815B2 JP5334815B2 (ja) 2013-11-06

Family

ID=44236278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009269523A Expired - Fee Related JP5334815B2 (ja) 2009-11-27 2009-11-27 配線基板

Country Status (1)

Country Link
JP (1) JP5334815B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015037131A (ja) * 2013-08-14 2015-02-23 日本特殊陶業株式会社 配線基板および半導体モジュール
CN110036699A (zh) * 2016-12-07 2019-07-19 凸版印刷株式会社 芯基板、多层配线基板、半导体封装体、半导体组件、覆铜基板、及芯基板的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS554956A (en) * 1978-06-28 1980-01-14 Oki Electric Ind Co Ltd Method of manufacturing printed circuit board
JPH09260430A (ja) * 1996-03-21 1997-10-03 Nitto Denko Corp プローブの製造方法およびそれに用いられる回路基板
JP2008042028A (ja) * 2006-08-08 2008-02-21 Advantest Corp 配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS554956A (en) * 1978-06-28 1980-01-14 Oki Electric Ind Co Ltd Method of manufacturing printed circuit board
JPH09260430A (ja) * 1996-03-21 1997-10-03 Nitto Denko Corp プローブの製造方法およびそれに用いられる回路基板
JP2008042028A (ja) * 2006-08-08 2008-02-21 Advantest Corp 配線基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015037131A (ja) * 2013-08-14 2015-02-23 日本特殊陶業株式会社 配線基板および半導体モジュール
CN110036699A (zh) * 2016-12-07 2019-07-19 凸版印刷株式会社 芯基板、多层配线基板、半导体封装体、半导体组件、覆铜基板、及芯基板的制造方法

Also Published As

Publication number Publication date
JP5334815B2 (ja) 2013-11-06

Similar Documents

Publication Publication Date Title
KR101121644B1 (ko) 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법
JP2009074823A (ja) 電子部品検査装置用配線基板およびその製造方法
JP2008283131A (ja) 多層配線板およびその製造方法並びにプローブ装置
JP5566271B2 (ja) 配線基板およびその製造方法
JP5334815B2 (ja) 配線基板
JP2012222328A (ja) 配線基板およびその製造方法
JP5848901B2 (ja) 配線基板
US20130162280A1 (en) Probe card and method of manufacturing the same
JP2011155043A (ja) 配線基板
JP2006275579A (ja) 検査基板および検査装置
KR20120076266A (ko) 프로브 카드용 세라믹 기판 및 그 제조방법
JP2011049341A (ja) 配線基板およびその製造方法
JP2011205010A (ja) 配線基板およびその製造方法
JP2006292726A (ja) 検査基板
JP4741624B2 (ja) 配線基板
JP2004317162A (ja) プローブカード、プローブピン及びその製造方法
JP4616230B2 (ja) Ic検査装置用基板
JP2011071371A (ja) 配線基板およびその製造方法
JP6301595B2 (ja) 配線基板、多層配線基板の製造方法
KR100979500B1 (ko) 프로브카드용 기판
JP2013224880A (ja) 電気的接続部材及び電気的接続部材の製造方法
JP5700761B2 (ja) 電気的接続装置
JP2018031659A (ja) 回路装置
JP5601993B2 (ja) 配線基板
KR101018097B1 (ko) 프로브 기판 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130730

R150 Certificate of patent or registration of utility model

Ref document number: 5334815

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees