KR100964832B1 - 배선 기판 상에 배선을 형성하는 배선 형성 시스템 및배선 형성 방법 - Google Patents

배선 기판 상에 배선을 형성하는 배선 형성 시스템 및배선 형성 방법 Download PDF

Info

Publication number
KR100964832B1
KR100964832B1 KR1020030033581A KR20030033581A KR100964832B1 KR 100964832 B1 KR100964832 B1 KR 100964832B1 KR 1020030033581 A KR1020030033581 A KR 1020030033581A KR 20030033581 A KR20030033581 A KR 20030033581A KR 100964832 B1 KR100964832 B1 KR 100964832B1
Authority
KR
South Korea
Prior art keywords
data
exposure
substrate
verification
unit
Prior art date
Application number
KR1020030033581A
Other languages
English (en)
Other versions
KR20030091808A (ko
Inventor
아카가와마사토시
세키가와가즈나리
와카바야시신이치
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20030091808A publication Critical patent/KR20030091808A/ko
Application granted granted Critical
Publication of KR100964832B1 publication Critical patent/KR100964832B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013Inkjet printing, e.g. for printing insulating material or resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/162Testing a finished product, e.g. heat cycle testing of solder joints
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0073Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

배선 형성 시스템은, 배선 기판에 관한 설계 데이터에 기초하여 생성된 노광 데이터를 사용하여 노광전 기판을 직접 노광하는 마스크리스 노광 유닛; 마스크리스 노광 유닛에 의해 노광되고 현상된 기판의 노광 데이터 및 화상 데이터를 사용하여, 현상 후에 기판을 테스트하는 현상후 검사 유닛; 현상된 기판을 에칭하는 에칭 유닛; 및 설계 데이터와 에칭 유닛에 의해 에칭된 기판의 화상 데이터에 기초하여 생성된 에칭 검사 데이터를 사용하여, 에칭된 기판 상에 형성된 에칭 패턴을 테스트하는 에칭후 검사 유닛을 포함한다.
Figure R1020030033581
배선 형성 시스템, 마스크리스 노광 유닛, 현상후 검사 유닛, 에칭후 검사 유닛, 리사이징 룰 생성 유닛

Description

배선 기판 상에 배선을 형성하는 배선 형성 시스템 및 배선 형성 방법{WIRING FORMING SYSTEM AND WIRING FORMING METHOD FOR FORMING WIRING ON WIRING BOARD}
도 1은 본 발명의 제1 태양에 따른 배선 기판 상에 배선을 형성하는 배선 형성 방법의 플로우차트.
도 2는 본 발명의 제1 태양에 따른 배선 형성 시스템을 나타내는 개략적인 블럭도.
도 3은 도 2에 나타낸 본 발명의 제1 태양에 따른 배선 형성 시스템의 변형을 나타내는 개략적인 블럭도.
도 4는 본 발명의 제2 태양에 따른 배선 기판 상에 배선을 형성하는 배선 형성 방법의 플로우차트.
도 5는 본 발명의 제2 태양에 따른 배선 형성 시스템을 나타내는 개략적인 블럭도.
도 6은 도 5에 나타낸 본 발명의 제2 태양에 따른 배선 형성 시스템의 변형을 나타내는 개략적인 블럭도.
도 7은 본 발명의 제1 실시예에 따른 배선 형성 시스템을 나타내는 시스템 블럭도(그 1).
도 8은 본 발명의 제1 실시예에 따른 배선 형성 시스템을 나타내는 시스템 블럭도(그 2).
도 9는 본 발명의 제1 실시예에 따른 배선 형성 시스템을 나타내는 시스템 블럭도(그 3).
도 10은 본 발명의 제1 실시예에 따른 배선 형성 시스템을 나타내는 시스템 블럭도(그 4).
도 11은 본 발명의 제1 실시예에 따른 배선 형성 시스템을 나타내는 시스템 블럭도(그 5).
도 12는 본 발명의 제1 실시예에 따른 배선 형성 시스템을 나타내는 시스템 블럭도(그 6).
도 13은 본 발명에 따른 배선 형성 시스템에 의해 생성된 에칭후(post-etching) 기판을 개략적으로 나타내는 도면.
도 14 및 도 15는 본 발명의 제1 실시예에 따른 배선 형성 시스템과 종래예의 비교를 설명하는 도면.
도 16은 본 발명의 제1 실시예의 제1 변형예에 따른 배선 형성 시스템을 나타내는 시스템 블럭도(그 1).
도 17은 본 발명의 제1 실시예의 제1 변형예에 따른 배선 형성 시스템을 나타내는 시스템 블럭도(그 2).
도 18은 본 발명의 제1 실시예의 제1 변형예에 따른 배선 형성 시스템을 나타내는 시스템 블럭도(그 3).
도 19는 본 발명의 제1 실시예의 제2 변형예에 따른 배선 형성 시스템을 나타내는 시스템 블럭도(그 1).
도 20은 본 발명의 제1 실시예의 제2 변형예에 따른 배선 형성 시스템을 나타내는 시스템 블럭도(그 2).
도 21은 본 발명의 제1 실시예의 제2 변형예에 따른 배선 형성 시스템을 나타내는 시스템 블럭도(그 3).
도 22는 본 발명의 제2 실시예에 따른 배선 형성 시스템을 나타내는 시스템 블럭도(그 1).
도 23은 본 발명의 제2 실시예에 따른 배선 형성 시스템을 나타내는 시스템 블럭도(그 2).
도 24는 본 발명의 제2 실시예에 따른 배선 형성 시스템을 나타내는 시스템 블럭도(그 3).
도 25는 본 발명의 제2 실시예에 따른 배선 형성 시스템을 나타내는 시스템 블럭도(그 4).
도 26은 본 발명의 제2 실시예에 따른 배선 형성 시스템을 나타내는 시스템 블럭도(그 5).
도 27은 본 발명의 제2 실시예의 제1 변형예에 따른 배선 형성 시스템을 나타내는 시스템 블럭도(그 1).
도 28은 본 발명의 제2 실시예의 제1 변형예에 따른 배선 형성 시스템을 나타내는 시스템 블럭도(그 2).
도 29는 본 발명의 제2 실시예의 제1 변형예에 따른 배선 형성 시스템을 나타내는 시스템 블럭도(그 3).
도 30은 본 발명의 제2 실시예의 제2 변형예에 따른 배선 형성 시스템을 나타내는 시스템 블럭도(그 1).
도 31은 본 발명의 제2 실시예의 제2 변형예에 따른 배선 형성 시스템을 나타내는 시스템 블럭도(그 2).
도 32는 본 발명의 제2 실시예의 제2 변형예에 따른 배선 형성 시스템을 나타내는 시스템 블럭도(그 3).
도 33은 종래 기술의 배선 형성 프로세스를 나타내는 플로우차트.
도 34는 왜곡된 기판을 예시하는 평면도.
도 35 및 도 36은 왜곡된 기판에 대하여 노광을 행한 경우를 개략적으로 설명하는 도면으로, 도 35는 왜곡이 없는 이상적인 상태에서 노광된 노광후(post-exposure) 기판을 나타내고, 도 36은 왜곡된 상태에서 노광된 노광후 기판을 나타내는 도면.
*도면의 주요부분에 대한 부호의 설명*
1, 501 : 배선 형성 시스템
11 : 마스크리스 노광 유닛
12 : 현상후(post-developement) 검사 유닛
13 : 에칭 유닛
14 : 에칭후 검사 유닛
15, 515 : 리사이징 룰(resizing rule) 생성 유닛
16, 516 : 동적 루팅 룰(dynamic routing rule) 데이터 생성 유닛
17, 517 : 스케일링 보정값 생성 유닛
18, 41, 518, 541 : 래스터(raster) 이미지 프로세서
19, 70, 519, 570 : 검증용 래스터 이미지 프로세서
20 : 노광 데이터 검증 유닛
21 : 에칭 검사 데이터 검증 유닛
511 : 잉크젯 패터닝 유닛
512 : 패터닝후(post-patternig) 검사 유닛
520 : 묘화 데이터 검증 유닛
본 발명은 반도체 패키지 또는 다른 타입의 기판을 포함하는 배선 기판 상에 배선을 형성하는 배선 형성 시스템 및 배선 형성 방법에 관한 것이다.
배선 기판 상에 형성되는 배선 패턴이 보다 미세화되고 복잡화되는 경향에 따라, 고정밀도의 배선 형성 기술이 요구되고 있다.
또한, 각종 부품의 소형화 및 고성능화는 배선 기판의 다층화를 촉진한다. 다층 기판은 복수의 기판을 적층하여 구성된다. 특히, 최근에는 일반적으로 빌드업(buildup) 기술로서 알려진 기술이 공통으로 사용되고 있고, 이 기술에서는, 다 층 기판의 중앙 기판으로서 글래스 클로스를 포함하는 견고한 층을 형성하고, 그 위에 얇은 절연층을 순차 적층하고, 또한 그 위에 미세 배선을 형성하고, 재차 얇은 절연층을 마찬가지로 적층하는 프로세스를 반복하여, 다층 기판의 제조를 완료한다.
이러한 다층 기판에서는, 각 층의 표면 상에 형성된 배선 이외에, 적층된 각층의 배선 패턴을 상호접속하는 비어(via)가 형성되어, 다층 기판의 배선 형성에는 특히 고정밀도가 요구된다.
일반적으로, 배선 기판의 배선은 배선 패턴을 규정하는 설계 데이터에 기초하여 기판을 노광하고, 현상함으로써 원하는 패턴을 기판 상에 인쇄하고, 원하지 않는 부분을 에칭하여 다층 배선 상에 형성된다.
도 33은 종래의 배선 형성 프로세스를 나타내는 플로우차트이다.
통상, 반도체 패키지 등의 배선 기판의 제조 프로세스에서는, 단일의 큰 사이즈의 기판 상에, 복수의 패키지 또는 배선 기판이 되는 배선을 형성하고, 이어서 큰 사이즈의 기판을 개개의 단위 패키지 또는 단위 배선 기판으로 절단한다.
우선, 단계 S901에서, 단위 배선 기판용 회로 배선을 CAD로 설계하여, 회로 설계 데이터를 생성한다. 즉, 회로 설계 데이터란, 1 단위의 회로 설계 정보를 포함하는 데이터이다. 배선 기판 상에 형성될 배선 패턴은 도전성 부분(일반적으로 「라인」이라 칭함)과, 도체 간의 영역(일반적으로 「스페이스」라 칭함)으로 이루어진다.
다음에, 단계 S902에서, 각 단위 배선 기판의 회로 설계 데이터를 큰 사이즈 의 배선 기판 상에 어떻게 배치할 것인지를 설명하는 잡 데크(job deck) 정보 외에 에칭 라인 폭을 고려하여, CAM을 이용하여 기판 레이아웃 설계(조판(imposition) 작업)을 행하여, 기판 설계 데이터를 작성한다.
단계 S902에서 작성된 기판 설계 데이터를 기초로, 단계 S903에서 포토마스크를 작성한다. 보다 구체적으로, 라인 또는 스페이스의 어느 것을 기판 상에 노출시키는 부분 또는 노출시키지 않는 부분으로서 선택하여, 노출시키지 않는 부분은 마스크한다.
단계 S904에서, 포토마스크를 통하여 레지스트층을 노광한다. 본 명세서에서는, 이렇게 노광된 기판을 "노광후 기판"이라 칭한다.
통상, 기판을 노광하는 프로세스에서는, 물리적 및 화학적 파라미터가 노광 프로세스에 크게 영향을 주므로, 기판 설계 데이터와 정확히 매칭하는 노광후 기판을 항상 얻을 수는 없다. 도 34는 왜곡된 기판을 예시하는 평면도이다. 기판의 주위 온도나 기판에 걸리는 기계적 스트레스 등에 의해 기판(200) 그 자체에 왜곡이나 신축 등이 발생한다.
도 35 및 도 36은 왜곡된 기판에 대하여 노광을 행한 경우를 개략적으로 설명하는 도면으로, 도 35는 왜곡이 없는 이상적인 상태에서 노광된 노광후 기판(201)을 나타내고, 도 36은 왜곡된 상태에서 노광된 노광후 기판(202)을 나타내는 도면이다.
도 35에 나타낸 왜곡이 없는 이상적인 기판(201)에 대하여, 기판 설계 데이터에 충실하게 노광하면, 패턴(250)을 각 지정된 영역에 형성할 수 있다. 한편, 도 36에 나타낸 바와 같이 왜곡된 상태의 기판(202)에 대하여, 기판 설계 데이터에 충실하게 노광하면, 패턴(250)은 지정된 영역에는 형성되지 않고 전이된다. 따라서, 배선 기판 상에 배선을 형성할 때, 기판의 신축을 미리 고려해야 한다. 통상의 배선 형성 프로세스에서는, 노광후 기판 상의 노광 패턴과 기판 설계 데이터 간의 전이량을 계산하고, 기판 설계 데이터를 보정하기 위한 데이터("스케일링 보정값"이라 칭함)를 작성한다. 이 스케일링 보정값을, 단계 S902의 CAM 공정으로 피드백하여, 기판 설계 데이터를 스케일링 보정한다. 그리고, 보정된 기판 설계 데이터를 이용하여 마스크를 재제작하고, 노광을 행한다. 이 프로세스를 수차례 반복함으로써, 노광 처리 중에 발생할 수 있는 기판의 신축 및 왜곡에 대응하는 설계 데이터를 찾아낸다.
기판의 신축 및 왜곡을 고려하여 작성된 설계 데이터를 이용하여 노광함으로써, 원하는 노광후 기판을 성공적으로 얻을 수 있을 때, 계속하여 단계 S905에서, 이 노광후 기판을 현상하고, 레지스트층의 불필요한 부분을 제거하여, 레지스트 패턴을 형성한다. 서브트랙티브 프로세스(subtractive process)의 경우, 형성할 배선 패턴의 형상에 레지스트 패턴을 남긴다. 세미어디티브 프로세스(semiadditive process)의 경우, 형성할 배선 패턴의 형상에, 하지 도체층이 노출되는 방식으로 레지스트 패턴을 형성한다.
다음에, 단계 S906에서, 이렇게 현상된 노광후 기판을 에칭한다. 본 명세서에서는, 에칭이 완료된 기판을 「에칭후 기판」이라고 칭한다. 서브트랙티브 프로세스의 경우, 레지스트 패턴으로부터 노출하는 도체층을 에칭에 의해 제거하고, 이 어서 레지스트 패턴을 제거하여, 배선을 형성한다. 세미어디티브 프로세스의 경우, 도금(구리 도금)에 의해, 레지스트 패턴을 통하여 노출된 도체층 부분 상에 배선을 형성하는 금속을 퇴적시켜, 도체층 상에 배선이 되는 금속 패턴을 형성한다. 그리고, 레지스트 패턴을 제거하고, 배선을 형성하는 금속 패턴을 통하여 노출되는 도체층 부분을 에칭하여, 배선 형성을 완료한다.
에칭 처리도 노광 처리와 같이 물리적 또는 화학적 파라미터에 의해 크게 영향을 받아, 항상 기판 설계 데이터대로 충실하게 에칭을 행할 수 없다. 예를 들면, 기판 설계 데이터에 비하여, 에칭이 전이되거나, 에칭 라인이 매우 굵거나 얇게 형성될 수 있다. 이러한 에칭에 관한 에러를, 본 명세서에서는 "에칭 에러"라 칭한다.
종래예에서는 에칭 에러를 없애기 위하여, 에칭후 기판 상의 에칭 패턴과 기판 설계 데이터 간의 전이량을 계산하고, 기판 설계 데이터를 보정하기 위한 데이터("에칭 보정값"이라 칭함)를 작성하고 있다. 이 에칭 보정값을, 단계 S902의 CAM 공정으로 피드백하여, 기판 설계 데이터를 에칭 보정한다. 그 후, 이렇게 보정된 기판 설계 데이터를 이용하여, 단계 S903∼S906을 거쳐서 에칭후 기판을 얻는다. 이 프로세스를 반복함으로써, 에칭 에러를 최소로 하는 기판 설계 데이터를 얻을 수 있다. 그 후, 이렇게 얻어진 최적의 기판 설계 데이터를 이용하여, 원하는 배선이 형성된 복수의 단위 배선 기판을 갖는 배선 기판을 양산한다.
상술한 바와 같이, 종래의 배선 형성 프로세스에서는, 노광 처리 중에 발생 할 수 있는 기판의 왜곡 및 신축에 대하여는 스케일링 보정을 행하고, 에칭 처리 시에 발생하는 에칭 에러에 대하여는 에칭 보정을 행함으로써, 기판 설계 데이터를 필요에 따라 보정하고, 시행착오를 통하여 최적의 기판 설계 데이터를 찾아내고, 이렇게 얻어진 기판 설계 데이터를 이용하여 배선 기판을 양산한다.
상술한 바와 같이, 노광 처리 중에 발생할 수 있는 기판의 왜곡 및 신축을 고려한 기판 설계 데이터를 얻기 위하여, 마스크 작성, 노광, 그리고 노광후 기판의 테스트로 이루어진 일련의 스케일링 보정 프로세스를 수차례 반복해야 하기 때문에, 종래 기술의 프로세스는 시간이 많이 걸린다. 또한, 종래 기술의 프로세스는 무용의 기판을 생성하는 프로세스를 포함하기 때문에 비경제적이다.
또한, 도 34 내지 도 36을 참조하여 설명한 바와 같이, 기판의 왜곡 및 신축에 적합한 기판 설계 데이터를 생성하도록 보정을 가하고 있지만, 이 보정은 현재 생산되는 시험 기판에 대하여 고유한 것이며, 말하자면 "고정" 보정값이다. 따라서, 완전히 다른 새로운 기판의 시험 생산에는, 이전에 사용된 스케일링 보정은 대략의 경향을 얻는데는 어느 정도 유용할 수 있지만, 새로운 기판에 대하여는 완전히 새로운 스케일링 보정을 적용해야 하므로, 비합리적이다.
에칭 에러에 대한 에칭 보정에 관하여도 상기 스케일링 보정과 마찬가지이고, 즉 에칭이 완전히 종료된 후, 에칭에 이용한 기판 설계 데이터가 과연 적절했던 것인지의 여부를 판단하는 것은 비합리적이며 비경제적이다.
또한, 포토마스크를 이용하는 노광은 기판의 양산 시는 물론, 시험 생산 시에도 포토마스크 작성에 비용이 든다. 특히, 완성된 기판이 설계 데이터와 매치되 지 않는 경우, 기판의 시험 생산 중에 스케일링 보정을 행함으로써 기판에 특별히 형성된 마스크도 불량으로 되어 폐기되어, 비경제적이다.
또한, 종래 기술의 배선 형성 시스템에서는, 배선 형성 공정 중의 기판은 노광 후 및 에칭 후에만 테스트될 수 있고, 예를 들면 노광후 기판을 현상한 후에는 테스트될 수 없고, 따라서 배선 형성의 정밀도 향상에 아직 개선의 여지가 있다.
또한, 종래 기술의 배선 형성 시스템에서는, 다층 기판의 경우, 복수의 층을 정렬하는 것이 어려울 뿐만 아니라, 적층된 각층의 배선 상태를 파악하고 층간의 배선을 형성하는 것도 어렵다. 따라서, 배선의 미세화가 예상되는 미래에는 문제점을 남긴다.
본 발명의 목적은, 상기한 문제점을 감안하여, 배선의 설계, 검사 및 형성을 용이하게 고속으로 행할 수 있고, 배선 형성 및 배선 설계에 필요한 비용을 저감할 수 있으며, 배선의 미세화에 대응할 수 있고, 설계 변경에도 유연하게 대응할 수 있는 고정밀도의 배선 형성 시스템을 제공하는 것에 있다.
상기 목적을 달성하기 위하여, 본 발명의 제1 태양에 따르면, 배선 기판 상에 배선을 형성하는 배선 형성 방법으로서, 노광전 기판의 마스크리스 노광에 사용되는 설계 데이터를 이용하여, 포토마스크를 이용하지 않고서 노광되고 현상된 기판을 테스트하는 현상후 검사 단계; 및 상기 설계 데이터를 이용하여, 상기 현상된 기판을 에칭하여 형성된 에칭된 기판을 테스트하는 에칭후 검사 단계를 포함한다.
또한, 본 발명의 제2 태양에 따르면, 배선 기판 상에 배선을 형성하는 배선 형성 방법으로서, 묘화전 기판 상에 잉크젯으로 배선 패턴을 형성하는데 사용되는 설계 데이터를 이용하여, 잉크젯 기술에 의해 기판 상에 형성된 배선 패턴을 테스트하는 패터닝후(post-patternig) 검사 단계를 포함한다.
우선, 본 발명의 제1 태양에 관하여 이하에서 설명한다.
도 1은 본 발명의 제1 태양에 따른 배선 기판의 배선을 형성하는 배선 형성 방법의 플로우차트이다.
본 발명의 제1 태양에 따른 배선 형성 방법은, 배선 기판에 관한 설계 데이터에 기초하여 생성된 노광 데이터를 이용하여 노광전 기판을 직접 노광하는 마스크리스 노광 단계 SlOl; 노광 데이터와, 마스크리스 노광 단계 SlOl에서 노광되고 현상된 기판의 화상 데이터를 이용하여, 현상 후에 기판을 테스트하는 현상후 검사 단계 SlO2; 현상된 기판을 에칭하는 에칭 단계 SlO3; 및 설계 데이터에 기초하여 생성된 에칭 검사 데이터와, 에칭 단계에서 에칭된 기판의 화상 데이터를 이용하여, 에칭된 기판에 형성된 에칭 패턴을 테스트하는 에칭후 검사 단계 SlO4를 포함한다.
본 발명의 제1 태양에 따른 배선 형성 방법은, 설계 데이터를 생성하는 설계 데이터 생성 단계 SlOO을 더 포함하는 것이 바람직하다.
또한, 설계 데이터와 에칭된 기판의 화상 데이터에 기초하여, 원하는 결과를 갖는 에칭된 기판을 얻기 위한 최적의 설계 데이터를 추정하고, 최적의 설계 데이터를 얻기 위하여 현재의 설계 데이터를 어떻게 보정해야 할 것인지를 나타내는 리사이징 룰(resizing rule)을 생성하는 리사이징 룰 생성 단계 SlO5를 더 포함하는 것이 바람직하다.
도 2는 본 발명의 제1 태양에 따른 배선 형성 시스템을 나타내는 개략적인 블럭도이다.
본 발명에 따른 배선 형성 시스템(1)은, 배선 기판에 관한 설계 데이터에 기초하여 생성된 노광 데이터를 이용하여 노광전 기판을 직접 노광하는 마스크리스 노광 유닛(11); 노광 데이터와, 마스크리스 노광 유닛(11)에 의해 노광되고 현상된 기판의 화상 데이터를 이용하여, 현상 후에 기판을 테스트하는 현상후 검사 유닛(12); 현상된 기판을 에칭하는 에칭 유닛(13); 및 설계 데이터에 기초하여 생성된 에칭 검사 데이터와, 에칭 유닛(13)에 의해 에칭된 기판의 화상 데이터를 이용하여, 에칭된 기판 상에 형성된 에칭 패턴을 테스트하는 에칭후 검사 유닛(14)을 포함한다.
본 발명의 제1 태양에 따른 배선 형성 시스템은, 설계 데이터를 생성하는 설계 데이터 생성 유닛(10)을 더 포함하는 것이 바람직하다.
또한, 배선 형성 시스템은, 설계 데이터와 에칭된 기판의 화상 데이터에 기초하여, 원하는 결과를 갖는 에칭된 기판을 얻기 위하여 최적의 설계 데이터를 추정하고, 최적의 설계 데이터를 얻기 위하여 현재 사용된 설계 데이터를 어떻게 보정해야 할 것인지를 나타내는 리사이징 룰을 생성하는 리사이징 룰 생성 유닛(15)을 더 포함하는 것이 바람직하다.
또한, 단위 배선 기판에 탑재되어야 할 각 부품의 에칭된 기판 상의 위치와 설계 데이터에 기초하여, 배선을 어떻게 변화시켜야만 원하는 결선 패턴을 달성할 수 있는지를 나타내는 동적 루팅 룰 데이터를 생성하는 동적 루팅 룰 데이터 생성 유닛(16)을 더 포함하는 것이 바람직하다.
마스크리스 노광 유닛(11)은, 현상된 기판의 노광전 기판에 관한 신축을 계측하고, 측정된 신축에 기초하여 노광 데이터의 위치 및 형상을 보정하기 위한 스케일링 보정값을 생성하는 스케일링 보정값 생성 유닛(17)을 포함한다.
배선 형성 시스템(1)은, 설계 데이터, 설계 데이터를 리사이징 룰에 따라서 보정하여 생성된 리사이즈된 설계 데이터, 동적 루팅 룰 데이터, 및 스케일링 보정값 등을 입력으로 하는 래스터 이미지 프로세서(18)를 더 포함하고, 래스터 이미지 프로세서(18)에 보존된 각종 데이터를 이용하여, 마스크리스 노광, 현상후 검사, 및 에칭후 검사가 실행된다.
도 3은 도 2에 나타낸 본 발명의 제1 태양에 따른 배선 형성 시스템의 변형을 나타내는 개략적인 블럭도이다.
이 변형에서는, 본 발명의 제1 태양의 배선 형성 시스템에서 실행된 현상후 검사 및 에칭후 검사의 정확성을 검증하기 위하여, 도 2에 나타낸 각종 유닛 이외에, 래스터 이미지 프로세서(18)의 알고리즘과는 다른 알고리즘에 기초하여 검증용 노광 데이터 및/또는 검증용 에칭 검사 데이터를 생성하는 검증용 래스터 이미지 프로세서(19)와, 설계 데이터에 기초하여 생성된 노광 데이터의 정확성을 검증하는 노광 데이터 검증 유닛(20)과, 설계 데이터에 기초하여 생성된 에칭 검사 데이터의 정확성을 검증하는 에칭 검사 데이터 검증 유닛(21)을 더 포함한다. 여기서, 노광 데이터 검증 유닛(20) 또는 에칭 검사 데이터 검증 유닛(21) 중 어느 하나의 검증 유닛만이 설치될 수도 있다.
다음에, 본 발명의 제2 태양에 관하여 설명한다.
도 4는 본 발명의 제2 태양에 따른 배선 기판 상에 배선을 형성하는 배선 형성 방법을 나타내는 플로우차트이다.
본 발명의 제2 태양에 따른 배선 형성 방법은, 배선 기판에 관한 설계 데이터에 기초하여 생성된 묘화 데이터를 이용하여 묘화전 기판에 잉크젯으로 배선 패턴을 형성하는 잉크젯 패터닝 단계 S1001; 및 설계 데이터와, 잉크젯 패터닝 단계 S1001에서 배선 패턴이 형성된 패터닝후 기판의 화상 데이터를 이용하여, 기판 상에 잉크젯에 의해 형성된 배선 패턴을 테스트하는 패터닝후 검사 단계 S1002를 포함한다.
본 발명의 제2 태양에 따른 배선 형성 방법은, 설계 데이터를 생성하는 설계 데이터 생성 단계 S1000을 더 포함하는 것이 바람직하다.
또한, 배선 형성 방법은, 패터닝후 기판의 화상 데이터와 설계 데이터에 기초하여, 원하는 결과를 갖는 패터닝후 기판을 얻기 위한 최적의 설계 데이터를 추정하고, 최적의 설계 데이터를 얻기 위하여 현재 사용된 설계 데이터를 어떻게 보정해야 할 것인지를 나타내는 리사이징 룰을 생성하는 리사이징 룰 생성 단계 S1003을 더 포함하는 것이 바람직하다.
도 5는 본 발명의 제2 태양에 따른 배선 형성 시스템을 나타내는 개략적인 블럭도이다.
본 발명에 따른 배선 형성 시스템(501)은, 배선 기판에 관한 설계 데이터에 기초하여 생성된 묘화 데이터를 이용하여 묘화전 기판 상에 잉크젯으로 배선 패턴을 형성하는 잉크젯 패터닝 유닛(511); 및 설계 데이터와, 잉크젯 패터닝 유닛(511)에 의해 배선 패턴이 형성된 패터닝후 기판의 화상 데이터를 이용하여, 기판 상에 잉크젯으로 형성된 배선 패턴을 테스트하는 패터닝후 검사 유닛(512)을 포함한다.
본 발명의 제2 태양에 따른 배선 형성 시스템(501)은, 설계 데이터를 생성하는 설계 데이터 생성 유닛(510)을 더 포함하는 것이 바람직하다.
또한, 배선 형성 시스템은, 설계 데이터와 패터닝후 기판의 화상 데이터에 기초하여, 원하는 결과를 갖는 패터닝후 기판을 얻기 위한 최적의 설계 데이터를 추정하고, 최적의 설계 데이터를 얻기 위하여 현재 사용된 설계 데이터를 어떻게 보정해야 할 것인지를 나타내는 리사이징 룰을 생성하는 리사이징 룰 생성 유닛(515)을 더 포함하는 것이 바람직하다.
또한, 배선 형성 시스템은, 단위 배선 기판 상에 탑재 또는 형성되어야 할 각 전자 부품의 패터닝후 기판 상의 위치와 설계 데이터에 기초하여, 배선을 어떻게 변화시켜야만 원하는 결선 패턴을 달성할 수 있는지를 나타내는 동적 루팅 룰 데이터를 생성하는 동적 루팅 룰 데이터 생성 유닛(516)을 더 포함하는 것이 바람직하다.
잉크젯 패터닝 유닛(511)은, 패터닝후 기판의 패터닝전 기판에 대한 신축을 계측하고, 계측된 신축 상태에 기초하여 묘화 데이터의 위치 및 형상을 보정하기 위한 스케일링 보정값을 생성하는 스케일링 보정값 생성 유닛(517)을 포함한다.
배선 형성 시스템(501)은, 설계 데이터, 설계 데이터를 리사이징 룰에 따라 보정하여 생성된 리사이즈된 설계 데이터, 동적 루팅 룰 데이터, 및 스케일링 보정값 등을 입력으로 하는 래스터 이미지 프로세서(518)를 더 포함하고, 래스터 이미지 프로세서(518)에 보존된 각종 데이터를 이용하여, 잉크젯 패터닝 처리 및 패터닝후 검사가 실행된다.
도 6은 도 5에 나타낸 본 발명의 제2 태양에 따른 배선 형성 시스템의 변형을 나타내는 개략적인 블럭도이다.
이 변형에서는, 본 발명의 제2 태양의 배선 형성 시스템에서의 패터닝후 검사의 정확성을 검증하기 위하여, 도 5에 나타낸 각종 유닛 이외에, 묘화 데이터를 생성하는 래스터 이미지 프로세서(518)의 알고리즘과는 다른 알고리즘에 기초하여 묘화 데이터를 생성하여 이것을 검증용 묘화 데이터로서 출력하는 검증용 래스터 이미지 프로세서(519); 및 묘화 데이터와 검증용 묘화 데이터를 이용하여 묘화 데이터의 정확성을 검증하는 묘화 데이터 검증 유닛(520)을 포함한다.
본 발명에 따르면, 고정밀도의 배선 설계, 검사 및 형성을 용이하게 고속으로 행할 수 있어, 본 발명은 장래에 예상되는 배선의 초미세화의 요구에 충분히 대응할 수 있다. 또한, 포토마스크를 사용하지 않으므로 배선 형성 및 배선 설계에 필요한 비용이 저감되고, 또한 스케일링 보정 중에 불필요한 기판을 폐기할 필요가 없으므로, 자원을 절약할 수 있다. 또한, 스케일링 보정 및 루팅이 동적으로 실행되므로, 설계 변경에도 유연하게 대응할 수 있다.
우선, 본 발명의 제1 실시예에 따른 배선 형성 시스템에 관하여 설명한다.
도 7 ∼ 도 12는 본 발명의 제1 실시예에 따른 배선 형성 시스템의 시스템 블럭도이다.
일반적으로, 반도체 패키지 등의 배선 기판의 배선 형성 시스템에서는, 단일의 큰 사이즈의 기판 상에 복수의 패키지를 설계하고, 기판 전체에 걸쳐 배선을 동시에 형성하고; 배선을 형성한 후에 기판을 절단하고, 원하는 배선이 형성된 개개의 패키지 또는 단위 배선 기판을 동시에 얻는다.
이하, 본 발명의 제1 실시예로서, 전자 부품(IC) 패키지의 배선 형성 시스템 에 관하여 설명하지만, 본 발명의 제1 실시예는 반도체 패키지 이외에, 일반적인 배선 기판의 제조에도 적용할 수 있다.
우선, 도 7에서, 단위 배선 기판 레이아웃 CAD 블럭(31)은 반도체 패키지 또는 배선 기판 상의 단위 배선 기판의 전기적 특성의 시뮬레이션과 루팅을 실행한다. 이렇게 생성된 설계 데이터를 표준 Gerber 포맷(32)으로 출력한다. 이 설계 데이터는 배선 형성 시스템의 주요한 입력 데이터이다.
전자 부품(IC) 패키지는 단위 배선 기판에 IC칩을 탑재하는데 사용된다. IC 칩을 탑재하는 위치에 형성될 패드의 레이아웃 정보는 도 7의 ULSI 레이아웃 CAD 블럭(33)에서 생성된다. 이렇게 생성된 설계 데이터를 IC 레이아웃 설계에서 일반적으로 사용되는 GDS2 스트림 포맷(34)으로 출력한다.
CAM 블럭(35)은 Gerber 포맷(32) 및 GDS2 스트림 포맷(34)을 그 입력으로 하고, 에칭에 의한 배선 치수의 변화를 보정하는 에칭 보정을 실행하기 위하여, 후술하는 리사이징 룰 데이터베이스(67)로부터 리사이징 룰을 수신하고, 가변 리사이징(이하, "리사이징" 이라 칭함)을 실행한다. 이에 따라, 상기한 설계 데이터를 에칭 룰에 따라서 보정한 "리사이즈된 설계 데이터"가 얻어진다. 리사이징(즉, 에칭 보정)의 상세에 관하여는 후술한다.
또한, CAM 블럭(35)은 "각 단위 배선 기판에 관한 데이터를 큰 사이즈의 배선 기판 상에 어떻게 배치해야 할 것인지"를 규정하는, 일반적으로 "조판"이라 알려진 작업을 행하여 잡 데크 정보에 관한 데이터를 편집한다. 앞서 설명한 바와 같이, 종래의 배선 형성 시스템에서는, 단일의 큰 사이즈의 배선 기판의 노광이 완료된 때에 생기는 단위 배선 기판 자체의 전이나 단위 배선 기판 내의 배선의 미소한 전이 등을 가정하여 조판 작업(스케일링 보정에 대응)을 행하였지만, 이에 반해 본 발명에서 행하는 조판 작업은, 단지 개개의 단위 배선 기판을 배선 기판 상에 몇행 및 몇열로 배열할 것인지를 결정하는 것만이 필요하므로 간단하다.
또한, CAM 블럭(35)은 얼라인먼트 정보 등과 같은 부가 정보에 관한 데이터도 편집한다.
이와 같이 본 발명의 제1 실시예에서는, 리사이즈되지 않은 설계 데이터, 리사이즈된 설계 데이터, 잡 데크 정보 데이터, 및 부가 정보 데이터가 배선 형성 시스템(1)의 입력 데이터로서 통합된다. 여기서, 상술한 바와 같이, 설계 데이터는 큰 사이즈의 배선 기판 상에 형성될 복수의 단위 배선 기판의 미리 정해진 배선 정보와, 각 단위 배선 기판 상에 탑재될 전자 부품(IC)의 미리 정해진 패드 레이아웃 정보를 포함한다. 이들 데이터는 입력 데이터베이스(GXG)(36)에 통합된 형태로 보존된다. 단위 배선 기판 상에, 상기한 IC칩 등의 전자 부품과 함께, 커패시터 등 의 수동 부품을 탑재하는 경우에는, 결선 데이터(Schematic Data)도 입력 데이터베이스(36)에 보존된다.
본 발명에서 이용된 마스크리스 노광 유닛(50)(도 9 참조)은 노광되기 전의 기판, 즉 노광전 기판의 기판 표면 상의 지정된 영역을 노광하기 위해 할당되어, 병렬로 노광을 행하는 하나 이상의 노광 헤드(즉, 노광 엔진)를 포함한다. 각 노광 헤드가, 할당된 영역의 노광을 병렬로 실행함으로써, 종래의 노광 유닛에 비하여 고속화될 수 있다. 마스크리스 노광 유닛으로서는, DMD(Digital Micromirror Device) 또는 전자 빔 노광 장치 등이 있다.
이러한 복수의 노광 헤드를 갖는 마스크리스 노광 유닛을 위해, 입력 데이터베이스(36)는 각 데이터를 지정된 각 노광 헤드마다 할당할 수 있도록 공간적으로 분할하여 각각의 상기 리스트된 데이터를 보존한다.
래스터 이미지 프로세서(41)는 마스크리스 노광 유닛의 노광 헤드마다 할당되고, 각각이 병렬로 노광 동작하는 데이터 처리 시스템이다. 본 명세서에서는, 도시를 간략화하기 위하여, 도 8에는 1개의 래스터 이미지 프로세서(RIP #1)만을 나타내고 있지만, 실제로는 적어도 노광 헤드의 수만큼 다수의 래스터 이미지 프로세서가 있다.
각 래스터 이미지 프로세서(41)는 마스크리스 노광 유닛의 동작에 동기하여, 노광 헤드에 할당된 설계 데이터 및 리사이즈된 설계 데이터, 후술하는 스케일링 보정값, 및 후술하는 동적 루팅 룰 데이터를 판독하는 판독 유닛을 포함한다.
래스터 이미지 프로세서(41)는 후술하는 오토스케일링 데이터(52)(즉, 스케 일링 보정값) 및 후술하는 동적 루팅 룰 데이터(66)를 이용하여, 리사이즈된 설계 데이터의 도형 데이터(graphic data)를 변형(distortion)시키고, 도형 데이터의 위치를 변위(dislocation)시켜, 노광전 기판 표면 상의 지정된 노광 영역의 노광 데이터를 생성한다. 노광 데이터는 리사이즈된 도형 데이터와, 변위 및 변형의 보상에 사용되는 데이터(이후, "바이어스 데이터"라 칭함)를 쌍으로 하여 생성된다. 이 데이터는 도형의 윤곽을 추출하는 벡터 데이터 포맷을 갖고 있고, 즉 기하학적인 정보를 포함한다. 벡터 데이터 포맷을 이용함으로써, 데이터량을 삭감하고, 프로세서의 처리 속도를 높일 수 있다. 마스크리스 노광 유닛은 노광 데이터에 기초하여 노광전 기판을 직접 노광한다.
여기서, 오토스케일링 데이터(52)는 노광(즉, 묘화)해야 할 도형 데이터의 위치 및 형상을 미묘하게 보정하기 위한 데이터이고, 이 데이터를 생성하는 방법은 후술한다. 한편, 동적 루팅 룰 데이터는 각 부품이 탑재되는 에칭된 기판, 즉 에칭 후 기판과 부품이 정상적으로 탑재되어야 하는 위치 간의 변위에 관한 정보와 설계 데이터에 기초하여, 배선을 어떻게 변화시켜야만 원하는 결선 패턴을 달성할 수 있는지를 추정하는 데이터이고, 이 데이터를 생성하는 방법도 후술한다.
래스터 이미지 프로세서(41)에 의해 생성된 노광 데이터, 즉 리사이즈된 데이터쌍은 내부 기억 장치(42)에 기억되고, 또한 차후 공정에서 사용하기 위하여 중간 포맷 파일(43)에 기억된다. 이 내부 기억 장치(42) 및 중간 포맷 파일(43)은 개개의 래스터 이미지 프로세서마다 제공되지만, 본 명세서에서는 도면을 간략화하기 위하여, 래스터 이미지 프로세서(41)와 마찬가지로, 1개만을 나타낸다.
래스터 이미지 프로세서(41)에서는, 상기한 바이어스 데이터를 이용하여 도형 데이터의 변형 및 변위가 리사이즈되지 않은 데이터, 즉 원(raw) 설계 데이터에 대하여도 인가된다. 이 변위 및 변형이 인가된 리사이즈되지 않은 데이터는 에칭후 검사에서 에칭 검사 데이터로서 이용되고, 그 상세에 관하여는 후술한다.
상기한 노광 데이터와 마찬가지로, 에칭 검사 데이터는 리사이즈되지 않은 원 도형 데이터와, 변위 및 변형의 보상에 사용되는 바이어스 데이터를 쌍으로 하여 생성된다. 이 데이터는 도형의 윤곽을 추출하는 벡터 데이터 포맷을 갖고 있고, 즉 기하학적인 정보를 포함한다.
래스터 이미지 프로세서(41)에 의해 생성된 에칭 검사 데이터는 내부 기억 장치(44)에 기억되고, 또한 차후 공정에서 사용하기 위하여 중간 포맷 파일(45)에 기억된다. 이 내부 기억 장치(44) 및 중간 포맷 파일(45)은 개개의 래스터 이미지 프로세서마다 제공되지만, 본 명세서에서는 도면을 간략화하기 위하여, 래스터 이미지 프로세서와 마찬가지로, 1개만을 나타낸다.
도 8의 비트맵 생성기(46)는 내부 기억 장치(42)에 저장된 노광 데이터를 판독하고, 벡터 데이터 포맷 형식이었던 데이터를 필요에 따라 비트맵 데이터(47)로 변환한다. 이 비트맵 데이터(47)는 상기한 리사이즈된 도형 데이터 및 바이어스 된 데이터이다.
도 8의 비트맵 데이터(47)는 도 9의 마스크리스 노광 유닛(50)의 각 노광 헤드 구동 시스템인 드라이버(51)로 보내져, 직접 노광(53)이 실행된다. 본 발명의 제1 실시예에서 사용되는 마스크리스 노광 유닛(50)은 노광 중의 기판의 신축 및 왜곡 등의 상태를 계측하는 기능을 갖는다. 이 기능은 기판의 화상을 캡처링하여 얻어진 데이터가 기준 데이터와 어느 만큼 다른 것인지를 산출하고, 기판의 신축이나 왜곡 등의 정보로서 검출하는 것이다. 본 실시예에서는, 이렇게 얻어진 신축이나 왜곡 등의 상태에 관한 정보로부터, 노광(즉, 묘화)해야 할 도형 데이터의 위치 및 형상을 미묘하게 보정하는 것을 목적으로 하는 오토스케일링 데이터(52)를 생성한다. 오토스케일링 데이터(52)는 도 8의 래스터 이미지 프로세서(41)로 보내진다.
광학적 검사 장치(55)는 노광후 기판의 패턴을 카메라로 판독하고, 패턴의 비트맵 데이터(56)를 작성한다.
벡터라이저(57)는 비트맵 데이터(56)를 판독하고, 도형의 윤곽을 추출하여 벡터 데이터 포맷으로 변환한다. 변환된 데이터는 중간 포맷 파일(58)에 기억된다.
도 12의 도형 데이터 비교 유닛(81)은 노광 데이터와 현상후 기판의 화상 데이터를 이용하여 현상된 기판을 검사하는 현상후 검사 유닛을 구성한다.
도형 데이터 비교 유닛(81)은 현상후 검사 룰 데이터베이스(87)로부터 현상후 검사를 위한 현상후 검사 룰을 판독한다. 그리고, 이 현상후 검사 룰에 기초하여 스위칭 유닛(80)의 a를 경유하여 수신된 도 9의 중간 포맷 파일(58)의 데이터, 즉 현상후 기판의 화상 데이터와, 도 8의 중간 포맷 파일(43)의 데이터, 즉 노광 데이터를 비교한다.
여기서, 상술한 바와 같이, 설계 데이터를 처리하여 작성된 노광 데이터는, 마스크리스 노광을 실행할 때에 실제로 사용된 데이터이므로, 노광 및 현상된 기판의 화상 데이터는 이상적으로 일치해야 한다.
그러나, 노광 처리 중에 물리적 또는 화학적 요인에 의해 기판에 왜곡이나 신축이 발생할 수 있고, 또는 이물질이 혼입될 수도 있다. 따라서, 실제로는 노광 데이터와 현상된 기판의 화상 데이터 간에는 차이가 발생될 수 있다. 상술한 바와 같이, 마스크리스 노광 유닛(50)은 현재 노광 중인 기판의 신축이나 왜곡 등의 상태를 계측하는 기능을 갖고 있으므로, 이 신축이나 왜곡 등의 상태에 관한 정보로부터 오토스케일링 데이터(52)를 생성하고, 래스터 이미지 프로세서(41)로 피드백하여, 노광 데이터의 스케일링 보정에 반영할 수 있다. 따라서, 종래예에 비하여 정밀도가 크게 개선되고, 노광 데이터의 보정 프로세스에 필요한 시간 및 비용도 상당히 저감된다.
또한, 상술한 바와 같이, 중간 포맷 파일(43)의 데이터는 벡터 데이터 포맷 구조를 갖고, 중간 포맷 파일(58)은 벡터라이저(57)에서 벡터 데이터 포맷 구조를 갖는 데이터로 미리 변환되어 있다. 벡터 데이터 포맷은 도형의 윤곽을 추출한 기하학적인 정보 내용을 갖는 데이터이므로, 비트맵 형식의 도형 데이터에 비하여 데이터량이 매우 적다. 또한, 중간 포맷 파일(43)은 검출된 차이와 설계 패턴 간의 위치 관계를 고속으로 검색하기 위한 데이터 구조를 포함한다. 따라서, 도형 데이터 비교 유닛(81)은 고속으로 비교 처리가 가능하여, 계산 처리 장치로의 부담도 경감된다.
현상된 기판의 화상 데이터와 노광 데이터 간에서 정보 내용에 기하학적 차 이가 있는 경우, 이 차이가 허용할 수 있는 것인지의 여부를 판독된 현상후 검사 룰에 기초하여 판단한다. 허용할 수 없으면 에러로서 보고한다.
예를 들면, 노광 처리 중에 어떠한 이물질이 혼입하여 패턴 간에 부착되었을 경우, 그것은 차이로서 검출된다. 그러나, 차이의 크기가 충분히 작거나, 또는 비교적 크지만, 근방의 패턴과의 사이에 충분한 공간이 있으면, 제조 프로세스 상 차이가 허용 가능한 경우가 있다. 현상후 검사 룰 데이터베이스(87)에는 이러한 검사를 위한 판단 룰이 보존되어 있다.
허용할 수 없는 에러가 도형 데이터 비교 유닛(81)에서 검출되었을 경우, 제1 검사 결과 표시 유닛(82)은 이 검출 결과를 표시한다. 제1 검사 결과 표시 유닛(82)은 프린터 또는 디스플레이 모니터 등으로부터, 문자 정보의 출력이나 화상에 의한 출력 표시로 유저에게 보고하여도 좋고, 또는 검출 결과를 데이터베이스에 저장하여도 좋다.
또한, 상술한 바와 같은 현상후 검사에서 에러를 갖는다고 판정된 현상후 기판은 기판 표면 상의 감광제(포토레지스트)를 제거하고, 다시 노광을 행하면 좋다. 이에 따라 에러를 갖는 기판이 후 공정에 통과할 일도 없으므로 배선 형성 시스템의 정밀도가 높아지고, 또한 기판을 재이용하므로 자원도 절약된다.
현상후 검사에서 합격이라고 판정된 현상후 기판은 도 10의 에칭 유닛(60)으로 보내져, 종래와 같은 방법으로 에칭된다.
에칭 유닛(60)에서 에칭된 에칭후 기판은 광학적 검사 장치(61)로 보내진다.
광학적 검사 장치(61)는 에칭후 기판의 배선 패턴을 카메라로 판독하고, 패 턴의 비트맵 데이터(62)를 작성한다.
벡터라이저(63)는 비트맵 데이터(62)를 판독하고, 도형의 윤곽을 추출하여 벡터 데이터 포맷으로 변환한다. 변환된 데이터는 에칭후 기판의 벡터 형식의 화상 데이터로서 중간 포맷 파일(64)에 저장된다.
중간 포맷 파일(64)에 기억된 에칭후 기판의 화상 데이터는 에칭후 검사를 받을 수 있다.
도 12의 도형 데이터 비교 유닛(84)은 에칭 검사 데이터와 에칭후 기판의 화상 데이터를 이용하여 에칭후 기판을 검사하는 에칭후 검사 유닛을 구성한다.
이 도형 데이터 비교 유닛(84)은 우선 에칭후 검사 룰 데이터베이스(88)로부터 에칭후 검사를 위한 에칭후 검사 룰을 판독한다. 그리고, 이 에칭후 검사 룰에 기초하여, 스위칭 유닛(83)의 a를 경유하여 수신된 도 10의 중간 포맷 파일(64)의 데이터, 즉 에칭후 기판의 화상 데이터와, 도 8의 중간 포맷 파일(45)의 데이터, 즉 에칭 검사 데이터를 비교한다.
여기서, 에칭 검사 데이터는 상술한 바와 같이 설계 데이터를 가공하여 작성되어 있다. 즉, 도 8의 래스터 이미지 프로세서(41)에서, 리사이즈되지 않은 데이터, 즉 원 설계 데이터에 대하여 바이어스 데이터에 의해 변형 및 변위가 인가되고, 이 데이터와, 변위 및 변형의 보상에 사용된 바이어스 데이터를 쌍으로 하는 에칭 검사 데이터로서 중간 포맷 파일(45)에 기억되어 있다. 또한, 이 데이터는 도형의 윤곽이 추출된 벡터 데이터 포맷을 갖고 있다.
중간 포맷 파일(45)을 에칭후 검사에서의 비교를 위해 사용하는 이유는 다음 과 같다.
상술한 바와 같이, CAM 블럭(35)에서는, Gerber 포맷(32) 및 GDS2 스트림 포맷(34)을 입력으로 하여, 에칭에 의한 배선의 치수 변화를 보정하는 리사이징(에칭 보정)을 실행하고 있다. 이 리사이징이 정확히 행해지면, 에칭후 기판의 화상 데이터는 리사이즈되지 않은 데이터인 에칭 검사 데이터와 아주 유사하게 된다. 그러나, 리사이징은 기판의 신축 및 왜곡에 무관하고, 에칭후 검사를 행할 때, 기판의 신축 및 왜곡을 고려해야 한다.
도 13은 본 발명에 따른 배선 형성 시스템에 의해 생성된 에칭후 기판을 개략적으로 나타내는 도면이다.
본 발명에서는, 리사이징 룰, 오토스케일링 및 동적 루팅 룰 등을 이용하여 설계 데이터를 보정하여 생성된 노광 데이터를 노광, 현상 및 에칭 공정에서 사용하고 있으므로, 에칭후 기판(203)이 왜곡된 경우에도, 각 단위 배선 기판에 할당된 영역으로부터 전이되지 않고서 배선 패턴이 형성된다. 그러나, 광학적 검사 장치(61)를 이용하여 기판 표면 전체를 촬상하여 생성된 이러한 에칭후 기판(203)의 화상 데이터를, 기판의 왜곡을 고려하지 않고서 에칭의 보정을 위한 에칭후 기판(203)을 검사하도록 본래의 레이아웃 설계 데이터와 직접 비교하면, 에칭 자체가 정확히 행해지더라도, 기판의 왜곡 또는 신축 때문에, 기판은 에러를 포함한다고 판정된다. 본 명세서에서는, 이러한 에러를 의사(false) 에러라 칭한다.
상술한 바와 같이, 마스크리스 노광 유닛(50)은 현재 노광 중의 기판의 신축 및 왜곡 등의 상태를 계측하는 기능을 갖고 있으므로, 여기서 계측된 왜곡 및 변형 의 보상에 사용되는 바이어스 데이터를 에칭후 검사에 이용하면, 의사 에러의 검출을 최소한으로 억제할 수 있게 된다.
상기한 이유 때문에, 본 발명에서는, 에칭후 검사에서, 리사이즈되지 않은 도형 데이터와, 변형이나 변위의 보상을 위해 사용되는 바이어스 데이터로 이루어지는 에칭 검사 데이터인 중간 포맷 파일(45)을 이용한다.
상술한 바와 같이, 중간 포맷 파일(45)의 데이터는 벡터 데이터 포맷 구조를 갖고 있고, 또한 중간 포맷 파일(64)도 벡터라이저(63)에서 벡터 데이터 포맷 구조를 갖는 데이터로 이미 변환되어 있다. 또한, 중간 포맷 파일(45)은 검출된 차이와 설계 패턴간의 위치 관계를 고속으로 검색하기 위한 데이터 구조를 포함하고 있다. 따라서, 도형 데이터 비교 유닛(84)은 고속으로 비교 처리가 가능하여, 계산 처리 장치에서의 부담도 경감된다.
에칭후 기판의 화상 데이터와 에칭 검사 데이터간에 차이가 있는 경우, 이 때의 차이가 허용할 수 있는 것일 것인가 아닌가의 여부를, 판독된 에칭후 검사 룰에 기초하여 판단한다. 허용할 수 없다고 판정되면, 에러로서 보고한다.
예를 들면, 에칭 처리 중에 어떠한 이물질이 혼입하여 패턴간에 부착되었을 경우, 그것은 차이로서 검출된다. 그러나, 차이의 크기가 충분히 작거나, 또는 비교적 크지만 근방의 배선 패턴과의 사이에 충분한 간격이 있으면, 그 차이는 제조 프로세스상 허용할 수 있는 것이다. 에칭후 검사 룰 데이터베이스(88)에는 이러한 테스트를 위한 판단 룰이 보존되어 있다.
허용할 수 없는 에러가 도형 데이터 비교 유닛(84)에서 검출되었을 경우, 제 2 검사 결과 표시 유닛(85)은 이 검출 결과를 표시한다. 제 2 검사 결과 표시 유닛(85)은 그 결과를 문자 정보나 화상을 프린터나 디스플레이 모니터 등에 출력하여 유저에게 보고하여도 좋다. 상기한 에칭후 검사에서 에칭후 기판이 에러를 갖는다고 판정되면, 이 기판은 불량품이므로, 양품과 구별되고, 이 결과를 결과 보존 유닛(86)에 저장한다.
상술한 바와 같이, 에칭후 기판의 패턴은 벡터 데이터 형식으로 중간 포맷 파일(64)에 저장된다. 이 중간 포맷 파일(64)에 저장된 데이터는 상기한 에칭후 검사를 받을 수 있을 뿐만아니라, 도 10의 룰 데이터베이스 생성기(65)에도 입력된다.
룰 데이터베이스 생성기(65)에서는, 지정된 단위 배선 기판에 탑재되어야 할 각 부품의 에칭후 기판 상의 위치와 설계 데이터에 기초하여 배선을 어떻게 변화시키면 원하는 결선 상태를 만들 수 있을지를 나타내는 동적 루팅 룰 데이터(66)를 생성한다. 상세하게는, 중간 포맷 파일(64)에 저장되어 있는 에칭후 기판의 화상 데이터와, 입력 데이터베이스(36)에 보존되어 있는 리사이즈되지 않은 데이터를 이용하여 동적 루팅 룰 데이터(66)가 생성된다. 또한, 룰 데이터베이스 생성기(65)는 다층 배선 기판의 배선 형성시에서, 하층의 배선과 위치정합하여 접선하기 위하여 상층의 배선을 어떻게 변화시켜야 하는지를 나타내는 동적 루팅 룰 데이터(66)의 생성에도 사용될 수 있다. 생성된 동적 루팅 룰 데이터(66)는 도 8의 래스터 이미지 프로세서(41)에 보내진다.
상기한 바와 같이, 에칭후 기판의 화상 데이터는 리사이즈되지 않은 데이터 에 매우 가까운 것, 이상적으로는 일치하는 것이 바람직하다.
배선 형성 시스템에 입력되는 여러 가지 데이터와 이들에 작용하는 여러 가지 파라미터를 모델링하고, 그 결과의 에칭후 기판을 예측(시뮬레이션)할 수 있으면, 이상적인 설계 데이터를 추정하는 것이 가능하다.
그러나, 일반적으로 배선 형성 프로세스에서의 노광 및 에칭 프로세스는 화학적 파라미터가 크게 영향을 주고 있으므로, 시스템의 모델링이 매우 곤란하며, 따라서 시뮬레이션에 의한 최적의 설계 데이터의 추정이 곤란하다.
이러한 관점에서, 본실시예에서는 리사이징(에칭 보정)의 최적화를 위하여, 노광 및 에칭에 관련된 파라미터를 모두 고정하고, 원하는 결과를 얻기 위하여 입력 데이터를 어떻게 변형하면 좋을지 라고 하는 역문제를 해결함으로써 최적의 설계 데이터를 얻기 위한 리사이징 룰을 생성하는 리사이징 룰 생성 유닛으로서 룰 데이터베이스 생성기(65)를 더 포함한다.
이 룰 데이터베이스 생성기(65)는 우선 중간 포맷 파일(64)에 저장되어 있는 에칭후 기판의 화상 데이터와 입력 데이터베이스(36)에 보존되어 있는 리사이즈되지 않은 데이터의 복수 비교를 행한다. 이 비교 결과에 기초하여, 원하는 에칭후 기판을 얻는데 최적의 설계 데이터를 얻기 위하여 현재의 설계 데이터를 어떻게 보정해야 할 것인가라고 하는 역문제를 공지의 수학적 방법을 사용하여 풀고, 이렇게 하여 얻어진 해답에 기초하여 설계 데이터에 주어야 할 변형을 룰화하고, 이것을 리사이징 룰(67)로서 저장한다.
리사이징 룰(67)은 본 발명의 배선 형성 시스템에서는 오프라인에서 사용되 어, 도 7의 CAM 블럭(35)에 보내진다. 즉, CAM 블럭(35)에서 리사이징 룰(67)을 사용하여 설계 데이터를 리사이징(에칭 보정)한다.
이상이 본 발명의 제1 실시예에 따른 배선 형성 시스템의 설계 데이터 작성으로부터 에칭후 검사까지의 시스템이다.
계속하여, 본 발명의 제1 실시예에 따른 배선 형성 시스템의 정확성을 검증하는 시스템에 관하여 설명한다.
설계 데이터를 변경할 경우, 또는 완전히 새로운 기판의 배선을 형성할 경우 등에서는 특히, 새롭게 구성한 배선 형성 시스템의 정확성을 검증하는 것이 시스템의 신뢰성을 유지하는 관점에서 바람직하다.
도 11의 검증용 래스터 이미지 프로세서(70)는 도 8의 래스터 이미지 프로세서(41)의 알고리즘과는 완전히 다른 알고리즘을 갖는다. 더 구체적으로는, 상기한 비트맵 데이터 생성기(46)에 상당하는 시스템을 가정한다. 검증용 래스터 이미지 프로세서(70)는 비트맵 데이터의 발생에 대해서는 래스터 이미지 프로세서(41)와 기능적으로는 같지만, 그 동작 알고리즘 및 설치 방법은 완전히 다르다. 본 실시예에서는, 계산 처리 장치의 동일 기능을 다른 알고리즘 및 다른 설치 방법을 사용하여 실현시키고, 완전히 다른 알고리즘을 갖는 계산 처리 장치를 사용하여 작성한 데이터가 서로 일치하고 있는 것인가 아닌가의 여부를 체크함으로써, 본 발명의 배선 형성 시스템에서의 현상 후 검사 및 에칭후 검사의 정확성을 검증한다. 검증용 래스터 이미지 프로세서(70)는 래스터 이미지 프로세서(41)와 같은 입력을 사용하여 노광 데이터 및 에칭 검사 데이터를 생성한다. 이들 데이터를 각각 검증용 노 광 데이터 및 검증용 에칭 검사 데이터로 부른다.
도 7의 입력 데이터베이스(36)에서 공간적으로 분할되어서 보존되어 있던 각 데이터는 도 11의 검증용 래스터 이미지 프로세서(RIP #2)(70)에도 공급된다.
검증용 래스터 이미지 프로세서(70)는 도 7의 입력 데이터베이스(36)에 저장된 리사이즈된 설계 데이터를 판독하고, 이것을 비트맵 데이터로 변환하여, 내부 기억 장치(71)에 기억한다. 이 비트맵 데이터는 또한 벡터라이저(72)에 의해 벡터 데이터 포맷 구조를 갖는 데이터로 변환된다. 이 데이터는 검증용 노광 데이터로서 중간 포맷 파일(73)에 기억된다.
또한, 검증용 래스터 이미지 프로세서(70)는 도 7의 입력 데이터베이스(36)에 저장된 리사이즈되지 않은 설계 데이터를 판독하고, 이것을 비트맵 데이터로 변환하여 내부 기억 장치(74)에 기억한다. 이 비트맵 데이터는 또한 벡터라이저(75)에 의해 벡터 데이터 포맷 구조를 갖는 데이터로 변환된다. 변환된 데이터는 검증용 에칭 검사 데이터로서 중간 포맷 파일(76)에 기억된다.
한편, 도 8의 래스터 이미지 프로세서(41)를 사용하여 이미 설명한 바와 같이 중간 포맷 파일(43) 및 중간 포맷 파일(45)을 작성한다. 상술한 바와 같이, 중간 포맷 파일(43) 내의 데이터는 노광 데이터에, 중간 포맷 파일(45) 내의 데이터는 에칭 검사 데이터에 상당하는 것이며, 이들 데이터는 모두 벡터 데이터 포맷 구조를 갖는다.
본 발명의 배선 형성 시스템의 노광 처리를 검증할 경우, 다음과 같은 노광 데이터 검증 유닛을 기동한다. 우선, 도 12의 스위칭 유닛(80)의 스위치를 "a"로 부터 "b"로 전환한다. 이에 따라, 노광 데이터와 함께 도형 데이터 비교 유닛(81)에 입력되는 데이터가 상기한 현상후 기판의 화상 데이터로부터 검증용 노광 데이터로 전환된다.
도형 데이터 비교 유닛(81)은 도 8의 중간 포맷 파일(43)의 데이터, 즉 노광 데이터와, 스위칭 유닛(80)의 "b"를 경유하여 입력되는 도 11의 중간 포맷 파일(73)의 데이터, 즉 검증용 노광 데이터를 비교한다.
노광 데이터와 검증용 노광 데이터가 서로 일치하는 것으로 판정된 경우는, 배선 형성 시스템의 노광 처리가 신뢰할 수 있는 것임을 의미하고, 이들이 일치하지 않는 것으로 판정된 경우는, 데이터 처리를 포함한 노광 처리에 어떠한 문제가 존재할 수 있음을 의미한다.
본 발명의 제1 실시예의 배선 형성 시스템의 에칭 처리를 검증할 경우, 다음과 같은 에칭 검사 데이터 검증 유닛을 기동한다. 우선, 도 12의 스위칭 유닛(83)의 스위치를 "a"로부터 "b"로 전환한다. 이에 따라, 에칭 검사 데이터와 함께 도형 데이터 비교 유닛(84)에 입력되는 데이터가 상기한 에칭후 기판의 화상 데이터로부터 검증용 에칭 검사 데이터로 전환된다.
도형 데이터 비교 유닛(84)은 도 8의 중간 포맷 파일(45)의 데이터, 즉 에칭 검사 데이터와, 스위칭 유닛(83)의 "b"를 경유하여 입력되는 도 11의 중간 포맷 파일(76)의 데이터, 즉 검증용 에칭 검사 데이터를 비교한다.
에칭 검사 데이터와 검증용 에칭 검사 데이터가 서로 일치하는 것으로 판정된 경우는, 배선 형성 시스템의 에칭 처리가 신뢰할 수 있는 것임을 의미하고, 한 편 이들이 일치하지 않는 것으로 판정된 경우는, 에칭 처리에 어떠한 문제가 존재할 수 있음을 의미한다.
상술한 바와 같이, 본 실시예의 배선 형성 시스템의 정확성을 검증함으로써, 시스템의 신뢰성을 높일 수 있다. 특히, 설계 데이터를 변경했을 경우, 또는 완전히 새로운 기판의 배선을 형성할 경우 등에는, 예를 들면 배선 형성 시스템을 본격적으로 가동시키기 전에 상기한 검증 프로세스를 실행하면, 보다 고정밀도의 배선을 형성할 수 있다. 검증이 행해진 후에는, 각 스위칭 유닛의 스위치들을 현상 후 검사 및 에칭후 검사를 위한 위치로 다시 전환시킨다.
본 실시예에서는, 래스터 이미지 프로세서와 다른 알고리즘을 갖는 검증용 래스터 이미지 프로세서를 사용하여 검증 유닛을 실현시켰지만, 검증용 래스터 이미지 프로세서를 2개 이상 설치해도 좋으며, 이 경우, 검증 프로세스의 수가 증가할수록 이에 따라 검증 프로세스의 신뢰성이 높아진다.
또한, 노광 데이터 검증 유닛 또는 에칭 검사 데이터 검증 유닛 중 어느 하나만 설치해도 좋다.
본 실시예에서는, 스위칭 유닛(80, 83)을 설치함으로써, 현상 후 검사 및 에칭후 검사에 사용되는 도형 데이터 비교 유닛(81, 84)을 노광 데이터 검증 및 에칭 검사 데이터 검증 각각에도 공용할 수 있게 했지만, 노광 데이터 검증 및 에칭 검사 데이터 검증 각각에 전용의 도형 데이터 비교 유닛을 더 설치해도 좋다.
도 14 및 도 15는 본 발명의 제1 실시예에 따른 배선 형성 시스템과 종래예와의 비교를 설명하는 도면이다.
종래예의 배선 형성 시스템에서는, 시작(試作)중인 기판에 대한 스케일링 보정 및 에칭 보정은 고정적인 것이며, 마스크 작성 단계(S903), 노광 단계(S904), 보정/재제작 단계를 여러번 반복하여, 시행 착오한 끝에 최적의 스케일링 보정값 및 에칭 보정값을 결정하고 있었다.
이에 대하여 본 발명의 제1 실시예에 따른 배선 형성 시스템에서는, 설계 데이터를 적당하게 가공하여 보정 정보를 저장함으로써, 동적으로 스케일링 보정이 실행된다.
또한, 종래예에서의 기판 레이아웃 작업(S902)은, 본실시예에서는 간단한 잡 데크(job deck) 파일의 작성으로 대체되므로, 노동력이 경감되고, 설계에 요하는 비용 및 시간이 삭감된다.
또한, 본 발명의 제1 실시예에 따른 배선 형성 시스템에서는, 포토마스크를 사용하지 않는 마스크리스 노광(SlOl)을 사용하므로, 종래예에서 필요로 했었던, 공정 확정을 위한 시작, 노광중의 주기적인 세정, 포토마스크의 제한된 수명에 따른 재작성의 필요가 일체 없어진다.
또한, 본 발명의 제1 실시예에 따른 배선 형성 시스템에서는, 동적으로 루팅이 행해질 수 있으므로, 특히 다층 기판의 배선 형성시에 하층 패턴과의 얼라인먼트가 용이하게 구현된다. 또한, 얼라인먼트를 위한 마진이 감소하므로 배선의 설치 밀도가 증가한다. 그 밖에, 동적 루팅을 활용함으로써, 지금까지 없었던 완전히 새로운 설치 방법이 실현될 가능성이 있다.
또한, 본 발명의 제1 실시예에서는, 현상(S905)의 후에 기판의 검사(SlO2)를 실행할 수 있으므로, 배선 형성 시스템의 신뢰성을 높이는 것이 용이하다. 또한, 이 현상 후 검사(SlO2)에서는 노광 처리에 실제로 이용한 데이터를 사용하여 현상후 기판을 테스트하므로, 의사 에러의 발생을 저감할 수 있다.
마찬가지로, 본 발명의 제1 실시예에서는, 노광 및 에칭중에 발생할 수 있는 여러가지 요인을 고려하여 발생된 데이터를 사용하여 에칭후 검사를 행하므로, 에칭후 검사중에 의사 에러의 발생을 저감할 수 있다.
또한, "역문제의 해결"이라고 알려진 수학적 방법을 사용하여 에칭 보정(리사이징)을 룰화하므로, 숙련된 작업자의 경험에 의지한 시행 착오를 통한 보정 착오가 불필요하게 되어, 작업 효율 및 정밀도를 높일 수 있다.
계속하여, 본 발명의 제1 실시예의 제1 변형예에 관하여 설명한다.
상술한 바와 같이, 본 발명의 제1 실시예에서 사용되는 마스크리스 노광 유닛은, 노광중인 기판의 신축이나 왜곡 등의 상태를 계측하는 기능을 갖고 있다. 이 기능은 기판을 촬상하여 얻어진 데이터가 기준 데이터와 얼마만큼 다를지를 산출하고, 기판의 신축이나 왜곡 등에 관한 정보로서 검출하는 것이다. 전술한 바와 같이, 본 발명의 제1 실시예에서는, 노광중인 기판의 신축이나 왜곡 등의 상태에 관한 정보로부터 노광(즉, 묘화)하기 위해 사용해야 할 도형 데이터의 위치 및 형상을 미묘하게 보정하기 위하여 오토 스케일링 데이터를 생성한다.
노광 전 기판은 마스크리스 노광 유닛 내의 노광용 스테이지 상의 소정의 위치에 배치되어 노광된다. 그러나, 노광 전 기판이 노광용 스테이지 상에 실제로 배치되어 있을 때의, 노광 헤드로부터 본 위치가 노광 전 기판이 본래 배치되어야 할 노광용 스테이지 상의 노광 헤드로부터 본 기준 위치로부터 벗어나 버릴 경우도 있다. 상기한 본 발명의 제1 실시예에서는, 이러한 경우에는, 노광 전 기판이 본래 배치되어야 할 노광용 스테이지 상의 기준 위치와 노광용 스테이지 상에 실제로 배치된 때의 위치와의 전이에 해당하는 오토 스케일링 데이터를 생성하고, 이 오토 스케일링 데이터를 래스터 이미지 프로세서에서의 노광 데이터의 보정을 위해 사용한다.
이에 대하여, 본 발명의 제1 실시예의 제1 변형예에서는, 마스크리스 노광 유닛 내의 노광용 스테이지 자체를 회전 및/또는 이동시킴으로써, 노광 전 기판이 실제로 배치된 노광 헤드에 대한 위치가, 가능한 한 기판이 본래 배치되어야 할 기준 위치에 근접하도록 보정한다. 여기서, 노광 전 기판이 본래 배치되어야 할 노광용 스테이지 상의 기준 위치는 설계 데이터, 노광 데이터, 및 마스크리스 노광 유닛의 기기적 특성 등에 의해 규정된다.
도 16 내지 도 18은 본 발명의 제1 실시예의 제1 변형예에 따른 배선 형성 시스템의 시스템 블럭도이다.
상술한 바와 같이, 마스크리스 노광 유닛은 노광 중인 기판의 신축이나 왜곡 등의 상태를 계측할 수 있는 기능을 갖고 있다. 본 변형예에서는, 도 17의 마스크리스 노광 유닛(50)이 노광 전 기판이 본래 배치되어야 할 노광용 스테이지 상의 기준 위치와 노광 전 기판이 실제로 배치되었을 때의 위치의 차이를 계측한다. 그리고, 이 차이에 기초하여 미스얼라인먼트 데이터(59)를 생성한다. 미스얼라인먼트 데이터(59)는 상기한 차이를, 회전 방향의 차이를 나타내는 각도 δθ, 수평 방 향의 공간적인 차이를 나타내는 거리(δx, δy)를 파라미터로서 포함하는 함수로 나타낸 데이터이다.
본 변형예에서, 마스크리스 노광 유닛은 실제로 노광 전 기판이 배치된 노광용 스테이지를, 상기한 미스얼라인먼트 데이터에 기초하여 기계적으로 이동시키기 위한 기계적 보정 유닛(미도시)을 더 포함하는 것이 바람직하다. 기계적 보정 유닛은 노광용 스테이지를 회전시키거나 수평방향으로 이동시키거나 함으로써, 노광 전 기판의 설치 위치가 기준 위치에 가능한 한 가까워 지도록 위치를 보정한다. 이 기계적 보정 유닛은, 예를 들면 스테핑 모터와 그 구동 회로 등의 공지기술을 사용하여 구성하여도 좋다.
이와 같이, 본 변형예에서는, 오토 스케일링 데이터를 사용하여 노광 데이터를 보정하는 "데이터 처리적 보정"과, 미스얼라인먼트 데이터를 사용하여 노광용 스테이지를 이동시켜 위치를 보정하는 "기계적 보정"의 2종류의 보정이 실현가능하다. 이들 2개의 보정을 조합시켜서 실행하여도 좋고, 어느쪽이든 한쪽의 보정을 단독으로 실행하여도 좋다.
데이터 처리적 보정과 기계적 보정을 조합시켜서 실행하는 경우에는, 기계적 보정에서의 잡을 보충하기 위해 데이터 처리적 보정이 사용될 수 있다. 또한, 노광 데이터에 대하여 비교적 큰 보정을 기계적 보정을 사용하여 실행하고, 나머지 보정을 데이터 처리적 보정을 사용하여 행하여도 좋다. 특히, 노광 데이터에 대하여 실제의 기판에 큰 전이가 있는 경우에는, 데이터 처리적 보정을 단독으로 실행하는 경우에 비해서 처리 시간을 단축시킬 수 있는 효과가 있다.
미스얼라인먼트 데이터(59)는 오토 스케일링 데이터(52)과 함께 도 16의 래스터 이미지 프로세서(41)에 보내진다.
래스터 이미지 프로세서(41)의 상세에 대해서는 이미 제1 실시예에서 설명한 바와 마찬가지이다. 본 변형예에서는, 도 16의 래스터 이미지 프로세서(41) 내의 판독 유닛(미도시)은 마스크리스 노광 유닛의 동작에 동기하여, 상기한 설계 데이터, 리사이즈된 설계 데이터, 오토 스케일링 데이터(52)(스케일링 보정값) 및 동적 루팅 룰 데이터의 판독의 이외에 미스얼라인먼트 데이터의 판독도 실시한다.
래스터 이미지 프로세서(41)는 오토 스케일링 데이터(52), 동적 루팅 룰 데이터(66) 및 미스얼라인먼트 데이터(59)를 사용하여, 리사이즈된 설계 데이터 및 리사이즈되지 않은 설계 데이터의 도형 데이터를 변형시키고 이 도형 데이터의 위치를 변위시켜, 노광 전 기판면 상의 지정된 노광 영역에 대한 노광 데이터를 생성한다. 여기서, 상기한 기계적 보정 유닛에 의한 기계적 보정이 이미 실행되어 있는 경우에는, 래스터 이미지 프로세서(41)는 미스얼라인먼트 데이터(59)는 사용하지 않고 오토 스케일링 데이터(52) 및 동적 루팅 룰 데이터(66)를 사용하여, 리사이즈된 설계 데이터 및 리사이즈되지 않은 설계 데이터의 도형 데이터를 변형시키고, 이 도형 데이터의 위치를 변위시킨다. 한편, 기계적 보정이 실행되지 않은 경우에는, 래스터 이미지 프로세서(41)는 미스얼라인먼트 데이터(59), 오토 스케일링 데이터(52) 및 동적 루팅 룰 데이터(66)를 사용하여, 리사이즈된 설계 데이터 및 리사이즈되지 않은 설계 데이터의 도형 데이터를 변형시키고, 이 도형 데이터의 위치를 변위시킨다.
상술한 바와 같은 처리를 통해 생성된 노광 데이터는 이후에는 제1 실시예에서 설명한 바와 마찬가지로 처리된다.
미스얼라인먼트 데이터(59)는 또한 오토 스케일링 데이터(52)와 함께 도 18의 검증용 래스터 이미지 프로세서(70)에 보내진다.
검증용 래스터 이미지 프로세서(70)의 상세에 대해서는 이미 제1 실시예에서 설명하였다. 이 검증용 래스터 이미지 프로세서(70)도 도 16의 래스터 이미지 프로세서(41)와 같은 입력을 사용하여 검증용 노광 데이터를 생성한다. 여기서, 상기한 기계적 보정 유닛에 의한 기계적 보정이 이미 실행되어 있는 경우에는, 래스터 이미지 프로세서(70)는, 래스터 이미지 프로세서(41)의 경우와 같이 미스얼라인먼트 데이터(59)는 사용하지 않고 오토 스케일링 데이터(52) 및 동적 루팅 룰 데이터(66)를 사용하여, 리사이즈된 설계 데이터 및 리사이즈되지 않은 설계 데이터의 도형 데이터를 변형시키고, 이 도형 데이터의 위치를 변위시킨다. 한편, 기계적 보정이 실행되지 않은 경우에는, 래스터 이미지 프로세서(70)는 래스터 이미지 프로세서(41)의 경우와 같이 미스얼라인먼트 데이터(59), 오토 스케일링 데이터(52) 및 동적 루팅 룰 데이터(66)를 사용하여, 리사이즈된 설계 데이터 및 리사이즈되지 않은 설계 데이터의 도형 데이터를 변형시키고, 이 도형 데이터의 위치를 변위시킨다.
상술한 바와 같은 처리를 통해 생성된 검증용 노광 데이터는 이후에는 제1 실시예에서 설명한 바와 마찬가지로 처리된다.
이상에서 설명한 바와 같이, 본 발명의 제1 실시예의 제1 변형예에서는, 마 스크리스 노광 유닛 내의 노광용 스테이지 자체를 회전 및/또는 이동시킴으로써, 노광 전 기판이 실제로 배치된 노광 헤드에 대한 위치를 가능한 한 상기 기판이 본래 배치되어야 할 기준위치에 가까워지도록 하는 기계적인 보정을 실시한다. 이 기계적 보정은, 특히 노광 데이터에 대하여 실제의 기판에 큰 전이가 있는 것 같을 경우에는, 데이터 처리적 보정을 단독으로 실행할 경우보다도 처리 시간을 단축시킬 수 있는 효과가 있다. 제조되는 기판의 롯트(lot) 수, 용도, 특성 등에 따라, 상기 기계적 보정을 이미 설명한 데이터 처리적 보정과 적당하게 조합시켜서 실행하면, 보다 효율적으로 배선을 형성할 수 있다.
계속해서, 본 발명의 제1 실시예의 제2 변형예에 대해서 설명한다.
도 19 내지 도 21은 본 발명의 제1 실시예의 제2 변형예에 따른 배선 형성 시스템의 시스템 블럭도이다.
도 20의 검증용 래스터 이미지 프로세서(70)는 비트맵 데이터의 발생에 대하여는, 도 19의 래스터 이미지 프로세서(41)와 기능적으로는 같지만, 그 동작 알고리즘 및 설치 방법은 완전히 다르다.
이미 설명한 바와 같이, 본 발명의 제1 실시예에서는, 노광 후 기판 및 에칭후 기판을 기하학적으로 비교 검토함으로써, 본 발명의 배선 형성 시스템의 정확성을 검증했다.
이에 대하여, 본 변형예에서는, 계산 처리 장치의 동일 기능을 다른 알고리즘 및 다른 설치 방법으로 실현시키고, 완전히 다른 알고리즘을 갖는 계산 처리 장치를 사용하여 작성한 비트맵 형식의 노광 데이터가 서로 일치하고 있는가 아닌가 의 여부를 체크하여, 본 발명의 제1 실시예에 따른 배선 형성 시스템에서 생성되는 비트맵 형식의 노광 데이터의 정확성을 더 검증함으로써, 보다 고정밀하고 정확한 배선 형성 시스템을 실현시키는 것을 목표로 한다.
상술한 바와 같이, 본 발명의 제1 실시예에서는, 도 8의 비트맵 생성기(46)는 내부 기억 장치(42)에 저장된 노광 데이터를 판독하고, 벡터 데이터 형식이었던 데이터를 필요에 따라 비트맵 데이터(47)로 변환한다. 본 실시예의 제2 변형예에서는 이 비트맵 데이터(47)의 정확성을 검증하기 위한 처리를 더 포함한다.
본 변형예에서는, 도 19에 나타낸 바와 같이, 이미 설명한 도 8의 시스템 블럭에서 스위칭 유닛(48)을 더 구비한 것에 차이가 있다. 도 19의 스위칭 유닛(48)을 "b"로부터 "a"로 전환하면, 도 8의 경우와 같이 비트맵 데이터(47)는 마스크리스 노광 유닛(50)에 보내진다. 한편, 도 19의 스위칭 유닛(48)을 "a"로부터 "b"로 전환하면, 비트맵 데이터(47)는 도 21의 비트 레벨 노광 데이터 검증 유닛(22)으로 보내진다.
또한, 본 변형예에서는, 도 20에 나타낸 바와 같이, 이미 설명한 도 11의 시스템 블럭에서 스위칭 유닛(77)을 더 구비한 것에 차이가 있다. 검증용 래스터 이미지 프로세서(70)에서 생성되어 내부 기억 장치(71)에 일시적으로 기억되어 있던 비트맵 데이터는 도 20의 스위칭 유닛(77)을 "b"로부터 "a"로 전환하면 벡터라이저(72)로 보내지고, 도 20의 스위칭 유닛(77)을 "a"로부터 "b"로 전환하면 도 21의 비트 레벨 노광 데이터 검증 유닛(22)으로 보내진다.
도 21의 비트 레벨 노광 데이터 검증 유닛(22)은 도 15의 래스터 이미지 프 로세서(41)에서 생성된 노광 데이터의 비트맵 데이터와, 도 20의 검증용 래스터 이미지 프로세서(70)에서 생성된 검증용 노광 데이터의 비트맵 데이터를 사용하여, 본 발명의 배선 형성 시스템에서 생성되는 노광 데이터의 비트 레벨에서의 정확성을 검증한다.
비트맵 데이터 비교 유닛(91)은, 도 19의 스위칭 유닛(48)의 "b"를 경유하여 보내진 래스터 이미지 프로세서(41)에 의해 생성된 노광 데이터와, 도 20의 스위칭 유닛(77)의 "b"를 경유하여 보내진 검증용 래스터 이미지 프로세서(70)에 의해 생성된 검증용 노광 데이터를 비트 레벨로 비교한다. 여기서, 이 비교 대상은 노광 데이터 전체의 비트맵일 수도 있고, 또는 그 일부분의 비트맵일 수도 있다.
노광 데이터와 검증용 노광 데이터가 서로 일치한다고 판정된 경우는, 본 발명의 배선 형성 시스템에서 생성된 노광 데이터가 비트 레벨에서도 신뢰할 수 있는 는 것임을 의미하고, 한편 이들이 일치하지 않는다고 판정된 경우는, 어떠한 문제가 존재할 수 있음을 의미한다.
본 변형예에서는, 비트 레벨 노광 데이터 검증 유닛(22)은, 도 19의 래스터 이미지 프로세서(41)에 의해 생성된 노광 데이터의 비트맵 데이터와, 도 20의 검증용 래스터 이미지 프로세서(70)에 의해 생성된 검증용 노광 데이터의 비트맵 데이터의 차이를 허용할 수 있는 레벨을 규정한 검사 룰을 보존하는 비트맵 데이터 룰 데이터베이스(92)를 더 포함한다. 비트 레벨 노광 데이터 검증 유닛(22) 내의 비트맵 데이터 비교 유닛(91)은, 비트맵 데이터 룰 데이터베이스(92)에 보존된 검사 룰을 따라서 노광 데이터의 비트 레벨의 정확성을 검증한다.
허용할 수 없는 에러가 비트맵 데이터 비교 유닛(91)에 의해 검출되었을 경우, 비트 레벨 노광 데이터 검증 유닛(22) 내의 제3 검증 결과 표시 유닛(93)은 이 비트 레벨 검증 결과를 표시한다. 제3 검증 결과 표시 유닛(93)은 그 결과를 문자 정보나 화상을 프린터 또는 디스플레이 모니터 등에 출력하여 유저에게 보고하여도 좋다. 또한, 그 검증 결과를 결과 보존 유닛(94)에 저장하여도 좋다.
이와 같이, 본 실시예의 배선 형성 시스템의 노광 데이터의 비트 레벨의 정확성을 검증함으로써, 시스템의 신뢰성을 더 높일 수 있다.
이미 설명한 검증 프로세스의 경우와 마찬가지로, 설계 데이터를 변경했을 경우, 또는 전혀 새로운 기판의 배선을 형성할 경우에서는, 예를 들면 배선 형성 시스템을 본격적으로 가동시키기 전에 본 변형예의 검증 프로세스를 실행하면, 보다 고정밀하고 보다 정확한 배선을 형성할 수 있다. 검증이 행해진 후에는, 각 스위칭 유닛의 스위치를 다시 정상 동작 위치로 전환시켜야 한다.
또, 본 변형예에서는, 래스터 이미지 프로세서와 다른 알고리즘을 갖는 검증용 래스터 이미지 프로세서를 단독으로 사용하여 비트 레벨 노광 데이터 검증 유닛을 실현시켰지만, 검증용 래스터 이미지 프로세서를 2개 이상 설치해도 좋고, 이 경우 그 검증 프로세서의 수가 증가하는만큼, 이에 따라 검증 프로세스의 신뢰성이 높아진다.
또한, 상기한 제1 변형예 및 제2 변형예는 조합시켜서 실현하여도 좋다.
다음에, 본 발명의 제2 실시예에 따른 배선 형성 시스템에 대해서 설명한다.
상기한 본 발명의 제1 실시예에서는, 배선 기판의 배선을 마스크리스 노광을 사용하여 형성했다. 이에 대하여, 본 발명의 제2 실시예에서는, 배선 기판의 배선을 잉크젯 기술을 사용하여 형성한다.
도 22 내지 도 26은 본 발명의 제2 실시예에 따른 배선 형성 시스템의 시스템 블럭도이다.
이하, 본 발명의 제2 실시예로서 전자 부품(IC) 패키지의 배선 형성 시스템을 그 일례로 설명하지만, 본 발명의 제2 실시예는 상기한 반도체 패키지의 이외에 일반적인 배선 기판의 제조에도 적용할 수 있다.
우선, 도 22의 단위 배선 기판 레이아웃 CAD 블럭(531)에서는, 반도체 패키지 또는 배선 기판 상의 단위 배선 기판의 전기적 특성의 시뮬레이션과 루팅을 실행한다. 이때의 설계 데이터를 표준 Gerber 포맷(532)으로서 출력한다. 이 설계 데이터는 배선 형성 시스템의 주요한 입력 데이터를 구성한다.
IC칩을 탑재하는 위치에 설치되는 패드의 레이아웃 정보는 도 22의 ULSI 레이아웃 CAD 블럭(533)에서 생성된다. 이때의 설계 데이터를 IC의 레이아웃 설계에서 일반적으로 사용되는 GDS2 스트림 포맷(534)으로서 출력한다.
CAM 블럭(535)에서는, Gerber 포맷(532) 및 GDS2 스트림 포맷(534)을 그 입력으로 하고, 잉크젯에 의한 패터닝중에 생기는 배선 치수의 변화를 보정하기 위하여, 리사이징 룰 데이터베이스(567)로부터 리사이징 룰을 받아서, 가변 리사이징(resizing)을 실행한다. 이에 따라, 상기한 설계 데이터를 리사이징 룰에 따라서 보정한 리사이즈된 설계 데이터를 얻을 수 있다.
또한, CAM 블럭(535)에서는 면 조판 작업을 행하여, 잡 데크 정보에 관한 데 이터를 편집한다. 본 발명에서 행해지는 면 조판 작업에서는, 단지 개개의 단위 배선 기판을 기판 상에 몇 행 몇 열로 배열시킬지를 결정하는 것만으로도 좋으므로 간단하다.
또한, CAM 블럭(535)에서는 얼라인먼트 정보 등과 같은 부가 정보에 관한 데이터도 편집된다.
이와 같이, 본 발명의 제2 실시예에서는, 상기한 제1 실시예와 같이, 리사이즈되지 않은 설계 데이터, 리사이즈된 설계 데이터, 잡 데크 정보 데이터 및 부가 정보 데이터를, 배선 형성 시스템(501)의 통합적인 입력 데이터로 한다. 여기서, 상술한 바와 같이, 설계 데이터는 큰 사이즈의 배선 기판에 복수개 형성되는 단위 배선 기판에서의 미리 결정된 배선 정보와, 각 단위 배선 기판에 탑재되어야 할 전자 부품(IC)의 미리 결정된 패드 레이아웃 정보를 포함하고 있다. 그리고, 이들 데이터는 입력 데이터베이스(GXG)(536)에 통합적으로 보존된다. 또, 단위 배선 기판에 상기한 IC칩 등의 전자 부품과 함께 커패시터 등의 수동 부품을 탑재하는 경우에는, 이 결선 데이터(Schematic Data)도 입력 데이터베이스(536)에 보존된다.
본 발명에서 사용되는 잉크젯 패터닝 유닛(550)(도 24에 나타냄)은, 패터닝되기 전의 기판 즉 패터닝이 아직 형성되지 않은 기판의 기판 면 상의 지정된 영역에 배치되어 병렬로 패터닝 처리를 실행하는 적어도 하나 이상의 잉크젯 헤드(즉, 묘화 엔진)를 구비한다. 각 잉크젯 헤드가 지정된 영역에서 잉크젯 패턴을 병렬로 형성하도록 배치됨으로써, 종래의 노광 유닛에 비하여 패턴 형성의 고속화가 구현된다.
잉크젯 기술이란 액적(liquid droplet)을 작은 구멍이 열린 노즐을 통해 토출하는 기술을 말한다. 이 잉크젯 기술은 일반적으로 프린터에 사용되지만, 본 실시예에서와 같이 잉크젯 프린팅을 배선 패턴의 직접 형성에 적용하는 경우에는, 노즐로부터 토출되는 액적을 금속 미립자를 포함하는 액체나 금속 산화물 재료로 형성하면 좋다. 또, 잉크젯 기술은 전압을 인가하면 변형하는 압전 소자를 사용하여, 순간적으로 잉크실의 액압을 높임으로써 노즐을 통해 액압을 밀어내는 압전 방식과, 헤드에 부착된 히터에 의해 액체 내에 기포를 발생시켜 액적을 밀어내는 열 방식과의 2가지 타입의 잉크젯 프린팅이 있으며, 이들의 어느쪽의 경우도 본 발명에 적용가능하다.
이러한 복수의 잉크젯 헤드(묘화 엔진)을 갖는 잉크젯 패터닝 유닛 때문에, 입력 데이터베이스(536)에서는 상기한 각 데이터를 각 지정된 잉크젯 헤드마다 할당할 수 있도록 공간적으로 분할하여 보존한다.
도 23의 래스터 이미지 프로세서(541)는 잉크젯 패터닝 유닛의 각 잉크젯 헤드마다 할당되어, 병렬로 패터닝 동작을 실행하는 데이터 처리 시스템이다. 또, 본 명세서에서는, 도면을 간략화하기 위하여, 도 23에는 1개의 래스터 이미지 프로세서(RIP#1)만을 나타내고 있지만, 실제로는 적어도 잉크젯 헤드의 수만큼 구비할 수 있다.
래스터 이미지 프로세서(541)는 잉크젯 패터닝 유닛(550)의 묘화용 스테이지 동작에 동기하여, 잉크젯 헤드에 할당된 설계 데이터, 리사이즈된 설계 데이터, 스케일링 보정값 및 동적 루팅 룰 데이터를 판독하는 판독 유닛을 포함한다.
여기서, 오토 스케일링 데이터(552)는 잉크젯 프린팅에 의해 묘화해야 할 도형 데이터의 위치 및 형상을 미묘하게 보정하기 위한 데이터로서, 이 데이터는 제1 실시예에서 설명한 바와 마찬가지로 생성된다. 한편, 동적 루팅 룰 데이터는 이전의 공정에서 탑재 및/또는 형성된 IC 칩 및/또는 수동 부품의 패터닝후 기판 상에서의 위치와 상기 부품이 본래 탑재되어야 할 위치간의 변위에 관한 정보와, 설계 데이터로부터 배선을 어떻게 변화시키면 원하는 결선 상태를 만들 수 있을지 추정한 데이터이고, 이 데이터는 제1 실시예에서와 마찬가지로 생성된다.
래스터 이미지 프로세서(541)는 오토 스케일링 데이터(552)(즉, 스케일링 보정값) 및 동적 루팅 룰 데이터(566)를 사용하여, 리사이즈된 설계 데이터의 도형 데이터를 변형시키고, 이 도형 데이터의 위치를 변위시켜, 묘화전 기판 표면 상의 지정된 패터닝 영역에 대한 묘화 데이터를 생성한다.
묘화 데이터는 리사이즈된 도형 데이터와, 변위 및 변형의 보상에 사용되는 바이어스 데이터를 쌍으로 하여 생성된다. 또한, 이 데이터는 도형의 윤곽이 추출된 벡터 데이터 포맷을 갖고 있고, 그 내용은 기하학적인 정보이다. 벡터 데이터 포맷을 사용함으로써 데이터량을 삭감할 수 있고, 따라서 프로세서의 처리 속도를 높일 수 있다. 잉크젯 패터닝 유닛은 이 묘화 데이터에 기초하여 묘화전 기판에 잉크젯 프린팅을 함으로써 배선 패턴을 형성한다. 묘화 데이터는 잉크젯 장치용의 데이터로 변환된다.
잉크젯 기술에 의해 금속의 미립자를 분사함으로써 배선 폭이, 예를 들면 10㎛ 이하인 미세 배선도 형성할 수 있다. 따라서, 반도체 패키지의 소형화가 촉진 된다.
또한, 기판 상에 여러 가지 재료를 분사할 수 있기 때문에, 커패시터, 저항 또는 인덕터 등의 기능을 갖는 소자를 기판 상에 자유롭게 형성할 수 있다. 예를 들면, 배선을 형성하는 경우에는, 금속미립자를 포함하는 액체를 사용하고, 커패시터를 형성하는 경우에는, 금속 산화물 재료를 잉크젯에 의해 분사하는 등, 이와 같이 형성하는 요소에 따라 토출하는 재료를 선택하면 좋다. 또한, 토출하는 재료의 크기를 작게 하면 할수록, 잉크젯 장치에 의해서 토출하는 금속 입자의 양을 안정화할 수 있으므로, 형성되는 배선의 저항치의 편차를 저감할 수 있다.
래스터 이미지 프로세서(541)에 의해 생성된 묘화 데이터, 즉 리사이즈된 데이터 세트는 내부 기억 장치(542)에 기억됨과 동시에, 후 공정에서 사용하기 위하여 중간 포맷 파일(543)에 기억된다. 이 내부 기억 장치(542) 및 중간 포맷 파일(543)은 개개의 래스터 이미지 프로세서마다 제공되지만, 본 명세서에서는 도면을 간략화하기 위하여 래스터 이미지 프로세서(541)와 같이 1개만을 나타낸다.
한편, 래스터 이미지 프로세서(541)에서는, 또한 상기한 바이어스 데이터를 사용하여 도형 데이터의 변형 및 변위가 리사이즈되지 않은 데이터, 즉 원(raw) 설계 데이터에 대해서도 가해진다. 이 변위 및 변형이 가해진 리사이즈되지 않은 데이터는 패터닝후 검사에서 패터닝후 검사 데이터로서 사용되고, 그 상세에 대해서는 후술한다.
상기한 묘화 데이터와 마찬가지로, 패터닝후 검사 데이터는 리사이즈되지 않은 원 도형 데이터와, 변위나 변형의 보상을 위해 사용되는 바이어스 데이터를 쌍 으로 함으로써 생성된다. 또한, 이 데이터는 도형의 윤곽이 추출퇸 벡터 데이터 포맷을 갖고 있고, 기하학적인 정보를 포함한다.
래스터 이미지 프로세서(541)에 의해 생성된 패터닝후 검사 데이터는 내부 기억 장치(544)에 기억되고, 또한 차후 공정에서 사용하기 위하여 중간 포맷 파일(545)에 기억된다. 이 내부 기억 장치(544) 및 중간 포맷 파일(545)은 개개의 래스터 이미지 프로세서마다 제공되지만, 본 명세서에서는 도면을 간략화하기 위하여, 래스터 이미지 프로세서와 마찬가지로 1개만을 나타낸다.
도 23의 비트맵 생성기(546)는 내부 기억 장치(542)에 저장된 묘화 데이터를 판독하고, 벡터 데이터 포맷 형식이었던 데이터를 필요에 따라 비트맵 데이터(547)로 변환한다. 이 비트맵 데이터(547)는 상기한 리사이즈된 도형 데이터 및 바이어스된 데이터이다.
도 23의 비트맵 데이터(547)는 도 24의 잉크젯 패터닝 유닛(550) 내의 개개의 잉크젯 헤드 구동 시스템인 드라이버(551)에 보내져, 직접 묘화(553)가 실행된다. 본 발명의 제2 실시예에서 사용되는 잉크젯 패터닝 유닛(550)은 묘화중인 기판의 신축 및 왜곡 등의 상태를 계측하는 기능을 갖는다. 이 기능은 기판을 촬상하여 얻어진 데이터가 기준 데이터로부터 얼마만큼 다른지를 산출하고, 그 결과를 기판의 신축 및 왜곡 등에 관한 정보로서 검출하는 것이다. 본 실시예에서는, 이렇게 얻어진 신축 및 왜곡 등의 상태에 관한 정보로부터, 묘화해야 할 도형 데이터의 위치 및 형상을 미묘하게 보정하기 위한 오토 스케일링 데이터(552)를 생성한다. 이 오토 스케일링 데이터(552)는 도 23의 래스터 이미지 프로세서(541)로 보 내진다.
광학적 검사 장치(561)는 패터닝후 기판의 배선 패턴을 카메라에 의해 판독하고, 패턴의 비트맵 데이터(562)를 작성한다.
벡터라이저(563)는 비트맵 데이터(562)를 판독하고, 도형의 윤곽을 추출하여, 이것을 벡터 데이터 포맷으로 변환한다. 변환된 데이터는 패터닝후 기판의 벡터 형식의 화상 데이터로서 중간 포맷 파일(564)에 저장된다.
중간 포맷 파일(564)에 기억된 패터닝후 기판의 화상 데이터는 패터닝후 검사를 받게 된다.
도 26의 도형 데이터 비교 유닛(584)은 래스터 이미지 프로세서(541)에 의해 생성된 패터닝후 검사 데이터와 패터닝후 기판의 화상 데이터를 사용하여 패터닝후 기판을 테스트하는 패터닝후 검사 유닛을 구성하는 것이다.
이 도형 데이터 비교 유닛(584)은 우선 패터닝후 검사 룰 데이터베이스(588)로부터 패터닝후 검사를 위한 패터닝후 검사 룰을 판독한다. 그리고, 이 패터닝후 검사 룰에 기초하여 스위칭 유닛(583)의 "a"를 경유하여 보내져 온 도 24의 중간 포맷 파일(564)의 데이터, 즉 패터닝후 기판의 화상 데이터와, 도 23의 중간 포맷 파일(545)의 데이터, 즉 패터닝후 검사 데이터를 비교한다.
여기서, 패터닝후 검사 데이터는 상술한 바와 같이 설계 데이터를 가공하여 작성된다. 보다 구체적으로, 도 23의 래스터 이미지 프로세서(541)에서 리사이즈되지 않은 데이터, 즉 원 설계 데이터에 대하여 바이어스 데이터를 사용하여 변형 및 변위되고, 그 결과의 데이터와 변형 및 변위의 보상을 위해 사용된 바이어스 데 이터를 쌍으로 하여, 이것이 패터닝후 검사 데이터로서 중간 포맷 파일(545)에 기억되어 있다. 또, 상기 데이터는 도형의 윤곽이 추출된 벡터 데이터 포맷을 갖고 있다.
여기서, 중간 포맷 파일(545)을 패터닝후 검사에서의 비교 대상으로 사용하고 있는 것은 다음과 같은 이유 때문이다.
상술한 바와 같이, CAM 블럭(535)에서는 Gerber 포맷(532) 및 GDS2 스트림 포맷(534)을 그 입력으로 하고, 패터닝 중에 생기는 배선의 치수 변화를 보정하기 위해 리사이징을 실행하고 있다. 이 리사이징이 적절하게 행해지면, 패터닝후 기판의 화상 데이터는 리사이즈되지 않은 데이터인 패터닝후 검사 데이터와 매우 유사하게 된다. 그러나, 기판의 신축이나 왜곡에 대해서는 리사이징과는 무관하므로, 패터닝후 검사시에, 이 기판의 신축이나 왜곡을 고려해야 한다.
상술한 바와 같이, 잉크젯 패터닝 유닛(550)은 묘화중인 기판의 신축이나 왜곡 등의 상태를 계측하는 기능을 갖고 있으므로, 여기서 계측된 변위나 변형의 보상을 위해 사용되는 바이어스 데이터를 그대로 패터닝후 검사에 사용하면, 의사 에러의 검출을 최소한으로 줄일 수 있다.
상기한 이유로부터, 본 발명에서는, 패터닝후 검사에서 리사이즈되지 않은 도형 데이터와 변위나 변형의 보상을 위해 사용되는 바이어스 데이터로 이루어지는 패터닝후 검사 데이터인 중간 포맷 파일(545)을 사용한다.
상술한 바와 같이, 중간 포맷 파일(545)의 데이터는 벡터 데이터 포맷 구조를 갖고 있고, 또한 중간 포맷 파일(564)도 벡터라이저(563)에 의해 벡터 데이터 포맷 구조를 갖는 데이터로 이미 변환되어 있다. 또한, 중간 포맷 파일(545)은 검출된 차이와 설계 패턴과의 위치 관계를 고속으로 검색하기 위한 데이터 구조를 포함하고 있다. 따라서, 도 26의 도형 데이터 비교 유닛(584)은 고속으로 비교 처리가 가능하여, 계산 처리 장치에의 부담도 경감된다.
패터닝후 기판의 화상 데이터와 패터닝후 검사 데이터간의 차이가 있을 경우, 이 때의 차이는 허용할 수 있는 것인가 아닌가의 여부를, 패터닝후 검사 룰 데이터베이스(588)로부터 판독한 패터닝후 검사 룰에 기초하여 판단한다. 허용할 수 없는 것이면, 에러로서 보고한다.
허용할 수 없는 에러가 도형 데이터 비교 유닛(584)에 의해 검출되었을 경우, 제 2 검사 결과 표시 유닛(585)은 이 검출 결과를 표시한다. 제 2 검사 결과 표시 유닛(585)은 그 결과를 문자 정보나 또는 화상을 프린터 또는 디스플레이 모니터 등에 출력하여 유저에게 보고하여도 좋다. 상기한 패터닝후 검사에서 에칭후 기판이 에러를 갖는다고 판정되면, 이 기판은 불량품이므로, 양품과 구별되고, 이 결과를 결과 보존 유닛(586)에 저장한다.
상술한 바와 같이, 패터닝후 기판의 도형 패턴은 벡터 데이터 형식으로 중간 포맷 파일(564)에 저장되어 있다. 이 중간 포맷 파일(564)에 기억된 데이터는 상기한 패터닝후 검사를 받는 것 외에, 도 24의 룰 데이터베이스 생성기(565)에도 입력된다.
룰 데이터베이스 생성기(565)에서는 지정된 단위 배선 기판에 탑재되어야 할 각 부품의 패터닝후 기판 상의 위치와 설계 데이터에 기초하여, 배선을 어떻게 변 화시키면 원하는 결선 상태를 만들 수 있을지를 나타내는 동적 루팅 룰 데이터(566)를 생성한다. 상세하게는, 중간 포맷 파일(564)에 저장되어 있는 패터닝후 기판의 화상 데이터와, 입력 데이터베이스(536)에 보존되어 있는 리사이즈되지 않은 데이터를 사용하여, 동적 루팅 룰 데이터(566)가 생성된다. 또한, 룰 데이터베이스(565)는 다층 배선 기판 상에 배선을 형성할 때에, 하층 상의 배선과 위치 정렬하여 접선하기 위하여, 상층의 배선을 어떻게 변화시킬지를 나타내는 동적 루팅 룰 데이터(566)의 생성에도 사용할 수 있다. 이렇게 생성된 동적 루팅 룰 데이터(566)는 도 23의 래스터 이미지 프로세서(541)에 보내진다.
상기한 바와 같이, 패터닝후 기판의 화상 데이터는 리사이즈되지 않은 데이터에 매우 가까울 것, 이상적으로는 일치하는 것이 바람직하다.
그러나, 잉크젯에 의한 배선 패턴의 형성 프로세스는, 유체 역학적 및/또는 화학적 파라미터가 크게 영향을 주고 있으므로, 시스템의 모델링이 매우 곤란하고, 따라서 여러 가지 파라미터의 모델링을 이용한 시뮬레이션에 의한 최적의 설계 데이터의 추정은 곤란하다.
이러한 관점에서, 본 실시예에서는, 리사이징의 최적화를 위하여 잉크젯에 의한 배선의 형성에 관한 파라미터를 모두 고정하고, 원하는 결과를 얻기 위하여 입력 데이터를 어떻게 변형하면 좋을지 라고 하는 역문제를 해결하여 최적의 설계 데이터를 얻기 위한 리사이징 룰을 생성하는 리사이징 룰 생성 유닛으로서 룰 데이터베이스 생성기(565)를 더 포함한다.
이 룰 데이터베이스 생성기(565)는 우선 중간 포맷 파일(564)에 저장되어 있 는 패터닝후 기판의 화상 데이터와 입력 데이터베이스(536)에 보존되어 있는 리사이즈되지 않은 데이터를 복수 비교한다. 이 비교 결과에 기초하여 원하는 패터닝후 기판을 얻는데 최적의 설계 데이터를 얻기 위하여 현재의 설계 데이터를 어떻게 보정해야 할 것인가라고 하는 역문제를 공지의 수학적 방법을 사용하여 풀고, 이렇게 하여 얻어진 해답에 기초하여 설계 데이터에 적용되어야 할 보정을 룰화하고, 이것을 리사이징 룰(567)로서 저장한다.
리사이징 룰(567)은 본 발명의 배선 형성 시스템에서는 오프라인에서 사용되어, 도 22의 CAM블럭(535)에 보내진다. 즉, CAM 블럭(535)에서 리사이징 룰(567)을 사용하여 설계 데이터를 리사이징한다.
이상이, 본 발명의 제2 실시예에 따른 배선 형성 시스템의 설계 데이터 작성에서부터 패터닝후 검사까지의 시스템이다.
다음에, 본 발명의 제2 실시예에 따른 배선 형성 시스템의 정확성을 검증하는 시스템에 관하여 설명한다. 본 실시예의 배선 형성 시스템의 정확성을 검증하는 시스템은 상기한 제1 실시예에서 설명한 검증 시스템과 원리는 같다. 즉, 계산 처리 장치의 동일 기능을 다른 알고리즘 및 다른 설치 방법을 사용하여 실현시키고, 완전히 다른 알고리즘을 갖는 계산 처리 장치를 사용하여 작성한 데이터가 서로 일치하고 있는가의 여부를 체크함으로써, 본 발명의 시스템에서의 패터닝후 검사의 정확성을 검증한다.
도 25의 검증용 래스터 이미지 프로세서(570)는 도 23의 래스터 이미지 프로세서(541)의 알고리즘과는 완전히 다른 알고리즘을 갖는다. 검증용 래스터 이미지 프로세서(570)는 비트맵 데이터의 발생에 대해서는 래스터 이미지 프로세서(541)과 기능적으로는 같지만, 그 동작 알고리즘 및 설치 방법은 완전히 다르다.
검증용 래스터 이미지 프로세서(570)는 래스터 이미지 프로세서(541)와 같은 입력을 사용하여 묘화 데이터를 생성한다. 이들 데이터를 검증용 묘화 데이터 및 검증용 패터닝후 검사 데이터라 칭한다.
도 22의 입력 데이터베이스(536)에서 공간적으로 분할되어서 보존되어 있던 각 데이터는 도 25의 검증용 래스터 이미지 프로세서(RIP #2)(570)에도 공급된다.
도 25의 검증용 래스터 이미지 프로세서(570)는 도 22의 입력 데이터베이스(536)에 저장된 리사이즈된 설계 데이터를 판독하고, 이것을 비트맵 데이터로 변환하여 내부 기억 장치(571)에 기억한다. 이 비트맵 데이터는 또한 벡터라이저(572)에 의해 벡터 데이터 포맷 구조를 갖는 데이터로 변환된다. 이 데이터는 검증용 묘화 데이터로서 중간 포맷 파일(573)에 기억된다.
또한, 검증용 래스터 이미지 프로세서(570)는 도 22의 입력 데이터베이스(536)에 저장된 리사이즈되지 않은 설계 데이터를 판독하고, 이것을 비트맵 데이터로 변환하여, 내부 기억 장치(574)에 기억한다. 이 비트맵 데이터는 또한 벡터라이저(575)에 의해 벡터 데이터 포맷 구조를 갖는 데이터로 변환된다. 변환된 데이터는 검증용 패터닝후 검사 데이터로서 중간 포맷 파일(576)에 기억된다.
한편, 도 23의 래스터 이미지 프로세서(541)를 사용하여 이미 설명한 바와 같이, 중간 포맷 파일(543) 및 중간 포맷 파일(545)을 작성한다. 상술한 바와 같 이, 중간 포맷 파일(543) 내의 데이터는 노광 데이터에 상당하는 것이고, 중간 포맷 파일(545) 내의 데이터는 패터닝후 검사 데이터에 상당하는 것이며, 이들 데이터는 모두 벡터 데이터 포맷 구조를 갖는다.
본 발명의 배선 형성 시스템의 묘화 데이터를 검증할 경우, 다음과 같은 묘화 데이터 검증 유닛을 기동한다. 배선 형성 시스템이 정상적으로 가동되고 있을 때, 도 26의 스위칭 유닛(580)의 스위치는 "a"의 위치에 있다. 여기서, 묘화 데이터 검증 유닛을 기동하기 위해서는, 도 26의 스위칭 유닛(580)의 스위치를 "a" 로부터 "b"로 전환한다. 이에 따라, 묘화 데이터와 함께 도형 데이터 비교 유닛(581)에 검증용 묘화 데이터가 입력된다.
도형 데이터 비교 유닛(581)은 묘화 데이터 검사 룰 데이터베이스(587)로부터 묘화 데이터 검사를 위한 묘화 데이터 검사 룰을 판독한다. 그리고, 이 묘화 데이터 검사 룰에 기초하여, 도형 데이터 비교 유닛(581)은 도 23의 중간 포맷 파일(543)의 데이터, 즉 묘화 데이터와 스위칭 유닛(580)의 "b"를 경유하여 입력되는 도 25의 중간 포맷 파일(573)의 데이터, 즉 검증용 묘화 데이터를 비교한다.
묘화 데이터와 검증용 묘화 데이터와가 서로 일치한다고 판정된 경우에는, 배선 형성 시스템의 묘화 처리가 신뢰할 수 있음을 의미하고, 일치하지 않는다고 판정된 경우에는, 묘화 데이터 작성시에 어떠한 문제가 존재할 수 있음을 의미한다.
또한, 상술한 바와 같이, 중간 포맷 파일(543)의 데이터는 벡터 데이터 포맷 구조를 갖고 있고, 중간 포맷 파일(573)은 벡터라이저(572)에 의해 벡터 데이터 포 맷 구조를 갖는 데이터로 이미 변환되어 있다. 벡터 데이터 포맷은 도형의 윤곽을 추출한 기하학적인 정보 내용을 갖는 데이터이므로, 비트맵 형식의 도형 데이터에 비하여 데이터량이 충분히 적다. 또한, 중간 포맷 파일(543)은 검출된 차이와 설계 패턴과의 위치 관계를 고속으로 검색하기 위한 데이터 구조를 포함하고 있다. 따라서, 도형 데이터 비교 유닛(581)은 고속으로 비교 처리를 행할 수 있어서, 계산 처리 장치의 부담도 경감된다.
묘화 데이터와 검증용 묘화 데이터와의 사이에서 정보 내용에 기하학적 차이가 있는 경우, 이때의 차이는 허용할 수 있는 것인가 아닌가의 여부를, 판독한 묘화 검사 룰에 기초하여 판단하고, 허용할 수 없으면 에러로서 보고한다.
허용할 수 없는 에러가 도형 데이터 비교 유닛(581)에 의해 검출되었을 경우, 제1 검사 결과 표시 유닛(582)은 이 검출 결과를 표시한다. 제1 검사 결과 표시 유닛(582)은 그 결과를 문자 정보나 또는 화상을 프린터 또는 디스플레이 모니터 등에 출력함으로써 유저에게 보고하여도 좋고, 또는 검출 결과를 데이터베이스에 저장하여도 좋다.
본 발명의 제2 실시예에 따른 배선 형성 시스템의 잉크젯에 의한 패터닝 처리를 검증할 경우, 다음과 같은 패터닝후 검사 데이터 검증 유닛을 기동한다. 우선, 도 26의 스위칭 유닛(583)의 스위치를 "a"로부터 "b"로 전환한다. 이에 따라, 패터닝후 검사 데이터와 함께 도형 데이터 비교 유닛(584)에 입력되는 데이터가 상기한 패터닝후 기판의 화상 데이터로부터 검증용 패터닝후 검사 데이터로 전환된다.
도형 데이터 비교 유닛(584)은 도 23의 중간 포맷 파일(545)의 데이터, 즉 패터닝후 검사 데이터와 스위칭 유닛(583)의 "b"를 경유하여 입력되는 도 25의 중간 포맷 파일(576)의 데이터, 즉 검증용 패터닝후 검사 데이터를 비교한다.
패터닝후 검사 데이터와 검증용 패터닝후 검사 데이터가 서로 일치한다고 판정된 경우는, 배선 형성 시스템의 잉크젯에 의한 패터닝 처리가 신뢰할 수 있음을 의미하고, 한편 일치하지 않는다고 판정된 경우는, 패터닝 처리에 어떠한 문제가 존재할 수 있음을 의미한다.
이상에서 설명한 바와 같이, 본 발명의 제2 실시예에 따른 배선 형성 시스템의 정확성을 검증하면, 시스템의 신뢰성을 높일 수 있다. 특히, 설계 데이터를 변경했을 경우, 또는 완전히 새로운 기판의 배선을 형성할 경우 등, 예를 들면 배선 형성 시스템을 본격적으로 가동시키기 전에 상기한 검증 프로세스를 실행하면, 보다 고정밀한 배선을 형성할 수 있다. 배선 형성 시스템의 가동과 이 시스템의 정확성의 검증간의 전환은, 스위칭 유닛의 스위치를 조작하는 것만으로 용이하게 이루어질 수 있다.
또, 본실시예에서는 스위칭 유닛(583)을 설치함으로써, 패터닝후 검사에 사용된 도형 데이터 비교 유닛(584)을 패터닝후 검사 데이터 검증에도 공용할 수 있도록 했지만, 전용의 도형 데이터 비교 유닛을 더 설치해도 좋다.
또한, 묘화 데이터 검증 유닛 또는 패터닝후 검사 데이터 검증 유닛의 어느쪽인가 하나만을 설치해도 좋다.
또한, 본실시예에서는, 래스터 이미지 프로세서와 다른 알고리즘을 갖는 검 증용 래스터 이미지 프로세서를 단독으로 사용하여 검증 유닛을 실현시켰지만, 검증용 래스터 이미지 프로세서를 2개 이상 설치해도 좋고, 이 경우 검증용 프로세서의 수가 많을수록, 이에 따라 검증 프로세스의 신뢰성이 높아진다.
계속하여, 본 발명의 제2 실시예의 제1 변형예에 대해서 설명한다. 본 변형예는 이미 설명한 제1 실시예의 제1 변형예에 대응하는 것이다.
본 발명의 제2 실시예의 제1 변형예에서는, 잉크젯 패터닝 유닛 내의 묘화용 스테이지 자체를 회전 및/또는 이동시킴으로써, 묘화전 기판이 실제로 배치된 잉크젯 헤드에 대한 위치가 가능한 한 기판이 본래 배치되어야 할 기준 위치에 근접하도록 보정이 적용된다. 여기서, 묘화전 기판이 본래 배치되어야 할 묘화용 스테이지 상의 기준 위치는 설계 데이터, 묘화 데이터 및 잉크젯 패터닝 유닛의 기기적 특성 등의 요인에 의해 규정되는 것이다.
도 27 내지 도 29는 본 발명의 제2 실시예의 제1 변형예에 따른 배선 형성 시스템의 시스템 블럭도이다.
상술한 바와 같이, 잉크젯 패터닝 유닛은 묘화중인 기판의 신축이나 왜곡 등의 상태를 계측할 수 있는 기능을 갖고 있다. 본 변형예에서, 도 28의 잉크젯 패터닝 유닛(550)은 묘화전 기판이 본래 배치되여야 할 묘화용 스테이지 상의 기준위치와 묘화전 기판이 실제로 배치되는 위치와의 차이를 계측한다. 그리고, 이 차이에 기초하여 미스얼라인먼트 데이터(559)를 생성한다.
본 변형예에서, 잉크젯 패터닝 유닛은 실제로 묘화전 기판이 배치된 묘화용 스테이지를 상기한 미스얼라인먼트 데이터에 기초하여 기계적으로 이동시키기 위한 기계적 보정 유닛(미도시)을 더 포함하는 것이 바람직하다. 기계적 보정 유닛은 묘화용 스테이지를 회전 및/또는 수평방향으로 이동시킴으로써, 묘화전 기판의 설치 위치가 기준 위치에 가능한 한 가까이 되도록 보정한다. 또, 이 기계적 보정 유닛은, 예를 들면 스테핑 모터와 그 구동 회로 등의 공지의 기술을 사용하여 구성하면 좋다.
본 변형예에서도, 이미 설명한 제1 실시예의 제1 변형예와 마찬가지로, 오토 스케일링 데이터를 사용하여 묘화 데이터를 보정하는 데이터 처리적 보정과, 미스얼라인먼트 데이터를 사용하여 묘화용 스테이지를 이동시켜서 위치를 보정하는 기계적 보정의 2가지 종류의 보정이 실현가능하다.
미스얼라인먼트 데이터(559)는 오토 스케일링 데이터(552)와 함께 도 27의 래스터 이미지 프로세서(541)에 보내진다.
래스터 이미지 프로세서(541)의 상세에 대해서는 이미 제2 실시예에서 설명한 바와 마찬가지이다. 본 변형예에서, 도 27의 래스터 이미지 프로세서(541) 내의 판독 유닛(미도시)은 잉크젯 패터닝 유닛의 동작에 동기하여, 상기한 설계 데이터, 리사이즈된 설계 데이터, 오토 스케일링 데이터(552)(스케일링 보정값) 및 동적 루팅 룰 데이터의 판독 이외에 미스얼라인먼트 데이터(559)도 판독한다.
래스터 이미지 프로세서(541)는 오토 스케일링 데이터(552), 동적 루팅 룰 데이터(566) 및 미스얼라인먼트 데이터(559)를 사용하여, 리사이즈된 설계 데이터 및 리사이즈되지 않은 설계 데이터의 도형 데이터를 변형시키고, 이 도형 데이터의 위치를 변위시켜, 묘화전 기판면 상의 지정된 묘화 영역에 대한 묘화 데이터를 생성한다. 여기서, 상기한 기계적 보정 유닛에 의한 기계적 보정이 이미 실행되어 있는 경우에, 래스터 이미지 프로세서(541)는 미스얼라인먼트 데이터(559)는 사용하지 않고 오토 스케일링 데이터(552) 및 동적 루팅 룰 데이터(566)를 사용하여, 리사이즈된 설계 데이터 및 리사이즈되지 않은 설계 데이터의 도형 데이터를 변형시키고, 이 도형 데이터의 위치를 변위시킨다. 한편, 기계적 보정이 실행되지 않은 경우에, 래스터 이미지 프로세서(541)는 미스얼라인먼트 데이터(559), 오토 스케일링 데이터(552) 및 동적 루팅 룰 데이터(566)를 사용하여, 리사이즈된 설계 데이터 및 리사이즈되지 않은 설계 데이터의 도형 데이터를 변형시키고, 이 도형 데이터의 위치를 변위시킨다.
상술한 바와 같이 생성된 묘화 데이터는, 이후에는 제2 실시예에서 설명한 바와 같이 처리된다.
또한, 미스얼라인먼트 데이터(559)는 오토 스케일링 데이터(552)와 함께 도 29의 검증용 래스터 이미지 프로세서(570)에 보내진다.
검증용 래스터 이미지 프로세서(570)의 상세에 대해서는 이미 제2 실시예에서 설명하였다. 검증용 래스터 이미지 프로세서(570)도 도 27의 래스터 이미지 프로세서(541)와 같은 입력을 사용하여 검증용 묘화 데이터를 생성한다. 여기서, 상기한 기계적 보정이 이미 실행되어 있는 경우에, 래스터 이미지 프로세서(570)는 래스터 이미지 프로세서(541)와 마찬가지로, 미스얼라인먼트 데이터(559)를 사용하지 않고 오토 스케일링 데이터(552) 및 동적 루팅 룰 데이터(566)를 사용하여, 리사이즈된 설계 데이터 및 리사이즈되지 않은 설계 데이터의 도형 데이터를 변형시키고, 이 도형 데이터의 위치를 변위시킨다. 한편, 기계적 보정이 실행되지 않은 경우에는, 래스터 이미지 프로세서(570)는 래스터 이미지 프로세서(541)의 경우와 마찬가지로, 미스얼라인먼트 데이터(559), 오토 스케일링 데이터(552) 및 동적 루팅 룰 데이터(566)를 사용하여, 리사이즈된 설계 데이터 및 리사이즈되지 않은 설계 데이터의 도형 데이터를 변형시키고, 이 도형 데이터의 위치를 변위시킨다.
상술한 바와 같이 생성된 검증용 묘화 데이터는, 이후에는 제2 실시예에서 설명한 바와 같이 처리된다.
이상에서 설명한 바와 같이, 본 발명의 제2 실시예의 제1 변형예에서는, 잉크젯 패터닝 유닛 내의 묘화용 스테이지 자체를 회전 및/또는 이동시킴으로써, 묘화전 기판이 실제로 배치된 묘화 헤드에 대한 위치를 가능한 한 기판이 본래 배치되어야 할 기준위치에 가까워지도록 하는 기계적인 보정을 실시한다. 이 기계적 보정은, 특히 묘화 데이터에 대하여 실제의 기판에 큰 전이가 있는 경우에서, 데이터 처리적 보정을 단독으로 실행할 경우에 비해서 처리 시간을 단축할 수 있는 효과가 있다. 제조되는 기판의 로트 수, 용도, 특성 등에 따라, 이미 설명한 데이터적 보정과 적당하게 조합시켜서 기계적 보정을 실행하면, 보다 효율적으로 배선을 형성할 수 있다.
계속하여, 본 발명의 제2 실시예의 제2 변형예에 대해서 설명한다. 본 변형예는 이미 설명한 제1 실시예의 제2 변형예에 대응하는 것이다. 즉, 본 변형예에서는, 계산 처리 장치의 동일 기능을 다른 알고리즘 및 다른 설치 방법을 사용하여 실현시키고, 완전히 다른 알고리즘을 갖는 계산 처리 장치를 사용하여 작성한 비트 맵 형식의 묘화 데이터가 서로 일치하고 있는 가의 여부를 체크하여, 본 발명의 제2 실시예에 따른 배선 형성 시스템에서 생성되는 비트맵 형식의 묘화 데이터의 정확성을 더 검증함으로써, 보다 고정밀하며 정확한 배선 형성 시스템을 실현시키는 것을 목표로 한다.
도 30 내지 도 32는 본 발명의 제2 실시예의 제2 변형예에 따른 배선 형성 시스템의 시스템 블럭도이다.
본 실시예의 제2 변형예에서는 비트맵 데이터(547)의 정확성을 검증하는 처리를 더 포함한다.
본 변형예에서는 도 30에 나타낸 바와 같이, 이미 설명한 도 23의 시스템 블럭에 스위칭 유닛(548)을 더 구비한 것이 다르다. 도 30의 스위칭 유닛(548)을 "b"로부터 "a"로 전환하면, 도 23의 경우와 마찬가지로 비트맵 데이터(547)는 잉크젯 패터닝 유닛(550)으로 보내진다. 한편, 도 30의 스위칭 유닛(548)을 "a"로부터 "b"로 전환하면, 비트맵 데이터(547)는 도 32의 비트 레벨 묘화 데이터 검증 유닛(522)으로 보내진다.
또한, 본 변형예에서는 도 31에 나타낸 바와 같이, 이미 설명한 도 25의 시스템 블럭에 스위칭 유닛(577)을 더 구비한 것이 다르다. 검증용 래스터 이미지 프로세서(570)에 의해 생성되어 내부 기억 장치(571)에 일시적으로 기억되어 있던 비트맵 데이터는 도 31의 스위칭 유닛(577)을 "b"로부터 "a"로 전환하면, 벡터라이저(572)로 보내지고, 도 31의 스위칭 유닛(577)을 "a"로부터 "b"로 전환하면, 도 32의 비트 레벨 묘화 데이터 검증 유닛(522)으로 보내진다.
도 32의 비트 레벨 묘화 데이터 검증 유닛(522)은 도 30의 래스터 이미지 프로세서(541)에 의해 생성된 묘화 데이터의 비트맵 데이터와, 도 31의 검증용 래스터 이미지 프로세서(570)에 의해 생성된 검증용 묘화 데이터의 비트맵 데이터를 사용하여, 본 발명의 배선 형성 시스템에서 생성되는 묘화 데이터의 비트 레벨에서의 정확성을 검증한다.
비트맵 데이터 비교 유닛(591)은 도 30의 스위칭 유닛(548)의 "b"를 경유하여 보내진 래스터 이미지 프로세서(541)에 의해 생성된 묘화 데이터와, 도 31의 스위칭 유닛(577)의 "b"를 경유하여 보내진 검증용 래스터 이미지 프로세서(570)에 의해 생성된 검증용 묘화 데이터를 비트 레벨로 비교한다. 여기서, 상기 비교 대상은 묘화 데이터 전체의 비트맵, 또는 그 일부분의 비트맵으로 이루어질 수도 있다.
묘화 데이터와 검증용 묘화 데이터가 일치한다고 판정된 경우는, 본 발명의 배선 형성 시스템에서 생성된 묘화 데이터가 비트 레벨에서도 신뢰할 수 있음을 의미하고, 한편 이들이 일치하지 않는 것으로 판정된 경우는, 어떠한 문제가 존재할 수 있음을 의미한다.
본 변형예에서, 비트 레벨 묘화 데이터 검증 유닛(522)은 도 30의 래스터 이미지 프로세서(541)에 의해 생성된 묘화 데이터의 비트맵 데이터와, 도 31의 검증용 래스터 이미지 프로세서(570)에 의해 생성된 검증용 묘화 데이터의 비트맵 데이터간의 차이의 허용할 수 있는 레벨을 규정한 검사 룰을 보존하는 비트맵 데이터 룰 데이터베이스(592)를 더 구비한다. 비트 레벨 묘화 데이터 검증 유닛(522) 내 의 비트맵 데이터 비교 유닛(591)은 비트맵 데이터 룰 데이터베이스(592)에 보존된 검사 룰에 따라서 묘화 데이터의 비트 레벨의 정확성을 검증한다.
허용할 수 없는 에러가 비트맵 데이터 비교 유닛(591)에 의해 검출되었을 경우, 비트 레벨 묘화 데이터 검증 유닛(522) 내의 제3 검증 결과 표시 유닛(593)은 이 비트 레벨 검증 결과를 표시한다. 제3 검증 결과 표시 유닛(593)은 그 결과를 문자 정보나 또는 화상을 프린터 또는 디스플레이 모니터 등에 출력함으로써 유저에게 보고하여도 좋다. 또한, 검증 결과를 결과 보존 유닛(594)에 저장하여도 좋다.
이와 같이, 본 실시예의 배선 형성 시스템의 묘화 데이터의 비트 레벨의 정확성을 검증함으로써, 시스템의 신뢰성을 더 높일 수 있다.
이미 설명한 검증 프로세스의 경우와 마찬가지로, 설계 데이터를 변경했을 경우, 또는 전혀 새로운 기판의 배선을 형성할 경우 등, 예를 들어 배선 형성 시스템을 본격적으로 가동하기 전에 본 변형예의 검증 프로세스를 실행하면, 보다 고정밀하고 보다 정확한 배선을 형성할 수 있다. 검증이 이루어진 후에는, 각 스위칭 유닛의 스위치를 정상 동작 위치로 다시 전환하면 좋다.
또, 본 변형예에서는, 래스터 이미지 프로세서와 다른 알고리즘을 갖는 검증용 래스터 이미지 프로세서를 단독으로 사용하여 비트 레벨 묘화 데이터 검증 유닛을 실현시켰지만, 검증용 래스터 이미지 프로세서를 2개 이상 설치해도 좋고, 이 경우 검증 프로세서의 수가 많을수록, 이에 따라 상기 검증 프로세스의 신뢰성이 높아진다.
또한, 상기한 제1 변형예 및 제2 변형예는 조합시켜서 실현하여도 좋다.
이상에서 설명한 바와 같이, 본 발명의 배선 형성 시스템에 의하면, 고정밀한 배선의 설계, 검사 및 형성을 용이하며 또한 고속으로 행할 수 있고, 또한 얼라인먼트를 위한 마진을 감소시킬 수 있으므로, 배선의 설치 밀도가 높아진다. 따라서, 본 발명은 향후의 초미세 배선에도 충분하게 대응할 수 있다.
또한, 설계 데이터를 필요에 따라 가공하여 보정 정보를 축적하여, 동적으로 스케일링 보정 및 루팅이 실행되므로, 본 발명은 설계 변경에도 유연하게 대처할 수 있다.
또한, 동적 루팅에 의해 다층 기판의 배선 형성시에, 층간의 배선 패턴의 얼라인먼트를 용이화 할 수 있다. 또한, 동적 루팅을 사용하여 지금까지 알려지지 않았던 완전히 새로운 설치 방법이 실현될 가능성을 주었다.
본 발명의 배선 형성 시스템에서, 기판 레이아웃 작업은 간단한 잡 데크 파일의 작성에 의해 대체되므로, 노동력이 경감되고, 설계 작업에 요하는 비용 및 시간이 삭감된다.
본 발명에 따른 검증 유닛을 사용하여 배선 형성 시스템의 정확성을 검증하면, 시스템의 신뢰성을 높일 수 있다. 특히, 설계 데이터를 변경했을 경우, 또는 완전히 새롭은 기판의 배선을 형성할 경우 등, 예를 들어 배선 형성 시스템을 본격적으로 가동하기 전에 검증 프로세스를 실행하면, 보다 고정밀한 배선을 형성할 수 있다.
또한, "역문제의 해결 "이라는 수학적 방법을 사용하여 에칭 보정을 룰화하므로, 작업자의 경험에 의지한 시행 착오의 보정 착오가 불필요하게 되어, 작업 효율 및 정밀도를 높일 수 있다.
또한, 본 발명에서는 종래예에서와 같이 포토마스크를 사용하지 않으므로, 종래예에서 필요로 했던 공정 확정을 위한 시작, 사용중의 주기적인 세정, 포토마스크의 제한된 수명에 따른 재작성에 대한 필요성이 일체 없어진다. 본 발명은 또한 그 처리에 의해 스케일링 보정중에 불필요한 기판을 폐기할 일도 없으므로, 자원을 절약할 수 있다.
본 발명의 제1 실시예에 의하면, 현상 후에 기판의 검사를 받을 수 있으므로, 배선 형성 시스템의 신뢰성을 높이는 것이 용이하다. 또한, 현상 후 검사에서는, 노광 처리에 실제로 이용한 데이터를 사용하여 현상후 기판을 테스트하므로, 의사 에러의 발생을 저감할 수 있다.
또한, 본 발명의 제1 실시예에서는, 노광 및 에칭중에 발생할 수 있는 여러 가지 요인을 고려하여 생성된 데이터를 사용하여 에칭후 검사를 하기 때문에, 에칭후 검사에서 의사 에러의 발생을 더 저감할 수 있다.
또한, 본 발명의 제2 실시예에서는, 잉크젯에 의한 패터닝 후의 기판을 용이하게 검사할 수 있으므로, 배선 형성 시스템의 신뢰성을 높이는 것이 용이하다. 또한, 잉크젯 패터닝 처리에 실제로 이용한 데이터를 사용하여 패터닝후 기판을 테스트하므로, 의사 에러의 발생을 저감할 수 있다.

Claims (92)

  1. 배선 기판 상에 배선을 형성하는 배선 형성 시스템으로서,
    상기 배선 기판에 관한 설계 데이터에 기초하여 생성된 노광 데이터를 이용하여 노광전 기판을 직접 노광하는 마스크리스(maskless) 노광 유닛;
    상기 노광 데이터와, 상기 마스크리스 노광 유닛에 의해 노광되고 현상된 상기 기판의 화상 데이터를 이용하여, 현상 후 상기 기판을 테스트하는 현상후(post-development) 검사 유닛;
    상기 현상된 기판을 에칭하는 에칭 유닛;
    상기 설계 데이터에 기초하여 생성된 에칭 검사 데이터 및 상기 에칭 유닛에 의해 에칭된 상기 기판의 화상 데이터를 이용하여, 상기 에칭된 기판 상에 형성된 에칭 패턴을 테스트하는 에칭후(post-etching) 검사 유닛; 및
    상기 설계 데이터와, 상기 배선 기판에 형성될 적어도 1개의 단위 배선 기판 상에 탑재되거나 형성되는 전자 부품의 상기 에칭된 기판 상의 위치에 기초하여, 상기 배선을 어떻게 변화시켜야만 원하는 결선(interconnection) 패턴을 달성할 수 있는지를 나타내는 동적 루팅 룰(dynamic routing rule) 데이터를 생성하는 동적 루팅 룰 데이터 생성 유닛을 포함하는 배선 형성 시스템.
  2. 제1항에 있어서,
    상기 설계 데이터는 상기 단위 배선 기판의 미리 정해진 배선 정보와, 상기 전자 부품의 미리 정해진 패드 레이아웃 정보를 포함하는 배선 형성 시스템.
  3. 삭제
  4. 제1항에 있어서,
    상기 설계 데이터와 상기 에칭 유닛에 의해 에칭된 상기 기판의 화상 데이터에 기초하여, 원하는 결과를 갖는 상기 에칭된 기판을 얻기 위한 설계 데이터를 추정하고, 현재 사용된 상기 설계 데이터를 어떻게 보정해야만 상기 설계 데이터를 얻을 수 있는지를 나타내는 리사이징(resizing) 룰을 생성하는 리사이징 룰 생성 유닛을 더 포함하는 배선 형성 시스템.
  5. 제4항에 있어서,
    상기 마스크리스 노광 유닛은 상기 현상된 기판의 상기 노광전 기판에 대한 신축을 계측하고, 상기 계측된 신축에 기초하여 상기 노광 데이터의 위치 및 형상을 보정하는 스케일링 보정값을 생성하는 스케일링 보정값 생성 유닛을 포함하는 배선 형성 시스템.
  6. 제5항에 있어서,
    상기 마스크리스 노광 유닛은 상기 노광전 기판이 노광을 위해 정상적으로 배치되어야 하는 노광용 스테이지 상의 기준 위치와 상기 노광전 기판이 실제로 배치되는 상기 노광 기판 상의 위치 간의 전이를 계측하고, 상기 계측된 전이에 기초하여 미스얼라인먼트(misalignment) 데이터를 생성하는 미스얼라인먼트 데이터 생성 수단을 포함하는 배선 형성 시스템.
  7. 제6항에 있어서,
    상기 마스크리스 노광 유닛은 상기 미스얼라인먼트 데이터에 기초하여, 상기 노광전 기판이 실제로 배치되는 상기 노광용 스테이지를 기계적으로 전이함으로써, 상기 노광전 기판의 위치를 가능한 한 상기 기준 위치에 근접시키기 위해서 보정을 행하는 기계적 보정 유닛을 포함하는 배선 형성 시스템.
  8. 제7항에 있어서,
    상기 마스크리스 노광 유닛은 상기 노광전 기판의 표면 상의 지정된 영역을 각각 노광하기 위해서 배열되어, 병렬로 노광을 행하는 복수의 노광 헤드를 포함하는 배선 형성 시스템.
  9. 제8항에 있어서,
    상기 리사이징 룰에 따라 상기 설계 데이터를 보정하여 생성된 리사이즈된 설계 데이터를 보존하는 입력 데이터베이스를 더 포함하는 배선 형성 시스템.
  10. 제9항에 있어서,
    상기 입력 데이터베이스는, 각 단위 배선 기판에 관한 데이터가 상기 배선 기판 상에 어떻게 배열되어야 하는지를 나타내는 잡 데크(job deck) 정보 데이터, 위치 정렬 정보 데이터, 및 상기 단위 배선 기판 상에 탑재되거나 형성될 수동 소자의 배선 및 배치 정보 데이터로 이루어지는 그룹으로부터 선택된 적어도 한 종류의 데이터를 더 보존하는 배선 형성 시스템.
  11. 제10항에 있어서,
    상기 입력 데이터베이스는 각 종류의 데이터를 상기 각 노광 헤드에 할당하도록 상기 각 종류의 데이터를 분할하여 상기 데이터를 보존하는 배선 형성 시스템.
  12. 제11항에 있어서,
    상기 노광 헤드 각각에 설치되고, 상기 노광 헤드에 할당된 상기 각 종류의 데이터를 입력으로 하여 상기 노광 헤드를 구동하는 래스터(raster) 이미지 프로세서를 더 포함하는 배선 형성 시스템.
  13. 제12항에 있어서,
    상기 래스터 이미지 프로세서는 상기 마스크리스 노광 유닛의 동작에 동기하 여, 상기 노광 헤드에 할당된 상기 설계 데이터, 상기 리사이즈된 설계 데이터, 상기 스케일링 보정값, 및 상기 동적 루팅 룰 데이터를 판독하는 판독 유닛을 포함하는 배선 형성 시스템.
  14. 제13항에 있어서,
    상기 판독 유닛은 상기 마스크리스 노광 유닛의 동작에 동기하여 상기 미스얼라인먼트 데이터를 더 판독하는 배선 형성 시스템.
  15. 제14항에 있어서,
    상기 래스터 이미지 프로세서는, 상기 스케일링 보정값, 상기 동적 루팅 룰 데이터, 및 상기 미스얼라인먼트 데이터 중의 적어도 하나를 이용하여, 상기 리사이즈된 설계 데이터의 도형 데이터(graphic data)를 변형시키고, 상기 도형 데이터의 위치를 변위시켜, 상기 노광전 기판의 표면 상의 상기 지정된 영역에 할당된 상기 노광 데이터를 생성하는 배선 형성 시스템.
  16. 제14항에 있어서,
    상기 래스터 이미지 프로세서는, 상기 스케일링 보정값, 상기 동적 루팅 룰 데이터, 및 상기 미스얼라인먼트 데이터 중의 하나를 이용하여, 상기 설계 데이터의 도형 데이터를 변형시키고, 상기 도형 데이터의 위치를 변위시켜, 상기 에칭 검사 데이터를 생성하는 배선 형성 시스템.
  17. 제15항에 있어서,
    상기 노광 데이터는 상기 도형 데이터의 윤곽을 추출하는 벡터 데이터 포맷을 갖는 배선 형성 시스템.
  18. 제16항에 있어서,
    상기 에칭 검사 데이터는 상기 도형 데이터의 윤곽을 추출하는 벡터 데이터 포맷을 갖는 배선 형성 시스템.
  19. 제17항에 있어서,
    상기 현상된 기판의 상기 화상 데이터의 윤곽을 추출하고, 벡터 데이터 포맷을 갖는 화상 데이터를 생성하는 벡터라이저(vectorizer)를 더 포함하는 배선 형성 시스템.
  20. 제18항에 있어서,
    상기 에칭 유닛에 의해 에칭된 상기 에칭된 기판의 화상 데이터를 추출하고, 벡터 데이터 포맷을 갖는 화상 데이터를 생성하는 벡터라이저를 더 포함하는 배선 형성 시스템.
  21. 제1항에 있어서,
    상기 현상후 검사 유닛은 상기 현상된 기판의 검사 결과를 출력하는 제1 검사 결과 출력 수단을 포함하는 배선 형성 시스템.
  22. 제1항에 있어서,
    상기 에칭후 검사 유닛은 상기 에칭된 기판의 검사 결과를 출력하는 제2 검사 결과 출력 수단을 포함하는 배선 형성 시스템.
  23. 제1항에 있어서,
    상기 에칭후 검사 유닛은 상기 에칭된 기판이 불량으로 테스트된 경우에 상기 에칭된 기판에 관한 정보를 보존하는 결과 보존 유닛을 포함하는 배선 형성 시스템.
  24. 제1항에 있어서,
    상기 설계 데이터에 기초하여 생성된 상기 노광 데이터의 정확성을 검증하는 노광 데이터 검증 유닛을 더 포함하는 배선 형성 시스템.
  25. 제24항에 있어서,
    상기 노광 데이터 검증 유닛은 상기 노광 데이터의 정확성에 대한 검증 결과를 출력하는 제1 검증 결과 출력 수단을 포함하는 배선 형성 시스템.
  26. 제1항에 있어서,
    상기 설계 데이터에 기초하여 생성된 상기 에칭 검사 데이터의 정확성을 검증하는 에칭 검사 데이터 검증 유닛을 더 포함하는 배선 형성 시스템.
  27. 제26항에 있어서,
    상기 에칭 검사 데이터 검증 유닛은 상기 에칭 검사 데이터의 정확성에 대한 검증 결과를 출력하는 제2 검증 결과 출력 수단을 포함하는 배선 형성 시스템.
  28. 제15항에 있어서,
    상기 노광 데이터를 생성하는 상기 래스터 이미지 프로세서의 알고리즘과 다른 알고리즘에 기초하여, 노광 데이터를 생성하여 검증용 노광 데이터로서 출력하는 검증용 래스터 이미지 프로세서를 더 포함하고,
    상기 현상후 검사 유닛은,
    상기 노광 데이터와 함께 입력될 데이터를 상기 현상된 기판의 화상 데이터와 상기 검증용 노광 데이터 간에서 전환하는 스위칭 유닛, 및
    상기 현상후 검사 유닛으로의 입력이 상기 스위칭 유닛에 의해 상기 검증용 노광 데이터로 전환된 때에, 상기 노광 데이터 및 상기 검증용 노광 데이터를 이용하여 상기 노광 데이터의 정확성을 검증하는 노광 데이터 검증 유닛을 포함하는 배선 형성 시스템.
  29. 제28항에 있어서,
    상기 노광 데이터 검증 유닛은 상기 노광 데이터의 정확성에 대한 검증 결과를 출력하는 제1 검증 결과 출력 수단을 포함하는 배선 형성 시스템.
  30. 제16항에 있어서,
    상기 에칭 검사 데이터를 생성하는 상기 래스터 이미지 프로세서의 알고리즘과 다른 알고리즘에 기초하여, 에칭 검사 데이터를 생성하여 검증용 에칭 검사 데이터로서 출력하는 검증용 래스터 이미지 프로세서를 더 포함하고,
    상기 에칭후 검사 유닛은,
    상기 에칭 검사 데이터와 함께 입력될 데이터를 상기 에칭된 기판의 화상 데이터와 상기 검증용 에칭 검사 데이터 간에서 전환하는 스위칭 유닛, 및
    상기 에칭후 검사 유닛의 입력이 상기 스위칭 유닛에 의해 상기 검증용 에칭 검사 데이터로 전환된 때에, 상기 에칭 검사 데이터 및 상기 검증용 에칭 검사 데이터를 이용하여 상기 에칭 검사 데이터의 정확성을 검증하는 에칭 검사 데이터 검증 유닛을 포함하는 배선 형성 시스템.
  31. 제30항에 있어서,
    상기 에칭 검사 데이터 검증 유닛은 상기 에칭 검사 데이터의 정확성에 대한 검증 결과를 출력하는 제2 검증 결과 출력 수단을 포함하는 배선 형성 시스템.
  32. 제15항에 있어서,
    상기 노광 데이터를 생성하는 상기 래스터 이미지 프로세서의 알고리즘과 다른 알고리즘에 기초하여, 노광 데이터를 생성하여 검증용 노광 데이터로서 출력하는 검증용 래스터 이미지 프로세서; 및
    상기 노광 데이터 및 상기 검증용 노광 데이터를 이용하여 상기 노광 데이터의 정확성을 검증하는 노광 데이터 검증 유닛
    을 더 포함하는 배선 형성 시스템.
  33. 제32항에 있어서,
    상기 노광 데이터 검증 유닛은 상기 노광 데이터의 정확성에 대한 검증 결과를 출력하는 제1 검증 결과 출력 수단을 포함하는 배선 형성 시스템.
  34. 제16항에 있어서,
    상기 에칭 검사 데이터를 생성하는 상기 래스터 이미지 프로세서의 알고리즘과 다른 알고리즘에 기초하여, 에칭 검사 데이터를 생성하여 검증용 에칭 검사 데이터로서 출력하는 검증용 래스터 이미지 프로세서; 및
    상기 에칭 검사 데이터 및 상기 검증용 에칭 검사 데이터를 이용하여 상기 에칭 검사 데이터의 정확성을 검증하는 에칭 검사 데이터 검증 유닛
    을 더 포함하는 배선 형성 시스템.
  35. 제34항에 있어서,
    상기 에칭 검사 데이터 검증 유닛은 상기 에칭 검사 데이터의 정확성에 대한 검증 결과를 출력하는 제2 검증 결과 출력 수단을 포함하는 배선 형성 시스템.
  36. 제28항에 있어서,
    상기 노광 데이터의 비트맵 데이터를 생성하는 제1 비트맵 데이터 생성 수단;
    상기 검증용 래스터 이미지 프로세서에 의해 생성된 상기 검증용 노광 데이터의 비트맵 데이터를 생성하는 제2 비트맵 데이터 생성 수단; 및
    상기 제1 비트맵 데이터 생성 수단에 의해 생성된 상기 노광 데이터의 비트맵 데이터 및 상기 제2 비트맵 데이터 생성 수단에 의해 생성된 상기 검증용 노광 데이터의 비트맵 데이터를 이용하여 상기 노광 데이터의 비트 레벨의 정확성을 검증하는 비트 레벨 노광 데이터 검증 유닛
    을 더 포함하는 배선 형성 시스템.
  37. 제36항에 있어서,
    상기 비트 레벨 노광 데이터 검증 유닛은 상기 노광 데이터의 상기 비트 레벨의 정확성에 대한 검증 결과를 출력하는 제3 검증 결과 출력 수단을 포함하는 배선 형성 시스템.
  38. 제36항에 있어서,
    상기 비트 레벨 노광 데이터 검증 유닛은 상기 제1 비트맵 데이터 생성 수단에 의해 생성된 상기 노광 데이터의 비트맵 데이터와 상기 제2 비트맵 데이터 생성 수단에 의해 생성된 상기 검증용 노광 데이터의 비트맵 데이터 간의 차이의 허용가능한 레벨을 규정하는 검사 룰을 보존하는 검사 룰 데이터베이스를 더 포함하고, 상기 비트 레벨 노광 데이터 검증 유닛은 상기 검사 룰에 따라서 상기 노광 데이터의 비트 레벨의 정확성을 검증하는 배선 형성 시스템.
  39. 제32항에 있어서,
    상기 노광 데이터의 비트맵 데이터를 생성하는 제1 비트맵 데이터 생성 수단;
    상기 검증용 래스터 이미지 프로세서에 의해 생성된 상기 검증용 노광 데이터의 비트맵 데이터를 생성하는 제2 비트맵 데이터 생성 수단; 및
    상기 제1 비트맵 데이터 생성 수단에 의해 생성된 상기 노광 데이터의 비트맵 데이터 및 상기 제2 비트맵 데이터 생성 수단에 의해 생성된 상기 검증용 노광 데이터의 비트맵 데이터를 이용하여 상기 노광 데이터의 비트 레벨의 정확성을 검증하는 비트 레벨 노광 데이터 검증 유닛
    을 더 포함하는 배선 형성 시스템.
  40. 제39항에 있어서,
    상기 비트 레벨 노광 데이터 검증 유닛은 상기 노광 데이터의 비트 레벨의 정확성에 대한 검증 결과를 출력하는 제3 검증 결과 출력 수단을 포함하는 배선 형성 시스템.
  41. 제39항에 있어서,
    상기 비트 레벨 노광 데이터 검증 유닛은 상기 제1 비트맵 데이터 생성 수단에 의해 생성된 상기 노광 데이터의 비트맵 데이터와 상기 제2 비트맵 데이터 생성 수단에 의해 생성된 상기 검증용 노광 데이터의 비트맵 데이터 간의 차이의 허용가능한 레벨을 규정하는 검사 룰을 보존하는 검사 룰 데이터베이스를 더 포함하고, 상기 비트 레벨 노광 데이터 검증 유닛은 상기 검사 룰에 따라서 상기 노광 데이터의 비트 레벨의 정확성을 검증하는 배선 형성 시스템.
  42. 삭제
  43. 삭제
  44. 배선 기판 상에 배선을 형성하는 배선 형성 방법으로서,
    노광전 기판의 마스크리스 노광에 사용되는 설계 데이터를 이용하여, 노광되고 현상된 기판을 테스트하는 현상후 검사 단계;
    상기 설계 데이터를 이용하여, 상기 현상된 기판을 에칭하여 생성된 에칭된 기판을 테스트하는 에칭후 검사 단계; 및
    상기 설계 데이터와, 상기 배선 기판에 형성될 적어도 1개의 단위 배선 기판 상에 탑재되거나 형성되는 전자 부품의 상기 에칭된 기판 상의 위치에 기초하여, 상기 배선을 어떻게 변화시켜야만 원하는 결선(interconnection) 패턴을 달성할 수 있는지를 나타내는 동적 루팅 룰(dynamic routing rule) 데이터를 생성하는 동적 루팅 룰 데이터 생성 단계를 포함하는 배선 형성 방법.
  45. 제44항에 있어서,
    상기 설계 데이터에 기초하여 생성된 노광 데이터의 정확성을 검증하는 노광 데이터 검증 단계를 더 포함하는 배선 형성 방법.
  46. 제44항에 있어서,
    상기 설계 데이터에 기초하여 생성된 에칭 검사 데이터의 정확성을 검증하는 에칭 검사 데이터 검증 단계를 더 포함하는 배선 형성 방법.
  47. 제44항에 있어서,
    상기 설계 데이터와 상기 에칭된 기판의 화상 데이터에 기초하여, 원하는 결과를 갖는 상기 에칭된 기판을 얻기 위한 설계 데이터를 추정하고, 현재 사용된 상기 설계 데이터를 어떻게 보정해야만 상기 설계 데이터를 얻을 수 있는지를 나타내는 리사이징 룰을 생성하는 리사이징 룰 생성 단계를 더 포함하는 배선 형성 방법.
  48. 배선 기판 상에 배선을 형성하는 배선 형성 방법으로서,
    상기 배선 기판에 관한 설계 데이터에 기초하여 생성된 노광 데이터를 이용하여 노광전 기판을 직접 노광하는 마스크리스 노광 단계;
    상기 노광 데이터와, 상기 마스크리스 노광 단계에서 노광되고 현상된 상기 기판의 화상 데이터를 이용하여, 현상 후 상기 기판을 테스트하는 현상후 검사 단계;
    상기 현상된 기판을 에칭하는 에칭 단계;
    상기 설계 데이터에 기초하여 생성된 에칭 검사 데이터 및 상기 에칭 단계에서 에칭된 상기 기판의 화상 데이터를 이용하여, 상기 에칭된 기판 상에 형성된 에칭 패턴을 테스트하는 에칭후 검사 단계; 및
    상기 설계 데이터와, 상기 배선 기판에 형성될 적어도 1개의 단위 배선 기판 상에 탑재되거나 형성되는 전자 부품의 상기 에칭된 기판 상의 위치에 기초하여, 상기 배선을 어떻게 변화시켜야만 원하는 결선(interconnection) 패턴을 달성할 수 있는지를 나타내는 동적 루팅 룰(dynamic routing rule) 데이터를 생성하는 동적 루팅 룰 데이터 생성 단계를 포함하는 배선 형성 방법.
  49. 제48항에 있어서,
    상기 설계 데이터에 기초하여 생성된 상기 노광 데이터의 정확성을 검증하는 노광 데이터 검증 단계를 더 포함하는 배선 형성 방법.
  50. 제48항에 있어서,
    상기 설계 데이터에 기초하여 생성된 상기 에칭 검사 데이터의 정확성을 검증하는 에칭 검사 데이터 검증 단계를 더 포함하는 배선 형성 방법.
  51. 제48항에 있어서,
    상기 설계 데이터와 상기 에칭된 기판의 화상 데이터에 기초하여, 원하는 결과를 갖는 상기 에칭된 기판을 얻기 위한 설계 데이터를 추정하고, 현재 사용된 상기 설계 데이터를 어떻게 보정해야만 상기 설계 데이터를 얻을 수 있는지를 나타내는 리사이징 룰을 생성하는 리사이징 룰 생성 단계를 더 포함하는 배선 형성 방법.
  52. 배선 기판 상에 배선을 형성하는 배선 형성 시스템으로서,
    상기 배선 기판에 관한 설계 데이터에 기초하여 생성된 묘화 데이터를 이용하여 묘화전 기판 상에 잉크젯에 의해 배선 패턴을 형성하는 잉크젯 패터닝 유닛;
    상기 설계 데이터와, 상기 배선 패턴이 상기 잉크젯 패터닝 유닛에 의해 형성되어 있는 패터닝후(post-patternig) 기판의 화상 데이터를 이용하여, 상기 기판 상에 잉크젯에 의해 형성된 상기 배선 패턴을 테스트하는 패터닝후 검사 유닛; 및
    상기 설계 데이터와, 상기 배선 기판에 형성될 적어도 1개의 단위 배선 기판 상에 탑재되거나 형성되는 전자 부품의 상기 패터닝후 기판 상의 위치에 기초하여, 상기 배선을 어떻게 변화시켜야만 원하는 결선(interconnection) 패턴을 달성할 수 있는지를 나타내는 동적 루팅 룰(dynamic routing rule) 데이터를 생성하는 동적 루팅 룰 데이터 생성 유닛을 포함하는 배선 형성 시스템.
  53. 제52항에 있어서,
    상기 설계 데이터는 상기 단위 배선 기판의 미리 정해진 배선 정보 및 상기 전자 부품의 미리 정해진 패드 레이아웃 정보를 포함하는 배선 형성 시스템.
  54. 삭제
  55. 제52항에 있어서,
    상기 설계 데이터와 상기 패터닝후 기판의 화상 데이터에 기초하여, 원하는 결과를 갖는 상기 패터닝후 기판을 얻기 위한 설계 데이터를 추정하고, 현재 사용된 상기 설계 데이터를 어떻게 보정해야만 상기 설계 데이터를 얻을 수 있는지를 나타내는 리사이징 룰을 생성하는 리사이징 룰 생성 유닛을 더 포함하는 배선 형성 시스템.
  56. 제55항에 있어서,
    상기 잉크젯 패터닝 유닛은 상기 패터닝후 기판의 패터닝전 기판에 대한 신축을 계측하고, 상기 계측된 신축에 기초하여 상기 묘화 데이터의 위치 및 형상을 보정하는 스케일링 보정값을 생성하는 스케일링 보정값 생성 유닛을 포함하는 배선 형성 시스템.
  57. 제56항에 있어서,
    상기 잉크젯 패터닝 유닛은, 잉크젯 패터닝 전에, 상기 묘화전 기판이 정상적으로 배치되어야 하는 묘화용 스테이지 상의 기준 위치와 상기 묘화전 기판이 실제로 배치되는 상기 묘화 기판 상의 위치 간의 전이를 계측하고, 상기 계측된 전이에 기초하여 미스얼라인먼트 데이터를 생성하는 미스얼라인먼트 데이터 생성 수단을 포함하는 배선 형성 시스템.
  58. 제57항에 있어서,
    상기 잉크젯 패터닝 유닛은, 잉크젯 패터닝 전에, 상기 미스얼라인먼트 데이터에 기초하여, 상기 묘화전 기판이 실제로 배치되는 상기 묘화용 스테이지를 기계적으로 전이함으로써, 상기 묘화전 기판의 위치를 가능한 한 상기 기준 위치에 근접시키기 위해서 보정을 행하는 기계적 보정 유닛을 포함하는 배선 형성 시스템.
  59. 제58항에 있어서,
    상기 잉크젯 패터닝 유닛은 상기 묘화전 기판의 표면 상의 각각 지정된 영역에 패턴을 형성하기 위해서 배열되어, 병렬로 잉크젯 패터닝을 행하는 복수의 잉크젯 헤드를 포함하는 배선 형성 시스템.
  60. 제59항에 있어서,
    상기 리사이징 룰에 따라서 상기 설계 데이터를 보정하여 생성된 리사이즈된 설계 데이터를 보존하는 입력 데이터베이스를 더 포함하는 배선 형성 시스템.
  61. 제60항에 있어서,
    상기 입력 데이터베이스는, 각 단위 배선 기판에 관한 데이터를 상기 배선 기판 상에 어떻게 배열해야 하는지를 나타내는 잡 데크 정보 데이터, 위치 정렬 정보 데이터, 및 상기 단위 배선 기판 상에 탑재되거나 형성될 수동 소자의 배선 및 배치 정보 데이터로 이루어지는 그룹으로부터 선택된 적어도 한 종류의 데이터를 더 보존하는 배선 형성 시스템.
  62. 제61항에 있어서,
    상기 입력 데이터베이스는 각 종류의 데이터를 상기 각 잉크젯 헤드 중에 할당하도록 상기 각 종류의 데이터를 분할하여 상기 데이터를 보존하는 배선 형성 시 스템.
  63. 제62항에 있어서,
    상기 잉크젯 헤드 각각에 설치되고, 상기 잉크젯 헤드에 할당된 상기 각 종류의 데이터를 입력으로 하여 상기 잉크젯 헤드를 구동하는 래스터 이미지 프로세서를 더 포함하는 배선 형성 시스템.
  64. 제63항에 있어서,
    상기 래스터 이미지 프로세서는 상기 잉크젯 패터닝 유닛의 동작에 동기하여, 상기 잉크젯 헤드에 할당된 상기 설계 데이터, 상기 리사이즈된 설계 데이터, 상기 스케일링 보정값, 및 상기 동적 루팅 룰 데이터를 판독하는 판독 유닛을 포함하는 배선 형성 시스템.
  65. 제64항에 있어서,
    상기 판독 유닛은 상기 잉크젯 패터닝 유닛의 동작에 동기하여 상기 미스얼라인먼트 데이터를 더 판독하는 배선 형성 시스템.
  66. 제65항에 있어서,
    상기 래스터 이미지 프로세서는, 상기 스케일링 보정값, 상기 동적 루팅 룰 데이터, 및 상기 미스얼라인먼트 데이터 중의 적어도 하나를 이용하여, 상기 리사 이즈된 설계 데이터의 도형 데이터를 변형시키고, 상기 도형 데이터의 위치를 변위시켜, 상기 묘화전 기판의 표면 상에 상기 지정된 패터닝 영역에 할당된 상기 묘화 데이터를 생성하는 배선 형성 시스템.
  67. 제65항에 있어서,
    상기 래스터 이미지 프로세서는, 상기 스케일링 보정값, 상기 동적 루팅 룰 데이터, 및 상기 미스얼라인먼트 데이터 중의 하나를 이용하여, 상기 설계 데이터의 도형 데이터를 변형시키고, 상기 도형 데이터의 위치를 변위시켜, 패터닝후 검사 데이터를 생성하는 배선 형성 시스템.
  68. 제66항에 있어서,
    상기 묘화 데이터는 상기 도형 데이터의 윤곽을 추출하는 벡터 데이터 포맷을 갖는 배선 형성 시스템.
  69. 제68항에 있어서,
    상기 패터닝후 기판의 상기 화상 데이터의 윤곽을 추출하고, 벡터 데이터 포맷을 갖는 화상 데이터를 생성하는 벡터라이저를 더 포함하는 배선 형성 시스템.
  70. 제52항에 있어서,
    상기 패터닝후 검사 유닛은 상기 패터닝후 기판의 검사 결과를 출력하는 검 사 결과 출력 수단을 포함하는 배선 형성 시스템.
  71. 제52항에 있어서,
    상기 패터닝후 검사 유닛은 상기 패터닝후 기판이 불량으로 테스트된 경우에 상기 패터닝후 기판에 관한 정보를 보존하는 결과 보존 유닛을 포함하는 배선 형성 시스템.
  72. 제52항에 있어서,
    상기 설계 데이터에 기초하여 생성된 상기 묘화 데이터의 정확성을 검증하는 묘화 데이터 검증 유닛을 더 포함하는 배선 형성 시스템.
  73. 제72항에 있어서,
    상기 묘화 데이터 검증 유닛은 상기 묘화 데이터의 정확성에 대한 검증 결과를 출력하는 제1 검증 결과 출력 수단을 포함하는 배선 형성 시스템.
  74. 제67항에 있어서,
    상기 설계 데이터에 기초하여 생성된 상기 패터닝후 검사 데이터의 정확성을 검증하는 패터닝후 검사 데이터 검증 유닛을 더 포함하는 배선 형성 시스템.
  75. 제66항에 있어서,
    상기 묘화 데이터를 생성하는 상기 래스터 이미지 프로세서의 알고리즘과 다른 알고리즘에 기초하여, 묘화 데이터를 생성하여 검증용 묘화 데이터로서 출력하는 검증용 래스터 이미지 프로세서를 더 포함하고,
    상기 패터닝후 검사 유닛은,
    상기 묘화 데이터와 함께 입력될 데이터를 상기 패터닝후 기판의 화상 데이터와 상기 검증용 묘화 데이터 간에서 전환하는 스위칭 유닛, 및
    상기 패터닝후 검사 유닛으로의 입력이 상기 스위칭 유닛에 의해 상기 검증용 묘화 데이터로 전환된 때에, 상기 묘화 데이터 및 상기 검증용 묘화 데이터를 이용하여 상기 묘화 데이터의 정확성을 검증하는 묘화 데이터 검증 유닛을 포함하는 배선 형성 시스템.
  76. 제75항에 있어서,
    상기 묘화 데이터 검증 유닛은 상기 묘화 데이터의 정확성에 대한 검증 결과를 출력하는 제1 검증 결과 출력 수단을 포함하는 배선 형성 시스템.
  77. 제66항에 있어서,
    상기 묘화 데이터를 생성하는 상기 래스터 이미지 프로세서의 알고리즘과 다른 알고리즘에 기초하여, 묘화 데이터를 생성하여 검증용 묘화 데이터로서 출력하는 검증용 래스터 이미지 프로세서; 및
    상기 묘화 데이터 및 상기 검증용 묘화 데이터를 이용하여 상기 묘화 데이터 의 정확성을 검증하는 묘화 데이터 검증 유닛
    을 더 포함하는 배선 형성 시스템.
  78. 제77항에 있어서,
    상기 묘화 데이터 검증 유닛은 상기 묘화 데이터의 정확성에 대한 검증 결과를 출력하는 제1 검증 결과 출력 수단을 포함하는 배선 형성 시스템.
  79. 제75항에 있어서,
    상기 묘화 데이터의 비트맵 데이터를 생성하는 제1 비트맵 데이터 생성 수단;
    상기 검증용 래스터 이미지 프로세서에 의해 생성된 상기 검증용 묘화 데이터의 비트맵 데이터를 생성하는 제2 비트맵 데이터 생성 수단; 및
    상기 제1 비트맵 데이터 생성 수단에 의해 생성된 상기 묘화 데이터의 비트맵 데이터 및 상기 제2 비트맵 데이터 생성 수단에 의해 생성된 상기 검증용 묘화 데이터의 비트맵 데이터를 이용하여 상기 묘화 데이터의 비트 레벨의 정확성을 검증하는 비트 레벨 묘화 데이터 검증 유닛
    을 더 포함하는 배선 형성 시스템.
  80. 제79항에 있어서,
    상기 비트 레벨 묘화 데이터 검증 유닛은 상기 묘화 데이터의 상기 비트 레 벨의 정확성에 대한 검증 결과를 출력하는 제2 검증 결과 출력 수단을 포함하는 배선 형성 시스템.
  81. 제79항에 있어서,
    상기 비트 레벨 묘화 데이터 검증 유닛은 상기 제1 비트맵 데이터 생성 수단에 의해 생성된 상기 묘화 데이터의 비트맵 데이터와 상기 제2 비트맵 데이터 생성 수단에 의해 생성된 상기 검증용 묘화 데이터의 비트맵 데이터 간의 차이의 허용가능한 레벨을 규정하는 검사 룰을 보존하는 검사 룰 데이터베이스를 더 포함하고, 상기 비트 레벨 묘화 데이터 검증 유닛은 상기 검사 룰에 따라서 상기 묘화 데이터의 비트 레벨의 정확성을 검증하는 배선 형성 시스템.
  82. 제77항에 있어서,
    상기 묘화 데이터의 비트맵 데이터를 생성하는 제1 비트맵 데이터 생성 수단;
    상기 검증용 래스터 이미지 프로세서에 의해 생성된 상기 검증용 묘화 데이터의 비트맵 데이터를 생성하는 제2 비트맵 데이터 생성 수단; 및
    상기 제1 비트맵 데이터 생성 수단에 의해 생성된 상기 묘화 데이터의 비트맵 데이터 및 상기 제2 비트맵 데이터 생성 수단에 의해 생성된 상기 검증용 묘화 데이터의 비트맵 데이터를 이용하여 상기 묘화 데이터의 비트 레벨의 정확성을 검증하는 비트 레벨 묘화 데이터 검증 유닛
    을 더 포함하는 배선 형성 시스템.
  83. 제82항에 있어서,
    상기 비트 레벨 묘화 데이터 검증 유닛은 상기 묘화 데이터의 비트 레벨의 정확성에 대한 검증 결과를 출력하는 제2 검증 결과 출력 수단을 포함하는 배선 형성 시스템.
  84. 제82항에 있어서,
    상기 비트 레벨 묘화 데이터 검증 유닛은 상기 제1 비트맵 데이터 생성 수단에 의해 생성된 상기 묘화 데이터의 비트맵 데이터와 상기 제2 비트맵 데이터 생성 수단에 의해 생성된 상기 검증용 묘화 데이터의 비트맵 데이터 간의 차이의 허용가능한 레벨을 규정하는 검사 룰을 보존하는 검사 룰 데이터베이스를 더 포함하고, 상기 비트 레벨 묘화 데이터 검증 유닛은 상기 검사 룰에 따라서 상기 묘화 데이터의 비트 레벨의 정확성을 검증하는 배선 형성 시스템.
  85. 삭제
  86. 배선 기판 상에 배선을 형성하는 배선 형성 방법으로서,
    묘화전 기판 상에 잉크젯에 의해 상기 배선 패턴을 형성하는데 이용되는 설계 데이터를 이용하여, 상기 기판 상에 잉크젯에 의해 형성된 배선 패턴을 테스트하는 패터닝후 검사 단계; 및
    상기 설계 데이터와, 상기 배선 기판에 형성될 적어도 1개의 단위 배선 기판 상에 탑재되거나 형성되는 전자 부품의 패터닝후 기판 상의 위치에 기초하여, 상기 배선을 어떻게 변화시켜야만 원하는 결선(interconnection) 패턴을 달성할 수 있는지를 나타내는 동적 루팅 룰(dynamic routing rule) 데이터를 생성하는 동적 루팅 룰 데이터 생성 단계를 포함하는 배선 형성 방법.
  87. 제86항에 있어서,
    상기 설계 데이터에 기초하여 생성된 묘화 데이터의 정확성을 검증하는 묘화 데이터 검증 단계를 더 포함하는 배선 형성 방법.
  88. 제86항에 있어서,
    상기 설계 데이터를 생성하는 설계 데이터 생성 단계를 더 포함하는 배선 형성 방법.
  89. 제86항에 있어서,
    상기 설계 데이터와 상기 패터닝후 기판의 화상 데이터에 기초하여, 원하는 결과를 갖는 상기 패터닝후 기판을 얻기 위한 설계 데이터를 추정하고, 현재 사용된 상기 설계 데이터를 어떻게 보정해야만 상기 설계 데이터를 얻을 수 있는지를 나타내는 리사이징 룰을 생성하는 리사이징 룰 생성 단계를 더 포함하는 배선 형성 방법.
  90. 배선 기판 상에 배선을 형성하는 배선 형성 방법으로서,
    상기 배선 기판에 관한 설계 데이터에 기초하여 생성된 묘화 데이터를 이용하여 묘화전 기판 상에 잉크젯에 의해 배선 패턴을 형성하는 잉크젯 패터닝 단계;
    상기 묘화 데이터와, 상기 배선 패턴이 상기 잉크젯 패터닝 단계에서 형성되어 있는 패터닝후 기판의 화상 데이터를 이용하여, 상기 기판 상에 잉크젯에 의해 형성된 상기 배선 패턴을 테스트하는 패터닝후 검사 단계; 및
    상기 설계 데이터와, 상기 배선 기판에 형성될 적어도 1개의 단위 배선 기판 상에 탑재되거나 형성되는 전자 부품의 상기 패터닝후 기판 상의 위치에 기초하여, 상기 배선을 어떻게 변화시켜야만 원하는 결선(interconnection) 패턴을 달성할 수 있는지를 나타내는 동적 루팅 룰(dynamic routing rule) 데이터를 생성하는 동적 루팅 룰 데이터 생성 단계를 포함하는 배선 형성 방법.
  91. 제90항에 있어서,
    상기 설계 데이터에 기초하여 생성된 상기 묘화 데이터의 정확성을 검증하는 묘화 데이터 검증 단계를 더 포함하는 배선 형성 방법.
  92. 제90항에 있어서,
    상기 설계 데이터와 상기 패터닝후 기판의 화상 데이터에 기초하여, 원하는 결과를 갖는 상기 패터닝후 기판을 얻기 위한 설계 데이터를 추정하고, 현재 사용된 상기 설계 데이터를 어떻게 보정해야만 상기 설계 데이터를 얻을 수 있는지를 나타내는 리사이징 룰을 생성하는 리사이징 룰 생성 단계를 더 포함하는 배선 형성 방법.
KR1020030033581A 2002-05-28 2003-05-27 배선 기판 상에 배선을 형성하는 배선 형성 시스템 및배선 형성 방법 KR100964832B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002154119 2002-05-28
JPJP-P-2002-00154119 2002-05-28
JPJP-P-2002-00360774 2002-12-12
JP2002360774A JP4274784B2 (ja) 2002-05-28 2002-12-12 配線形成システムおよびその方法

Publications (2)

Publication Number Publication Date
KR20030091808A KR20030091808A (ko) 2003-12-03
KR100964832B1 true KR100964832B1 (ko) 2010-06-24

Family

ID=29422458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030033581A KR100964832B1 (ko) 2002-05-28 2003-05-27 배선 기판 상에 배선을 형성하는 배선 형성 시스템 및배선 형성 방법

Country Status (6)

Country Link
US (2) US7890203B2 (ko)
EP (1) EP1367871B1 (ko)
JP (1) JP4274784B2 (ko)
KR (1) KR100964832B1 (ko)
CN (2) CN101146408B (ko)
TW (1) TWI281246B (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1601733A1 (en) * 2003-07-22 2005-12-07 Leibniz-Institut für Neue Materialien gemeinnützige GmbH Liquid-repellent coating composition and coating having high alkali resistance
JP4601482B2 (ja) * 2004-07-29 2010-12-22 新光電気工業株式会社 描画装置および描画方法
JP4987330B2 (ja) * 2005-03-28 2012-07-25 富士フイルム株式会社 画像記録方法及び装置
JP4589163B2 (ja) * 2005-03-31 2010-12-01 日本シイエムケイ株式会社 画像処理装置、基板配線露光システム及び基板配線形成システム
JP2007081326A (ja) * 2005-09-16 2007-03-29 Dainippon Screen Mfg Co Ltd 配線形成システムおよびその方法
JP2007199385A (ja) * 2006-01-26 2007-08-09 Hitachi Via Mechanics Ltd プリント配線基板用描画装置
JP4814716B2 (ja) * 2006-07-26 2011-11-16 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
WO2008047422A1 (fr) * 2006-10-18 2008-04-24 Casio Micronics Co., Ltd. Procédé pour inspecter un schéma de câblages et système conçu à cet effet
US8300918B2 (en) 2007-03-30 2012-10-30 Dainippon Screen Mfg. Co., Ltd. Defect inspection apparatus, defect inspection program, recording medium storing defect inspection program, figure drawing apparatus and figure drawing system
KR100862000B1 (ko) 2007-05-07 2008-10-07 삼성전기주식회사 잉크젯 인쇄방법
KR100894700B1 (ko) 2007-06-11 2009-04-24 삼성전기주식회사 잉크젯 인쇄방법
JP4914296B2 (ja) * 2007-06-26 2012-04-11 大日本スクリーン製造株式会社 露光パターンデータ検査装置、方法およびプログラム
US8912012B2 (en) 2009-11-25 2014-12-16 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
JP5801674B2 (ja) * 2011-09-30 2015-10-28 株式会社Screenホールディングス 直接描画装置用の画像表示装置、およびプログラム
TW201314376A (zh) 2011-09-30 2013-04-01 Dainippon Screen Mfg 直接描繪裝置用之圖像顯示裝置及記錄媒體
JP5946620B2 (ja) * 2011-09-30 2016-07-06 株式会社Screenホールディングス 直接描画装置用の画像表示装置、およびプログラム
US9363899B2 (en) * 2012-01-02 2016-06-07 Mutracx International B.V. Inkjet system for printing a printed circuit board
JP5974216B2 (ja) * 2012-02-24 2016-08-23 京セラ株式会社 レーザダイレクト露光システム及びcamデータの区分管理方法
JP5826707B2 (ja) * 2012-05-31 2015-12-02 株式会社Screenホールディングス 基板検査装置および基板検査方法
US9505245B2 (en) 2014-06-17 2016-11-29 Kateeva, Inc. Printing system assemblies and methods
JP6350204B2 (ja) 2014-10-21 2018-07-04 株式会社ニューフレアテクノロジー 描画データ検証方法、プログラム、及びマルチ荷電粒子ビーム描画装置
JP6342304B2 (ja) * 2014-11-12 2018-06-13 株式会社Screenホールディングス データ補正装置、描画装置、検査装置、データ補正方法、描画方法、検査方法およびプログラム
JP6690204B2 (ja) * 2014-11-28 2020-04-28 日立化成株式会社 配線基板の製造方法、データ補正装置、配線パターン形成システム及びデータ補正方法
JP6610210B2 (ja) * 2014-11-28 2019-11-27 日立化成株式会社 配線パターン形成システム
JP6466797B2 (ja) * 2015-07-24 2019-02-06 株式会社Screenホールディングス データ補正装置、描画装置、検査装置、データ補正方法、描画方法、検査方法およびプログラム
JP6466277B2 (ja) * 2015-07-27 2019-02-06 株式会社Screenホールディングス データ補正装置、描画装置、検査装置、データ補正方法、描画方法、検査方法およびプログラム
CN105979707B (zh) * 2016-07-01 2018-06-19 广州兴森快捷电路科技有限公司 一种线路层无铜区域识别方法及系统
CN106444013B (zh) * 2016-08-26 2019-01-08 天津七一二通信广播股份有限公司 一种应用于控制光路通断装置及使用方法
JP7061477B2 (ja) * 2018-02-26 2022-04-28 株式会社図研 プリント基板の製造方法、データ生成方法およびコンピュータプログラム
US10761430B2 (en) * 2018-09-13 2020-09-01 Applied Materials, Inc. Method to enhance the resolution of maskless lithography while maintaining a high image contrast
US10678150B1 (en) * 2018-11-15 2020-06-09 Applied Materials, Inc. Dynamic generation of layout adaptive packaging
RU2714381C1 (ru) * 2019-01-10 2020-02-14 Федеральное государственное казенное военное образовательное учреждение высшего образования "Военный учебно-научный центр Военно-воздушных сил "Военно-воздушная академия имени профессора Н.Е. Жуковского и Ю.А. Гагарина" (г. Воронеж) Министерства обороны Российской Федерации Способ формирования контурного изображения
EP3912439B1 (en) 2019-02-14 2024-04-03 Orbotech Ltd. A method and apparatus for preparing a pcb product having highly dense conductors
KR102701714B1 (ko) * 2019-10-08 2024-08-30 어플라이드 머티어리얼스, 인코포레이티드 마스크리스 리소그래피 시스템들을 위한 범용 계측 파일, 프로토콜 및 프로세스
CN113934115B (zh) * 2021-10-22 2023-10-27 合肥芯碁微电子装备股份有限公司 控制直写式光刻机的方法和直写式光刻机

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10177589A (ja) * 1996-12-18 1998-06-30 Mitsubishi Electric Corp パターン比較検証装置、パターン比較検証方法およびパターン比較検証プログラムを記録した媒体
JP2001044601A (ja) * 1999-07-30 2001-02-16 Brother Ind Ltd プリント基板の配線パターン形成装置
KR20020025732A (ko) * 2000-09-28 2002-04-04 히가시 데쓰로 레지스트 패턴 형성장치 및 그 방법

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4498010A (en) * 1983-05-05 1985-02-05 The Perkin-Elmer Corporation Virtual addressing for E-beam lithography
JPH061370B2 (ja) * 1983-11-24 1994-01-05 株式会社東芝 マスク欠陥検査装置
US4761561A (en) * 1985-11-27 1988-08-02 Nippon Kogaku K.K. Laser beam scanning pattern generation system with positional and dimensional error correction
JPS62127655A (ja) * 1985-11-29 1987-06-09 Toshiba Mach Co Ltd レ−ザ描画検査方法および装置
US5592211A (en) * 1988-03-25 1997-01-07 Texas Instruments Incorporated Laser pattern/inspector with a linearly ramped chirp deflector
US5020219A (en) * 1988-05-16 1991-06-04 Leedy Glenn J Method of making a flexible tester surface for testing integrated circuits
JP2531282B2 (ja) * 1989-12-22 1996-09-04 三菱電機株式会社 クロスト―ク検証装置
US5124927A (en) * 1990-03-02 1992-06-23 International Business Machines Corp. Latent-image control of lithography tools
US5717204A (en) * 1992-05-27 1998-02-10 Kla Instruments Corporation Inspecting optical masks with electron beam microscopy
IL105925A (en) * 1992-06-22 1997-01-10 Martin Marietta Corp Ablative process for printed circuit board technology
JP2951215B2 (ja) * 1993-09-10 1999-09-20 レイセオン・カンパニー 位相マスクレーザによる微細なパターンの電子相互接続構造の製造方法
JP3431247B2 (ja) 1993-12-28 2003-07-28 株式会社日立製作所 薄膜製造方法および薄膜多層基板製造方法
KR100211535B1 (ko) * 1995-10-04 1999-08-02 김영환 공정결함 검사 방법을 이용한 반도체소자의 제조방법
US5985662A (en) * 1995-07-13 1999-11-16 Isis Pharmaceuticals Inc. Antisense inhibition of hepatitis B virus replication
US5837698A (en) * 1996-05-02 1998-11-17 G. D. Searle & Co. Steroid nitrite and nitrate ester derivatives useful as anti-inflammatory drugs
US5798529A (en) * 1996-05-28 1998-08-25 International Business Machines Corporation Focused ion beam metrology
US5870176A (en) * 1996-06-19 1999-02-09 Sandia Corporation Maskless lithography
US6312134B1 (en) * 1996-07-25 2001-11-06 Anvik Corporation Seamless, maskless lithography system using spatial light modulator
JPH10156570A (ja) 1996-11-20 1998-06-16 Ibiden Co Ltd レーザ加工装置、多層プリント配線板の製造装置及び製造方法
US7732732B2 (en) 1996-11-20 2010-06-08 Ibiden Co., Ltd. Laser machining apparatus, and apparatus and method for manufacturing a multilayered printed wiring board
JP3309747B2 (ja) 1996-12-20 2002-07-29 株式会社日立製作所 セラミックス多層配線基板と薄膜パターンのアライメント方法
JPH10282684A (ja) * 1997-04-07 1998-10-23 Asahi Optical Co Ltd レーザ描画装置
CN1221974A (zh) * 1997-12-26 1999-07-07 日本电气株式会社 电子束直接绘图的方法和系统及其记录介质
US6017771A (en) * 1998-04-27 2000-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for yield loss analysis by yield management system
JP2000099736A (ja) * 1998-09-25 2000-04-07 Matsushita Electric Works Ltd 回路パターンを形成した基板または成形品の品質管理方法及び装置
JP2000122303A (ja) 1998-10-20 2000-04-28 Asahi Optical Co Ltd 描画装置
JP2000195914A (ja) * 1998-12-28 2000-07-14 Mitsubishi Electric Corp ロット判定装置、方法および記録媒体
US6498685B1 (en) * 1999-01-11 2002-12-24 Kenneth C. Johnson Maskless, microlens EUV lithography system
AU5090400A (en) * 1999-05-27 2001-03-05 Jetmask Limited Method of forming a masking pattern on a surface
IL135419A0 (en) * 2000-04-02 2001-05-20 Orbotech Ltd Post-etch inspection system
US6904164B2 (en) * 2000-05-18 2005-06-07 Jeol Ltd. Method of inspecting accuracy in stitching pattern elements
JP2001337461A (ja) * 2000-05-25 2001-12-07 Dainippon Screen Mfg Co Ltd 描画装置
JP2002044601A (ja) 2000-07-28 2002-02-08 Olympus Optical Co Ltd 電子カメラ装置および電子カメラ装置の制御方法および画像処理装置および画像処理方法
JP2002122978A (ja) * 2000-10-18 2002-04-26 Sony Corp マスクデータの検証方法および検証プログラムを記録したコンピュータ読み取り可能な記録媒体
US6544698B1 (en) * 2001-06-27 2003-04-08 University Of South Florida Maskless 2-D and 3-D pattern generation photolithography
US6627362B2 (en) * 2001-10-30 2003-09-30 Intel Corporation Photolithographic mask fabrication
US20030173713A1 (en) * 2001-12-10 2003-09-18 Wen-Chiang Huang Maskless stereo lithography method and apparatus for freeform fabrication of 3-D objects

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10177589A (ja) * 1996-12-18 1998-06-30 Mitsubishi Electric Corp パターン比較検証装置、パターン比較検証方法およびパターン比較検証プログラムを記録した媒体
JP2001044601A (ja) * 1999-07-30 2001-02-16 Brother Ind Ltd プリント基板の配線パターン形成装置
KR20020025732A (ko) * 2000-09-28 2002-04-04 히가시 데쓰로 레지스트 패턴 형성장치 및 그 방법

Also Published As

Publication number Publication date
EP1367871A3 (en) 2004-11-24
US20110106287A1 (en) 2011-05-05
KR20030091808A (ko) 2003-12-03
JP2004056068A (ja) 2004-02-19
US7890203B2 (en) 2011-02-15
CN101146408B (zh) 2010-06-02
TWI281246B (en) 2007-05-11
CN1462065A (zh) 2003-12-17
CN101146408A (zh) 2008-03-19
TW200402864A (en) 2004-02-16
EP1367871A2 (en) 2003-12-03
US20030224266A1 (en) 2003-12-04
EP1367871B1 (en) 2011-10-05
JP4274784B2 (ja) 2009-06-10
CN100386854C (zh) 2008-05-07

Similar Documents

Publication Publication Date Title
KR100964832B1 (ko) 배선 기판 상에 배선을 형성하는 배선 형성 시스템 및배선 형성 방법
KR101926423B1 (ko) 패턴 정렬을 수행하기 위한 방법 및 장치
JP4592267B2 (ja) 印刷パターン形成方法、印刷システム、および、印刷システム操作方法
JP3615182B2 (ja) 光近接効果補正方法及び光近接効果補正システム
US7412671B2 (en) Apparatus and method for verifying an integrated circuit pattern
TWI524278B (zh) 光柵影像及向量影像之取樣方法
JP2004054052A (ja) 半導体集積回路製造用マスクパターンデータ生成方法およびその検証方法
JP4583317B2 (ja) フォトレジストの欠陥を検査および修復する方法、並びにプリント回路基板の製造プロセス
CN112823413B (zh) 用于校正裸片放置误差的自适应布线
JP5865734B2 (ja) 領域分類装置、そのプログラム、基板検査装置、および領域分類方法
KR20080059072A (ko) 높은 스폿 배치 정밀도를 가지는 인쇄 방법
US8968985B2 (en) Method and system for patterning a mask layer
JP4381009B2 (ja) パターン描画装置、パターン描画方法、および検査装置
JP2006303229A (ja) 回路形成システム
US6505325B1 (en) Pattern data density inspection apparatus and density inspection method and recording medium storing pattern data density inspection program
KR20100025822A (ko) 마스크 레이아웃 분리 방법 및 이를 이용한 광 근접 보정 방법
Ehsani et al. Lasers speed up board production
TWI809696B (zh) 微影圖案疊對校正方法、光罩圖案產生方法,及系統
JP2007033765A (ja) パターン製造システム、露光装置、及び露光方法
JPH10242039A (ja) 半導体製造方法と半導体製造システムおよびそれらにより製造された半導体デバイス
JP2005277232A (ja) 半導体ウエハ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 10