KR100964832B1 - 배선 기판 상에 배선을 형성하는 배선 형성 시스템 및배선 형성 방법 - Google Patents
배선 기판 상에 배선을 형성하는 배선 형성 시스템 및배선 형성 방법 Download PDFInfo
- Publication number
- KR100964832B1 KR100964832B1 KR1020030033581A KR20030033581A KR100964832B1 KR 100964832 B1 KR100964832 B1 KR 100964832B1 KR 1020030033581 A KR1020030033581 A KR 1020030033581A KR 20030033581 A KR20030033581 A KR 20030033581A KR 100964832 B1 KR100964832 B1 KR 100964832B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- exposure
- substrate
- verification
- unit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
- H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
- H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
Claims (92)
- 배선 기판 상에 배선을 형성하는 배선 형성 시스템으로서,상기 배선 기판에 관한 설계 데이터에 기초하여 생성된 노광 데이터를 이용하여 노광전 기판을 직접 노광하는 마스크리스(maskless) 노광 유닛;상기 노광 데이터와, 상기 마스크리스 노광 유닛에 의해 노광되고 현상된 상기 기판의 화상 데이터를 이용하여, 현상 후 상기 기판을 테스트하는 현상후(post-development) 검사 유닛;상기 현상된 기판을 에칭하는 에칭 유닛;상기 설계 데이터에 기초하여 생성된 에칭 검사 데이터 및 상기 에칭 유닛에 의해 에칭된 상기 기판의 화상 데이터를 이용하여, 상기 에칭된 기판 상에 형성된 에칭 패턴을 테스트하는 에칭후(post-etching) 검사 유닛; 및상기 설계 데이터와, 상기 배선 기판에 형성될 적어도 1개의 단위 배선 기판 상에 탑재되거나 형성되는 전자 부품의 상기 에칭된 기판 상의 위치에 기초하여, 상기 배선을 어떻게 변화시켜야만 원하는 결선(interconnection) 패턴을 달성할 수 있는지를 나타내는 동적 루팅 룰(dynamic routing rule) 데이터를 생성하는 동적 루팅 룰 데이터 생성 유닛을 포함하는 배선 형성 시스템.
- 제1항에 있어서,상기 설계 데이터는 상기 단위 배선 기판의 미리 정해진 배선 정보와, 상기 전자 부품의 미리 정해진 패드 레이아웃 정보를 포함하는 배선 형성 시스템.
- 삭제
- 제1항에 있어서,상기 설계 데이터와 상기 에칭 유닛에 의해 에칭된 상기 기판의 화상 데이터에 기초하여, 원하는 결과를 갖는 상기 에칭된 기판을 얻기 위한 설계 데이터를 추정하고, 현재 사용된 상기 설계 데이터를 어떻게 보정해야만 상기 설계 데이터를 얻을 수 있는지를 나타내는 리사이징(resizing) 룰을 생성하는 리사이징 룰 생성 유닛을 더 포함하는 배선 형성 시스템.
- 제4항에 있어서,상기 마스크리스 노광 유닛은 상기 현상된 기판의 상기 노광전 기판에 대한 신축을 계측하고, 상기 계측된 신축에 기초하여 상기 노광 데이터의 위치 및 형상을 보정하는 스케일링 보정값을 생성하는 스케일링 보정값 생성 유닛을 포함하는 배선 형성 시스템.
- 제5항에 있어서,상기 마스크리스 노광 유닛은 상기 노광전 기판이 노광을 위해 정상적으로 배치되어야 하는 노광용 스테이지 상의 기준 위치와 상기 노광전 기판이 실제로 배치되는 상기 노광 기판 상의 위치 간의 전이를 계측하고, 상기 계측된 전이에 기초하여 미스얼라인먼트(misalignment) 데이터를 생성하는 미스얼라인먼트 데이터 생성 수단을 포함하는 배선 형성 시스템.
- 제6항에 있어서,상기 마스크리스 노광 유닛은 상기 미스얼라인먼트 데이터에 기초하여, 상기 노광전 기판이 실제로 배치되는 상기 노광용 스테이지를 기계적으로 전이함으로써, 상기 노광전 기판의 위치를 가능한 한 상기 기준 위치에 근접시키기 위해서 보정을 행하는 기계적 보정 유닛을 포함하는 배선 형성 시스템.
- 제7항에 있어서,상기 마스크리스 노광 유닛은 상기 노광전 기판의 표면 상의 지정된 영역을 각각 노광하기 위해서 배열되어, 병렬로 노광을 행하는 복수의 노광 헤드를 포함하는 배선 형성 시스템.
- 제8항에 있어서,상기 리사이징 룰에 따라 상기 설계 데이터를 보정하여 생성된 리사이즈된 설계 데이터를 보존하는 입력 데이터베이스를 더 포함하는 배선 형성 시스템.
- 제9항에 있어서,상기 입력 데이터베이스는, 각 단위 배선 기판에 관한 데이터가 상기 배선 기판 상에 어떻게 배열되어야 하는지를 나타내는 잡 데크(job deck) 정보 데이터, 위치 정렬 정보 데이터, 및 상기 단위 배선 기판 상에 탑재되거나 형성될 수동 소자의 배선 및 배치 정보 데이터로 이루어지는 그룹으로부터 선택된 적어도 한 종류의 데이터를 더 보존하는 배선 형성 시스템.
- 제10항에 있어서,상기 입력 데이터베이스는 각 종류의 데이터를 상기 각 노광 헤드에 할당하도록 상기 각 종류의 데이터를 분할하여 상기 데이터를 보존하는 배선 형성 시스템.
- 제11항에 있어서,상기 노광 헤드 각각에 설치되고, 상기 노광 헤드에 할당된 상기 각 종류의 데이터를 입력으로 하여 상기 노광 헤드를 구동하는 래스터(raster) 이미지 프로세서를 더 포함하는 배선 형성 시스템.
- 제12항에 있어서,상기 래스터 이미지 프로세서는 상기 마스크리스 노광 유닛의 동작에 동기하 여, 상기 노광 헤드에 할당된 상기 설계 데이터, 상기 리사이즈된 설계 데이터, 상기 스케일링 보정값, 및 상기 동적 루팅 룰 데이터를 판독하는 판독 유닛을 포함하는 배선 형성 시스템.
- 제13항에 있어서,상기 판독 유닛은 상기 마스크리스 노광 유닛의 동작에 동기하여 상기 미스얼라인먼트 데이터를 더 판독하는 배선 형성 시스템.
- 제14항에 있어서,상기 래스터 이미지 프로세서는, 상기 스케일링 보정값, 상기 동적 루팅 룰 데이터, 및 상기 미스얼라인먼트 데이터 중의 적어도 하나를 이용하여, 상기 리사이즈된 설계 데이터의 도형 데이터(graphic data)를 변형시키고, 상기 도형 데이터의 위치를 변위시켜, 상기 노광전 기판의 표면 상의 상기 지정된 영역에 할당된 상기 노광 데이터를 생성하는 배선 형성 시스템.
- 제14항에 있어서,상기 래스터 이미지 프로세서는, 상기 스케일링 보정값, 상기 동적 루팅 룰 데이터, 및 상기 미스얼라인먼트 데이터 중의 하나를 이용하여, 상기 설계 데이터의 도형 데이터를 변형시키고, 상기 도형 데이터의 위치를 변위시켜, 상기 에칭 검사 데이터를 생성하는 배선 형성 시스템.
- 제15항에 있어서,상기 노광 데이터는 상기 도형 데이터의 윤곽을 추출하는 벡터 데이터 포맷을 갖는 배선 형성 시스템.
- 제16항에 있어서,상기 에칭 검사 데이터는 상기 도형 데이터의 윤곽을 추출하는 벡터 데이터 포맷을 갖는 배선 형성 시스템.
- 제17항에 있어서,상기 현상된 기판의 상기 화상 데이터의 윤곽을 추출하고, 벡터 데이터 포맷을 갖는 화상 데이터를 생성하는 벡터라이저(vectorizer)를 더 포함하는 배선 형성 시스템.
- 제18항에 있어서,상기 에칭 유닛에 의해 에칭된 상기 에칭된 기판의 화상 데이터를 추출하고, 벡터 데이터 포맷을 갖는 화상 데이터를 생성하는 벡터라이저를 더 포함하는 배선 형성 시스템.
- 제1항에 있어서,상기 현상후 검사 유닛은 상기 현상된 기판의 검사 결과를 출력하는 제1 검사 결과 출력 수단을 포함하는 배선 형성 시스템.
- 제1항에 있어서,상기 에칭후 검사 유닛은 상기 에칭된 기판의 검사 결과를 출력하는 제2 검사 결과 출력 수단을 포함하는 배선 형성 시스템.
- 제1항에 있어서,상기 에칭후 검사 유닛은 상기 에칭된 기판이 불량으로 테스트된 경우에 상기 에칭된 기판에 관한 정보를 보존하는 결과 보존 유닛을 포함하는 배선 형성 시스템.
- 제1항에 있어서,상기 설계 데이터에 기초하여 생성된 상기 노광 데이터의 정확성을 검증하는 노광 데이터 검증 유닛을 더 포함하는 배선 형성 시스템.
- 제24항에 있어서,상기 노광 데이터 검증 유닛은 상기 노광 데이터의 정확성에 대한 검증 결과를 출력하는 제1 검증 결과 출력 수단을 포함하는 배선 형성 시스템.
- 제1항에 있어서,상기 설계 데이터에 기초하여 생성된 상기 에칭 검사 데이터의 정확성을 검증하는 에칭 검사 데이터 검증 유닛을 더 포함하는 배선 형성 시스템.
- 제26항에 있어서,상기 에칭 검사 데이터 검증 유닛은 상기 에칭 검사 데이터의 정확성에 대한 검증 결과를 출력하는 제2 검증 결과 출력 수단을 포함하는 배선 형성 시스템.
- 제15항에 있어서,상기 노광 데이터를 생성하는 상기 래스터 이미지 프로세서의 알고리즘과 다른 알고리즘에 기초하여, 노광 데이터를 생성하여 검증용 노광 데이터로서 출력하는 검증용 래스터 이미지 프로세서를 더 포함하고,상기 현상후 검사 유닛은,상기 노광 데이터와 함께 입력될 데이터를 상기 현상된 기판의 화상 데이터와 상기 검증용 노광 데이터 간에서 전환하는 스위칭 유닛, 및상기 현상후 검사 유닛으로의 입력이 상기 스위칭 유닛에 의해 상기 검증용 노광 데이터로 전환된 때에, 상기 노광 데이터 및 상기 검증용 노광 데이터를 이용하여 상기 노광 데이터의 정확성을 검증하는 노광 데이터 검증 유닛을 포함하는 배선 형성 시스템.
- 제28항에 있어서,상기 노광 데이터 검증 유닛은 상기 노광 데이터의 정확성에 대한 검증 결과를 출력하는 제1 검증 결과 출력 수단을 포함하는 배선 형성 시스템.
- 제16항에 있어서,상기 에칭 검사 데이터를 생성하는 상기 래스터 이미지 프로세서의 알고리즘과 다른 알고리즘에 기초하여, 에칭 검사 데이터를 생성하여 검증용 에칭 검사 데이터로서 출력하는 검증용 래스터 이미지 프로세서를 더 포함하고,상기 에칭후 검사 유닛은,상기 에칭 검사 데이터와 함께 입력될 데이터를 상기 에칭된 기판의 화상 데이터와 상기 검증용 에칭 검사 데이터 간에서 전환하는 스위칭 유닛, 및상기 에칭후 검사 유닛의 입력이 상기 스위칭 유닛에 의해 상기 검증용 에칭 검사 데이터로 전환된 때에, 상기 에칭 검사 데이터 및 상기 검증용 에칭 검사 데이터를 이용하여 상기 에칭 검사 데이터의 정확성을 검증하는 에칭 검사 데이터 검증 유닛을 포함하는 배선 형성 시스템.
- 제30항에 있어서,상기 에칭 검사 데이터 검증 유닛은 상기 에칭 검사 데이터의 정확성에 대한 검증 결과를 출력하는 제2 검증 결과 출력 수단을 포함하는 배선 형성 시스템.
- 제15항에 있어서,상기 노광 데이터를 생성하는 상기 래스터 이미지 프로세서의 알고리즘과 다른 알고리즘에 기초하여, 노광 데이터를 생성하여 검증용 노광 데이터로서 출력하는 검증용 래스터 이미지 프로세서; 및상기 노광 데이터 및 상기 검증용 노광 데이터를 이용하여 상기 노광 데이터의 정확성을 검증하는 노광 데이터 검증 유닛을 더 포함하는 배선 형성 시스템.
- 제32항에 있어서,상기 노광 데이터 검증 유닛은 상기 노광 데이터의 정확성에 대한 검증 결과를 출력하는 제1 검증 결과 출력 수단을 포함하는 배선 형성 시스템.
- 제16항에 있어서,상기 에칭 검사 데이터를 생성하는 상기 래스터 이미지 프로세서의 알고리즘과 다른 알고리즘에 기초하여, 에칭 검사 데이터를 생성하여 검증용 에칭 검사 데이터로서 출력하는 검증용 래스터 이미지 프로세서; 및상기 에칭 검사 데이터 및 상기 검증용 에칭 검사 데이터를 이용하여 상기 에칭 검사 데이터의 정확성을 검증하는 에칭 검사 데이터 검증 유닛을 더 포함하는 배선 형성 시스템.
- 제34항에 있어서,상기 에칭 검사 데이터 검증 유닛은 상기 에칭 검사 데이터의 정확성에 대한 검증 결과를 출력하는 제2 검증 결과 출력 수단을 포함하는 배선 형성 시스템.
- 제28항에 있어서,상기 노광 데이터의 비트맵 데이터를 생성하는 제1 비트맵 데이터 생성 수단;상기 검증용 래스터 이미지 프로세서에 의해 생성된 상기 검증용 노광 데이터의 비트맵 데이터를 생성하는 제2 비트맵 데이터 생성 수단; 및상기 제1 비트맵 데이터 생성 수단에 의해 생성된 상기 노광 데이터의 비트맵 데이터 및 상기 제2 비트맵 데이터 생성 수단에 의해 생성된 상기 검증용 노광 데이터의 비트맵 데이터를 이용하여 상기 노광 데이터의 비트 레벨의 정확성을 검증하는 비트 레벨 노광 데이터 검증 유닛을 더 포함하는 배선 형성 시스템.
- 제36항에 있어서,상기 비트 레벨 노광 데이터 검증 유닛은 상기 노광 데이터의 상기 비트 레벨의 정확성에 대한 검증 결과를 출력하는 제3 검증 결과 출력 수단을 포함하는 배선 형성 시스템.
- 제36항에 있어서,상기 비트 레벨 노광 데이터 검증 유닛은 상기 제1 비트맵 데이터 생성 수단에 의해 생성된 상기 노광 데이터의 비트맵 데이터와 상기 제2 비트맵 데이터 생성 수단에 의해 생성된 상기 검증용 노광 데이터의 비트맵 데이터 간의 차이의 허용가능한 레벨을 규정하는 검사 룰을 보존하는 검사 룰 데이터베이스를 더 포함하고, 상기 비트 레벨 노광 데이터 검증 유닛은 상기 검사 룰에 따라서 상기 노광 데이터의 비트 레벨의 정확성을 검증하는 배선 형성 시스템.
- 제32항에 있어서,상기 노광 데이터의 비트맵 데이터를 생성하는 제1 비트맵 데이터 생성 수단;상기 검증용 래스터 이미지 프로세서에 의해 생성된 상기 검증용 노광 데이터의 비트맵 데이터를 생성하는 제2 비트맵 데이터 생성 수단; 및상기 제1 비트맵 데이터 생성 수단에 의해 생성된 상기 노광 데이터의 비트맵 데이터 및 상기 제2 비트맵 데이터 생성 수단에 의해 생성된 상기 검증용 노광 데이터의 비트맵 데이터를 이용하여 상기 노광 데이터의 비트 레벨의 정확성을 검증하는 비트 레벨 노광 데이터 검증 유닛을 더 포함하는 배선 형성 시스템.
- 제39항에 있어서,상기 비트 레벨 노광 데이터 검증 유닛은 상기 노광 데이터의 비트 레벨의 정확성에 대한 검증 결과를 출력하는 제3 검증 결과 출력 수단을 포함하는 배선 형성 시스템.
- 제39항에 있어서,상기 비트 레벨 노광 데이터 검증 유닛은 상기 제1 비트맵 데이터 생성 수단에 의해 생성된 상기 노광 데이터의 비트맵 데이터와 상기 제2 비트맵 데이터 생성 수단에 의해 생성된 상기 검증용 노광 데이터의 비트맵 데이터 간의 차이의 허용가능한 레벨을 규정하는 검사 룰을 보존하는 검사 룰 데이터베이스를 더 포함하고, 상기 비트 레벨 노광 데이터 검증 유닛은 상기 검사 룰에 따라서 상기 노광 데이터의 비트 레벨의 정확성을 검증하는 배선 형성 시스템.
- 삭제
- 삭제
- 배선 기판 상에 배선을 형성하는 배선 형성 방법으로서,노광전 기판의 마스크리스 노광에 사용되는 설계 데이터를 이용하여, 노광되고 현상된 기판을 테스트하는 현상후 검사 단계;상기 설계 데이터를 이용하여, 상기 현상된 기판을 에칭하여 생성된 에칭된 기판을 테스트하는 에칭후 검사 단계; 및상기 설계 데이터와, 상기 배선 기판에 형성될 적어도 1개의 단위 배선 기판 상에 탑재되거나 형성되는 전자 부품의 상기 에칭된 기판 상의 위치에 기초하여, 상기 배선을 어떻게 변화시켜야만 원하는 결선(interconnection) 패턴을 달성할 수 있는지를 나타내는 동적 루팅 룰(dynamic routing rule) 데이터를 생성하는 동적 루팅 룰 데이터 생성 단계를 포함하는 배선 형성 방법.
- 제44항에 있어서,상기 설계 데이터에 기초하여 생성된 노광 데이터의 정확성을 검증하는 노광 데이터 검증 단계를 더 포함하는 배선 형성 방법.
- 제44항에 있어서,상기 설계 데이터에 기초하여 생성된 에칭 검사 데이터의 정확성을 검증하는 에칭 검사 데이터 검증 단계를 더 포함하는 배선 형성 방법.
- 제44항에 있어서,상기 설계 데이터와 상기 에칭된 기판의 화상 데이터에 기초하여, 원하는 결과를 갖는 상기 에칭된 기판을 얻기 위한 설계 데이터를 추정하고, 현재 사용된 상기 설계 데이터를 어떻게 보정해야만 상기 설계 데이터를 얻을 수 있는지를 나타내는 리사이징 룰을 생성하는 리사이징 룰 생성 단계를 더 포함하는 배선 형성 방법.
- 배선 기판 상에 배선을 형성하는 배선 형성 방법으로서,상기 배선 기판에 관한 설계 데이터에 기초하여 생성된 노광 데이터를 이용하여 노광전 기판을 직접 노광하는 마스크리스 노광 단계;상기 노광 데이터와, 상기 마스크리스 노광 단계에서 노광되고 현상된 상기 기판의 화상 데이터를 이용하여, 현상 후 상기 기판을 테스트하는 현상후 검사 단계;상기 현상된 기판을 에칭하는 에칭 단계;상기 설계 데이터에 기초하여 생성된 에칭 검사 데이터 및 상기 에칭 단계에서 에칭된 상기 기판의 화상 데이터를 이용하여, 상기 에칭된 기판 상에 형성된 에칭 패턴을 테스트하는 에칭후 검사 단계; 및상기 설계 데이터와, 상기 배선 기판에 형성될 적어도 1개의 단위 배선 기판 상에 탑재되거나 형성되는 전자 부품의 상기 에칭된 기판 상의 위치에 기초하여, 상기 배선을 어떻게 변화시켜야만 원하는 결선(interconnection) 패턴을 달성할 수 있는지를 나타내는 동적 루팅 룰(dynamic routing rule) 데이터를 생성하는 동적 루팅 룰 데이터 생성 단계를 포함하는 배선 형성 방법.
- 제48항에 있어서,상기 설계 데이터에 기초하여 생성된 상기 노광 데이터의 정확성을 검증하는 노광 데이터 검증 단계를 더 포함하는 배선 형성 방법.
- 제48항에 있어서,상기 설계 데이터에 기초하여 생성된 상기 에칭 검사 데이터의 정확성을 검증하는 에칭 검사 데이터 검증 단계를 더 포함하는 배선 형성 방법.
- 제48항에 있어서,상기 설계 데이터와 상기 에칭된 기판의 화상 데이터에 기초하여, 원하는 결과를 갖는 상기 에칭된 기판을 얻기 위한 설계 데이터를 추정하고, 현재 사용된 상기 설계 데이터를 어떻게 보정해야만 상기 설계 데이터를 얻을 수 있는지를 나타내는 리사이징 룰을 생성하는 리사이징 룰 생성 단계를 더 포함하는 배선 형성 방법.
- 배선 기판 상에 배선을 형성하는 배선 형성 시스템으로서,상기 배선 기판에 관한 설계 데이터에 기초하여 생성된 묘화 데이터를 이용하여 묘화전 기판 상에 잉크젯에 의해 배선 패턴을 형성하는 잉크젯 패터닝 유닛;상기 설계 데이터와, 상기 배선 패턴이 상기 잉크젯 패터닝 유닛에 의해 형성되어 있는 패터닝후(post-patternig) 기판의 화상 데이터를 이용하여, 상기 기판 상에 잉크젯에 의해 형성된 상기 배선 패턴을 테스트하는 패터닝후 검사 유닛; 및상기 설계 데이터와, 상기 배선 기판에 형성될 적어도 1개의 단위 배선 기판 상에 탑재되거나 형성되는 전자 부품의 상기 패터닝후 기판 상의 위치에 기초하여, 상기 배선을 어떻게 변화시켜야만 원하는 결선(interconnection) 패턴을 달성할 수 있는지를 나타내는 동적 루팅 룰(dynamic routing rule) 데이터를 생성하는 동적 루팅 룰 데이터 생성 유닛을 포함하는 배선 형성 시스템.
- 제52항에 있어서,상기 설계 데이터는 상기 단위 배선 기판의 미리 정해진 배선 정보 및 상기 전자 부품의 미리 정해진 패드 레이아웃 정보를 포함하는 배선 형성 시스템.
- 삭제
- 제52항에 있어서,상기 설계 데이터와 상기 패터닝후 기판의 화상 데이터에 기초하여, 원하는 결과를 갖는 상기 패터닝후 기판을 얻기 위한 설계 데이터를 추정하고, 현재 사용된 상기 설계 데이터를 어떻게 보정해야만 상기 설계 데이터를 얻을 수 있는지를 나타내는 리사이징 룰을 생성하는 리사이징 룰 생성 유닛을 더 포함하는 배선 형성 시스템.
- 제55항에 있어서,상기 잉크젯 패터닝 유닛은 상기 패터닝후 기판의 패터닝전 기판에 대한 신축을 계측하고, 상기 계측된 신축에 기초하여 상기 묘화 데이터의 위치 및 형상을 보정하는 스케일링 보정값을 생성하는 스케일링 보정값 생성 유닛을 포함하는 배선 형성 시스템.
- 제56항에 있어서,상기 잉크젯 패터닝 유닛은, 잉크젯 패터닝 전에, 상기 묘화전 기판이 정상적으로 배치되어야 하는 묘화용 스테이지 상의 기준 위치와 상기 묘화전 기판이 실제로 배치되는 상기 묘화 기판 상의 위치 간의 전이를 계측하고, 상기 계측된 전이에 기초하여 미스얼라인먼트 데이터를 생성하는 미스얼라인먼트 데이터 생성 수단을 포함하는 배선 형성 시스템.
- 제57항에 있어서,상기 잉크젯 패터닝 유닛은, 잉크젯 패터닝 전에, 상기 미스얼라인먼트 데이터에 기초하여, 상기 묘화전 기판이 실제로 배치되는 상기 묘화용 스테이지를 기계적으로 전이함으로써, 상기 묘화전 기판의 위치를 가능한 한 상기 기준 위치에 근접시키기 위해서 보정을 행하는 기계적 보정 유닛을 포함하는 배선 형성 시스템.
- 제58항에 있어서,상기 잉크젯 패터닝 유닛은 상기 묘화전 기판의 표면 상의 각각 지정된 영역에 패턴을 형성하기 위해서 배열되어, 병렬로 잉크젯 패터닝을 행하는 복수의 잉크젯 헤드를 포함하는 배선 형성 시스템.
- 제59항에 있어서,상기 리사이징 룰에 따라서 상기 설계 데이터를 보정하여 생성된 리사이즈된 설계 데이터를 보존하는 입력 데이터베이스를 더 포함하는 배선 형성 시스템.
- 제60항에 있어서,상기 입력 데이터베이스는, 각 단위 배선 기판에 관한 데이터를 상기 배선 기판 상에 어떻게 배열해야 하는지를 나타내는 잡 데크 정보 데이터, 위치 정렬 정보 데이터, 및 상기 단위 배선 기판 상에 탑재되거나 형성될 수동 소자의 배선 및 배치 정보 데이터로 이루어지는 그룹으로부터 선택된 적어도 한 종류의 데이터를 더 보존하는 배선 형성 시스템.
- 제61항에 있어서,상기 입력 데이터베이스는 각 종류의 데이터를 상기 각 잉크젯 헤드 중에 할당하도록 상기 각 종류의 데이터를 분할하여 상기 데이터를 보존하는 배선 형성 시 스템.
- 제62항에 있어서,상기 잉크젯 헤드 각각에 설치되고, 상기 잉크젯 헤드에 할당된 상기 각 종류의 데이터를 입력으로 하여 상기 잉크젯 헤드를 구동하는 래스터 이미지 프로세서를 더 포함하는 배선 형성 시스템.
- 제63항에 있어서,상기 래스터 이미지 프로세서는 상기 잉크젯 패터닝 유닛의 동작에 동기하여, 상기 잉크젯 헤드에 할당된 상기 설계 데이터, 상기 리사이즈된 설계 데이터, 상기 스케일링 보정값, 및 상기 동적 루팅 룰 데이터를 판독하는 판독 유닛을 포함하는 배선 형성 시스템.
- 제64항에 있어서,상기 판독 유닛은 상기 잉크젯 패터닝 유닛의 동작에 동기하여 상기 미스얼라인먼트 데이터를 더 판독하는 배선 형성 시스템.
- 제65항에 있어서,상기 래스터 이미지 프로세서는, 상기 스케일링 보정값, 상기 동적 루팅 룰 데이터, 및 상기 미스얼라인먼트 데이터 중의 적어도 하나를 이용하여, 상기 리사 이즈된 설계 데이터의 도형 데이터를 변형시키고, 상기 도형 데이터의 위치를 변위시켜, 상기 묘화전 기판의 표면 상에 상기 지정된 패터닝 영역에 할당된 상기 묘화 데이터를 생성하는 배선 형성 시스템.
- 제65항에 있어서,상기 래스터 이미지 프로세서는, 상기 스케일링 보정값, 상기 동적 루팅 룰 데이터, 및 상기 미스얼라인먼트 데이터 중의 하나를 이용하여, 상기 설계 데이터의 도형 데이터를 변형시키고, 상기 도형 데이터의 위치를 변위시켜, 패터닝후 검사 데이터를 생성하는 배선 형성 시스템.
- 제66항에 있어서,상기 묘화 데이터는 상기 도형 데이터의 윤곽을 추출하는 벡터 데이터 포맷을 갖는 배선 형성 시스템.
- 제68항에 있어서,상기 패터닝후 기판의 상기 화상 데이터의 윤곽을 추출하고, 벡터 데이터 포맷을 갖는 화상 데이터를 생성하는 벡터라이저를 더 포함하는 배선 형성 시스템.
- 제52항에 있어서,상기 패터닝후 검사 유닛은 상기 패터닝후 기판의 검사 결과를 출력하는 검 사 결과 출력 수단을 포함하는 배선 형성 시스템.
- 제52항에 있어서,상기 패터닝후 검사 유닛은 상기 패터닝후 기판이 불량으로 테스트된 경우에 상기 패터닝후 기판에 관한 정보를 보존하는 결과 보존 유닛을 포함하는 배선 형성 시스템.
- 제52항에 있어서,상기 설계 데이터에 기초하여 생성된 상기 묘화 데이터의 정확성을 검증하는 묘화 데이터 검증 유닛을 더 포함하는 배선 형성 시스템.
- 제72항에 있어서,상기 묘화 데이터 검증 유닛은 상기 묘화 데이터의 정확성에 대한 검증 결과를 출력하는 제1 검증 결과 출력 수단을 포함하는 배선 형성 시스템.
- 제67항에 있어서,상기 설계 데이터에 기초하여 생성된 상기 패터닝후 검사 데이터의 정확성을 검증하는 패터닝후 검사 데이터 검증 유닛을 더 포함하는 배선 형성 시스템.
- 제66항에 있어서,상기 묘화 데이터를 생성하는 상기 래스터 이미지 프로세서의 알고리즘과 다른 알고리즘에 기초하여, 묘화 데이터를 생성하여 검증용 묘화 데이터로서 출력하는 검증용 래스터 이미지 프로세서를 더 포함하고,상기 패터닝후 검사 유닛은,상기 묘화 데이터와 함께 입력될 데이터를 상기 패터닝후 기판의 화상 데이터와 상기 검증용 묘화 데이터 간에서 전환하는 스위칭 유닛, 및상기 패터닝후 검사 유닛으로의 입력이 상기 스위칭 유닛에 의해 상기 검증용 묘화 데이터로 전환된 때에, 상기 묘화 데이터 및 상기 검증용 묘화 데이터를 이용하여 상기 묘화 데이터의 정확성을 검증하는 묘화 데이터 검증 유닛을 포함하는 배선 형성 시스템.
- 제75항에 있어서,상기 묘화 데이터 검증 유닛은 상기 묘화 데이터의 정확성에 대한 검증 결과를 출력하는 제1 검증 결과 출력 수단을 포함하는 배선 형성 시스템.
- 제66항에 있어서,상기 묘화 데이터를 생성하는 상기 래스터 이미지 프로세서의 알고리즘과 다른 알고리즘에 기초하여, 묘화 데이터를 생성하여 검증용 묘화 데이터로서 출력하는 검증용 래스터 이미지 프로세서; 및상기 묘화 데이터 및 상기 검증용 묘화 데이터를 이용하여 상기 묘화 데이터 의 정확성을 검증하는 묘화 데이터 검증 유닛을 더 포함하는 배선 형성 시스템.
- 제77항에 있어서,상기 묘화 데이터 검증 유닛은 상기 묘화 데이터의 정확성에 대한 검증 결과를 출력하는 제1 검증 결과 출력 수단을 포함하는 배선 형성 시스템.
- 제75항에 있어서,상기 묘화 데이터의 비트맵 데이터를 생성하는 제1 비트맵 데이터 생성 수단;상기 검증용 래스터 이미지 프로세서에 의해 생성된 상기 검증용 묘화 데이터의 비트맵 데이터를 생성하는 제2 비트맵 데이터 생성 수단; 및상기 제1 비트맵 데이터 생성 수단에 의해 생성된 상기 묘화 데이터의 비트맵 데이터 및 상기 제2 비트맵 데이터 생성 수단에 의해 생성된 상기 검증용 묘화 데이터의 비트맵 데이터를 이용하여 상기 묘화 데이터의 비트 레벨의 정확성을 검증하는 비트 레벨 묘화 데이터 검증 유닛을 더 포함하는 배선 형성 시스템.
- 제79항에 있어서,상기 비트 레벨 묘화 데이터 검증 유닛은 상기 묘화 데이터의 상기 비트 레 벨의 정확성에 대한 검증 결과를 출력하는 제2 검증 결과 출력 수단을 포함하는 배선 형성 시스템.
- 제79항에 있어서,상기 비트 레벨 묘화 데이터 검증 유닛은 상기 제1 비트맵 데이터 생성 수단에 의해 생성된 상기 묘화 데이터의 비트맵 데이터와 상기 제2 비트맵 데이터 생성 수단에 의해 생성된 상기 검증용 묘화 데이터의 비트맵 데이터 간의 차이의 허용가능한 레벨을 규정하는 검사 룰을 보존하는 검사 룰 데이터베이스를 더 포함하고, 상기 비트 레벨 묘화 데이터 검증 유닛은 상기 검사 룰에 따라서 상기 묘화 데이터의 비트 레벨의 정확성을 검증하는 배선 형성 시스템.
- 제77항에 있어서,상기 묘화 데이터의 비트맵 데이터를 생성하는 제1 비트맵 데이터 생성 수단;상기 검증용 래스터 이미지 프로세서에 의해 생성된 상기 검증용 묘화 데이터의 비트맵 데이터를 생성하는 제2 비트맵 데이터 생성 수단; 및상기 제1 비트맵 데이터 생성 수단에 의해 생성된 상기 묘화 데이터의 비트맵 데이터 및 상기 제2 비트맵 데이터 생성 수단에 의해 생성된 상기 검증용 묘화 데이터의 비트맵 데이터를 이용하여 상기 묘화 데이터의 비트 레벨의 정확성을 검증하는 비트 레벨 묘화 데이터 검증 유닛을 더 포함하는 배선 형성 시스템.
- 제82항에 있어서,상기 비트 레벨 묘화 데이터 검증 유닛은 상기 묘화 데이터의 비트 레벨의 정확성에 대한 검증 결과를 출력하는 제2 검증 결과 출력 수단을 포함하는 배선 형성 시스템.
- 제82항에 있어서,상기 비트 레벨 묘화 데이터 검증 유닛은 상기 제1 비트맵 데이터 생성 수단에 의해 생성된 상기 묘화 데이터의 비트맵 데이터와 상기 제2 비트맵 데이터 생성 수단에 의해 생성된 상기 검증용 묘화 데이터의 비트맵 데이터 간의 차이의 허용가능한 레벨을 규정하는 검사 룰을 보존하는 검사 룰 데이터베이스를 더 포함하고, 상기 비트 레벨 묘화 데이터 검증 유닛은 상기 검사 룰에 따라서 상기 묘화 데이터의 비트 레벨의 정확성을 검증하는 배선 형성 시스템.
- 삭제
- 배선 기판 상에 배선을 형성하는 배선 형성 방법으로서,묘화전 기판 상에 잉크젯에 의해 상기 배선 패턴을 형성하는데 이용되는 설계 데이터를 이용하여, 상기 기판 상에 잉크젯에 의해 형성된 배선 패턴을 테스트하는 패터닝후 검사 단계; 및상기 설계 데이터와, 상기 배선 기판에 형성될 적어도 1개의 단위 배선 기판 상에 탑재되거나 형성되는 전자 부품의 패터닝후 기판 상의 위치에 기초하여, 상기 배선을 어떻게 변화시켜야만 원하는 결선(interconnection) 패턴을 달성할 수 있는지를 나타내는 동적 루팅 룰(dynamic routing rule) 데이터를 생성하는 동적 루팅 룰 데이터 생성 단계를 포함하는 배선 형성 방법.
- 제86항에 있어서,상기 설계 데이터에 기초하여 생성된 묘화 데이터의 정확성을 검증하는 묘화 데이터 검증 단계를 더 포함하는 배선 형성 방법.
- 제86항에 있어서,상기 설계 데이터를 생성하는 설계 데이터 생성 단계를 더 포함하는 배선 형성 방법.
- 제86항에 있어서,상기 설계 데이터와 상기 패터닝후 기판의 화상 데이터에 기초하여, 원하는 결과를 갖는 상기 패터닝후 기판을 얻기 위한 설계 데이터를 추정하고, 현재 사용된 상기 설계 데이터를 어떻게 보정해야만 상기 설계 데이터를 얻을 수 있는지를 나타내는 리사이징 룰을 생성하는 리사이징 룰 생성 단계를 더 포함하는 배선 형성 방법.
- 배선 기판 상에 배선을 형성하는 배선 형성 방법으로서,상기 배선 기판에 관한 설계 데이터에 기초하여 생성된 묘화 데이터를 이용하여 묘화전 기판 상에 잉크젯에 의해 배선 패턴을 형성하는 잉크젯 패터닝 단계;상기 묘화 데이터와, 상기 배선 패턴이 상기 잉크젯 패터닝 단계에서 형성되어 있는 패터닝후 기판의 화상 데이터를 이용하여, 상기 기판 상에 잉크젯에 의해 형성된 상기 배선 패턴을 테스트하는 패터닝후 검사 단계; 및상기 설계 데이터와, 상기 배선 기판에 형성될 적어도 1개의 단위 배선 기판 상에 탑재되거나 형성되는 전자 부품의 상기 패터닝후 기판 상의 위치에 기초하여, 상기 배선을 어떻게 변화시켜야만 원하는 결선(interconnection) 패턴을 달성할 수 있는지를 나타내는 동적 루팅 룰(dynamic routing rule) 데이터를 생성하는 동적 루팅 룰 데이터 생성 단계를 포함하는 배선 형성 방법.
- 제90항에 있어서,상기 설계 데이터에 기초하여 생성된 상기 묘화 데이터의 정확성을 검증하는 묘화 데이터 검증 단계를 더 포함하는 배선 형성 방법.
- 제90항에 있어서,상기 설계 데이터와 상기 패터닝후 기판의 화상 데이터에 기초하여, 원하는 결과를 갖는 상기 패터닝후 기판을 얻기 위한 설계 데이터를 추정하고, 현재 사용된 상기 설계 데이터를 어떻게 보정해야만 상기 설계 데이터를 얻을 수 있는지를 나타내는 리사이징 룰을 생성하는 리사이징 룰 생성 단계를 더 포함하는 배선 형성 방법.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002154119 | 2002-05-28 | ||
JPJP-P-2002-00154119 | 2002-05-28 | ||
JPJP-P-2002-00360774 | 2002-12-12 | ||
JP2002360774A JP4274784B2 (ja) | 2002-05-28 | 2002-12-12 | 配線形成システムおよびその方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030091808A KR20030091808A (ko) | 2003-12-03 |
KR100964832B1 true KR100964832B1 (ko) | 2010-06-24 |
Family
ID=29422458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030033581A KR100964832B1 (ko) | 2002-05-28 | 2003-05-27 | 배선 기판 상에 배선을 형성하는 배선 형성 시스템 및배선 형성 방법 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7890203B2 (ko) |
EP (1) | EP1367871B1 (ko) |
JP (1) | JP4274784B2 (ko) |
KR (1) | KR100964832B1 (ko) |
CN (2) | CN101146408B (ko) |
TW (1) | TWI281246B (ko) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1601733A1 (en) * | 2003-07-22 | 2005-12-07 | Leibniz-Institut für Neue Materialien gemeinnützige GmbH | Liquid-repellent coating composition and coating having high alkali resistance |
JP4601482B2 (ja) * | 2004-07-29 | 2010-12-22 | 新光電気工業株式会社 | 描画装置および描画方法 |
JP4987330B2 (ja) * | 2005-03-28 | 2012-07-25 | 富士フイルム株式会社 | 画像記録方法及び装置 |
JP4589163B2 (ja) * | 2005-03-31 | 2010-12-01 | 日本シイエムケイ株式会社 | 画像処理装置、基板配線露光システム及び基板配線形成システム |
JP2007081326A (ja) * | 2005-09-16 | 2007-03-29 | Dainippon Screen Mfg Co Ltd | 配線形成システムおよびその方法 |
JP2007199385A (ja) * | 2006-01-26 | 2007-08-09 | Hitachi Via Mechanics Ltd | プリント配線基板用描画装置 |
JP4814716B2 (ja) * | 2006-07-26 | 2011-11-16 | 株式会社ニューフレアテクノロジー | 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法 |
WO2008047422A1 (fr) * | 2006-10-18 | 2008-04-24 | Casio Micronics Co., Ltd. | Procédé pour inspecter un schéma de câblages et système conçu à cet effet |
US8300918B2 (en) | 2007-03-30 | 2012-10-30 | Dainippon Screen Mfg. Co., Ltd. | Defect inspection apparatus, defect inspection program, recording medium storing defect inspection program, figure drawing apparatus and figure drawing system |
KR100862000B1 (ko) | 2007-05-07 | 2008-10-07 | 삼성전기주식회사 | 잉크젯 인쇄방법 |
KR100894700B1 (ko) | 2007-06-11 | 2009-04-24 | 삼성전기주식회사 | 잉크젯 인쇄방법 |
JP4914296B2 (ja) * | 2007-06-26 | 2012-04-11 | 大日本スクリーン製造株式会社 | 露光パターンデータ検査装置、方法およびプログラム |
US8912012B2 (en) | 2009-11-25 | 2014-12-16 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
JP5801674B2 (ja) * | 2011-09-30 | 2015-10-28 | 株式会社Screenホールディングス | 直接描画装置用の画像表示装置、およびプログラム |
TW201314376A (zh) | 2011-09-30 | 2013-04-01 | Dainippon Screen Mfg | 直接描繪裝置用之圖像顯示裝置及記錄媒體 |
JP5946620B2 (ja) * | 2011-09-30 | 2016-07-06 | 株式会社Screenホールディングス | 直接描画装置用の画像表示装置、およびプログラム |
US9363899B2 (en) * | 2012-01-02 | 2016-06-07 | Mutracx International B.V. | Inkjet system for printing a printed circuit board |
JP5974216B2 (ja) * | 2012-02-24 | 2016-08-23 | 京セラ株式会社 | レーザダイレクト露光システム及びcamデータの区分管理方法 |
JP5826707B2 (ja) * | 2012-05-31 | 2015-12-02 | 株式会社Screenホールディングス | 基板検査装置および基板検査方法 |
US9505245B2 (en) | 2014-06-17 | 2016-11-29 | Kateeva, Inc. | Printing system assemblies and methods |
JP6350204B2 (ja) | 2014-10-21 | 2018-07-04 | 株式会社ニューフレアテクノロジー | 描画データ検証方法、プログラム、及びマルチ荷電粒子ビーム描画装置 |
JP6342304B2 (ja) * | 2014-11-12 | 2018-06-13 | 株式会社Screenホールディングス | データ補正装置、描画装置、検査装置、データ補正方法、描画方法、検査方法およびプログラム |
JP6690204B2 (ja) * | 2014-11-28 | 2020-04-28 | 日立化成株式会社 | 配線基板の製造方法、データ補正装置、配線パターン形成システム及びデータ補正方法 |
JP6610210B2 (ja) * | 2014-11-28 | 2019-11-27 | 日立化成株式会社 | 配線パターン形成システム |
JP6466797B2 (ja) * | 2015-07-24 | 2019-02-06 | 株式会社Screenホールディングス | データ補正装置、描画装置、検査装置、データ補正方法、描画方法、検査方法およびプログラム |
JP6466277B2 (ja) * | 2015-07-27 | 2019-02-06 | 株式会社Screenホールディングス | データ補正装置、描画装置、検査装置、データ補正方法、描画方法、検査方法およびプログラム |
CN105979707B (zh) * | 2016-07-01 | 2018-06-19 | 广州兴森快捷电路科技有限公司 | 一种线路层无铜区域识别方法及系统 |
CN106444013B (zh) * | 2016-08-26 | 2019-01-08 | 天津七一二通信广播股份有限公司 | 一种应用于控制光路通断装置及使用方法 |
JP7061477B2 (ja) * | 2018-02-26 | 2022-04-28 | 株式会社図研 | プリント基板の製造方法、データ生成方法およびコンピュータプログラム |
US10761430B2 (en) * | 2018-09-13 | 2020-09-01 | Applied Materials, Inc. | Method to enhance the resolution of maskless lithography while maintaining a high image contrast |
US10678150B1 (en) * | 2018-11-15 | 2020-06-09 | Applied Materials, Inc. | Dynamic generation of layout adaptive packaging |
RU2714381C1 (ru) * | 2019-01-10 | 2020-02-14 | Федеральное государственное казенное военное образовательное учреждение высшего образования "Военный учебно-научный центр Военно-воздушных сил "Военно-воздушная академия имени профессора Н.Е. Жуковского и Ю.А. Гагарина" (г. Воронеж) Министерства обороны Российской Федерации | Способ формирования контурного изображения |
EP3912439B1 (en) | 2019-02-14 | 2024-04-03 | Orbotech Ltd. | A method and apparatus for preparing a pcb product having highly dense conductors |
KR102701714B1 (ko) * | 2019-10-08 | 2024-08-30 | 어플라이드 머티어리얼스, 인코포레이티드 | 마스크리스 리소그래피 시스템들을 위한 범용 계측 파일, 프로토콜 및 프로세스 |
CN113934115B (zh) * | 2021-10-22 | 2023-10-27 | 合肥芯碁微电子装备股份有限公司 | 控制直写式光刻机的方法和直写式光刻机 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10177589A (ja) * | 1996-12-18 | 1998-06-30 | Mitsubishi Electric Corp | パターン比較検証装置、パターン比較検証方法およびパターン比較検証プログラムを記録した媒体 |
JP2001044601A (ja) * | 1999-07-30 | 2001-02-16 | Brother Ind Ltd | プリント基板の配線パターン形成装置 |
KR20020025732A (ko) * | 2000-09-28 | 2002-04-04 | 히가시 데쓰로 | 레지스트 패턴 형성장치 및 그 방법 |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4498010A (en) * | 1983-05-05 | 1985-02-05 | The Perkin-Elmer Corporation | Virtual addressing for E-beam lithography |
JPH061370B2 (ja) * | 1983-11-24 | 1994-01-05 | 株式会社東芝 | マスク欠陥検査装置 |
US4761561A (en) * | 1985-11-27 | 1988-08-02 | Nippon Kogaku K.K. | Laser beam scanning pattern generation system with positional and dimensional error correction |
JPS62127655A (ja) * | 1985-11-29 | 1987-06-09 | Toshiba Mach Co Ltd | レ−ザ描画検査方法および装置 |
US5592211A (en) * | 1988-03-25 | 1997-01-07 | Texas Instruments Incorporated | Laser pattern/inspector with a linearly ramped chirp deflector |
US5020219A (en) * | 1988-05-16 | 1991-06-04 | Leedy Glenn J | Method of making a flexible tester surface for testing integrated circuits |
JP2531282B2 (ja) * | 1989-12-22 | 1996-09-04 | 三菱電機株式会社 | クロスト―ク検証装置 |
US5124927A (en) * | 1990-03-02 | 1992-06-23 | International Business Machines Corp. | Latent-image control of lithography tools |
US5717204A (en) * | 1992-05-27 | 1998-02-10 | Kla Instruments Corporation | Inspecting optical masks with electron beam microscopy |
IL105925A (en) * | 1992-06-22 | 1997-01-10 | Martin Marietta Corp | Ablative process for printed circuit board technology |
JP2951215B2 (ja) * | 1993-09-10 | 1999-09-20 | レイセオン・カンパニー | 位相マスクレーザによる微細なパターンの電子相互接続構造の製造方法 |
JP3431247B2 (ja) | 1993-12-28 | 2003-07-28 | 株式会社日立製作所 | 薄膜製造方法および薄膜多層基板製造方法 |
KR100211535B1 (ko) * | 1995-10-04 | 1999-08-02 | 김영환 | 공정결함 검사 방법을 이용한 반도체소자의 제조방법 |
US5985662A (en) * | 1995-07-13 | 1999-11-16 | Isis Pharmaceuticals Inc. | Antisense inhibition of hepatitis B virus replication |
US5837698A (en) * | 1996-05-02 | 1998-11-17 | G. D. Searle & Co. | Steroid nitrite and nitrate ester derivatives useful as anti-inflammatory drugs |
US5798529A (en) * | 1996-05-28 | 1998-08-25 | International Business Machines Corporation | Focused ion beam metrology |
US5870176A (en) * | 1996-06-19 | 1999-02-09 | Sandia Corporation | Maskless lithography |
US6312134B1 (en) * | 1996-07-25 | 2001-11-06 | Anvik Corporation | Seamless, maskless lithography system using spatial light modulator |
JPH10156570A (ja) | 1996-11-20 | 1998-06-16 | Ibiden Co Ltd | レーザ加工装置、多層プリント配線板の製造装置及び製造方法 |
US7732732B2 (en) | 1996-11-20 | 2010-06-08 | Ibiden Co., Ltd. | Laser machining apparatus, and apparatus and method for manufacturing a multilayered printed wiring board |
JP3309747B2 (ja) | 1996-12-20 | 2002-07-29 | 株式会社日立製作所 | セラミックス多層配線基板と薄膜パターンのアライメント方法 |
JPH10282684A (ja) * | 1997-04-07 | 1998-10-23 | Asahi Optical Co Ltd | レーザ描画装置 |
CN1221974A (zh) * | 1997-12-26 | 1999-07-07 | 日本电气株式会社 | 电子束直接绘图的方法和系统及其记录介质 |
US6017771A (en) * | 1998-04-27 | 2000-01-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and system for yield loss analysis by yield management system |
JP2000099736A (ja) * | 1998-09-25 | 2000-04-07 | Matsushita Electric Works Ltd | 回路パターンを形成した基板または成形品の品質管理方法及び装置 |
JP2000122303A (ja) | 1998-10-20 | 2000-04-28 | Asahi Optical Co Ltd | 描画装置 |
JP2000195914A (ja) * | 1998-12-28 | 2000-07-14 | Mitsubishi Electric Corp | ロット判定装置、方法および記録媒体 |
US6498685B1 (en) * | 1999-01-11 | 2002-12-24 | Kenneth C. Johnson | Maskless, microlens EUV lithography system |
AU5090400A (en) * | 1999-05-27 | 2001-03-05 | Jetmask Limited | Method of forming a masking pattern on a surface |
IL135419A0 (en) * | 2000-04-02 | 2001-05-20 | Orbotech Ltd | Post-etch inspection system |
US6904164B2 (en) * | 2000-05-18 | 2005-06-07 | Jeol Ltd. | Method of inspecting accuracy in stitching pattern elements |
JP2001337461A (ja) * | 2000-05-25 | 2001-12-07 | Dainippon Screen Mfg Co Ltd | 描画装置 |
JP2002044601A (ja) | 2000-07-28 | 2002-02-08 | Olympus Optical Co Ltd | 電子カメラ装置および電子カメラ装置の制御方法および画像処理装置および画像処理方法 |
JP2002122978A (ja) * | 2000-10-18 | 2002-04-26 | Sony Corp | マスクデータの検証方法および検証プログラムを記録したコンピュータ読み取り可能な記録媒体 |
US6544698B1 (en) * | 2001-06-27 | 2003-04-08 | University Of South Florida | Maskless 2-D and 3-D pattern generation photolithography |
US6627362B2 (en) * | 2001-10-30 | 2003-09-30 | Intel Corporation | Photolithographic mask fabrication |
US20030173713A1 (en) * | 2001-12-10 | 2003-09-18 | Wen-Chiang Huang | Maskless stereo lithography method and apparatus for freeform fabrication of 3-D objects |
-
2002
- 2002-12-12 JP JP2002360774A patent/JP4274784B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-23 EP EP03253262A patent/EP1367871B1/en not_active Expired - Lifetime
- 2003-05-27 US US10/444,974 patent/US7890203B2/en not_active Expired - Fee Related
- 2003-05-27 KR KR1020030033581A patent/KR100964832B1/ko active IP Right Grant
- 2003-05-27 TW TW092114260A patent/TWI281246B/zh not_active IP Right Cessation
- 2003-05-28 CN CN200710161762XA patent/CN101146408B/zh not_active Expired - Fee Related
- 2003-05-28 CN CNB031383793A patent/CN100386854C/zh not_active Expired - Fee Related
-
2011
- 2011-01-05 US US12/929,169 patent/US20110106287A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10177589A (ja) * | 1996-12-18 | 1998-06-30 | Mitsubishi Electric Corp | パターン比較検証装置、パターン比較検証方法およびパターン比較検証プログラムを記録した媒体 |
JP2001044601A (ja) * | 1999-07-30 | 2001-02-16 | Brother Ind Ltd | プリント基板の配線パターン形成装置 |
KR20020025732A (ko) * | 2000-09-28 | 2002-04-04 | 히가시 데쓰로 | 레지스트 패턴 형성장치 및 그 방법 |
Also Published As
Publication number | Publication date |
---|---|
EP1367871A3 (en) | 2004-11-24 |
US20110106287A1 (en) | 2011-05-05 |
KR20030091808A (ko) | 2003-12-03 |
JP2004056068A (ja) | 2004-02-19 |
US7890203B2 (en) | 2011-02-15 |
CN101146408B (zh) | 2010-06-02 |
TWI281246B (en) | 2007-05-11 |
CN1462065A (zh) | 2003-12-17 |
CN101146408A (zh) | 2008-03-19 |
TW200402864A (en) | 2004-02-16 |
EP1367871A2 (en) | 2003-12-03 |
US20030224266A1 (en) | 2003-12-04 |
EP1367871B1 (en) | 2011-10-05 |
JP4274784B2 (ja) | 2009-06-10 |
CN100386854C (zh) | 2008-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100964832B1 (ko) | 배선 기판 상에 배선을 형성하는 배선 형성 시스템 및배선 형성 방법 | |
KR101926423B1 (ko) | 패턴 정렬을 수행하기 위한 방법 및 장치 | |
JP4592267B2 (ja) | 印刷パターン形成方法、印刷システム、および、印刷システム操作方法 | |
JP3615182B2 (ja) | 光近接効果補正方法及び光近接効果補正システム | |
US7412671B2 (en) | Apparatus and method for verifying an integrated circuit pattern | |
TWI524278B (zh) | 光柵影像及向量影像之取樣方法 | |
JP2004054052A (ja) | 半導体集積回路製造用マスクパターンデータ生成方法およびその検証方法 | |
JP4583317B2 (ja) | フォトレジストの欠陥を検査および修復する方法、並びにプリント回路基板の製造プロセス | |
CN112823413B (zh) | 用于校正裸片放置误差的自适应布线 | |
JP5865734B2 (ja) | 領域分類装置、そのプログラム、基板検査装置、および領域分類方法 | |
KR20080059072A (ko) | 높은 스폿 배치 정밀도를 가지는 인쇄 방법 | |
US8968985B2 (en) | Method and system for patterning a mask layer | |
JP4381009B2 (ja) | パターン描画装置、パターン描画方法、および検査装置 | |
JP2006303229A (ja) | 回路形成システム | |
US6505325B1 (en) | Pattern data density inspection apparatus and density inspection method and recording medium storing pattern data density inspection program | |
KR20100025822A (ko) | 마스크 레이아웃 분리 방법 및 이를 이용한 광 근접 보정 방법 | |
Ehsani et al. | Lasers speed up board production | |
TWI809696B (zh) | 微影圖案疊對校正方法、光罩圖案產生方法,及系統 | |
JP2007033765A (ja) | パターン製造システム、露光装置、及び露光方法 | |
JPH10242039A (ja) | 半導体製造方法と半導体製造システムおよびそれらにより製造された半導体デバイス | |
JP2005277232A (ja) | 半導体ウエハ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130524 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140530 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150515 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160517 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170522 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180516 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 10 |