TWI809696B - 微影圖案疊對校正方法、光罩圖案產生方法，及系統 - Google Patents

微影圖案疊對校正方法、光罩圖案產生方法，及系統 Download PDF

Info

Publication number
TWI809696B
TWI809696B TW111104121A TW111104121A TWI809696B TW I809696 B TWI809696 B TW I809696B TW 111104121 A TW111104121 A TW 111104121A TW 111104121 A TW111104121 A TW 111104121A TW I809696 B TWI809696 B TW I809696B
Authority
TW
Taiwan
Prior art keywords
pattern
correction
line
overlay
patterns
Prior art date
Application number
TW111104121A
Other languages
English (en)
Other versions
TW202232254A (zh
Inventor
黃天興
Original Assignee
普思半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 普思半導體股份有限公司 filed Critical 普思半導體股份有限公司
Publication of TW202232254A publication Critical patent/TW202232254A/zh
Application granted granted Critical
Publication of TWI809696B publication Critical patent/TWI809696B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一種微影圖案疊對校正方法，包含選取步驟、疊對誤差補償步驟、計算步驟，及校正步驟。於半導體基材上選取一具有多個形成於前、後層且彼此疊對之線路圖案的選定區域；取得其中兩個疊對誤差，並計算出校正尺寸值；自該等線路圖案移除或插入校正圖案來進行疊對校正。本案利用圖像檔案系統通過線路圖案的兩個疊對誤差計算得到校正參數，以對線路圖案進行疊對校正，而不受限於對準機台的對準補償極限，以提升疊對校正的精確性。此外，本發明還提供一種利用經過疊對校正後的線路圖案產生光罩的方法，及一用於前述微影圖案疊對校正及光罩圖案產生方法的微影圖案疊對校正系統。

Description

微影圖案疊對校正方法、光罩圖案產生方法，及系統
本發明是有關於一種補償校正方法、光罩產生方法，及系統，特別是指一種適用於半導體微影製程的微影圖案校正方法、光罩圖案產生方法，及系統。
半導體產業目前是往結構高度積層化的方向發展，每一積層上的圖案越來越繁複、密集，因此當其中一積層的產生定位偏移，則連帶影響後續形成的各積層，使得半導體元件層間的電性失效或短路。在目前的微影製程中，疊對補償通常是經由一對準量測機台對一半導體元件進行量測運算而得到該半導體元件的積層間因定位偏移而產生的疊對誤差，大致上是先於該半導體元件上定義出一對準符號，並透過量測前、後積層的對位符號得到疊對誤差值，再以此進行疊對補償。
由於該半導體元件的不同積層的組成材料或線路分布密度(pattern density)並不完全相同，因此在製程中該半導體元件的前、後積層間會產生不同程度的受熱膨脹或收縮差異，進而產生疊 對誤差，雖然積層間的熱膨脹或收縮的差異可能僅細微至奈米尺度(nano-scale)範圍內，然而，隨著半導體元件的精密程度越高，類似於熱膨脹或收縮等製程中產生的差異開始對該半導體元件前、後積層之間的對位準確性產生影響。然而，目前大多數的對準機台在可量測補償的區域範圍，並無法在數百微米(few hundreds of micron)的間距內藉由對準參數做有效補償，因此無法準確量補償測出該半導體元件之積層間因膨脹或收縮而導致的疊對誤差。
因此，如何提供一種對準誤差補償方法，除了對位偏移外，還將該半導體元件之前、後積層於製程中在微小的間距(例如：數百微米)內由非黃光(non-lithography)製程產生的細微差異(即小於微米尺度的疊對誤差)納入考量，以進一步提升該半導體元件疊對誤差補償的準確性，則為本發明之重點。
因此，本發明的目的，即在提供一種微影圖案疊對校正方法，供用於半導體製程的對準校正，以提升疊對誤差補償的準確性。
於是，本發明微影圖案疊對校正方法，包含一選取步驟、一疊對誤差取得步驟、一計算步驟，及一校正步驟。
該選取步驟是於一半導體基材選取至少一選定區域，該 至少一選定區域包括至少一線路圖案單元，該至少一線路圖案單元具有分別於前層、後層的圖案化製程形成的多個第一線路圖案及多個第二線路圖案。
該疊對誤差取得步驟是取得該等第一線路圖案及該等第二線路圖案的其中兩個不同位置的疊對誤差。
該計算步驟是透過該兩個疊對誤差或一預設值，以計算得到一校正尺寸值。
該校正步驟自該至少一線路圖案單元移除或插入至少一與該校正尺寸值具有相同尺寸的校正圖案，以對該至少一線路圖案單元進行疊對校正。
本發明的另一目的，即在提供一種光罩圖案產生方法，將經校正後的線路圖案用於產生光罩圖案，以供半導體製程使用。
於是，本發明的光罩圖案產生方法，包含一選取步驟、一疊對誤差取得步驟、一計算步驟、一校正步驟，及一光罩圖案產生步驟。
該選取步驟是於一半導體基材選取至少一選定區域，該至少一選定區域包括至少一線路圖案單元，該至少一線路圖案單元具有分別於前層、後層的圖案化製程形成的多個第一線路圖案及多個第二線路圖案。
該疊對誤差取得步驟是取得該等第一線路圖案及該等第 二線路圖案的其中兩個不同位置的疊對誤差。
該計算步驟是透過該兩個疊對誤差或一預設值計算得到一校正尺寸值。
該校正步驟自該至少一線路圖案單元移除或插入至少一具有與該校正尺寸值的尺寸相同的校正圖案，以對該至少一線路圖案單元進行疊對校正。
該光罩圖案產生步驟將經過疊對校正後的該至少一線路圖案單元利用一圖樣設計系統產生一校正線路圖樣。
較佳地，還可利用一光罩繪製步驟，依據該校正線路圖樣利用一電子束繪製系統進行光罩繪製。
本發明的另一目的，即在提供一種微影圖案疊對校正系統，適用於一對準機台在半導體製程中對半導體基材進行對準校正。
於是，本發明微影圖案疊對校正系統，包含一資料選取單元、一計算單元，及一校正單元。
該資料選取單元擷取至少一取自一半導體基材的選定區域，該至少一選定區域包括至少一線路圖案單元，該至少一線路圖案單元具有分別於前層、後層的圖案化製程形成的多個第一線路圖案及多個第二線路圖案。
該計算單元用於取得該至少一選定區域的該等第一線路 圖案及該等第二線路圖案的其中兩個不同位置的疊對誤差，並依據該兩個疊對誤差或一預設值得到一校正尺寸值。
該校正單元自該至少一線路圖案單元移除或插入至少一具有與該校正尺寸值的尺寸相同的校正圖案，以對該至少一線路圖案單元進行疊對校正。
較佳地，該微影圖案疊對校正系統還包含一圖像數據產生單元，用以將經疊對校正後的該至少一線路圖案單元產生一校正線路圖樣。
較佳地，該微影圖案疊對校正系統還進一步包含一光罩繪製單元，可依據該校正線路圖樣進行光罩圖案繪製以產生光罩。
本發明的又一目的，在於提供一種微影圖案疊對校正方法。
於是，該微影圖案疊對校正方法，包含一疊對誤差取得步驟、一計算步驟，及一校正步驟。
該疊對誤差取得步驟是自一圖樣設計系統取得預計以前、後製程成像在一半導體元件的多個第一線路圖案及多個第二線路圖案，並利用製程參數進行製程模擬，取得該等第一線路圖案或該等第二線路圖案經由該製程模擬前、後的其中兩個不同位置的誤差值。
該計算步驟是透過該兩個誤差值或一預設值計算得到一 校正尺寸值。
該校正步驟是自該至少一線路圖案單元移除或插入至少一與該校正尺寸值具有相同尺寸的校正圖案，以對該至少一線路圖案單元進行疊對校正。
本發明的功效在於：將於半導體前、後製程產生的該等第一線路圖案或該等第二線路圖案，利用圖像檔案系統將自該等第一線路圖案及該等第二線路圖案取得的兩個不同位置的疊對誤差或預設值計算得到校正尺寸值，以對該等線路圖案進行疊對校正，而不受限於對準機台的量測補償的對準極限，以提升疊對校正的精確性，而藉由經過疊對校正後的校正線路圖樣進行光罩繪製，而可產生具有校正後圖案的光罩，因此，利用該光罩再進行後續微影製程時，可補償因相同製程產生的疊對誤差。
21:選取步驟
22:疊對誤差取得步驟
23:計算步驟
24:校正步驟
25:比對步驟
26:尺寸調整步驟
27:光罩圖案產生步驟
28:光罩繪製步驟
30:選定區域
31:線路圖案單元
311、L:第一線路圖案
312、V:第二線路圖案
313:校正區
32:非線路區
33:校正基準線
200:微影圖案疊對校正系統
400:光罩圖案產生系統
41:資料選取單元
42:計算單元
43:校正單元
44:比對單元
45:圖像數據產生單元
46:光罩繪製單元
100、100’:預定區域
W101:寬度
X:第一方向
Y:第二方向
P1、P2:位置
本發明的其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中：圖1是一步驟流程圖，說明本發明微影圖案疊對校正方法的一實施例；圖2是一示意圖，說明本發明微影圖案疊對校正系統的一實施例； 圖3是一側剖示意圖，說明該實施例的線路圖案單元的剖視示意圖；圖4是一俯視示意圖，說明該實施例中一選定區域內的一校正基準線，及一非線路區；圖5是一俯視示意圖，輔助說明說明所述實施例的尺寸調整步驟26；圖6是一流程圖，說明本發明光罩圖案產生方法的步驟流程；及圖7是一示意圖，說明適用於該光罩圖案產生方法的一微影圖案產生系統。
在本發明被詳細描述前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。
參閱圖1、圖2與圖3，本發明微影圖案疊對校正方法的一實施例，是利用一微影圖案疊對校正系統200執行。該微影圖案疊對校正系統200是一圖樣設計系統(Graphic data system，GDS)或一MEBES(Manufacturing Electron Beam Exposure System)系統，包含一資料選取單元41、一計算單元42、一校正單元43，及一比對單元44。
該資料選取單元41供自一半導體基材的圖案中擷取至少一選定區域30，該至少一選定區域30包括至少一線路圖案單元31，該至少一線路圖案單元31具有分別於前層、後層的圖案化製程形成且彼此疊對的多個第一線路圖案311及多個第二線路圖案312。該半導體基材的圖案可以是由步進機、掃描機、繞射儀、電子顯微鏡或光學顯微鏡等光學影像設備自該半導體基材上擷取的影像圖案，該資料選取單元41用於自該半導體基材取得的圖案擷取該至少一選定區域30。
該計算單元42用於取得該至少一選定區域30的該等第一線路圖案311及該等第二線路圖案312的其中兩個不同位置(圖3中以P1、P2表示)的疊對誤差，並可據此得到一疊對誤差偏移值，以及可透過該兩個疊對誤差或一預設值計算得到一校正尺寸值。
該校正單元43自該至少一線路圖案單元31中的該等第一線路圖案311或該等第二線路圖案312的其中一者移除或插入至少一具有與該校正尺寸值的尺寸相同的校正圖案，以對該等第一線路圖案311或第二線路圖案312進行疊對誤差校正，並可用以調整該等第一線路圖案311或該等第二線路圖案312的該其中一者的尺寸。
該比對單元44供比對該等第一線路圖案311或該等第二線路圖案312於疊對校正前、後的疊對誤差差異。該比對單元44可 以是獨立或是整合與該計算單元42，並無須特別限制。
該微影圖案疊對校正方法的實施例包含一選取步驟21、一疊對誤差取得步驟22、一計算步驟23、一校正步驟24、一比對步驟25，及一尺寸調整步驟26。
該選取步驟21是利用該資料選取單元41於一半導體基材的圖案中選取一選定區域30，該選定區域30包括至少一線路圖案單元31。具體的說，以該選定區域30包括一線路圖案單元31說明，該線路圖案單元31具有分別於前、後的圖案化製程形成且彼此疊對的多個第一線路圖案311及多個第二線路圖案312。其中，該圖案化製程可以微影或蝕刻等圖案化製程，該等第一線路圖案311及該等第二線路圖案312各自以非線路區32間隔而沿一第一方向(例如X方向)各自成等間距分隔設置，此外，該等第一線路圖案311及該等第二線路圖案312可分別位於該半導體基材的前、後積層，或是位於相同積層。
該疊對誤差取得步驟22是利用該計算單元42取得該線路圖案單元31的該等第一線路圖案311及該等第二線路圖案312的其中兩個不同位置的疊對誤差。由於該等第一線路圖案311及該等第二線路圖案312之間的疊對誤差可能低於微/奈米尺度範圍，而不易於精確的量測取得，而一般線路圖案的疊對誤差會自相對兩端累進，使位於該線路圖案單元31兩端的疊對誤差的差異最為顯著，因 此，在本實施例中，該兩個不同位置的疊對誤差分別取自位於該線路圖案單元31兩端位置(如圖3中P1、P2所示)的疊對誤差，除了可較易取得疊對誤差的變化，還可同時表示該等第一線路圖案311及該等第二線路圖案312整體的疊對誤差偏移狀況。
要說明的是，前述該兩個疊對誤差也可以無須透過該選取步驟21及疊對誤差取得步驟22，而是利用製程參數模擬的方式，利用製程補償軟體(例如黃光對準疊對(overlay)補償軟體)自圖樣設計系統取得預計以前、後製程成像在該半導體元件的該等第一線路圖案311及該等第二線路圖案312，或利用製程及/或材料參數，例如薄膜應力(film stress)、熱膨脹係數(thermal expansion)等進行製程模擬，而取得該等第一線路圖案311或該等第二線路圖案312經由該製程模擬前、後的其中兩個不同位置的模擬疊對誤差值。
該計算步驟23則是利用該計算單元42進一步透過該疊對誤差取得步驟22取得的該兩個疊對誤差計算，以得到一校正尺寸值，及一疊對誤差偏移值。
該校正尺寸值是透過將該兩個不同位置的疊對誤差的差值，或是該預設值，或是該等第一線路圖案311及該等第二線路圖案312的其中一者經由製程模擬前、後的該其中兩個不同位置的誤差值，除以P的倍數(n)而得，其中，n為正整數，P為電子束解析度 或單位畫素尺寸預定值，該預設值可以是製程容許誤差值，或是使用者自行定義之預定值。該疊對誤差偏移值是取自該兩個疊對誤差的平均值，因此該疊對誤差偏移值相當於該等第一線路圖案311及該等第二線路圖案312整體的疊對中心位置的偏移量。
該校正步驟24是透過該校正單元43自該線路圖案單元31中的該等第一線路圖案311或第二線路圖案312移除或插入至少一具有與該校正尺寸值的尺寸相同的校正圖案，以對該線路圖案單元31的該等第一線路圖案311或該等第二線路圖案312進行疊對校正。
具體的說，該校正步驟24是透過該等疊對誤差之間的性質，也就是疊對中心位置偏移的差值，來決定移除或插入該至少一校正圖案。更詳細的說，由於該線路圖案單元31的疊對誤差會自該線路圖案單元31的其中一端累進至相對的另一端，因此，透過位於相對兩端的疊對誤差的差值可顯示該等第一線路圖案311及該等第二線路圖案312之間的疊對誤差是由於製程中的收縮或膨脹所造成的疊對偏移，而可利用該等疊對誤差的差值結果決定移除或插入該至少一校正圖案。
續參閱圖3，以該等第一線路圖案311為前製程線路圖案，該等第二線路圖案312為後製程線路圖案，且該校正步驟24是對該等第二線路圖案312進行校正為例說明：該等第一線路圖案 311及該等第二線路圖案312的每一個疊對中心點為0，膨脹造成往右偏移為+，收縮造成往左偏移為-為例說明，當該等第二線路圖案312左右邊緣的線路密度不均時(如圖3所示，該等第二線路圖案312的兩端至端緣的線路密度不同：左邊與端緣的距離S1較大，右邊與端緣的距離S2距離較小)，因此，於後續薄膜沉積與加熱製程則會因該等第二線路圖案312的左右邊之非線路區32的材料膨脹不均，造成該等第二線路圖案312會相對底層的該等第一線路圖案311向右偏移(圖3中，以虛線表示位置偏移後的該等第二線路圖案312)，而因線路密度不同造成的膨脹誤差，使得最左端之疊對誤差的向右偏移量最大(正值最大)，因此，以最右端的疊對誤差減去最左端的疊對誤差為負值，表示該等第二線路圖案312相對該等第一線路圖案311膨脹而造成誤差，此時，該校正步驟24會自該等第二線路圖案312移除至少一校正圖案，以彌平該等第二線路圖案312因製程膨脹導致的疊對誤差。反之，當收縮時，該等第二線路圖案312會相對底層的該等第一線路圖案311向左偏移，且最右端的疊對誤差的向左偏移量最少(即負值最小)，因此，以最右端的疊對誤差減去最左端的疊對誤差為正值，表示線路圖案是因收縮而造成疊對誤差，此時，該校正步驟24會決定自該等第二線路圖案312插入至少一校正圖案，以彌平該等第二線路圖案312因製程收縮導致的疊對誤差。
較佳地，該校正步驟24是自該至少一線路圖案單元31的該等第一線路圖案311或第二線路圖案312的不同位置移除或插入多個校正圖案，或是分別對該等第一線路圖案311及第二線路圖案312的不同位置各自移除或插入多個校正圖案，以對該等第一線路圖案311及該等第二線路圖案312進行疊對校正。
更詳細的說，再以該校正步驟24是選擇對該等第二線路圖案312進行疊對誤差校正為例，該校正圖案是自該等第二線路圖案312移除或插入，以令被選擇的該等第二線路圖案312相對該等第一線路圖案311產生一偏移校正量，且該偏移校正量與該疊對誤差偏移值相當。在本實施例中，該疊對誤差偏移值相當於該等第一線路圖案311及該等第二線路圖案312整體的疊對中心位置的偏移量，該偏移校正量則為插入或移除的校正圖案之數量的尺寸總和，因此，須控制令該偏移校正量與該疊對誤差偏移值相當以確保校正的結果。
較佳地，該校正步驟24是選擇將該至少一校正圖案移除或插入至於後製程形成的該等第二線路圖案312中。
該比對步驟25是比對經移除或插入該至少一校正圖案後，該等第一線路圖案311或該等第二線路圖案312之疊對誤差的差異。利用比對校正前、後的該等第一線路圖案311或該等第二線路圖案312的差異評估校正結果，可據以進一步微調校正步驟24的 細部參數。以前述該校正步驟24是對該等第二線路圖案312進行疊對誤差校正為例，該比對步驟25是比對經移除或插入該至少一校正圖案後的該等第二線路圖案312之疊對誤差的差異以評估校正結果。
要說明的是，該比對步驟25也可視需求而無須執行。
配合參閱圖4，於一些實施例中，該校正步驟24還可進一步將該線路圖案單元31沿一第一方向X(相當於該線路圖案單元31的延伸方向)分割成m等份的校正區313，且該校正步驟24是對該至少一校正區313移除或插入該至少一校正圖案，其中，|(m*n*p)-E|<np，m*n*p為三者的乘積，E為該兩個疊對誤差的差值或該預設值，即：(m-1)*nP<E<(m+1)*nP，P為電子束解析度或單位畫素尺寸預定值，nP為兩者乘積。較佳地，該校正步驟24是自每一個校正區313移除或插入至少一校正圖案。由於計算得到的校正尺寸值極小(約介於1nm-4nm)，透過對每一校正區313的線路圖案(在本實施例中以對該等第二線路圖案312校正為例說明)進行校正，得以漸次將該等第二線路圖案312推移，而得到較佳的疊對誤差校正結果。
於一些實施例中，所述校正步驟24是將所述至少一線路圖案單元分割成m等份的校正區，且m≧2，或是插入至少二個校正圖案。
續配合參閱圖4，於一些實施例中，該選定區域30具有多個線路圖案單元31，該校正步驟24是定義一沿與該第一方向X垂直的一第二方向Y延伸且通過該等線路圖案單元31的校正基準線33，並自該校正基準線33通過的該等線路圖案單元31的區域，對欲進行校正的該等第一線路圖案311或該等第二線路圖案312移除或插入該校正圖案。
具體而言，以利用該校正基準線33對每一校正區313的對該等第二線路圖案312校正為例說明，當通過該每一校正區313的校正基準線33的通過區域同時包含任一第二線路圖案312及與該第二線路圖案312相鄰的非線路區32，則插入或移除的該校正圖案與該第二線路圖案312具有同性質(即該校正圖案為線路)；當該校正基準線33通過區域各自為該第二線路圖案312或相鄰的兩個第二線路圖案312之間的非線路區32時，該校正圖案與該校正基準線33通過的區域具有相同性質，例如：當該校正基準線33通過的區域為非線路區32時，則插入或移除的校正圖案即為非線路。
當該校正基準線33的其中一側邊位在該第二線路圖案312及與該第二線路圖案312相鄰的非線路區32的交界處，則可選擇插入或移除與該第二線路圖案312及非線路區32的其中一者具有同性質的校正圖案，但於同一校正區313中插入或移除的校正圖案性質會相同。例如，如圖4所示，以該校正基準線33於同一校正 區313會通過3個線路圖案單元31，於其中兩個線路圖案單元31，該校正基準線33的其中一側邊分別位在其第二線路圖案312及非線路區32的交界處說明，此時可選擇插入或移除與該第二線路圖案312具有同性質的校正圖案，但於該兩個線路圖案單元31插入或移除的校正圖案的性質會相同。
較佳地，當該校正基準線33的其中一側邊位在該第二線路圖案312及與該第二線路圖案312相鄰的非線路區32的交界處時，選擇插入或移除與該第二線路圖案312具有同性質的校正圖案。
該尺寸調整步驟26為實施於該校正步驟24之後，用以調整校正後的該等第一線路圖案311或該等第二線路圖案312的尺寸。
由於經過該校正步驟24之後，被插入或移除所述校正圖案的第一線路圖案311或第二線路圖案312的尺寸會產生變化，而異於其它未被調整的第一線路圖案311或第二線路圖案312的尺寸，因此，於該校正步驟24之後可再進行該尺寸調整步驟26，對被插入或移除校正圖案的第一線路圖案311或第二線路圖案312進行尺寸補償，以令被插入或移除校正圖案的第一線路圖案311或第二線路圖案312於經過該校正步驟24前、後的尺寸可維持一致。
具體的說，配合參閱圖5，以該等第一線路圖案311為位於前層的線路(圖5以L表示)，該等第二線路圖案312為位於當層的 穿孔(圖5以V表示)為例說明，該校正步驟24是將位於一預定區域100內的穿孔V(第二線路圖案312)及非線路區各自刪減與所述校正圖案101相同尺寸的寬度W101，推移所述穿孔V的位置，以校正該等線路L(第一線路圖案311)與該等穿孔V(第二線路圖案312)的疊對位置；由於經過校正推移後，除了該等第二線路圖案312被推移，原包含該等第二線路圖案312的預定區域100的尺寸也會隨著產生與該等校正圖案101相同尺寸的縮減而使得尺寸也同步變化(圖5中以100’表示)，因此，該尺寸調整步驟26則是獨立地將位於所述該預定區域100’內，對應被刪減校正圖案101尺寸寬度，導致尺寸縮減的所述穿孔(圖5中以V’表示)進行相應尺寸的補償擴增，將校正後寬度變更的穿孔V’補償被刪減的寬度W101而回復成具有原始寬度的穿孔V，並將因為該等第二線路圖案312校正後產生尺寸誤差的預定區域100’進行尺寸(2xW101)調整，以讓包含所述前、後層圖案的所述預定區域100、100’的尺寸一致(如圖5是將尺寸產生變化的所述預定區域100’於不影響所述預定區域100’及位元於所述預定區域100’邊界之穿孔V的尺寸及疊對條件下，再補償被刪減的寬度(2xW101)，而回復至原尺寸)，而可於不影響該等第一線路圖案311及該等第二線路圖案312之疊對位置的前提下，維持該預定區域100的尺寸一致性及所述穿孔V於該預定區域100內、外的尺寸一致性。反之，當該校正步驟24是自該預定區域100 中的第二線路圖案312插入所述校正圖案101時，則該尺寸調整步驟26則是將對應被插入校正圖案導致尺寸增加的穿孔V’進行相應尺寸的刪減，並調整預定區域100及預定區域100’的尺寸，以維持所述預定區域100的尺寸一致性及所述穿孔V於所述預定區域100內、外的尺寸一致性。
也就是說，該尺寸調整步驟26，原則上是以保持經過該校正步驟24校正後的圖案中心不動為原則，而只對校正過程尺寸有變化的圖案進行尺寸調整，以維持校正前、後所有圖案的尺寸一致性。
較佳地，該尺寸調整步驟26，是以令經過該校正步驟24校正後的圖案中心不動為原則，而只對校正過程尺寸有變化的圖案進行左右對稱的尺寸調整，以維持校正前、後所有圖案的尺寸一致性。
值得一提的是，利用前述微影圖案疊對校正方法的該實施例對該等線路圖案單元31進行疊對誤差校正後，即可進一步將經過疊對誤差校正後的該等線路圖案單元31產生一校正線路圖樣，再依據該校正線路圖樣進行光罩圖案繪製，即可完成具有經校正後之圖案的光罩製作。
參閱圖6、7，詳細的說，在本案中的光罩圖案產生方法是利用一光罩圖案產生系統400執行，該光罩圖案產生系統400與 該微影圖案疊對校正系統200大致相同，不同處在於該光罩圖案產生系統400還包含一圖像數據產生單元45及一光罩繪製單元46。
該光罩圖案產生方法是先利用執行前述微影圖案疊對校正方法的該實施例的步驟21至步驟24，對該等第一線路圖案311或第二線路圖案312進行疊對誤差校正後，再利用該圖像數據產生單元45執行一光罩圖案產生步驟27，將經過疊對校正後的該至少一線路圖案單元31數據化，以產生適用於該圖像數據系統(Graphic data system，GDS)的GDS file，或是適用於該MEBES系統的光罩圖案格式的校正線路圖樣；接著，利用該光罩繪製單元46執行一光罩繪製步驟28，依據該校正線路圖樣進行光罩繪製，即可以產生具有經校正後圖案的光罩，而可供後續微影製程使用，利用該具有經校正後之圖案的光罩再進行後續微影製程時，可補償因相同製程產生的疊對誤差。其中，該光罩繪製單元46為一電子束繪製系統(e-beam writing system)。
綜上所述，本發明利用圖像檔案系統將於半導體前、後製程產生的該等第一線路圖案311或該等第二線路圖案312之間的兩個疊對誤差或預設值計算得到校正尺寸值，以對該等第一線路圖案311或該等第二線路圖案312進行疊對校正，因此，可不受限於對準機台的量測對準極限，以提升疊對校正的精確性，此外，還可進一步利用經過疊對校正後的校正線路圖樣進行光罩圖案繪製，而 可產生具有校正後圖案的光罩，因此，利用該光罩再進行後續微影製程時，可補償因相同製程產生的疊對誤差，故確實能達成本發明的目的。
惟以上所述者，僅為本發明的實施例而已，當不能以此限定本發明實施的範圍，凡是依本發明申請專利範圍及專利說明書內容所作的簡單的等效變化與修飾，皆仍屬本發明專利涵蓋的範圍內。
21:選取步驟
22:疊對誤差取得步驟
23:計算步驟
24:校正步驟
25:比對步驟

Claims (17)

  1. 一種微影圖案疊對校正方法，包含：一選取步驟，於一半導體基材選取至少一選定區域，該至少一選定區域包括至少一線路圖案單元，該至少一線路圖案單元具有分別於前層、後層的圖案化製程形成的多個第一線路圖案及多個第二線路圖案；一疊對誤差取得步驟，取得該等第一線路圖案及該等第二線路圖案的其中兩個不同位置的疊對誤差；一計算步驟，透過該兩個不同位置的疊對誤差或一預設值計算得到一校正尺寸值；及一校正步驟，自該至少一線路圖案單元移除或插入至少一與該校正尺寸值具有相同尺寸的校正圖案，以對該至少一線路圖案單元進行疊對校正。
  2. 如請求項1所述的微影圖案疊對校正方法，其中，該疊對誤差取得步驟的該兩個不同位置的疊對誤差是分別取自位於該至少一線路圖案單元的兩端的該等第一線路圖案及該等第二線路圖案的疊對誤差。
  3. 如請求項1所述的微影圖案疊對校正方法，其中，該等第一線路圖案及該等第二線路圖案各自以非線路區間隔，該校正步驟是選擇自該等第一線路圖案及該等第二線路圖案的其中一者移除或插入該至少一校正圖案。
  4. 如請求項1所述的微影圖案疊對校正方法，其中，該校正尺寸值是透過將該兩個不同位置的疊對誤差的差值或該預設值除以nP而得，其中n為正整數，P為電子束解析度或 單位畫素尺寸預定值，該校正步驟還包含沿該至少一線路圖案單元的延伸方向，將該至少一線路圖案單元分割成m等份的校正區，其中，|(m*n*p)-E|<np，E為該兩個不同位置的疊對誤差的差值或該預設值，且該校正步驟是對該至少一校正區移除或插入該至少一校正圖案。
  5. 如請求項1所述的微影圖案疊對校正方法，其中，該至少一選定區域具有多個線路圖案單元，該校正步驟是定義一沿與其中一線路圖案單元的延伸方向垂直的一第二方向延伸的校正基準線，該校正基準線通過該等線路圖案單元的其中至少一者，並自該校正基準線通過的該其中至少一者的線路圖案單元移除或插入該至少一校正圖案。
  6. 如請求項5所述的微影圖案疊對校正方法，其中，該其中至少一者的線路圖案單元內的該等第一線路圖案及該等第二線路圖案各自以非線路區彼此間隔，當該校正基準線通過區域為其中一線路圖案或該其中一線路圖案之間的非線路區時，該校正圖案與該校正基準線通過的區域具有相同性質。
  7. 如請求項5所述的微影圖案疊對校正方法，其中，當該校正基準線通過的區域同時包含任一線路圖案及與該任一線路圖案相鄰的非線路區，或該校正基準線的其中一側邊位在任一線路圖案與相鄰的非線路區的交界處，該校正圖案可選自與該任一線路圖案及非線路區的其中一者具有相同性質。
  8. 如請求項3所述的微影圖案疊對校正方法，還包含一執行 於該校正步驟之後的比對步驟，比對經移除或插入該至少一校正圖案後，該等第一線路圖案或該等第二線路圖案的變化差異。
  9. 如請求項4所述的微影圖案疊對校正方法，其中，該校正步驟是將該至少一線路圖案單元分割成m等份，且m≧2的校正區，或是插入至少二個校正圖案。
  10. 一種光罩圖案產生方法，包含：一選取步驟，於一半導體基材選取至少一選定區域，該至少一選定區域包括至少一線路圖案單元，該至少一線路圖案單元具有分別於前層、後層的圖案化製程形成的多個第一線路圖案及多個第二線路圖案；一疊對誤差取得步驟，取得該等第一線路圖案及該等第二線路圖案的其中兩個不同位置的疊對誤差；一計算步驟，透過該兩個不同位置的疊對誤差或一預設值計算得到一校正尺寸值；一校正步驟，自該至少一線路圖案單元移除或插入至少一具有與該校正尺寸值的尺寸相同的校正圖案，以對該至少一線路圖案單元進行疊對校正；及一光罩圖案產生步驟，將經過疊對校正後的該至少一線路圖案單元利用一圖樣設計系統產生一校正線路圖樣。
  11. 如請求項10所述的光罩圖案產生方法，還包含一光罩繪製步驟，依據該校正線路圖樣利用一電子束繪製系統進行光罩繪製。
  12. 一種微影圖案疊對校正系統，包含： 一資料選取單元，擷取至少一取自一半導體基材的選定區域，該至少一選定區域包括至少一線路圖案單元，該至少一線路圖案單元具有分別於前層、後層的圖案化製程形成的多個第一線路圖案及多個第二線路圖案；一計算單元，用於取得該至少一選定區域的該等第一線路圖案及該等第二線路圖案的其中兩個不同位置的疊對誤差，並依據該兩個不同位置的疊對誤差或一預設值得到一校正尺寸值；及一校正單元，自該至少一線路圖案單元移除或插入至少一具有與該校正尺寸值的尺寸相同的校正圖案，以對該至少一線路圖案單元進行疊對校正。
  13. 如請求項12所述的微影圖案疊對校正系統，還包含一圖像數據產生單元，用以將經疊對校正後的該至少一線路圖案單元產生一校正線路圖樣。
  14. 如請求項13所述的微影圖案疊對校正系統，還包含一光罩繪製單元，可依據該校正線路圖樣進行光罩圖案繪製以產生一光罩。
  15. 如請求項12所述的微影圖案疊對校正系統，還包含一比對單元，比對該等第一線路圖案或該等第二線路圖案於疊對校正前、後的差異。
  16. 一種微影圖案疊對校正方法，包含：一疊對誤差取得步驟，自一圖樣設計系統取得預計以前、後製程成像在一半導體元件的至少一線路圖案單元，該至少一線路圖案單元包括多個第一線路圖案及多個第 二線路圖案，並利用製程參數進行製程模擬，取得該等第一線路圖案或該等第二線路圖案經由該製程模擬前、後的其中兩個不同位置的誤差值；一計算步驟，透過該兩個不同位置的誤差值或一預設值計算得到一校正尺寸值；及一校正步驟，自該等第一線路圖案或該等第二線路圖案的其中至少一者移除或插入至少一與該校正尺寸值具有相同尺寸的校正圖案，以對該等第一線路圖案或該等第二線路圖案進行疊對校正。
  17. 如請求項1、10、16其中任一項所述的方法，還包含一實施於校正步驟後的尺寸調整步驟，對被插入或移除校正圖案的該等第一線路圖案或該等第二線路圖案進行尺寸補償。
TW111104121A 2021-02-09 2022-01-28 微影圖案疊對校正方法、光罩圖案產生方法，及系統 TWI809696B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110105044 2021-02-09
TW110105044 2021-02-09

Publications (2)

Publication Number Publication Date
TW202232254A TW202232254A (zh) 2022-08-16
TWI809696B true TWI809696B (zh) 2023-07-21

Family

ID=82703781

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111104121A TWI809696B (zh) 2021-02-09 2022-01-28 微影圖案疊對校正方法、光罩圖案產生方法，及系統

Country Status (3)

Country Link
US (1) US20220252991A1 (zh)
CN (1) CN114911139A (zh)
TW (1) TWI809696B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10061192B2 (en) * 2010-12-17 2018-08-28 Carl Zeiss Smt Gmbh Method and apparatus for correcting errors on a wafer processed by a photolithographic mask
TWI659277B (zh) * 2016-03-01 2019-05-11 Ａｓｍｌ荷蘭公司 判定圖案化製程參數的方法和系統、判定圖案化製程之疊對之方法、量測圖案化製程之物件之度量衡設備及電腦程式產品
TW201933434A (zh) * 2017-11-29 2019-08-16 美商克萊譚克公司 使用裝置檢測系統之疊對誤差之量測
TW201935138A (zh) * 2017-12-07 2019-09-01 荷蘭商Ａｓｍｌ荷蘭公司 用於控制製造設備的方法及相關設備

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10061192B2 (en) * 2010-12-17 2018-08-28 Carl Zeiss Smt Gmbh Method and apparatus for correcting errors on a wafer processed by a photolithographic mask
TWI659277B (zh) * 2016-03-01 2019-05-11 Ａｓｍｌ荷蘭公司 判定圖案化製程參數的方法和系統、判定圖案化製程之疊對之方法、量測圖案化製程之物件之度量衡設備及電腦程式產品
TW201933434A (zh) * 2017-11-29 2019-08-16 美商克萊譚克公司 使用裝置檢測系統之疊對誤差之量測
TW201935138A (zh) * 2017-12-07 2019-09-01 荷蘭商Ａｓｍｌ荷蘭公司 用於控制製造設備的方法及相關設備

Also Published As

Publication number Publication date
US20220252991A1 (en) 2022-08-11
CN114911139A (zh) 2022-08-16
TW202232254A (zh) 2022-08-16

Similar Documents

Publication Publication Date Title
CN111656281B (zh) 自参考和自校准干涉图案叠加测量
US7673281B2 (en) Pattern evaluation method and evaluation apparatus and pattern evaluation program
TW530361B (en) Multi-layer registration control for photolithography processes
EP1839088B1 (en) Imprint reference template for multilayer or multipattern registration and method therefor
CN108333865A (zh) 掩膜版图形的修正方法
CN109828440B (zh) 基于衍射的套刻标识以及套刻误差测量方法
US8607168B2 (en) Contour alignment for model calibration
KR20130132907A (ko) 포토리소그래피 마스크에 의해 처리된 웨이퍼 상의 오류를 교정하기 위한 방법 및 장치
US11080458B2 (en) Lithography simulation method
US7930654B2 (en) System and method of correcting errors in SEM-measurements
JP5082902B2 (ja) フォトマスクの製造方法、フォトマスク製造装置及びフォトマスク
TWI421908B (zh) 光學鄰近校正模型的建立方法
US7913196B2 (en) Method of verifying a layout pattern
TWI809696B (zh) 微影圖案疊對校正方法、光罩圖案產生方法，及系統
WO2023236254A1 (zh) 光罩图形的修正方法、系统、光罩及其制备方法
JP4029828B2 (ja) 両面マスク用ブランクの製造方法および両面マスクの製造方法
JP6316036B2 (ja) フォトマスクの製造方法
JP2007220937A (ja) 基板の重ね描画方法
JP2003282395A (ja) フォトリソグラフィーの露光方法
TWI759253B (zh) 半導體圖案化製程方法及用於監控半導體圖案化製程的檢測圖案
TWI795798B (zh) 對準誤差補償方法及其系統
TW420833B (en) Overlay correction method of wafer alignment
EP4372468A1 (en) A method for optimizing a parameter applied in a semiconductor fabrication process including a lithography step
US20220343492A1 (en) Detection pattern unit for a semiconductor device, and method and system for detecting a pattern on a semiconductor device using the detection pattern unit
JP2010038944A (ja) フォトマスクの製造方法及びこのフォトマスクを用いた半導体デバイスの製造方法