CN1221974A - 电子束直接绘图的方法和系统及其记录介质 - Google Patents

Abstract

一种电子束直接绘图方法,它包括以下步骤:将用于在芯片上采用电子束直接绘制半导体器件图形的绘图数据转换成一种可识别的格式;将已转换的绘图数据划分成多个域,也就是电子束偏转区域;在芯片上采用单步和重复方法对应于每一个划分的域按绘图数据来绘制图形;其中,转换的绘图数据划分步骤被执行,使得绘图数据在芯片的基面上被划分成多个域。同时,还公开了电子束直接绘图系统,它具有:一存储器,一主体,一记录介质,和一绘图控制部分。

Description

电子束直接绘图的方法和系统及其记录介质

本发明涉及一种电子束直接绘图方法，它通过单步和重复绘图的方法，使得半导体器件的图形被直接绘制在样板(晶片)上。本发明具体涉及一种电子束直接绘图方法，当半导体芯片上有多个绘图数据时，绘图通过划分域来执行，在这些域上电子束可被电偏转。本发明还涉及这种方法所使用的系统和记录介质。

对于半导体集成电路，尤其是定制的LSI，顾客可能会要求各种各样的逻辑电路，还需要尽可能缩短从接收定单到发送产品的周期(缩短TAT(周转时间))。然而，在常规的单步曝光方法中，由于需要准备掩模，制造过程要花很长时间才完成，因此，难以缩短TAT。而且，由于准备所需要的掩模，也产生了增加成本这一问题。于是，不需要掩模的电子束直接绘图技术便引起了注意。可是，在电子束直接绘图中，尽管不需要掩模，却需要用CAD等方法预先准备绘图数据。而且，还需要将数据转换成电子束直接绘图系统所能识别的格式(数据转换)。为完成数据转换，一般使用通用目的的工作站。尽管转换时间依赖于机器性能和要转换的数据量，却仍产生了这一操作所带来的时间浪费。若在接收定单之后才开始准备绘图数据和进行数据转换，将难以缩短TAT。因此，需要预先准备绘图数据和完成数据转换。可是，既然绘图数据会随着顾客的不同而不同，所以不可能预先准备绘图数据和完成数据转换。故此，发明了一种方法，对于诸如Tr单元、外围电路等这样一些原本就是一套的绘图数据预先准备好其每一部分的多个数据，将这些数据进行适当组合，然后可用于绘制所需要的LSI电路。如此，绘图数据的准备和数据转换可预先完成，于是缩短了TAT。

图1显示了本方法的一个例子。首先，如图1A所示，为Tr单元提供了绘图数据1。相应地，如图1B、1C和1D所示，为外围电路预先准备了绘图数据2、3和4，并且所有这些数据的转换都已完成。通过为外围电路选用合适的绘图数据2、3或4，在很短的TAT内即可绘制出多个产品。因此，当使用电子束直接绘图方法绘制一个常用的LSI时，在芯片上便存在有多个绘图数据。

下面解释绘制这样一个LSI的操作过程。首先，在图2中描述了利用传统的单步和重复方法(以下简称‘S&R’)在芯片上绘制多个绘图数据的过程。由于在电子束直接绘图中电子束能被稳定地进行电偏转的距离是有限的，芯片(绘图数据)便被分成72个域(其大小正好是电子束能被稳定地偏转的尺寸)，并且这72个域被组合在一起以便绘图。在绘图过程中，域中心位置73通过使用台架按方向74和75移动，以便正好定位在电子束下(在此位置，电子束偏转量为0)，则台架停止在该位置。然后，在此位置，电子束76进行电偏转，在该域内绘制出一图形。在该域内重复进行此操作以完成图形。

下面再介绍划分域以得到绘图数据的方法。图3是一常规的电子束直接绘图系统的方块图。电子束直接绘图系统80由一存储器83、一主体84和一绘图控制部分85构成。首先，用CAD等方法准备好的绘图数据81被转换成电子束直接绘图系统80所能识别的格式。然后，转换后的绘图数据82被发送并存贮于电子束直接绘图系统80的存储器83中。接着，绘图控制部分85读出存贮于存储器83中的绘图数据82，并将绘图数据82划分成域。在划分的过程中，只有绘图数据的大小被识别。因此，当划分绘图数据成任意域并进行S&R操作时，绘图也便完成了。

即使在芯片中有多个绘图数据时，同样的绘图操作也能完成。例如，如图4A到4E显示了在两个绘图数据情况下的域划分操作。绘图数据81具有如图4B所示的绘图数据1(Tr单元)和如图4C所示的绘图数据2(外围电路)，其中，两绘图数据的大小是不同的。如图4D和图4E所示，两绘图数据被迭放在样板上以形成一芯片。首先，绘图数据1、2被存贮于如图4A所示的存储器83的存储器1和存储器2中。然后，绘图数据1首先被从存储器1中读出，并如图4B所示，被绘图控制部分85划分成域A、B、C和D。接下来，绘图数据2被从存储器2中读出，并如图4C所示，被划分成域e和f直到m。然后，按如上所述的S&R操作来用绘图数据1和2绘图。于是，根据每个绘图数据进行了域划分操作。故此，如图4E所示，绘图数据1所得到的域A、B、C、D和绘图数据2所得到的域e和f直到m被定位在样板上，于是这些域便部分重迭了。

接着，介绍确定域大小的过程。域大小是由最大偏转宽度确定的，而偏转宽度的范围是：当电子束进行电偏转时所产生的偏转失真不影响其图形。图5A到5D显示了域内的偏转失真。图5A用点线显示了一理想域形。相反，图5B显示了电子束调整偏转失真之前的一实际域形。与图5A中所示的理想域形相比，电子束调整偏转失真之前的实际域形有最大为0.065μm(点A)的偏转失真。由于当最大偏转值为0.065μm时会导致图形连接的失败，因此，在绘图前偏转失真就被调整了。调整过程是如此进行的：如图5D所示，几个域首先被相邻摆放，然后在各自的域边界处测量连接偏差(偏转失真量)。对于此失真量，用一个校正公式来近似它。由这一近似值产生一近似的校正因子，再在其基础上进行失真校正，以调整边界连接。然而，由于第三级或更高级的失真，或是由于测量失真时产生的测量错误，有可能产生校正不完全现象。因此，即使在调整偏转失真后，仍存在最大为0.031μm(点B)的偏转失真，如图5C所示。可是，域边界处的连接偏差能被校正到大大小于校正前的偏差。图6A到6D显示了0.2μm的图形实际彼此相连的情形。当如图6A所示的0.065μm的偏差存在时，就会在图6C所示的光刻图形缓制中导致几近于断路的绘图失败。然而，对于0.031μm的偏差不会发生这种绘图失败现象，如图6D所示。上述的域连接校正在域的最外边缘部分(电子束编离最大的位置)被进行调整，可是在域内仍留下同样的失真。图7显示了这样一个例子，其中，域的内部被划分成25个块，在域内每个位置的失真量被测量。在此例中，域的最外边缘部分存在0.031μm(点B)的连接偏差，并且在域内的最大偏移处存在0.28μm(点C)的连接偏差。在域内剩余的这样一个偏转失真是由在校正偏转失真过程中的校正剩余以及控制电子束偏转量的放大器的性能所引起的。图8表示了一放大器性能的例子，其中，根据电子束的偏转量和偏转方向，有大约0.01μm的误差存在。

在电子束绘制一定制LSI过程中，芯片存储器在多个绘图数据，如以上常规技术所述。用S&R方法绘制芯片时所产生的问题将在以下给以说明。

如图4A到4E所示，当芯片存储器在绘图数据1、2时，每一绘图数据都被划分成多个域。因此，如图9所示，一定存在一些域，它们在芯片内会部分重迭。确实有一些域部分重迭了，绘图数据1的域A和绘图数据2的域e被包含其中。域A和e由电子束绘图时所产生的问题在以下给以说明。

如先前参照图7所描述的那样，即使在调整偏转失真后在域内仍存在0.028μm的失真。在此情况下，在域内绘制图形的最大偏移量是0.028μm。如先前参照图6A到6D所解释的那样，当0.20μm的图形彼此相连时，即使是0.031μm的连接偏差，在受阻图形中也不会出现断路的绘图失败现象。也就是说，在一个域内的图形间不会出现绘图失败。可是，对于本例中要绘制的芯片，存在域的部分重迭。图10A到10C是一些放大的视图，显示了域A和e的彼此重迭。如图10A所示，域A内的点D处存在一0.028μm的偏转失真。另一方面，如图10B所示，域e内的点E处存在一0.024μm的偏转失真。当存在如此失真的域A和e部分重迭时，域A和域e内的图形将在样板上连接，如图9所示。在域A和域e如图10C所示的那样部分重迭时，在样板上相反的方向上将产生失真。因此，产生一偏差，其值为点D处的偏差(0.028μm)和点E处的偏差(0.024μm)之和。此时，最大连接偏差可达0.052μm(点F)。于是，在域A内的图形和域e内的图形连接部分产生绘图失败。

实际绘制的图形如图11所示，图中提供了域A、B、e和h的放大视图。由于域A和B、域e和h分别属于同一绘图数据，因此，它们能分别适当地彼此相邻。然而，由于域A和e、域B和h分别部分重迭，可能会增大图形连接部分的连接偏差，进而导致绘图失败。

有鉴于此，本发明的一个目的就是提供一电子束直接绘图方法，以便在即使存在不同大小的多个绘图数据时，也不会发生由图形连接偏差所导致的绘图失败。

本发明更进一步的目的就是提供一用于执行此操作的电子束直接绘图系统。

本发明更进一步的目的是提供一种记录介质，以便记录此方法执行的程序。

根据本发明，一电子束直接绘图方法由以下步骤组成：

将用于在芯片上采用电子束直接绘制半导体器件图形的绘图数据转换成一种可识别的格式；

将已转换的绘图数据划分成多个域，也就是电子束偏转区域；

在芯片上采用单步和重复方法对应于每一个划分的域按绘图数据来绘制图形；

其中，转换的绘图数据划分步骤被执行，使得绘图数据在芯片的基面上被划分成多个域。

根据本发明的另一方面，一电子束直接绘图系统由以下构成：

一存储器，它存贮已被转换成可识别格式的绘图数据，以便电子束在芯片上直接绘制半导体器件的图形；

一主体，它根据绘图数据在芯片上将电子束曝光；

一记录介质；和

一绘图控制部分，它根据在记录介质中所记录的程序读出存贮于存储器中的绘图数据、将绘图数据划分成多个域，即电子束偏转区域，并对应于芯片上每一个划分的域。用单步和重复方法按绘图数据来绘制图形，同时主体将电子束曝光；

其中，绘图控制部分识别芯片大小，并在芯片的基面上将读出的绘图数据划分成多个域；

根据本发明的另一方面，提供一种记录介质，用于记录在芯片上采用电子束直接绘制半导体器件图形的控制程序，该控制程序包括以下执行过程：

将已转换成可识别格式的绘图数据划分成多个域，也就是在芯片基面上的电子束偏转区域；和

对应于在芯片上的每一划分的域采用单步和重复方法来用绘图数据绘制图形，同时用电子束曝光。

参照附图，对本发明给以更说明的说明，其中：

图1A是一示意图，显示了一用于电子束直接绘图中绘制Tr部分的绘图数据的例子；

图1B到图1D都是示意图，显示了外围电路部分的绘图数据的例子；

图2是一示意图，显示了一采用S&R方法的电子束直接绘图方法；

图3是一方块图，显示了一常规的电子束直接绘图系统的例子；

图4A是一方块图，显示了在图3中的常规电子束直接绘图系统中用两绘图数据绘图的情形；

图4B是一示意图，显示了绘图数据1被划分成多个域；

图4C是一示意图，显示了绘图数据2被划分成多个域；

图4D是一示意图，显示了在样板上绘制数据1和2的状态；

图4E是一示意图，显示了图4B和4C的域重迭的情形；

图5A到5D都是示意图，显示了由于电子束偏转所产生的域失真。其中，图5A显示了一理想的域形；图5B显示了调整偏转失真前的一域形；图5C显示了调整偏转失真后的一域形；图5D显示了四个域相邻排放时的情形；

图6A和6B都是示意图，显示了绘制图形间的连接偏差；

图6C和6D都是示意图，显示了对应于图6A和6B中绘制图形所出现的绘图受阻现象；

图7是一示意图，显示在所划分的25个域内的偏转失真；

图8是一曲线图，显示了电子束偏转控制放大器的性能在图7的域内造成偏转失真的情形；

图9是一示意图，显示了用常规的电子束直接绘图系统将在芯片内的绘图数据域重迭的情形；

图10A到10C都是示意图，显示了域的偏转失真。其中，图10A显示了域A，图10A显示了域e，图10C显示了由于域A和域e的重迭所引起的失真增大；

图11是一示意图，显示了在不同绘制图形间的图形连接部分所发生的绘图失败；

图12是一流程图，显示了根据本发明的第一个优选实施例的电子束直接绘图方法；

图13A是一示意图，显示了图12中在步骤S2所划分的芯片域；

图13B是一示意图，显示了图13A中的芯片域和绘图数据1；

图13C是一示意图，显示了图13A中的芯片域和绘图数据2；

图14是一示意图，显示了图13A中的芯片域和绘图数据1和2；

图15是一流程图，显示了根据本发明的第二个优选实施例的电子束直接绘图方法；

图16A是一方块图，显示了在第一个优选实施例中应用图15的电子束直接绘图方法时的一电子束直接绘图系统，而

图16B是一示意图，显示了图16A中的绘图控制部分15的操作过程。

以下参照附图介绍本发明的优选实施例。

图12是一流程图，显示了根据本发明的第一个优选实施例的电子束直接绘图方法。图13A是一示意图，显示了图12中在流程图的步骤S2所划分的芯片域。图13B是一示意图，显示了图13A中的芯片域和绘图数据1。图13C是一示意图，显示了图13A中的芯片域和绘图数据2。图14是一示意图，显示了图13A中的芯片域和绘图数据1和2。

在图12的电子束直接绘图方法中，使用CAD等方法预先准备好的绘图数据1和2首先被转换成在电子束直接绘图中可识别的格式(步骤S1)。

然后，如图13A所示，芯片大小3被划分成域F1、F2、…、F9等电子束偏转区域，以便电子束直接绘图(步骤S2)。

然后，如图13B所示，绘图数据1被划分成对应于图13A中的域F1、F2、…、F9的绘图数据A1、A2、…、A9(步骤S3)。

然后，划分的绘图数据A1、A2、…、A9被通过S&R方法在样板上绘图(步骤S4)。在这一步，绘图数据1的各区域A1、A2、…、A9被分别在域F1、F2、…、F9上绘图。

然后，如图13C所示，绘图数据2被划分成对应于图13A中的域F1、F2、…、F9的绘图数据B1、B2、…、B9(步骤S5)。

然后，划分的绘图数据B1、B2、…、B9被通过S&R方法在样板上绘图(步骤S6)。在这一步，绘图数据2的各区域B1、B2、…、B9被分别在域F1、F2、…、F9上绘图。

这样，按照绘图数据1和2在样板上绘图，如图14所示。由于在各个区域a、b、…、i中，电子束偏转的曝光仅从一点执行，所以不会出现电子束偏转区域重迭的部分。因此，防止了在绘图数据1和2的图形连接部分产生大的连接偏差，而得到好的绘图效果。

图15是一流程图，显示了根据本发明的第二个优选实施例的电子束直接绘图方法。

图15中的电子束直接绘图方法与图12中的方法相同，只是用步骤S12、S13和S15代替了图12中的S2、S3和S5。

也就是说，在步骤S12，图13A中的芯片大小3的坐标被识别，并被划分成域F1、F2、…、F9，它们的坐标也被识别。

然后，如图13B所示，当芯片3被在步骤S12中划分成域F1、F2、…、F9时，绘图数据1使用识别的坐标被划分成区域A1、A2、…、A9(步骤S13)。绘图数据A1、A2、…、A9被在步骤14用于进行样板绘图。

然后，如图13C所示，当芯片3被在步骤S12中划分成域F1、F2、…、F9时，绘图数据2使用识别的坐标被划分成区域B1、B2、…、B9(步骤S15)。绘图数据B1、B2、…、B9被在步骤16用于指导样板绘图。

在此电子束直接绘图方法中，通过使用在芯片内划分域而得到的坐标执行了绘制图形区域的划分。因此，与第一个实施例一样，防止了在绘图数据1和2间图形连接部分发生的大的连接偏差，从而得到好的绘图效果。

图16A是一方块图，显示了在第一个优选实施例中应用图15的电子束直接绘图方法时的一电子束直接绘图系统。图16B是一示意图，显示了图16A中的绘图控制部分15的操作过程。

图16A中的电子束直接绘图系统10由一存储器13、一主体14和绘图控制部分15所构成。

存储器13用于存贮在电子束直接绘图中所用的绘图数据。预先由CAD等准备好的绘图数据11被转换(12)成由一设备(未显示)的电子束直接绘图系统10所识别的格式，转换的数据1和2被传送并分别存贮于存储器1和2中。

主体14接收用于绘图的数据，并在使用该数据时通过在样板上对电子束曝光来进行直接绘图。绘图控制部分15(芯片3被输入其中：芯片内的坐标也是由它识别的)将芯片划分成如图13A所示的域F1、F2、…、F9，并将划分的位置坐标存贮于存储器3，如图16B所示。绘图控制部分15含有一记录介质16。在使用记录在记录介质16上的控制程序从存储器13中读取绘图数据1和2、以及芯片3各自的域坐标时，绘图控制部分15执行绘图操作。

首先，绘图数据1被从存储器1中读出，芯片内划分的位置坐标被从存储器3中读出，而绘图数据1被划分成对应于域F1、F2、…、F9的区域A1、A2、…、A9，如图13B所示。使用这些绘图数据A1、A2、…、A9，绘图控制部分15控制主体14顺序绘制样板。然后，绘图数据2被从存储器2中读出，并被划分成区域B1、B2、…、B9，如图13C所示。使用这些绘图数据B1、B2、…、B9，绘图控制部分15控制主体14顺序绘制样板。

该电子束直接绘图系统能使用绘图数据1和2在样板上直接绘图，其中绘图数据1和2都按照图14所示的芯片3被划分。因此，防止了在绘图数据1和2间图形连接部分发生的大的连接偏差(它有可能导致断路)，从而得到好的绘图效果。通过分别预先准备对应于Tr部分和外围电路部分的绘图数据，能根据顾客的要求将该器件快速地生产出来。

尽管在上述的实施例中绘图数据的数目是两个，但它是可以多于2的。同样，尽管在上述的实施例中芯片被划分的数目是9，但它也自然可以为大于9的数n。

如上所述，通过根据将芯片划分成多个部分的域而划分绘图数据，使得即使是在多个数据被用于一样板的电子束直接绘图时，也能阻止不同绘图数据间域边界所发生的大的图形连接偏差(它有可能导致连接脱离)，并得到好的绘图效果。对定制的LSI等，通过分别预先准备对应于Tr部分和外围电路部分的绘图数据并将它们进行组合，所要求的设备能很快地制造出来。因此，TAT能被缩短。

尽管为完全和清楚地公开之目的，本发明仅对一特定的实施例进行了描述，应该知道，附属的权利要求并不受限于该实施例。相反，本发明包括了精通此技术者所作的、任何不脱离本发明基本原理的修改和完善。

Claims (6)

1．电子束直接绘图方法，由以下步骤构成：

将用于在芯片上采用电子束直接绘制半导体器件图形的绘图数据转换成一种可识别的格式；

将已转换的绘图数据划分成多个域，也就是电子束偏转区域；

在芯片上采用单步和重复方法对应于每一个划分的域按上述的绘图数据来绘制图形；

其中，上述的转换的绘图数据划分步骤被执行，使得上述的绘图数据在上述芯片的基面上被划分成多个域。

2．根据权利要求1的电子束直接绘图方法，其中，上述的转换的绘图数据划分步骤由以下步骤组成：

识别芯片的大小，将上述的芯片划分为上述的多个域，识别每一划分域的芯片内坐标信息；及

根据识别的每一划分域的芯片内坐标信息，将上述的绘图数据划分成多个区域。

3．电子束直接绘图系统，由以下构成：

一存储器，它存贮已被转换成可识别格式的绘图数据，以便电子束在芯片上直接绘制半导体器件的图形；

一主体，它根据上述绘图数据在上述的芯片上将电子束曝光；

一记录介质；和

一绘图控制部分，它根据在记录介质中所记录的程序读出存贮于上述存储器中的上述绘图数据、将上述绘图数据划分成多个区域，即电子束偏转区域，并对应于上述的芯片上每一个划分的域按上述绘图数据使用单步和重复方法来绘制图形，同时上述的主体将电子束曝光；

其中，上述的绘图控制部分识别上述的芯片大小，并在上述的芯片基面上将读出的绘图数据划分成上述的多个域。

4．根据权利要求3的电子束直接绘图方法，其中：

上述的绘图控制部分识别芯片的大小，将上述的芯片大小划分成上述的多个域，识别每一个划分域的芯片内坐标信息，并根据每一个划分域的芯片内坐标信息将上述的绘图数据划分成多个区域。

5．一种记录介质，用于记录采用电子束在芯片上直接绘制半导体器件图形的控制程序，其特征在于，上述的控制程序包括以下执行过程：

将已转换成可识别格式的绘图数据划分成多个域，也就是在上述的芯片基面上的电子束偏转区域；和

对应于在上述的芯片上的每一划分的域采用单步和重复方法来用上述的绘图数据绘制图形，同时用电子束曝光。

6．根据权利要求5的一记录介质，其特征在于，

上述的绘图数据划分过程由以下过程组成：

认别芯片大小，将上述的芯片划分为上述的多个域，识别每一划分域的芯片内坐标信息；和

根据所识别的每一划分域的芯片内坐标信息，将上述的绘图数据划分成多个区域。

Images