JP2005277232A - 半導体ウエハ及びその製造方法 - Google Patents
半導体ウエハ及びその製造方法 Download PDFInfo
- Publication number
- JP2005277232A JP2005277232A JP2004090726A JP2004090726A JP2005277232A JP 2005277232 A JP2005277232 A JP 2005277232A JP 2004090726 A JP2004090726 A JP 2004090726A JP 2004090726 A JP2004090726 A JP 2004090726A JP 2005277232 A JP2005277232 A JP 2005277232A
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- semiconductor wafer
- wafer
- center
- shot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】 ウエハ内の素子パターンの配置によらず、又、素子サイズが縮小化された場合でも特性チェック装置とマーキング装置とが同一の素子を基準素子と認識することにより、誤った不良打点を行うことのない半導体ウエハとその製造方法を提供する。
【解決手段】 複数の素子パターンが形成されたレチクルを用いて複数回縮小投影露光される半導体ウエハ２において、複数ある露光工程のうち１つ以上の露光工程で、素子パターンが露光されていない非露光部１を有する。
【選択図】 図１
【解決手段】 複数の素子パターンが形成されたレチクルを用いて複数回縮小投影露光される半導体ウエハ２において、複数ある露光工程のうち１つ以上の露光工程で、素子パターンが露光されていない非露光部１を有する。
【選択図】 図１
Description
本発明は、半導体ウエハ及びその製造方法に関し、特に、各素子の半導体ウエハ内における位置認識を容易にする技術に関するものである。
半導体の微細パターンの形成方法として、縮小投影露光法（ステップアンドリピート法）があり、必要な解像度とコストのバランスから最も多用されている。この方法を図４及び図５を用いて説明する。先ず、図４に示すように、マスクに相当するレチクル４上に露光１ショット分の素子パターン５が形成されており、図の例では１ショット分の素子パターン５は３行３列の合計９個の１素子分のパターン６から成り立っている。露光の際は、図５に示すように、実線で示した１ショット分の素子パターン５単位で露光と移動を繰り返し、半導体ウエハ２の全面が露光される。図中、点線は１素子分のパターンの境界を示している。なお、図５は、模式的に示したもので、実際には歩留まりとスループットを考慮して、ショットの位置を素子の寸法単位で移動することによりショット数を減らすような再配置が行われている。（特許文献１参照）
一方、半導体ウエハの製造工程において、配線・電極形成と表面保護膜の形成後に１素子ずつ電気的な特性チェックが行われる。電気的な測定は１素子ずつその測定電極に探針（プローブ）を当てて行われるが、その良否判定結果は、特性チェック装置によって不良打点される場合と、不良素子のデータをホストコンピュータに記憶しておき、後にそのデータに基づきマーキング装置を用いて不良打点する場合がある。
一方、半導体ウエハの製造工程において、配線・電極形成と表面保護膜の形成後に１素子ずつ電気的な特性チェックが行われる。電気的な測定は１素子ずつその測定電極に探針（プローブ）を当てて行われるが、その良否判定結果は、特性チェック装置によって不良打点される場合と、不良素子のデータをホストコンピュータに記憶しておき、後にそのデータに基づきマーキング装置を用いて不良打点する場合がある。
後者の場合、特性チェック装置とマーキング装置でのウエハ内での各素子の座標は、図６に示すように、半導体ウエハ２のオリエンテーションフラット（以下、ＯＦ）又はノッチ（図示せず）を用いて角度を固定し、半導体ウエハ２の任意の外周３点（図中、Ａ，Ｂ，Ｃ）を画像認識して計算上のウエハ中心Ｏを求めた後、計算上のウエハ中心Ｏに位置する素子を基準素子としてその素子からの相対位置で定義される。
特開昭６０−２４９３２２号公報（第２〜５頁、第４図）
しかしながら、前述の半導体ウエハ２の任意の外周３点（図中、Ａ，Ｂ，Ｃ）を画像認識して計算上のウエハ中心Ｏを求めた後、計算上のウエハ中心Ｏに位置する素子を基準素子としてその素子からの相対位置で定義される方法には、次のような残された問題があった。すなわち、ウエハ内の素子パターンの配置によっては、図７に示すように、計算上のウエハの中心Ｏが素子パターンの境界付近に位置する場合があり、特性チェック装置とマーキング装置とで基準素子として選択される素子が異なり、誤った不良打点がされるという問題があった。また、計算上のウエハの中心Ｏが素子パターンの中心に来るようなパターン配置であっても、昨今の素子サイズの縮小化によって、誤った基準素子が選択される場合が増加してきている。
本発明の課題は、ウエハ内の素子パターンの配置によらず、又、素子サイズが縮小化された場合でも特性チェック装置とマーキング装置とが同一の素子を基準素子と認識することにより、誤った不良打点を行うことのない半導体ウエハとその製造方法を提供することである。
本発明の請求項１記載の半導体ウエハは、複数の素子パターンが形成されたレチクルを用いて複数回縮小投影露光される半導体ウエハにおいて、複数ある露光工程のうち１つ以上の露光工程で、素子パターンが露光されていない非露光部を有する。
本発明の請求項２記載の半導体ウエハは、請求項１記載の半導体ウエハであって、前記非露光部が、前記半導体ウエハの中心から前記半導体ウエハの半径の１／２以内の位置に形成されている。
本発明の請求項３記載の半導体ウエハは、請求項１又は２記載の半導体ウエハであって、半導体ウエハの露光面を前記半導体ウエハの中心を通りＯＦに平行な直線と垂直な直線によって４つの露光ブロックに分割し、ＯＦを下にして、右上の露光ブロックを露光する際には最初のショットの最左下の位置がウエハ中心から右に１／２素子分、下に１／２素子分移動した位置から露光が行われ、右下の露光ブロックを露光する際には最初のショットの最左上の位置がウエハ中心から左に１／２素子分、下に１／２素子分移動した位置から露光が行われ、左下の露光ブロックを露光する際には最初のショットの最右上の位置がウエハ中心から左に１／２素子分、上に１／２素子分移動した位置から露光が行われ、左上の露光ブロックを露光する際には最初のショットの最右下の位置がウエハ中心から右に１／２素子分、上に１／２素子分移動した位置から露光が行われている。
本発明の請求項４記載の半導体ウエハの製造方法は、複数の素子パターンが形成されたレチクルを用いて複数回縮小投影露光される半導体ウエハの製造方法において、複数ある露光工程のうち１つ以上の露光工程で、素子パターンが露光されていない非露光部を形成する。
本発明の請求項５記載の半導体ウエハの製造方法は、請求項４記載の半導体ウエハの製造方法であって、前記非露光部が、前記半導体ウエハの中心から前記半導体ウエハの半径の１／２以内の位置に形成される。
本発明の請求項６記載の半導体ウエハの製造方法は、請求項４又は５記載の半導体ウエハの製造方法であって、半導体ウエハの露光面を前記半導体ウエハの中心を通りＯＦに平行な直線と垂直な直線によって４つの露光ブロックに分割し、ＯＦを下にして、右上の露光ブロックを露光する際には最初のショットの最左下の位置がウエハ中心から右に１／２素子分、下に１／２素子分移動した位置から露光が行われ、右下の露光ブロックを露光する際には最初のショットの最左上の位置がウエハ中心から左に１／２素子分、下に１／２素子分移動した位置から露光が行われ、左下の露光ブロックを露光する際には最初のショットの最右上の位置がウエハ中心から左に１／２素子分、上に１／２素子分移動した位置から露光が行われ、左上の露光ブロックを露光する際には最初のショットの最右下の位置がウエハ中心から右に１／２素子分、上に１／２素子分移動した位置から露光が行われる。
本発明の半導体ウエハ及びその製造方法によれば、半導体ウエハ内の非露光部が容易に画像認識できるため、ウエハ内の各素子の位置基準となる基準素子として利用でき、特性チェック装置とマーキング装置とが異なる素子を基準素子と認識することにより誤った不良打点を行うことがない。また、基準素子として利用される非露光部が、前記半導体ウエハの中心から前記半導体ウエハの半径の１／２以内の位置に形成されているため、各素子の相対的な位置精度を向上することができるという優れた産業上の効果を奏し得る。
以下、本発明の実施の形態を添付図面を参照し、従来例と同一物には同一の符号を用いて説明する。
本発明の第１の実施形態である半導体ウエハ及びその製造方法は、図１に示すように、半導体ウエハ２の露光面を前記半導体ウエハ２の中心を通りＯＦに平行な直線と垂直な直線によってほぼ４つの露光ブロックに分割して露光される。図中、異なる４種のハッチングが各露光ブロックを示し、実線は１ショット分の素子パターンを、点線は１素子分のパターンの境界をそれぞれ示している。
各露光ブロック内の露光方法は、図２に示すように、ＯＦを下にして、右上の露光ブロックを露光する際には最初のショットの最左下の位置がウエハ中心から右に１／２素子分、下に１／２素子分移動した位置から露光が行われ、右下の露光ブロックを露光する際には最初のショットの最左上の位置がウエハ中心から左に１／２素子分、下に１／２素子分移動した位置から露光が行われ、左下の露光ブロックを露光する際には最初のショットの最右上の位置がウエハ中心から左に１／２素子分、上に１／２素子分移動した位置から露光が行われ、左上の露光ブロックを露光する際には最初のショットの最右下の位置がウエハ中心から右に１／２素子分、上に１／２素子分移動した位置から露光が行われる。
これにより、あたかもカメラの絞りのように配置された４つの露光ブロックによって、その中央に１素子分の露光されていない非露光部１が形成でき、その非露光部１がウエハ内の各素子の位置基準となる基準素子として利用でき、特性チェック装置とマーキング装置とが異なる素子を基準素子と認識することによる誤った不良打点を行うことがない。
また、基準素子として利用される非露光部１が、前記半導体ウエハの中心から前記半導体ウエハの半径の１／２以内の位置に形成されているため、基準素子と各素子の距離の最大値が小さくなり、各素子の相対的な位置精度を向上することができる。
なお、図１及び図２は、模式的に示したもので、実際には歩留まりとスループットを考慮して、各露光ブロック内でショットの位置を素子の寸法単位で移動することによりショット数を減らすような再配置を行っても良い。
露光されていない素子パターンの形成は、複数ある露光工程の中で少なくとも１つ以上の露光工程で実施すれば良いが、配線工程の露光時に実施すると画像認識時の反射率を大きく異ならせることができ、画像認識が容易となるため好ましい。
本発明の第２の実施形態である半導体ウエハ及びその製造方法は、レチクル内の１ショット分の素子配列において、縦横いずれか一方の素子配列数が１つの場合に関するものである。この場合、図１及び図２を用いて説明したウエハ内を４つの露光ブロックに分割して露光する方法も可能であるが、図３に異なるハッチングで示すように、露光されていない非露光部１の左右両側の露光ブロックとさらにその上下の露光ブロックに分け、各露光ブロック内は図２を用いて説明した方法で露光することにより、露光開始前に行う露光マップ作成作業が容易となる。
本発明の上記２つの実施形態では、非露光部が１つの素子パターンで形成される場合を説明したが、素子サイズが極めて小さく画像認識が困難な場合には、複数の素子パターンを非露光部として形成することができる。例えば、ＯＦを下にして、右上の露光ブロックを露光する際には最初のショットの最左下の位置がウエハ中心から右に１素子分、下に１素子分移動した位置から露光が行われ、右下の露光ブロックを露光する際には最初のショットの最左上の位置がウエハ中心から左に１素子分、下に１素子分移動した位置から露光が行われ、左下の露光ブロックを露光する際には最初のショットの最右上の位置がウエハ中心から左に１素子分、上に１素子分移動した位置から露光が行われ、左上の露光ブロックを露光する際には最初のショットの最右下の位置がウエハ中心から右に１素子分、上に１素子分移動した位置から露光が行われることで、２行２列の合計４個の素子パターン分の非露光部が形成できる。
本発明の半導体ウエハ及びその製造方法によれば、半導体ウエハ内の非露光部が容易に画像認識できるため、ウエハ内の各素子の位置基準となる基準素子として利用でき、特性チェック装置とマーキング装置とが異なる素子を基準素子と認識することにより誤った不良打点を行うことがない。また、基準素子として利用される非露光部が、前記半導体ウエハの中心から前記半導体ウエハの半径の１／２以内の位置に形成されているため、各素子の相対的な位置精度を向上することができる。
尚、本発明の半導体ウエハ及びその製造方法は、上記の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加えることができ、例えば、露光ブロック数を増やし半導体ウエハ内に複数の非露光部を形成することも可能である。
１ 非露光部
２ 半導体ウエハ
３ オリエンテーション・フラット（ＯＦ）
４ レチクル
５ １ショット分の素子パターン
６ １素子分のパターン
Ａ ウエハ外周上の点
Ｂ ウエハ外周上の点
Ｃ ウエハ外周上の点
Ｏ 計算上のウエハ中心
２ 半導体ウエハ
３ オリエンテーション・フラット（ＯＦ）
４ レチクル
５ １ショット分の素子パターン
６ １素子分のパターン
Ａ ウエハ外周上の点
Ｂ ウエハ外周上の点
Ｃ ウエハ外周上の点
Ｏ 計算上のウエハ中心
Claims (6)
- 複数の素子パターンが形成されたレチクルを用いて複数回縮小投影露光される半導体ウエハにおいて、複数ある露光工程のうち１つ以上の露光工程で、素子パターンが露光されていない非露光部を有することを特徴とする半導体ウエハ。
- 前記非露光部が、前記半導体ウエハの中心から前記半導体ウエハの半径の１／２以内の位置に形成されていることを特徴とする請求項１記載の半導体ウエハ。
- 半導体ウエハの露光面を前記半導体ウエハの中心を通りオリエンテーションフラットに平行な直線と垂直な直線によって４つの露光ブロックに分割し、オリエンテーションフラットを下にして、右上の露光ブロックを露光する際には最初のショットの最左下の位置がウエハ中心から右に１／２素子分、下に１／２素子分移動した位置から露光が行われ、右下の露光ブロックを露光する際には最初のショットの最左上の位置がウエハ中心から左に１／２素子分、下に１／２素子分移動した位置から露光が行われ、左下の露光ブロックを露光する際には最初のショットの最右上の位置がウエハ中心から左に１／２素子分、上に１／２素子分移動した位置から露光が行われ、左上の露光ブロックを露光する際には最初のショットの最右下の位置がウエハ中心から右に１／２素子分、上に１／２素子分移動した位置から露光が行われたことを特徴とする請求項１又は２記載の半導体ウエハ。
- 複数の素子パターンが形成されたレチクルを用いて複数回縮小投影露光される半導体ウエハの製造方法において、複数ある露光工程のうち１つ以上の露光工程で、素子パターンが露光されていない非露光部を形成することを特徴とする半導体ウエハの製造方法。
- 前記非露光部が、前記半導体ウエハの中心から前記半導体ウエハの半径の１／２以内の位置に形成されることを特徴とする請求項４記載の半導体ウエハの製造方法。
- 半導体ウエハの露光面を前記半導体ウエハの中心を通りオリエンテーションフラットに平行な直線と垂直な直線によって４つの露光ブロックに分割し、オリエンテーションフラットを下にして、右上の露光ブロックを露光する際には最初のショットの最左下の位置がウエハ中心から右に１／２素子分、下に１／２素子分移動した位置から露光が行われ、右下の露光ブロックを露光する際には最初のショットの最左上の位置がウエハ中心から左に１／２素子分、下に１／２素子分移動した位置から露光が行われ、左下の露光ブロックを露光する際には最初のショットの最右上の位置がウエハ中心から左に１／２素子分、上に１／２素子分移動した位置から露光が行われ、左上の露光ブロックを露光する際には最初のショットの最右下の位置がウエハ中心から右に１／２素子分、上に１／２素子分移動した位置から露光が行われることを特徴とする請求項４又は５記載の半導体ウエハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004090726A JP4585215B2 (ja) | 2004-03-26 | 2004-03-26 | 半導体ウエハ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004090726A JP4585215B2 (ja) | 2004-03-26 | 2004-03-26 | 半導体ウエハ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005277232A true JP2005277232A (ja) | 2005-10-06 |
| JP4585215B2 JP4585215B2 (ja) | 2010-11-24 |
Family
ID=35176533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004090726A Expired - Fee Related JP4585215B2 (ja) | 2004-03-26 | 2004-03-26 | 半導体ウエハ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4585215B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8778779B2 (en) | 2011-10-04 | 2014-07-15 | Fujitsu Semiconductor Limited | Semiconductor device and a method for producing semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5795644A (en) * | 1980-12-05 | 1982-06-14 | Nec Corp | Mapping method of wafer |
| JPS6171645A (ja) * | 1984-09-17 | 1986-04-12 | Nec Corp | 半導体装置の製造方法 |
| JPH0758164A (ja) * | 1993-08-11 | 1995-03-03 | Mitsubishi Electric Corp | 処理装置および方法 |
-
2004
- 2004-03-26 JP JP2004090726A patent/JP4585215B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5795644A (en) * | 1980-12-05 | 1982-06-14 | Nec Corp | Mapping method of wafer |
| JPS6171645A (ja) * | 1984-09-17 | 1986-04-12 | Nec Corp | 半導体装置の製造方法 |
| JPH0758164A (ja) * | 1993-08-11 | 1995-03-03 | Mitsubishi Electric Corp | 処理装置および方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8778779B2 (en) | 2011-10-04 | 2014-07-15 | Fujitsu Semiconductor Limited | Semiconductor device and a method for producing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4585215B2 (ja) | 2010-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6000288B2 (ja) | 反射性リソグラフィマスクブランクを検査し、マスク品質を向上させるための方法および装置 | |
| US9478395B1 (en) | Alignment and registration targets for multiple-column charged particle beam lithography and inspection | |
| JP5441633B2 (ja) | マーク認識装置 | |
| JP2006023649A (ja) | 半導体集積回路パターンの検証方法、フォトマスクの作成方法、半導体集積回路装置の製造方法、及び半導体集積回路パターンの検証方法を実現するためのプログラム | |
| US10026589B1 (en) | Alignment and registration targets for charged particle beam substrate patterning and inspection | |
| TWI443476B (zh) | 動態晶圓對位方法及曝光掃瞄系統 | |
| TW201423462A (zh) | 製造積體電路設計佈局的方法、積體電路設計佈局以及於積體電路佈局中定位圖樣的方法 | |
| JP2017215484A (ja) | 露光装置、露光方法、及び物品製造方法 | |
| JP2006310446A (ja) | 半導体装置の製造方法、および露光装置 | |
| US10573531B2 (en) | Method of manufacturing semiconductor device | |
| US7930654B2 (en) | System and method of correcting errors in SEM-measurements | |
| TWI547819B (zh) | 資料修正裝置、描繪裝置、檢查裝置、資料修正方法、描繪方法、檢查方法及記錄有程式之記憶媒體 | |
| US7745067B2 (en) | Method for performing place-and-route of contacts and vias in technologies with forbidden pitch requirements | |
| JP2011049232A (ja) | 露光装置、露光方法及び半導体装置の製造方法 | |
| JPH021107A (ja) | マスク又はレチクル用パターン自動検証装置 | |
| JP4585215B2 (ja) | 半導体ウエハ及びその製造方法 | |
| US9547230B2 (en) | Method for evaluating optical image of pattern, recording medium, and information processing apparatus | |
| JP5421054B2 (ja) | マスクパターン検証装置、マスクパターン検証方法及びその方法を用いた半導体装置の製造方法 | |
| JP2006332177A (ja) | 半導体ウエハ、その製造方法及びマスク | |
| US7749690B2 (en) | Die identification systems and methods | |
| KR20230035943A (ko) | MPC(Mask Process Correction) 방법 및 이를 이용한 리소그래피 마스크 제조 방법 | |
| CN114167681A (zh) | 缺陷检测方法、掩膜版制作方法及半导体结构形成方法 | |
| JP2005175270A (ja) | 位置ずれ検出用マーク | |
| US8729716B2 (en) | Alignment accuracy mark | |
| JP2006100619A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070214 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071210 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100809 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100903 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |