KR20230035943A - MPC(Mask Process Correction) 방법 및 이를 이용한 리소그래피 마스크 제조 방법 - Google Patents
MPC(Mask Process Correction) 방법 및 이를 이용한 리소그래피 마스크 제조 방법 Download PDFInfo
- Publication number
- KR20230035943A KR20230035943A KR1020210118545A KR20210118545A KR20230035943A KR 20230035943 A KR20230035943 A KR 20230035943A KR 1020210118545 A KR1020210118545 A KR 1020210118545A KR 20210118545 A KR20210118545 A KR 20210118545A KR 20230035943 A KR20230035943 A KR 20230035943A
- Authority
- KR
- South Korea
- Prior art keywords
- mpc
- curved
- patterns
- mask
- vertices
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 238000013461 design Methods 0.000 claims abstract description 62
- 230000008569 process Effects 0.000 claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 claims abstract description 28
- 238000010894 electron beam technology Methods 0.000 claims abstract description 17
- 238000012937 correction Methods 0.000 claims abstract description 15
- 238000001459 lithography Methods 0.000 claims description 26
- 238000002360 preparation method Methods 0.000 claims description 7
- 238000007796 conventional method Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 17
- 239000013256 coordination polymer Substances 0.000 description 15
- 230000003287 optical effect Effects 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000009897 systematic effect Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 238000012795 verification Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000003416 augmentation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000001803 electron scattering Methods 0.000 description 1
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 231100000628 reference dose Toxicity 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/76—Patterning of masks by imaging
- G03F1/78—Patterning of masks by imaging by charged particle beam [CPB], e.g. electron beam patterning of masks
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
- G03F1/84—Inspecting
- G03F1/86—Inspecting by charged particle beam [CPB]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
예시적인 실시예들에 따르면, 리소그래피 마스크 제조 방법이 제공된다. 상기 방법은, 리소그래피 마스크를 제조하기 위한 MTO(Mask Tape Out) 디자인 레이아웃에 대하여, MPC(Mask Process Correction)를 수행하는 단계; 및 상기 MPC가 수행된 상기 MTO 디자인 레이아웃에 기초하여 전자 빔 노광을 수행함으로써 리소그래피 마스크를 제조하는 단계를 포함하고, 상기 MPC를 수행하는 단계는, 상기 MTO 디자인 레이아웃 내에 반복되고, 복수의 곡선 패턴들을 포함하는 유닛 셀을 식별하는 단계; 및 상기 복수의 유닛 셀들 중 어느 하나에 대해 모델 베이스 MPC를 수행하는 단계를 포함한다.
Description
본 발명의 기술적 사상은 MPC(Mask Process Correction) 방법 및 이를 이용한 리소그래피 마스크 제조방법에 관한 것이다.
반도체 소자의 제조 공정 중 포토 리소그래피(lithography)는 기판 상에 도포된 감광막에 광선을 조사함으로써 리소그래피 마스크에 미리 형성된 회로 패턴을 형성시키는 공정이다. 최근 회로 레이아웃을 구성하는 패턴들 사이의 선폭이 급격히 축소됨에 따라 극자외선(extreme ultraviolet; EUV) 및 전자 빔(electron beam) 노광의 중요성이 증대되고 있다.
한편, 리소그래피 마스크를 제조하는 공정에서, 리소그래피 마스크의 이웃하는 패턴들 사이의 광 간섭 효과에 의한 오차 및 광학적 및 화학적 계통 오차들(systematic errors)이 발생할 수 있다. 이에 따라, 상술된 오차들을 보정하기 위한 다양한 방법들이 연구되고 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는, MPC(Mask Process Correction)의 속도를 제고할 수 있는 MPC 방법 및 이를 이용한 리소그래피 마스크 제조 방법을 제공하는 것이다.
상기 과제를 해결하기 위한, 예시적인 실시예들에 따르면, 리소그래피 마스크 제조 방법이 제공된다. 상기 방법은, 리소그래피 마스크를 제조하기 위한 MTO(Mask Tape Out) 디자인 레이아웃에 대하여, MPC(Mask Process Correction)를 수행하는 단계; 및 상기 MPC가 수행된 상기 MTO 디자인 레이아웃에 기초하여 전자 빔 노광을 수행함으로써 리소그래피 마스크를 제조하는 단계를 포함하고, 상기 MPC를 수행하는 단계는, 상기 MTO 디자인 레이아웃 내에 반복되고, 복수의 곡선 패턴들을 포함하는 유닛 셀을 식별하는 단계; 및 상기 복수의 유닛 셀들 중 어느 하나에 대해 모델 베이스 MPC를 수행하는 단계를 포함한다.
예시적인 실시예들에 따르면, 리소그래피 마스크 제조 방법이 제공된다. 상기 방법은, MTO 디자인 레이아웃에 대하여, MPC를 수행하는 단계; 및 상기 MPC가 수행된 상기 MTO 디자인 레이아웃에 기초하여 전자 빔 노광을 수행함으로써 리소그래피 마스크를 제조하는 단계를 포함하고, 상기 MPC를 수행하는 단계는, 상기 MTO 디자인 레이아웃 내에 반복되고, 곡선 패턴들, 볼록 패턴들 오목 패턴들 및 직선 패턴들을 포함하는 유닛 셀을 식별하는 단계; 및 상기 복수의 유닛 셀들 중 어느 하나에 대해 모델 베이스 MPC를 수행하는 단계를 포함한다.
예시적인 실시예들에 따르면, 마스크 데이터 준비 방법이 제공된다. 상기 방법은, ILT에 의해 생성된 MTO 디자인 레이아웃 내에 반복되고, 타원형의 곡선 에지를 갖는 복수의 곡선 패턴들을 포함하는 유닛 셀을 식별하는 단계; 및 상기 복수의 유닛 셀들 중 어느 하나에 대해 상기 복수의 곡선 패턴들의 종횡 비, 크기, 곡선 에지의 곡률, 밀도 및 듀티를 인자로 하는 모델 베이스 MPC를 수행하는 단계를 포함할 수 있다.
본 발명의 기술적 사상에 따르면, 곡선 패턴들을 포함하는 MTO(Mask Tape Out) 디자인 레이아웃에 대한 MPC의 정밀도를 유지하는 동시에 MPC의 처리 시간(Turn Around Time)을 종래의 1/20 이하로 감소시킬 수 있다.
본 발명의 예시적인 실시예들에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 아니하며, 언급되지 않은 다른 효과들은 이하의 설명으로부터 본 개시의 예시적인 실시예들이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 도출되고 이해될 수 있다. 즉, 본 개시의 예시적인 실시예들을 실시함에 따른 의도하지 않은 효과들 역시 본 개시의 예시적인 실시예들로부터 당해 기술분야의 통상의 지식을 가진 자에 의해 도출될 수 있다.
도 1은 일부 실시예들에 따른 리소그래피 마스크 제조방법을 설명하기 위한 순서도이다.
도 2는 예시적인 실시예들에 따른 MPC를 설명하기 위한 순서도이다.
도 3은 예시적인 실시예들에 따른 MTO 디자인 레이아웃을 나타내는 평면도이다.
도 4는 도 2에 도시된 유닛 셀의 부분을 나타내는 부분 평면도이다.
도 5 및 도 6은 도 3의 유닛 셀에 포함된 곡선 패턴들 중 어느 하나 및 이를 둘러싼 곡선 패턴들 각각의 부분을 도시하는 부분 평면도들이다.
도 7은 예시적인 실시예들에 따른 리소그래피 마스크 제조방법을 설명하기 위한 순서도이다.
도 8은 예시적인 실시예들에 따른 마스크 데이터 준비에 포함된 MPC를 설명하기 위한 순서도이다.
도 9는 다른 예시적인 실시예들에 따른 MPC 방법을 설명하기 위한 순서도이다.
도 2는 예시적인 실시예들에 따른 MPC를 설명하기 위한 순서도이다.
도 3은 예시적인 실시예들에 따른 MTO 디자인 레이아웃을 나타내는 평면도이다.
도 4는 도 2에 도시된 유닛 셀의 부분을 나타내는 부분 평면도이다.
도 5 및 도 6은 도 3의 유닛 셀에 포함된 곡선 패턴들 중 어느 하나 및 이를 둘러싼 곡선 패턴들 각각의 부분을 도시하는 부분 평면도들이다.
도 7은 예시적인 실시예들에 따른 리소그래피 마스크 제조방법을 설명하기 위한 순서도이다.
도 8은 예시적인 실시예들에 따른 마스크 데이터 준비에 포함된 MPC를 설명하기 위한 순서도이다.
도 9는 다른 예시적인 실시예들에 따른 MPC 방법을 설명하기 위한 순서도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
도 1은 일부 실시예들에 따른 리소그래피 마스크(Lithographic Mask) 제조방법을 설명하기 위한 순서도이다.
도 1을 참조하면, P10에서 디자인 레이아웃을 제공할 수 있다. 디자인 레이아웃은 구현하고자 하는 반도체 소자를 구현하기 위한 다양한 기하학적 패턴들을 포함할 수 있다. 디자인 레이아웃의 패턴들은 소정의 폭을 갖고 수평으로 연장되는 라인 패턴들 및 곡선 에지를 포함하는 곡선 패턴들을 포함하는 다양한 기하학적 패턴으로 구성될 수 있다. 디자인 레이아웃의 다양한 기하학적 패턴들은 반도체 소자의 다양한 컴포넌트들을 제조하기 위해 기판(예컨대, 반도체 웨이퍼) 상에 구현되는 금속 패턴, 산화물 패턴 또는 반도체 패턴 등에 대응될 수 있다. 상기 컴포넌트들은 예컨대, 활성 영역들, 게이트 전극들, 금속 라인들 또는 층간 상호접속부의 비아들, 및 본딩 패드 등을 포함할 수 있다. 컴포넌트들은 반도체 기판, 또는 상기 반도체 기판 상에 퇴적되는 다양한 물질 층들 상에 형성될 수 있다.
디자인 레이아웃은 기하학적 패턴들에 대한 정보를 갖는 하나 이상의 데이터 파일로 저장될 수 있다. 예를 들어, 디자인 레이아웃은 GDSII(Graphic Data System Ⅱ) 데이터 포맷, CIF(Caltech Intermediate Form) 데이터 포맷, OASIS (Open Artwork System Interchange Standard) 데이터 포맷 등과 같이 컴퓨터에 의해 판독이 가능한 임의의 적절한 데이터 포맷으로 저장될 수 있다.
P20에서 광 근접 보정(Optical Proximity Correction, 이하 OPC)을 수행할 수 있다.
집적 회로 임계 치수의 크기가 감소되고 그의 회로 밀도가 증가하므로, 회로 패턴 또는 물리적 설계의 임계 치수는 종래의 광학 리소그래피에 사용되는 노광 설비의 해상도 한계에 접근한다. 광학 리소그래픽 프로세스에 사용되는 광 파장보다 더 작은 피처들을 포함하는 패턴들을 기판 상에 전사하기 위해, 광학 근접 보정(Optical Proximity Correction, 이하 OPC) 프로세스가 개발되어 왔다.
패턴이 미세화됨에 따라 패턴을 구현하기 위한 노광 공정 중에 이웃하는 패턴들 간의 영향에 의한 광 근접 현상(Optical Proximity Effect: OPE)이 발생한다. OPC는 마스크 상의 패턴 레이아웃(layout)을 보정하여 OPE 발생을 억제하는 방법이다. 레이아웃의 보정은 패턴의 에지의 세그먼트의 위치를 변경하거나, 패턴에 다각형을 추가함으로써 수행될 수 있다.
보다 구체적으로, OPC는, 근접 피처들에 의한 피처들의 광학 회절 및 광학 상호 작용과 같은 효과들에 의해 야기되는 왜곡들을 보상하기 위해, 물리적 설계(즉 디자인 레이아웃)를 변경하는 공정이다. OPC는 레티클 제조시 수행되는 모든 노광 해상도 향상 기술들을 포함한다. OPC는 광학 리소그래픽 프로세스에 사용되는 광의 파장보다 더 작은 특징들을 갖는 패턴들을 전사하기 위해 개발되어 왔다.
OPC는 예컨대, 원래 디자인 레이아웃과 실리콘 웨이퍼 등의 기판 상에 실제로 전사된 회로 패턴 사이의 차이를 감소시키기 위해 서브-해상도 리소그래피 피처(feature)들을 마스크 패턴들에 추가하는 것을 포함할 수 있다. 서브-해상도 리소그래피 피처들은 디자인 레이아웃의 패턴들과 상호 작용함으로써 근접 효과들을 보상하여 기판에 전사된 회로 패턴을 개선할 수 있다.
패턴의 전사를 개선하기 위해 사용되는 일 예는 서브-해상도 보조 피처(sub-resolution assist feature, 이하 SRAF)이다. 패턴 전사를 개선하기 위해 추가되는 다른 예는 '세리프들(serifs)'로 지칭된다. 세리프들은 기판에 전사된 패턴의 코너를 날카롭게 하기(sharpen) 위해 패턴의 내부 또는 외부 코너 상에 배치될 수 있는 피처이다. SRAF들에 대한 프로세스에 대해 요구되는 정밀도는 기판 상에 인쇄되도록 의도되는 디자인 패턴들에 대한 정밀도보다 더 작을 수 있다.
역 리소그래피 기술(Inverse Lithography Technology, 이하 ILT)은 OPC 기술의 한 종류이다. ILT는 레티클 상에 형성되는 패턴이 실리콘 웨이퍼와 같은 기판 상에 형성되고자 하는 패턴으로부터 직접 계산되는 프로세스이다. ILT는 기판 상에 구현하려는 패턴을 입력으로서 사용하여 광학 리소그래픽 프로세스를 역 방향으로 시뮬레이션하는 것을 포함할 수 있다. ILT를 통해 도출된 레티클 패턴들은 순수 곡선(즉, 완전한 비직선)일 수 있고 원형, 실질적인 원형, 링형, 실질적인 환형, 타원형 및/또는 실질적인 타원형 패턴들을 포함할 수 있다. 여기에서, ILT, OPC, 소스 마스크 최적화(SMO), 및 계산(Computational) 리소그래피는 교환 가능하게 사용되는 용어들이다.
OPC는 반복적으로 수행될 수 있고, OPC의 반복이 진행될수록 수정된 패턴을 이용하여 기판상에 형성되는 패턴이 최초 디자인 레이아웃과 점점 가까워질 수 있다. OPC는 소정의 비용함수에 기초하여 종료되거나, 반복 횟수가 목표 횟수에 도달될 때 종료될 수 있다.
P30에서 MTO(Mask tape out) 디자인 레이아웃의 데이터를 마스크 제조 팀에 전달할 수 있다. 예시적인 실시예들에 따르면, MTO 디자인 레이아웃은 전자 및 포토닉스 설계에서 테이프 아웃 또는 테이프 아웃은 제조를 위해 보내지기 전에 집적 회로 또는 인쇄 회로 기판의 설계 프로세스의 최종 결과를 의미한다. 즉, MTO 디자인 레이아웃은 OPC가 완료된 디자인 레이아웃일 수 있다. 일부 실시예들에 따르면, MTO 디자인 레이아웃의 데이터는 전자 설계 자동화(Electronic Design Automation: EDA) 소프트웨어 등에서 사용되는 그래픽 데이터 포맷을 가질 수 있다. 일부 실시예들에 따르면, MTO 디자인 레이아웃의 데이터는 GDS2, CIF, OASIS 등의 데이터 포맷을 가질 수 있다.
이어서, P40에서 MTO 디자인 레이아웃의 데이터에 마스크 데이터 준비(Mask Data Preparation, 이하 MDP)를 수행할 수 있다. 일부 실시예들에 따르면, MPD는 예컨대, 분할(fracturing)(즉, 포맷 변환), 기계식 판독을 위한 바코드, 검사용 표준 마스크 패턴 및 잡-덱(job deck) 등의 추가(augmentation), 그리고 자동 및 수동 방식의 검증을 포함할 수 있다.
분할(fracturing)은 MTO 디자인 레이아웃의 데이터를 각 영역별로 분할하여 전자 빔 노광 장치 용 포맷으로 변경하는 것을 의미할 수 있다. 일부 실시예들에 따르면, 분할은 최종 마스크의 품질 향상시킬 수 있다. 분할은, 마스크 프로세스 보정을 위해 수행될 수 있다. 분할은 예컨대, 크기 조절(Scaling), 데이터의 회전, 패턴 반사, 색상 반전 등의 데이터 조작을 포함할 수 있다.
일부 실시예들에 따르면, 잡-덱은 다중 마스크 파일들의 배치정보, 기준 도우즈(dose), 노광 속도나 방식 등의 일련의 명령에 관한 텍스트 파일을 생성하는 것을 의미한다.
MDP는 마스크 규칙 체크를 포함할 수 있다. 마스크 규칙 체크는 MDP가 수행된 디자인 레이아웃이 공차에 의한 불량을 방지하기 위한 충분한 공정 마진을 확보하였는지 확인하기 위해, 수정된 디자인 레이아웃이 마스크 생성 규칙들을 준수하는지 확인하는 프로세스이다. 여기서 마스크 생성 규칙들은 특정 기하학적 형상의 제한(예컨대, 마스크 제조가 불가능할 정도로 복잡한 패턴의 제한), 패턴 사이의 간격의 제한, 치수적인 제한 및 연결의 제한 등을 포함할 수 있다.
일부 실시예들에 따르면, MDP는 계통 오차들에 대한 데이터 보정 공정인 마스크 프로세스 보정(Mask Process Correction: MPC)을 포함할 수 있다. 계통 오차들은 예컨대, 전자 빔 쓰기(Writing), 현상(development), 에칭(etching) 및 베이크(bake) 등과 같이 리소그래피 마스크 제조를 위한 일련의 공정 중에 발생하는 오차를 포함할 수 있다.
예시적인 실시예들에 따른 MPC의 구체적인 양상에 대해서는 도 2 내지 도 5를 참조하여 보다 자세히 설명한다.
MPC 수행 후, MPC 검증(Verification)이 더 수행될 수 있다. MPC 검증은, MPC에 이용하는 마스크 프로세스 모델에 의한 보정이 정확한지를 확인하는 프로세스이다. 일 예로, MPC 검증은 MPC 전후의 마스크 데이터에 XOR 연산을 수행함으로 패턴 보정의 부분적인 누락이나 패턴의 과보정의 유무에 대해 확인할 수 있다. 다른 예로, MPC 검증은 마스크 프로세스 모델을 이용하여, 마스크 패턴의 형상을 2차원 컨투어(contour)로 형상화하고, 2차원 컨투어를 MPC 수행 전의 데이터, 즉 MTO 디자인 레이아웃의 데이터에 의한 형상과 비교함으로써, MPC의 정확도를 정밀하게 검증할 수도 있다.
MPC 검증 후, MPC 정확도가 허용 범위 내인지 판단하고, 허용 범위 내인 경우 MPC를 종료할 수 있다. 만약, MPC 정확도가 허용 범위를 벗어나게 되면, 마스크 프로세스 모델을 수정할 수 있다. 마스크 프로세스 모델의 수정은 마스크 프로세스 모델의 레시피(recipe) 데이터의 변경을 포함할 수 있다.
이어서, P50에서 마스크 데이터를 기반으로 하여 마스크용 기판을 노광할 수 있다.
일부 실시예들에 따르면, 노광 공정 전에 데이터 프로세싱이 수행될 수 있다. 일부 실시예들에 따르면, 데이터 프로세싱은 일종의 마스크 데이터에 대한 전처리 과정으로서, 마스크 데이터에 대한 문법 체크, 노광 시간 예측 등을 포함할 수 있다. 일부 실시예들에 따르면, MDP 수행 이후, 노광의 수행 공정 전에 마스크 데이터를 픽셀 데이터로 변환할 수 있다. 픽셀 데이터는 실제의 노광에 직접 이용되는 데이터일수 있고, 노광 대상이 되는 형상에 대한 데이터와 각 형상에 할당된 도우즈에 대한 데이터를 포함할 수 있다. 일부 실시예들에 따르면, 노광 대상의 형상에 대한 데이터는 벡터 데이터인 형상 데이터가 래스터라이제이션(rasterization) 등을 통해 변환된 비트-맵(bit-map) 데이터일 수 있다.
마스크 데이터를 픽셀 데이터로 변환한 후, 픽셀 데이터를 이용하여 전자 빔 쓰기(Writing)(즉, 노광)를 수행할 수 있다. 여기서, 전자 빔 쓰기는 픽셀 데이터에 기초하여 전자 빔을 마스크용 기판, 즉 마스크 원판에 조사하는 것을 의미할 수 있다. 마스크 원판은 유리나, 용융 실리카와 같은 기판 및 상기 기판 상에 형성된 크롬 등의 불투명 박막을 포함할 수 있다. 상기 불투명 박막 상에 식각에 저항성이 큰 레지스트 막을 코팅한 후, 마스크 패턴을 레지스트 막에 전사하도록 레지스트 막에 전자 빔을 조사할 수 있다.
전자 빔 쓰기는 예컨대, 가변 형상 빔(Variable Shape Beam: VSB) 노광과 MBMW(Multi-Beam Mask Writer)를 이용한 그레이(Gray) 노광 중 어느 하나일 수 있다. 전자 빔 쓰기 후, 현상, 식각, 및 세정 등의 후속 공정들을 수행함으로써 리소그래피 마스크를 제조할 수 있다.
현상 공정은 마스크 기판 상의 레지스트의 전자 빔에 의해 노출된(또는 노출되지 않은) 부분을 제거하는 공정이다. 전자 빔에 노광된 부분을 제거하는 것을 양성 처리라고 하고, 전자 빔에 노광되지 않은 부분을 제거하는 것을 음성처리라고 한다. 현상 공정 완료 후 식각 공정에서, 레지스트 막에 의해서 커버되지 않는 박막의 부분을 제거하고, 이어서 레지스트 막을 제거할 수 있다. 레지스트 막을 제거한 이후에 세정 공정을 수행할 수 있다.
리소그래피 마스크를 제조는 계측, 결함 검사, 결함 수리 공정 및 펠리클(pellicle) 적용 공정을 더 포함할 수 있다. 계측 및 결함 검사를 통해서 오염입자나 화학적 얼룩이 없다고 확인이 되면, 리소그래피 마스크를 보호하기 위한 펠리클이 마스크 표면 상에 적용될 수 있다.
도 2는 예시적인 실시예들에 따른 MPC를 설명하기 위한 순서도이다.
도 3은 예시적인 실시예들에 따른 MTO 디자인 레이아웃(MDL)을 나타내는 평면도이다.
도 4는 도 2에 도시된 유닛 셀(UC)의 부분을 나타내는 부분 평면도이다.
도 2 내지 도 4을 참조하면, P41에서, MTO 디자인 레이아웃(MDL) 내의 복수의 유닛 셀들(UC)을 식별할 수 있다.
MTO 디자인 레이아웃(MDL)은 한 번의 스캐닝을 통해 전사시킬 수 있는 마스크 패턴 전체에 대응할 수 있다. 일반적으로 EUV 노광 공정은 축사 투영, 예컨대 4:1의 축사투영으로 진행할 수 있다. 이에 따라, 마스크 패턴 등의 패터닝 디바이스에 형성된 패턴들은 1/4의 사이즈로 축소되어 웨이퍼에 전사될 수 있다. 여기서, 1/4은 길이의 축소비율이고, 면적으로는 1/16의 축소에 해당할 수 있다. 일부 실시예들에 따르면, MTO 디자인 레이아웃(MDL)은 x축으로 26㎜ 그리고 y축으로 33㎜ 정도의 사이즈를 가질 수 있으나 이에 제한되는 것은 아니다.
MTO 디자인 레이아웃(MDL)은 칩 영역들(CHR) 사이의 스크라이브 레인(Scribe Lane, SL)을 포함할 수 있다. 스크라이브 레인(SL)은 칩 영역들(CHR) 사이에 배치되어 메인 칩들을 서로 분리할 수 있다. 스크라이브 레인(SL)은 소잉 공정에서 칩 영역들(CHR)에 형성된 집적 회로들을 개별의 반도체 칩으로 분리하기 위한 분리 영역일 수 있다.
일부 실시예들에 따르면, 칩 영역들(CHR)은 메모리 소자의 형성을 위한 것일 수 있다. 메모리 소자는 예컨대, 비휘발성 메모리 소자(non-volatile memory device)를 위한 것일 수 있다. 메모리 소자는 비휘발성 낸드 플래시 메모리(NAND-type Flash memory) 일 수 있다. 메모리 소자는 PRAM, MRAM, ReRAM, FRAM, NOR 플래시 메모일 수 있다. 다른 예에서, 메모리 소자는 DRAM, 및 SRAM 등과 같이, 전원이 차단되면 데이터가 손실되는 휘발성 메모리 소자(volatile memory device)일 수도 있다.
칩 영역들(CHR) 대략 정사각형의 프로파일을 갖는 것으로 도시되었으나 이에 제한되는 것은 아니다. 예컨대 칩 영역들(CHR)은 드라이버 구동 IC 칩의 제조를 위한 것일 수 있고, 이 경우 칩들의 일 대향 변들은 이에 수직한 다른 대향 변들보다 더 길 수 있다.
일부 실시예들에 따르면, 풀 샷(FS) 상에 정렬 마크(AGM), 오버레이 마크(OVM)가 더 형성될 수 있다. 일부 실시예들에 따르면, 정렬 마크(AGM), 오버레이 마크(OVM)가 스크라이브 레인(SL) 상에 형성된 것으로 도시되었으나 이에 제한되는 것은 아니다. 예컨대, 칩 영역들(CHR) 내에 정렬 마크(AGM), 오버레이 마크(OVM)가 형성될 수 있다.
정렬 마크(AGM)는 리소그래피에서 노광 영역을 정확히 설정하기 위해 이용되는 패턴일 수 있다. 일부 실시예들에 따르면, 정렬 마크(AGM)는 풀 샷(FS)의 중앙 부분에 인접하게 배치될 수 있으나 이에 제한되는 것은 아니다. 도 4를 참조하면, 하나의 풀 샷(FS)이 하나의 정렬 마크(AGM)를 포함하는 것으로 도시되었으나 이에 제한되는 것은 아니다. 예컨대, 일부 풀 샷(FS) 내에 둘 이상의 정렬 마크(AGM)가 배치될 수 있다. 또한, 일부 풀 샷(FS)에 정렬 마크(AGM)가 생략되는 것도 가능하다.
일부 실시예들에 따르면, 오버레이 마크(OVM)는 이전 공정에서 형성된 층과 현재 공정에서 형성된 층의 층간 정합성을 측정하기 위한 패턴일 수 있다. 여기서 층간 정합성은, 예컨대 인접한 층 사이의 정렬 상태 및 단락, 개방 등 회로 불량 발생 여부 등을 포함할 수 있다. 오버레이 마크(OVM)는 정렬 마크(AGM)보다 더 높은 밀도로 배치될 수 있다. 즉, MTO 디자인 레이아웃(MDL)에 포함된 오버레이 마크(OVM)의 수는 정렬 마크(AGM)의 수 보다 많을 수 있다.
풀 샷(FS) 상에 다양한 기능을 갖는 마크들이 추가적으로 제공될 수 있다. 예컨대, 완성된 반도체 소자의 특성을 테스트하기 위한 마크, CMP 공정 후 최상부층의 두께를 측정하기 위한 마크, 최외곽 층의 두께를 측정하기 위한 마크 및 광학적 방법으로 임계 선폭이나 내부 쪽의 두께를 측정하기 위한 마크 등이 풀 샷(FS)에 추가로 제공될 수 있다.
복수의 칩 영역들(CHP) 각각은 복수의 유닛 셀들(UC)을 포함할 수 있다. 복수의 유닛 셀들(UC)은 서로 실질적으로 동일할 수 있다. 즉 유닛 셀들(UC)은 복수의 칩 영역들(CHR) 내에 반복적으로 배치될 수 있다. 유닛 셀들(UC)은 칩 영역(CHR)들 내에서, 코어-페리 회로가 배치되는 일부 영역을 제외한 나머지 면적을 차지할 수 있다.
유닛 셀들(UC) 각각은 복수의 곡선 패턴들(CP)을 포함할 수 있다. 복수의 곡선 패턴들(CP)은 유닛 셀들(UC) 내에서 행과 열을 이루도록 배열될 수 있다. 유닛 셀들(UC) ±X 방향 및 ±Y 방향으로 연장되는 평면상에 있을 수 있다. 복수의 곡선 패턴들(CP) 각각은 곡선 가장자리(CE)를 포함할 수 있다. 곡선 패턴들(CP)의 평면 형상은 타원이거나 원일 수 있다.
복수의 곡선 패턴들(CP) 각각은 예컨대, DRAM(Dynamic Random Acess Memory) 소자의 하부 전극들, 상기 하부 전극을 지지하기 위한 지지 패턴의 개구들, 수직형 낸드 플래시 메모리의 채널 구조를 형성하기 위한 채널 홀들, 다양한 집적 회로의 비아 홀 또는 콘택 홀들 중 어느 하나일 수 있다.
유닛 셀들(UC)의 크기는 MPC의 수행시 인식되는(aware) 주변 환경이 넓이에 기초하여 결정될 수 있다. 유닛 셀들(UC)의 크기는 리소그래피 마스크 제조 과정에서 발생할 수 있는 계통 오차가 영향을 미치는 범위에 기초하여 결정될 수 있다. 예컨대, 유닛 셀들(UC)의 크기는 MPC의 수행 시의 커널(kernel)의 크기에 기초하여 결정될 수 있다.
이어서 도 2 및 도 4를 참조하면, P43에서 유닛 셀들 중 어느 하나에 모델 베이스 MPC를 수행할 수 있다.
MPC는 예컨대 마스크 프로세스 모델의 정정, 선폭 조절, 패턴 배치 정밀도 조절 등을 포함하는 MTO 디자인 레이아웃의 데이터에 대한 보정일 수 있다. 즉, MPC는 OPC를 보충할 수 있다. MPC는 예컨대, OPC의 수행에도 불구하고 패턴 밀도가 높은 영역에서 발생하는 임계 선폭 오차를 완화하거나 제거할 수 있다.
MPC는 일반적으로 전자 산란 모델을 사용하여 전자 빔 노광을 나타내고 프로세스 모델을 사용하여 현상 및 에칭 프로세스 효과를 나타낸다. 상기 모델들은, 완성된 레티클의 피쳐들의 에지들의 위치 정확성을 최대화하기 위해, 반복적으로(itertively) 레이아웃 피쳐의 에지의 위치를 시뮬레이션하고 에지의 세그먼트들 각각을 이동시키도록 사용될 수 있다. 에지의 세그먼트들 각각의 위치 정확도를 동시에 최대화하도록, 선택적인 도즈 할당(assignment)이 에지의 세그먼트의 이동과 함께 사용될 수 있다.
모델 베이스 MPC를 수행하기 위한 인자들(Factor)은 복수의 곡선 패턴들(CP)의 종횡 비(Aspect ratio), 크기(size), 곡선 에지(CE)의 곡률, 밀도, 듀티 등을 포함할 수 있다. 여기서 인자들은 임피리컬 모델을 만들기 위한 게이지 데이터 수행에 사용될 수 있다.
여기서, 종횡 비(Aspect)는 곡선 패턴들(CP)의 장축과 단축의 비이고, 크기는 곡선 패턴들(CP)의 특징적인 길이(예컨대, 장축의 길이 또는 단축의 길이)를 의미하며, 밀도는 특정 면적 내에서 노광되는 부분이 차지하는 면적의 비이며, 듀티는 곡선 패턴들(CP)이 반복되는 공간적인 주기인 피치(Pitch) 내에서 패턴이 차지하는 X 방향 길이의 비율 및 Y 방향 길이의 비율을 의미한다.
도 5 및 도 6은 도 3의 유닛 셀에 포함된 곡선 패턴들(CP) 중 어느 하나 및 이를 둘러싼 곡선 패턴들(CP) 각각의 부분을 도시하는 부분 평면도들이다.
도 2, 도 3 및 도 5를 참조하면, P45에서 복수의 유닛 셀들(UC) 중 어느 하나에 대해서 산출된 바이어스를 유닛 셀들(UC) 각각에 적용할 수 있다.
복수의 곡선 패턴들(CP) 각각은 복수의 정점들(v1, v2, v3, v4) 및 상기 정점들을 잇는 곡선 에지(CE)를 포함할 수 있다. 복수의 정점들(v1, v2, v3, v4)은 복수의 곡선 패턴들(CP) 각각의 끝점들일 수 있다. 예컨대, 정점(v1)은 +Y 방향의 끝점일 수 있고, 정점(v2)은 -Y 방향의 끝점일 수 있으며, 정점(v3)은 +X 방향의 끝점일 수 있고, 정점(v4)은 -X 방향의 끝점일 수 있다.
도 5에서는, 설명의 편의를 위해, ±X 방향의 끝점 및 ±Y 방향의 끝점인 네개의 정점들(v1, v2, v3, v4)만이 도시되었으나, 곡선 에지(CE)를 따라 다수(예컨대, 100개 이상의)의 정점들이 배치될 수 있다.
일 예에서, 상기 곡선 에지(CE)는 타원의 일부이거나 원의 일부일 수 있다. 다른 예에서, 상기 곡선 에지(CE)는 임의의 곡률을 갖는 곡선일 수 있다. 곡선 에지(CE)가 타원인 경우, 정점들(v1, v2)은 곡선 에지(CE)의 장축 상에 있을 수 있고, 정점들(v3, v4)은 곡선 에지(CE) 단축 상에 있을 수 있다.
복수의 정점들(v1, v2, v3, v4) 각각에 P43에서 산출된 바이어스를 적용함으로써 복수의 바이어스된(Biased) 정점들(bv1, bv2, bv3, bv4)를 얻을 수 있다. 복수의 정점들(v1, v2, v3, v4)의 바이어스는 전술한 것과 같이 노광 공정, 마스크 현상 및 에칭 공정에 의해 발생하는 계통 오차를 보정하기 위해 정점들(v1, v2, v3, v4)이 이동되는 양일 수 있다.
바이어스된 정점(bv1)은 정점(v1)의 보정된 위치일 수 있고, 바이어스된 정점(bv2)은 정점(v2)의 보정된 위치일 수 있으며, 바이어스된 정점(bv3)은 정점(v3)의 보정된 위치일 수 있고, 바이어스된 정점(bv4)은 정점(v4)의 보정된 위치일 수 있다.
도 3 내지 도 6에서는 타원 형상의 곡선 패턴들(CP)의 ±X 방향의 끝점 및 ±Y 방향의 끝점인 4개의 정점들(v1, v2, v3, v4)에 유닛 셀에 대한 모델 베이스 MPC를 적용하는 것에 대해 설명하나, 정점들의 개수는 곡선 패턴의 형상에 따라 다양하게 변경될 수 있다. 당업계의 통상의 기술자는 여기에 설명된 바에 기초하여, 임의의 형상 및 상기 임의의 형상에 따라 정해지는 수의 정점들을 포함하는 패턴들의 MPC에 용이하게 도달할 수 있을 것이다.
이어서, 도 2 및 도 6을 참조하면, 이어서, 도 2 및 도 6을 참조하면, P47에서, 복수의 바이어스된 정점들(bv1, bv2, bv3, bv4)에 기초하여 바이어스된 곡선 에지(BCE)를 얻을 수 있다.
일 예에서, 바이어스된 곡선 에지(BCE)는 MPC 수행 전의 곡선 에지(CE)의 곡률에 기초하여 결정될 수 있다. 보다 구체적으로, 정점(v1)과 정점(v3)을 잇는 곡선 에지(CE)의 부분의 곡률은 바이어스된 정점(bv1)과 바이어스된 정점(bv3)을 잇는 바이어스된 곡선 에지(BCE)의 부분의 곡률과 동일할 수 있고, 정점(v3)과 정점(v2)을 잇는 곡선 에지(CE)의 부분의 곡률은 바이어스된 정점(bv3)과 바이어스된 정점(bv2)을 잇는 바이어스된 곡선 에지(BCE)의 부분의 곡률과 동일할 수 있으며, 정점(v2)과 정점(v4)을 잇는 곡선 에지(CE)의 부분의 곡률은 바이어스된 정점(bv2)과 바이어스된 정점(bv4)을 잇는 바이어스된 곡선 에지(BCE)의 부분의 곡률과 동일할 수 있고, 정점(v4)과 정점(v1)을 잇는 곡선 에지(CE)의 부분의 곡률은 바이어스된 정점(bv4)과 바이어스된 정점(bv1)을 잇는 바이어스된 곡선 에지(BCE)의 부분의 곡률과 동일할 수 있다.
다른 예에서, 바이어스된 곡선 에지(BCE)는 내삽(Interpolation) 연산에 기초하여 수행될 수 있다. 상기 내삽 연산은 바이어스된 곡선 에지들(BCE) 각각이 대응되는 복수의 바이어스된 정점들(bv1, bv2, bv3, bv4)을 통과하고 MPC 수행 전의 곡선 에지(CE)의 곡률을 트레이싱하도록 수행될 수 있다.
다른 예에서, 바이어스된 곡선 에지(BCE)를 구성하는 정점들은 원본 곡선 에지(CE)의 정점들로부터 원본 곡선 에지(CE)의 접선(tangential) 방향으로 바이어스될 수 있다.
종래의 MPC의 경우, 패턴 에지의 세그먼트 단위로 계산을 수행하며 해당 에지 주변의 패턴 밀도를 인식(aware)하는 방식으로 수행되는 바, 커널의 사이즈와 패턴 에지의 수에 처리 시간(Turn Around Time)이 비례한다. 이때, ILT의 결과인 패턴(예컨대, 콘택)이 곡선 형상(예컨대, 타원)의 에지를 갖게 되는 경우, 4개의 정점을 갖는 사각 패턴에 비해 약 20배 이상 정점의 수가 증가하게 된다. 이에 따라, MPC 바이어스 계산은 기존에 소요되는 시간의 20배 이상의 많은 시간을 필요로 한다. 실험예에 따르면, 종래의 MPC의 수행에 수일의 시간이 소요되는바 ILT에 따른 디자인 레이아웃에 대한 모델 베이스 MPC의 적용이 사실상 불가능했다.
예시적인 실시예들에 따르면, 복수의 유닛 셀들(UC) 중 어느 하나에 대한 모델 베이스 MPC에서 산출된 바이어스를 복수의 유닛 셀들(UC) 각각의 곡선 패턴들(CP)의 정점들(v1, v2, v3, v4)에 적용함으로써, MPC의 처리 시간을 단축시킬 수 있다. 실험예에 따르면, MTO 디자인 레이아웃 전체에 대해 MPC를 수행하는 것에 비해 1/20 정도의 계산시간으로 종래와 동등한 수준의 MPC의 정확성을 구현할 수 있음이 확인되었다.
도 7은 예시적인 실시예들에 따른 리소그래피 마스크 제조방법을 설명하기 위한 순서도이다.
도 7의 P10, P20 및 P50은 도 1을 참조하여 설명한 것과 실질적으로 동일하므로, 이에 대한 중복된 설명은 생략한다.
도 4 및 도 7을 참조하면, P30'에서, MTO 디자인 레이아웃과 함께 유닛 셀(UC)의 데이터를 더 전달할 수 있다. 예시적인 실시예들에 따르면, 유닛 셀(UC)은 MTO 디자인 레이아웃의 설계의 단위일 수 있다. 즉 MTO 디자인 레이아웃의 반복적으로 배치된 복수의 유닛 셀들(UC)을 포함할 수 있다. 예컨대, 유닛 셀(UC)은 스탠다드 셀에 포함될 수 있다.
도 8은 예시적인 실시예들에 따른 마스크 데이터 준비에 포함된 MPC를 설명하기 위한 순서도이다.
도 8을 참조하여 설명되는 MPC는 도 7의 P40'의 마스크 데이터 준비에 포함될 수 있다.
도 4 및 도 8을 참조하면, P42에서 유닛 셀(UC)에 모델 베이스 OPC 바이어스를 결정할 수 있다. 앞서 도 2를 참조하여 설명한 MPC에서, MTO 디자인 레이아웃에 포함된 복수의 유닛 셀들(UC) 중 어느 하나에 모델 베이스 MPC가 수행된 것과 달리, 본 실시예에서는 P30'에서 MTO 디자인 레이아웃과 별도로 제공된 유닛 셀(UC)에 모델 베이스 MPC를 수행할 수 있다.
MTO 디자인 레이아웃과 별도로 제공된 유닛 셀(UC)에 모델 베이스 MPC를 수행의 구체적인 양상은 도 2 내지 도 4을 참조하여 설명한 것과 실질적으로 동일하므로 이에 대한 중복된 설명은 생략한다.
예시적인 실시예들에 따르면, P45에서, P43'에서 결정된 바이어스에 기초하여 모델 베이스 MPC를 수행할 수 있고, P47에서 바이어스된 곡선 에지들을 획득할 수 있다. P45 및 P47의 공정들은 도 2 내지 도 6을 참조하여 설명한 것과 실질적으로 동일하므로 이에 대한 중복된 설명은 생략한다.
도 9는 다른 예시적인 실시예들에 따른 MPC 방법을 설명하기 위한 순서도이다.
도 9를 참조하여 설명하는 MPC 방법은, 도 1의 P40의 MDP에 포함되거나, 도 7의 P40'의 MDP에 포함될 수 있다.
도 9를 참조하면, P141에서 MTO 디자인 레이아웃에 포함된 유닛 셀들을 식별할 수 있다.
예시적인 실시예들에 따르면, 앞서 설명된 예시들과 달리 MTO 디자인 레이아웃은 로직 직접 소자를 형성하기 위한 것일 수 있다. 로직 집적 소자는, MPU(Micro Process Unit), CPU(Central Process Unit), GPU(Graph Process Unit), MCU(Micro Controller Unit), 디지털 신호 프로세서(Digital Signal Processor: DSP) 및 시스템-온-칩(System-On-Chip: SOC) 등을 포함할 수 있다.
예시적인 실시예들에 따르면, 유닛 셀들 각각은 MTO 디자인 레이아웃에 반복적으로 배치될 수 있으며, 유닛 셀들 각각은 곡선 패턴들, 볼록 패턴들, 오목 패턴들 및 직선 패턴을 포함할 수 있다.
이어서, P143에서 복수의 유닛 셀들 중 어느 하나에 모델 베이스 MPC를 수행함으로써, 곡선 패턴들, 볼록 패턴들, 오목 패턴들 및 직선 패턴들의 변곡점들의 바이어스 테이블을 생성할 수 있다. 상기 모델 베이스 MPC의 인자는 곡률, 듀티 및 크기를 포함할 수 있다.
이어서, P145에서 복수의 유닛 셀들 각각에 P143에서 생성한 바이어스 테이블을 적용할 수 있다. P143에서 생성한 바이어스 테이블의 적용은, 복수의 유닛 셀들 중 어느 하나의 곡선 패턴들, 볼록 패턴들 오목 패턴들 및 직선 패턴들 각각의 변곡점들의 바이어스를 상기 바이어스 테이블에 따라 결정하는 것을 포함할 수 있다.
이어서, P147에서 복수의 바이어스된 변곡점들 및 곡선 패턴들, 볼록 패턴들 오목 패턴들 및 직선 패턴들 각각의 초기 곡률에 기초하여 바이어스된 곡선 패턴들, 볼록 패턴들, 오목 패턴들 및 직선 패턴들을 결정할 수 있다.
지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
Claims (10)
- 리소그래피 마스크를 제조하기 위한 MTO(Mask Tape Out) 디자인 레이아웃에 대하여, MPC(Mask Process Correction)를 수행하는 단계; 및
상기 MPC가 수행된 상기 MTO 디자인 레이아웃에 기초하여 전자 빔 노광을 수행함으로써 리소그래피 마스크를 제조하는 단계를 포함하고,
상기 MPC를 수행하는 단계는,
상기 MTO 디자인 레이아웃 내에 반복되고, 복수의 곡선 패턴들을 포함하는 유닛 셀을 식별하는 단계; 및
상기 복수의 유닛 셀들 중 어느 하나에 대해 모델 베이스 MPC를 수행하는 단계를 포함하는 것을 특징으로 하는 리소그래피 마스크 제조 방법. - 제1항에 있어서,
상기 복수의 유닛 셀들 중 어느 하나에 대해 모델 베이스 MPC를 수행하는 단계는 상기 복수의 곡선 패턴들의 종횡 비, 크기, 곡선 에지의 곡률, 밀도 및 듀티에 기초한 것을 특징으로 하는 리소그래피 마스크 제조 방법. - 제1항에 있어서,
상기 복수의 곡선 패턴들 각각은 행과 열을 구성하도록 배열되고, 및
상기 복수의 곡선 패턴들 각각의 곡선 에지는 타원인 것을 특징으로 하는 리소그래피 마스크 제조 방법. - 제3항에 있어서,
상기 MPC를 수행하는 단계는,
상기 복수의 유닛 셀들 중 어느 하나에 기초하여 산출된 상기 복수의 곡선 패턴들에 대한 바이어스를 상기 복수의 유닛 셀들 각각에 적용하는 단계를 더 포함하는 것을 특징으로 하는 리소그래피 마스크 제조 방법. - 제4항에 있어서,
상기 복수의 곡선 패턴들 각각은 상기 곡선 에지의 장축 상의 정점인 제1 및 제2 정점들 및 상기 곡선 에지의 단축 상의 정점인 제3 및 제4 정점들을 포함하고,
상기 바이어스를 상기 복수의 유닛 셀들 각각에 적용하는 단계는,
상기 바이어스를 상기 제1 내지 제4 정점들에 적용함으로써, 각각 순서대로 제1 내지 제4 정점들의 보정된 위치인 제1 내지 제4 바이어스된 정점들을 결정하는 것을 특징으로 하는 리소그래피 마스크 제조 방법. - 제5항에 있어서,
상기 MPC를 수행하는 단계는,
상기 제1 내지 제4 바이어스된 정점들에 기초하여 상기 복수의 곡선 패턴들을 수정함으로써 바이어스된 곡선 에지를 결정하는 단계를 더 포함하는 것을 특징으로 하는 리소그래피 마스크 제조 방법. - 제6항에 있어서,
상기 바이어스된 곡선 에지를 결정하는 단계는, MPC 수행 전 상기 복수의 곡선 패턴들의 곡률에 기초한 것을 특징으로 하는 리소그래피 마스크 제조 방법. - 제7항에 있어서,
상기 제1 및 제3 정점들 사이의 상기 곡선 에지의 곡률은 상기 제1 및 제3 바이어스된 정점들 사이의 상기 바이어스된 곡선 에지의 곡률과 동일한 것을 특징으로 하는 리소그래피 마스크 제조 방법. - ILT에 의해 생성된 MTO 디자인 레이아웃 내에 반복되고, 타원형의 곡선 에지를 갖는 복수의 곡선 패턴들을 포함하는 유닛 셀을 식별하는 단계; 및
상기 복수의 유닛 셀들 중 어느 하나에 대해 상기 복수의 곡선 패턴들의 종횡 비, 크기, 곡선 에지의 곡률, 밀도 및 듀티를 인자로 하는 모델 베이스 MPC를 수행하는 단계를 포함하는 것을 특징으로 하는 마스크 데이터 준비 방법. - 제9항에 있어서,
상기 MPC를 수행하는 단계는,
상기 복수의 유닛 셀들 중 어느 하나에 기초하여 산출된 상기 복수의 곡선 패턴들에 대한 바이어스를 상기 복수의 유닛 셀들 각각에 적용하는 단계를 더 포함하는 것을 특징으로 하는 마스크 데이터 준비 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210118545A KR20230035943A (ko) | 2021-09-06 | 2021-09-06 | MPC(Mask Process Correction) 방법 및 이를 이용한 리소그래피 마스크 제조 방법 |
| US17/826,796 US20230074316A1 (en) | 2021-09-06 | 2022-05-27 | Mask process correction methods and methods of fabricating lithographic mask using the same |
| CN202211065588.XA CN115774376A (zh) | 2021-09-06 | 2022-09-01 | 掩模工艺校正方法和使用其制造光刻掩模的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210118545A KR20230035943A (ko) | 2021-09-06 | 2021-09-06 | MPC(Mask Process Correction) 방법 및 이를 이용한 리소그래피 마스크 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230035943A true KR20230035943A (ko) | 2023-03-14 |
Family
ID=85385833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210118545A KR20230035943A (ko) | 2021-09-06 | 2021-09-06 | MPC(Mask Process Correction) 방법 및 이를 이용한 리소그래피 마스크 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20230074316A1 (ko) |
| KR (1) | KR20230035943A (ko) |
| CN (1) | CN115774376A (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117666276A (zh) * | 2024-01-31 | 2024-03-08 | 全智芯(上海)技术有限公司 | 用于掩模工艺校正的方法、电子设备及存储介质 |
-
2021
- 2021-09-06 KR KR1020210118545A patent/KR20230035943A/ko active Search and Examination
-
2022
- 2022-05-27 US US17/826,796 patent/US20230074316A1/en active Pending
- 2022-09-01 CN CN202211065588.XA patent/CN115774376A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN115774376A (zh) | 2023-03-10 |
| US20230074316A1 (en) | 2023-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7010764B2 (en) | Effective proximity effect correction methodology | |
| KR102632559B1 (ko) | 반도체 소자의 제조 방법, 극 자외선 노광 방법 및 광 근접 보정 방법 | |
| KR102491578B1 (ko) | Ｏｐｃ 방법 및 그 ｏｐｃ 방법을 이용한 마스크 제조방법 | |
| US20190163048A1 (en) | Extreme ultraviolet (euv) mask for lithography and associated methods | |
| US8736816B2 (en) | Asymmetric complementary dipole illuminator | |
| US7930654B2 (en) | System and method of correcting errors in SEM-measurements | |
| EP2097788A1 (en) | A method and system for identifying weak points in an integrated circuit design | |
| US20230074316A1 (en) | Mask process correction methods and methods of fabricating lithographic mask using the same | |
| US20240311545A1 (en) | Geometric mask rule check with favorable and unfavorable zones | |
| US20240143887A1 (en) | Method and system for reducing layout distortion due to exposure non-uniformity | |
| CN110221514B (zh) | 光学邻近校正方法及掩膜版的制作方法 | |
| Liebmann et al. | Comprehensive evaluation of major phase-shift mask technologies for isolated gate structures in logic designs | |
| US20100064274A1 (en) | Proximity correction method and system | |
| US8584058B2 (en) | Methods for defining evaluation points for optical proximity correction and optical proximity correction methods including same | |
| US7745067B2 (en) | Method for performing place-and-route of contacts and vias in technologies with forbidden pitch requirements | |
| US6413685B1 (en) | Method of reducing optical proximity effect | |
| US11215919B2 (en) | Method of performing optical proximity correction and method of manufacturing lithographic mask by using the same | |
| US20240272544A1 (en) | Method of manufacturing a photomask | |
| CN113050362B (zh) | 光学邻近修正方法及掩膜版 | |
| US20230176470A1 (en) | Method of generating curve sub-resolution assist feature (sraf), method of verifying mask rule check (mrc), and method of manufacturing mask including method of generating the same | |
| CN118534717A (zh) | 光学邻近修正方法 | |
| KR20090052659A (ko) | 반도체 소자의 설계 방법 | |
| CN111766761A (zh) | 光掩膜制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |