CN117666276A - 用于掩模工艺校正的方法、电子设备及存储介质 - Google Patents
用于掩模工艺校正的方法、电子设备及存储介质 Download PDFInfo
- Publication number
- CN117666276A CN117666276A CN202410134970.4A CN202410134970A CN117666276A CN 117666276 A CN117666276 A CN 117666276A CN 202410134970 A CN202410134970 A CN 202410134970A CN 117666276 A CN117666276 A CN 117666276A
- Authority
- CN
- China
- Prior art keywords
- mask layout
- precision
- precision format
- format
- simulated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 112
- 230000008569 process Effects 0.000 title claims abstract description 67
- 238000012937 correction Methods 0.000 title claims abstract description 42
- 238000003860 storage Methods 0.000 title claims abstract description 18
- 230000003287 optical effect Effects 0.000 claims abstract description 20
- 238000001459 lithography Methods 0.000 claims abstract description 19
- 238000004364 calculation method Methods 0.000 claims description 35
- 238000007667 floating Methods 0.000 claims description 19
- 238000012545 processing Methods 0.000 claims description 14
- 230000006870 function Effects 0.000 claims description 13
- 238000004590 computer program Methods 0.000 claims description 6
- 230000001133 acceleration Effects 0.000 claims description 4
- 210000004556 brain Anatomy 0.000 claims description 4
- 238000013528 artificial neural network Methods 0.000 claims description 2
- 230000001186 cumulative effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 14
- 238000005457 optimization Methods 0.000 description 6
- 238000004422 calculation algorithm Methods 0.000 description 5
- 230000009022 nonlinear effect Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 101100455666 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) LUC7 gene Proteins 0.000 description 3
- 101100073174 Schizosaccharomyces pombe (strain 972 / ATCC 24843) jhd1 gene Proteins 0.000 description 3
- 238000013473 artificial intelligence Methods 0.000 description 3
- 238000013135 deep learning Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 238000012067 mathematical method Methods 0.000 description 1
- 238000012821 model calculation Methods 0.000 description 1
- 210000002569 neuron Anatomy 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 238000012887 quadratic function Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
本公开的示例实施例涉及用于掩模工艺校正的方法、电子设备及存储介质。该方法包括:以第一精度格式对经光学邻近校正的目标掩模版图应用掩模光刻模型,以生成第一仿真掩模版图;将所述第一仿真掩模版图转换为第二精度格式的第二仿真掩模版图,其中所述第一精度格式的精度低于所述第二精度格式的精度;以所述第二精度格式确定指示所述第二仿真掩模版图与所述目标掩模版图的差异的度量指标;以及迭代地调整所述第一仿真掩模版图直至所述度量指标小于预定阈值,以获得经校正的掩模版图。本公开的实施例能够提高掩模工艺校正过程中的计算速度并减少对计算资源和存储资源的消耗。
Description
技术领域
本公开的实施例主要涉及集成电路,并且更具体地,涉及用于掩模工艺校正的方法、电子设备及存储介质。
背景技术
随着半导体工艺的发展,设计尺寸越来越小。由于光的衍射和干涉现象,通过对掩模版进行曝光而在硅片上实际形成的晶圆图像与掩模版上的电路版图(简称为掩模版图)之间存在一定的差异。例如,晶圆图像可能出现线条宽度变窄、窄线条短点收缩、图形拐角处变圆滑等现象。
光学邻近校正(optical proximity correction,简称OPC)技术被广泛用于半导体制造过程中减小晶圆图像与目标图案之间的差异。OPC通过修改掩模版图来补偿成像,以使所获得晶圆图像更接近目标图案。
半导体制造工艺中,掩模过程中存在的非线性效应会导致电子束模糊化、光阻扩散、横向刻蚀偏差等。为了克服上述缺陷,应用掩模工艺校正(或者称之为掩模过程校正)(mask process correction, 简称MPC)技术以降低上述非线性效应造成的影响,从而尽可能使掩模上的电路版图与经过OPC校正后的掩模版图一致。MPC校正过程中通常会消耗大量时间和计算资源。
发明内容
根据本公开的示例实施例,提供了一种用于掩模工艺校正的方案,以至少部分克服上述或者其他潜在缺陷。
在本公开的第一方面,提供了一种用于掩模工艺校正的方法。该方法包括:以第一精度格式对经光学邻近校正的目标掩模版图应用掩模光刻模型,以生成第一仿真掩模版图;将第一仿真掩模版图转换为第二精度格式的第二仿真掩模版图,其中第一精度格式的精度低于第二精度格式的精度;以第二精度格式确定指示第二仿真掩模版图与目标掩模版图的差异的度量指标;以及迭代地调整第一仿真掩模版图直至度量指标小于预定阈值,以获得经校正的掩模版图。本公开的实施例通过在掩模工艺校正工艺中混合使用高精度和低精度格式,提高了计算速度并且减少对计算资源和存储资源的消耗,从而提高了执行MPC的效率。
在本公开的第二方面,提供了一种电子设备。该电子设备包括处理器以及与处理器耦合的存储器,存储器具有存储于其中的指令,指令在被处理器执行时使设备执行动作。该动作包括以第一精度格式对经光学邻近校正的目标掩模版图应用掩模光刻模型,以生成第一仿真掩模版图;将第一仿真掩模版图转换为第二精度格式的第二仿真掩模版图,其中第一精度格式的精度低于第二精度格式的精度;以第二精度格式确定指示第二仿真掩模版图与目标掩模版图的差异的度量指标;以及迭代地调整第一仿真掩模版图直至度量指标小于预定阈值,以获得经校正的掩模版图。
在一些实施例中,以第一精度格式对经光学邻近校正的目标掩模版图应用掩模光刻模型以生成第一仿真掩模版图包括:以第一精度格式对目标掩模版图执行卷积运算或傅里叶变换以生成第一仿真掩模版图。
在一些实施例中,以第一精度格式对目标掩模版图执行卷积运算包括使用以下核卷积公式进行计算以得到第一仿真掩模版图:
其中M (x, y)表示第一仿真掩模版图, 是所输入的所述目标掩模版图,表示第r个卷积核,/>,并且K是卷积核的数目,(x,y)表示坐标,并且其中表示目标掩模版图的数据以及卷积核中的数据均以第一精度格式表示。
在一些实施例中,将第一仿真掩模版图转换为第二精度格式的第二仿真掩模版图包括:通过补全第一精度格式的尾数,将表示第一仿真掩模版图的第一精度格式的数据转换为第二精度格式的数据;或者对第一精度格式的数据进行插值,以将第一精度格式的数据转换为第二精度格式的数据。
在一些实施例中,度量指标包括以下至少一项:边缘放置误差,以及关键尺寸。
在一些实施例中,第一精度格式包括以下至少一项:16位脑浮点数格式BF16;以及16位半精度浮点数格式FP16;并且第二精度格式包括以下至少一项:32位单精度浮点数格式FP32;以及64位双精度浮点数格式FP64。
在一些实施例中,迭代地调整第一仿真掩模版图直至度量指标小于预定阈值包括:调整第一仿真掩模版图的形状,以生成经调整的仿真掩模版图;将经调整的仿真掩模版图转换为第二精度格式的第二仿真掩模版图;以及以第二精度格式确定度量指标。
在一些实施例中,以第一精度格式对经光学邻近校正的目标掩模版图应用掩模光刻模型是通过第一处理器执行的;并且以第二精度格式确定指示第二仿真掩模版图与目标掩模版图的差异的度量指标是通过第二处理器执行的;其中第一处理器与第二处理器是同一处理器或不同的处理器。
在一些实施例中,电子设备包括至少一个处理器,处理器选自由以下项构成的组:中央处理单元CPU;图形处理单元GPU;现场可编程门阵列FPGA;加速处理器AP;张量处理单元TPU;以及神经网络处理单元NPU。
在本公开的第三方面中,提供了一种计算机可读存储介质,其上存储有计算机程序,该程序被处理器执行时实现根据本公开的第一方面的方法。
本公开实施例的方案,能够提高MPC校正过程中的计算速度并且减少对计算资源和存储资源的消耗,从而提高了执行MPC的效率。
应当理解,发明内容部分中所描述的内容并非旨在限定本公开的实施例的关键或重要特征,亦非用于限制本公开的范围。本公开的其它特征将通过以下的描述变得容易理解。
附图说明
结合附图并参考以下详细说明,本公开各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中,相同或相似的附图标注表示相同或相似的元素,其中:
图1的(A)示出了一种经OPC校正后的掩模版图的示意图;
图1的(B)示出了对图1的(A)所示的掩模版图进行MPC校正后的掩模版图的示意图;
图2示出了根据本公开的一些实施例的度量指标的示意图;
图3示出了本公开的实施例能够在其中实现的示例环境的示意图;
图4示出了根据本公开的一些实施例的用于掩模工艺校正的方法的流程图;
图5示出了根据本公开的一些实施例的第一精度格式和第二精度格式的示例;
图6示出了根据本公开的另一些实施例的用于掩模工艺校正的方法的流程图;
图7示出了能够实施本公开的一些实施例的电子设备的示意性框图;
图8示出了能够实施本公开的另一些实施例的电子设备的示意性框图;以及
图9示出了能够实施本公开的多个实施例的计算设备的框图。
具体实施方式
下面将参照附图更详细地描述本公开的实施例。虽然附图中显示了本公开的某些实施例,然而应当理解的是,本公开可以通过各种形式来实现,而且不应该被解释为限于这里阐述的实施例,相反提供这些实施例是为了更加透彻和完整地理解本公开。应当理解的是,本公开的附图及实施例仅用于示例性作用,并非用于限制本公开的保护范围。
在本公开的实施例的描述中,术语“包括”及其类似用语应当理解为开放性包含,即“包括但不限于”。术语“基于”应当理解为“至少部分地基于”。术语“一个实施例”或“该实施例”应当理解为“至少一个实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。
如前面所提到的,掩模工艺校正技术被用于半导体制造工艺中,来降低掩模过程中非线性效应造成的影响,以尽可能使掩模上的电路版图与经过OPC校正后的掩模版图一致。MPC过程中需要消耗大量时间和计算资源。具体而言,MPC过程中存在计算密集性、大规模并行性以及人工智能深度学习技术的适用性等特点。传统方案中通常使用较高精度的格式,例如32位单精度浮点数格式FP32进行计算,该过程由于计算密集性的原因而存在大量的数据计算,导致成为计算性能的瓶颈。
有鉴于此,本公开提供了改进的方案。
根据本公开的一些实施例,提供了用于掩模工艺校正的方法。该方法包括:以第一精度格式对经光学邻近校正的目标掩模版图应用掩模光刻模型,以生成第一仿真掩模版图;将第一仿真掩模版图转换为第二精度格式的第二仿真掩模版图,其中第一精度格式的精度低于第二精度格式的精度;以第二精度格式确定指示第二仿真掩模版图与目标掩模版图的差异的度量指标;迭代地调整第一仿真掩模版图直至度量指标小于预定阈值,以获得经校正的掩模版图。本公开的实施例通过在掩模工艺校正工艺中的不同阶段,采用不同精度格式的数据进行运算,即,混合使用高精度和低精度格式,提高了计算速度并且减少对计算资源和存储资源的消耗,从而能够提高执行MPC的效率,克服了已知方案效率低以及对计算资源和存储资源的消耗高等缺陷。
以下将参照附图来具体描述本公开的实施例。首先参参考图1,图1的(A)示出了一种经OPC校正后的掩模版图的示意图;图1的(B)示出了对图1的(A)所示的掩模版图进行MPC校正后的掩模版图的示意图。
如图1的(A)所示,阴影区域102为经过OPC校正后的掩模版图(目标图案),若将其直接由掩模写入机写入掩模之中,得到的掩模图案(实际写入图案)如图1的(A)中的第一轮廓104所示。可见,目标掩模图案与实际写入图案相差比较大。如图1的(B)所示,第二轮廓106为经过MPC校正后的掩模版图由掩模写入机写入掩模的结果,其与目标图案基本相符。可见,通过MPC校正,能够减少掩模过程中的非线性效应带来的影响。
下面参考图2,图2示出了根据本公开的一些实施例的度量指标200的示例。图2中示出了目标图案202与晶圆图像204之间的误差EPE1和EPE2。误差EPE1和EPE2是边缘放置误差的示例。指示目标图案202与晶圆图像204之间的差异的边缘放置误差可以基于误差EPE1和EPE2以及其他未标注的误差来综合地确定。图2还示出了目标图案202的关键尺寸CD1和CD2。边缘放置误差以及关键尺寸可以作为度量指标,来评价目标图案202与晶圆图像204之间的差异,后文对此进一步描述。
应当理解,边缘放置误差和关键尺寸仅是度量指标的示例而非限制。可以使用第一精度格式确定各种合适的度量指标来指示目标图案202与晶圆图像204之间的差异。本公开的范围在此不受限制。
下面参考图3,其示出了本公开的多个实施例能够在其中实现的示例环境300的示意图。如图3所示,示例环境300中包括计算装置310以及客户端320。
在一些实施例中,计算装置310可以与客户端320进行交互。例如,计算装置310可以接收来自客户端320的输入消息,并向客户端320输出反馈消息。在一些实施例中,来自客户端320的输入消息可以为掩模版图数据。计算装置310可以针对掩模版图数据进行相应的数学运算,并将相应的运算结果输出到客户端320。
在一些实施例中,计算装置310可以包括但不限于个人计算机、服务器计算机、手持或膝上型设备、移动设备(诸如移动电话、个人数字助理PDA、媒体播放器等)、消费电子产品、小型计算机、大型计算机、云计算资源等。
应当理解,仅出于示例性的目的描述示例环境300的结构和功能并不旨在限制本文所描述主题的范围。本文所描述主题可以在不同的结构和/或功能中实施。
上文描述的技术方案仅用于示例,而非限制本公开。应当理解,示例环境300还可以具有其他多种实施方式。为了更清楚地解释本公开方案的原理,下文将参考图4来更详细描述。
图4示出了根据本公开的一些实施例的用于掩模工艺校正的方法400的流程图。例如,方法400可以由如图3所示的计算装置310来实施。应当理解,方法400还可以包括未示出的附加框和/或可以省略所示出的某些框。本公开的范围在此方面不受限制。
首先需要说明的是,在执行MPC之前通常需要执行OPC以消除或减小光刻过程中由于光学邻近效应导致的光刻图案与设计图案的误差。MPC可对经OPC的掩模版图进行校正,以减少掩模过程中的非线性效应带来的影响,尽可能使掩模上的电路版图与经过OPC校正后的掩模版图一致。
在框402处,以第一精度格式对经光学邻近校正的目标掩模版图应用掩模光刻模型,以生成第一仿真掩模版图。第一精度格式可为较低精度的数据格式。例如,第一精度格式可包括以下至少一项:16位脑浮点数格式BF16;以及16位半精度浮点数格式FP16。后文参考图5对此进一步描述。本公开的实施例不限于此,而是可以根据需要采用其他精度格式。
在一些实施例中,以第一精度格式对经光学邻近校正的目标掩模版图应用掩模光刻模型以生成第一仿真掩模版图可包括:以第一精度格式对目标掩模版图执行卷积运算或傅里叶变换以生成第一仿真掩模版图。具体的卷积运算以及傅里叶变换过程可采用传统方法,此处不做详细说明。
应用掩模光刻模型的计算过程包括复杂的计算,例如卷积运算或傅里叶变换等。该过程的计算对精度要求不敏感。为此,通过使用低精度数字编码格式(第一精度格式)将大大提升计算性能。
在一些实施例中,以第一精度格式对经光学邻近校正的目标掩模版图应用掩模光刻模型是通过第一处理器执行的。该第一处理器支持以第一精度格式编码的数据。
下面对MPC中的计算过程进行描述。
在一些实施例中,通过求解优化问题来确定MPC后的图案。优化目标是使得利用光刻模型计算出的仿真掩模图像与目标图案之间的差异最小化。例如,可以参考式(1)来计算仿真掩模图像 :
其中是所输入的目标掩模版图,/>是描述光刻过程中的各种现象的物理模型,其是目标掩模版图的函数,/>表示坐标。
在一些实施例中,使用核卷积的掩模图像计算模型来得到第一仿真掩模版图。例如,以第一精度格式对目标掩模版图执行卷积运算,具体地,可使用以下核卷积公式(2)进行计算以得到第一仿真掩模版图:
其中M (x, y)表示仿真掩模版图(此处可称为第一仿真掩模版图),如上所述,是所输入的目标掩模版图,/>表示第r个卷积核,/>,并且K是卷积核的数目。
为了优化掩模布局使掩模版上的圆像M尽可能接近目标图形T,计算量非常大。由于不存在解析形式的的逆函数,因此通常需要通过优化或回归过程针对式(3)找出合适的/>,即如下面公式(3)所示的函数Dif进行最优化求解。
其中表示优化/>以使/>最小,/>表示将第一掩模仿真图像/>和目标图形/>划分为/>个格子,/>表示第/>个格子的坐标并且/>,/>是指数学上的L范数。
然而,上述优化问题的求解是十分复杂的。例如,公式(2)所描述的过程涉及计算复杂度很高的卷积操作。此外,在数值求解优化问题时,需要迭代计算仿真晶圆图像和L范数,直到满足预定条件。因此,需要能够高效地执行MPC的方案。
在一些实施例中,MPC过程有类似如下的复杂运算,比如卷积运算。在运算过程中使用BF16/FP16将加快卷积运算速度。在一张图像中将有如下图像f(x)和核函数g(x)的数据表达:
它们的乘积如下:
其中,x0,x1,……,xn-1,xn表示不同的点,其中下标0,1,……,n-1,n表示序号;f(xn-1)表示第n-1个点的像素值。
其中f(x), g(x)为原始图像经过2维傅里叶变换后的数据图像。是与g的卷积;卷积是两个变量在某范围内相乘后求和的结果。计算复杂度是O(n)或O(nlogn),除此之外该运算还将被大量迭代运算。其中,O(n)表示输入的计算复杂度。对于输入规模为n的数据,总的计算量为k·n+c (k,c为常数,不随着n的变化而变化), 则记作O(n)。向量元素的加、减运算以及从1到100的累加运算等计算复杂度都是O(n)。同理,O(nlogn)表示对于输入规模为n的数据,总的计算量为k·n·logan + b·n + c(k, a , b, c均为常数)。典型的运算有快速傅里叶变换。
傅里叶变换可以将时域的卷积运算转化为频域的点乘运算。二者相乘是为了求卷积,时域的卷积等于频域的点乘。傅里叶变换可以看成用一组特殊的点来对原函数进行转换。上述公式(4)和(5)表示对输入像素点进行傅里叶变换后得到的值。对于输入为22的图像,则可以得到:
f(x)= {(x0,f(x0)),(x1,f(x1)),(x2,f(x2)),(x3,f(x3))}; (6)
同理可得g(x)。
下面对此进行举例说明。例如,对于函数f(x)=a+bx+cx2,取x=0,1,2,可以得到三个点f(0)=a, f(1)=a+b+c, f(-1)=a-b+c。这三个点唯一确定了二次函数f(x),因此可以用{(0,a)(1,a+b+c),(-1, a-b+c)}来表示f(x)。
在MPC过程中存在大量的这种运算(也就是说计算不止一次,而是成千上万次)。在保证一定精度而不损失数据空间的情形下,使用BF16/FP16将大大提高运算速度。不损失数据空间指的是不丢失数据的空间信息。由于FP16/BF16表示的数据范围小于FP32,当数据超出了BF16/FP16的表示范围时,则称为数据溢出。
在数据没有溢出的情况下,采用低精度进行计算不会损失数据的精度。如采用FP32计算的一组数据为(1.132,17.334, 10.315),采用FP16进行计算后的数据可能为(1.3,16, 14),数据的空间信息基本一致。再比如采用FP32计算的一组数据为(11.132,12.33, 10.315),采用FP16进行计算后的数据可能为(12,11,13),数据的空间信息发生了改变。当发生了数据溢出时,若采用FP32计算的一组数据为(1.132, 65536, 10.315),采用FP16进行计算后的数据可能为(1.3,INF,14),其中INF表示无穷大,此时称为丢失了数据的空间信息。
这里举例的模型是使用核卷积的,需要指出的是,掩模图像计算模型可以有很多,本公开的实施例不限于此,还可以根据需要而采用其他模型,例如高斯滤波等模型。
在框404处,将第一仿真掩模版图转换为第二精度格式的第二仿真掩模版图,其中第一精度格式的精度低于第二精度格式的精度。在一些实施例中,第二精度格式可包括以下至少一项:32位单精度浮点数格式FP32;以及64位双精度浮点数格式FP64。转化的目的是为了减小误差。该阶段的计算密度相对较低,将低精度转化为高精度进行计算后,对整体性能影响不大,同时可以得到更准确的计算结果。
下面参考图5,对精度格式进行描述。图5示出了根据本公开的一些实施例的第一精度格式和第二精度格式的示例。
如图5的(B)所示,520所指示的16位脑浮点数格式(BF16)可称为第一精度格式。BF16格式是一种16位的数字编码格式,其通过截断FP32的尾数来表示浮点数。其具有1个符号位,8个指数位和7个尾数位,其数据表达范围是-65504 ~ 65504。也就是说,其数据表达范围与FP32(32位浮点数)相同,但数据精度降低。BF16格式可以用于硬件加速机器学习算法,例如可以被用于FPGA和神经元处理器中。
可选地,第一精度格式也可以是如图5的(C)中530所指示的16位半精度浮点数格式(FP16)。FP16数据类型由1位符号位,5位指数位,10位小数位组成,其数据表达范围是 -65504 ~ 65504。FP16数据表达精度下降,相比FP32可能会存在数据溢出情况。
第二精度格式可以为如图5的(A)中的510所示的目前广泛使用的32位单精度浮点数格式(FP32),其具有8个指数位和23个尾数位。可选地,第二精度格式也可以是64位双精度浮点数格式(FP64)。本公开的实施例不限于此,而是可以根据需要采用其他精度格式。
在一些实施例中,将第一仿真掩模版图转换为第二精度格式的第二仿真掩模版图可通过补全第一精度格式的尾数,将表示第一仿真掩模版图的第一精度格式的数据转换为第二精度格式的数据;也可以对第一精度格式的数据进行插值(例如上采样操作),以将第一精度格式的数据转换为第二精度格式的数据。
在一些实施例中,以第二精度格式确定指示第二仿真掩模版图与目标掩模版图的差异的度量指标是通过第二处理器执行的。其中第二处理器支持第二精度格式的数据编码。第一处理器与第二处理器是同一处理器或不同的处理器。
插值是指运用数学方法,计算产生新的且比较可靠的数据,弥补数据空间中的空缺部分。比如埃尔米特(Hermite)插值方法,不仅满足在节点上给定数值,而且在节点上给定一阶或更高阶的导数值。公式表达如下公式(7):
其中,是第i个目标插值像素序号(或称像素点),/>是第i个需要转换的像素数值,为第一精度格式;i取值范围是[0,n],/>为得到的第二精度格式的数据;
符号∏表示累乘;
计算ai时,i是不变的,j取值范围为[0,n],且不等于i;
函数处的函数值;
为一阶导数值,几何意义是要求/>图形与/>图形在/>点处相切;
hi为满足埃尔米特插值条件的拉格朗日插值基函数;
ai为hi的导数;
,n是插值时所参考的像素点的个数;
yi可称作输入像素点xi的值。例如,对于输入为1, 3, 7的三个像素点,x0=0,y0=1;x1=1,y1=3;x2=2,y2=7。
因为第x点的第二精度像素与该点的图像周边的像素有关,所以利用插值算法可得到相对精确的数据。为此,本公开的一些实施例中,可通过对第一仿真掩模版图图像中的像素采用公式(7)进行像素插值。
除了该算法,还可以采用三次样条插值、差分牛顿插值法等常用的数学插值方法。通过上述算法特性的描述,该计算适合将弥补BF16/FP16表达精度的不足,将BF16转化为FP32或FP64。再将插值结果提供给度量指标运算,该运算在MPC过程中只有一次,因此它具有精度要求高,计算量较小的特点。
在框406处,以第二精度格式确定指示第二仿真掩模版图与目标掩模版图的差异的度量指标。度量指标用于衡量目标图案和仿真掩模版图之间的差异。
度量指标可以用于评价掩模版图与目标图像之间的相似性,从而可以评价掩模版图的质量。在一些实施例中,度量指标可以包括边缘放置误差(edge placement error, 简称EPE)。边缘放置误差越小意味着曝光后得到的晶圆图像和目标图像越接近。备选地或附加地,度量指标可以包括关键尺寸CD。关键尺寸CD可以定义为在特定曝光强度阈值下得到的线条的宽度。所确定的晶圆图像的关键尺寸与目标图像的关键尺寸越接近,则晶圆图像与目标图像之间的差异越小。此处以关键尺寸CD以及边缘放置误差为例说明了度量指标。本公开的实施例不限于此,度量指标还可以是其他的用于表征晶圆图像与目标图像的差异特征的参数。通过使用第一精度格式来确定度量指标,可以更准确地评价晶圆图像与目标图像之间的差异,从而更准确地评价掩模版图(此处可称为第二仿真掩模版图)。
在一些实施例中,可通过第一精度格式编码的,例如BF16/FP16数字编码的像素级图像中通过数值计算的插值方法获得在亚像素位置的掩模版图图案,与目标掩模版图进行指标(如CD、EPE等)上的度量计算。像素级图像指的是对于一张输入尺寸为NN的图像用NN个离散像素点进行表示。通过插值算法对图像进行上采样操作时,假设上采样后的图像尺寸为2N/>2N,需要由2N/>2N个像素表示,测试插值计算的那些N/>N个像素称为亚像素位置,其中N为正整数。
在框408处,迭代地调整第一仿真掩模版图直至度量指标小于预定阈值,以获得经校正的掩模版图。
在一些实施例中,迭代地调整第一仿真掩模版图直至度量指标小于预定阈值可包括:调整第一仿真掩模版图的形状,以生成经调整的仿真掩模版图;将经调整的仿真掩模版图转换为第二精度格式的第二仿真掩模版图;并且以第二精度格式确定度量指标。本公开的一些实施例中,可通过阈值的方式来确定最终的版图。例如,在一些实施例中,度量指标小于预定阈值可以指EPE或者CD小于预定阈值;可选地,度量指标小于预定阈值可以指通过相邻两次迭代所得到的数值的比例/差值小于预定的阈值;本公开的实施例不限于此,而是可以根据需要采用其他的判断标准。
本公开的一些实施例中,在计算密集的MPC过程使用较低精度的格式,例如BF16/FP16数字编码格式,在精度要求高的度量阶段使用更高精度的FP32或FP64。应当理解,上述格式的数据类型是示意性的,本公开的实施例不限于此。以此方式,本公开的一些实施例提供了改进的用于MPC掩模校正的方案。
下面结合图6进一步描述本公开实施例的用于掩模工艺校正的方法。图6示出了根据本公开的另一些实施例的用于掩模工艺校正的方法600的流程图。在掩模制作过程中,通常首先对目标晶圆图案进行OPC校正,得到目标掩模版图;再利用掩模工艺校正模型对目标掩模版图进行MPC校正,得到经MPC修正后的掩模版图。
如图6所示,在框602处,对掩模版图执行OPC。
在框604处,生成目标掩模版图,即经OPC校正后的掩模版图。
在框604之后,进行MPC校正。MPC校正如图6中的虚线框中所示。
在框606处,掩模工艺校正模型615对目标掩模版图以低精度格式(第一精度格式)进行掩模光刻模型计算,得到低精度仿真掩模版图。
在框608处,将低精度仿真掩模版图转化为高精度(第二精度格式)仿真掩模版图。例如,可通过前面提到的补全第一精度格式的尾数的方式或者进行插值的方式,以将第一精度格式的数据转换为第二精度格式的数据。
在框610处,对在框608处生成的高精度仿真掩模版图进行度量,并且将其与目标掩模版图进行比较,以确定二者的差异。在该过程中,以高精度格式对高精度仿真掩模版图和目标掩模版图进行差异计算。在二者的差异小于预定的阈值的情况下,流程进行到框612。若度量差异的结果未达到优化目标,即在二者的差异大于预定的阈值的情况下,流程进行到框614,继续进行MPC过程。本公开的一些实施例中,度量差异时计算的数据精度没有特别的限制,针对一些比较先进节点可以用高精度度量。
在框612处,生成MPC校正掩模版图。换言之,将在框608中所生成的高精度仿真掩模版图作为经MPC校正的最终掩模版图,此最终掩模版图与目标图案基本相符,可写入掩模以获得最优结果。
在框614处,调整掩模,即对框606处生成的低精度仿真掩模进行调整。该调整过程可根据预定的规则进行。具体调整过程可采用业内传统的方法。本公开中调整掩模时计算的数据精度没有特别的限制,针对一些比较先进的工艺节点可以用高精度调整。
上述实施例中,在MPC过程中的不同阶段采用不同的数据精度进行计算。实践中,可根据实际需要进行各种变化。对于一些精度要求高的先进工艺制程,可以采用高精度数据进行计算,得到度量后的差异,并调整掩模,得到调整后的掩模版图。对于精度要求低的工艺制程,则可以采用低精度数据进行计算。换言之,在度量差异或者调整掩模时可以根据工艺节点进行调整以选择更适合的计算精度。具体地,可以根据工艺节点,增加或减少采用低精度格式计算的步骤。如,对于先进工艺节点,可以将部分计算步骤中的低精度格式转化为高精度格式进行计算。先进的工艺节点指的是先进工艺制程,一般指小于等于14nm的先进制程。
下面参考图7和图8描述本公开一些实施例的电子设备。图7示出了能够实施本公开的一些实施例的电子设备700的示意性框图。图8示出了能够实施本公开的另一些实施例的另一电子设备800的示意性框图。
本公开的一些实施例的电子设备(或装置)使用支持BF16/FP16/FP32数字编码的CPU、GPU、FPGA、AP(包括APU/NPU/AI-芯片等),这些支持BF16/FP16/FP32数字编码格式指令的处理器,既可以单一使用同一类型处理器(例如图7都使用GPU),也可以混合使用不同类型处理器(例如图7混合使用CPU/GPU/AP)。
如图7所示,MPC程式702表示一种程序,其可采用BF16/FP16等数字格式编码的第一精度格式。该MPC程式702可运行于GPU(graphics processing unit,图形处理器)704上。换言之,右侧硬件为左侧应用程式的运行载体。GPU 704支持BF16/FP16/FP32等数字格式编码的第一精度格式。
如图8所示,MPC程式702可运行在GPU 704上,也可以运行在AP(AcceleratedProcessing Unit,加速处理器)804上。
考虑到MPC过程中存在计算密集性、大规模并行性以及人工智能深度学习技术的适用性,本公开的一些实施例中利用基于人工智能深度学习的加速处理器(AP)来加速MPC过程,包括使用硬件支持的精度格式,例如BF16/FP16/FP32数字编码格式。换言之,本公开的一些实施例的方案融合了最新的加速处理器(AP)技术,利用其对第一精度格式,例如BF16/FP16数字编码格式指令的支持,单一或混合多种分布式计算单元(如CPU/GPU/FPGA/AP),在MPC过程中,特别是具有计算密集性的掩模光刻模型计算阶段,使用第一精度格式,大幅提高计算性能。
以此方式,本公开的一些实施例中,通过硬件结构与所示的数字格式相结合,提供了改进的用于MPC掩模校正的方案。
本公开的一些实施例提供了用于掩模工艺校正的方法。需要指出的是,上述实施例中所举的例子仅为了说明本公开实施例的方案,并不用于限制本公开的方案。本公开的实施例的方案通过在MPC校正的不同阶段,采用不同精度格式进行计算,能够实现提高掩模工艺校正过程中的计算速度并减少对计算资源和存储资源的消耗,克服了已知方案效率低、资源消耗大等缺陷。
相比已有方案,本公开的方案在MPC计算密集性阶段大幅度提高计算性能,却在非计算密集性具有更高精度要求的度量阶段不损失度量结果精度,即能够同时兼顾效率与精度二者。
应当理解,附图所示的实施例仅为了示意性示出本公开一些实施例的方案,并不用于限制本公开。本公开的实施例的还可以具有各种其他形式。
本公开的实施例中还公开了一种电子设备。该电子设备包括:处理器;以及与处理器耦合的存储器,存储器具有存储于其中的指令,指令在被处理器执行时使设备执行动作,动作包括:以第一精度格式对经光学邻近校正的目标掩模版图应用掩模光刻模型,以生成第一仿真掩模版图;将第一仿真掩模版图转换为第二精度格式的第二仿真掩模版图,其中第一精度格式的精度低于第二精度格式的精度;以第二精度格式确定指示第二仿真掩模版图与目标掩模版图的差异的度量指标;以及迭代地调整第一仿真掩模版图直至度量指标小于预定阈值,以获得经校正的掩模版图。
本公开的实施例中还公开了一种计算机可读存储介质,其上存储有计算机程序,该程序被处理器执行时实现根据本公开的实施例的芯片缺陷分析方法。
图9示出了可以用来实施本公开的实施例的示例设备900的示意性框图。例如,图3中所示的计算装置310可以由设备900来实施。如图所示,设备900包括中央处理单元(CPU)901,其可以根据存储在只读存储器(ROM)902中的计算机程序指令或者从存储单元908加载到随机访问存储器(RAM)903中的计算机程序指令,来执行各种适当的动作和处理。在RAM903中,还可存储设备900操作所需的各种程序和数据。CPU 901、ROM 902以及RAM 903通过总线904彼此相连。输入/输出(I/O)接口905也连接至总线904。
设备900中的多个部件连接至I/O接口905,包括:输入单元906,例如键盘、鼠标等;输出单元907,例如各种类型的显示器、扬声器等;存储单元908,例如磁盘、光盘等;以及通信单元909,例如网卡、调制解调器、无线通信收发机等。通信单元909允许设备900通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
处理单元901执行上文所描述的各个方法和处理,例如方法300。例如,在一些实施例中,方法300可被实现为计算机软件程序,其被有形地包含于机器可读介质,例如存储单元908。在一些实施例中,计算机程序的部分或者全部可以经由ROM 902和/或通信单元909而被载入和/或安装到设备900上。当计算机程序加载到RAM 903并由CPU 901执行时,可以执行上文描述的方法300中的一个或多个步骤。备选地,在其他实施例中,CPU 901可以通过其他任何适当的方式(例如,借助于固件)而被配置为执行方法300。
本文中以上描述的功能可以至少部分地由一个或多个硬件逻辑部件来执行。例如,非限制性地,可以使用的示范类型的硬件逻辑部件包括:场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)等等。
用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器,使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行,作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本公开的上下文中,机器可读介质可以是有形的介质,其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备,或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
此外,虽然采用特定次序描绘了各操作,但是这应当理解为要求这样操作以所示出的特定次序或以顺序次序执行,或者要求所有图示的操作应被执行以取得期望的结果。在一定环境下,多任务和并行处理可能是有利的。同样地,虽然在上面论述中包含了若干具体实现细节,但是这些不应当被解释为对本公开的范围的限制。在单独的实施例的上下文中描述的某些特征还可以组合地实现在单个实现中。相反地,在单个实现的上下文中描述的各种特征也可以单独地或以任何合适的子组合的方式实现在多个实现中。
尽管已经采用特定于结构特征和/或方法逻辑动作的语言描述了本主题,但是应当理解所附权利要求书中所限定的主题未必局限于上面描述的特定特征或动作。相反,上面所描述的特定特征和动作仅仅是实现权利要求书的示例形式。
Claims (12)
1.一种用于掩模工艺校正的方法,包括:
以第一精度格式对经光学邻近校正的目标掩模版图应用掩模光刻模型,以生成第一仿真掩模版图;
将所述第一仿真掩模版图转换为第二精度格式的第二仿真掩模版图,其中所述第一精度格式的精度低于所述第二精度格式的精度;
以所述第二精度格式确定指示所述第二仿真掩模版图与所述目标掩模版图的差异的度量指标;以及
迭代地调整所述第一仿真掩模版图直至所述度量指标小于预定阈值,以获得经校正的掩模版图。
2.根据权利要求1所述的方法,其中以第一精度格式对经光学邻近校正的目标掩模版图应用掩模光刻模型以生成第一仿真掩模版图包括:
以所述第一精度格式对所述目标掩模版图执行卷积运算或傅里叶变换以生成所述第一仿真掩模版图。
3.根据权利要求2所述的方法,其中以所述第一精度格式对所述目标掩模版图执行卷积运算包括使用以下核卷积公式进行计算以得到所述第一仿真掩模版图:
其中M (x, y)表示第一仿真掩模版图,是所输入的所述目标掩模版图,表示第r个卷积核,(x, y)表示坐标,/>,并且K是卷积核的数目,并且其中表示所述目标掩模版图的数据以及所述卷积核中的数据均以所述第一精度格式表示。
4.根据权利要求1所述的方法,其中将所述第一仿真掩模版图转换为第二精度格式的第二仿真掩模版图包括:
通过补全所述第一精度格式的尾数,将表示所述第一仿真掩模版图的所述第一精度格式的数据转换为所述第二精度格式的数据;或者
对所述第一精度格式的数据进行插值,以将所述第一精度格式的数据转换为所述第二精度格式的数据。
5.根据权利要求4所述的方法,其中对所述第一精度格式的数据进行插值以将所述第一精度格式的数据转换为所述第二精度格式的数据包括利用以下公式对所述第一精度格式的所述第一仿真掩模版图的数据进行插值运算:
其中,x是目标插值像素序号,是第i个目标插值像素点,/>是第j个目标插值像素点,/>是需要转换的第一精度格式的数据,/>是得到的第二精度格式的数据;
,表示在 />处的函数值,其中/>n为正整数,表示插值时所参考的像素点的个数;
为一阶导数值,几何意义是/>表示的图形与/>表示的图形在点处相切;
hi为满足埃尔米特插值条件的拉格朗日插值基函数;
ai为hi的导数;
符号∏表示累乘;
对于,在计算ai时,i保持不变。
6.根据权利要求1所述的方法,其中所述度量指标包括以下至少一项:
边缘放置误差,以及
关键尺寸。
7.根据权利要求1所述的方法,其中:
所述第一精度格式包括以下至少一项:16位脑浮点数格式BF16;以及16位半精度浮点数格式FP16;并且
所述第二精度格式包括以下至少一项:32位单精度浮点数格式FP32;以及64位双精度浮点数格式FP64。
8.根据权利要求1至7中任一项所述的方法,其中迭代地调整所述第一仿真掩模版图直至所述度量指标满足预定阈值包括:
调整所述第一仿真掩模版图的形状,以生成经调整的仿真掩模版图;
将所述经调整的仿真掩模版图转换为所述第二精度格式的所述第二仿真掩模版图;以及
以所述第二精度格式确定所述度量指标。
9.根据权利要求1至7中任一项所述的方法,其中:
以第一精度格式对经光学邻近校正的目标掩模版图应用掩模光刻模型是通过第一处理器执行的;并且
以所述第二精度格式确定指示所述第二仿真掩模版图与所述目标掩模版图的差异的度量指标是通过第二处理器执行的;
其中所述第一处理器与所述第二处理器是同一处理器或不同的处理器。
10.一种电子设备,包括:
处理器;以及
与处理器耦合的存储器,存储器具有存储于其中的指令,指令在被处理器执行时使设备执行动作,所述动作包括:
以第一精度格式对经光学邻近校正的目标掩模版图应用掩模光刻模型,以生成第一仿真掩模版图;
将所述第一仿真掩模版图转换为第二精度格式的第二仿真掩模版图,其中所述第一精度格式的精度低于所述第二精度格式的精度;
以所述第二精度格式确定指示所述第二仿真掩模版图与所述目标掩模版图的差异的度量指标;以及
迭代地调整所述第一仿真掩模版图直至所述度量指标满足预定阈值,以获得经校正的掩模版图。
11.根据权利要求10所述的电子设备,其中所述电子设备包括至少一个所述处理器,所述处理器选自由以下项构成的组:
中央处理单元CPU;
图形处理单元GPU;
现场可编程门阵列FPGA;
加速处理器AP;
张量处理单元TPU;以及
神经网络处理单元NPU。
12.一种计算机可读存储介质,其上存储有计算机程序,程序被处理器执行时实现根据权利要求1-9中任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410134970.4A CN117666276A (zh) | 2024-01-31 | 2024-01-31 | 用于掩模工艺校正的方法、电子设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410134970.4A CN117666276A (zh) | 2024-01-31 | 2024-01-31 | 用于掩模工艺校正的方法、电子设备及存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117666276A true CN117666276A (zh) | 2024-03-08 |
Family
ID=90064590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410134970.4A Pending CN117666276A (zh) | 2024-01-31 | 2024-01-31 | 用于掩模工艺校正的方法、电子设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117666276A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110943022A (zh) * | 2018-09-21 | 2020-03-31 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
CN114326289A (zh) * | 2021-12-29 | 2022-04-12 | 全芯智造技术有限公司 | 用于执行光学邻近校正的方法、设备和存储介质 |
CN115774376A (zh) * | 2021-09-06 | 2023-03-10 | 三星电子株式会社 | 掩模工艺校正方法和使用其制造光刻掩模的方法 |
CN116819898A (zh) * | 2023-06-08 | 2023-09-29 | 中科晶源微电子技术(北京)有限公司 | 掩膜图案的校正方法、装置及半导体设备 |
CN117669473A (zh) * | 2024-01-29 | 2024-03-08 | 全智芯(上海)技术有限公司 | 用于模型校准的方法、电子设备及存储介质 |
-
2024
- 2024-01-31 CN CN202410134970.4A patent/CN117666276A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110943022A (zh) * | 2018-09-21 | 2020-03-31 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
CN115774376A (zh) * | 2021-09-06 | 2023-03-10 | 三星电子株式会社 | 掩模工艺校正方法和使用其制造光刻掩模的方法 |
CN114326289A (zh) * | 2021-12-29 | 2022-04-12 | 全芯智造技术有限公司 | 用于执行光学邻近校正的方法、设备和存储介质 |
CN116819898A (zh) * | 2023-06-08 | 2023-09-29 | 中科晶源微电子技术(北京)有限公司 | 掩膜图案的校正方法、装置及半导体设备 |
CN117669473A (zh) * | 2024-01-29 | 2024-03-08 | 全智芯(上海)技术有限公司 | 用于模型校准的方法、电子设备及存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114326289B (zh) | 用于执行光学邻近校正的方法、设备和存储介质 | |
US20140282290A1 (en) | Sub-resolution assist feature implementation using shot optimization | |
US20070011648A1 (en) | Fast systems and methods for calculating electromagnetic fields near photomasks | |
CN108228981B (zh) | 基于神经网络的opc模型生成方法及实验图案的预测方法 | |
JP2002333700A (ja) | ルールベースopcの評価方法およびシミュレーションベースopcモデルの評価方法 | |
WO2020154978A1 (zh) | 一种Hessian-Free的光刻掩模优化方法、装置及电子设备 | |
CN117669473B (zh) | 用于模型校准的方法、电子设备及存储介质 | |
CN113779779A (zh) | 优化掩模的方法、设备和计算机可读存储介质 | |
JP2006292941A (ja) | 光近接効果補正方法およびその装置 | |
CN115981115B (zh) | 光学邻近校正方法、装置、计算机设备和存储介质 | |
US8347255B2 (en) | Equation based retargeting of design layouts | |
US10571799B1 (en) | Hessian-free calculation of product of Hessian matrix and vector for lithography optimization | |
US11281839B2 (en) | Method, apparatus and electronic device for photolithographic mask optimization of joint optimization of pattern and image | |
Hu et al. | Estimating gray intensities for saturated speckle to improve the measurement accuracy of digital image correlation | |
CN114326288A (zh) | 增大光刻工艺窗口的方法、电子设备和存储介质 | |
US9582617B2 (en) | Simulation device and simulation program for simulating process using first and second masks | |
JP5463016B2 (ja) | パターンデータ作成方法 | |
CN117172185A (zh) | 一种用于多光束光罩编写器的高保真度版图光栅化方法 | |
CN117666276A (zh) | 用于掩模工艺校正的方法、电子设备及存储介质 | |
CN117710270B (zh) | 用于自由尺度光学邻近校正的方法、电子设备及存储介质 | |
CN117272919A (zh) | 光刻掩膜的更新方法、装置、设备及存储介质 | |
CN115587991A (zh) | 一种曲线掩膜提取方法、提取装置及存储介质 | |
CN115202163B (zh) | 选择光阻模型的方法、设备和计算机可读存储介质 | |
JP5674866B2 (ja) | パターンデータ作成方法、マスク作成方法、半導体装置の製造方法、パターン作成方法及びプログラム | |
CN113671804B (zh) | 确定掩模扰动信号的方法、设备和计算机可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |