JP2004054052A - 半導体集積回路製造用マスクパターンデータ生成方法およびその検証方法 - Google Patents
半導体集積回路製造用マスクパターンデータ生成方法およびその検証方法 Download PDFInfo
- Publication number
- JP2004054052A JP2004054052A JP2002212945A JP2002212945A JP2004054052A JP 2004054052 A JP2004054052 A JP 2004054052A JP 2002212945 A JP2002212945 A JP 2002212945A JP 2002212945 A JP2002212945 A JP 2002212945A JP 2004054052 A JP2004054052 A JP 2004054052A
- Authority
- JP
- Japan
- Prior art keywords
- mask pattern
- pattern data
- data
- size
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【課題】本来発生されるべきではないＯＰＣ処理による小さな補正パターンを見逃すことなく、高精度にＯＰＣ処理による補正パターンが適切であるか否かを検出して、微細なマスクパターンを高精度に形成する。
【解決手段】原マスクパターンデータにテンプレートサイズを変更してＯＰＣ処理を施した補正マスクデータと比較検出用データを比較して、不一致パターンデータが抽出されない場合は、補正マスクデータを適切な補正処理が施されたマスクデータと判定する。不一致パターンデータが抽出された場合は、補正マスクデータから不一致パターンデータを除去したマスクデータを生成する。
【選択図】 図１
【解決手段】原マスクパターンデータにテンプレートサイズを変更してＯＰＣ処理を施した補正マスクデータと比較検出用データを比較して、不一致パターンデータが抽出されない場合は、補正マスクデータを適切な補正処理が施されたマスクデータと判定する。不一致パターンデータが抽出された場合は、補正マスクデータから不一致パターンデータを除去したマスクデータを生成する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路製造時のリソグラフィ工程において、マスクに描画されたパターンを半導体ウェハ上へ転写する際に、光近接効果によって生じるパターン歪みを相殺する光近接効果補正（ＯＰＣ：Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ）処理を、原マスクパターンデータに対して施してマスクパターンデータを生成する半導体集積回路製造用マスクパターンデータ生成方法、およびマスクパターンデータに対して、適切に補正が行われているか否かを検証する半導体集積回路製造用マスクパターンデータ検証方法に関する。
【０００２】
【従来の技術】
近年、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ−大規模集積回路）の微細化に伴って、回路製造時のリソグラフィ工程にて用いられるマスクに関して、パターンの寸法制御性の低下、パターン形状の変形等が問題となっている。
【０００３】
このようなマスクパターンの寸法制御性の低下、マスクパターン形状の変形等が生じる原因の１つは、マスク作製プロセス上の問題であって、特に、マスク上へのパターン描画時において電子線の近接効果によりパターンが忠実に再現されないためである。また、他の１つは、マスクパターンをウェハ上に転写する際に、パターン歪みが発生して、パターンが忠実に転写されないためである。
【０００４】
ＬＳＩ製造時のリソグラフィ工程では、従来、露光用光源として比較的波長の短い、ｉ線と称される波長３６５ｎｍの光が用いられており、０．５μｍ〜０．３μｍ程度のパターンを含む半導体回路が、０．０５μｍ程度の精度で加工されるようになっている。また、現在、加工寸法の微細化に伴って主流となっている、より波長が短い、波長２４８ｎｍのＫｒＦエキシマレーザ光源についても、それ以上の精度で加工することが要求されている。
【０００５】
このように回路パターンが微細化され、高密度にパターンが形成されたマスクを用いて、ウェハ上にパターンを転写する場合には、パターン転写の再現性が低く、必要とする精度で転写されない場合が生じている。特に、波長よりも微細なパターンを形成するリソグラフィ工程においては、以下のような多くの問題を引き起こすことが考えられる。
【０００６】
例えば、図８に示すように、配線パターンをウェハ上に回路パターンとして転写する場合に、矩形状のマスクパターン１０１をウェハー上に転写すると、その四隅の角１０３が丸まったパターン１０２となる。よって、設計上のマスクデータより、若干、パターン寸法が短くなり、その結果、電流容量の低下などといった電気的不具合が生じることがある。
【０００７】
また、例えば、図９に示すように、コンタクトホールパターンをウェハ上に回路パターンとして転写する場合、性能限界の解像度で描画された微小な四角いマスクパターン１１１も、その四隅の角１１３が丸まって殆ど丸い形のパターン１１２となる。
【０００８】
また、例えば、図１０に示すように、各辺の長さａが同一である矩形状のマスクパターン１２１が規則的な配列で高密度に配置されたマスクを用いた場合、矩形状のパターンが単独で配置されたマスクと比較して、ウェハ上に転写されたパターン１２２のサイズは、四隅の角１２３が丸まることによる影響を受けるため、その寸法にｂとｃのような差が生じ、寸法のばらつきがｂとｄのように大きくなると、回路の動作タイミング、ＩＣの歩留まり等に大きく影響を与えることになる。
【０００９】
このようなリソグラフィ工程における光近接効果によるパターン歪みの問題は、加工寸法の微細化により、短波長の光源を用いた場合でも生じるようになってきている。このような光近接効果によるパターン歪みに対しては、ウェハ上に転写されるパターン変形を予め見込んで、マスクパターンの寸法補正、パターン形状の変化等の補正処理を施すことによって、問題が生じないようにすることが可能である。
【００１０】
このため、最先端のリソグラフィ技術では、マスクパターンに対して、ウェハ上への転写時に光近接効果により生じる変形（パターン歪み）を予め補正しておくことが必要になっており、このような補正処理は、光近接効果補正（Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ）と称されている。また、このようなＯＰＣ処理を施したパターンデータを用いて作製されたマスクは、ＯＰＣマスクと称されている。このＯＰＣ処理およびＯＰＣマスクは、デザインルール（最小加工寸法）０．３５μｍというような微細パターンが形成されるようになってから、広く用いられるようになってきている。
【００１１】
従来、マスクパターンの補正においては、１部のパターンサイズの変更、または、パターンの配置等に経験的な工夫が施されていたが、最近では、マスクパターン設計用シミュレーション技術の進捗により、ＬＳＩ設計システムの中で、体系的なマスクパターンの補正が試みられてきている。
【００１２】
ＯＰＣ処理においては、光の近接効果により起こり得るパターン歪み（以下、近接歪みと称する）に対して、各ＩＣのレイヤ毎にマスク上で補正が行われる。まず、特性評価用に作製されたテストパターンの露光結果から経験的に得られるデータをベースとして、ＯＰＣ処理を行うソフトウェアによって、近接歪みの数学的な記述を作成する。この記述は、”Ｒｕｌｅ−Ｂａｓｅ ＯＰＣ”と称される手法で作成され、マスク上のレイアウトパターンに簡単な変更を加えるルール（補正規則）として表される。このようなルールが、基本パターンに対する補正用のルールセットとして作成され、このルールセットに基づいてＯＰＣ処理が施される。また、設計データの段階で露光光源に対する光学的なシミュレーションを行って、マスクを用いてウェハ上にパターンを転写する際に予め予測される光学的な歪み、またはエッチング等のプロセス上の歪みを考慮した設計を行う”Ｍｏｄｅｌ−Ｂａｓｅｄ ＯＰＣ”と称される手法を用いて、さらに複雑なプロセスに対応した詳細な記述（モデルセット）を作成することもできる。
【００１３】
このような近接歪みの記述（ルールセットまたはモデルセット）が一度作成されると、ＯＰＣ処理を行うソフトウェアによって、その近接歪みに対応して、レイアウト・パターンの形状変更、ラインのエッジ移動、特殊パターンの追加等の補正処理が自動的に行われる。上述したコンタクトホールのように、ウェハ上に転写されるパターンの歪みが生じると考えられるレイヤのマスクは、これらの補正処理を施した後のマスクパターンデータを用いて作製することができる。
【００１４】
以上のように、ＯＰＣ処理されたマスクで近接歪みを相殺することによって、マスクの設計データに近いパターンをウェハ上に生成することが可能となる。
【００１５】
【発明が解決しようとする課題】
しかしながら、従来のＯＰＣ処理では、微細なパターンに対して微細な補正パターンを生成する必要があり、ＯＰＣ処理に必要とされる時間が大きく増大するという問題がある。
【００１６】
例えば、コンタクトホールを例に挙げて説明すると、図１１に示すように、パターンの四隅に小さな正方形の凸状補正パターン（セリフ（ｓｅｒｉｆ）パターンと称される）４を設けることによって、ウェハ上に転写したときの変形の程度を小さくする補正手法（ＯＰＣ）がある。この場合、従来は１つの正方形で記述されるコンタクトホールパターンが、９つの矩形形状、または２０角形で記述されることになる。
【００１７】
また、ラインパターンを例に挙げて説明すると、図１２に示すように、ラインの終端に凸状補正パターン（ハンマーヘッドと称される）５を設けることによって、ウェハ上に転写したときの変形の程度を小さくする補正手法（ＯＰＣ）がある。この場合にも、コンタクトホールパターンと同様に、矩形数が増加し、ＯＰＣ処理に必要な時間が増加することになる。
【００１８】
さらに、ラインコーナー部を例に挙げて説明すると、図１３に示すように、ラインコーナー部に補正パターンとして、アウトコーナーセリフ６およびインコーナーセリフ７を設けることによって、ウェハ上に転写したときの変形の程度を小さくする補正手法（ＯＰＣ）がある。この場合にも、コンタクトホールパターンと同様に、矩形数が増加し、ＯＰＣ処理に必要な時間が増加することになる。
【００１９】
このように、ＯＰＣ処理を施したマスクパターンデータは、設計当初のデータと比べると図形数が増大し、その結果、ＯＰＣ処理に必要とされる時間が増大するという問題が生じる。
【００２０】
また、ＯＰＣ処理のプログラム的なバグにより、本来発生されるべきではないＯＰＣ処理による補正パターンが生じると、元のパターンデータとは異なるパターンデータが生成されることがあり、また、マスクの製造プロセス上の製造限界を超えた補正マスクパターンが生成されることもある。
【００２１】
このため、例えば特開平１１−１７４６５９号公報には、光近接効果補正（ＯＰＣ）処理を行ったマスクパターンが適切なマスクパターンであるか否かを判定するための検証方法（リサイズチェック）が開示されている。
【００２２】
この特開平１１−１７４６５９号公報に開示されているマスクパターンの検証方法では、原マスクパターンを最大バイアス（光近接効果補正を行う際にラインのエッジを補正するための最大補正幅）だけオーバーサイズさせたマスクパターンと、アンダーサイズさせたマスクパターンとが生成される。そして、これらのマスクパターンと、光近接効果補正を行ったマスクパターンとが比較されて、補正が限界（最大バイアス）を超えていない場合に適切な補正であると判断される。
【００２３】
図１４は、特開平１１−１７４６５９号公報に開示されているマスクパターンの検証方法の処理手順を示すフローチャートである。
【００２４】
まず、ステップＳ１０１で、特性評価用テストパターンの露光結果から得られた経験的なデータをベースに、マスク上のレイアウト・パターンに変更を加えるための簡単なルールを抽出し、ステップＳ１０２では、ＯＰＣ処理を施す補正量の最適値を求める。そして、ステップＳ１０３で、これらを基にルールファイルを作成する。一方、ステップＳ１０４ではレイアウトの設計データである原マスクパターンを作成する。
【００２５】
次に、ステップＳ１０５では、ステップＳ１０３で作成したルールファイルと、ステップＳ１０４で作成した原マスクパターンとから、ＯＰＣルールセットを作成する。
【００２６】
次に、ステップＳ１０７では、ＯＰＣ処理の負荷を軽減するために、原マスクパターンを複数の領域に分割するテンプレートサイズ処理を行う。そして、ステップＳ１０８では、ステップＳ１０５で作成されたＯＰＣルールセットに記述されている規則に従ってＯＰＣ処理を施し、ステップＳ１０９で補正マスクデータを生成する。一方、ステップＳ１０６では、原マスクパターンから、上述した最大バイアスだけオーバーサイズおよびアンダーサイズさせた原マスクデータを作成する。
【００２７】
ステップＳ１１０では、ステップＳ１０９で作成した補正マスクデータと、ステップＳ１０６で作成した原マスクデータとを図形演算処理により減算し、両データで同じ図形パターンを削除する。これにより、両データを比較検証して、ステップＳ１１１で比較データとして出力する。
【００２８】
次に、ステップＳ１１２では、ステップＳ１１１で生成された比較データ内に最大バイアスを超えるデータが存在するか否かをリサイズチェックする。そして、最大バイアスを超えるデータが存在する場合には、ステップＳ１１３で、そのデータを修正することにより、ステップＳ１１４で適切な補正が施されたマスクデータを得ることができる。また、比較データ内に最大バイアスを超えるデータが存在しない場合には、ステップＳ１１４に進み、補正マスクパターンを適切な補正が施されたマスクデータとして出力する。そして、ステップＳ１１５では、ステップＳ１１４で作成されたマスクデータを基にマスクを作製する。
【００２９】
しかしながら、上記特開平１１−１７４６５９号公報に開示されているマスクパターンの検証方法では、本来発生されるべきではないＯＰＣ処理による補正パターンであっても、ＯＰＣ処理によって補正された補正パターンとオーバーサイズおよびアンダーサイズの原マスクパターンとの差が最大バイアス内であるような小さな補正パターンである場合には、検出することができない。
【００３０】
このように、従来のマスクパターンの検証方法では、ＯＰＣ処理を施したマスクデータが問題なく、ルール通りまたはモデル通りに補正が行われているか否かを適切に検証することができないという課題がある。
【００３１】
さらに、実際にＯＰＣ処理により補正されたデータを検証する際に、どのような手法で処理したかによって、適切な検証方法を見極めて行う必要もある。これは、ルールベースでは得られるＯＰＣパターンは一つであるが、モデルベースでは幾通りものＯＰＣパターンが得られることが考えられるため、それぞれの方法に適した検証方法で検証する必要があるからである。
【００３２】
本発明は、このような従来技術の課題を解決するためになされたものであり、本来発生されるべきではないＯＰＣ処理による小さな補正パターンを見逃すことなく、高精度にＯＰＣ処理による補正パターンが適切であるか否かを検出して、微細なパターンを高精度に形成することができる半導体集積回路製造用マスクパターンデータの生成方法およびその検出方法を提供することを目的とする。
【００３３】
【課題を解決するための手段】
本発明の半導体集積回路製造用マスクパターンデータ生成方法は、半導体集積回路装置製造時のリソグラフィ工程において、マスクに描画されたパターンを半導体ウェハ上へ転写する際に、光近接効果によって生じるパターン歪みを相殺する光近接効果補正（ＯＰＣ：Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ）処理を、原マスクパターンデータに対して施してマスクパターンデータを生成する方法であって、該原マスクパターンデータを、第１サイズを有する複数の領域に分割する第１ステップと、該第１ステップで分割された第１サイズの領域単位で原マスクパターンデータにＯＰＣ処理を施して、第１マスクパターンデータを生成する第２ステップと、該原マスクパターンデータを、第１サイズとは異なる第２サイズを有する複数の領域に分割する第３ステップと、該第３ステップで分割された第２サイズの領域単位で原マスクパターンデータにＯＰＣ処理を施して、第２マスクパターンデータを生成する第４ステップと、該第１マスクパターンデータおよび該第２マスクパターンデータの一致比較を行う第５ステップと、該第５ステップで不一致パターンデータが存在しない場合には、該第１マスクパターンデータまたは該第２マスクパターンデータを半導体集積回路製造用マスクパターンデータとして生成し、不一致パターンデータが存在する場合には、該第１マスクパターンデータまたは該第２マスクパターンデータから不一致パターンデータを除去したマスクパターンデータを製造用マスクパターンデータとして生成する第６ステップとを含み、そのことにより上記目的が達成される。
【００３４】
本発明の半導体集積回路製造用マスクパターン生成方法は、半導体集積回路装置製造時のリソグラフィ工程において、マスクに描画されたパターンを半導体ウェハ上へ転写する際に、光近接効果によって生じるパターン歪みを相殺する光近接効果補正（ＯＰＣ：Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ）処理を、原マスクパターンデータに対して施してマスクパターンデータを生成する方法であって、該原マスクパターンデータを、第１サイズを有する複数の領域に分割する第１ステップと、該第１ステップで分割された第１サイズの領域単位で原マスクパターンデータにＯＰＣ処理を施して、第１マスクパターンデータを生成する第２ステップと、該原マスクパターンデータを、第１サイズとは異なる第２サイズを有する複数の領域に分割する第３ステップと、該第３ステップで分割された第２サイズの領域単位で原マスクパターンデータにＯＰＣ処理を施して、第２マスクパターンデータを生成する第４ステップと、該第１マスクパターンデータおよび該第２マスクパターンデータの一致比較を行い、比較結果データを出力する第５ステップと、該第５ステップで出力された比較結果データに含まれる図形パターンが、所定の範囲内の大きさか否かを判定する第６ステップと、該第６ステップで、図形パターンが所定の範囲内の大きさであれば、該第１マスクパターンデータまたは該第２マスクパターンデータを半導体集積回路製造用マスクパターンデータとして生成し、図形パターンが所定の範囲外の大きさであれば、該第１マスクパターンデータまたは該第２マスクパターンデータから所定の範囲外の図形パターンを除去したマスクパターンデータを製造用マスクパターンデータとして生成する第７ステップとを含み、そのことにより上記目的が達成される。
【００３５】
好ましくは、前記第６ステップにおいて図形パターンの大きさを判定する際に、所定の範囲を、パターン形状の最小単位を規定するグリッドサイズをαとした場合に、α×√２以上、かつ、α×２以下の範囲とする。
【００３６】
好ましくは、前記第１サイズまたは前記第２サイズのうち、少なくとも一方のサイズは、ＯＰＣ処理時間と分割領域サイズとの相関関係を実験的に求めた結果から、ＯＰＣ処理時間が極小となるサイズの近傍の値とする。
【００３７】
好ましくは、前記第２ステップおよび前記第４ステップにおいて、それぞれ複数の分割領域を含む複数のグループにまとめて、各グループ単位でＯＰＣ処理を並列に処理する。
【００３８】
本発明の半導体集積回路製造用マスクパターンデータ検出方法は、半導体集積回路装置製造時のリソグラフィ工程において、マスクに描画されたパターンを半導体ウェハ上へ転写する際に、光近接効果によって生じるパターン歪みを相殺する光近接効果補正（ＯＰＣ：Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ）処理を、原マスクパターンデータに対して施して得られる補正マスクパターンデータを検証する方法であって、該原マスクパターンデータを、第１サイズを有する複数の領域に分割する第１ステップと、該第１ステップで分割された第１サイズの領域単位で原マスクパターンデータにＯＰＣ処理を施して、補正マスクパターンデータを生成する第２ステップと、該原マスクパターンデータを、第１サイズとは異なる第２サイズを有する複数の領域に分割する第３ステップと、該第３ステップで分割された第２サイズの領域単位で原マスクパターンデータにＯＰＣ処理を施して、検証用マスクパターンデータを生成する第４ステップと、該補正マスクパターンデータおよび該検証用マスクパターンデータの一致比較を行う第５ステップと、該第５ステップで不一致パターンデータが存在しない場合には、該補正マスクマスクパターンデータを適切なマスクパターンデータであると判定し、不一致パターンデータが存在する場合には、該補正マスクパターンデータが不適切なマスクパターンデータであると判定して、該補正マスクパターンデータから不一致パターンデータを除去したマスクパターンデータを製造用マスクパターンデータとして生成する第６ステップとを含み、そのことにより上記目的が達成される。
【００３９】
本発明の半導体集積回路製造用マスクパターン検証方法は、半導体集積回路装置製造時のリソグラフィ工程において、マスクに描画されたパターンを半導体ウェハ上へ転写する際に、光近接効果によって生じるパターン歪みを相殺する光近接効果補正（ＯＰＣ：Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ）処理を、原マスクパターンデータに対して施して得られる補正マスクパターンデータを検証する方法であって、該原マスクパターンデータを、第１サイズを有する複数の領域に分割する第１ステップと、該第１ステップで分割された第１サイズの領域単位で原マスクパターンデータにＯＰＣ処理を施して、補正マスクパターンデータを生成する第２ステップと、該原マスクパターンデータを、第１サイズとは異なる第２サイズを有する複数の領域に分割する第３ステップと、該第３ステップで分割された第２サイズの領域単位で原マスクパターンデータにＯＰＣ処理を施して、検証用マスクパターンデータを生成する第４ステップと、該補正マスクパターンデータおよび該検証用マスクパターンデータの一致比較を行い、比較結果データを出力する第５ステップと、該第５ステップで出力された比較結果データに含まれる図形パターンが、所定の範囲内の大きさか否かを判定する第６ステップと、該第６ステップで、図形パターンが所定の範囲内の大きさであれば、該補正マスクマスクパターンデータを適切なマスクパターンデータであると判定し、図形パターンが所定の範囲外の大きさであれば、該補正マスクパターンデータが不適切なマスクパターンデータであると判定して、該補正マスクパターンデータから所定の範囲外の図形パターンを除去したマスクパターンデータを製造用マスクパターンデータとして生成する第７ステップとを含み、そのことにより上記目的が達成される。
【００４０】
好ましくは、前記第６ステップにおいて図形パターンの大きさを判定する際に、所定の範囲を、パターン形状の最小単位を規定するグリッドサイズをαとした場合に、α×√２以上、かつ、α×２以下の範囲とする。
【００４１】
好ましくは、前記第１サイズまたは前記第２サイズのうち、少なくとも一方のサイズは、ＯＰＣ処理時間と分割領域サイズとの相関関係を実験的に求めた結果から、ＯＰＣ処理時間が極小となるサイズの近傍の値とする。
【００４２】
好ましくは、前記第２ステップおよび前記第４ステップにおいて、それぞれ複数の分割領域を含む複数のグループにまとめて、各グループ単位でＯＰＣ処理を並列に処理する。
【００４３】
以下に、本発明の作用について説明する。
【００４４】
本発明にあっては、原マスクパターンデータに対してテンプレート（分割領域）のサイズを変更してＯＰＣ処理を施した２種類の補正マスクパターンデータを比較して、不一致パターンデータが抽出されない場合には、補正マスクパターンデータを適切な補正処理が施された半導体集積回路製造用マスクパターンデータと判定することができる。また、不一致パターンデータが抽出された場合には、この不一致パターンデータを、ＯＰＣ処理プログラムの不具合等によって生じる、本来発生されるべきではない補正パターンとみなして、補正マスクパターンデータから不一致パターンデータを除去したマスクパターンデータを、適切な補正処理が施された半導体集積回路製造用マスクパターンデータとして生成することができる。
【００４５】
また、Ｒｕｌｅ−Ｂａｓｅ ＯＰＣ手法では、ある決められた数値通りに補正パターンが生成されるが、Ｍｏｄｅｌ−ＢａｓｅＯＰＣ手法では、光学シリアルデータをベースとして作成されたプロセスモデルに基づいて、ＯＰＣ処理プログラムによって異なる補正パターンが生成され、いずれも適正な補正パターンデータである場合がある。
【００４６】
このような場合には、原マスクパターンデータに対してテンプレートサイズを変更してＯＰＣ処理を施した２種類の補正マスクパターンデータを比較し、比較結果データに含まれる図形パターンが、所定の範囲内の大きさであれば、補正マスクパターンデータを適切な補正処理が施された半導体集積回路製造用マスクパターンデータと判定することができる。また、比較結果データに含まれる図形パターンが、所定の範囲外の大きさであれば、この所定の範囲外の図形パターンを、ＯＰＣ処理プログラムの不具合等によって生じる、本来発生されるべきではない補正パターンとみなして、補正マスクパターンデータから所定の範囲外の図形パターンを除去したマスクパターンデータを、適切な補正処理が施された半導体集積回路製造用マスクパターンデータとして生成することができる。この場合、所定の範囲は、パターン形状の最小単位を規定するグリッドサイズをαとした場合に、α×√２以上、かつ、α×２以下の範囲とすることが好ましい。
【００４７】
２種類のテンプレートサイズの少なくとも一方は、ＯＰＣ処理時間が極小となるサイズの近傍の値とすることによって、処理時間の短縮化を図ることができる。さらに、テンプレートを複数のグループにまとめて、各グループ単位でＯＰＣ処理を並列に処理することによって、処理時間の短縮化を図ることができる。
【００４８】
【発明の実施の形態】
以下に、本発明の実施の形態について、図面に基づいて説明する。
【００４９】
（実施形態１）
図１は、本発明の一実施形態である半導体集積回路製造用マスクパターンデータ製造方法およびその検証方法について、ＯＰＣ処理による補正パターン発生からマスクデータ作製までの一連の処理手順を示すフローチャートである。ここでは、Ｒｕｌｅ−ＢａｓｅＯＰＣ手法によって補正マスクパターンデータを生成する例について説明する。
【００５０】
まず、ステップＳ１で、ＯＰＣ処理が必要とされるレイアウト層に関するルール抽出を行う。このルールは、予め作製した特性評価用のＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）マスクを用いてウェハに対してステッパ露光を行い、その結果得られたウェハ上の転写結果から、マスク上のレイアウト・パターンに対して補正を行うために必要な簡単な変更規則を求め、それを所定の書式でルールとして表現することにより得ることができる。
【００５１】
次に、ステップＳ２では、ＯＰＣ処理を施す補正量の最適値を求め、ステップＳ３で、ステップＳ１で抽出したルールとステップＳ２で求めた補正量の最適値とからルールファイルを作成する。一方、ステップＳ４では、ＯＰＣ処理が必要なレイアウト層に対応する原マスクパターンを作成する。
【００５２】
次に、ステップＳ５では、ステップＳ３で作成したルールファイルと、ステップＳ４で作成した原マスクパターンとから、ＯＰＣ処理に必要とされるＯＰＣルールセットを作成する。
【００５３】
次に、ステップＳ６では、原マスクパターンをテンプレートサイズ−Ａ−の条件で複数の領域に分割する。そして、ステップＳ７で、各分割領域（テンプレート）に対して、ステップＳ５で作成されたＯＰＣルールセットに記述されている規則に従ってＯＰＣ処理を施し、ステップＳ８で補正マスクデータを生成する。一方、ステップＳ９では、原マスクパターンをテンプレートサイズ−Ｂ−の条件で複数の領域に分割する。そして、ステップＳ１０で、各分割領域（テンプレート）に対して、ステップＳ５で作成されたＯＰＣルールセットに記述されている規則に従ってＯＰＣ処理を施し、ステップＳ１１で比較検証用データを生成する。
【００５４】
以上により、原マスクパターンに対してテンプレートサイズのみを異ならせてそれぞれＯＰＣ処理を施したデータである補正マスクデータと比較検証用データとが生成される。この２つのデータは、ルールファイルを含む、同じＯＰＣルールセットを用いて生成されたＯＰＣ処理後のデータであり、ＯＰＣ処理プログラムの不具合等に起因する異常な処理がない場合には、全く同じデータが得られることになる。
【００５５】
次に、ステップＳ１２では、ステップＳ８で作成した補正マスクデータと、ステップＳ１１で作成した比較検証用データとを図形演算処理により減算し、両データで同じ図形パターンを削除することにより、両データを比較検証する。両データ間で一致しないデータが存在する場合には、エラーとして、ステップＳ１３で、検出された不一致データを補正マスクデータから除去するデータ修正を行う。
【００５６】
また、比較検証で両データ間で一致しないデータが存在しない場合には、テンプレートサイズ−Ａ−の条件でＯＰＣ処理を行った補正マスクデータを、適切な補正が施されたマスクデータであると判断することができる。そして、ステップＳ１４では、ステップＳ１２で適切な補正が施されたマスクデータと判定された補正マスクデータまたはステップＳ１３でデータ修正されたデータを、実際のマスク作製に使用されるマスクデータとして、描画データに変換した後、ステップＳ１５のマスク作製工程に進む。
【００５７】
以上のようにして、Ｒｕｌｅ−Ｂａｓｅ ＯＰＣ手法によってマスクパターンを補正し、検証を行った後、最終的に半導体集積回路製造用マスクデータを生成することができる。なお、上記図１に点線Ａで囲んだ処理手順は、ＯＰＣ処理による補正パターン発生用ツールとして、例えば、現在市販されているＡｖａｎｔ！社製のＴａｕｒｕｓ−ＯＰＣ等のような実績のあるツールを用いて行うことができる。また、点線Ｂで囲んだ処理手順は、比較検証ツールとして、例えば、現在市販されているＣａｄｅｎｃｅ社製のＤｒａｃｕｌａ等のような実績のあるツールを用いて行うことができる。
【００５８】
以下に、上記処理手順について、さらに詳細に説明する。
【００５９】
はじめに、上記図１に点線Ａで囲んだ、適切なマスクパターンであるか否かを判定するためのＯＰＣ処理によるマスクデータ生成方法について、図２を用いて説明する。
【００６０】
まず、図２（ａ）に示すように、レイアウト設計により生成された設計元データ（原マスクパターン）２３を、ＯＰＣ処理によるマスクデータ発生前に、予め複数の領域に分割する。以下、分割された各領域をテンプレート２４と称する。
【００６１】
次に、図２（ｂ）に示すように、分割されたテンプレート２４毎に、そのテンプレートに含まれるレイアウト・パターン２３に対して、順次、補正を施す。ここでは、レイアウト・パターン２３にセリフパターン２５を補正している。
【００６２】
このときのテンプレートサイズは、各デバイスによって異なる数値となるが、一辺を約約５０，０００ｎｍ程度の矩形に設定することによって、ＯＰＣ処理時間の短縮化を図ることができる。
【００６３】
図３は、テンプレートサイズとＯＰＣ処理時間との相関関係を定性的に示すグラフである。
【００６４】
テンプレートサイズを小さくすると、ＯＰＣ処理が施されるデータ量が増加するために、レイアウト設計データ全体でＯＰＣ処理時間が増大する。また、テンプレートサイズを大きくすると、１つのテンプレートに対するＯＰＣ処理時間が増大するために、レイアウト設計データ全体でＯＰＣ処理時間が増大する。従って、両者の中間にＯＰＣ処理時間の極小値が存在し、上記約５０，０００ｎｍのテンプレートサイズは、この極小値近傍の値である。
【００６５】
このように、ＯＰＣ処理時間は、テンプレートサイズに対する依存性を有している。この依存性は、プロセスパラメータ（特性）および処理対象となるマスク層によって決定され、図３に示す特性は、実験的に求めることが可能であるため、ＯＰＣ処理時間が最小となる、テンプレートサイズの最適値を得ることができる。
【００６６】
さらに、各テンプレートが隣接する境界部分には、約１０００ｎｍのオーバーラップ領域を設けることが好ましい。これは、テンプレート内でＯＰＣ処理対象となるレイアウト・パターン周辺のパターン形状を考慮して、補正パターンを発生させることにより、ルール通りに、またはモデルに適した補正パターンが得られるようにするためである。
【００６７】
本実施形態では、例えば、テンプレートサイズ−Ａ−は１辺が３０，０００ｎｍの矩形に設定し、テンプレートサイズ−Ｂ−は１辺が７５，０００ｎｍの矩形に設定する。また、補正したいデータが疎なパターンばかりであれば、大きなテンプレートサイズを用い、補正したいデータが密なパターンばかりであれば小さなテンプレートサイズを用いることによって、処理時間の短縮化を図ることができる。また、例えば、疎・密パターンが共存しているＬＳＩデータ等に対しては、中間の大きさのテンプレートサイズを用いることが好ましい。これらのことは、モデルベースについても、ルールベースについても同様である。
【００６８】
次に、上記図１に点線Ｂで囲んだ、適切なマスクパターンであるか否かを判定するためのマスクデータの比較検証方法について、説明する。
【００６９】
図２で説明したＯＰＣ処理によるマスクデータ生成方法において、ＯＰＣ処理プログラムの不具合等のために、本来発生するべきではない補正パターンが発生することが考えられる。
【００７０】
このような本来発生するべきではない補正パターンは、テンプレートサイズを変更させてＯＰＣ処理を施したマスクデータをいくつか生成し、互いに図形演算により減算を行って、両データで同じ図形パターンを削除することにより、除去することが可能となる。２つのマスクデータを互いに図形演算により減算することによって、両データの不一致パターンが抽出され、この不一致パターンを不具合で発生した補正パターンとみなすことができるからである。これにより、ルール通りのＯＰＣ処理による補正が施されたパターンをマスクデータとして生成することが可能となる。
【００７１】
（実施形態２）
図４は、実施形態２の半導体集積回路製造用マスクパターンデータ製造方法およびその検証方法について、ＯＰＣ処理による補正パターン発生からマスクデータ作製までの一連の処理手順を示すフローチャートである。ここでは、Ｍｏｄｅｌ−ＢａｓｅＯＰＣ手法によって補正マスクパターンデータを生成する例について説明する。
【００７２】
まず、ステップＳ２１で、ＯＰＣ処理が必要とされるレイアウト層に関するモデル抽出を行う。このモデルは、予め作製した特性評価用のＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）マスクを用いてウェハに対してステッパ露光を行い、その結果得られたウェハ上の転写結果から、基本的なフォトデータを収集することにより得ることができる。
【００７３】
次に、ステップＳ２２では、ステップＳ２１のモデル抽出によって得られる線幅に関する依存性、または線同士の間隔に関する依存性等に合わせて光学シミュレータのパラメータを調整し、どのようなパターンがウェハー上に転写されるか、その転写結果からどのような最終マスクパターンが生成されるか等を光学シミュレーションを用いて検証することにより、プロセスモデル（特性）に対応して、ＯＰＣ処理を施す補正量の最適値を求め、ステップＳ２３でモデルファイルを作成する。
【００７４】
一方、ステップＳ２４では、ＯＰＣ処理が必要なレイアウト層に対応する原マスクパターンを作成する。
【００７５】
次に、ステップＳ２５では、ステップＳ２３で作成したモデルファイルと、ステップＳ２４で作成した原マスクパターンとから、ＯＰＣ処理に必要とされるＯＰＣモデルセットを作成する。
【００７６】
次に、ステップＳ２６では、原マスクパターンをテンプレートサイズ−Ａ−の条件で複数の領域に分割する。そして、ステップＳ２７で、各分割領域（テンプレート）に対して、ステップＳ２５で作成されたＯＰＣモデルセットの記述に従ってＯＰＣ処理を施し、ステップＳ２８で補正マスクデータを生成する。一方、ステップＳ２９では、原マスクパターンをテンプレートサイズ−Ｂ−の条件で複数の領域に分割する。そして、ステップＳ３０で、各分割領域（テンプレート）に対して、ステップＳ２５で作成されたＯＰＣモデルセットの記述に従ってＯＰＣ処理を施し、ステップＳ３１で比較検証用データを生成する。
【００７７】
以上により、原マスクパターンに対してテンプレートサイズのみを異ならせてそれぞれＯＰＣ処理を施したデータである補正マスクデータと比較検証用データとが生成される。
【００７８】
次に、ステップＳ３２では、ステップＳ２８で作成した補正マスクデータと、ステップＳ３１で作成した比較検証用データとを図形演算処理により減算し、両データで同じ図形パターンを削除することにより、両データを比較検証して、ステップＳ３３で比較データとして出力する。
【００７９】
次に、ステップＳ３４では、ステップＳ３３で生成された比較データに対してリサイズチェックを行い、所定の範囲外であれば、エラーとして、ステップＳ３５で、所定の範囲外のパターンを補正マスクデータから除去するデータ修正を行う。
【００８０】
また、比較データが所定の範囲内であれば、テンプレートサイズ−Ａ−の条件でＯＰＣ処理を行った補正マスクデータを、適切な補正が施されたマスクデータであると判断することができる。そして、ステップＳ３６では、ステップＳ３４で適切な補正が施されたマスクデータと判定された補正マスクデータまたはステップＳ３５でデータ修正されたデータを、実際のマスク作製に使用されるマスクデータとして、描画データに変換した後、ステップＳ３７のマスク作製工程に進む。
【００８１】
以上のようにして、Ｍｏｄｅｌ−Ｂａｓｅ ＯＰＣ手法によってマスクパターンを補正し、検証を行った後、最終的に半導体集積回路製造用マスクデータを生成することができる。なお、上記図４に点線Ａで囲んだ処理手順は、ＯＰＣ処理による補正パターン発生用ツールとして、例えば、現在市販されているＡｖａｎｔ！社製のＴａｕｒｕｓ−ＯＰＣ等のような実績のあるルーツを用いて行うことができる。また、点線Ｂで囲んだ処理手順は、比較検証ツールとして、例えば、現在市販されているＣａｄｅｎｃｅ社製のＤｒａｃｕｌａ等のような実績のあるツールを用て行うことができる。
【００８２】
以下に、上記処理手順について、さらに詳細に説明する。
【００８３】
まず、上記図４に点線Ａで囲んだ、適切なマスクパターンであるか否かを判定するためのＯＰＣ処理によるマスクデータ生成方法については、実施形態１で図２を用いて説明した方法と同様に行うことができる。
【００８４】
次に、上記図４に点線Ｂで囲んだ、適切なマスクパターンであるか否かを判定するためのマスクデータの比較検証方法について、説明する。
【００８５】
Ｍｏｄｅｌ−Ｂａｓｅ ＯＰＣにおいては、図２で説明したＯＰＣ処理後の各データは、同じＯＰＣモデルセット条件で生成される。しかしながら、そのＯＰＣモデルセットの記述が一度作成されると、ＯＰＣ処理プログラムがテンプレートサイズの相違に起因するレイアウト・パターンの形状変更、ラインエッジの移動、特殊パターンの追加等に対する近接歪みに対応するため、テンプレートサイズが異なる２つのデータとして、ＯＰＣ処理による補正パターン形状が生成されることが幾通りも考えられる。従って、同じＯＰＣ処理後のデータが生成されること確率は低く、適切なＯＰＣパターンが幾通りも存在することとなる。このことについて、図５を用いて説明する。
【００８６】
図５（ａ）に示すように、補正処理が施されていないマスク２６に対して、理想的なウェハ転写が行われた場合には、実線２７で示すようなパターンが得られる。しかしながら、実際には、図５（ｂ）に示すように、角の丸まったパターン２８となり、補正パターンが必要とされる。
【００８７】
このような場合に、Ｒｕｌｅ−Ｂａｓｅ ＯＰＣ手法では、ある決められた数値通りに補正パターンが生成される。しかしながら、Ｍｏｄｅｌ−Ｂａｓｅ ＯＰＣ手法では、光学シミュレーションをベースとして一度作られたプロセスモデルに対応してＯＰＣ処理が行われ、例えば、図５（ｃ）および図５（ｄ）に示すように、元のレイアウト・パターンに対して異なる補正パターン形状２９および３０が生成されることが考えられ、そのいずれの場合でも、ほぼ理想に近いウエハー転写結果３１が得られることがある。
【００８８】
従って、補正マスクデータと比較検証用データとの比較検証後には、ＯＰＣ処理によって適切な補正が行われているか否かを判断するために、比較データを出力して、リサイズチェックを行う必要がある。
【００８９】
次に、上記図４に点線Ｃで囲んだ、適切なマスクパターンであるか否かを判定するためのリサイズチェック方法について、説明する。
【００９０】
Ｍｏｄｅｌ−Ｂａｓｅ ＯＰＣ手法により補正パターンが生成された直後のデータ（補正マスクデータおよび比較検証用データ）には、Ｇｒｉｄ上に位置しないデータが存在する。なお、ここで、Ｇｒｉｄとは、レイアウト形状の最小単位を規定する仮想的な座標系のことを示す。この比較検証前のデータ（補正マスクデータおよび比較検証用データ）は、Ｇｒｉｄ単位で出力されるが、その際、補正されたパターン形状に１Ｇｒｉｄ程度の違いが発生する場合がある。これは、上記図５（ｃ）および図５（ｄ）に示したような、レイアウト・パターンに対して異なる補正パターン形状２９および３０が発生する原因となる。
【００９１】
このような１Ｇｒｉｄ程度の補正パターン形状の違いは、これらの補正パターンを含むマスクを用いてフォト工程を行った後の形状（ウェハ上の転写形状）としては有異な差が生じないため、この差をリサイズチェックによって検出する必要性はない。しかしながら、それ以上の違いがある場合には、フォト工程後の形状として有異な差が生じるため、リサイズチェックを行う必要性がある。
【００９２】
以下に、リサイズチェックについて、図６および図７を用いて具体的に説明する。
【００９３】
例えば、図６に示すように、垂直な配線パターン３２のラインエッジ３３に対して、上記テンプレートサイズ−Ａ−の条件でＯＰＣ処理を施した場合、平行方向に移動補正されたラインエッジ３４は、ＯＰＣ処理直後はＧｒｉｄに接しない状態である。しかしながら、補正マスクデータを出力する際には、Ｇｒｉｄ単位で調整されるため、補正されたラインエッジ３４が補正前のラインエッジ３３に戻ることがある。また、垂直な配線パターン３２のラインエッジ３３に対して、上記テンプレートサイズ−Ｂ−の条件でＯＰＣ処理を施した場合、平行方向に移動補正されたラインエッジ３５は、ＯＰＣ処理直後はＧｒｉｄに接しない状態である。しかしながら、補正マスクデータを出力する際には、Ｇｒｉｄ単位で調整されるため、補正されたラインエッジ３５が補正前のラインエッジ３３よりも１Ｇｒｉｄ分だけ平行方向に移動したラインエッジ３６となることがある。
【００９４】
同様に、例えば、図７に示すように、斜め方向の配線パターン４２のラインエッジ４３に対して、上記テンプレートサイズ−Ａ−の条件でＯＰＣ処理を施した場合、斜め方向に平行移動補正されたラインエッジ４４は、ＯＰＣ処理直後はＧｒｉｄに接しない状態である。しかしながら、補正マスクデータを出力する際には、Ｇｒｉｄ単位で調整されるため、補正されたラインエッジ４４が補正前のラインエッジ４３に戻ることがある。また、斜め方向の配線パターン４２のラインエッジ４３に対して、上記テンプレートサイズ−Ｂ−の条件でＯＰＣ処理を施した場合、斜め方向に平行移動補正されたラインエッジ４５は、ＯＰＣ処理直後はＧｒｉｄに接しない状態である。しかしながら、補正マスクデータを出力する際には、Ｇｒｉｄ単位で調整されるため、補正されたラインエッジ４５が補正前のラインエッジ４３よりも、図７に矢印４７で示すＧｒｉｄ×√２分だけ、平行方向に移動したラインエッジ４６となることがある。
【００９５】
従って、適切なマスクパターンであるか否かを判定するためのリサイズチェック量の最小値は、斜め方向のパターンであって、斜め方向に平行移動補正された場合のＧｒｉｄ×√２とすることが好ましい。また、リサイズチェック量の最大値は、フォト工程後の形状として有異な差が生じるＧｒｉｄ×２とすることが好ましい。ここで、上記各式内の「Ｇｒｉｄ」は、予め設定されるＧｒｉｄの間隔を示すものとする。
【００９６】
リサイズチェックは、リサイズ量をＧｒｉｄ×√２以上、かつ、２×Ｇｒｉｄ以下として、比較データからリサイズ量を減ずることにより比較データが無くなった場合には、適切な補正が行われていると判断することができる。また、比較データが無くならない場合には、適切な補正が行われてないと判断することができる。これにより、モデルに合ったＯＰＣ処理による補正が施されたパターンをマスクデータとして生成することが可能となる。
【００９７】
なお、上記実施形態１および実施形態２で説明したＯＰＣ処理では、テンプレート単位で処理を行っており、テンプレート内の局所的なレイアウトパターンに対して形状を補正するという特性から、テンプレートが異なれば、それぞれの処理は互いに依存性が少なく、処理の独立性が高い。このような処理は、一般に、並列処理に適しており、ＯＰＣ処理についても同様である。従って、分割されたテンプレートを複数のグループに分けて、複数のＯＰＣ処理装置を用いてグループ毎にＯＰＣ処理を並列処理することが可能である。
【００９８】
このような並列処理を行うことによって、並列度にほぼ単純比例して処理速度を向上させることが可能である。さらに、本発明では、マスクデータの検証のために、補正マスクデータを生成するためのＯＰＣ処理と比較検証用データを生成するためのＯＰＣ処理とを行うため、並列処理は、検証時間の短縮化を顕著な効果を奏する。
【００９９】
【発明の効果】
以上説明したように、本発明によれば、光近接効補正（ＯＰＣ）処理を行ったパターンデータに対して、そのＯＰＣ処理に最適な検証手法を用いることによって、レイアウト設計で意図した通りの極めて信頼性の高いマスクを作製することができる。これによって、光近接効果に起因するパターン歪みを回避することが可能となり、ＯＰＣマスク製造プロセスにおける量産性の向上を図ることができる。さらに、本発明により作製されたマスクを用いて半導体集積回路を製造することによって、電気的な不具合の発生を防止することができ、半導体集積回路の歩留まりを向上させることができる。
【０１００】
また、テンプレートを複数のグループにまとめて、各グループに対して複数のＯＰＣ処理装置を用いて並列にＯＰＣ処理を行うことにより、高速・高効率でＯＰＣ処理を施したマスクパターンデータを得ることができる。並列処理は、ＯＰＣ処理を複数回行う本発明においては、特に顕著な効果を奏する。このように、高速処理が可能で効率が高い、光近接効果補正から検証までの一連の処理プロセスを実現することができると共に、ＯＰＣ処理手法に最適な光近接効補正を行うことができるため、ＯＰＣマスク製造プロセスにおいて量産性の向上を図ることができる。従って、ウェハ上に所望のパターンを高い精度で作製することが可能となり、半導体集積回路の歩留まりを飛躍的に向上させることができる。
【図面の簡単な説明】
【図１】実施形態１の半導体集積回路製造用マスクパターンデータの製造方法およびその検証方法の処理手順を示すフローチャートである。
【図２】（ａ）および（ｂ）は、それぞれ、ＯＰＣ処理によるマスクデータ生成方法を説明するための模式図である。
【図３】テンプレートサイズとＯＰＣ処理時間との関係を示すグラフである。
【図４】実施形態２の半導体集積回路製造用マスクパターンデータの製造方法およびその検証方法の処理手順を示すフローチャートである。
【図５】（ａ）および（ｂ）は、それぞれ、ＯＰＣ処理が施されていないマスクパターン形状とウェハ上に転写されたマスク形状とを示す模式図であり、（ｃ）および（ｄ）は、それぞれ、Ｍｏｄｅｌ−ＢａｓｅＯＰＣ手法によって補正されたマスクパターン形状とウェハ上に転写されたマスク形状とを示す模式図である。
【図６】Ｍｏｄｅｌ−Ｂａｓｅ ＯＰＣ処理において、垂直方向の配線パターンに対する補正パターンを示す模式図である。
【図７】Ｍｏｄｅｌ−Ｂａｓｅ ＯＰＣ処理において、斜め方向の配線パターンに対する補正パターンを示す模式図である。
【図８】従来のマスクを用いて、ウェハ上にラインパターンを転写させる場合の問題点について説明するための模式図である。
【図９】従来のマスクを用いて、ウェハ上にコンタクトパターンを転写させる場合の問題点について説明するための模式図である。
【図１０】従来のマスクを用いて、ウェハ上に孤立パターンと密集パターンとが混在するパターンを転写させる場合の問題点について説明するための模式図である。
【図１１】ＯＰＣ処理が施されたマスクを用いて、ウェハ上に転写させたコンタクトパターンを示す模式図である。
【図１２】ＯＰＣ処理が施されたマスクを用いて、ウェハ上に転写させたラインパターンを示す模式図である。
【図１３】ＯＰＣ処理が施されたマスクを用いて、ウェハ上に転写させたラインコーナーパターンを示す模式図である。
【図１４】従来のマスクパターンの検証方法の処理手順を示すフローチャートである。
【符号の説明】
１０１、１１１、１２１ 従来のマスクパターン
１０２、１１２、１２２ 従来マスクパターンを用いた場合のウェハ上の転写パターン
１０３、１１３、１２３ パターンの丸まり
１０４ セリフパターン
１０５ ハンマーヘッドパターン
１０６ アウトコーナーセリフパターン
１０７ インコーナーセリフパターン
２３ 設計元データ
２４ テンプレート
２５ 補正パターン
２６ ＯＰＣ処理が施されていないマスク
２７ 理想的なウェハ転写結果のパターン
２８ 実際のウェハ転写結果のパターン
２９ 補正パターン形状
３０ 補正パターン形状
３１ ウェハ転写結果のパターン
３２ 垂直方向の配線パターン
３３、４３ ラインエッジ
３４、４４ 補正後のラインエッジ
３５、４５ ラインエッジ
３６、４６ 補正後のラインエッジ
４２ 斜め方向の配線パターン
４７ Ｇｒｉｄ×√２
【発明の属する技術分野】
本発明は、半導体集積回路製造時のリソグラフィ工程において、マスクに描画されたパターンを半導体ウェハ上へ転写する際に、光近接効果によって生じるパターン歪みを相殺する光近接効果補正（ＯＰＣ：Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ）処理を、原マスクパターンデータに対して施してマスクパターンデータを生成する半導体集積回路製造用マスクパターンデータ生成方法、およびマスクパターンデータに対して、適切に補正が行われているか否かを検証する半導体集積回路製造用マスクパターンデータ検証方法に関する。
【０００２】
【従来の技術】
近年、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ−大規模集積回路）の微細化に伴って、回路製造時のリソグラフィ工程にて用いられるマスクに関して、パターンの寸法制御性の低下、パターン形状の変形等が問題となっている。
【０００３】
このようなマスクパターンの寸法制御性の低下、マスクパターン形状の変形等が生じる原因の１つは、マスク作製プロセス上の問題であって、特に、マスク上へのパターン描画時において電子線の近接効果によりパターンが忠実に再現されないためである。また、他の１つは、マスクパターンをウェハ上に転写する際に、パターン歪みが発生して、パターンが忠実に転写されないためである。
【０００４】
ＬＳＩ製造時のリソグラフィ工程では、従来、露光用光源として比較的波長の短い、ｉ線と称される波長３６５ｎｍの光が用いられており、０．５μｍ〜０．３μｍ程度のパターンを含む半導体回路が、０．０５μｍ程度の精度で加工されるようになっている。また、現在、加工寸法の微細化に伴って主流となっている、より波長が短い、波長２４８ｎｍのＫｒＦエキシマレーザ光源についても、それ以上の精度で加工することが要求されている。
【０００５】
このように回路パターンが微細化され、高密度にパターンが形成されたマスクを用いて、ウェハ上にパターンを転写する場合には、パターン転写の再現性が低く、必要とする精度で転写されない場合が生じている。特に、波長よりも微細なパターンを形成するリソグラフィ工程においては、以下のような多くの問題を引き起こすことが考えられる。
【０００６】
例えば、図８に示すように、配線パターンをウェハ上に回路パターンとして転写する場合に、矩形状のマスクパターン１０１をウェハー上に転写すると、その四隅の角１０３が丸まったパターン１０２となる。よって、設計上のマスクデータより、若干、パターン寸法が短くなり、その結果、電流容量の低下などといった電気的不具合が生じることがある。
【０００７】
また、例えば、図９に示すように、コンタクトホールパターンをウェハ上に回路パターンとして転写する場合、性能限界の解像度で描画された微小な四角いマスクパターン１１１も、その四隅の角１１３が丸まって殆ど丸い形のパターン１１２となる。
【０００８】
また、例えば、図１０に示すように、各辺の長さａが同一である矩形状のマスクパターン１２１が規則的な配列で高密度に配置されたマスクを用いた場合、矩形状のパターンが単独で配置されたマスクと比較して、ウェハ上に転写されたパターン１２２のサイズは、四隅の角１２３が丸まることによる影響を受けるため、その寸法にｂとｃのような差が生じ、寸法のばらつきがｂとｄのように大きくなると、回路の動作タイミング、ＩＣの歩留まり等に大きく影響を与えることになる。
【０００９】
このようなリソグラフィ工程における光近接効果によるパターン歪みの問題は、加工寸法の微細化により、短波長の光源を用いた場合でも生じるようになってきている。このような光近接効果によるパターン歪みに対しては、ウェハ上に転写されるパターン変形を予め見込んで、マスクパターンの寸法補正、パターン形状の変化等の補正処理を施すことによって、問題が生じないようにすることが可能である。
【００１０】
このため、最先端のリソグラフィ技術では、マスクパターンに対して、ウェハ上への転写時に光近接効果により生じる変形（パターン歪み）を予め補正しておくことが必要になっており、このような補正処理は、光近接効果補正（Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ）と称されている。また、このようなＯＰＣ処理を施したパターンデータを用いて作製されたマスクは、ＯＰＣマスクと称されている。このＯＰＣ処理およびＯＰＣマスクは、デザインルール（最小加工寸法）０．３５μｍというような微細パターンが形成されるようになってから、広く用いられるようになってきている。
【００１１】
従来、マスクパターンの補正においては、１部のパターンサイズの変更、または、パターンの配置等に経験的な工夫が施されていたが、最近では、マスクパターン設計用シミュレーション技術の進捗により、ＬＳＩ設計システムの中で、体系的なマスクパターンの補正が試みられてきている。
【００１２】
ＯＰＣ処理においては、光の近接効果により起こり得るパターン歪み（以下、近接歪みと称する）に対して、各ＩＣのレイヤ毎にマスク上で補正が行われる。まず、特性評価用に作製されたテストパターンの露光結果から経験的に得られるデータをベースとして、ＯＰＣ処理を行うソフトウェアによって、近接歪みの数学的な記述を作成する。この記述は、”Ｒｕｌｅ−Ｂａｓｅ ＯＰＣ”と称される手法で作成され、マスク上のレイアウトパターンに簡単な変更を加えるルール（補正規則）として表される。このようなルールが、基本パターンに対する補正用のルールセットとして作成され、このルールセットに基づいてＯＰＣ処理が施される。また、設計データの段階で露光光源に対する光学的なシミュレーションを行って、マスクを用いてウェハ上にパターンを転写する際に予め予測される光学的な歪み、またはエッチング等のプロセス上の歪みを考慮した設計を行う”Ｍｏｄｅｌ−Ｂａｓｅｄ ＯＰＣ”と称される手法を用いて、さらに複雑なプロセスに対応した詳細な記述（モデルセット）を作成することもできる。
【００１３】
このような近接歪みの記述（ルールセットまたはモデルセット）が一度作成されると、ＯＰＣ処理を行うソフトウェアによって、その近接歪みに対応して、レイアウト・パターンの形状変更、ラインのエッジ移動、特殊パターンの追加等の補正処理が自動的に行われる。上述したコンタクトホールのように、ウェハ上に転写されるパターンの歪みが生じると考えられるレイヤのマスクは、これらの補正処理を施した後のマスクパターンデータを用いて作製することができる。
【００１４】
以上のように、ＯＰＣ処理されたマスクで近接歪みを相殺することによって、マスクの設計データに近いパターンをウェハ上に生成することが可能となる。
【００１５】
【発明が解決しようとする課題】
しかしながら、従来のＯＰＣ処理では、微細なパターンに対して微細な補正パターンを生成する必要があり、ＯＰＣ処理に必要とされる時間が大きく増大するという問題がある。
【００１６】
例えば、コンタクトホールを例に挙げて説明すると、図１１に示すように、パターンの四隅に小さな正方形の凸状補正パターン（セリフ（ｓｅｒｉｆ）パターンと称される）４を設けることによって、ウェハ上に転写したときの変形の程度を小さくする補正手法（ＯＰＣ）がある。この場合、従来は１つの正方形で記述されるコンタクトホールパターンが、９つの矩形形状、または２０角形で記述されることになる。
【００１７】
また、ラインパターンを例に挙げて説明すると、図１２に示すように、ラインの終端に凸状補正パターン（ハンマーヘッドと称される）５を設けることによって、ウェハ上に転写したときの変形の程度を小さくする補正手法（ＯＰＣ）がある。この場合にも、コンタクトホールパターンと同様に、矩形数が増加し、ＯＰＣ処理に必要な時間が増加することになる。
【００１８】
さらに、ラインコーナー部を例に挙げて説明すると、図１３に示すように、ラインコーナー部に補正パターンとして、アウトコーナーセリフ６およびインコーナーセリフ７を設けることによって、ウェハ上に転写したときの変形の程度を小さくする補正手法（ＯＰＣ）がある。この場合にも、コンタクトホールパターンと同様に、矩形数が増加し、ＯＰＣ処理に必要な時間が増加することになる。
【００１９】
このように、ＯＰＣ処理を施したマスクパターンデータは、設計当初のデータと比べると図形数が増大し、その結果、ＯＰＣ処理に必要とされる時間が増大するという問題が生じる。
【００２０】
また、ＯＰＣ処理のプログラム的なバグにより、本来発生されるべきではないＯＰＣ処理による補正パターンが生じると、元のパターンデータとは異なるパターンデータが生成されることがあり、また、マスクの製造プロセス上の製造限界を超えた補正マスクパターンが生成されることもある。
【００２１】
このため、例えば特開平１１−１７４６５９号公報には、光近接効果補正（ＯＰＣ）処理を行ったマスクパターンが適切なマスクパターンであるか否かを判定するための検証方法（リサイズチェック）が開示されている。
【００２２】
この特開平１１−１７４６５９号公報に開示されているマスクパターンの検証方法では、原マスクパターンを最大バイアス（光近接効果補正を行う際にラインのエッジを補正するための最大補正幅）だけオーバーサイズさせたマスクパターンと、アンダーサイズさせたマスクパターンとが生成される。そして、これらのマスクパターンと、光近接効果補正を行ったマスクパターンとが比較されて、補正が限界（最大バイアス）を超えていない場合に適切な補正であると判断される。
【００２３】
図１４は、特開平１１−１７４６５９号公報に開示されているマスクパターンの検証方法の処理手順を示すフローチャートである。
【００２４】
まず、ステップＳ１０１で、特性評価用テストパターンの露光結果から得られた経験的なデータをベースに、マスク上のレイアウト・パターンに変更を加えるための簡単なルールを抽出し、ステップＳ１０２では、ＯＰＣ処理を施す補正量の最適値を求める。そして、ステップＳ１０３で、これらを基にルールファイルを作成する。一方、ステップＳ１０４ではレイアウトの設計データである原マスクパターンを作成する。
【００２５】
次に、ステップＳ１０５では、ステップＳ１０３で作成したルールファイルと、ステップＳ１０４で作成した原マスクパターンとから、ＯＰＣルールセットを作成する。
【００２６】
次に、ステップＳ１０７では、ＯＰＣ処理の負荷を軽減するために、原マスクパターンを複数の領域に分割するテンプレートサイズ処理を行う。そして、ステップＳ１０８では、ステップＳ１０５で作成されたＯＰＣルールセットに記述されている規則に従ってＯＰＣ処理を施し、ステップＳ１０９で補正マスクデータを生成する。一方、ステップＳ１０６では、原マスクパターンから、上述した最大バイアスだけオーバーサイズおよびアンダーサイズさせた原マスクデータを作成する。
【００２７】
ステップＳ１１０では、ステップＳ１０９で作成した補正マスクデータと、ステップＳ１０６で作成した原マスクデータとを図形演算処理により減算し、両データで同じ図形パターンを削除する。これにより、両データを比較検証して、ステップＳ１１１で比較データとして出力する。
【００２８】
次に、ステップＳ１１２では、ステップＳ１１１で生成された比較データ内に最大バイアスを超えるデータが存在するか否かをリサイズチェックする。そして、最大バイアスを超えるデータが存在する場合には、ステップＳ１１３で、そのデータを修正することにより、ステップＳ１１４で適切な補正が施されたマスクデータを得ることができる。また、比較データ内に最大バイアスを超えるデータが存在しない場合には、ステップＳ１１４に進み、補正マスクパターンを適切な補正が施されたマスクデータとして出力する。そして、ステップＳ１１５では、ステップＳ１１４で作成されたマスクデータを基にマスクを作製する。
【００２９】
しかしながら、上記特開平１１−１７４６５９号公報に開示されているマスクパターンの検証方法では、本来発生されるべきではないＯＰＣ処理による補正パターンであっても、ＯＰＣ処理によって補正された補正パターンとオーバーサイズおよびアンダーサイズの原マスクパターンとの差が最大バイアス内であるような小さな補正パターンである場合には、検出することができない。
【００３０】
このように、従来のマスクパターンの検証方法では、ＯＰＣ処理を施したマスクデータが問題なく、ルール通りまたはモデル通りに補正が行われているか否かを適切に検証することができないという課題がある。
【００３１】
さらに、実際にＯＰＣ処理により補正されたデータを検証する際に、どのような手法で処理したかによって、適切な検証方法を見極めて行う必要もある。これは、ルールベースでは得られるＯＰＣパターンは一つであるが、モデルベースでは幾通りものＯＰＣパターンが得られることが考えられるため、それぞれの方法に適した検証方法で検証する必要があるからである。
【００３２】
本発明は、このような従来技術の課題を解決するためになされたものであり、本来発生されるべきではないＯＰＣ処理による小さな補正パターンを見逃すことなく、高精度にＯＰＣ処理による補正パターンが適切であるか否かを検出して、微細なパターンを高精度に形成することができる半導体集積回路製造用マスクパターンデータの生成方法およびその検出方法を提供することを目的とする。
【００３３】
【課題を解決するための手段】
本発明の半導体集積回路製造用マスクパターンデータ生成方法は、半導体集積回路装置製造時のリソグラフィ工程において、マスクに描画されたパターンを半導体ウェハ上へ転写する際に、光近接効果によって生じるパターン歪みを相殺する光近接効果補正（ＯＰＣ：Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ）処理を、原マスクパターンデータに対して施してマスクパターンデータを生成する方法であって、該原マスクパターンデータを、第１サイズを有する複数の領域に分割する第１ステップと、該第１ステップで分割された第１サイズの領域単位で原マスクパターンデータにＯＰＣ処理を施して、第１マスクパターンデータを生成する第２ステップと、該原マスクパターンデータを、第１サイズとは異なる第２サイズを有する複数の領域に分割する第３ステップと、該第３ステップで分割された第２サイズの領域単位で原マスクパターンデータにＯＰＣ処理を施して、第２マスクパターンデータを生成する第４ステップと、該第１マスクパターンデータおよび該第２マスクパターンデータの一致比較を行う第５ステップと、該第５ステップで不一致パターンデータが存在しない場合には、該第１マスクパターンデータまたは該第２マスクパターンデータを半導体集積回路製造用マスクパターンデータとして生成し、不一致パターンデータが存在する場合には、該第１マスクパターンデータまたは該第２マスクパターンデータから不一致パターンデータを除去したマスクパターンデータを製造用マスクパターンデータとして生成する第６ステップとを含み、そのことにより上記目的が達成される。
【００３４】
本発明の半導体集積回路製造用マスクパターン生成方法は、半導体集積回路装置製造時のリソグラフィ工程において、マスクに描画されたパターンを半導体ウェハ上へ転写する際に、光近接効果によって生じるパターン歪みを相殺する光近接効果補正（ＯＰＣ：Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ）処理を、原マスクパターンデータに対して施してマスクパターンデータを生成する方法であって、該原マスクパターンデータを、第１サイズを有する複数の領域に分割する第１ステップと、該第１ステップで分割された第１サイズの領域単位で原マスクパターンデータにＯＰＣ処理を施して、第１マスクパターンデータを生成する第２ステップと、該原マスクパターンデータを、第１サイズとは異なる第２サイズを有する複数の領域に分割する第３ステップと、該第３ステップで分割された第２サイズの領域単位で原マスクパターンデータにＯＰＣ処理を施して、第２マスクパターンデータを生成する第４ステップと、該第１マスクパターンデータおよび該第２マスクパターンデータの一致比較を行い、比較結果データを出力する第５ステップと、該第５ステップで出力された比較結果データに含まれる図形パターンが、所定の範囲内の大きさか否かを判定する第６ステップと、該第６ステップで、図形パターンが所定の範囲内の大きさであれば、該第１マスクパターンデータまたは該第２マスクパターンデータを半導体集積回路製造用マスクパターンデータとして生成し、図形パターンが所定の範囲外の大きさであれば、該第１マスクパターンデータまたは該第２マスクパターンデータから所定の範囲外の図形パターンを除去したマスクパターンデータを製造用マスクパターンデータとして生成する第７ステップとを含み、そのことにより上記目的が達成される。
【００３５】
好ましくは、前記第６ステップにおいて図形パターンの大きさを判定する際に、所定の範囲を、パターン形状の最小単位を規定するグリッドサイズをαとした場合に、α×√２以上、かつ、α×２以下の範囲とする。
【００３６】
好ましくは、前記第１サイズまたは前記第２サイズのうち、少なくとも一方のサイズは、ＯＰＣ処理時間と分割領域サイズとの相関関係を実験的に求めた結果から、ＯＰＣ処理時間が極小となるサイズの近傍の値とする。
【００３７】
好ましくは、前記第２ステップおよび前記第４ステップにおいて、それぞれ複数の分割領域を含む複数のグループにまとめて、各グループ単位でＯＰＣ処理を並列に処理する。
【００３８】
本発明の半導体集積回路製造用マスクパターンデータ検出方法は、半導体集積回路装置製造時のリソグラフィ工程において、マスクに描画されたパターンを半導体ウェハ上へ転写する際に、光近接効果によって生じるパターン歪みを相殺する光近接効果補正（ＯＰＣ：Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ）処理を、原マスクパターンデータに対して施して得られる補正マスクパターンデータを検証する方法であって、該原マスクパターンデータを、第１サイズを有する複数の領域に分割する第１ステップと、該第１ステップで分割された第１サイズの領域単位で原マスクパターンデータにＯＰＣ処理を施して、補正マスクパターンデータを生成する第２ステップと、該原マスクパターンデータを、第１サイズとは異なる第２サイズを有する複数の領域に分割する第３ステップと、該第３ステップで分割された第２サイズの領域単位で原マスクパターンデータにＯＰＣ処理を施して、検証用マスクパターンデータを生成する第４ステップと、該補正マスクパターンデータおよび該検証用マスクパターンデータの一致比較を行う第５ステップと、該第５ステップで不一致パターンデータが存在しない場合には、該補正マスクマスクパターンデータを適切なマスクパターンデータであると判定し、不一致パターンデータが存在する場合には、該補正マスクパターンデータが不適切なマスクパターンデータであると判定して、該補正マスクパターンデータから不一致パターンデータを除去したマスクパターンデータを製造用マスクパターンデータとして生成する第６ステップとを含み、そのことにより上記目的が達成される。
【００３９】
本発明の半導体集積回路製造用マスクパターン検証方法は、半導体集積回路装置製造時のリソグラフィ工程において、マスクに描画されたパターンを半導体ウェハ上へ転写する際に、光近接効果によって生じるパターン歪みを相殺する光近接効果補正（ＯＰＣ：Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ）処理を、原マスクパターンデータに対して施して得られる補正マスクパターンデータを検証する方法であって、該原マスクパターンデータを、第１サイズを有する複数の領域に分割する第１ステップと、該第１ステップで分割された第１サイズの領域単位で原マスクパターンデータにＯＰＣ処理を施して、補正マスクパターンデータを生成する第２ステップと、該原マスクパターンデータを、第１サイズとは異なる第２サイズを有する複数の領域に分割する第３ステップと、該第３ステップで分割された第２サイズの領域単位で原マスクパターンデータにＯＰＣ処理を施して、検証用マスクパターンデータを生成する第４ステップと、該補正マスクパターンデータおよび該検証用マスクパターンデータの一致比較を行い、比較結果データを出力する第５ステップと、該第５ステップで出力された比較結果データに含まれる図形パターンが、所定の範囲内の大きさか否かを判定する第６ステップと、該第６ステップで、図形パターンが所定の範囲内の大きさであれば、該補正マスクマスクパターンデータを適切なマスクパターンデータであると判定し、図形パターンが所定の範囲外の大きさであれば、該補正マスクパターンデータが不適切なマスクパターンデータであると判定して、該補正マスクパターンデータから所定の範囲外の図形パターンを除去したマスクパターンデータを製造用マスクパターンデータとして生成する第７ステップとを含み、そのことにより上記目的が達成される。
【００４０】
好ましくは、前記第６ステップにおいて図形パターンの大きさを判定する際に、所定の範囲を、パターン形状の最小単位を規定するグリッドサイズをαとした場合に、α×√２以上、かつ、α×２以下の範囲とする。
【００４１】
好ましくは、前記第１サイズまたは前記第２サイズのうち、少なくとも一方のサイズは、ＯＰＣ処理時間と分割領域サイズとの相関関係を実験的に求めた結果から、ＯＰＣ処理時間が極小となるサイズの近傍の値とする。
【００４２】
好ましくは、前記第２ステップおよび前記第４ステップにおいて、それぞれ複数の分割領域を含む複数のグループにまとめて、各グループ単位でＯＰＣ処理を並列に処理する。
【００４３】
以下に、本発明の作用について説明する。
【００４４】
本発明にあっては、原マスクパターンデータに対してテンプレート（分割領域）のサイズを変更してＯＰＣ処理を施した２種類の補正マスクパターンデータを比較して、不一致パターンデータが抽出されない場合には、補正マスクパターンデータを適切な補正処理が施された半導体集積回路製造用マスクパターンデータと判定することができる。また、不一致パターンデータが抽出された場合には、この不一致パターンデータを、ＯＰＣ処理プログラムの不具合等によって生じる、本来発生されるべきではない補正パターンとみなして、補正マスクパターンデータから不一致パターンデータを除去したマスクパターンデータを、適切な補正処理が施された半導体集積回路製造用マスクパターンデータとして生成することができる。
【００４５】
また、Ｒｕｌｅ−Ｂａｓｅ ＯＰＣ手法では、ある決められた数値通りに補正パターンが生成されるが、Ｍｏｄｅｌ−ＢａｓｅＯＰＣ手法では、光学シリアルデータをベースとして作成されたプロセスモデルに基づいて、ＯＰＣ処理プログラムによって異なる補正パターンが生成され、いずれも適正な補正パターンデータである場合がある。
【００４６】
このような場合には、原マスクパターンデータに対してテンプレートサイズを変更してＯＰＣ処理を施した２種類の補正マスクパターンデータを比較し、比較結果データに含まれる図形パターンが、所定の範囲内の大きさであれば、補正マスクパターンデータを適切な補正処理が施された半導体集積回路製造用マスクパターンデータと判定することができる。また、比較結果データに含まれる図形パターンが、所定の範囲外の大きさであれば、この所定の範囲外の図形パターンを、ＯＰＣ処理プログラムの不具合等によって生じる、本来発生されるべきではない補正パターンとみなして、補正マスクパターンデータから所定の範囲外の図形パターンを除去したマスクパターンデータを、適切な補正処理が施された半導体集積回路製造用マスクパターンデータとして生成することができる。この場合、所定の範囲は、パターン形状の最小単位を規定するグリッドサイズをαとした場合に、α×√２以上、かつ、α×２以下の範囲とすることが好ましい。
【００４７】
２種類のテンプレートサイズの少なくとも一方は、ＯＰＣ処理時間が極小となるサイズの近傍の値とすることによって、処理時間の短縮化を図ることができる。さらに、テンプレートを複数のグループにまとめて、各グループ単位でＯＰＣ処理を並列に処理することによって、処理時間の短縮化を図ることができる。
【００４８】
【発明の実施の形態】
以下に、本発明の実施の形態について、図面に基づいて説明する。
【００４９】
（実施形態１）
図１は、本発明の一実施形態である半導体集積回路製造用マスクパターンデータ製造方法およびその検証方法について、ＯＰＣ処理による補正パターン発生からマスクデータ作製までの一連の処理手順を示すフローチャートである。ここでは、Ｒｕｌｅ−ＢａｓｅＯＰＣ手法によって補正マスクパターンデータを生成する例について説明する。
【００５０】
まず、ステップＳ１で、ＯＰＣ処理が必要とされるレイアウト層に関するルール抽出を行う。このルールは、予め作製した特性評価用のＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）マスクを用いてウェハに対してステッパ露光を行い、その結果得られたウェハ上の転写結果から、マスク上のレイアウト・パターンに対して補正を行うために必要な簡単な変更規則を求め、それを所定の書式でルールとして表現することにより得ることができる。
【００５１】
次に、ステップＳ２では、ＯＰＣ処理を施す補正量の最適値を求め、ステップＳ３で、ステップＳ１で抽出したルールとステップＳ２で求めた補正量の最適値とからルールファイルを作成する。一方、ステップＳ４では、ＯＰＣ処理が必要なレイアウト層に対応する原マスクパターンを作成する。
【００５２】
次に、ステップＳ５では、ステップＳ３で作成したルールファイルと、ステップＳ４で作成した原マスクパターンとから、ＯＰＣ処理に必要とされるＯＰＣルールセットを作成する。
【００５３】
次に、ステップＳ６では、原マスクパターンをテンプレートサイズ−Ａ−の条件で複数の領域に分割する。そして、ステップＳ７で、各分割領域（テンプレート）に対して、ステップＳ５で作成されたＯＰＣルールセットに記述されている規則に従ってＯＰＣ処理を施し、ステップＳ８で補正マスクデータを生成する。一方、ステップＳ９では、原マスクパターンをテンプレートサイズ−Ｂ−の条件で複数の領域に分割する。そして、ステップＳ１０で、各分割領域（テンプレート）に対して、ステップＳ５で作成されたＯＰＣルールセットに記述されている規則に従ってＯＰＣ処理を施し、ステップＳ１１で比較検証用データを生成する。
【００５４】
以上により、原マスクパターンに対してテンプレートサイズのみを異ならせてそれぞれＯＰＣ処理を施したデータである補正マスクデータと比較検証用データとが生成される。この２つのデータは、ルールファイルを含む、同じＯＰＣルールセットを用いて生成されたＯＰＣ処理後のデータであり、ＯＰＣ処理プログラムの不具合等に起因する異常な処理がない場合には、全く同じデータが得られることになる。
【００５５】
次に、ステップＳ１２では、ステップＳ８で作成した補正マスクデータと、ステップＳ１１で作成した比較検証用データとを図形演算処理により減算し、両データで同じ図形パターンを削除することにより、両データを比較検証する。両データ間で一致しないデータが存在する場合には、エラーとして、ステップＳ１３で、検出された不一致データを補正マスクデータから除去するデータ修正を行う。
【００５６】
また、比較検証で両データ間で一致しないデータが存在しない場合には、テンプレートサイズ−Ａ−の条件でＯＰＣ処理を行った補正マスクデータを、適切な補正が施されたマスクデータであると判断することができる。そして、ステップＳ１４では、ステップＳ１２で適切な補正が施されたマスクデータと判定された補正マスクデータまたはステップＳ１３でデータ修正されたデータを、実際のマスク作製に使用されるマスクデータとして、描画データに変換した後、ステップＳ１５のマスク作製工程に進む。
【００５７】
以上のようにして、Ｒｕｌｅ−Ｂａｓｅ ＯＰＣ手法によってマスクパターンを補正し、検証を行った後、最終的に半導体集積回路製造用マスクデータを生成することができる。なお、上記図１に点線Ａで囲んだ処理手順は、ＯＰＣ処理による補正パターン発生用ツールとして、例えば、現在市販されているＡｖａｎｔ！社製のＴａｕｒｕｓ−ＯＰＣ等のような実績のあるツールを用いて行うことができる。また、点線Ｂで囲んだ処理手順は、比較検証ツールとして、例えば、現在市販されているＣａｄｅｎｃｅ社製のＤｒａｃｕｌａ等のような実績のあるツールを用いて行うことができる。
【００５８】
以下に、上記処理手順について、さらに詳細に説明する。
【００５９】
はじめに、上記図１に点線Ａで囲んだ、適切なマスクパターンであるか否かを判定するためのＯＰＣ処理によるマスクデータ生成方法について、図２を用いて説明する。
【００６０】
まず、図２（ａ）に示すように、レイアウト設計により生成された設計元データ（原マスクパターン）２３を、ＯＰＣ処理によるマスクデータ発生前に、予め複数の領域に分割する。以下、分割された各領域をテンプレート２４と称する。
【００６１】
次に、図２（ｂ）に示すように、分割されたテンプレート２４毎に、そのテンプレートに含まれるレイアウト・パターン２３に対して、順次、補正を施す。ここでは、レイアウト・パターン２３にセリフパターン２５を補正している。
【００６２】
このときのテンプレートサイズは、各デバイスによって異なる数値となるが、一辺を約約５０，０００ｎｍ程度の矩形に設定することによって、ＯＰＣ処理時間の短縮化を図ることができる。
【００６３】
図３は、テンプレートサイズとＯＰＣ処理時間との相関関係を定性的に示すグラフである。
【００６４】
テンプレートサイズを小さくすると、ＯＰＣ処理が施されるデータ量が増加するために、レイアウト設計データ全体でＯＰＣ処理時間が増大する。また、テンプレートサイズを大きくすると、１つのテンプレートに対するＯＰＣ処理時間が増大するために、レイアウト設計データ全体でＯＰＣ処理時間が増大する。従って、両者の中間にＯＰＣ処理時間の極小値が存在し、上記約５０，０００ｎｍのテンプレートサイズは、この極小値近傍の値である。
【００６５】
このように、ＯＰＣ処理時間は、テンプレートサイズに対する依存性を有している。この依存性は、プロセスパラメータ（特性）および処理対象となるマスク層によって決定され、図３に示す特性は、実験的に求めることが可能であるため、ＯＰＣ処理時間が最小となる、テンプレートサイズの最適値を得ることができる。
【００６６】
さらに、各テンプレートが隣接する境界部分には、約１０００ｎｍのオーバーラップ領域を設けることが好ましい。これは、テンプレート内でＯＰＣ処理対象となるレイアウト・パターン周辺のパターン形状を考慮して、補正パターンを発生させることにより、ルール通りに、またはモデルに適した補正パターンが得られるようにするためである。
【００６７】
本実施形態では、例えば、テンプレートサイズ−Ａ−は１辺が３０，０００ｎｍの矩形に設定し、テンプレートサイズ−Ｂ−は１辺が７５，０００ｎｍの矩形に設定する。また、補正したいデータが疎なパターンばかりであれば、大きなテンプレートサイズを用い、補正したいデータが密なパターンばかりであれば小さなテンプレートサイズを用いることによって、処理時間の短縮化を図ることができる。また、例えば、疎・密パターンが共存しているＬＳＩデータ等に対しては、中間の大きさのテンプレートサイズを用いることが好ましい。これらのことは、モデルベースについても、ルールベースについても同様である。
【００６８】
次に、上記図１に点線Ｂで囲んだ、適切なマスクパターンであるか否かを判定するためのマスクデータの比較検証方法について、説明する。
【００６９】
図２で説明したＯＰＣ処理によるマスクデータ生成方法において、ＯＰＣ処理プログラムの不具合等のために、本来発生するべきではない補正パターンが発生することが考えられる。
【００７０】
このような本来発生するべきではない補正パターンは、テンプレートサイズを変更させてＯＰＣ処理を施したマスクデータをいくつか生成し、互いに図形演算により減算を行って、両データで同じ図形パターンを削除することにより、除去することが可能となる。２つのマスクデータを互いに図形演算により減算することによって、両データの不一致パターンが抽出され、この不一致パターンを不具合で発生した補正パターンとみなすことができるからである。これにより、ルール通りのＯＰＣ処理による補正が施されたパターンをマスクデータとして生成することが可能となる。
【００７１】
（実施形態２）
図４は、実施形態２の半導体集積回路製造用マスクパターンデータ製造方法およびその検証方法について、ＯＰＣ処理による補正パターン発生からマスクデータ作製までの一連の処理手順を示すフローチャートである。ここでは、Ｍｏｄｅｌ−ＢａｓｅＯＰＣ手法によって補正マスクパターンデータを生成する例について説明する。
【００７２】
まず、ステップＳ２１で、ＯＰＣ処理が必要とされるレイアウト層に関するモデル抽出を行う。このモデルは、予め作製した特性評価用のＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）マスクを用いてウェハに対してステッパ露光を行い、その結果得られたウェハ上の転写結果から、基本的なフォトデータを収集することにより得ることができる。
【００７３】
次に、ステップＳ２２では、ステップＳ２１のモデル抽出によって得られる線幅に関する依存性、または線同士の間隔に関する依存性等に合わせて光学シミュレータのパラメータを調整し、どのようなパターンがウェハー上に転写されるか、その転写結果からどのような最終マスクパターンが生成されるか等を光学シミュレーションを用いて検証することにより、プロセスモデル（特性）に対応して、ＯＰＣ処理を施す補正量の最適値を求め、ステップＳ２３でモデルファイルを作成する。
【００７４】
一方、ステップＳ２４では、ＯＰＣ処理が必要なレイアウト層に対応する原マスクパターンを作成する。
【００７５】
次に、ステップＳ２５では、ステップＳ２３で作成したモデルファイルと、ステップＳ２４で作成した原マスクパターンとから、ＯＰＣ処理に必要とされるＯＰＣモデルセットを作成する。
【００７６】
次に、ステップＳ２６では、原マスクパターンをテンプレートサイズ−Ａ−の条件で複数の領域に分割する。そして、ステップＳ２７で、各分割領域（テンプレート）に対して、ステップＳ２５で作成されたＯＰＣモデルセットの記述に従ってＯＰＣ処理を施し、ステップＳ２８で補正マスクデータを生成する。一方、ステップＳ２９では、原マスクパターンをテンプレートサイズ−Ｂ−の条件で複数の領域に分割する。そして、ステップＳ３０で、各分割領域（テンプレート）に対して、ステップＳ２５で作成されたＯＰＣモデルセットの記述に従ってＯＰＣ処理を施し、ステップＳ３１で比較検証用データを生成する。
【００７７】
以上により、原マスクパターンに対してテンプレートサイズのみを異ならせてそれぞれＯＰＣ処理を施したデータである補正マスクデータと比較検証用データとが生成される。
【００７８】
次に、ステップＳ３２では、ステップＳ２８で作成した補正マスクデータと、ステップＳ３１で作成した比較検証用データとを図形演算処理により減算し、両データで同じ図形パターンを削除することにより、両データを比較検証して、ステップＳ３３で比較データとして出力する。
【００７９】
次に、ステップＳ３４では、ステップＳ３３で生成された比較データに対してリサイズチェックを行い、所定の範囲外であれば、エラーとして、ステップＳ３５で、所定の範囲外のパターンを補正マスクデータから除去するデータ修正を行う。
【００８０】
また、比較データが所定の範囲内であれば、テンプレートサイズ−Ａ−の条件でＯＰＣ処理を行った補正マスクデータを、適切な補正が施されたマスクデータであると判断することができる。そして、ステップＳ３６では、ステップＳ３４で適切な補正が施されたマスクデータと判定された補正マスクデータまたはステップＳ３５でデータ修正されたデータを、実際のマスク作製に使用されるマスクデータとして、描画データに変換した後、ステップＳ３７のマスク作製工程に進む。
【００８１】
以上のようにして、Ｍｏｄｅｌ−Ｂａｓｅ ＯＰＣ手法によってマスクパターンを補正し、検証を行った後、最終的に半導体集積回路製造用マスクデータを生成することができる。なお、上記図４に点線Ａで囲んだ処理手順は、ＯＰＣ処理による補正パターン発生用ツールとして、例えば、現在市販されているＡｖａｎｔ！社製のＴａｕｒｕｓ−ＯＰＣ等のような実績のあるルーツを用いて行うことができる。また、点線Ｂで囲んだ処理手順は、比較検証ツールとして、例えば、現在市販されているＣａｄｅｎｃｅ社製のＤｒａｃｕｌａ等のような実績のあるツールを用て行うことができる。
【００８２】
以下に、上記処理手順について、さらに詳細に説明する。
【００８３】
まず、上記図４に点線Ａで囲んだ、適切なマスクパターンであるか否かを判定するためのＯＰＣ処理によるマスクデータ生成方法については、実施形態１で図２を用いて説明した方法と同様に行うことができる。
【００８４】
次に、上記図４に点線Ｂで囲んだ、適切なマスクパターンであるか否かを判定するためのマスクデータの比較検証方法について、説明する。
【００８５】
Ｍｏｄｅｌ−Ｂａｓｅ ＯＰＣにおいては、図２で説明したＯＰＣ処理後の各データは、同じＯＰＣモデルセット条件で生成される。しかしながら、そのＯＰＣモデルセットの記述が一度作成されると、ＯＰＣ処理プログラムがテンプレートサイズの相違に起因するレイアウト・パターンの形状変更、ラインエッジの移動、特殊パターンの追加等に対する近接歪みに対応するため、テンプレートサイズが異なる２つのデータとして、ＯＰＣ処理による補正パターン形状が生成されることが幾通りも考えられる。従って、同じＯＰＣ処理後のデータが生成されること確率は低く、適切なＯＰＣパターンが幾通りも存在することとなる。このことについて、図５を用いて説明する。
【００８６】
図５（ａ）に示すように、補正処理が施されていないマスク２６に対して、理想的なウェハ転写が行われた場合には、実線２７で示すようなパターンが得られる。しかしながら、実際には、図５（ｂ）に示すように、角の丸まったパターン２８となり、補正パターンが必要とされる。
【００８７】
このような場合に、Ｒｕｌｅ−Ｂａｓｅ ＯＰＣ手法では、ある決められた数値通りに補正パターンが生成される。しかしながら、Ｍｏｄｅｌ−Ｂａｓｅ ＯＰＣ手法では、光学シミュレーションをベースとして一度作られたプロセスモデルに対応してＯＰＣ処理が行われ、例えば、図５（ｃ）および図５（ｄ）に示すように、元のレイアウト・パターンに対して異なる補正パターン形状２９および３０が生成されることが考えられ、そのいずれの場合でも、ほぼ理想に近いウエハー転写結果３１が得られることがある。
【００８８】
従って、補正マスクデータと比較検証用データとの比較検証後には、ＯＰＣ処理によって適切な補正が行われているか否かを判断するために、比較データを出力して、リサイズチェックを行う必要がある。
【００８９】
次に、上記図４に点線Ｃで囲んだ、適切なマスクパターンであるか否かを判定するためのリサイズチェック方法について、説明する。
【００９０】
Ｍｏｄｅｌ−Ｂａｓｅ ＯＰＣ手法により補正パターンが生成された直後のデータ（補正マスクデータおよび比較検証用データ）には、Ｇｒｉｄ上に位置しないデータが存在する。なお、ここで、Ｇｒｉｄとは、レイアウト形状の最小単位を規定する仮想的な座標系のことを示す。この比較検証前のデータ（補正マスクデータおよび比較検証用データ）は、Ｇｒｉｄ単位で出力されるが、その際、補正されたパターン形状に１Ｇｒｉｄ程度の違いが発生する場合がある。これは、上記図５（ｃ）および図５（ｄ）に示したような、レイアウト・パターンに対して異なる補正パターン形状２９および３０が発生する原因となる。
【００９１】
このような１Ｇｒｉｄ程度の補正パターン形状の違いは、これらの補正パターンを含むマスクを用いてフォト工程を行った後の形状（ウェハ上の転写形状）としては有異な差が生じないため、この差をリサイズチェックによって検出する必要性はない。しかしながら、それ以上の違いがある場合には、フォト工程後の形状として有異な差が生じるため、リサイズチェックを行う必要性がある。
【００９２】
以下に、リサイズチェックについて、図６および図７を用いて具体的に説明する。
【００９３】
例えば、図６に示すように、垂直な配線パターン３２のラインエッジ３３に対して、上記テンプレートサイズ−Ａ−の条件でＯＰＣ処理を施した場合、平行方向に移動補正されたラインエッジ３４は、ＯＰＣ処理直後はＧｒｉｄに接しない状態である。しかしながら、補正マスクデータを出力する際には、Ｇｒｉｄ単位で調整されるため、補正されたラインエッジ３４が補正前のラインエッジ３３に戻ることがある。また、垂直な配線パターン３２のラインエッジ３３に対して、上記テンプレートサイズ−Ｂ−の条件でＯＰＣ処理を施した場合、平行方向に移動補正されたラインエッジ３５は、ＯＰＣ処理直後はＧｒｉｄに接しない状態である。しかしながら、補正マスクデータを出力する際には、Ｇｒｉｄ単位で調整されるため、補正されたラインエッジ３５が補正前のラインエッジ３３よりも１Ｇｒｉｄ分だけ平行方向に移動したラインエッジ３６となることがある。
【００９４】
同様に、例えば、図７に示すように、斜め方向の配線パターン４２のラインエッジ４３に対して、上記テンプレートサイズ−Ａ−の条件でＯＰＣ処理を施した場合、斜め方向に平行移動補正されたラインエッジ４４は、ＯＰＣ処理直後はＧｒｉｄに接しない状態である。しかしながら、補正マスクデータを出力する際には、Ｇｒｉｄ単位で調整されるため、補正されたラインエッジ４４が補正前のラインエッジ４３に戻ることがある。また、斜め方向の配線パターン４２のラインエッジ４３に対して、上記テンプレートサイズ−Ｂ−の条件でＯＰＣ処理を施した場合、斜め方向に平行移動補正されたラインエッジ４５は、ＯＰＣ処理直後はＧｒｉｄに接しない状態である。しかしながら、補正マスクデータを出力する際には、Ｇｒｉｄ単位で調整されるため、補正されたラインエッジ４５が補正前のラインエッジ４３よりも、図７に矢印４７で示すＧｒｉｄ×√２分だけ、平行方向に移動したラインエッジ４６となることがある。
【００９５】
従って、適切なマスクパターンであるか否かを判定するためのリサイズチェック量の最小値は、斜め方向のパターンであって、斜め方向に平行移動補正された場合のＧｒｉｄ×√２とすることが好ましい。また、リサイズチェック量の最大値は、フォト工程後の形状として有異な差が生じるＧｒｉｄ×２とすることが好ましい。ここで、上記各式内の「Ｇｒｉｄ」は、予め設定されるＧｒｉｄの間隔を示すものとする。
【００９６】
リサイズチェックは、リサイズ量をＧｒｉｄ×√２以上、かつ、２×Ｇｒｉｄ以下として、比較データからリサイズ量を減ずることにより比較データが無くなった場合には、適切な補正が行われていると判断することができる。また、比較データが無くならない場合には、適切な補正が行われてないと判断することができる。これにより、モデルに合ったＯＰＣ処理による補正が施されたパターンをマスクデータとして生成することが可能となる。
【００９７】
なお、上記実施形態１および実施形態２で説明したＯＰＣ処理では、テンプレート単位で処理を行っており、テンプレート内の局所的なレイアウトパターンに対して形状を補正するという特性から、テンプレートが異なれば、それぞれの処理は互いに依存性が少なく、処理の独立性が高い。このような処理は、一般に、並列処理に適しており、ＯＰＣ処理についても同様である。従って、分割されたテンプレートを複数のグループに分けて、複数のＯＰＣ処理装置を用いてグループ毎にＯＰＣ処理を並列処理することが可能である。
【００９８】
このような並列処理を行うことによって、並列度にほぼ単純比例して処理速度を向上させることが可能である。さらに、本発明では、マスクデータの検証のために、補正マスクデータを生成するためのＯＰＣ処理と比較検証用データを生成するためのＯＰＣ処理とを行うため、並列処理は、検証時間の短縮化を顕著な効果を奏する。
【００９９】
【発明の効果】
以上説明したように、本発明によれば、光近接効補正（ＯＰＣ）処理を行ったパターンデータに対して、そのＯＰＣ処理に最適な検証手法を用いることによって、レイアウト設計で意図した通りの極めて信頼性の高いマスクを作製することができる。これによって、光近接効果に起因するパターン歪みを回避することが可能となり、ＯＰＣマスク製造プロセスにおける量産性の向上を図ることができる。さらに、本発明により作製されたマスクを用いて半導体集積回路を製造することによって、電気的な不具合の発生を防止することができ、半導体集積回路の歩留まりを向上させることができる。
【０１００】
また、テンプレートを複数のグループにまとめて、各グループに対して複数のＯＰＣ処理装置を用いて並列にＯＰＣ処理を行うことにより、高速・高効率でＯＰＣ処理を施したマスクパターンデータを得ることができる。並列処理は、ＯＰＣ処理を複数回行う本発明においては、特に顕著な効果を奏する。このように、高速処理が可能で効率が高い、光近接効果補正から検証までの一連の処理プロセスを実現することができると共に、ＯＰＣ処理手法に最適な光近接効補正を行うことができるため、ＯＰＣマスク製造プロセスにおいて量産性の向上を図ることができる。従って、ウェハ上に所望のパターンを高い精度で作製することが可能となり、半導体集積回路の歩留まりを飛躍的に向上させることができる。
【図面の簡単な説明】
【図１】実施形態１の半導体集積回路製造用マスクパターンデータの製造方法およびその検証方法の処理手順を示すフローチャートである。
【図２】（ａ）および（ｂ）は、それぞれ、ＯＰＣ処理によるマスクデータ生成方法を説明するための模式図である。
【図３】テンプレートサイズとＯＰＣ処理時間との関係を示すグラフである。
【図４】実施形態２の半導体集積回路製造用マスクパターンデータの製造方法およびその検証方法の処理手順を示すフローチャートである。
【図５】（ａ）および（ｂ）は、それぞれ、ＯＰＣ処理が施されていないマスクパターン形状とウェハ上に転写されたマスク形状とを示す模式図であり、（ｃ）および（ｄ）は、それぞれ、Ｍｏｄｅｌ−ＢａｓｅＯＰＣ手法によって補正されたマスクパターン形状とウェハ上に転写されたマスク形状とを示す模式図である。
【図６】Ｍｏｄｅｌ−Ｂａｓｅ ＯＰＣ処理において、垂直方向の配線パターンに対する補正パターンを示す模式図である。
【図７】Ｍｏｄｅｌ−Ｂａｓｅ ＯＰＣ処理において、斜め方向の配線パターンに対する補正パターンを示す模式図である。
【図８】従来のマスクを用いて、ウェハ上にラインパターンを転写させる場合の問題点について説明するための模式図である。
【図９】従来のマスクを用いて、ウェハ上にコンタクトパターンを転写させる場合の問題点について説明するための模式図である。
【図１０】従来のマスクを用いて、ウェハ上に孤立パターンと密集パターンとが混在するパターンを転写させる場合の問題点について説明するための模式図である。
【図１１】ＯＰＣ処理が施されたマスクを用いて、ウェハ上に転写させたコンタクトパターンを示す模式図である。
【図１２】ＯＰＣ処理が施されたマスクを用いて、ウェハ上に転写させたラインパターンを示す模式図である。
【図１３】ＯＰＣ処理が施されたマスクを用いて、ウェハ上に転写させたラインコーナーパターンを示す模式図である。
【図１４】従来のマスクパターンの検証方法の処理手順を示すフローチャートである。
【符号の説明】
１０１、１１１、１２１ 従来のマスクパターン
１０２、１１２、１２２ 従来マスクパターンを用いた場合のウェハ上の転写パターン
１０３、１１３、１２３ パターンの丸まり
１０４ セリフパターン
１０５ ハンマーヘッドパターン
１０６ アウトコーナーセリフパターン
１０７ インコーナーセリフパターン
２３ 設計元データ
２４ テンプレート
２５ 補正パターン
２６ ＯＰＣ処理が施されていないマスク
２７ 理想的なウェハ転写結果のパターン
２８ 実際のウェハ転写結果のパターン
２９ 補正パターン形状
３０ 補正パターン形状
３１ ウェハ転写結果のパターン
３２ 垂直方向の配線パターン
３３、４３ ラインエッジ
３４、４４ 補正後のラインエッジ
３５、４５ ラインエッジ
３６、４６ 補正後のラインエッジ
４２ 斜め方向の配線パターン
４７ Ｇｒｉｄ×√２
Claims (10)
- 半導体集積回路装置製造時のリソグラフィ工程において、マスクに描画されたパターンを半導体ウェハ上へ転写する際に、光近接効果によって生じるパターン歪みを相殺する光近接効果補正（ＯＰＣ：Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ）処理を、原マスクパターンデータに対して施してマスクパターンデータを生成する方法であって、
該原マスクパターンデータを、第１サイズを有する複数の領域に分割する第１ステップと、
該第１ステップで分割された第１サイズの領域単位で原マスクパターンデータにＯＰＣ処理を施して、第１マスクパターンデータを生成する第２ステップと、該原マスクパターンデータを、第１サイズとは異なる第２サイズを有する複数の領域に分割する第３ステップと、
該第３ステップで分割された第２サイズの領域単位で原マスクパターンデータにＯＰＣ処理を施して、第２マスクパターンデータを生成する第４ステップと、該第１マスクパターンデータおよび該第２マスクパターンデータの一致比較を行う第５ステップと、
該第５ステップで不一致パターンデータが存在しない場合には、該第１マスクパターンデータまたは該第２マスクパターンデータを半導体集積回路製造用マスクパターンデータとして生成し、不一致パターンデータが存在する場合には、該第１マスクパターンデータまたは該第２マスクパターンデータから不一致パターンデータを除去したマスクパターンデータを製造用マスクパターンデータとして生成する第６ステップとを含む半導体集積回路製造用マスクパターン生成方法。 - 半導体集積回路装置製造時のリソグラフィ工程において、マスクに描画されたパターンを半導体ウェハ上へ転写する際に、光近接効果によって生じるパターン歪みを相殺する光近接効果補正（ＯＰＣ：Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ）処理を、原マスクパターンデータに対して施してマスクパターンデータを生成する方法であって、
該原マスクパターンデータを、第１サイズを有する複数の領域に分割する第１ステップと、
該第１ステップで分割された第１サイズの領域単位で原マスクパターンデータにＯＰＣ処理を施して、第１マスクパターンデータを生成する第２ステップと、該原マスクパターンデータを、第１サイズとは異なる第２サイズを有する複数の領域に分割する第３ステップと、
該第３ステップで分割された第２サイズの領域単位で原マスクパターンデータにＯＰＣ処理を施して、第２マスクパターンデータを生成する第４ステップと、該第１マスクパターンデータおよび該第２マスクパターンデータの一致比較を行い、比較結果データを出力する第５ステップと、
該第５ステップで出力された比較結果データに含まれる図形パターンが、所定の範囲内の大きさか否かを判定する第６ステップと、
該第６ステップで、図形パターンが所定の範囲内の大きさであれば、該第１マスクパターンデータまたは該第２マスクパターンデータを半導体集積回路製造用マスクパターンデータとして生成し、図形パターンが所定の範囲外の大きさであれば、該第１マスクパターンデータまたは該第２マスクパターンデータから所定の範囲外の図形パターンを除去したマスクパターンデータを製造用マスクパターンデータとして生成する第７ステップとを含む半導体集積回路製造用マスクパターン生成方法。 - 前記第６ステップにおいて図形パターンの大きさを判定する際に、所定の範囲を、パターン形状の最小単位を規定するグリッドサイズをαとした場合に、α×√２以上、かつ、α×２以下の範囲とする請求項２に記載の半導体集積回路製造用マスクパターン生成方法。
- 前記第１サイズまたは前記第２サイズのうち、少なくとも一方のサイズは、ＯＰＣ処理時間と分割領域サイズとの相関関係を実験的に求めた結果から、ＯＰＣ処理時間が極小となるサイズの近傍の値とする請求項１〜請求項３のいずれかに記載の半導体集積回路製造用マスクパターン生成方法。
- 前記第２ステップおよび前記第４ステップにおいて、それぞれ複数の分割領域を含む複数のグループにまとめて、各グループ単位でＯＰＣ処理を並列に処理する請求項１〜請求項４のいずれかに記載の半導体集積回路製造用マスクパターンデータ生成方法。
- 半導体集積回路装置製造時のリソグラフィ工程において、マスクに描画されたパターンを半導体ウェハ上へ転写する際に、光近接効果によって生じるパターン歪みを相殺する光近接効果補正（ＯＰＣ：Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ）処理を、原マスクパターンデータに対して施して得られる補正マスクパターンデータを検証する方法であって、
該原マスクパターンデータを、第１サイズを有する複数の領域に分割する第１ステップと、
該第１ステップで分割された第１サイズの領域単位で原マスクパターンデータにＯＰＣ処理を施して、補正マスクパターンデータを生成する第２ステップと、
該原マスクパターンデータを、第１サイズとは異なる第２サイズを有する複数の領域に分割する第３ステップと、
該第３ステップで分割された第２サイズの領域単位で原マスクパターンデータにＯＰＣ処理を施して、検証用マスクパターンデータを生成する第４ステップと、
該補正マスクパターンデータおよび該検証用マスクパターンデータの一致比較を行う第５ステップと、
該第５ステップで不一致パターンデータが存在しない場合には、該補正マスクマスクパターンデータを適切なマスクパターンデータであると判定し、不一致パターンデータが存在する場合には、該補正マスクパターンデータが不適切なマスクパターンデータであると判定して、該補正マスクパターンデータから不一致パターンデータを除去したマスクパターンデータを製造用マスクパターンデータとして生成する第６ステップとを含む半導体集積回路製造用マスクパターン検証方法。 - 半導体集積回路装置製造時のリソグラフィ工程において、マスクに描画されたパターンを半導体ウェハ上へ転写する際に、光近接効果によって生じるパターン歪みを相殺する光近接効果補正（ＯＰＣ：Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ）処理を、原マスクパターンデータに対して施して得られる補正マスクパターンデータを検証する方法であって、
該原マスクパターンデータを、第１サイズを有する複数の領域に分割する第１ステップと、
該第１ステップで分割された第１サイズの領域単位で原マスクパターンデータにＯＰＣ処理を施して、補正マスクパターンデータを生成する第２ステップと、
該原マスクパターンデータを、第１サイズとは異なる第２サイズを有する複数の領域に分割する第３ステップと、
該第３ステップで分割された第２サイズの領域単位で原マスクパターンデータにＯＰＣ処理を施して、検証用マスクパターンデータを生成する第４ステップと、
該補正マスクパターンデータおよび該検証用マスクパターンデータの一致比較を行い、比較結果データを出力する第５ステップと、
該第５ステップで出力された比較結果データに含まれる図形パターンが、所定の範囲内の大きさか否かを判定する第６ステップと、
該第６ステップで、図形パターンが所定の範囲内の大きさであれば、該補正マスクマスクパターンデータを適切なマスクパターンデータであると判定し、図形パターンが所定の範囲外の大きさであれば、該補正マスクパターンデータが不適切なマスクパターンデータであると判定して、該補正マスクパターンデータから所定の範囲外の図形パターンを除去したマスクパターンデータを製造用マスクパターンデータとして生成する第７ステップとを含む半導体集積回路製造用マスクパターン検証方法。 - 前記第６ステップにおいて図形パターンの大きさを判定する際に、所定の範囲を、パターン形状の最小単位を規定するグリッドサイズをαとした場合に、α×√２以上、かつ、α×２以下の範囲とする請求項７に記載の半導体集積回路製造用マスクパターン検証方法。
- 前記第１サイズまたは前記第２サイズのうち、少なくとも一方のサイズは、ＯＰＣ処理時間と分割領域サイズとの相関関係を実験的に求めた結果から、ＯＰＣ処理時間が極小となるサイズの近傍の値とする請求項６〜請求項８のいずれかに記載の半導体集積回路製造用マスクパターン検証方法。
- 前記第２ステップおよび前記第４ステップにおいて、それぞれ複数の分割領域を含む複数のグループにまとめて、各グループ単位でＯＰＣ処理を並列に処理する請求項６〜請求項９のいずれかに記載の半導体集積回路製造用マスクパターンデータ検証方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002212945A JP4282051B2 (ja) | 2002-07-22 | 2002-07-22 | 半導体集積回路製造用マスクパターンデータ生成方法およびその検証方法 |
| US10/622,566 US7010775B2 (en) | 2002-07-22 | 2003-07-21 | Method for creating mask pattern for circuit fabrication and method for verifying mask pattern for circuit fabrication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002212945A JP4282051B2 (ja) | 2002-07-22 | 2002-07-22 | 半導体集積回路製造用マスクパターンデータ生成方法およびその検証方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004054052A true JP2004054052A (ja) | 2004-02-19 |
| JP4282051B2 JP4282051B2 (ja) | 2009-06-17 |
Family
ID=30767822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002212945A Expired - Fee Related JP4282051B2 (ja) | 2002-07-22 | 2002-07-22 | 半導体集積回路製造用マスクパターンデータ生成方法およびその検証方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7010775B2 (ja) |
| JP (1) | JP4282051B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100642417B1 (ko) | 2005-09-20 | 2006-11-03 | 주식회사 하이닉스반도체 | 레이어 대 레이어 검사방법을 이용한 광학근접보정검증방법 |
| JP2009210707A (ja) * | 2008-03-03 | 2009-09-17 | Nec Electronics Corp | フォトマスク及びその設計方法と設計プログラム |
| US8021829B2 (en) | 2006-04-06 | 2011-09-20 | Tdk Corporation | Method of forming photoresist pattern and method of manufacturing perpendicular magnetic recording head |
| JP2013148647A (ja) * | 2012-01-18 | 2013-08-01 | Fujitsu Semiconductor Ltd | 検証方法、検証プログラムおよび検証装置 |
| JP2014056053A (ja) * | 2012-09-11 | 2014-03-27 | Fujitsu Semiconductor Ltd | パターンマッチング方法、マスクパターンの生成方法、及び、ライブラリの構築方法 |
| WO2023135773A1 (ja) * | 2022-01-14 | 2023-07-20 | ギガフォトン株式会社 | フォトマスクの作成方法、データ作成方法、及び電子デバイスの製造方法 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6936898B2 (en) * | 2002-12-31 | 2005-08-30 | Transmeta Corporation | Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions |
| US7174528B1 (en) | 2003-10-10 | 2007-02-06 | Transmeta Corporation | Method and apparatus for optimizing body bias connections in CMOS circuits using a deep n-well grid structure |
| US7645673B1 (en) * | 2004-02-03 | 2010-01-12 | Michael Pelham | Method for generating a deep N-well pattern for an integrated circuit design |
| WO2005081910A2 (en) * | 2004-02-26 | 2005-09-09 | Pdf Solutions, Inc. | Generalization of the photo process window and its application to opc test pattern design |
| US7388260B1 (en) | 2004-03-31 | 2008-06-17 | Transmeta Corporation | Structure for spanning gap in body-bias voltage routing structure |
| JP4316442B2 (ja) * | 2004-07-27 | 2009-08-19 | 株式会社東芝 | 評価システム、露光描画システム及び評価方法 |
| DE102005002529B4 (de) * | 2005-01-14 | 2008-12-04 | Qimonda Ag | Verfahren zum Erzeugen eines Abbildungsfehler vermeidenden Maskenlayouts für eine Maske |
| JP2006235327A (ja) * | 2005-02-25 | 2006-09-07 | Toshiba Corp | マスクパターンデータ・マスク検査データ作成方法、及びフォトマスクの製造・検査方法 |
| US7191428B2 (en) * | 2005-05-31 | 2007-03-13 | Synopsys, Inc. | Centerline-based pinch/bridge detection |
| JP4828870B2 (ja) * | 2005-06-09 | 2011-11-30 | 株式会社東芝 | 評価パタンの作成方法およびプログラム |
| US7305647B1 (en) | 2005-07-28 | 2007-12-04 | Transmeta Corporation | Using standard pattern tiles and custom pattern tiles to generate a semiconductor design layout having a deep well structure for routing body-bias voltage |
| US20080079726A1 (en) * | 2006-07-03 | 2008-04-03 | Wolfgang Geiger | Visual display of process sequences |
| US7636904B2 (en) * | 2006-10-20 | 2009-12-22 | Synopsys, Inc. | Locating critical dimension(s) of a layout feature in an IC design by modeling simulated intensities |
| US7562337B2 (en) * | 2006-12-11 | 2009-07-14 | International Business Machines Corporation | OPC verification using auto-windowed regions |
| KR100826655B1 (ko) * | 2007-05-21 | 2008-05-06 | 주식회사 하이닉스반도체 | 광 근접 효과 보정 방법 |
| JP2009123773A (ja) * | 2007-11-12 | 2009-06-04 | Toshiba Corp | 半導体装置、及び半導体装置製造用マスクパターン |
| US7975244B2 (en) * | 2008-01-24 | 2011-07-05 | International Business Machines Corporation | Methodology and system for determining numerical errors in pixel-based imaging simulation in designing lithographic masks |
| JP5559957B2 (ja) * | 2008-03-18 | 2014-07-23 | 株式会社日立ハイテクノロジーズ | パターン測定方法及びパターン測定装置 |
| WO2010085714A2 (en) * | 2009-01-22 | 2010-07-29 | Mentor Graphics Corporation | Pre-opc layout editing for improved image fidelity |
| FR2993374A1 (fr) * | 2012-07-12 | 2014-01-17 | St Microelectronics Crolles 2 | Procede d'elaboration d'un masque de photolithographie |
| US9003338B2 (en) * | 2013-03-15 | 2015-04-07 | Taiwan Semiconductor Manufacturing Company Limited | Common template for electronic article |
| CN112859508A (zh) * | 2019-11-27 | 2021-05-28 | 台湾积体电路制造股份有限公司 | 集成电路制造方法 |
| KR20220080768A (ko) * | 2020-12-07 | 2022-06-15 | 삼성전자주식회사 | Opc 모델의 에러 검증 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3934719B2 (ja) * | 1995-12-22 | 2007-06-20 | 株式会社東芝 | 光近接効果補正方法 |
| US6057063A (en) * | 1997-04-14 | 2000-05-02 | International Business Machines Corporation | Phase shifted mask design system, phase shifted mask and VLSI circuit devices manufactured therewith |
| JPH11174659A (ja) | 1997-12-16 | 1999-07-02 | Sony Corp | マスクパタン検証装置とその方法、および、マスクパタン補正装置とその方法 |
| US7159197B2 (en) * | 2001-12-31 | 2007-01-02 | Synopsys, Inc. | Shape-based geometry engine to perform smoothing and other layout beautification operations |
-
2002
- 2002-07-22 JP JP2002212945A patent/JP4282051B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-21 US US10/622,566 patent/US7010775B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100642417B1 (ko) | 2005-09-20 | 2006-11-03 | 주식회사 하이닉스반도체 | 레이어 대 레이어 검사방법을 이용한 광학근접보정검증방법 |
| US8021829B2 (en) | 2006-04-06 | 2011-09-20 | Tdk Corporation | Method of forming photoresist pattern and method of manufacturing perpendicular magnetic recording head |
| JP2009210707A (ja) * | 2008-03-03 | 2009-09-17 | Nec Electronics Corp | フォトマスク及びその設計方法と設計プログラム |
| JP2013148647A (ja) * | 2012-01-18 | 2013-08-01 | Fujitsu Semiconductor Ltd | 検証方法、検証プログラムおよび検証装置 |
| JP2014056053A (ja) * | 2012-09-11 | 2014-03-27 | Fujitsu Semiconductor Ltd | パターンマッチング方法、マスクパターンの生成方法、及び、ライブラリの構築方法 |
| WO2023135773A1 (ja) * | 2022-01-14 | 2023-07-20 | ギガフォトン株式会社 | フォトマスクの作成方法、データ作成方法、及び電子デバイスの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7010775B2 (en) | 2006-03-07 |
| US20040019870A1 (en) | 2004-01-29 |
| JP4282051B2 (ja) | 2009-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4282051B2 (ja) | 半導体集積回路製造用マスクパターンデータ生成方法およびその検証方法 | |
| US8166424B2 (en) | Method for constructing OPC model | |
| US20030115569A1 (en) | Method and system for optical proximity correction | |
| KR101264114B1 (ko) | 포토마스크 레이아웃의 생성 방법 및 이를 수행하는프로그래밍된 명령을 저장하는 컴퓨터에서 판독 가능한저장 매체 및 마스크 이미징 시스템 | |
| US20030177467A1 (en) | Opc mask manufacturing method, opc mask, and chip | |
| JP3708058B2 (ja) | フォトマスクの製造方法およびそのフォトマスクを用いた半導体装置の製造方法 | |
| CN113495426A (zh) | 一种光学临近效应修正方法及装置 | |
| US6571383B1 (en) | Semiconductor device fabrication using a photomask designed using modeling and empirical testing | |
| JP2006053248A (ja) | 設計パターンデータ作成方法、マスクパターンデータ作成方法、マスク製造方法、半導体装置の方法およびプログラム | |
| US7499582B2 (en) | Method for inspecting a defect in a photomask, method for manufacturing a semiconductor device and method for producing a photomask | |
| US8443309B2 (en) | Multifeature test pattern for optical proximity correction model verification | |
| TWI421908B (zh) | 光學鄰近校正模型的建立方法 | |
| JP4133047B2 (ja) | 補正マスクパターン検証装置および補正マスクパターン検証方法 | |
| US8127257B2 (en) | Designing method of photo-mask and method of manufacturing semiconductor device using the photo-mask | |
| US7544447B2 (en) | Method of forming a mask pattern for a semiconductor device | |
| US6492078B1 (en) | Correcting method of exposure pattern, exposure method, exposure system, photomask and semiconductor device | |
| US8114557B2 (en) | Method for optical proximity correction | |
| US7337423B2 (en) | Mask pattern generating method and mask pattern generating apparatus | |
| KR101113325B1 (ko) | 광근접 보정 검증 방법 | |
| US20030211398A1 (en) | Method of correcting a mask layout | |
| KR20090109349A (ko) | 광학 근접 보정 방법 | |
| JP2004157475A (ja) | 集積回路のパターン設計方法、露光マスクの作成方法、露光マスク、および集積回路装置の製造方法 | |
| JP3470369B2 (ja) | 半導体装置の回路パターン設計方法及び直接描画装置 | |
| JP3366686B2 (ja) | 光露光用マスクの検査方法 | |
| Rieger et al. | Anticipating and controlling mask costs within EDA physical design |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080910 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090316 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090316 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140327 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |