JP3470369B2 - 半導体装置の回路パターン設計方法及び直接描画装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路等半導
体装置の製造分野等において利用できる半導体装置の回
路パターンの設計方法に関する。また、半導体装置の製
造の際に用いることができる直接描画装置に関する。本
発明は、例えば半導体装置の製造工程において用いられ
る半導体集積回路パターンの生成方法（フォトマスクパ
ターン、ウェハ直接描画パターンの生成方法）、および
これら生成した回路パターンの直接描画装置として利用
できる。

【０００２】

【従来の技術】半導体装置の分野ではますます微細化・
集積化が進行している。例えば半導体集積回路の分野に
おいては、サブミクロンレベルの加工が量産工場におい
て既に実現され、研究レベルではクォーターミクロンの
加工が必要となっている。

【０００３】半導体集積回路パターン設計では、従来の
パターンの一部をサイズを縮小したパターンを用いた
り、新規にパターン形状を作成したり、または自動配置
線プログラムにより自動的にパターンを作成したりす
る。

【０００４】これらのパターンデータは通常、ＣＡＤフ
ォーマットで作成される。例えば、ｃａｌｍａ社のＧＤ
ＳＩＩＳＴＲＥＡＭフォーマットと呼ばれる当業界標準
のＣＡＤフォーマットで作成されている。これらのＣＡ
Ｄデータは、論理演算、サイジング等の処理が行われた
後、実際の半導体集積回路パターンとなり、続いて電子
線描画装置のフォーマットに変換される。

【０００５】次に、電子線描画装置により、フォトマス
ク基板に回路パターンが描画され、現像、ポストベイ
ク、エッチング、レジスト剥離、検査、修正、出荷洗浄
を経てフォトマスクが完成する。

【０００６】

【発明が解決しようとする課題】電子線リソグラフィー
においては、電子線の散乱による近接効果という現象に
よりパターン同士が接近している場合にはパターンとパ
ターンがつながってしまったり、孤立の微小パターンで
はパターンが設計寸法よりも小さくなってしまうことが
知られている。これらの近接効果現象は、既にいろいろ
な手法により解決する手段が提案されている。

【０００７】しかし、パターン回路に描画装置の分解能
よりも微小な部分が含まれている場合には、近接効果補
正処理によってもこれを補正することができない。した
がって、そのような部分では、もとの設計パターンと実
際にできあがったパターンの形状では微妙に異なってし
まうため、検査工程において欠陥とみなされてしまう。
しかし、この欠陥は配線の断線等をひきおこすような致
命的な欠陥ではなく、回路動作的にも何ら問題とならな
いため、一般的には擬似欠陥と称している。

【０００８】一般に、例えば可変整形型の電子線描画装
置では任意の斜め線に対して整形するアパーチャーを持
ち合わせていないため、通常斜め線を矩形に分割して描
画している（図４を用いて後記詳述）。このため微小な
斜め線では分割が適切に行われないため、描画装置の斜
め線の最少寸法スペックは矩形パターンの描画よりも大
きい。従って、微小な斜め線部では矩形パターンよりも
更に多くの擬似欠陥が発生してしまう。

【０００９】これらの擬似欠陥を含んだ回路パターンが
メモリー回路のように繰り返し配置されている場合に
は、擬似欠陥を多数拾ってしまい、欠陥の確認作業時間
の著しい増加をもたらす。もしくは欠陥検査装置が蓄え
られる欠陥の個数を越える場合には検査不能となり、検
査装置のパラメータを変えて再度欠陥検査を行う必要が
ある。検査機のパラメータを再設定しても、検査不能の
場合にはそのマスクは不良、となり、回路パターンの設
計変更からやり直す必要が出ることもある。

【００１０】以下擬似欠陥について更に説明する。ま
ず、擬似欠陥が発生する過程について説明する。擬似欠
陥が発生する原因は、斜め線パターンの描画精度が悪い
装置を用いていることや、矩形の斜め線のつなぎめにお
ける斜め線のパターンの丸まりによって生じる。

【００１１】まず、斜め線パターンの描画精度が悪い原
因によって擬似欠陥が発生する場合について、図４を用
いて説明する。例えば、可変整形型の電子線描画装置の
場合、任意の斜め線に対応するような整形アパーチャー
は備えておらず、図４の原理図に示すような、例えば高
さ０．５μｍに矩形整形した電子線ビーム１５につい
て、これを０．０５μｍづつずらしながら１／ｎの照射
量に重ねて描画を行うことにより、台形パターン１４を
描画する仕組みになっている。

【００１２】しかし、まわりに他のパターンがない場合
ではパターンの上部と下部では露光回数の合計がｎとな
らないため露光量が不足する。さらに、上部と下部では
０．２５μｍずつはみだして露光してしまうため、矩形
パターンと接する場合では、矩形パターンとの接触部が
露光量オーバーとなってしまう。

【００１３】図５（ｄ）に矩形パターンと斜め線が接触
した場合について、実際にパターンが歪んでしまう形状
を示す。このような場合、この図５（ｄ）内の矩形と台
形の接触部分２２が設計したパターン（破線）よりもは
み出して（実線）できているため、欠陥として検出され
る。はみ出し量の少ない場合には回路動作的に問題ない
ため、擬似欠陥とみなす。

【００１４】次に、斜め線端部の丸まりによる擬似欠陥
の発生について説明を行う。電子線リソグラフィーにお
いては電子線の散乱により近接効果現象が生じることが
知られている。近接効果現象はパターン毎に電子線の照
射量を変えることにより補正することができ、既に実用
化されつつある。ただしこの場合ではパターンの中点が
設計どおりになるが、パターンのコーナー部は内部近接
効果により丸みを帯びてしまう。

【００１５】例えば、図３（ａ）に示すようなパターン
１１を描画すると、内部近接効果によりパターン１１の
コーナー部は図３（ｂ）に示すパターン１２のようにラ
ウンディング（ｒｏｕｎｄｉｎｇ）してしまう。欠陥検
査装置では図３（ｂ）の矩形パターンの角部がラウンデ
ィングして符号１３で示す形状になっても擬似欠陥とし
て検出しないようなアルゴリズムが設定されており、パ
ラメータとしてラウンディング量が設定できるようにな
っている。

【００１６】したがって、矩形パターンのコーナーが丸
くなってしまっても擬似欠陥として検出することはな
い。これに対して、斜め線端部については、ラウンディ
ング量等がパターンによって異なり複雑な計算をしなけ
れば得られないため、斜め線端部のラウンディング量の
設定機能は存在しない。このような理由から、矩形と斜
め線が組み合わせられている部分では、例えばクォータ
ーミクロンに対応するため欠陥検査装置の検出感度をあ
げると斜め線部のラウンディングした部分が欠陥として
検出されてしまう。

【００１７】このような擬似欠陥を含んだ回路パターン
はフォトマスク作成工程の歩留まりの低下と作業時間の
増大を及ぼす。このため、擬似欠陥が発生しない回路パ
ターン設計手法が望まれている。そこで本発明は、集積
回路パターンに含まれいている擬似欠陥発生の要因とな
る部分を修正する半導体装置の回路パターン設計方法及
び直接描画装置を提供することを目的とする。

【００１８】

【課題を解決するための手段】各請求項に係る発明は、
下記構成をとることによって、上記目的を達成するもの
である。

【００１９】請求項１の発明は、描画手段によりパター
ン描画すべき半導体回路パターンを生成する半導体回路
パターン生成工程を含む半導体装置の回路パターン設計
方法において、前記生成した回路パターンが前記描画手
段の描画方向に対して斜めの外形部分を有する斜めパタ
ーン部分、及び該斜めパターン部分に接した矩形パター
ン部分を備え、かつ該斜めパターン部分が描画装置の分
解能よりも微小な幅である場合に、これを識別して、該
斜めパターン部分を、該矩形パターン部分を識別可能な
最小幅以下分拡大させた矩形パターンに置き換える変換
を行うことを特徴とする半導体装置の回路パターン設計
方法であって、これにより上記目的を達成したものであ
る。

【００２０】請求項２の発明は、描画手段によりパター
ン描画すべき半導体回路パターンを生成する半導体回路
パターン生成工程を含む半導体装置の回路パターン設計
方法において、前記生成した回路パターンが前記描画手
段の描画方向に対して斜めの外形部分を有する斜めパタ
ーン部分、及び該斜めパターン部分に接した矩形パター
ン部分を備え、かつ該斜めパターン部分が描画装置の分
解能よりも微小な幅である場合に、これを識別して、該
斜めパターン部分を、該矩形パターン部分を識別可能な
最小幅以下分拡大させた矩形パターンに置き換える変換
を行うとともに、該斜めパターン部分を削除して残余の
矩形パターンのみとすることを特徴とする半導体装置の
回路パターン設計方法であって、これにより上記目的を
達成したものである。

【００２１】請求項３の発明は、半導体回路パターンを
生成し、該生成した回路パターンを描画手段によりパタ
ーン描画する直接描画装置において、前記生成した回路
パターンが前記描画手段の描画方向に対して斜めの外形
部分を有するパターン部分、及び該斜めパターン部分に
接した矩形パターン部分を備え、かつ該斜めパターン部
分が描画装置の分解能よりも微小な幅である場合に、こ
れを識別して、該斜めパターン部分を、該矩形パターン
部分を識別可能な最小幅以下分拡大させた矩形パターン
に置き換える変換を行うとともに、該斜めの外形部分に
ついてその大きさを識別し、この大きさがある規定値よ
り大きい場合該斜めの外側部分を有するパターン部分を
1または2以上の矩形パターンに置き換える変換を行うも
のとし、かつ該規定値より小さい場合削除して矩形パタ
ーンのみとすることを特徴とする直接描画装置であっ
て、これにより上記目的を達成したものである。

【００２２】請求項４の発明は、前記直接描画装置が、
パターンデータを読み込むステップと、パターンデータ
中の矩形パターン及び斜め外形を有するパターンである
微小パターンを抽出するステップと、該抽出したパター
ンについて、斜めの外形を有するパターンはそのパター
ンの大きさに従い1または2以上の矩形パターンに置き換
えるかもしくは削除する変換を行い、矩形パターンにつ
いてはそのパターンの大きさまたはスリットであるか否
かに従いそのままもしくは削除して矩形パターンのみと
するステップを備えるプログラムを組み込んだものであ
ることを特徴とする請求項３に記載の直接描画装置であ
って、これにより上記目的を達成したものである。

【００２３】

【作用】上記したような擬似欠陥が発生する原因として
は、設計段階でフォトマスク作成工程におけるプロセス
を熟知していないことと、パターンルールチェッカーに
フォトマスクの擬似欠陥発生に関する項目が含まれてい
ないことが挙げられる。

【００２４】しかし設計段階でフォトマスク作成工程の
プロセス条件等をすべて考慮に入れることは現実的に困
難であり、またたとえパターンルールチェッカーに擬似
欠陥発生の項目を追加したとしても、設計者がフォトマ
スク作成工程を熟知していない場合にはパターンルール
チェッカーによる確認と設計のやり直しの工程を数回繰
り返さなければならない。

【００２５】本発明は、これに対し、フォトマスクのパ
ターン生成技術において、上記構成を採ることにより擬
似欠陥の発生する部分を摘出し、さらに自動的にパター
ンの修正もしくは削除等を行うようにした。

【００２６】本発明によれば、従来のパターン生成法に
より発生した半導体集積回路パターンから、擬似欠陥と
なりうる微小パターンを摘出し、さらに自動的にプロセ
スの能力に合わせたパターン形状に置き換えることが可
能となる。

【００２７】例えば本発明を用いることにより、フォト
マスク作成の検査工程において擬似欠陥の発生がゼロに
なり、フォトマスク作成において歩留りを向上させ、コ
ストの低減、スループットの大幅な向上を実現すること
ができる。さらに、本発明のパターン設計方法を用いる
ことにより、パターン総数が低減することにより、デー
タ処理システム（コンピュータ）の設備投資を抑制でき
る。またネットワークによるデータ転送時間の短縮など
が実現できる。

【００２８】

【実施例】以下、本発明の具体的な実施例について図面
を参照して説明する。但し、当然のことではあるが、本
発明は以下の実施例により限定を受けるものではない。

【００２９】実施例１ 図２は擬似欠陥が発生するようなパターンの例を示した
ものである（その他の微小パターンでも全く同様であ
る）。図２は、２つの矩形３，４と１つの三角形２から
なるパターン群１（図２（ａ））をもとにして、アンダ
ーサイジング（縮小）を行い、新たに縮小された２つの
矩形７，８と１つの三角形６からなるパターン群５（図
２（ｂ））を作成する場合の例を示している。

【００３０】図２（ａ）のパターン群１ではデザインル
ールが大きいため、検査感度を落とせることと、斜め線
部（三角形）２の描画精度に余裕があるため、擬似欠陥
は発生しない。しかし、このパターン群１を縮小して新
規作成したパターン群５では、斜め線部（三角形）６は
描画装置の斜め線描画のスペックを越えてしまうため、
近接効果補正を行ってもパターン６の形状が歪んでしま
う。例えば、符号６ａ，６ｂで示すような歪みが生ず
る。このため、欠陥として検出されてしまう。パターン
６が多少歪んだとしても、このマスクを用いてウェハに
形成したパターンの回路動作的には問題ないが、マスク
欠陥検査結果装置はマスク欠陥として検出してしまう。
これを回避するため、従来は、人による目視欠陥確認作
業を行って擬似欠陥とみなし、真の欠陥（図中６ｃ，６
ｄで示すような欠陥）と区別する必要があった。

【００３１】本発明では、図２（ｂ）のパターン群５
は、図１（ａ）に示すような矩形のパターン群９に変換
される。パターン群９では微小パターンが存在せず（矩
形にした結果、特に、微小斜め線パターンがなくなって
いる）、パターン数も減っている。このような変換を行
っても、露光して得られるパターンは図１（ｂ）に符号
１０で示すように、所望のパターンとして得られるので
ある（後述）。

【００３２】用いたフォトマスク基板の構造を図１０を
用いて説明する。図１０の符号２３は、合成石英基板で
あり、その上に遮光膜２４（クロム膜及び酸化クロム膜
で形成）が０．１０５μｍ厚でスパッタリングされてお
り、更にその上に感光剤としてレジスト２５例えば電子
線用ポジ型レジストＥＢＲ−９（東レ（株）製）が例え
ば０．５μｍ厚でスピンコートされている。

【００３３】この図１０に示したフォトマスク基板を用
いて、本実施例に示すパターン（図１（ａ））を可変整
形ビーム方式電子線描画装置（加速電圧２０ｋｅＶ）に
て描画を行った。このときの電子線照射量は３．０μＣ
／ｃｍ^２であった。

【００３４】描画の後、専用現像液を用いてスプレー現
像で２分間現像を行い、続いて専用現像液にてリンスを
行った後、ホットプレートにて順次７０℃→１４０℃→
１４０℃→７０℃→２３℃の温度にて各２分間のステッ
プでベイクを行った。この後遮光膜２４をエッチング
し、次にレジスト２５を剥離した。これにより図１
（ｂ）のパターンが形成された。

【００３５】即ち得られるパターンは、内部近接効果の
影響により、パターンのラウンディングが生じるため、
図１（ｂ）の実線に示すようなパターン１０としてでき
あがっている。この形状は設計段階の図２（ｂ）のパタ
ーン群５とほぼ同じ形状になっている（誤差は設計寸法
に対して０．０５μｍ以下、被露光材であるウェハ上で
０．０１μｍ以下）ため、回路動作的にも何ら問題はな
い。また前述したように欠陥検査装置では矩形パターン
の角部がラウンディングしても擬似欠陥として検出しな
いようなアルゴリズムが設定されているため、何ら擬似
欠陥として検出される問題もない。また、本実施例では
ポジ型電子線レジストを用いているが、ネガ型レジスト
を用いても同様の結果が得られる。

【００３６】また、パターンに与える電子線の照射量を
個々に変えることによる近接効果補正では、上記の矩形
パターンのコーナー部のラウンディングを補正すること
はできないため、本発明によって生成したパターンは、
好ましくは近接効果補正と組み合わせて用いることが可
能であるため、実用性も高い。

【００３７】斜め線の描画精度が解決されている描画装
置においては、描画精度の面において擬似欠陥の発生は
ないが、パターン数の削減において本発明を用いるメリ
ットが大きい。即ち、図２の場合は３パターンの描画が
要せられるが、本発明を用いた図１の場合では、２パタ
ーンで済む。描画精度が改善された描画装置においても
斜め線は矩形を複数個用いて描画していることに変わり
はないため、本発明を用いるとパターン数の削減から描
画時間の著しい改善が容易に実現できる。

【００３８】実施例２ 図５（ａ）は、新規にコンタクトホールパターン１７を
設計した例である。このパターン１７は、他のレイヤー
に存在するパターン１６と接近しているため、もともと
は単純な矩形パターンであるものがパターンルールチェ
ッカーにより互いに近接し合っていることがチェックさ
れて、これに基づき、設計矩形の角の一部が符号１８で
示すように切り取られてしまい、パターン１７のように
なってしまったものである。

【００３９】図５（ｂ）はパターン１７の切り取られた
部分を拡大表示したものである。この図に示すように、
微小なパターン１９が発生している。このようなパター
ンを描画すると、パターン１９部が、描画装置の斜め線
描画の精度の問題により、または斜め線のコーナーラウ
ンディングが欠陥検査装置にて対応できないことによ
り、擬似欠陥となる。また、パターン数も１から３つに
増える。

【００４０】これに対し本実施例においては、図５
（ａ）のコンタクトホールパターンがフォトマスク寸法
において２μｍで設計されている場合において、上述し
たようにパターンの角の一部が切り取られて、三角形の
高さにして０．２５μｍの微小なパターンが設計パター
ンに含まれていた場合について、次のように対処した。
即ち、この微小寸法は内部近接によるコーナーラウンデ
ィングと大差ないため、本実施例では１つのコンタクト
ホールパターンとして置き換えてしまう。即ち、符号１
８で示すような切り取りを行わず、もともとのコンタク
トホールパターンそのものを用いる。このようにして、
実施例１と同様のフォトマスク基板を用い、上記本実施
例のパターンと、設計された図５（ａ）のパターンを描
画して、実施例１で説明したフォトマスク作成プロセス
によりフォトマスクを作成した。本実施例によるパター
ンでは、パターン１６との距離がコーナーラウンディン
グによって確保され、特に擬似欠陥は発生しなかった。
しかし図５（ａ）のパターンでは、微小三角形部が擬似
欠陥として検出されてしまった。

【００４１】本実施例では、前述したパターンのラウン
ディング量を考慮して、パターン１７とパターン１６の
距離がラウンディング量でまかなえるため、単純な１つ
の矩形パターンに置き換えられたが、ラウンディング量
でまかなえないときは、図５（ｃ）に符号１８′で示す
ような２つの矩形パターン、もしくは２つ以上の矩形に
置き換える。本実施例では、上記のようにして、チェッ
クを受けないようにしたものである。

【００４２】実施例３ 図６及び図７は、実際のデバイス回路パターンを本発明
を用いてパターン形状を変更した例を示す。図７は比較
の場合で、設計したオリジナルのパターンを電子線用描
画装置用に変換した後の形状を示している。図６は図７
のパターンを本発明を用いて置き換えた例を示している
（その他のパターンでも同様に置き換えは可能であり、
何ら問題はない）。図６の回路パターンでは、もとの設
計パターン図７と比較してパターンがシンプルになって
おり、パターン数も削減されていることが分かる。

【００４３】ここで、実施例１で示したフォトマスク作
成工程と全く同様に、フォトマスク基板（石英／クロム
／レジスト）に、可変整形ビーム方式電子線描画装置を
用いて、図７と図６のパターンを繰り返し配置して描画
を行った。その後、現像プロセス、ポストベーク、エッ
チング、レジスト剥離、洗浄を行い、次にＫＬＡ社の検
査装置にて０．５μｍ欠陥検査を行った。この結果、図
７の微小パターン部において擬似欠陥が多数発生した
が、本実施例に係る図６を配置した領域においては擬似
欠陥が発生しなかった。

【００４４】ここで、本実施例を具体化するに際し、現
状における矩形パターンのコーナーラウンディング量に
ついて図８を用いて説明する。図８に示すような階段状
のパターンのＳとＬの幅をそれぞれ変化させた場合にど
のような形状になるかシミュレーションを行った。この
結果図９に示すようなシミュレーション結果が得られ
た。Ｓは０．５μｍ（５倍フォトマスクの寸法）が最適
であることが判明した。またこれらを実際に描画しフォ
トマスクを作成して、Ｓが０．５μｍで擬似欠陥が発生
しないことも確かめた。

【００４５】また、この値は欠陥検査装置が０．２５μ
ｍの目を４つ合わせた単位（０．５＊０．５μｍ）の大
きさで欠陥を判定していることからも、擬似欠陥を拾わ
ない最少の単位であることが容易に理解できる。

【００４６】実施例４ この実施例について、図１１ないし図１３を用いて説明
をする。図１１は実施例１，２，３で示した内容をプロ
グラム化したときのフローチャートを示す。このフロー
チャートに基づいたプログラムを、ＥＢデータ変換装置
または描画装置に組み込むことによって、実施例１，
２，３で示したような内容を自動的に実行可能となる。
また図１４では、ＥＢ装置に組み込んだ例について示
す。

【００４７】図１１のフローチャートについて説明を行
う。まず、ＳＴＥＰ１にてパターンデータを読み込み、
次にＳＴＥＰ２において微小パターンの抽出を行う。こ
この例では、台形は高さが３μｍ以下、矩形は０．１μ
ｍ以下について検出している。但し、デバイスパターン
のルールや用いるレジスト材料等により、変わることが
あり、この値に限定されることはない。ＳＴＥＰ３では
矩形パターンと台形パターンの各処理ルーチンへジャン
プさせる。各ルーチンでの処理が終了した後、ＳＴＥＰ
４にてすべての微小図形について処理が終了したかどう
か判定し、まだ終了していない時はＳＴＥＰ１へ戻り、
同様にＳＴＥＰ４まで処理を行う。最終的にすべてのパ
ターンについて終了した後、ＳＴＥＰ５で終了となる。

【００４８】ＳＴＥＰ３で台形処理と判断されたもの
は、ＳＴＥＰ６（図１２）へ処理がジャンプする。ＳＴ
ＥＰ７において台形の高さが０．７μｍ以下かどうか判
断する。０．７μｍ以下のときはＳＴＥＰ８により矩形
置換ルーチンにより矩形に置き換えられる。高さが０．
７μｍより大きいときはＳＴＥＰ９により、台形の斜め
線部を階段上に矩形を配置する。例えば、前記説明した
図２（ｂ）のパターンが図１（ａ）のように変換がなさ
れるわけである。そして、ＳＴＥＰ１０にてメインルー
チンのＳＴＥＰ４にもどる。

【００４９】ＳＴＥＰ３で矩形処理と判断されたもの
は、ＳＴＥＰ１１（図１３）の矩形パターンルーチンへ
処理がジャンプする。ＳＴＥＰ１２にてパターンを削除
する。但し、削除してスリットとなるものはスリットと
ならないように削除するか、もしくは削除しないことに
なっている。このため、予めスリットか否かの判断の工
程を経る。次に、ＳＴＥＰ１３にてメインルーチンのＳ
ＴＥＰ４にもどる。

【００５０】図１４はＥＢ装置ＩＩに本発明のパターン
生成ルーチン（パターン生成装置Ｉ）を組み込んだもの
である。ＥＢ装置に組み込むことによって、描画前に事
前に微小図形が自動的に置き換えられるため、便利であ
る。従って、設計段階では描画装置による特性の違い等
を考慮にいれた設計を行う必要がなくなり、有利であ
る。）

【００５１】

【発明の効果】以上、本発明によれば、従来のパターン
生成法により発生した半導体集積回路パターンをそのま
ま用いてフォトマスクを作成すると擬似欠陥が多数発生
していたものを、擬似欠陥となり得る微小パターンを抽
出し、さらに自動的にフォトマスクプロセスのリソグラ
フィーの能力に合わせたパターン形状に置き換えること
が可能となる。本発明によるパターン生成方法を用いる
ことにより、フォトマスク作成の検査工程において擬似
欠陥の発生がゼロになり、もしくは抑制され、フォトマ
スク作成により歩留りを向上させ、コストの低減、スル
ープットの大幅な向上を実現することができる。さら
に、本発明のパターン生成法を用いることにより、パタ
ーン総数が低減することにより、データ処理システム
（コンピュータ）設備投資の抑制及びネットワークによ
るデータ転送時間の短縮などが実現できる。かつ本発明
の直接描画装置により、上記利点を備えた描画を実現で
きる。

【図面の簡単な説明】

【図１】本発明によるパターン生成の例を示すものであ
り（ａ）、またその実際のパターンのイメージ（ｂ）を
示す図である。

【図２】問題点を示す図で、フォトマスクに発生する擬
似欠陥の例を示した図である。

【図３】矩形パターンのコーナー部のラウンディングの
例を示す図である。

【図４】台形パターンの描画手法の例を示す図である。

【図５】フォトマスクに発生する擬似欠陥の例及びその
解決例を示した図である。また、擬似欠陥を説明するも
のである。

【図６】実際のパターンについて、本発明によりパター
ンを置き換えた例を示す図である。

【図７】実際のパターンを置き換えた比較例を示す図で
ある。

【図８】シミュレーションによる確認を説明する図であ
る。

【図９】シミュレーションによる結果を示す図である。

【図１０】フォトマスク基板の構造を示す図である。

【図１１】実施例４におけるフローチャートである。

【図１２】実施例４におけるフローチャートである。

【図１３】実施例４におけるフローチャートである。

【図１４】実施例４におけるフローチャートである。

【符号の説明】

１ パターン群 ２ 三角形パターン ３ 矩形パターン ４ 矩形パターン ５ パターン群１を縮小したパターン群 ６ 微小パターン（擬似欠陥発生箇所） ７ 矩形パターン ８ 矩形パターン ９ 矩形パターン １０ 実際のパターンイメージ １１ 矩形パターン １２ 実際のパターンイメージ １３ コーナー部の丸まり １４ 所望の台形パターン １５ 台形を描画するために分割した矩形パターンの１
つ １６ 他のレイヤーの斜め線 １７ 目的とするコンタクトホールパターン １８ パターン１６の影響を考慮したためカットされて
しまったパターン１７の部分 １８′変換されて矩形パターンとなった部分 １９ 微小パターン（擬似欠陥発生箇所） ２０ 矩形パターン ２１ 矩形パターン ２２ 擬似欠陥 ２３ 合成石英基板 ２４ 遮光クロム膜 ２５ レジスト

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/027 G03F 7/20 521

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】描画手段によりパターン描画すべき半導体
   回路パターンを生成する半導体回路パターン生成工程を
   含む半導体装置の回路パターン設計方法において、 前記生成した回路パターンが前記描画手段の描画方向に
   対して斜めの外形部分を有する斜めパターン部分、及び
   該斜めパターン部分に接した矩形パターン部分を備え、
   かつ該斜めパターン部分が描画装置の分解能よりも微小
   な幅である場合に、これを識別して、該斜めパターン部
   分を、該矩形パターン部分を識別可能な最小幅以下分拡
   大させた矩形パターンに置き換える変換を行うことを特
   徴とする半導体装置の回路パターン設計方法。
2. 【請求項２】描画手段によりパターン描画すべき半導体
   回路パターンを生成する半導体回路パターン生成工程を
   含む半導体装置の回路パターン設計方法において、 前記生成した回路パターンが前記描画手段の描画方向に
   対して斜めの外形部分を有する斜めパターン部分、及び
   該斜めパターン部分に接した矩形パターン部分を備え、
   かつ該斜めパターン部分が描画装置の分解能よりも微小
   な幅である場合に、これを識別して、該斜めパターン部
   分を、該矩形パターン部分を識別可能な最小幅以下分拡
   大させた矩形パターンに置き換える変換を行うととも
   に、該斜めパターン部分を削除して残余の矩形パターン
   のみとすることを特徴とする半導体装置の回路パターン
   設計方法。
3. 【請求項３】半導体回路パターンを生成し、該生成した
   回路パターンを描画手段によりパターン描画する直接描
   画装置において、 前記生成した回路パターンが前記描画手段の描画方向に
   対して斜めの外形部分を有するパターン部分、及び該斜
   めパターン部分に接した矩形パターン部分を備え、かつ
   該斜めパターン部分が描画装置の分解能よりも微小な幅
   である場合に、これを識別して、該斜めパターン部分
   を、該矩形パターン部分を識別可能な最小幅以下分拡大
   させた矩形パターンに置き換える変換を行うとともに、
   該斜めの外形部分についてその大きさを識別し、この大
   きさがある規定値より大きい場合該斜めの外側部分を有
   するパターン部分を1または2以上の矩形パターンに置き
   換える変換を行うものとし、かつ該規定値より小さい場
   合削除して矩形パターンのみとすることを特徴とする直
   接描画装置。
4. 【請求項４】前記直接描画装置が、 パターンデータを読み込むステップと、 パターンデータ中の矩形パターン及び斜め外形を有する
   パターンである微小パターンを抽出するステップと、 該抽出したパターンについて、斜めの外形を有するパタ
   ーンはそのパターンの大きさに従い1または2以上の矩形
   パターンに置き換えるかもしくは削除する変換を行い、
   矩形パターンについてはそのパターンの大きさまたはス
   リットであるか否かに従いそのままもしくは削除して矩
   形パターンのみとするステップを備えるプログラムを組
   み込んだものであることを特徴とする請求項３に記載の
   直接描画装置。