KR100211535B1 - 공정결함 검사 방법을 이용한 반도체소자의 제조방법 - Google Patents

공정결함 검사 방법을 이용한 반도체소자의 제조방법 Download PDF

Info

Publication number
KR100211535B1
KR100211535B1 KR1019950033881A KR19950033881A KR100211535B1 KR 100211535 B1 KR100211535 B1 KR 100211535B1 KR 1019950033881 A KR1019950033881 A KR 1019950033881A KR 19950033881 A KR19950033881 A KR 19950033881A KR 100211535 B1 KR100211535 B1 KR 100211535B1
Authority
KR
South Korea
Prior art keywords
pattern
positive
negative
defect inspection
die
Prior art date
Application number
KR1019950033881A
Other languages
English (en)
Other versions
KR970023935A (ko
Inventor
배상만
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950033881A priority Critical patent/KR100211535B1/ko
Priority to TW085111881A priority patent/TW396481B/zh
Priority to GB9620535A priority patent/GB2306049B/en
Priority to JP8279912A priority patent/JP2927254B2/ja
Priority to US08/725,177 priority patent/US5811223A/en
Publication of KR970023935A publication Critical patent/KR970023935A/ko
Application granted granted Critical
Publication of KR100211535B1 publication Critical patent/KR100211535B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70591—Testing optical components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 공정결함 검사방법을 이용한 반도체소자의 제조방법에 관한 것으로, 하나의 필드내에서 위치에 따라 동일한 크기의 광차단막 패턴을 사용하여도 형성되는 패턴의 크기가 다른 것을 이용하는 것으로서, 일측 다이에는 포지티브 감광막 패턴으로 포지티브형 패턴을 형성하고, 타측 다이에는 네가티브 감광막 패턴을 이용하여 네가티브형 패턴을 형성한 후, 공정결함 검사장치를 사용하여 다이-투-다이 비교방식으로 상기 포지티브형 패턴과 네가티브형 패턴간의 크기차를 비교하여 필드내의 위치에 따른 CD 변화를 정량적으로 측정하여 근접효과에 의한 패턴 크기 변화를 구하고 이를 피드백하여 노광마스크의 광차단막 패턴을 보정하였으므로, 근접효과, 기판의 토폴로지, 박막의 두께차, 랜즈 수차 등에 의한 필드내의 모든 부분에 대한 CD차 보정을 한번의 검사로 실시할 수 있어 공정결함 검사 공정에 소요되는 시간이 단축되고, 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.

Description

공정결함 검사 방법을 이용한 반도체소자의 제조방법
제1(a)도 및 제1(b)도는 종래 기술에 따른 반도체소자 제조시의 공정결함 검사 공정도.
제2도는 본 발명에 따른 반도체소자 제조시의 공정결함 검사방법을 설명하기 위한 개략도.
제3도는 제2도에서의 포지티브 감광막패턴에 의해 패턴이 형성된 선 Ⅰ-Ⅰ부분의 단면도.
제4도는 제2도에서 네가티브 감광막패턴에 의해 패턴이 형성된 선 Ⅱ-Ⅱ부분의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 웨이퍼 2 : 피식각층
2A : 포지티브형 피식각층 패턴 2B : 네가티브형 피식각층 패턴
3 : 다이 10 : 노광마스크
11 : 투명기판 12 : 광차단막 패턴
15 : 포지티브 감광막 16 : 네가티브 감광막
C : 필드의 중앙부분 E : 필드의 테두리 부분
an,bn : 피식각층 패턴 크기
본 발명은 공정결함(process Defect) 검사(Inspection) 방법을 이용한 반도체소자의 제조방법에 관한 것으로, 특히 한번의 노광 공정시 노광되는 영역(이하 필드라 칭함)내에서 위치에 따라 동일한 크기의 광차단막 패턴을 사용한 노광에서도 패턴의 조밀도나 근접효과 등의 영향에 의해 형성되는 감광막패턴의 크기가 다르게 형성되는 것을 이용하여 인접한 다이에 각각 포지티브 감광막과 네가티브 감광막을 이용하여 패턴을 형성하고, 상기 패턴을 공정결함 검사장치로 다이-투-다이 비교 방식으로 상기 패턴의 크기를 비교하여 필드내의 위치에 따른 임계크기(critical dimension; 이하 CD라 칭함) 변화를 정량적으로 구하여 근접효과(proximity effect), 기판 토폴로지, 박막 두께차 및 랜즈 수차(aberration) 등에 의한 패턴 크기 변화를 구하고 이를 피드백하여 노광마스크의 모든 부분의 광차단막 패턴을 보정하여, 공정결함 검사 공정에 소요되는 시간이 단축되어 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 제조방법에 관한 것이다.
일반적으로 반도체 제조 공정의 리소그레피(lithography) 공정은 노광마스크의 광차단막 패턴 밀도에 따라 이를 통과하는 빛의 회절정도 및 근접 패턴을 통과한 빛과의 간섭 등에 의해 동일한 크기의 패턴을 사용하여도 실제 웨이퍼에 형성되는 패턴의 크기가 달라지는 근접 효과가 나타나게 된다.
더욱이 상기 근접효과 이외에도 기판의 토폴로지, 박막의 두께차, 랜즈 수차 등에 의해 하나의 필드 내에서도 패턴의 크기가 차이가 나게 되는데, 이 차이가 커지면 공정여유도가 감소되고, 어느정도 이상으로 증가되면 단선이나 단락 등의 불량이 발생된다.
따라서 원하는 크기의 패턴을 형성하고자 할 경우에는 일차로 동일한 크기의 광차단막 패턴이 형성된 노광마스크를 사용하여 패턴을 형성한 후, 상기 패턴의 CD차를 CD-SEM 장비로 검출하고, 이것을 피드백하여 서로 다른 크기의 광차단막 패턴을 갖는 노광마스크를 형성하고, 이를 사용하면 근접효과, 기판의 토폴로지, 박막의 두께차, 랜즈 수차 등에 의한 공정 여유도 감소 및 불량 발생을 방지한다.
제1(a)도 내지 제1(b)도는 종래 기술에 따른 반도체소자 제조시의 공정결함 검사 공정도이다.
먼저, 반도체 웨이퍼(1)상에 피식각층(2)을 형성하고, 상기 반도체 웨이퍼(1)의 다이(3)들 상에 포지티브 감광막이나 네가티브 감광막을 동일한 크기의 광차단막 패턴을 갖는 노광마스크로 노광하여 형성하고 이를 식각 마스크로 사용하여 피식각층(2)을 식각하여 피식각층(2) 패턴을 형성한다. 이때 상기 피식각층(2) 패턴들은 사입사 노광시의 빛세기차, 근접효과, 기판의 토폴로지, 박막의 두께차, 렌즈 수차 등에 의해 패턴 크기가 하나의 필드 내에서도 다르게 형성된다(제1(a)도 참조).
그다음 상기의 피식각층(2) 패턴이 형성되어 있는 반도체 웨이퍼(1)를 공정결함검사장치(5)에 탑재하고, 상기 피식각층(2) 패턴들간의 크기(a1, …an)를 비교하여 CD차를 계산한다.
이때 인접한 패턴들간의 크기차(a1-a2)는 매우 작아 측정이 거의 불가능하므로, 비교적 그 차이가 많이나는 다이(3)의 중앙부분과 테두리 부분의 패턴 크기차(a1-an)를 구하게 된다.
그러나 64M DRAM 이상의 고집적화된 메모리 소자나 다양한 크기의 배선을 갖는 ASIC 소자의 경우에는 매우 많은 수의 패턴을 모두 검사하여 CD차를 계산하고 이를 보상하기는 현실적으로 불가능하며, CD차도 0.2이하로 매우 적어 검사자체가 어려운 문제점이 있다.
따라서 종래에서 상기의 근접효과를 무시하고 패턴을 형성하거나, 어느 일정부분만을 보상하여 주는 방법을 사용하고 있다.
상기와 종래 기술에 따른 반도체소자의 공정결함 검사 방법은 소자내의 모든 패턴의 CD차를 구하지 않고 일부분의 CD차만을 구하여 보상하므로, 소자가 고집적화되는 경우나 다양한 크기의 패턴을 갖는 소자의 경우에는 여러 위치에서 불량이 발생하여 공정수율이 떨어지고, 이를 보상하기 위하여 많은 시간이 필요하므로 제조단가를 상승시키는 문제점이 있다.
또한 CD차가 작은 경우 검사 자체가 불가능하여 공정여유도가 감소되는 다른 문제점이 있다.
본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로서, 본 발명의 목적은 인접한 다이간에 각각 포지티브 감광막과 네가티브 감광막을 이용하여 패턴을 형성하여 패턴의 CD 크기 차이를 2배가 되도록하고, 공정결함 검사장치로 다이-투-다이 비교방식으로 인접 다이간의 패턴 크기차를 검출하고 이 데이터에 따라 마스크를 보상하여 근접효과, 기판의 토폴로지, 박막의 두께차, 랜즈 수차 등에 의한 필드내의 CD차를 감소시켜 공정수율 및 소자 동작의 신뢰성을 향상시키고, 제조 단가를 절감할 수 있는 공정결함 검사 방법을 이용한 반도체소자의 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 공정결함 검사 방법을 이용한 반도체소자 제조방법의 특징은,
다수개의 다이가 형성되어 있는 반도체 웨이퍼상에 피식각층을 형성하는 공정과, 상기 다이들중 일측의 다이에 포지티브 감광막 패턴을 형성하는 공정과, 상기 포지티브 감광막패턴을 이용하여 상기 피식각층을 식각하여 포지티브형 피식각층 패턴을 형성하고 상기 포지티브 감광막패턴을 제거하는 공정과, 상기 패턴이 형성된 다이와 인접한 다이의 피식각층상에 상기 포지티브 감광막패턴 형성시에 사용된 동일한 노광마스크를 사용하여 네가티브 감광막패턴을 형성하는 공정과, 상기 네가티브 감광막패턴을 이용하여 상기 피식각층을 제거하여 네가티브형 피식각층 패턴을 형성하고, 상기 네가티브 감광막패턴을 제거하는 공정과, 상기 반도체 웨이퍼를 공정결함 검사장치에 탑재하고 상기 다이들의 포지티브형 피식각층 패턴과 네가티브형 피식각층 패턴간의 패턴 크기차를 다이-투-다이 비교 방식으로 검사하는 공정과, 상기 검사에 의해 일정 CD차 이상의 값을 가지는 부분을 결함으로 검출하여 노광마스크를 보정하는 공정을 구비함에 있다.
이하, 본 발명에 따른 공정결함 검사 방법을 이용한 반도체소자의 제조방법에 관하여 첨부도면을 참조하여 상세히 설명한다.
제2도 내지 제4도는 본 발명에 따른 반도체소자의 공정결함 검사방법을 설명하기 위한 도면들로서, 서로 연관시켜 설명한다.
먼저, 제3도에 도시되어 있는 바와같이, 패턴 크기차를 구하기 위하여 투명기판(11)상에 동일한 크기의 광차단막 패턴(12)들이 형성되어 있는 노광마스크(10)를 형성한다. 상기 광차단막 패턴(12)은 웨이퍼상에서 라인/스페이스가 0.2∼1.0정도, 길이가 20이하의 크기가 되도록 형성한다. 여기서 하나의 필드의 크기를 20㎟ 정도의 크기로 한다.
그 다음 소정구조의 반도체 웨이퍼(1) 상에 산화막, 질화막 또는 금속층등과 같은 식각 가능한 재질로된 피식각층(2)을 형성하고, 상기 피식각층(2)상에 0.1~1.5정도 두께의 포지티브 감광막(15)을 도포한 후, 상기 노광마스크(10)를 사용하여 선택적으로 노광 현상하여 포지티브 감광막(15) 패턴을 형성하되 일측의 다이(3A)들에만 형성한다.
이때 상기 포지티브 감광막(15) 패턴은 동일한 크기의 광차단막 패턴(12)이 형성되어있는 노광마스크(10)를 사용하더라도, 노광시의 근접효과, 기판의 토폴로지, 박막의 두께차, 랜즈 수차 등에 의해 한 필드내에서도 위치에 따라 중앙부분(C)과 테두리 부분(E)이 한쪽은 크고 한쪽은 작게 형성된다.
그다음 상기 포지티브 감광막(15) 패턴을 마스크로 상기 노출되어 있는 피식각층(2)을 제거하여 포지티브 피식각층(2A) 패턴을 형성하고, 상기 포지티브 감광막(15) 패턴을 제거한다.
그후, 제4도에 도시되어 있는 바와같이, 상기 구조의 전표면에 0.1∼1.5정도 두께의 네가티브 감광막(16)을 도포하고 상기의 네가티브 감광막(13)을 선택노광하되, 상기 포지티브형 피식각층(2A) 패턴이 형성되어 있는 다이(3A)의 인접 다이(3B)에 제3도의 노광마스크(10)를 사용하여 노광한다.
그다음 상기 선택 노광된 네가티브 감광막(16)을 현상하여 네가티브 감광막(13) 패턴을 형성하면, 포지티브 감광막(15) 패턴과는 반대로 중앙부분(C)에서는 작게 형성되고, 테두리 부분(E)에서는 크게 형성된다.
그후, 상기 네가티브 감광막(16) 패턴에 의해 노출되어 있는 피식각층(2)을 이방성 식각 등의 방법으로 제거하여 네가티브형 피식각층(2B) 패턴을 형성하고, 상기 네가티브 감광막(16)을 제거한다.
상기 구조의 반도체 웨이퍼(1)를 공정결함 검출장치에 탑재하고, 상기 다이(3A)와 다이(3B)의 포지티브형 피식각층(2A) 패턴의 크기(a1…an)와 네가티브형 피식각층(2B)의 크기(b1…bn)을 다이-투-다이 비교방식으로 검사하여 예정된 값, 예를들어 0.01∼0.2의 차를 보이면, 공정결함으로 검출하여 보정한다.
또한 상기 피식각층(2)이 반사율이 큰 물질로 형성되면, 검사 공정시 노이즈가 발생되어 검사가 어려워진다. 따라서 상기 피식각층(2)상에 TiN이나 WSi등으로 된 반사방지막을 100∼10000정도 두께로 형성하고, 패턴닝 공정을 진행하여 노이즈를 감소시킬 수도 있다.
여기서 상기 공정결함 검사장치는 도시되어 있지는 않으나, 광학 원리를 이용하여 임의의 파장의 광원에서 나온 빛을 소정의 광학적 경로(optical path)를 거친 후, 상기의 반도체 웨이퍼(1) 위로 조사하여 반사광을 신호 감지부에서 감지한다. 그 다음 상기 신호 감지부에서 받은 반도체 웨이퍼(1)의 패턴 이미지들은 반사도에 따라서 각각의 명암도 혹은 색도(Colar Index)로 나누어 색의 정도를 0∼255까지의 전기적 신호로 나누고, 명암도의 차이가 일정하게 지정한 값, 즉 문턱값(Threshold Value)을 벗어나면 그 지역에 보상이 필요한 패턴이 있는 것을 알 수 있다.
상기에서는 일정한 피치의 라인/스페이스를 갖는 노광마스크를 사용하였으나, 콘택홀 마스크를 사용할 수도 있으며, 최대-최소의 패턴 크기차를 구하여 상기의 보정값을 피드백하여 노광마스크의 광차단막 패턴 형성시 보정된 크기로 형성하면, 근접효과, 기판의 토폴로지, 박막의 두께차, 랜즈 수차 등에 의한 필드내의 모든 부분에 대한 CD차를 보상할 수 있다.
이상에서 설명한 바와같이, 본 발명에 따른 공정결함 검사 방법을 이용한 반도체소자의 제조방법은 하나의 필드내에서 위치에 따라 동일한 크기의 광차단막 패턴을 사용하여도 패턴이나 장비 또는 기판의 상태에 따라 형성되는 패턴의 크기가 다른 것을 이용하는 것으로서, 일측 다이에는 포지티브 감광막 패턴으로 포지티브형 패턴을 형성하고, 타측 다이에는 네가티브 감광막 패턴을 이용하여 네가티브형 패턴을 형성한 후, 공정결함 검사장치를 사용하여 다이-투-다이 비교방식으로 상기 포지티브형 패턴과 네가티브형 패턴간의 크기차를 비교하여 필드내의 위치에 따른 CD변화를 정량적으로 측정하여 근접효과에 의한 패턴 크기 변화를 구하고 이를 피드백하여 노광마스크의 광차단막 패턴을 보정하는 기술로서, 근접효과나 기판의 토폴로지, 박막의 두께차, 랜즈 수차 등에 의한 필드내의 모든 부분에 대한 CD차 보정을 한번의 검사로 실시할 수 있어 공정결함 검사 공정에 소요되는 시간이 단축되고, 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (8)

  1. 다수개의 다이가 형성되어 있는 반도체 웨이퍼상에 피식각층을 형성하는 공정과, 상기 다이들중 일측의 다이에 노광마스크를 사용하여 포지티브 감광막 패턴을 형성하는 공정과, 상기 포지티브 감광막패턴을 이용하여 상기 피식각층을 식각하여 포지티브형 피식각층 패턴을 형성하고 상기 포지티브 감광막패턴을 제거하는 공정과, 상기 패턴이 형성된 다이와 인접한 다이의 피식각층상에 상기 포지티브 감광막패턴 형성시에 사용된 동일한 노광마스크를 사용하여 네가티브 감광막패턴을 형성하는 공정과, 상기 네가티브 감광막패턴을 이용하여 상기 피식각층을 제거하여 네가티브형 피식각층 패턴을 형성하고, 상기 네가티브 감광막패턴을 제거하는 공정과, 상기 반도체 웨이퍼를 공정결함 검사장치에 탑재하고 상기 두 개 다이들의 포지티브형 피식각층 패턴과 네가티브형 피식각층 패턴간의 패턴 크기차를 다이-투-다이 비교 방식으로 검사하는 공정과, 상기 검사에 의해 일정 CD차 이상의 값을 가지는 부분을 결함으로 검출하여 노광마스크를 보정하는 공정을 구비하는 반도체소자의 공정결함 검사방법.
  2. 제1항에 있어서, 상기 포지티브 감광막패턴과 네가티브 감광막패턴 형성시 사용되는 노광마스크 라인/스페이스 패턴이거나 콘택 패턴인 것을 특징으로 하는 반도체소자의 공정결함 검사방법.
  3. 제2항에 있어서, 상기 노광마스크의 광차단막 패턴이 라인/스페이스 패턴인 경우 라인/스페이스가 0.2∼1.0, 길이가 20이하의 크기로 형성된 노광마스크를 사용하는 것을 특징으로 하는 반도체소자의 공정결함 검사방법.
  4. 제1항에 있어서, 상기 노광마스크의 필드의 크기가 20㎟인 것을 특징으로 하는 반도체소자의 공정결함 검사방법.
  5. 제1항에 있어서, 상기 포지티브형 피식각층 패턴 형성 공정과 네가티브형 피식각층 패턴 형성 공정의 순서를 바꾸어 실시하는 것을 특징으로 하는 반도체소자의 공정결함 검사방법.
  6. 제1항에 있어서, 상기 포지티브형 피식각층 패턴과 네가티브형 피식각층 패턴의 크기차가 0.01∼0.2이상이면 공정결함으로 검출하여 보정하는 것을 특징으로 하는 반도체소자의 공정결함 검사방법.
  7. 제1항에 있어서, 상기 피식각층의 상부에 별도의 반사방지막을 형성하고 패턴닝 공정을 진행하는 것을 특징으로 하는 반도체소자의 공정결함 검사방법.
  8. 제7항에 있어서, 상기 반사방지막을 TiN이나 WSi으로 100∼10000두께로 형성하는 것을 특징으로 하는 반도체소자의 공정결함 검사방법.
KR1019950033881A 1995-04-10 1995-10-04 공정결함 검사 방법을 이용한 반도체소자의 제조방법 KR100211535B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019950033881A KR100211535B1 (ko) 1995-10-04 1995-10-04 공정결함 검사 방법을 이용한 반도체소자의 제조방법
TW085111881A TW396481B (en) 1995-10-04 1996-09-27 Method for inspecting process defects occurring in semiconductor devices
GB9620535A GB2306049B (en) 1995-10-04 1996-10-02 Method for inspecting process defects occurring in semiconductor devices
JP8279912A JP2927254B2 (ja) 1995-10-04 1996-10-02 半導体素子の工程欠陥検査方法
US08/725,177 US5811223A (en) 1995-04-10 1996-10-03 Method for inspecting process defects occurring in semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950033881A KR100211535B1 (ko) 1995-10-04 1995-10-04 공정결함 검사 방법을 이용한 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR970023935A KR970023935A (ko) 1997-05-30
KR100211535B1 true KR100211535B1 (ko) 1999-08-02

Family

ID=19429168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033881A KR100211535B1 (ko) 1995-04-10 1995-10-04 공정결함 검사 방법을 이용한 반도체소자의 제조방법

Country Status (5)

Country Link
US (1) US5811223A (ko)
JP (1) JP2927254B2 (ko)
KR (1) KR100211535B1 (ko)
GB (1) GB2306049B (ko)
TW (1) TW396481B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010104659A (ko) * 2000-05-11 2001-11-26 게르트 켈러 나노토포그래피 유닛용 표준기 및 그 제조방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048745A (en) * 1997-10-28 2000-04-11 International Business Machines Corporation Method for mapping scratches in an oxide film
US5907397A (en) * 1998-03-20 1999-05-25 United Semiconductor Corp. Method of inspecting a defect on a translucid film
US6426168B1 (en) 2000-08-15 2002-07-30 International Business Machines Corporation Method of inspecting photo masks
US6617087B1 (en) * 2001-06-27 2003-09-09 Advanced Micro Devices, Inc. Use of scatterometry to measure pattern accuracy
KR100786832B1 (ko) * 2001-08-29 2007-12-20 삼성에스디아이 주식회사 크로스 인쇄 방식을 이용한 네거티브 패턴 인쇄 방법 및이 방법에 의해 형성된 게이트 홀을 갖는 전계 방출 표시소자
US6903446B2 (en) * 2001-10-23 2005-06-07 Cree, Inc. Pattern for improved visual inspection of semiconductor devices
JP4274784B2 (ja) * 2002-05-28 2009-06-10 新光電気工業株式会社 配線形成システムおよびその方法
CN1314974C (zh) * 2004-08-06 2007-05-09 中国科学院上海微系统与信息技术研究所 纳电子器件性能测试用的器件结构及制备方法
KR100607201B1 (ko) * 2005-01-04 2006-08-01 삼성전자주식회사 극자외선 리소그래피 공정에서 웨이퍼 상의 임계 치수편차를 보정하는 방법
US8132130B2 (en) * 2005-06-22 2012-03-06 Asml Masktools B.V. Method, program product and apparatus for performing mask feature pitch decomposition for use in a multiple exposure process
KR100762245B1 (ko) * 2006-09-29 2007-10-01 주식회사 하이닉스반도체 포토마스크의 패턴 결함 수정 방법
JP5790644B2 (ja) * 2010-04-30 2015-10-07 株式会社ニコン 検査装置および検査方法
US9347862B2 (en) * 2013-08-06 2016-05-24 Kla-Tencor Corp. Setting up a wafer inspection process using programmed defects
CN111426701B (zh) * 2019-06-25 2024-01-30 合肥晶合集成电路股份有限公司 一种晶圆缺陷检测方法及其装置
CN110767602B (zh) * 2019-10-17 2022-03-18 上海华力集成电路制造有限公司 接触孔形成方法
CN111879785B (zh) * 2020-07-31 2023-05-02 华虹半导体(无锡)有限公司 膜厚异常情况的检测方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0043863B1 (de) * 1980-07-10 1984-05-16 International Business Machines Corporation Verfahren zur Kompensation des Proximity Effekts bei Elektronenstrahl-Projektionsanlagen
US4586822A (en) * 1983-06-21 1986-05-06 Nippon Kogaku K. K. Inspecting method for mask for producing semiconductor device
US5364716A (en) * 1991-09-27 1994-11-15 Fujitsu Limited Pattern exposing method using phase shift and mask used therefor
JPH0784119A (ja) * 1993-09-17 1995-03-31 Sumitomo Chem Co Ltd 機能性塗膜等の形成方法
US5667940A (en) * 1994-05-11 1997-09-16 United Microelectronics Corporation Process for creating high density integrated circuits utilizing double coating photoresist mask
US5506080A (en) * 1995-01-23 1996-04-09 Internation Business Machines Corp. Lithographic mask repair and fabrication method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010104659A (ko) * 2000-05-11 2001-11-26 게르트 켈러 나노토포그래피 유닛용 표준기 및 그 제조방법

Also Published As

Publication number Publication date
KR970023935A (ko) 1997-05-30
TW396481B (en) 2000-07-01
JPH09139407A (ja) 1997-05-27
GB2306049A (en) 1997-04-23
US5811223A (en) 1998-09-22
GB9620535D0 (en) 1996-11-20
JP2927254B2 (ja) 1999-07-28
GB2306049B (en) 1999-12-01

Similar Documents

Publication Publication Date Title
KR100211535B1 (ko) 공정결함 검사 방법을 이용한 반도체소자의 제조방법
JP4070609B2 (ja) 非対称な縦断面形状を持つ凸部の測定方法
JP2854551B2 (ja) 露光マスクの製造方法
US8421026B2 (en) Method and apparatus for mapping of line-width size distributions on photomasks
US20070292771A1 (en) Method and system for optimizing intra-field critical dimension uniformity using a sacrificial twin mask
US7733502B2 (en) Roughness evaluation method and system
US7884325B2 (en) Electron beam measurement apparatus
US6025206A (en) Method for detecting defects
KR0144489B1 (ko) 반도체소자의 공정결함 검사방법
US6414326B1 (en) Technique to separate dose-induced vs. focus-induced CD or linewidth variation
KR100206594B1 (ko) 반도체 소자의 공정 결함 검사방법
US6538753B2 (en) Method and apparatus for dimension measurement of a pattern formed by lithographic exposure tools
US7369254B2 (en) System and method for measuring dimension of patterns formed on photomask
JPH0530293B2 (ko)
JP2723081B2 (ja) スキャン露光方式における照度むら検出方法
JP3776176B2 (ja) フォトリソグラフィー工程におけるデフォーカス検出方法
US7573568B2 (en) Method and apparatus for detecting a photolithography processing error, and method and apparatus for monitoring a photolithography process
US6680474B2 (en) Semiconductor calibration wafer with no charge effect
US10963614B2 (en) Method of manufacturing photomasks and method of manufacturing semiconductor devices
US7387965B2 (en) Reference pattern for creating a defect recognition level, method of fabricating the same and method of inspecting defects using the same
US20230152714A1 (en) Method for correcting critical dimension measurements of lithographic tool
JP2001281159A (ja) 検査方法、マスクの製造方法および検査装置、マスク
JPH07283103A (ja) 半導体基板、位置検出用マークの形成方法及び半導体装置の製造方法
KR20040054049A (ko) 반도체 소자의 개구부 검사방법
JP2000021767A (ja) 位置観察方法及び位置観察装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee