JP2927254B2 - 半導体素子の工程欠陥検査方法 - Google Patents
半導体素子の工程欠陥検査方法Info
- Publication number
- JP2927254B2 JP2927254B2 JP8279912A JP27991296A JP2927254B2 JP 2927254 B2 JP2927254 B2 JP 2927254B2 JP 8279912 A JP8279912 A JP 8279912A JP 27991296 A JP27991296 A JP 27991296A JP 2927254 B2 JP2927254 B2 JP 2927254B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- layer
- etched
- die
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70591—Testing optical components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の工程欠
陥検査方法に関し、特に一回の露光工程の際、露光され
る領域（以下“フィールド”と称する）内で位置により
同様の大きさの光遮断膜パターンを用いた露光において
も、形成される感光膜パターンの大きさが相違して形成
されることを利用し隣接したダイ(die)にそれぞれポジ
ティブ感光膜とネガティブ感光膜を利用してパターンを
形成する半導体素子の工程欠陥検査方法に関する。
陥検査方法に関し、特に一回の露光工程の際、露光され
る領域（以下“フィールド”と称する）内で位置により
同様の大きさの光遮断膜パターンを用いた露光において
も、形成される感光膜パターンの大きさが相違して形成
されることを利用し隣接したダイ(die)にそれぞれポジ
ティブ感光膜とネガティブ感光膜を利用してパターンを
形成する半導体素子の工程欠陥検査方法に関する。
【０００２】
【従来の技術】一般に半導体製造工程のリソグラフィ
（ｌｉｔｈｏｇｒａｐｈｙ）工程は、露光マスクの光遮
断膜パターン密度によりこれを通過する光の回折程度及
び近接パターンを通過した光との干渉等により、同様の
大きさのパターンを用いても実際ウェーハに形成される
パターンの大きさが変化する近接効果（ｐｒｏｘｉｍｉ
ｔｙ ｅｆｆｅｃｔ）が現れることになる。
（ｌｉｔｈｏｇｒａｐｈｙ）工程は、露光マスクの光遮
断膜パターン密度によりこれを通過する光の回折程度及
び近接パターンを通過した光との干渉等により、同様の
大きさのパターンを用いても実際ウェーハに形成される
パターンの大きさが変化する近接効果（ｐｒｏｘｉｍｉ
ｔｙ ｅｆｆｅｃｔ）が現れることになる。
【０００３】尚、前記近接効果以外にも基板のトポロジ
ー、薄膜の肉厚の差、レンズ収差（ａｂｅｒａｔｉｏ
ｎ）等により一つのフィールド内においてもパターンの
大きさの差が出ることになるが、この差が大きくなれば
工程余裕度が低減し、ある程度以上に増加すれば断線や
短絡等の不良が発生する。
ー、薄膜の肉厚の差、レンズ収差（ａｂｅｒａｔｉｏ
ｎ）等により一つのフィールド内においてもパターンの
大きさの差が出ることになるが、この差が大きくなれば
工程余裕度が低減し、ある程度以上に増加すれば断線や
短絡等の不良が発生する。
【０００４】従って、望む大きさのパターンを形成しよ
うとする場合には最初に同様の大きさの光遮断膜パター
ンが形成された露光マスクを用いてパターンを形成した
後、前記パターンの臨界大きさ（ｃｒｉｔｉｃａｌ ｄ
ｉｍｅｎｓｉｏｎ；以下ＣＤと称する）をＣＤ−ＳＥＭ
装備で検出し、これをフィードバックし互いに異なる大
きさの光遮断膜パターンを有する露光マスクを形成し、
これを用いれば近接効果、基板のトポロジー、薄膜の肉
厚の差、レンズ収差等による工程余裕度低減及び不良発
生を防止する。
うとする場合には最初に同様の大きさの光遮断膜パター
ンが形成された露光マスクを用いてパターンを形成した
後、前記パターンの臨界大きさ（ｃｒｉｔｉｃａｌ ｄ
ｉｍｅｎｓｉｏｎ；以下ＣＤと称する）をＣＤ−ＳＥＭ
装備で検出し、これをフィードバックし互いに異なる大
きさの光遮断膜パターンを有する露光マスクを形成し、
これを用いれば近接効果、基板のトポロジー、薄膜の肉
厚の差、レンズ収差等による工程余裕度低減及び不良発
生を防止する。
【０００５】図１Ａ乃至図１Ｂは、従来の技術による半
導体素子の工程欠陥検査工程図である。
導体素子の工程欠陥検査工程図である。
【０００６】先ず、半導体ウェーハ（１）上に被エッチ
ング層（２）を形成し、前記半導体ウェーハ（１）のダ
イ（３）等の上にポジティブ感光膜やネガティブ感光膜
を同様の大きさの光遮断膜パターンを有する露光マスク
で露光して形成し、これをエッチングマスクに用いて被
エッチング層（２）をエッチングして被エッチング層
（２）パターンを形成する。この際、前記被エッチング
層（２）パターン等は斜入射露光時の光の強度差、近接
効果、基板のトポロジー、薄膜の肉厚の差、レンズ収差
等によりパターン大きさが一つのフィールド内でも相違
して形成される。（図１Ａ参照）
ング層（２）を形成し、前記半導体ウェーハ（１）のダ
イ（３）等の上にポジティブ感光膜やネガティブ感光膜
を同様の大きさの光遮断膜パターンを有する露光マスク
で露光して形成し、これをエッチングマスクに用いて被
エッチング層（２）をエッチングして被エッチング層
（２）パターンを形成する。この際、前記被エッチング
層（２）パターン等は斜入射露光時の光の強度差、近接
効果、基板のトポロジー、薄膜の肉厚の差、レンズ収差
等によりパターン大きさが一つのフィールド内でも相違
して形成される。（図１Ａ参照）
【０００７】その次に、前記の被エッチング層（２）パ
ターンが形成されている半導体ウェーは（１）を工程欠
陥検査装置（５）に搭載し、前記被エッチング層（２）
パターン等の間の大きさ（ａ１，…ａｎ）を比較しＣＤ
差を計算する。
ターンが形成されている半導体ウェーは（１）を工程欠
陥検査装置（５）に搭載し、前記被エッチング層（２）
パターン等の間の大きさ（ａ１，…ａｎ）を比較しＣＤ
差を計算する。
【０００８】この際、隣接したパターン等の間の大きさ
の差（ａ１−ａ２）は非常に小さく測定が殆ど不可能の
ため、比較的その差が多く出るダイ（３）の中央部分と
枠部分のパターン大きさの差（ａ１−ａｎ）を求めるこ
とになる。
の差（ａ１−ａ２）は非常に小さく測定が殆ど不可能の
ため、比較的その差が多く出るダイ（３）の中央部分と
枠部分のパターン大きさの差（ａ１−ａｎ）を求めるこ
とになる。
【０００９】
【発明が解決しようとする課題】しかし、６４Ｍ ＤＲ
ＡＭ以上の高集積化されたメモリ素子や多様な大きさの
配線を有するＡＳＩＣ素子の場合には、非常に多い数の
パターンを全て検査してＣＤ差を計算しこれを補償する
ことは現実的に不可能であり、ＣＤ差においても０．２
μｍ以下と非常に小さく検査自体が難しい問題点を有す
る。
ＡＭ以上の高集積化されたメモリ素子や多様な大きさの
配線を有するＡＳＩＣ素子の場合には、非常に多い数の
パターンを全て検査してＣＤ差を計算しこれを補償する
ことは現実的に不可能であり、ＣＤ差においても０．２
μｍ以下と非常に小さく検査自体が難しい問題点を有す
る。
【００１０】従って、従来には前記のＣＤ差による近接
効果を無視しパターンを形成したり、ある一定部分のみ
を補償する方法を用いている。言い換えれば、素子内の
全てのパターンのＣＤ差を求めず一部分のＣＤ差のみを
求めて補償する半導体素子の工程欠陥検査方法において
は、素子が高集積化する場合や多様な大きさのパターン
を有する素子の場合に種々な位置で不良が発生して工程
歩留りが下落し、これを補償するため数多い時間が必要
なため製造単価を上昇させる問題点を有する。さらに、
ＣＤ差が小さい場合、検査自体が不可能で工程余裕度が
低減する他の問題点を有する。
効果を無視しパターンを形成したり、ある一定部分のみ
を補償する方法を用いている。言い換えれば、素子内の
全てのパターンのＣＤ差を求めず一部分のＣＤ差のみを
求めて補償する半導体素子の工程欠陥検査方法において
は、素子が高集積化する場合や多様な大きさのパターン
を有する素子の場合に種々な位置で不良が発生して工程
歩留りが下落し、これを補償するため数多い時間が必要
なため製造単価を上昇させる問題点を有する。さらに、
ＣＤ差が小さい場合、検査自体が不可能で工程余裕度が
低減する他の問題点を有する。
【００１１】本発明は前記の如き問題点を解決するため
のもので、本発明の目的は隣接したダイ間にそれぞれポ
ジティブ感光膜とネガティブ感光膜を利用してパターン
を形成しパターンの大きさの差を２倍増加されるように
し、ダイ−対−ダイ比較方式で隣接ダイ間のパターン大
きさの差を工程欠陥検査装置で検査してパターン大きさ
の差を検出し、このデータに従いマスクを補償すること
により、近接効果、基板のトポロジー、薄膜の肉厚の
差、レンズ収差等によるフィールド内のＣＤ差を低減さ
せることができる半導体素子の工程欠陥検査方法を提供
することにある。
のもので、本発明の目的は隣接したダイ間にそれぞれポ
ジティブ感光膜とネガティブ感光膜を利用してパターン
を形成しパターンの大きさの差を２倍増加されるように
し、ダイ−対−ダイ比較方式で隣接ダイ間のパターン大
きさの差を工程欠陥検査装置で検査してパターン大きさ
の差を検出し、このデータに従いマスクを補償すること
により、近接効果、基板のトポロジー、薄膜の肉厚の
差、レンズ収差等によるフィールド内のＣＤ差を低減さ
せることができる半導体素子の工程欠陥検査方法を提供
することにある。
【００１２】
【課題を解決するための手段】前記の如き目的の達成の
ための本発明による半導体素子の工程欠陥検査方法の特
徴は、多数個のダイが形成されている半導体ウェーハ上
に被エッチング層を形成する工程と、半導体ウェーハの
第２ダイと区別される第１ダイに残っているポジティブ
感光膜パターンを形成する工程と、前記ポジティブ感光
膜パターンを利用して前記被エッチング層をエッチング
しポジティブ型被エッチング層パターンを形成し、前記
ポジティブ感光膜パターンを除去する工程と、前記パタ
ーンが形成されたダイと隣接するダイの被エッチング層
上に前記ポジティブ感光膜パターン形成の際に同様の露
光マスクを用いてネガティブ感光膜パターンを形成する
工程と、前記ネガティブ感光膜パターンを利用して前記
被エッチング層を除去しネガティブ型被エッチング層パ
ターンを形成し、前記ネガティブ感光膜パターンを除去
する工程と、前記半導体ウェーハを工程欠陥検査装置に
搭載し前記ダイのポジティブ型被エッチング層パターン
とネガティブ型被エッチング層パターン間のパターン大
きさの差をダイ−対−ダイ比較方式で検査する工程を備
えることにある。
ための本発明による半導体素子の工程欠陥検査方法の特
徴は、多数個のダイが形成されている半導体ウェーハ上
に被エッチング層を形成する工程と、半導体ウェーハの
第２ダイと区別される第１ダイに残っているポジティブ
感光膜パターンを形成する工程と、前記ポジティブ感光
膜パターンを利用して前記被エッチング層をエッチング
しポジティブ型被エッチング層パターンを形成し、前記
ポジティブ感光膜パターンを除去する工程と、前記パタ
ーンが形成されたダイと隣接するダイの被エッチング層
上に前記ポジティブ感光膜パターン形成の際に同様の露
光マスクを用いてネガティブ感光膜パターンを形成する
工程と、前記ネガティブ感光膜パターンを利用して前記
被エッチング層を除去しネガティブ型被エッチング層パ
ターンを形成し、前記ネガティブ感光膜パターンを除去
する工程と、前記半導体ウェーハを工程欠陥検査装置に
搭載し前記ダイのポジティブ型被エッチング層パターン
とネガティブ型被エッチング層パターン間のパターン大
きさの差をダイ−対−ダイ比較方式で検査する工程を備
えることにある。
【００１３】本発明による半導体素子の工程欠陥検査方
法によれば、パターンを工程欠陥検査装置でダイ−対−
ダイ比較方式で前記パターンの大きさを比較しフィール
ド内の位置によるＣＤ差の変化を定量的に求めて近接効
果、基板トポロジー、薄膜肉厚の差及びレンズ収差等に
よるパターン大きさの変化を求め、これをフィードバッ
クして露光マスクの全ての部分の光遮断膜パターンを補
正する。
法によれば、パターンを工程欠陥検査装置でダイ−対−
ダイ比較方式で前記パターンの大きさを比較しフィール
ド内の位置によるＣＤ差の変化を定量的に求めて近接効
果、基板トポロジー、薄膜肉厚の差及びレンズ収差等に
よるパターン大きさの変化を求め、これをフィードバッ
クして露光マスクの全ての部分の光遮断膜パターンを補
正する。
【００１４】
【発明の実施の形態】以下、本発明による半導体素子の
工程欠陥検査方法を添付図を参照して詳細に説明する。
工程欠陥検査方法を添付図を参照して詳細に説明する。
【００１５】図２乃至図４は、本発明による半導体素子
の工程欠陥検査方法を説明するための図等であり、相互
連関させて説明する。
の工程欠陥検査方法を説明するための図等であり、相互
連関させて説明する。
【００１６】先ず、パターン大きさの差を求めるため図
３に示す如く、半導体ウェーハ（１）の上に、露光マス
ク（１０）を形成する該ウェーハと同様の大きさの透明
基板（１１）を形成しており、該透明基板（１１）は、
光遮断膜パターン（１２）等が形成されている。該光遮
断膜パターン（１２）はウェーハ上でライン／スペース
が０．２〜１．０μｍ程度、長さが２０ｍｍ以下の大き
さになるよう形成する。ここで、一つのフィールドの大
きさを２０ｍｍ２程度の大きさにする。
３に示す如く、半導体ウェーハ（１）の上に、露光マス
ク（１０）を形成する該ウェーハと同様の大きさの透明
基板（１１）を形成しており、該透明基板（１１）は、
光遮断膜パターン（１２）等が形成されている。該光遮
断膜パターン（１２）はウェーハ上でライン／スペース
が０．２〜１．０μｍ程度、長さが２０ｍｍ以下の大き
さになるよう形成する。ここで、一つのフィールドの大
きさを２０ｍｍ２程度の大きさにする。
【００１７】その次に、所定構造の半導体ウェーハ
（１）上に酸化膜、窒化膜、又は金属層等のようなエッ
チング可能な材質で被エッチング層（２）を形成し、前
記被エッチング層（２）上に０．１〜１．５μｍ程度肉
厚のポジティブ感光膜（１５）を塗布した後、前記露光
マスク（１０）を用いて選択的に露光現像し、半導体ウ
ェーハの第２ダイと区別される第１ダイに残っているポ
ジティブ感光膜パターンを形成する。
（１）上に酸化膜、窒化膜、又は金属層等のようなエッ
チング可能な材質で被エッチング層（２）を形成し、前
記被エッチング層（２）上に０．１〜１．５μｍ程度肉
厚のポジティブ感光膜（１５）を塗布した後、前記露光
マスク（１０）を用いて選択的に露光現像し、半導体ウ
ェーハの第２ダイと区別される第１ダイに残っているポ
ジティブ感光膜パターンを形成する。
【００１８】この際、前記ポジティブ感光膜（１５）パ
ターンは同様の大きさの光遮断膜パターン（１２）が形
成されている露光マスク（１０）を用いても、露光時の
近接効果、基板のトポロジー、薄膜の肉厚の差、レンズ
収差等により一つのフィールド内においても位置により
中央部分（Ｃ）と枠部分（Ｅ）が一方は大きく、一方は
小さく形成される。
ターンは同様の大きさの光遮断膜パターン（１２）が形
成されている露光マスク（１０）を用いても、露光時の
近接効果、基板のトポロジー、薄膜の肉厚の差、レンズ
収差等により一つのフィールド内においても位置により
中央部分（Ｃ）と枠部分（Ｅ）が一方は大きく、一方は
小さく形成される。
【００１９】その次に、ポジティブ感光膜（１５）パタ
ーンをマスクで前記露出している被エッチング層（２）
を除去してポジティブ型被エッチング層（２Ａ）パター
ンを形成し、前記ポジティブ感光膜（１５）パターンを
除去する。
ーンをマスクで前記露出している被エッチング層（２）
を除去してポジティブ型被エッチング層（２Ａ）パター
ンを形成し、前記ポジティブ感光膜（１５）パターンを
除去する。
【００２０】その後、前記構造の全表面に０．１〜１．
５μｍ程度肉厚のネガティブ感光膜（１６）を塗布し、
前記のネガティブ感光膜（１６）を選択露光する。この
際、前記ポジティブ型被エッチング層（２Ａ）パターン
が形成されているダイ（３Ａ）の隣接ダイ（３Ｂ）に図
３の露光マスク（１０）を用いて露光する。
５μｍ程度肉厚のネガティブ感光膜（１６）を塗布し、
前記のネガティブ感光膜（１６）を選択露光する。この
際、前記ポジティブ型被エッチング層（２Ａ）パターン
が形成されているダイ（３Ａ）の隣接ダイ（３Ｂ）に図
３の露光マスク（１０）を用いて露光する。
【００２１】その次に、前記選択露光されたネガティブ
感光膜（１６）を現像しネガティブ感光膜（１６）パタ
ーンを形成すれば、ポジティブ感光膜（１５）パターン
とは逆に中央部分（Ｃ）では小さく形成され、枠部分
（Ｅ）では大きく形成される。
感光膜（１６）を現像しネガティブ感光膜（１６）パタ
ーンを形成すれば、ポジティブ感光膜（１５）パターン
とは逆に中央部分（Ｃ）では小さく形成され、枠部分
（Ｅ）では大きく形成される。
【００２２】その後、前記ネガティブ感光膜（１６）パ
ターンにより露出している被エッチング層（２）を、異
方性エッチング等の方法で除去しネガティブ型被エッチ
ング層（２Ｂ）パターンを形成し、前記ネガティブ感光
膜（１６）を除去する。
ターンにより露出している被エッチング層（２）を、異
方性エッチング等の方法で除去しネガティブ型被エッチ
ング層（２Ｂ）パターンを形成し、前記ネガティブ感光
膜（１６）を除去する。
【００２３】その次に、前記構造の半導体ウェーハ
（１）を工程欠陥検出装置に搭載し、前記ダイ（３Ａ）
とダイ（３Ｂ）のポジティブ型被エッチング層（２Ａ）
パターンの大きさ（ａ１…ａｎ）と、ネガティブ型被エ
ッチング層（２Ｂ）の大きさ（ｂ１…ｂｎ）をダイ−対
−ダイ比較方式で検査して予定された値、例えば０．０
１〜０．２μｍの差の大きさ以上であれば、工程欠陥が
あるものを検出して補正する。
（１）を工程欠陥検出装置に搭載し、前記ダイ（３Ａ）
とダイ（３Ｂ）のポジティブ型被エッチング層（２Ａ）
パターンの大きさ（ａ１…ａｎ）と、ネガティブ型被エ
ッチング層（２Ｂ）の大きさ（ｂ１…ｂｎ）をダイ−対
−ダイ比較方式で検査して予定された値、例えば０．０
１〜０．２μｍの差の大きさ以上であれば、工程欠陥が
あるものを検出して補正する。
【００２４】さらに、前記被エッチング層（２）が反射
率の大きい物質に形成されると、検査工程の際ノイズが
発生し検査が困難となる。従って、ノイズを低減させる
ためには、前記被エッチング層（２）上にＴｉＮやＷＳ
ｉ等でなる反射防止膜を１００〜１００００Åほどの肉
厚に形成し、パターニング工程を進めることもできる。
率の大きい物質に形成されると、検査工程の際ノイズが
発生し検査が困難となる。従って、ノイズを低減させる
ためには、前記被エッチング層（２）上にＴｉＮやＷＳ
ｉ等でなる反射防止膜を１００〜１００００Åほどの肉
厚に形成し、パターニング工程を進めることもできる。
【００２５】また、前記構造の半導体ウェーハ（１）を
工程欠陥検出装置に搭載し、前記ダイ（３Ａ）とダイ
（３Ｂ）のポジティブ型被エッチング層（２Ａ）パター
ンの大きさ（ａ１…ａｎ）と、ネガティブ型被エッチン
グ層（２Ｂ）の大きさ（ｂ１…ｂｎ）をダイ−対−ダイ
比較方式で検査し予定された値、例えば０．１μｍ以上
の差を見せることになれば、工程欠陥があるものと検出
して補正する。
工程欠陥検出装置に搭載し、前記ダイ（３Ａ）とダイ
（３Ｂ）のポジティブ型被エッチング層（２Ａ）パター
ンの大きさ（ａ１…ａｎ）と、ネガティブ型被エッチン
グ層（２Ｂ）の大きさ（ｂ１…ｂｎ）をダイ−対−ダイ
比較方式で検査し予定された値、例えば０．１μｍ以上
の差を見せることになれば、工程欠陥があるものと検出
して補正する。
【００２６】ここで、前記工程欠陥検査装置は示されて
いないが、光学原理を利用して任意の波長の光源から出
た光を所定の光学的経路（ｏｐｔｉｃａｌ ｐａｔｈ）
を経た後、前記の半導体ウェーハ（１）上に照射し反射
光を信号感知部で感知する。
いないが、光学原理を利用して任意の波長の光源から出
た光を所定の光学的経路（ｏｐｔｉｃａｌ ｐａｔｈ）
を経た後、前記の半導体ウェーハ（１）上に照射し反射
光を信号感知部で感知する。
【００２７】その次に、前記信号感知部で受けた半導体
ウェーハ（１）のパターンイメージ等は反射度に従いそ
れぞれの明暗度、又は色度（Ｃｏｌｏｒ Ｉｎｄｅｘ）
に分けて色の情報を０〜２５５までの電気的信号に分類
し、明暗度の差が一定に指定された値、即ち閾値（Ｔｈ
ｒｅｓｈｏｌｄ Ｖａｌｕｅ）を外れれば、その地域に
補償が必要なパターンがあることを知ることができる。
ウェーハ（１）のパターンイメージ等は反射度に従いそ
れぞれの明暗度、又は色度（Ｃｏｌｏｒ Ｉｎｄｅｘ）
に分けて色の情報を０〜２５５までの電気的信号に分類
し、明暗度の差が一定に指定された値、即ち閾値（Ｔｈ
ｒｅｓｈｏｌｄ Ｖａｌｕｅ）を外れれば、その地域に
補償が必要なパターンがあることを知ることができる。
【００２８】前記では一定ピッチのライン／スペースを
有する露光マスクを用いたが、コンタクトホールマスク
を用いることもでき、最大、最小のパターン大きさの差
を求めて前記の補正値をフィードバックし露光マスクの
光遮断膜パターン形成の際、補正された大きさに形成す
れば、近接効果、基板のトポロジー、薄膜の肉厚の差、
レンズ収差等によるフィールド内の全ての部分に対する
ＣＤ差を補償することができる。
有する露光マスクを用いたが、コンタクトホールマスク
を用いることもでき、最大、最小のパターン大きさの差
を求めて前記の補正値をフィードバックし露光マスクの
光遮断膜パターン形成の際、補正された大きさに形成す
れば、近接効果、基板のトポロジー、薄膜の肉厚の差、
レンズ収差等によるフィールド内の全ての部分に対する
ＣＤ差を補償することができる。
【００２９】
【発明の効果】以上で説明した如く、一つのフィールド
内で位置に従い同様の大きさの光遮断膜パターンを用い
ても形成されるパターンの大きさが異なることを利用す
る本発明による半導体素子の工程欠陥検査方法によれ
ば、一側のダイにはポジティブ感光膜パターンでポジテ
ィブ型パターンを形成し、他側のダイにはネガティブ感
光膜パターンを利用してネガティブ型パターンを形成し
た後、工程欠陥検査装置を用いてダイ−対−ダイ比較方
式に前記ポジティブ型パターンとネガティブ型パターン
間の大きさの差を比較し、フィールド内の位置によるＣ
Ｄ変化を定量的に測定して近接効果によるパターン大き
さの変化を求めこれをフィードバックして露光マスクの
光遮断膜パターンを補正したため、近接効果、基板のト
ポロジー、薄膜の肉厚の差、レンズ収差等によるフィー
ルド内の全ての部分に対するＣＤ差補正を一回の検査で
行うことができて工程欠陥検査工程に所要される時間が
短縮され、工程歩留り及び素子動作の信頼性を向上させ
ることができる利点を有する。
内で位置に従い同様の大きさの光遮断膜パターンを用い
ても形成されるパターンの大きさが異なることを利用す
る本発明による半導体素子の工程欠陥検査方法によれ
ば、一側のダイにはポジティブ感光膜パターンでポジテ
ィブ型パターンを形成し、他側のダイにはネガティブ感
光膜パターンを利用してネガティブ型パターンを形成し
た後、工程欠陥検査装置を用いてダイ−対−ダイ比較方
式に前記ポジティブ型パターンとネガティブ型パターン
間の大きさの差を比較し、フィールド内の位置によるＣ
Ｄ変化を定量的に測定して近接効果によるパターン大き
さの変化を求めこれをフィードバックして露光マスクの
光遮断膜パターンを補正したため、近接効果、基板のト
ポロジー、薄膜の肉厚の差、レンズ収差等によるフィー
ルド内の全ての部分に対するＣＤ差補正を一回の検査で
行うことができて工程欠陥検査工程に所要される時間が
短縮され、工程歩留り及び素子動作の信頼性を向上させ
ることができる利点を有する。
【図１Ａ】従来の技術による半導体素子の工程欠陥検査
工程図である。
工程図である。
【図１Ｂ】従来の技術による半導体素子の工程欠陥検査
工程図である。
工程図である。
【図２】本発明による半導体素子の工程欠陥検査方法を
説明するための概略図である。
説明するための概略図である。
【図３】図２でのポジティブ感光膜パターンによりパタ
ーンが形成された線Ｉ−Ｉ部分の断面図である。
ーンが形成された線Ｉ−Ｉ部分の断面図である。
【図４】図２でのネガティブ感光膜パターンによりパタ
ーンが形成された線ＩＩ−ＩＩ部分の断面図である。
ーンが形成された線ＩＩ−ＩＩ部分の断面図である。
１ 半導体ウェーハ ２ 被エッチング層 ２Ａ ポジティブ型被エッチング層パターン ２Ｂ ネガティブ型被エッチング層パターン ３ ダイ １０ 露光マスク １１ 透明基板 １２ 光遮断膜パターン １５ ポジティブ感光膜 １６ ネガティブ感光膜 Ｃ フィールドの中央部分 Ｅ フィールドの枠部分 ａｎ、ｂｎ 被エッチング層パターンの大きさ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/30 ５０２Ｗ
Claims (7)
- 【請求項１】 多数個のダイが形成されている半導体ウ
ェーハ上に被エッチング層を形成する工程と、半導体ウェーハの第２ダイと区別される第１ダイに残っ
ている ポジティブ感光膜パターンを形成する工程と、 前記ポジティブ感光膜パターンを利用し前記被エッチン
グ層をエッチングし、ポジティブ型被エッチング層パタ
ーンを形成して前記ポジティブ感光膜パターンを除去す
る工程と、 前記パターンが形成されたダイと隣接したダイの被エッ
チング層上に、前記ポジティブ感光膜パターン形成の際
に用いられた同様の露光マスクを用いてネガティブ感光
膜パターンを形成する工程と、 前記ネガティブ感光膜パターンを用い前記被エッチング
層を除去してネガティブ感光膜型被エッチング層パター
ンを形成し、前記ネガティブ感光膜パターンを除去する
工程と、 前記半導体ウェーハを工程欠陥検査装置に搭載し、前記
ダイのポジティブ型被エッチング層パターンとネガティ
ブ型被エッチング層パターン間のパターン大きさを、ダ
イ−対−ダイ比較方式で検査する工程を備える半導体素
子の工程欠陥検査方法。 - 【請求項２】 前記ポジティブ感光膜パターンとネガテ
ィブ感光膜パターン形成の際、用いられる露光マスクが
ライン／スペースパターン又はコンタクトパターンであ
ることを特徴とする請求項１記載の半導体素子の工程欠
陥検査方法。 - 【請求項３】 前記露光マスクの光遮断膜パターンがラ
イン／スペースパターンの場合、ライン／スペースが
０．２〜１．０μｍ、長さが２０ｍｍ以下の大きさに形
成された露光マスクを用いることを特徴とする請求項２
記載の半導体素子の工程欠陥検査方法。 - 【請求項４】前記露光マスクのフィールドの大きさが２
０ｍｍ２であることを特徴とする請求項１記載の半導体
素子の工程欠陥検査方法。 - 【請求項５】 前記ポジティブ型被エッチング層パター
ンと、ネガティブ型被エッチング層パターンの大きさの
差が０．０１〜０．２μｍ以上であれば、工程欠陥に検
出して補正することを特徴とする請求項１記載の半導体
素子の工程欠陥検査方法。 - 【請求項６】 前記被エッチング層の上部に別途の反射
防止膜を形成し、パターニング工程を進めることを特徴
とする請求項１記載の半導体素子の工程欠陥検査方法。 - 【請求項７】 前記反射防止膜を、ＴｉＮやＷＳｉで１
００〜１００００Å厚さに形成することを特徴とする請
求項６記載の半導体素子の工程欠陥検査方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR33881/1995 | 1995-10-04 | ||
| KR1019950033881A KR100211535B1 (ko) | 1995-10-04 | 1995-10-04 | 공정결함 검사 방법을 이용한 반도체소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09139407A JPH09139407A (ja) | 1997-05-27 |
| JP2927254B2 true JP2927254B2 (ja) | 1999-07-28 |
Family
ID=19429168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8279912A Expired - Fee Related JP2927254B2 (ja) | 1995-10-04 | 1996-10-02 | 半導体素子の工程欠陥検査方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5811223A (ja) |
| JP (1) | JP2927254B2 (ja) |
| KR (1) | KR100211535B1 (ja) |
| GB (1) | GB2306049B (ja) |
| TW (1) | TW396481B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6048745A (en) * | 1997-10-28 | 2000-04-11 | International Business Machines Corporation | Method for mapping scratches in an oxide film |
| US5907397A (en) * | 1998-03-20 | 1999-05-25 | United Semiconductor Corp. | Method of inspecting a defect on a translucid film |
| DE10044162C2 (de) * | 2000-05-11 | 2002-12-05 | Wacker Siltronic Halbleitermat | Standard für ein Nanotopographie-Gerät und Verfahren zur Herstellung des Standards |
| US6426168B1 (en) | 2000-08-15 | 2002-07-30 | International Business Machines Corporation | Method of inspecting photo masks |
| US6617087B1 (en) * | 2001-06-27 | 2003-09-09 | Advanced Micro Devices, Inc. | Use of scatterometry to measure pattern accuracy |
| KR100786832B1 (ko) * | 2001-08-29 | 2007-12-20 | 삼성에스디아이 주식회사 | 크로스 인쇄 방식을 이용한 네거티브 패턴 인쇄 방법 및이 방법에 의해 형성된 게이트 홀을 갖는 전계 방출 표시소자 |
| US6903446B2 (en) * | 2001-10-23 | 2005-06-07 | Cree, Inc. | Pattern for improved visual inspection of semiconductor devices |
| JP4274784B2 (ja) * | 2002-05-28 | 2009-06-10 | 新光電気工業株式会社 | 配線形成システムおよびその方法 |
| CN1314974C (zh) * | 2004-08-06 | 2007-05-09 | 中国科学院上海微系统与信息技术研究所 | 纳电子器件性能测试用的器件结构及制备方法 |
| KR100607201B1 (ko) * | 2005-01-04 | 2006-08-01 | 삼성전자주식회사 | 극자외선 리소그래피 공정에서 웨이퍼 상의 임계 치수편차를 보정하는 방법 |
| US8132130B2 (en) * | 2005-06-22 | 2012-03-06 | Asml Masktools B.V. | Method, program product and apparatus for performing mask feature pitch decomposition for use in a multiple exposure process |
| KR100762245B1 (ko) * | 2006-09-29 | 2007-10-01 | 주식회사 하이닉스반도체 | 포토마스크의 패턴 결함 수정 방법 |
| WO2011135867A1 (ja) * | 2010-04-30 | 2011-11-03 | 株式会社ニコン | 検査装置および検査方法 |
| US9347862B2 (en) * | 2013-08-06 | 2016-05-24 | Kla-Tencor Corp. | Setting up a wafer inspection process using programmed defects |
| CN111426701B (zh) * | 2019-06-25 | 2024-01-30 | 合肥晶合集成电路股份有限公司 | 一种晶圆缺陷检测方法及其装置 |
| CN110767602B (zh) * | 2019-10-17 | 2022-03-18 | 上海华力集成电路制造有限公司 | 接触孔形成方法 |
| CN111879785B (zh) * | 2020-07-31 | 2023-05-02 | 华虹半导体(无锡)有限公司 | 膜厚异常情况的检测方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0043863B1 (de) * | 1980-07-10 | 1984-05-16 | International Business Machines Corporation | Verfahren zur Kompensation des Proximity Effekts bei Elektronenstrahl-Projektionsanlagen |
| US4586822A (en) * | 1983-06-21 | 1986-05-06 | Nippon Kogaku K. K. | Inspecting method for mask for producing semiconductor device |
| US5364716A (en) * | 1991-09-27 | 1994-11-15 | Fujitsu Limited | Pattern exposing method using phase shift and mask used therefor |
| JPH0784119A (ja) * | 1993-09-17 | 1995-03-31 | Sumitomo Chem Co Ltd | 機能性塗膜等の形成方法 |
| US5667940A (en) * | 1994-05-11 | 1997-09-16 | United Microelectronics Corporation | Process for creating high density integrated circuits utilizing double coating photoresist mask |
| US5506080A (en) * | 1995-01-23 | 1996-04-09 | Internation Business Machines Corp. | Lithographic mask repair and fabrication method |
-
1995
- 1995-10-04 KR KR1019950033881A patent/KR100211535B1/ko not_active IP Right Cessation
-
1996
- 1996-09-27 TW TW085111881A patent/TW396481B/zh not_active IP Right Cessation
- 1996-10-02 GB GB9620535A patent/GB2306049B/en not_active Expired - Fee Related
- 1996-10-02 JP JP8279912A patent/JP2927254B2/ja not_active Expired - Fee Related
- 1996-10-03 US US08/725,177 patent/US5811223A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB2306049B (en) | 1999-12-01 |
| US5811223A (en) | 1998-09-22 |
| KR100211535B1 (ko) | 1999-08-02 |
| JPH09139407A (ja) | 1997-05-27 |
| TW396481B (en) | 2000-07-01 |
| KR970023935A (ko) | 1997-05-30 |
| GB9620535D0 (en) | 1996-11-20 |
| GB2306049A (en) | 1997-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2927254B2 (ja) | 半導体素子の工程欠陥検査方法 | |
| US5804340A (en) | Photomask inspection method and inspection tape therefor | |
| JP4177043B2 (ja) | フレア測定用マスク、マスクの製造方法、ウェーハ上にフレア影響領域を設定する方法及びフレアを補正するためのマスク製作方法 | |
| JP2987112B2 (ja) | 半導体素子のオーバレイ検査方法 | |
| JP2854551B2 (ja) | 露光マスクの製造方法 | |
| US5128283A (en) | Method of forming mask alignment marks | |
| JPH095979A (ja) | フォトマスクの製造方法およびそのフォトマスクを用いた半導体集積回路装置の製造方法 | |
| KR102127300B1 (ko) | 반도체 리소그래피용 포토마스크의 임계 치수 균일도를 교정하기 위한 방법 | |
| US11187976B2 (en) | Methods of detecting printing defects on photoresist patterns | |
| JP2587456B2 (ja) | 走査投射アライナ用焦点面測定方法 | |
| US6777145B2 (en) | In-line focus monitor structure and method using top-down SEM | |
| KR0144489B1 (ko) | 반도체소자의 공정결함 검사방법 | |
| JP2991661B2 (ja) | 半導体素子の工程欠陥検査方法 | |
| US7369254B2 (en) | System and method for measuring dimension of patterns formed on photomask | |
| JPH09218500A (ja) | レジストパターンの作製方法 | |
| US7422828B1 (en) | Mask CD measurement monitor outside of the pellicle area | |
| KR20110001150A (ko) | 포토마스크의 패턴 시디 균일도 측정장치 및 방법 | |
| JP3776176B2 (ja) | フォトリソグラフィー工程におけるデフォーカス検出方法 | |
| US20230152714A1 (en) | Method for correcting critical dimension measurements of lithographic tool | |
| JPH07283103A (ja) | 半導体基板、位置検出用マークの形成方法及び半導体装置の製造方法 | |
| JP2004128306A (ja) | 半導体装置の製造方法並びにそれに使用する露光装置、レクチル及び半導体ウエハ | |
| JPH0214749B2 (ja) | ||
| KR20000043186A (ko) | 반도체장치의 오버레이패턴(overlaypattern)형성방법 | |
| JPH0729799A (ja) | レジストパターンの形成方法 | |
| JPH09257646A (ja) | 投影露光装置の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990413 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |