JP2991661B2 - 半導体素子の工程欠陥検査方法 - Google Patents
半導体素子の工程欠陥検査方法Info
- Publication number
- JP2991661B2 JP2991661B2 JP25348296A JP25348296A JP2991661B2 JP 2991661 B2 JP2991661 B2 JP 2991661B2 JP 25348296 A JP25348296 A JP 25348296A JP 25348296 A JP25348296 A JP 25348296A JP 2991661 B2 JP2991661 B2 JP 2991661B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- etched
- layer
- space
- photosensitive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の工程欠
陥検査方法に関し、特に一回の露光工程の際に、露光さ
れる領域（以下、フィールドと称する）内での位置にか
かわらず同じ大きさの光遮断膜パターンを用いた露光に
おいても、形成される感光膜パターンの大きさが異なる
よう形成されることを利用し、縮小露光装置のレンズ特
性変化をマスクに補償することができる半導体素子の工
程欠陥検査方法に関する。
陥検査方法に関し、特に一回の露光工程の際に、露光さ
れる領域（以下、フィールドと称する）内での位置にか
かわらず同じ大きさの光遮断膜パターンを用いた露光に
おいても、形成される感光膜パターンの大きさが異なる
よう形成されることを利用し、縮小露光装置のレンズ特
性変化をマスクに補償することができる半導体素子の工
程欠陥検査方法に関する。
【０００２】
【従来の技術】一般に、工程欠陥検出装置を用いる工程
欠陥の検出方法は半導体素子の信頼性及び収率（Ｙｉｅ
ｌｄ）に密接な関係があるため、半導体製造工程の中間
において欠陥検査（Ｄｅｆｅｃｔ Ｉｎｓｐｅｃｔｉｏ
ｎ）を行う必要がある。
欠陥の検出方法は半導体素子の信頼性及び収率（Ｙｉｅ
ｌｄ）に密接な関係があるため、半導体製造工程の中間
において欠陥検査（Ｄｅｆｅｃｔ Ｉｎｓｐｅｃｔｉｏ
ｎ）を行う必要がある。
【０００３】半導体製造工程におけるリソグラフィ（ｌ
ｉｔｈｏｇｒａｐｈｙ）工程では、露光マスクの光遮断
膜パターン密度によりこれを通過する光の回折程度や近
接パターンを通過した光の干渉等により、同じ大きさの
パターンにおいても実際にウェーハに形成されるパター
ンの大きさが変化する近接効果（ＰｒｏｘｉｍｉｔｙＥ
ｆｆｅｃｔ）が現れるようになる。このような近接効果
を考慮して望む大きさのパターンを形成しようとする場
合には、一時に同じ大きさの光遮断膜パターンが形成さ
れた露光マスクを用いてパターンを形成した後、前記パ
ターンの近接効果による臨界大きさ（ｃｒｉｔｉｃａｌ
ｄｉｍｅｎｓｉｏｎ：以下ＣＤと称する）の差、即ち
パターンの幅の差を検出し、これをフィードバックして
互いに異なる大きさの光遮断膜パターンを有する露光マ
スクを形成して用いる。
ｉｔｈｏｇｒａｐｈｙ）工程では、露光マスクの光遮断
膜パターン密度によりこれを通過する光の回折程度や近
接パターンを通過した光の干渉等により、同じ大きさの
パターンにおいても実際にウェーハに形成されるパター
ンの大きさが変化する近接効果（ＰｒｏｘｉｍｉｔｙＥ
ｆｆｅｃｔ）が現れるようになる。このような近接効果
を考慮して望む大きさのパターンを形成しようとする場
合には、一時に同じ大きさの光遮断膜パターンが形成さ
れた露光マスクを用いてパターンを形成した後、前記パ
ターンの近接効果による臨界大きさ（ｃｒｉｔｉｃａｌ
ｄｉｍｅｎｓｉｏｎ：以下ＣＤと称する）の差、即ち
パターンの幅の差を検出し、これをフィードバックして
互いに異なる大きさの光遮断膜パターンを有する露光マ
スクを形成して用いる。
【０００４】しかし、６４ＭＤＲＡＭ以上の高集積化さ
れたメモリ素子や、多様な大きさの配線を有するＡＳＩ
Ｃ素子の場合には非常に多い数のパターンを全て検査し
てＣＤ差を計算し、これを補償することは現実的に不可
能である。
れたメモリ素子や、多様な大きさの配線を有するＡＳＩ
Ｃ素子の場合には非常に多い数のパターンを全て検査し
てＣＤ差を計算し、これを補償することは現実的に不可
能である。
【０００５】従って、従来は前記の近接効果を無視して
パターンを形成したり、いずれか一定部分のみを補償す
る方法を用いている。
パターンを形成したり、いずれか一定部分のみを補償す
る方法を用いている。
【０００６】
【発明が解決しようとする課題】しかし、このような従
来技術による半導体素子の工程欠陥検査方法によれば、
素子内の全てのパターンのＣＤ差を求めず一部分のＣＤ
差のみを求めて補償するため、素子が高集積化される場
合や多様な大きさのパターンを有する素子の場合には種
々の位置で不良が発生して工程収率が下落し、これを補
償するため長い時間が必要となり製造単価を上昇させる
問題点がある。
来技術による半導体素子の工程欠陥検査方法によれば、
素子内の全てのパターンのＣＤ差を求めず一部分のＣＤ
差のみを求めて補償するため、素子が高集積化される場
合や多様な大きさのパターンを有する素子の場合には種
々の位置で不良が発生して工程収率が下落し、これを補
償するため長い時間が必要となり製造単価を上昇させる
問題点がある。
【０００７】本発明はこのような問題点を解決するため
のもので、本発明の目的は一フィールド内で位置により
パターンの大きさが変化する性質を利用し、ＣＤ差や光
遮断膜パターンの誤謬やレンズ特性等によりいずれかの
部分に残ることになる高反射率の被エッチング層パター
ンの密度及び大きさを工程欠陥検査装置で検出し、これ
を補償して工程収率及び素子動作の信頼性を向上させ、
製造単価を軽減することができる半導体素子の工程欠陥
検査方法を提供することにある。
のもので、本発明の目的は一フィールド内で位置により
パターンの大きさが変化する性質を利用し、ＣＤ差や光
遮断膜パターンの誤謬やレンズ特性等によりいずれかの
部分に残ることになる高反射率の被エッチング層パター
ンの密度及び大きさを工程欠陥検査装置で検出し、これ
を補償して工程収率及び素子動作の信頼性を向上させ、
製造単価を軽減することができる半導体素子の工程欠陥
検査方法を提供することにある。
【０００８】
【課題を解決するための手段】このような目的を達成す
るための本発明による半導体素子の工程欠陥検査方法の
特徴は、所定の基板上に第１被エッチング層を形成する
工程と、第１被エッチング層上にポジティブ感光膜パタ
ーンを形成するが、一フィールド内で大きさが異なるよ
う形成されるようにする工程と、ポジティブ感光膜パタ
ーンをマスクに第１被エッチング層をエッチングして被
エッチング層パターンを形成しポジティブ感光膜パター
ンを除去する工程と、前記構造の全表面に第１被エッチ
ング層より光反射率の低い第２被エッチング層を形成す
る工程と、第２被エッチング層上にネガティブ感光膜パ
ターンを形成するが、ポジティブ感光膜露光の際の露光
マスクを用いて位置により別の大きさに形成されるよう
にする工程と、ネガティブ感光膜パターンにより露出さ
れている第２被エッチング層を除去して第２被エッチン
グ層を形成するが、一側の第２被エッチング層はその下
部の第１被エッチング層を露出させるように形成する工
程と、ネガティブ感光膜を除去する工程と、第２被エッ
チング層パターンにより露出している比較的高反射率の
第１被エッチング層パターンを工程欠陥検査装置で検査
し、露出している第１被エッチング層パターンの密度及
び大きさを検査して位置によるＣＤ差を検査する工程を
備えることにある。
るための本発明による半導体素子の工程欠陥検査方法の
特徴は、所定の基板上に第１被エッチング層を形成する
工程と、第１被エッチング層上にポジティブ感光膜パタ
ーンを形成するが、一フィールド内で大きさが異なるよ
う形成されるようにする工程と、ポジティブ感光膜パタ
ーンをマスクに第１被エッチング層をエッチングして被
エッチング層パターンを形成しポジティブ感光膜パター
ンを除去する工程と、前記構造の全表面に第１被エッチ
ング層より光反射率の低い第２被エッチング層を形成す
る工程と、第２被エッチング層上にネガティブ感光膜パ
ターンを形成するが、ポジティブ感光膜露光の際の露光
マスクを用いて位置により別の大きさに形成されるよう
にする工程と、ネガティブ感光膜パターンにより露出さ
れている第２被エッチング層を除去して第２被エッチン
グ層を形成するが、一側の第２被エッチング層はその下
部の第１被エッチング層を露出させるように形成する工
程と、ネガティブ感光膜を除去する工程と、第２被エッ
チング層パターンにより露出している比較的高反射率の
第１被エッチング層パターンを工程欠陥検査装置で検査
し、露出している第１被エッチング層パターンの密度及
び大きさを検査して位置によるＣＤ差を検査する工程を
備えることにある。
【０００９】
【作用】本発明の半導体素子の工程欠陥検査方法によれ
ば、ポジティブ型感光膜で高反射率の被エッチング層を
パターニングし、ネガティブ感光膜パターンで低反射率
の被エッチング層をパターニングした後、工程欠陥検査
装置を用いてフィールド内の位置によるＣＤ変化を定量
的に知ることができ近接効果（ｐｒｏｘｉｍｉｔｙ ｅ
ｆｆｅｃｔ）によるパターンの大きさの変化を求め、こ
れをフィードバックして露光マスクの光遮断膜パターン
を補正する。
ば、ポジティブ型感光膜で高反射率の被エッチング層を
パターニングし、ネガティブ感光膜パターンで低反射率
の被エッチング層をパターニングした後、工程欠陥検査
装置を用いてフィールド内の位置によるＣＤ変化を定量
的に知ることができ近接効果（ｐｒｏｘｉｍｉｔｙ ｅ
ｆｆｅｃｔ）によるパターンの大きさの変化を求め、こ
れをフィードバックして露光マスクの光遮断膜パターン
を補正する。
【００１０】
【発明の実施の形態】以下、本発明による半導体素子の
工程欠陥検査方法の一実施形態を添付図面を参照して詳
細に説明する。
工程欠陥検査方法の一実施形態を添付図面を参照して詳
細に説明する。
【００１１】図１〜図３は、本発明による半導体素子の
工程欠陥検査方法の原理を説明するための図であり、相
互関連させて説明する。
工程欠陥検査方法の原理を説明するための図であり、相
互関連させて説明する。
【００１２】先ず、半導体素子の製造工程に用いられる
露光マスク１は石英や、ガラス等の材質でなる透明基板
２上に同一ライン／スペースを有する光遮断膜パターン
３がクロム層等で形成されている。この露光マスク１を
用いて露光処理を行うと、フィールド内の位置により、
例えばフィールドの中央部分Ｃと縁の部分ＥとではＣＤ
差やレンズ加工程度差により、透過した光の強度及び幅
が異なり、その程度は縮小露光装置のレンズやパターン
の密度、ディフォーカス（ｄｅｆｏｃｕｅｓ）又は、露
光エネルギー等により変化する。
露光マスク１は石英や、ガラス等の材質でなる透明基板
２上に同一ライン／スペースを有する光遮断膜パターン
３がクロム層等で形成されている。この露光マスク１を
用いて露光処理を行うと、フィールド内の位置により、
例えばフィールドの中央部分Ｃと縁の部分ＥとではＣＤ
差やレンズ加工程度差により、透過した光の強度及び幅
が異なり、その程度は縮小露光装置のレンズやパターン
の密度、ディフォーカス（ｄｅｆｏｃｕｅｓ）又は、露
光エネルギー等により変化する。
【００１３】従って、この露光マスク１を用いてパター
ンを形成すればパターン大きさが位置に従い相違して形
成される。
ンを形成すればパターン大きさが位置に従い相違して形
成される。
【００１４】すなわち、半導体基板１０上にエッチング
可能な物質で被エッチング層１１を塗布し、被エッチン
グ層１１上にポジティブ感光膜１２とネガティブ感光膜
１３をそれぞれ形成すれば、図２及び図３に示す如く、
ＣＤ差により互いに異なる大きさを有することになる。
可能な物質で被エッチング層１１を塗布し、被エッチン
グ層１１上にポジティブ感光膜１２とネガティブ感光膜
１３をそれぞれ形成すれば、図２及び図３に示す如く、
ＣＤ差により互いに異なる大きさを有することになる。
【００１５】このような性質を利用して工程欠陥検査が
可能なパターンを形成する。
可能なパターンを形成する。
【００１６】図４〜図８は、本発明による半導体素子の
工程欠陥検査のためのパターン製造工程図であり、半導
体基板を基板に用いた例である。
工程欠陥検査のためのパターン製造工程図であり、半導
体基板を基板に用いた例である。
【００１７】先ず、半導体基板１０上に比較的反射率の
高い物質、例えばＡ１等で第１被エッチング層１１Ａを
形成し、第１被エッチング層１１Ａ上にポジティブ感光
膜１２を塗布した後、図１に示すようなフィールド内の
位置にかかわらず同じ大きさのライン／スペースパター
ンを有する露光マスク１を用いて選択的に露光現像して
ポジティブ感光膜１２パターンを形成する。
高い物質、例えばＡ１等で第１被エッチング層１１Ａを
形成し、第１被エッチング層１１Ａ上にポジティブ感光
膜１２を塗布した後、図１に示すようなフィールド内の
位置にかかわらず同じ大きさのライン／スペースパター
ンを有する露光マスク１を用いて選択的に露光現像して
ポジティブ感光膜１２パターンを形成する。
【００１８】この際、ポジティブ感光膜１２パターンは
同じ大きさの光遮断膜パターンが形成されている露光マ
スク１を用いても、ＣＤ差やレンズの特性変化、又は露
光マスク１の光遮断膜パターン３形成エラー等により、
一フィールド内でも位置に伴って一方は大きく一方は小
さく、例えば中央部分Ｃと縁の部分Ｅが互いに異なる大
きさに形成される（図４参照）。
同じ大きさの光遮断膜パターンが形成されている露光マ
スク１を用いても、ＣＤ差やレンズの特性変化、又は露
光マスク１の光遮断膜パターン３形成エラー等により、
一フィールド内でも位置に伴って一方は大きく一方は小
さく、例えば中央部分Ｃと縁の部分Ｅが互いに異なる大
きさに形成される（図４参照）。
【００１９】その次に、ポジティブ感光膜１２パターン
をマスクとして用いて、露出している第１被エッチング
層１１Ａを除去して第１被エッチング層１１Ａパターン
を形成し、ポジティブ感光膜１２を除去する（図５参
照）。
をマスクとして用いて、露出している第１被エッチング
層１１Ａを除去して第１被エッチング層１１Ａパターン
を形成し、ポジティブ感光膜１２を除去する（図５参
照）。
【００２０】その後に、前記構造の全表面に第１被エッ
チング層１１Ａより低い反射率を有する物質、例えば反
射防止膜に用いられるＴｉＮ等でなる第２被エッチング
層１１Ｂを塗布し、その上側にネガティブ感光膜１３パ
ターンを形成するが、選択露光は図１の露光マスク１を
用いてＸほど移動させミスアライン露光して形成すれ
ば、ポジティブ感光膜１２とは逆に中央部分Ｃ側は大き
く形成され、縁の部分Ｅ側に小さく形成される（図２及
び図３参照）。その際のミスアライン程度は、下式を満
たす。 Ｘ＝（Ｌ＋Ｓ）×（ｎ＋１／２） Ｘ：ミスアライメント距離、 Ｌ＋Ｓ：ピッチの大きさ、 Ｌ：各ラインの幅、 Ｓ：各スペースの幅、 （図６参照）。又、ライン／スペースパターンのライン
幅Ｌとスペース幅ＳをＳ＝Ｌ×ｎ（ｎ＝１，２，３…）
程度に形成する。
チング層１１Ａより低い反射率を有する物質、例えば反
射防止膜に用いられるＴｉＮ等でなる第２被エッチング
層１１Ｂを塗布し、その上側にネガティブ感光膜１３パ
ターンを形成するが、選択露光は図１の露光マスク１を
用いてＸほど移動させミスアライン露光して形成すれ
ば、ポジティブ感光膜１２とは逆に中央部分Ｃ側は大き
く形成され、縁の部分Ｅ側に小さく形成される（図２及
び図３参照）。その際のミスアライン程度は、下式を満
たす。 Ｘ＝（Ｌ＋Ｓ）×（ｎ＋１／２） Ｘ：ミスアライメント距離、 Ｌ＋Ｓ：ピッチの大きさ、 Ｌ：各ラインの幅、 Ｓ：各スペースの幅、 （図６参照）。又、ライン／スペースパターンのライン
幅Ｌとスペース幅ＳをＳ＝Ｌ×ｎ（ｎ＝１，２，３…）
程度に形成する。
【００２１】その次に、ネガティブ感光膜１３パターン
により露出している第２被エッチング層１１Ｂを異方性
エッチング方法で除去して第２被エッチング層１１Ｂパ
ターンを形成し、ネガティブ感光膜１３パターンを除去
する。ここで、フィールドの中央部分Ｃでは第２被エッ
チング層１１Ｂパターンが第１被エッチング層１１Ａパ
ターンを囲んでおり、縁の部分Ｅでは第２被エッチング
層１１Ｂパターンの両側に第１被エッチング層１１Ａパ
ターンが露出する（図７参照）。
により露出している第２被エッチング層１１Ｂを異方性
エッチング方法で除去して第２被エッチング層１１Ｂパ
ターンを形成し、ネガティブ感光膜１３パターンを除去
する。ここで、フィールドの中央部分Ｃでは第２被エッ
チング層１１Ｂパターンが第１被エッチング層１１Ａパ
ターンを囲んでおり、縁の部分Ｅでは第２被エッチング
層１１Ｂパターンの両側に第１被エッチング層１１Ａパ
ターンが露出する（図７参照）。
【００２２】その後、前記構造の半導体基板１０を工程
欠陥検査装置２０で検査すれば、第２被エッチング層１
１Ｂでは光が吸収され露出している高反射率の第１被エ
ッチング層１１Ａで光が反射するため、縁の部分の露出
している第１被エッチング層１１Ａパターンで反射する
光を検出する（図８参照）。
欠陥検査装置２０で検査すれば、第２被エッチング層１
１Ｂでは光が吸収され露出している高反射率の第１被エ
ッチング層１１Ａで光が反射するため、縁の部分の露出
している第１被エッチング層１１Ａパターンで反射する
光を検出する（図８参照）。
【００２３】このように、位置によるＣＤ差により形成
された第１被エッチング層１１Ａパターンの分布位置
と、密度（所定面積あたりの第１被エッチング層パター
ンの個数）及びその大きさ（第１被エッチング層パター
ンの面積）を工程欠陥検査装置で検査すれば、一フィー
ルド内での位置によるＣＤ差と、露光マスクの光遮断膜
パターンの誤謬及び縮小露光装置のレンズ特性等を総合
的に知ることができ、その補償が必要な所も容易に選ぶ
ことができる。
された第１被エッチング層１１Ａパターンの分布位置
と、密度（所定面積あたりの第１被エッチング層パター
ンの個数）及びその大きさ（第１被エッチング層パター
ンの面積）を工程欠陥検査装置で検査すれば、一フィー
ルド内での位置によるＣＤ差と、露光マスクの光遮断膜
パターンの誤謬及び縮小露光装置のレンズ特性等を総合
的に知ることができ、その補償が必要な所も容易に選ぶ
ことができる。
【００２４】一方、図示されていないが、光学原理を用
いた工程欠陥検査装置は任意の光源から出た光を所定の
光学的経路（ｏｐｔｉｃａｌ ｐａｔｈ）を経た後、前
記のような被エッチング層残留層を有するウェーハ（ｗ
ａｆｅｒ）上に照射してウェーハ上で反射する反射光を
信号感知部で感知する。
いた工程欠陥検査装置は任意の光源から出た光を所定の
光学的経路（ｏｐｔｉｃａｌ ｐａｔｈ）を経た後、前
記のような被エッチング層残留層を有するウェーハ（ｗ
ａｆｅｒ）上に照射してウェーハ上で反射する反射光を
信号感知部で感知する。
【００２５】その次に、信号感知部で受け取ったウェー
ハのパターンイメージ等は反射度に従いそれぞれの明暗
度、或は色度（Ｃｏｌａｒ Ｉｎｄｅｘ）に分類して色
の情報を０〜２５５までの電気的信号に分類し、明暗度
の差が一定に指定した値、即ち閾値（Ｔｈｒｅｓｈｏｌ
ｄ Ｖａｌｕｅ）を外れれば、その地域に補償が必要な
パターンの存在を知ることができる。
ハのパターンイメージ等は反射度に従いそれぞれの明暗
度、或は色度（Ｃｏｌａｒ Ｉｎｄｅｘ）に分類して色
の情報を０〜２５５までの電気的信号に分類し、明暗度
の差が一定に指定した値、即ち閾値（Ｔｈｒｅｓｈｏｌ
ｄ Ｖａｌｕｅ）を外れれば、その地域に補償が必要な
パターンの存在を知ることができる。
【００２６】前記では一定ピッチのライン／スペースを
有する露光マスクを半導体基板と誤整列（ミスアライ
ン）させる方法で被エッチング層残留層を形成した。し
かし、コンタクトホールマスクを用いる場合にはネガテ
ィブ感光膜パターン形成の際、露光マスクと半導体基板
の間を誤整列させなくてもパターン作製を行いコンタク
トホールに予定された部分の周辺に環状の被エッチング
層を形成して同一方法で近接効果によるＣＤ差を知るこ
とができる。
有する露光マスクを半導体基板と誤整列（ミスアライ
ン）させる方法で被エッチング層残留層を形成した。し
かし、コンタクトホールマスクを用いる場合にはネガテ
ィブ感光膜パターン形成の際、露光マスクと半導体基板
の間を誤整列させなくてもパターン作製を行いコンタク
トホールに予定された部分の周辺に環状の被エッチング
層を形成して同一方法で近接効果によるＣＤ差を知るこ
とができる。
【００２７】
【発明の効果】以上で説明したように、半導体素子の工
程欠陥検査方法によれば、一フィールド内で位置により
同じ大きさの光遮断膜パターンを用いても形成されるパ
ターンの大きさが異なることを利用するものであり、第
１被エッチング層をポジティブ感光膜パターンでパター
ニングして第１被エッチング層パターンを形成し、前記
構造の全表面に第１被エッチング層よりは低反射率の第
２被エッチング層を形成し、これを同様な露光マスクを
用いて形成されたネガティブ感光膜でパターニングすれ
ば、フィールドの一側では第２被エッチング層パターン
が第１被エッチング層パターンより大きく形成されて光
反射が小さく、フィールドの他側には第１被エッチング
層パターンが露出されていて光反射が大きく生じるた
め、前記の第１被エッチング層パターンの分布位置と密
度及び大きさを工程欠陥検査装置で検査し、フィールド
内の位置によるＣＤ変化や縮小露光装置のレンズ特性変
化及び光遮断膜パターンのエラー等を定量的に測定して
近接効果によるパターンの大きさの変化を求め、これを
フィードバックして露光マスクの光遮断膜パターンを補
正すれば、工程欠陥検査工程に費やされる時間が短縮さ
れ工程収率及び素子動作の信頼性を向上させることがで
きる利点がある。
程欠陥検査方法によれば、一フィールド内で位置により
同じ大きさの光遮断膜パターンを用いても形成されるパ
ターンの大きさが異なることを利用するものであり、第
１被エッチング層をポジティブ感光膜パターンでパター
ニングして第１被エッチング層パターンを形成し、前記
構造の全表面に第１被エッチング層よりは低反射率の第
２被エッチング層を形成し、これを同様な露光マスクを
用いて形成されたネガティブ感光膜でパターニングすれ
ば、フィールドの一側では第２被エッチング層パターン
が第１被エッチング層パターンより大きく形成されて光
反射が小さく、フィールドの他側には第１被エッチング
層パターンが露出されていて光反射が大きく生じるた
め、前記の第１被エッチング層パターンの分布位置と密
度及び大きさを工程欠陥検査装置で検査し、フィールド
内の位置によるＣＤ変化や縮小露光装置のレンズ特性変
化及び光遮断膜パターンのエラー等を定量的に測定して
近接効果によるパターンの大きさの変化を求め、これを
フィードバックして露光マスクの光遮断膜パターンを補
正すれば、工程欠陥検査工程に費やされる時間が短縮さ
れ工程収率及び素子動作の信頼性を向上させることがで
きる利点がある。
【図１】露光マスクの位置による光の強度を現すための
概略図。
概略図。
【図２】図１の露光マスクを用いてポジティブ感光膜パ
ターンが形成された半導体素子の断面図。
ターンが形成された半導体素子の断面図。
【図３】図１の露光マスクを用いてネガティブ感光膜パ
ターンが形成された半導体素子の断面図。
ターンが形成された半導体素子の断面図。
【図４】本発明の一実施形態による半導体素子の工程欠
陥検査のためのパターン製造工程図。
陥検査のためのパターン製造工程図。
【図５】本発明の一実施形態による半導体素子の工程欠
陥検査のためのパターン製造工程図。
陥検査のためのパターン製造工程図。
【図６】本発明の一実施形態による半導体素子の工程欠
陥検査のためのパターン製造工程図。
陥検査のためのパターン製造工程図。
【図７】本発明の一実施形態による半導体素子の工程欠
陥検査のためのパターン製造工程図。
陥検査のためのパターン製造工程図。
【図８】本発明の一実施形態による半導体素子の工程欠
陥検査のためのパターン製造工程図。
陥検査のためのパターン製造工程図。
１… 露光マスク ２… 透明基板 ３… 光遮断膜パターン １０… 半導体基板 １１… 被エッチング層 １２… ポジティブ感光膜 １３… ネガティブ感光膜 ２０… 工程欠陥検査装置 Ｃ… フィールドの中央部分 Ｅ… フィールドの縁部分
Claims (12)
- 【請求項１】 半導体基板上に第１被エッチング層を形
成するステップと、 露光マスクを用いて前記第１被エッチング層上にポジテ
ィブ感光膜パターンを形成するステップであって、該ポ
ジティブ感光膜パターンの各々が一フィールド領域内の
各位置で相互に異なるポジティブ膜パターン寸法を有す
るように形成されるステップと、 前記ポジティブ感光膜パターンをマスクとして用いて第
１被エッチング層をエッチングし、第１被エッチング層
のパターンを形成し、前記ポジティブ感光膜パターンを
除去するステップと、 前記ポジティブ感光膜の除去によって生じた構造の全表
面に前記第１被エッチング層より低い光反射率を示す第
２被エッチング層を形成するステップと、 前記ポジティブ感光膜パターンの形成に用いた前記露光
マスクと同じ露光マスクを用いて前記第２被エッチング
層上にネガティブ感光膜パターンを形成するステップで
あって、該ネガティブ感光膜パターンの各々が前記フィ
ールド領域内の各位置で相互に異なるネガティブホトレ
ジスト膜パターン寸法を有するように形成されるステッ
プと、 前記ネガティブ感光膜パターンで覆われていない第２被
エッチング層を除去して、前記第１被エッチング層の関
連したパターンを不完全に覆って前記第１被エッチング
層の該不完全に覆われたパターンを部分的に露出したパ
ターンを含む第２被エッチング層のパターンを形成する
ステップと、 前記ネガティブ感光膜を除去するステップと、 工程欠陥検査装置を用いて前記第１被エッチング層の露
出パターンを検査し、前記第１被エッチング層パターン
の密度及び大きさを検査するステップと、 前記検査結果により半導体基板の位置によるＣＤ差（パ
ターンの近接効果による臨界大きさの差）を測定するス
テップと、 を備える半導体素子の工程欠陥検査方法。 - 【請求項２】 前記第１被エッチング層をＡｌで形成す
ることを特徴とする請求項１記載の半導体素子の工程欠
陥検査方法。 - 【請求項３】 前記第２被エッチング層をＴｉＮで形成
することを特徴とする請求項１記載の半導体素子の工程
欠陥検査方法。 - 【請求項４】 前記ネガティブ感光膜パターンがライン
／スペースであって、 該ライン／スペースの形成が、前記ネガティブ感光膜パ
ターンが前記ポジティブ膜パターンから、該ライン／ス
ペースの長手方向と垂直の方向に、該ライン幅と該スペ
ース幅との和の１／２に対応した距離だけミスアライメ
ントされるように行われることを特徴とする請求項１記
載の半導体素子の工程欠陥検査方法。 - 【請求項５】 Ｘ＝（Ｌ＋Ｓ）×（ｎ＋１／２） Ｘ：ミスアライメント距離、 Ｌ＋Ｓ：ピッチの大きさ、 Ｌ：各ラインの幅、 Ｓ：各スペースの幅、 ｎ：自然数、 の関係を満たすことを特徴とする請求項４記載の半導体
素子の工程欠陥検査方法。 - 【請求項６】 前記第１及び第２被エッチング層のパタ
ーンがライン／スペースパターンであって、 Ｓ＝Ｌ×ｎ Ｌ：前記第１及び第２被エッチング層のライン／スペー
スパターンの各ライン幅、 Ｓ：前記第１及び第２被エッチング層のライン／スペー
スパターンの各スペース幅、 ｎ：自然数 の関係を満たすこと特徴とする請求項１記載の半導体素
子の工程欠陥検査方法。 - 【請求項７】 半導体基板上に第１被エッチング層を形
成するステップと、 露光マスクを用いて前記第１被エッチング層上に、パタ
ーン寸法が一様でないポジティブ感光膜パターンを形成
するステップと、 第１被エッチング層のパターンを形成するために前記ポ
ジティブ感光膜パターンをマスクとして用いて第１被エ
ッチング層をエッチングするステップと、 前記ポジティブ感光膜パターンを除去するステップであ
って、その結果、構造を形成するステップと、 該構造の全表面に前記第１被エッチング層より低い光反
射率を示す第２被エッチング層を形成するステップと、 前記露光マスクを用いて前記第２被エッチング層上にネ
ガティブ感光膜パターンを形成するステップであって、
パターン寸法が一様でないネガティブ感光膜パターンを
形成するステップと、 前記ネガティブ感光膜パターンで覆われていない第２被
エッチング層を除去して、前記第１被エッチング層のパ
ターンを完全に覆っていない第２被エッチング層のパタ
ーンを形成するステップと、 前記ネガティブ感光膜を除去するステップと、 工程欠陥検査装置を用いて前記第１被エッチング層の露
出パターンを検査するステップと、 前記検査を基礎として露光マスクに含まれるＣＤ差（パ
ターンの近接効果による臨界大きさの差）を測定するス
テップと、 を備える半導体素子の工程欠陥検査方法。 - 【請求項８】 前記第１被エッチング層をＡ１で形成す
ることを特徴とする請求項７載の半導体素子の工程欠陥
検査方法。 - 【請求項９】 前記第２被エッチング層をＴｉＮで形成
することを特徴とする請求項７載の半導体素子の工程欠
陥検査方法。 - 【請求項１０】 前記ネガティブ感光膜パターンがライ
ン／スペースであって、 該ライン／スペースの形成が、ネガティブ感光膜パター
ンが前記ポジティブ膜パターンから、該ライン／スペー
スの長手方向と垂直の方向に、該ライン幅と該スペース
幅との和の１／２に対応した距離だけミスアライメント
されるように行われることを特徴とする請求項７記載の
半導体素子の工程欠陥検査方法。 - 【請求項１１】 Ｘ＝（Ｌ＋Ｓ）×（ｎ＋１／２） Ｘ：ミスアライメント距離、 Ｌ＋Ｓ：ピッチの大きさ、 Ｌ：各ライン幅、 Ｓ：各スペース幅、 ｎ：自然数、 の関係を満たすことを特徴とする請求項１０記載の半導
体素子の工程欠陥検査方法。 - 【請求項１２】 前記第１及び第２被エッチング層のパ
ターンがライン／スペースパターンであって、 Ｓ＝Ｌ×ｎ Ｌ：前記第１及び第２被エッチング層のライン／スペー
スパターンの各ライン幅 Ｓ：前記第１及び第２被エッチング層のライン／スペー
スパターンの各スペース幅、 ｎ：自然数 の関係を満たすこと特徴とする請求項７記載の半導体素
子の工程欠陥検査方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR95-32095 | 1995-09-27 | ||
| KR1019950032095A KR100206594B1 (ko) | 1995-09-27 | 1995-09-27 | 반도체 소자의 공정 결함 검사방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09293764A JPH09293764A (ja) | 1997-11-11 |
| JP2991661B2 true JP2991661B2 (ja) | 1999-12-20 |
Family
ID=19427986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25348296A Expired - Fee Related JP2991661B2 (ja) | 1995-09-27 | 1996-09-25 | 半導体素子の工程欠陥検査方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5821131A (ja) |
| JP (1) | JP2991661B2 (ja) |
| KR (1) | KR100206594B1 (ja) |
| TW (1) | TW385511B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6048745A (en) * | 1997-10-28 | 2000-04-11 | International Business Machines Corporation | Method for mapping scratches in an oxide film |
| KR100355771B1 (ko) * | 1999-12-31 | 2002-10-19 | 아남반도체 주식회사 | 반도체 미세 패턴 변위 측정 방법 |
| US6671396B1 (en) | 2000-09-18 | 2003-12-30 | Taiwan Semiconductor Manufacturing Company | Method to monitor stepper lens quality in color filter process |
| KR100694597B1 (ko) * | 2005-07-28 | 2007-03-13 | 삼성전자주식회사 | 반도체 장치에서 패턴 결함 검출 방법 |
| TW200746259A (en) * | 2006-04-27 | 2007-12-16 | Nikon Corp | Measuring and/or inspecting method, measuring and/or inspecting apparatus, exposure method, device manufacturing method, and device manufacturing apparatus |
| KR20180050444A (ko) * | 2016-11-04 | 2018-05-15 | 삼성전자주식회사 | 패턴 검사 방법 및 그를 사용한 레티클 제조 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4586822A (en) * | 1983-06-21 | 1986-05-06 | Nippon Kogaku K. K. | Inspecting method for mask for producing semiconductor device |
| JPH0669031B2 (ja) * | 1984-07-17 | 1994-08-31 | 日本電気株式会社 | 半導体装置 |
| US5001083A (en) * | 1988-07-12 | 1991-03-19 | Microwave Modules & Devices Inc. | Method of priming semiconductor substrate for subsequent photoresist masking and etching |
-
1995
- 1995-09-27 KR KR1019950032095A patent/KR100206594B1/ko not_active IP Right Cessation
-
1996
- 1996-09-25 TW TW085111719A patent/TW385511B/zh not_active IP Right Cessation
- 1996-09-25 JP JP25348296A patent/JP2991661B2/ja not_active Expired - Fee Related
- 1996-09-25 US US08/719,449 patent/US5821131A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100206594B1 (ko) | 1999-07-01 |
| JPH09293764A (ja) | 1997-11-11 |
| US5821131A (en) | 1998-10-13 |
| TW385511B (en) | 2000-03-21 |
| KR970018319A (ko) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5804340A (en) | Photomask inspection method and inspection tape therefor | |
| US6673638B1 (en) | Method and apparatus for the production of process sensitive lithographic features | |
| JP4177043B2 (ja) | フレア測定用マスク、マスクの製造方法、ウェーハ上にフレア影響領域を設定する方法及びフレアを補正するためのマスク製作方法 | |
| US7396621B2 (en) | Exposure control method and method of manufacturing a semiconductor device | |
| JP2987112B2 (ja) | 半導体素子のオーバレイ検査方法 | |
| JP2927254B2 (ja) | 半導体素子の工程欠陥検査方法 | |
| US5439767A (en) | Phase shift mask and its inspection method | |
| US6777145B2 (en) | In-line focus monitor structure and method using top-down SEM | |
| JP2001166453A (ja) | 非吸収性レチクル及びその製造方法 | |
| US6741334B2 (en) | Exposure method, exposure system and recording medium | |
| JP2991661B2 (ja) | 半導体素子の工程欠陥検査方法 | |
| US7710583B2 (en) | Surface position measuring system, exposure method and semiconductor device manufacturing method | |
| Moritz | High-resolution lithography with projection printing | |
| US5817445A (en) | Method for inspecting process defects occurring in semiconductor devices | |
| US5723238A (en) | Inspection of lens error associated with lens heating in a photolithographic system | |
| US6208747B1 (en) | Determination of scanning error in scanner by reticle rotation | |
| JP2830784B2 (ja) | 位置誤差計測方法および半導体装置の製造方法 | |
| US20060292455A1 (en) | Method for checking phase shift angle of phase shift mask, lithography process and phase shift mask | |
| US7369254B2 (en) | System and method for measuring dimension of patterns formed on photomask | |
| JPH08194303A (ja) | 位相シフトマスクおよびその製造方法 | |
| JP3998633B2 (ja) | レンズ系の特性決定のための方法およびマスク | |
| JP4100514B2 (ja) | 電子デバイス用ガラス基板の製造方法、フォトマスクブランクの製造法及びフォトマスクの製造方法 | |
| JPH08264409A (ja) | 半導体集積回路装置の製造方法 | |
| US6178256B1 (en) | Removal of reticle effect on critical dimension by reticle rotation | |
| JPH10288567A (ja) | ホトマスク及びそれを用いたコマ収差測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |