JPH07231175A - 多層印刷配線板の切断方法 - Google Patents

多層印刷配線板の切断方法

Info

Publication number
JPH07231175A
JPH07231175A JP2168794A JP2168794A JPH07231175A JP H07231175 A JPH07231175 A JP H07231175A JP 2168794 A JP2168794 A JP 2168794A JP 2168794 A JP2168794 A JP 2168794A JP H07231175 A JPH07231175 A JP H07231175A
Authority
JP
Japan
Prior art keywords
multilayer printed
printed wiring
wiring board
inner layer
layer circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2168794A
Other languages
English (en)
Inventor
Nobutaka Shibata
信隆 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2168794A priority Critical patent/JPH07231175A/ja
Publication of JPH07231175A publication Critical patent/JPH07231175A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits

Landscapes

  • Control Of Cutting Processes (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 複数の内層回路を横に並べて積層形成した多
層印刷配線板素体を、個別の内層回路ごとに多層印刷配
線板を正確に切断する。 【構成】 複数の内層回路2a,2b,…を横に並べて
積層形成した多層印刷配線板素体1の両端に位置する内
層回路2a,2cに、予め表示された2個の位置の位置
表示マーク3のピッチ間距離を測定することで、内層回
路2a,2b,…相互のずれ量を算出し、これに基づい
て切断位置を定めて切断する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多層印刷配線板の切断
方法に関するものである。
【0002】
【従来の技術】多層印刷配線板は、複数の工程を経て製
造されているが、その工程に多層印刷配線板素体を所定
位置で複数に切断する工程がある。この多層印刷配線板
素体は、複数の内層回路板(以下、内層回路という)を
横に並べると共に、プリプレグを介して内層回路を積層
し、上下面に銅箔を配設したうえ、加熱加圧成形して構
成している。
【0003】この多層印刷配線板素体は、所定の位置で
切断されて、複数の内層回路ごとに分割される。従来、
多層印刷板素体を円滑に切断するため、内層回路には、
予め切断用の位置表示マークを形成しておき、この位置
表示マークをX線透視によって外部から検出して、切断
箇所を位置決めしたうえで、切断を行っていた。具体的
には、その位置表示マークの位置から、各内層回路の切
断位置を計算し、各内層回路ごとに分離した多層印刷配
線板を切断形成していた。
【0004】
【発明が解決しようとする課題】ところで、複数の内層
回路の形成位置は、常に正しい位置とは限らず、ずれて
形成されていることがある。このため、従来方法で、多
層印刷配線板素体を分割切断する場合、連続して並べら
れた複数枚の内層回路に対し、平行及び直角な方向に切
断した後、この切断面から設計寸法データに従い、多層
印刷配線板素体の切断を行うと、内層回路の相互位置が
ずれていても、そのずれ量とずれ方向を検知できず、正
確な切断が行えなかった。
【0005】本発明は、このような観点に鑑みて創作さ
れたもので、その目的は、多層印刷配線板素体を切断す
る際、複数の内層回路に位置ずれがあっても、各個別の
内層回路ごとに正しい位置で切断できる切断方法を提供
することにある。
【0006】
【課題を解決するための手段】前記目的を達成するため
に、本発明に係る多層印刷配線板の切断方法は、複数の
内層回路を横に並設して積層形成した多層印刷配線板素
体において、この多層印刷配線板素体の両端に位置する
内層回路に設けた位置表示マークの座標を求めたうえ、
この位置表示マークの設計上の位置からのずれ量を求め
て、多層印刷配線板素体の最適切断位置を定めることを
特徴としている。
【0007】
【作用】本発明によると、横に並べた複数の内層回路の
うち、両端に位置する内層回路に表示された位置表示マ
ークのピッチ間距離を測定し、各内層回路のずれ量を計
算して切断位置を決めることにより、内層回路が相互に
ずれていても、これに対応して正確な位置での切断が行
える。
【0008】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図2は内層回路相互間にずれがない多層印刷配線
板素材の説明図、図3は、相互間にずれがある多層印刷
配線板素材の説明図である。
【0009】本発明は、図3に示すように、複数の内層
回路、例えば第1,第2,第3の内層回路2a,2b,
2cの相互間のずれ量を検知し、それを補正データとし
て、切断位置決めを行うことにより、多層印刷配線板素
材1の正確な切断を行うものである。
【0010】図1,図4によってさらに説明すると、図
1では、各内層回路2a〜2cの間にすき間ΔY1 ,Δ
2 ,ΔY3 が発生している。この発生したすき間の量
は、第1の内層回路2aと第3の内層回路2cの角部に
表示されている位置表示マーク3間の間隔ピッチL,L
0 により求めることができる。つまり、図1に示される
ように、第1,第2,第3の内層回路2a,2b,2c
が位置ずれした状態において、両端に位置する第1と第
3の内層回路2a,2cの位置表示マーク3,3間のピ
ッチをLとし、X線透視により実測する。
【0011】さらに、図4に示されるように、第1,第
2,第3の内層回路2a,2b,2cが、位置ずれして
いない状態における両端に位置する第1と第3の内層回
路2a,2cの位置表示マーク3,3間のピッチ(設計
ピッチ)をL0 とし、X線透視により実測する。この場
合、L−L0 =ΔLが第1,第2,第3の内層回路2
a,2b,2c間のすき間10の合計である。
【0012】次に、ΔLを図4に示すように、X方向と
Y方向に分解する。同図の角度θは、第1,第2,第3
の内層回路2a,2b,2c間のすき間がない場合のX
方向とY方向の位置表示マーク間ピッチ(設計ピッチ)
0 より求めることができる(θ= tan-1 X/Y)。
【0013】この角度θより、ΔLをX,Y方向に分解
すると、ΔX=ΔL sinθ,ΔY=ΔL cosθとなる。
求めたΔX,ΔYより、第1,第2,第3の内層回路2
a,2b,2cのすき間10の中心位置を求めることが
できる。
【0014】第1,第2,第3の内層回路2a,2b,
2cの設計上の寸法(X,Y方向)をX0 ,Y0 とする
と、各内層回路2a〜2c間の中心位置は、図1のA及
びBを基準として、X1 =X0 +ΔX,Y1 =Y0 +1
/2×ΔY,Y2 =Y0 +ΔYとなり、Y3 =Y0 +3
/2ΔYなる。
【0015】このようにして求められた数値に基づく切
断位置に従って切断することで、第1,第2,第3の内
層回路2a,2b,2cがずれている場合でも、各内層
回路の寸法のバラツキの少ない多層印刷配線板を得るこ
とができる。
【0016】次に、本発明の具体例を図5〜図20を参
照して説明する。図5に示されるように、多層印刷配線
板素体1は、横に並べられた複数枚の内層回路2a,2
b,2cをプリプレグ11を介して複数積層し、上下面
に銅箔4を積層して構成される。複数並べられた内層回
路2a,2b,2cの両端に位置する内層回路2a,2
b,2cには、予め位置表示マーク3が表示されてい
る。
【0017】この印刷配線板素体1を切断する順序を詳
しく説明する。まず、多層印刷配線板素体1は、1枚ず
つホイストで搬送され、位置表示マーク検出部12へ送
られる。この位置表示マーク検出部5では、例えば、X
線透視装置5により、搬送された多層印刷配線板素体1
内の2箇所の位置表示マーク3を検出し、その信号は画
像処理装置6で処理され、前述した計算に従い最適な切
断位置を検出する。
【0018】こうして算出された切断位置データは、次
のX,Y,Qテーブル及び多層印刷配線板素体1を把持
したクランパーを移動させるための信号として制御手段
に送られる。次に、多層印刷配線板素体1は、図7に示
されるX・Y・Qテーブル7に上にホイスト搬送された
後、先に算出された切断位置に基づき、切断刃8,8に
より直角方向2辺の切断が行われる。
【0019】こうして、多層印刷配線板素体1の直角方
向2辺の切断の後、図8,図9に示される次のY方向切
断部において、前述の切断端面を基準として、多層印刷
配線板素体1をクランパー9により固定される。固定さ
れた印刷配線素体1は、先に求められた切断位置データ
に基づきY方向に切断される。
【0020】その後、多層印刷配線板素体1は、コンベ
アにより搬送され、図20に示されるX方向切断部にお
いて、Y方向と同様に、切断端面を基準として多層印刷
配線板素体1をクランプした後、切断を行う。これによ
り、複数の内層回路2a,2b,2cを横に並べて積層
された多層印刷配線板素体1から個別の内層回路ごとに
分離された多層印刷配線板を正確に切断して成形するこ
とができる。
【0021】
【発明の効果】以上説明したように本発明によると、複
数の内層回路を横に並べて、これを積層成形した多層印
刷配線板素体の両端に位置する内層回路に設けられた2
個の位置決め用の位置表示マークをX線透過等により検
知し、切断位置を算出後、そのデータに基づき切断を行
うことで、個別の内層回路ごとに分離した多層印刷配線
板を正確に切断して得ることができ、特に横に並んでい
る複数の内層回路の配置がずれていても正確な切断が行
える。
【図面の簡単な説明】
【図1】切断位置算出方法を説明するための多層印刷配
線板素体の説明図である。
【図2】内層回路相互間にずれがない多層印刷配線板素
体の説明図である。
【図3】内層回路相互間にずれがある多層印刷配線板素
体の説明図である。
【図4】切断位置算出方法を説明するための多層印刷配
線板素体の説明図である。
【図5】多層印刷配線板素体の部分断面図である。
【図6】多層印刷配線板素体の位置表示マーク検出部の
斜視図である。
【図7】直角2辺切断部においてX方向を切断している
状態の斜視図である。
【図8】直角2辺切断部においてY方向を切断している
状態の斜視図である。
【図9】多層印刷配線板素体のY方向を切断している状
態の斜視図である。
【図10】多層印刷配線板素体のX方向を切断している
状態の斜視図である。
【符号の説明】
1 多層印刷配線板素体 2a〜2c 第1〜第3の内層回路 3 位置表示マーク

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 複数の内層回路を横に並設して積層形成
    した多層印刷配線板素体において、この多層印刷配線板
    素体の両端に位置する内層回路に設けた位置表示マーク
    の座標を求めたうえ、この位置表示マークの設計上の位
    置からのずれ量を求めて、多層印刷配線板素体の切断位
    置を定めることを特徴とする多層印刷配線板の切断方
    法。
JP2168794A 1994-02-21 1994-02-21 多層印刷配線板の切断方法 Pending JPH07231175A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2168794A JPH07231175A (ja) 1994-02-21 1994-02-21 多層印刷配線板の切断方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2168794A JPH07231175A (ja) 1994-02-21 1994-02-21 多層印刷配線板の切断方法

Publications (1)

Publication Number Publication Date
JPH07231175A true JPH07231175A (ja) 1995-08-29

Family

ID=12061987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2168794A Pending JPH07231175A (ja) 1994-02-21 1994-02-21 多層印刷配線板の切断方法

Country Status (1)

Country Link
JP (1) JPH07231175A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005524982A (ja) * 2002-05-02 2005-08-18 オーボテック リミテッド 不均一に変更された画像を利用してプリント回路ボードを製造するためのシステムおよび方法
US8769471B2 (en) 2008-10-28 2014-07-01 Orbotech Ltd. Producing electrical circuit patterns using multi-population transformation
CN110430670A (zh) * 2019-06-18 2019-11-08 浙江中茂科技有限公司 一种pcb板加工路径寻边定位校正方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005524982A (ja) * 2002-05-02 2005-08-18 オーボテック リミテッド 不均一に変更された画像を利用してプリント回路ボードを製造するためのシステムおよび方法
US7508515B2 (en) 2002-05-02 2009-03-24 Orbotech Ltd System and method for manufacturing printed circuit boards employing non-uniformly modified images
US8769471B2 (en) 2008-10-28 2014-07-01 Orbotech Ltd. Producing electrical circuit patterns using multi-population transformation
CN110430670A (zh) * 2019-06-18 2019-11-08 浙江中茂科技有限公司 一种pcb板加工路径寻边定位校正方法
CN110430670B (zh) * 2019-06-18 2022-04-01 浙江中茂科技有限公司 一种pcb板加工路径寻边定位校正方法

Similar Documents

Publication Publication Date Title
JP3550462B2 (ja) 板状ワークの穴明け方法及び穴明け装置及び穴位置検出方法及び穴位置検出装置
JP2007199225A (ja) 露光システム及び部品内蔵型プリント配線板の製造方法
JPH07231175A (ja) 多層印刷配線板の切断方法
JP2002009451A (ja) プリント配線板の製造方法およびその製造装置
JP2762130B2 (ja) 多層積層板の基準穴明け法
JP3212368B2 (ja) プリント基板用自動基準孔明機
JPH09205281A (ja) 多層プリント配線板の内層回路パターンずれ検査方法
JPH0391993A (ja) 多層プリント配線板の内層ずれ測定方法
JPH11277495A (ja) 位置合わせ搬送装置
JP2002094197A (ja) プリント配線板及びその層間位置ずれの検出方法
JPH0761638B2 (ja) 多層プリント配線板基準穴の穴あけ方法
JPH08153976A (ja) 多層プリント配線板の製造方法
CN112985320B (zh) 电路板
JPH07243985A (ja) プリント配線板の精度確認方法
JPH0327595A (ja) 多層積層板の基準穴あけ法
JPH0699334A (ja) 多層基板の加工位置補正方法
JP2680135B2 (ja) プリント配線板の孔加工方法
JP2005268414A (ja) 多層セラミック基板およびその製造方法
JP2002329964A (ja) 多層プリント配線板の製造方法
JP2004319607A (ja) 多層配線回路基板とその製造方法
JPS61225893A (ja) 多層印刷配線板の製造法
JPH02254793A (ja) プリント配線板の孔加工方法
JP4678460B2 (ja) マルチワイヤ配線板の位置合わせ方法
JPH06232564A (ja) 配線板の穴あけ方法及び穴あけ機
JPH0731556Y2 (ja) 伸縮可能な可撓性印刷配線板

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040519