CN116613135A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116613135A
CN116613135A CN202310760239.8A CN202310760239A CN116613135A CN 116613135 A CN116613135 A CN 116613135A CN 202310760239 A CN202310760239 A CN 202310760239A CN 116613135 A CN116613135 A CN 116613135A
Authority
CN
China
Prior art keywords
bump
display device
output
opb
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310760239.8A
Other languages
English (en)
Inventor
朴韩镐
李大根
金水晶
余尚原
李庚穆
郑宇炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116613135A publication Critical patent/CN116613135A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/79—Apparatus for Tape Automated Bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Wire Bonding (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)

Abstract

提供了一种显示装置，所述显示装置包括：基底；导电焊盘，在基底上布置在多个行上；以及驱动电路芯片，包括布置在多个行上以与导电焊盘电连接的凸块，布置在同一行中的导电焊盘平行布置，布置在同一行中的凸块以之字形形式布置为部分地偏移。

Description

显示装置
本申请是申请日为2017年11月30日、申请号为201711238438.3、发明名称为“显示装置”的专利申请的分案申请。
技术领域
本发明的实施例的多方面涉及一种显示装置。
背景技术
已经开发了诸如电润湿显示装置(EWD)、电泳显示装置(EPD)、等离子体显示面板(PDP)、场发射显示装置(FED)、液晶显示装置(LCD)和有机发光二极管显示装置(OLED)的各种类型的显示装置。
这样的显示装置包括布置有多个像素以显示图像的显示区域以及设置有用于驱动像素的驱动集成电路(在这里，称作“驱动电路芯片”)的非显示区域。
设置在非显示区域中的驱动电路芯片通常以芯片的形式制造，并且根据玻璃上芯片(COG)方法安装或者根据带载封装(TCP)方法使用卷带自动结合(TAB)技术安装在显示面板上。
近来，已经需要紧凑的显示装置。因此，已经开发并使用了驱动电路芯片直接安装在基底的边缘上以改善集成度的显示装置。此外，已经开发了使用塑料基底形成的柔性显示装置。
然而，将驱动电路芯片直接安装在基底上存在许多技术困难。当驱动电路芯片直接安装在基底上时，存在以下问题：在安装工艺期间，基底的与驱动电路芯片电连接的焊盘和布线由于诸如压力和温度的因素而破裂或损坏。特别地，在柔性显示装置的情况下，这样的缺陷更严重。
发明内容
根据本公开的示例性实施例，显示装置包括：基底；导电焊盘，在基底上布置在多个行上；以及驱动电路芯片，包括布置在多个行上以与导电焊盘电连接的凸块，其中，布置在同一行中的导电焊盘平行布置，并且布置在同一行中的凸块以之字形形式布置为部分地偏移。
根据本公开的另一示例性实施例，显示装置包括：基底；导电焊盘，在基底上布置在多个行上；以及驱动电路芯片，包括布置在多个行上以与导电焊盘电连接的凸块，其中，布置在同一行中的相邻的导电焊盘之间在垂直于行方向的列方向上的偏移长度比布置在同一行中的相邻的凸块之间在列方向上的偏移长度短。
根据本发明的一方面，显示装置包括安全地安装在基底上而不引起裂纹或损坏的驱动电路芯片。
然而，本发明的多方面不限于以上方面。通过参照下面阐述的本发明的一些实施例的详细描述，对于本发明所属领域的普通技术人员而言，本发明的以上和其它方面将变得更加明显。
附图说明
通过参照附图进一步详细地描述本发明的一些示例性实施例，本发明的以上和其它方面以及特征将变得更加明显，在附图中：
图1是根据本发明的实施例的显示装置的透视图；
图2是示出了图1的显示装置的凸块和焊盘的图1的区域“A”的布局图；
图3是图2的区域“B”的放大布局图；
图4是沿图3的线I-I'截取的剖视图；
图5是沿图1的线II-II'截取的剖视图；
图6是示出了布置在区域“B”中的输出凸块的图2的区域“B”的放大布局图；
图7是示出在一些实验示例中施加到图2中示出的第一点至第五点的压力的测量值的图表；
图8是示出在一些其它实验示例中施加到图2中示出的第一点至第五点的压力的测量值的图表；
图9是根据本发明的实施例的图4和图5的显示装置的基体基底的剖视图，其中，基体基底是柔性基底；
图10是根据本发明的修改实施例的显示装置的与图2的区域“B”对应的区域的放大布局图；
图11是示出布置在图10中示出的区域中的输出凸块的放大布局图；
图12是根据本发明的另一修改实施例的显示装置的与图2的区域“B”对应的区域的放大布局图；
图13是示出布置在图12中示出的区域中的输出凸块的放大布局图；
图14是根据本发明的另一修改实施例的显示装置的与图2的区域“B”对应的区域的放大布局图；
图15是示出布置在图14中示出的区域中的输出凸块的放大布局图；
图16是根据本发明的另一修改实施例的显示装置的与图2的区域“B”对应的区域的放大布局图；
图17至图21是分别示出根据本发明的其它修改实施例的显示装置的布置在与图2的区域“B”对应的区域中的输出凸块的放大布局图；
图22是示出根据本发明的另一修改实施例的显示装置的布置在与图1的区域“A”对应的区域中的凸块和焊盘的布局图；以及
图23是示出根据本发明的另一修改实施例的显示装置的布置在与图1的区域“A”对应的区域中的凸块和焊盘的布局图。
具体实施方式
现在将在下文中参照附图更充分地描述本发明，在附图中，示出了本发明的一些示例性实施例。然而，本发明可以以不同的形式实施，并且不应该被解释为受限于这里阐述的实施例。相反，提供这些实施例，使得本公开将是彻底的和完整的，并且这些实施例将把本发明的范围传达给本领域技术人员。在整个说明书中，相同的附图标记指示相同的组件。在附图中，为了清楚起见，可以夸大层和区域的厚度。
将理解的是，尽管在这里可使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用来将一个元件与另一元件区分开。因此，在不脱离本发明的教导的情况下，下面讨论的第一元件可被命名为第二元件。
这里使用的术语仅出于描述特定实施例的目的，而不意图是限制性的。如这里所使用的，除非上下文另有明确指示，否则单数形式“一个(种/者)”和“所述(该)”意在包括复数形式，包括“……中的至少一个(种/者)”。如这里所使用的，“或”意指“和/或”，术语“和/或者”包括一个或更多个相关所列项目的任意组合和所有组合。还将理解的是，术语“包含”和/或“包括”及其变型用在本说明书中时，说明存在所陈述的特征、区域、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或附加一个或更多个其它特征、区域、整体、步骤、操作、元件、组件和/或它们的组。
为了易于描述，这里可使用诸如“在……下面”、“在……下方”、“下面的”、“在……上方”、“上面的”等空间相对术语来描述如附图中示出的一个元件或特征与另一(其它)元件或特征的关系。将理解的是，空间相对术语意在包含除了附图中描绘的方位之外的装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则描述为“在”其它元件或特征“下方”或“下面”的元件随后将被定位为“在”所述其它元件或特征“上方”。因此，示例性术语“在……下方”可以包括“在……上方”和“在……下方”两种方位。装置可被另外定位(例如，旋转90度或者在其它方位)，并且相应地解释这里使用的空间相对描述语。
在本发明中，电子设备可以是设置有显示装置的任意设备。电子设备的示例可以包括智能电话、移动电话、导航仪、游戏机、TV、汽车音响主机(car head unit)、笔记本电脑、膝上型计算机、平板电脑、个人媒体播放器(PMP)和个人数字助理(PDA)。电子设备可以实现为具有无线通信功能的袖珍型便携式通信终端。此外，显示装置可以是能够改变其形状的柔性显示装置。
在下文中，将参照附图描述本发明的一些实施例。
图1是根据本发明实施例的显示装置的透视图。
参照图1，根据本发明实施例的显示装置包括第一基底100、第二基底200、驱动电路芯片300和柔性电路板400。这里，第二基底200具有比第一基底100的面积小的面积。
第一基底100和第二基底200彼此叠置的区域被称为显示区域DA，第一基底100的不与第二基底200叠置的边缘区域被称为非显示区域NDA。
多个像素PX布置在显示区域DA中，用于驱动像素PX的驱动电路芯片300安装在非显示区域NDA中。也就是说，驱动电路芯片300可以在非显示区域NDA中安装在第一基底100上。
驱动电路芯片300向布置在显示区域DA中的多个像素PX施加驱动信号，因此可以在布置在显示区域DA中的多个像素PX上显示期望的图像。多个像素PX可以沿彼此正交的第一方向轴D1和第二方向轴D2以矩阵的形式布置。驱动电路芯片300可以包括驱动电路主体310(见图4)和包括输出凸块OPB的多个导电凸块(未示出)。
在本发明的实施例中，像素PX可以包括分别表达红色、绿色和蓝色的第一像素至第三像素(未示出)。在本发明的一些实施例中，像素PX还可以包括分别表达黄色、青色和品红色的一些像素。此外，本发明不限于此，像素PX还可以包括表达白色的像素。
根据像素PX的结构，显示装置可以分为液晶显示装置、有机发光显示装置等中的任意一种。作为根据实施例的显示装置，有机发光显示装置将被描述为示例。然而，本发明不限于此，将理解的是，根据本发明的每个实施例的内容可以应用于液晶显示装置等。
驱动电路芯片300和第一基底100通过形成在驱动电路芯片300中的多个导电凸块(未示出)和形成在第一基底100上的多个导电焊盘(未示出)彼此电连接。形成在第一基底100上的多个导电焊盘可以通过多条导线连接到相应的像素PX，以向像素PX传输从驱动电路芯片300输出的信号。
柔性电路板400可以包括多条导线(未示出)，并且可以设置在非显示区域NDA中。柔性电路板400可以向第一基底100提供诸如视频数据信号(未示出)、垂直同步信号(未示出)等的外部提供的信号，并且可以向驱动电路芯片300传输这些信号。
参照图2，将进一步描述驱动电路芯片300与第一基底100之间的关系。
图2是示出了图1的显示装置的凸块和焊盘的区域“A”的布局图。
参照图2，根据本发明实施例的显示装置的第一基底100包括输入焊盘区域IPDR、侧焊盘区域SPDR和输出焊盘区域OPDR。
输入焊盘区域IPDR可以包括沿第一方向轴D1布置以形成行的多个输入焊盘IPD。各个输入焊盘IPD可以布置为与输入凸块IPB对应。侧焊盘区域SPDR可以包括沿第二方向轴D2布置以形成列的多个侧焊盘SPD。各个侧焊盘SPD可以布置为与侧凸块SPB对应。
分别包括在输入焊盘区域IPDR和侧焊盘区域SPDR中的输入焊盘IPD和侧焊盘SPD的示出的布置是示例性的。也就是说，输入焊盘IPD和侧焊盘SPD的布置可以根据驱动电路芯片300的连接到相应的输入焊盘IPD的输入凸块IPB以及驱动电路芯片300的连接到相应的侧焊盘SPD的侧凸块SPB的布置而改变。
输入焊盘区域IPDR和侧焊盘区域SPDR提供有从根据本发明实施例的显示装置的外部提供的各种信号，并且各种信号可以通过与输入焊盘区域IPDR对应布置的多个输入凸块IPB以及与侧焊盘区域SPDR对应布置的多个侧凸块SPB被提供到驱动电路芯片300。
输出焊盘区域OPDR包括多个输出焊盘OPD。输出焊盘区域OPDR可以包括多个输出焊盘行OPD_R，在每个输出焊盘行OPD_R中，多个输出焊盘OPD沿第一方向轴D1布置。如图2中所示，输出焊盘区域OPDR可以包括例如第一输出焊盘行OPD_R1、第二输出焊盘行OPD_R2、第三输出焊盘行OPD_R3和第四输出焊盘行OPD_R4。
输出焊盘区域OPDR可以通过与输出焊盘区域OPDR对应布置的多个输出凸块OPB来接收从驱动电路芯片300输出的各种信号。提供给输出焊盘区域OPDR的各种信号可以通过连接到输出焊盘区域OPDR的多条线(未示出)提供给布置在显示区域DA中的每个像素PX。这里，由于由驱动电路芯片300控制的像素PX的数量非常多，所以输出焊盘区域OPDR可以包括数量比输入焊盘区域IPDR的输入焊盘IPD的数量或者侧焊盘区域SPDR的侧焊盘SPD的数量多的输出焊盘OPD。
在实施例中，包括在第一输出焊盘行OPD_R1至第四输出焊盘行OPD_R4的每个中的输出焊盘OPD可以具有彼此相同的形状，并且可以彼此平行地布置。也就是说，布置在同一行中的各个输出焊盘OPD可以平行地布置为与沿行方向延伸的一条参考线接触。在图2中示出的实施例中，行方向可以与第一方向轴D1延伸的方向相同。
参照图3，在实施例中，布置在同一行中的每个输出焊盘OPD可以设置为使得列方向(即，第二方向轴D2延伸的方向)的一个端部与沿行方向(即，第一方向轴D1延伸的方向)延伸的第一参考线STL1接触。此外，布置在同一行中的每个输出焊盘OPD可以设置为使得所述列方向(即，第二方向轴D2延伸的方向)的另一端部(即，与所述一个端部相对的端部)与沿行方向(即，第一方向轴D1延伸的方向)延伸并平行于第一参考线STL1的第二参考线STL2接触。
相反，进一步参照图6，布置成与输出焊盘区域OPDR对应的各个输出凸块OPB(即，连接到输出焊盘区域OPDR中包括的各个输出焊盘OPD的各个输出凸块OPB)可以布置为具有特定图案。也就是说，输出凸块OPB可以包括第一输出凸块行OPB_R1、第二输出凸块行OPB_R2、第三输出凸块行OPB_R3和第四输出凸块行OPB_R4，在第一输出凸块行OPB_R1至第四输出凸块行OPB_R4的每个中，多个输出凸块OPB沿第一方向轴D1布置。
然而，包括在输出凸块行OPB_R1、OPB_R2、OPB_R3和OPB_R4中的输出凸块OPB可以具有彼此相同的形状，但是可以不彼此平行布置。在实施例中，布置在同一行中的输出凸块OPB可以以之字形的形式布置为彼此偏移。也就是说，布置在同一行中并且彼此相邻的输出凸块OPB可以布置为在列方向(即，第二方向轴D2延伸的方向)上部分地偏移。
在实施例中，输出焊盘OPD不限于沿行方向(即，第一方向轴D1延伸的方向)平行布置，并且也可以布置成在设置在同一行中的相邻的输出焊盘OPD之间在列方向(即，第二方向轴D2延伸的方向)上偏移。然而，这种情况会受限于如下的情况：设置在同一行中的相邻的输出焊盘OPD之间在列方向(即，第二方向轴D2延伸的方向)上偏移的长度比彼此对应布置且布置在同一行中的输出凸块OPB在列方向(即，第二方向轴D2延伸的方向)上偏移的长度小。
通过输出焊盘OPD和输出凸块OPB的前述布置，可以使安装驱动电路芯片300期间会发生的破裂和损坏最小化或减小。稍后将描述输出焊盘OPD和输出凸块OPB的布置的更详细的描述。参照图3至图5，将进一步描述输出焊盘OPD的结构以及连接到输出焊盘OPD的线(未示出)。
图3是图2的区域“B”的放大布局图；图4是沿图3的线I-I'截取的剖视图。此外，图5是沿图1的线II-II'截取的剖视图。
在图3和图4中，仅示出了第一基底100的非显示区域NDA和安装在其上的驱动电路芯片300。然而，为了阐明布置在第一基底100的非显示区域NDA中的每个组件与布置在第一基底100的显示区域DA中的每个组件之间的关系，另外参照作为设置在显示区域DA中的一个像素PX的剖视图的图5。
参照图3至图5，根据本发明的实施例的显示装置包括第一基底100和第二基底200。
在实施例中，第一基底100包括基体基底110、缓冲层120、半导体层131、第一绝缘层135、焊盘线OPL、栅电极141、第二绝缘层145、输出焊盘OPD、源电极151、漏电极152、钝化层155和有机发光元件166。
在实施例中，基体基底110由具有优异耐热性的聚合物材料制成，诸如聚酰亚胺(PI)、聚酰胺(PA)、聚对苯二甲酸乙二醇酯(PET)、纤维增强聚合物(FRP)、聚碳酸酯、聚醚砜、聚芳酯(PAR)和聚萘二甲酸乙二醇酯(PEN)。然而，基体基底110的材料不限于上述聚合物材料，可以是能够对基体基底110执行薄膜工艺并且具有优异耐热性的任意材料。
缓冲层120设置在基体基底110的一个表面上。缓冲层120防止或基本防止在制造工艺期间存在于基体基底110中的杂质被引入到像素PX中。具体地，缓冲层120可以防止或基本防止杂质扩散到像素PX的半导体层131中。杂质可以从外部引入，或者可以由基体基底110的热分解产生。杂质可以是从基体基底110排出的气体或钠。另外，缓冲层120可以阻挡湿气从外部流入像素PX中。
半导体层131设置在缓冲层120的一个表面上。半导体层131可以包含在低温下形成的多晶硅或非晶硅。另外，半导体层131可以包含金属氧化物半导体。半导体层131包括用作电子或空穴可以经其行进的通道的沟道区域以及沟道区域设置在其间的第一离子掺杂区域(未示出)和第二离子掺杂区域(未示出)。半导体层131可以用作布置在每个像素PX中的多个晶体管的沟道。
第一绝缘层135设置在半导体层131上，以覆盖半导体层131。第一绝缘层135包括有机膜和/或无机膜。在实施例中，第一绝缘层135可以包括多个无机薄膜。多个无机薄膜可以包括氮化硅层和氧化硅层。
栅电极141和焊盘线OPL设置在第一绝缘层135的一个表面上。在实施例中，栅电极141和焊盘线OPL由诸如Al、Ag、Cr、Ti、Ta或Mo的金属或其合金制成。尽管在根据本实施例的附图中栅电极141和焊盘线OPL示出为单层，但是栅电极141和焊盘线OPL可以由包括理化性质优良的Cr、Mo、Ti、Ta或它们的合金的金属层以及Al基金属或Ag基金属的金属层的多层形成。另外，栅电极141和焊盘线OPL可以由各种金属或导体形成，在实施例中，栅电极141和焊盘线OPL是可以在相同的蚀刻条件下被图案化的多层膜。
虽然未示出，但是设置为与多个像素PX交叉的多条栅极线(未示出)可以设置在显示区域DA中。
第二绝缘层145设置在栅电极141和焊盘线OPL的一个表面上。第二绝缘层145包括有机膜和/或无机膜。第二绝缘层145可以包括多个无机薄膜。多个无机薄膜可以包括氮化硅层和氧化硅层。在实施例中，第二绝缘层145可以由氮化硅(SiNx)等制成。
输出焊盘OPD、源电极151和漏电极152设置在第二绝缘层145的一个表面上。更具体地，输出焊盘OPD设置在非显示区域NDA中，源电极151和漏电极152设置在显示区域DA中。
与栅电极141和焊盘线OPL类似，输出焊盘OPD、源电极151和漏电极152可以由诸如铬、钼、铝或其合金的导电材料制成，并且可以形成为单层或多层。
输出焊盘OPD可以通过穿透第二绝缘层145的第一接触孔CH1连接到输出线。提供给输出焊盘OPD的信号可以通过输出线提供给设置在显示区域DA中的像素PX。
源电极151的至少一部分与栅电极141叠置，漏电极152的至少一部分与栅电极141叠置。
源电极151可以通过穿透第二绝缘层145的第二接触孔CH2连接到半导体层131。漏电极152可以通过穿透第二绝缘层145的第三接触孔CH3连接到半导体层131。源电极151、漏电极152和半导体层131可以构成用于控制像素PX的驱动的薄膜晶体管TR。在本发明的另一实施例中，薄膜晶体管TR可以修改为底栅结构，然后实现。
由于显示区域DA和非显示区域NDA在输出焊盘OPD、源电极151和漏电极152的一侧上的层叠结构彼此不同，所以将在对显示区域DA的层叠结构的描述之后来描述非显示区域NDA的层叠结构。
钝化层155在显示区域DA中设置在源电极151和漏电极152上。钝化层155设置为与向上暴露的第二绝缘层145、源电极151和漏电极152叠置，并且包括有机膜和/或无机膜。在实施例中，钝化层155可以包含有机材料以提供平面表面。
像素限定层167和有机发光元件166设置在钝化层155的一个表面上。有机发光元件166包括阳极电极161、空穴传输区域162、发光层163、电子传输区域164和阴极电极165。阳极电极161通过穿透钝化层155的第四接触孔CH4连接到漏电极152。在实施例中，有机发光元件166的阳极电极161和阴极电极165的位置可以互换。
阳极电极161设置在钝化层155的一个表面上。像素限定层167的开口OP暴露阳极电极161。
阳极电极161可以是像素(PX)电极或正电极。阳极电极161可以是具有由透明金属氧化物和金属制成的多个层的多层结构。例如，阳极电极161可以由ITO(氧化铟锡)、IZO(氧化铟锌)、ZnO(氧化锌)、ITZO(氧化铟锡锌)等制成。然而，在阳极电极161是半透射电极或反射电极的另一实施例中，阳极电极161可以包含Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir或其混合物。
空穴传输区域162设置在阳极电极161上。空穴传输区域162可以包括空穴注入层(未示出)、空穴传输层(未示出)、缓冲层(未示出)和电子阻挡层(未示出)中的至少一者。
发光层163设置在空穴传输区域162上。只要发光层163由常用材料制成，则其不受特别限制。例如，发光层163可以由发射红光、绿光和/或蓝光的材料制成，并且可以包含荧光材料或磷光材料。此外，发光层163可以包括主体和掺杂剂。
电子传输区域164设置在发光层163上。电子传输区域164可以包括空穴阻挡层(未示出)、电子传输层(未示出)和电子注入层(未示出)中的至少一者。
阴极电极165设置在电子传输区域164上。
阴极电极165可以是共电极或负电极。阴极电极165可以是透射电极、半透射电极或反射电极。在阴极电极165是透射电极的情况下，阴极电极165可以包含Li、Ca、LiF/Ca、LiF/Al、Al、Mg、BaF、Ba、Ag或者其化合物或混合物(例如，Ag和Mg的混合物)。在阴极电极165是半透射电极或反射电极的情况下，阴极电极165可以包含Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li、Ca、LiF/Ca、LiF/Al、Mo、Ti或者其化合物或混合物(例如，Ag和Mg的混合物)。
第二基底200设置在阴极电极165上。第二基底200可以保护显示装置中的有机发光元件166免受外部影响，并且可以由封装层形成。封装层可以包括单膜或多个薄膜封装层。在实施例中，薄膜封装层可以包括由氮化硅和氧化硅制成的无机膜以及由单体制成的有机膜，并且也可以由有机杂化物形成。
这里，将描述非显示区域NDA的层叠结构。
各向异性导电膜(ACF)500设置在非显示区域NDA中设置的输出焊盘OPD上。各向异性导电膜500包括具有输电特性的多个导电球510和用于保持膜形状的膜层520。各向异性导电膜500可以将驱动电路芯片300的输入凸块IPB、侧凸块SPB和输出凸块OPB彼此电连接，并且可以将第一基底100的输入焊盘IPD、侧焊盘SPD和输出焊盘OPD彼此电连接。各向异性导电膜500可以允许驱动电路芯片300安装在第一基底100上。
将描述根据实施例的使用各向异性导电膜500将驱动电路芯片300与第一基底100连接的方法。首先，在输出焊盘OPD上形成各向异性导电膜500，并且在各向异性导电膜500上设置驱动电路芯片300。然后，施加热和压力，以允许输出焊盘OPD与驱动电路芯片300的输出凸块OPB彼此靠近。因此，导电球510的上部可以与输出凸块OPB接触，导电球510的下部可以与输出焊盘OPD接触。结果，输出焊盘OPD和输出凸块OPB可以通过导电球510电连接。
尽管会存在第一基底100的输出焊盘OPD以及另外其它组件由于对各向异性导电膜500施加热和压力的上述工艺而被破裂或损坏的问题，但是由于前述的输出凸块OPB的之字形布置可以使裂纹和损坏最小化或减小。其原因在于，当输出凸块OPB以之字形形式布置时，与输出凸块OPB彼此平行布置时相比，施加到第一基底100的压力减小。
然而，在输出凸块OPB以之字形形式偏移的程度上会存在数值限制。通常，当向各向异性导电膜500施加热和压力时，会将除了将输出凸块OPB和输出焊盘OPD电连接的导电球510之外的剩余的导电球510压到除了布置有输出焊盘OPD和输出凸块OPB的区域之外的区域。然而，当呈之字形形式的输出凸块OPB的偏移程度过大时，输出凸块OPB会阻挡导电球510被压所经过的路径，因此导电球510会布置为在特定区域中过度聚集。在这种情况下，会存在将输出凸块OPB或输出焊盘OPD电连接到不意图电连接的构造的可能性，并且会发生缺陷。也就是说，通过避免输出凸块OPB的过度的之字形布置，同时适当地调整由于输出凸块OPB的之字形布置引起的通过输出凸块OPB施加到第一基底100的压力，可以使由于包括在各向异性导电膜500中的导电球510引起的缺陷最小化或减小。稍后将描述满足该条件的输出凸块OPB的之字形布置的具体数值范围。
包括输出凸块OPB的驱动电路芯片300设置在各向异性导电膜500上。如上所述，由于驱动电路芯片300直接安装在第一基底100上，因此可以灵活地制造并进一步集成显示装置。然而，本发明不限于各向异性导电膜500的布置，也可以设置各向同性导电膜(未示出)。
这里，将更详细地描述输出凸块OPB的布置结构。
图6是示出了布置在区域“B”中的输出凸块的图2的区域“B”的放大布局图。
参照图6，如上所述，第一输出凸块行OPB_R1至第四输出凸块行OPB_R4设置在第一基底100的非显示区域NDA中。布置在同一行中的各个输出凸块OPB可以以之字形的形式布置为彼此偏移。也就是说，在布置在同一行中的各个输出凸块OPB之中，奇数的输出凸块OPB沿行方向(即，第一方向轴D1延伸的方向)彼此平行布置，偶数的输出凸块OPB沿行方向(即，第一方向轴D1延伸的方向)彼此平行布置，但是奇数的输出凸块OPB和偶数的输出凸块OPB可以不沿行方向(即，第一方向轴D1延伸的方向)平行地布置。
在实施例中，为了根据输出凸块OPB的布置的详细数值更详细地描述驱动电路芯片300的稳固安装效果，将限定关于包括在图6的第一输出凸块行OPB_R1中的输出凸块OPB的布置的一些数值。
首先，当设置在第一输出凸块行OPB_R1中的两个相邻的输出凸块OPB中的一个输出凸块OPB布置为偏移到图6中的上端(即，在与第二方向轴D2延伸的方向相反的方向上)时，将偏移长度定义为第一长度dt1。接下来，当设置在第一输出凸块行OPB_R1中的两个相邻输出凸块OPB布置为在图6中的行方向(即，第一方向轴D1延伸的方向)上彼此叠置时，将叠置长度定义为第二长度dt2。接下来，当设置在第一输出凸块行OPB_R1中的两个相邻输出凸块OPB中的一个输出凸块OPB布置为偏移到图6中的下端(即，在第二方向轴D2延伸的方向上)时，将偏移长度定义为第三长度dt3。接下来，将第一输出凸块行OPB_R1与第二输出凸块行OPB_R2之间的长度定义为第四长度dt4。这里，第四长度dt4可以与包括在图6中的第一输出凸块行OPB_R1中的输出凸块OPB之中并设置在第一输出凸块行OPB_R1的最下端处的输出凸块OPB的下端(即，第二方向轴D2延伸的方向)和包括在图6中的第二输出凸块行OPB_R2中的输出凸块OPB之中并设置在第二输出凸块行OPB_R2的最上端处的输出凸块OPB的上端(即，与第二方向轴D2延伸的方向相反的方向)之间的距离对应。
在实施例中，包括在第一输出凸块行OPB_R1至第四输出凸块行OPB_R4中的输出凸块OPB的形状全部彼此相同，并且第一长度dt1和第三长度dt3可以彼此相等。此外，一个输出凸块OPB的长度可以等于第一长度dt1和第二长度dt2的总和或者第二长度dt2和第三长度dt3的总和。
如上所述，通过避免输出凸块OPB的过度之字形布置，同时适当地调整由于输出凸块OPB的之字形布置通过输出凸块OPB施加到第一基底100的压力，可以使由于包括在各向异性导电膜500中的导电球510引起的缺陷最小化或减小。参照下面的表1、图7和图8，提供了用于获得满足该条件的之字形形式的输出凸块OPB的布置的具体数值范围的实验示例的一些实验结果。
表1
上面的表1示出了实验示例1至实验示例8的测量条件，实验示例1至实验示例8的测量条件通过改变布置在同一行中的相邻输出凸块OPB之间的偏移长度(即，第一长度dt1或第三长度dt3)、一个输出凸块OPB在列方向上的长度(即，第一长度dt1和第二长度dt2的总和，或者第二长度dt2和第三长度dt3的总和)、输出凸块行OPB_R1、OPB_R2、OPB_R3和OPB_R4之间的长度(即，第四长度d4)来测量。
图7是示出在实验示例1、实验示例3、实验示例5和实验示例7中施加到图2的第一点至第五点的压力的测量值的图表。图8是示出在实验示例2、实验示例4、实验示例6和实验示例8中施加到图2的第一点至第五点的压力的测量值的图表。
在图7和图8的图表中，横轴表示与图2中示出的第一点P1、第二点P2、第三点P3、第四点P4和第五点P5对应的值，纵轴表示在将驱动电路芯片300安装到第一基底100上的工艺中通过输出凸块OPB施加到第一基底100的压力的值(单位：MPa)，其中，所述值在图2中示出的第一点P1至第五点P5处测量。
参照表1以及图7和图8，可以确定的是，当第四长度dt4是43.5μm时，与第四长度dt4是48.5μm时相比，施加到第一点P1至第五点P5的压力总体上减小。
具体地，可以确定的是，当输出凸块行OPB_R1、OPB_R2、OPB_R3和OPB_R4过度地分隔开时，通过输出凸块OPB施加到第一基底100的压力增大。也就是说，可以确定的是，当输出凸块行OPB_R1、OPB_R2、OPB_R3和OPB_R4在适当的数值范围内分隔开时，第一基底100的整个区域(设置有输出焊盘OPD的区域)可以被均匀或基本均匀地按压，因此，施加到第一基底100的压力基本减小。相反，可以确定的是，当输出凸块行OPB_R1、OPB_R2、OPB_R3和OPB_R4过度地分隔开时，第一基底100的设置有输出焊盘OPD的区域的特定区域被集中地按压，因此，施加到第一基底100的压力基本增大。
此外，根据表1以及图7和图8中示出的实验结果，可以确定的是，当相邻的输出凸块行OPB_R之间的间隔距离(即，第四长度dt4)具有46μm或更小的值时，通过输出凸块OPB施加到第一基底100的压力减小。
接下来，参照表1以及图7和图8，可以确定的是，随着布置在同一输出凸块行中的相邻两个输出凸块OPB的在列方向(即，第二方向轴D2延伸的方向)上的偏移长度(即，第一长度dt1或第三长度dt3)增大，通过输出凸块OPB施加到第一基底100的压力减小。
具体地，可以确定的是，在第一长度dt1或第三长度dt3具有9μm的值的实验示例3或实验示例4的情况下，与第一长度dt1或第三长度dt3具有0μm的值的实验示例1或实验示例2的情况相比，施加到第一基底100的压力进一步减小。此外，可以确定的是，在第一长度dt1或第三长度dt3具有18μm的值的实验示例5或实验示例6的情况下，与第一长度dt1或第三长度dt3具有9μm的值的实验示例3或实验示例4的情况相比，施加到第一基底100的压力进一步减小。此外，可以确定的是，在第一长度dt1或第三长度dt3具有36μm的值的实验示例7或实验示例8的情况下，与第一长度dt1或第三长度dt3具有18μm的值的实验示例5或实验示例6的情况相比，施加到第一基底100的压力进一步减小。
然而，如上所述，为了防止由设置在各向异性导电膜500中的导电球510引起的缺陷，第一长度dt1或第三长度dt3不能无限增大。具体地，包括在同一输出凸块行OPB_R中的相邻两个输出凸块OPB的在列方向(即，第二方向轴延伸的方向)上的偏移长度(即，第一长度dt1或第三长度dt3)可以是一个输出凸块OPB的长度(即，第一长度dt1和第二长度dt2的总和或第二长度dt2和第三长度dt3的总和)与两个连续的输出凸块行OPB_R之间的间隔长度(即，第四长度dt4)的总和的一半或更小。
即，可以满足：dt1或dt3≤(dt1+dt2+dt4)/2...等式(1)，或者dt1或dt3≤(dt2+dt3+dt4)/2...等式(2)。
只有满足上述等式(1)或等式(2)的条件时，各向异性导电膜500才能在对设置在第一基底100上的各向异性导电膜500施加热和压力的工艺中顺利地变形。
因此，尽管当第一长度dt1或第三长度dt3具有较大的值时，通过输出凸块OPB施加到第一基底100的压力减小，但是当第一长度dt1或第三长度dt3具有过大的值，会发生由于导电球510引起的缺陷。因此，可以在满足等式(1)或等式(2)的条件的范围内确定第一长度dt1或第三长度dt3。
然而，在上述内容之中，描述为第四长度dt4的标准长度的46μm是根据本实验条件导出的长度，并且也可以改变该值。也就是说，该值仅是在实验条件下根据输出凸块OPB和输出焊盘OPD的结构导出的结果值。第四长度dt4的具体的数值范围不限于在本实施例中描述的数值，只要满足等式(1)或等式(2)的范围，就可以根据需要进行改变。
在柔性基底的情况下，会更容易发生由于上述输出凸块OPB对第一基底的压力引起的裂纹和损坏。在这种情况下，进一步要求根据本发明的结构。这里，将描述柔性基底的具体结构。
图9是根据本发明的实施例的图4和图5的显示装置的基体基底的剖视图，其中，基体基底是柔性基底。
参照图9，在实施例中，基体基底110具有第一塑料膜层111、第一粘合剂层112、第二塑料膜层113、第二粘合剂层114、第三塑料膜层115和第四塑料膜层116的层叠结构。
第一塑料膜层111由诸如聚对苯二甲酸乙二醇酯(PET)的具有优异耐热性的聚合物材料制成。如图9中所示，第一塑料膜层111可以保护设置在第一塑料膜层111的前表面(即，上部)上的组件免受施加到第一塑料膜层111的后表面(即，下部)的冲击，并且可以具有弯曲到一定程度的强度。另外，第一塑料膜层111可以在弯曲之后提供恢复力以减轻弯曲。
第一粘合剂层112设置在第一塑料膜层111的一个表面上。第一粘合剂层112可以由压敏粘合剂(PSA)制成。压敏粘合剂是指当压力施加到其时粘合材料起作用以将粘合剂粘合到粘合表面的粘合剂。不需要溶剂、水或热量来活化粘合剂。如名称“压敏”中所暗示的，粘合强度受使粘合剂施加到表面的压力的量的影响。压敏粘合剂通常可以在室温下保持适当的粘合性和持续性。
第二塑料膜层113设置在第一粘合剂层112的一个表面上。与第一塑料膜层111类似，第二塑料膜层113由诸如聚对苯二甲酸乙二醇酯(PET)的具有优异耐热性的聚合物材料制成。第二塑料膜层113可以比第一塑料膜层111厚，并且可以起到允许基体基底110被弯曲到适当的强度而不会被过度弯曲的作用。
第二粘合剂层114设置在第二塑料膜层113的一个表面上。与第一粘合剂层112类似，第二粘合剂层114可以由压敏粘合剂(PSA)制成，并且可以执行与第一粘合剂层112的功能相同的功能。
第三塑料膜层115和第四塑料膜层116顺序地设置或堆叠在第二粘合剂层114的一个表面上。第三塑料膜层115和第四塑料膜层116中的每个由诸如聚酰亚胺(PI)的具有优异耐热性的聚合物材料制成。第三塑料膜层115和第四塑料膜层116可以比第一粘合剂层112和第二塑料膜层113薄。
在实施例中，由于基体基底110的层叠结构，所以基体基底110可以具有适当的弯曲强度，并且可以制造具有柔性特性的显示装置。然而，与通常的显示装置的不弯曲的基体基底110的结构不同，根据本实施例的基体基底110包括多个粘合剂层，因此，当通过驱动电路芯片300的输出凸块OPB将压力施加到第一基底100时，会导致相对大的厚度的变形。因此，会相对容易地发生输出焊盘OPD等的裂纹和损坏。然而，当使用根据本发明的一个或更多个实施例的输出凸块OPB的布置结构时，可以使输出焊盘OPD等的裂纹或损坏最小化或减小，并且可以将驱动电路芯片300稳固地安装在第一基底100上。
图10是根据本发明的修改实施例的显示装置的与图2的区域“B”对应的区域的放大布局图；图11是示出布置在图10中示出的区域中的输出凸块的放大布局图。
与根据图2和图6中示出的实施例的显示装置相比，根据本发明的修改实施例的显示装置在输出凸块OPB_a的布置上具有一些差异。因此，将省略对由相同附图标记表示的组件的描述，并且将主要描述差异。
参照图10和图11，根据本发明的修改实施例的显示装置包括位于与图2的区域“B”对应的区域中的第一输出凸块行OPB_R1至第四输出凸块行OPB_R4。然而，分别设置在第一输出凸块行OPB_R1至第四输出凸块行OPB_R4中的输出凸块OPB_a可以以两个输出凸块为一束呈之字形形式布置。也就是说，在根据图2和图6中示出的本发明的实施例的显示装置的情况下，布置在同一输出凸块行OPB_R1、OPB_R2、OPB_R3和OPB_R4中的输出凸块(图6的OPB)以之字形形式布置在最相邻的输出凸块(图6的OPB)之间，但是可以与其结构不同。此外，尽管未示出，但是设置在同一输出凸块行OPB_R1、OPB_R2、OPB_R3和OPB_R4中的输出凸块OPB_a也可以以三个或更多个输出凸块为一束来布置为之字形形式。
在实施例中，所布置的输出焊盘OPD中的一些可以是用于测试的输出焊盘OPD，用于测试的输出焊盘OPD在附接驱动电路芯片(图1的300)之前用作从外部输入测试信号(未示出)所经过的路径并且在附接驱动电路芯片(图1的300)之后不继续执行单独的作用。用于测试的输出焊盘OPD可以是设置在外部的输出焊盘OPD。例如，设置在第一输出焊盘行OPD_R1至第四输出焊盘行OPD_R4的每个的第一列中的输出焊盘OPD可以是用于测试的输出焊盘OPD。相反，设置在第一输出焊盘行OPD_R1至第四输出焊盘行OPD_R4的每个的最后一列中的输出焊盘OPD可以是用于测试的输出焊盘OPD。
另外，当输出焊盘OPD中的一些是主要用于测试的输出焊盘OPD时，电连接到这些输出焊盘OPD的焊盘线OPL也可以是用于测试的焊盘线OPL。
图12是根据本发明的另一修改实施例的显示装置的与图2的区域“B”对应的区域的放大布局图；图13是示出布置在图12中示出的区域中的输出凸块的放大布局图。
与根据图2和图6中示出的实施例的显示装置相比，根据本发明的另一修改实施例的显示装置在输出凸块OPB_b的布置上具有一些差异。因此，将省略对由相同附图标记表示的组件的描述，并且将主要描述差异。
参照图12和图13，根据本发明的另一修改实施例的显示装置包括位于与图2的区域“B”对应的区域中的第一输出凸块行OPB_R1至第四输出凸块行OPB_R4。
设置在第一输出凸块行OPB_R1至第四输出凸块行OPB_R4的每个中的输出凸块OPB_b的上端(这里，上端是指设置在图12和图13的向上方向上的端部，即，设置在与第二方向轴D2延伸的方向相反的方向上的端部)可以以之字形形式布置，而输出凸块OPB_b的下端(这里，下端是指设置在图12和图13的向下方向上的端部，即，设置在第二方向轴D2延伸的方向上的端部)可以平行布置。此外，布置在同一行中的每个输出凸块可以布置为使得在列方向(即，第二方向轴D2延伸的方向)上的一个端部(例如，设置在图12和图13的向下方向上的端部，即，设置在第二方向轴D2延伸的方向上的端部)与在行方向(即，第一方向轴D1延伸的方向)上延伸的第三参考线(未示出)接触。
由于这样的结构，与根据图2和图6中示出的实施例的显示装置的输出凸块(图2和图6的OPB)相比，输出凸块OPB_b以之字形形式布置的程度相对减轻，以使由各向异性导电膜500引起的缺陷的发生最小化或减小。
图14是根据本发明的另一修改实施例的显示装置的与图2的区域“B”对应的区域的放大布局图；图15是示出布置在图14中示出的区域中的输出凸块的放大布局图。
与根据图2和图6中示出的实施例的显示装置相比，根据本发明的另一修改实施例的显示装置在输出凸块OPB_c的结构上具有一些差异。因此，将省略对由相同附图标记表示的组件的描述，并且将主要描述差异。
参照图14和图15，根据本发明的另一修改实施例的显示装置包括位于与图2的区域“B”对应的区域中的第一输出凸块行OPB_R1至第四输出凸块行OPB_R4。
布置在第一输出凸块行OPB_R1至第四输出凸块行OPB_R4的每个中的输出凸块OPB_c可以在相邻的输出凸块OPB_c之间具有不同的形状。在实施例中，在布置在第一输出凸块行OPB_R1中的各个输出凸块OPB_c之中，偶数的输出凸块OPB_c在列方向(即，第二方向轴D2延伸的方向)上的长度(即，第一长度dt1、第二长度dt2和第三长度dt3的总和)可以比奇数的输出凸块OPB_c在列方向(即，第二方向轴D2延伸的方向)上延伸的长度(即，第二长度dt2)长。在实施例(未示出)中，与第一输出凸块行OPB_R1相比，在布置在第二输出凸块行OPB_R2中的各个输出凸块OPB_c之中，偶数的输出凸块OPB_c在列方向(即，第二方向轴D2延伸的方向)上的长度可以比奇数的输出凸块OPB_c在列方向(即，第二方向轴D2延伸的方向)上延伸的长度短。第三输出凸块行OPB_R3和第四输出凸块行OPB_R4可以分别具有与第一输出凸块行OPB_R1和第二输出凸块行OPB_R2的布置相同的布置。
由于这种结构，即使彼此相邻的输出凸块OPB_c的形状不同，也可以保持之字形布置结构。
图16是根据本发明的另一修改实施例的显示装置的与图2的区域“B”对应的区域的放大布局图。
根据本发明的另一修改实施例的显示装置与根据图2中示出的实施例的显示装置的不同之处在于一些检查输出焊盘OPD_n的形状与驱动输出焊盘OPD_m的形状不同。因此，将省略对由相同附图标记表示的组件的描述，并且将主要描述差异。
参照图16，根据本发明的另一修改实施例的显示装置包括位于与区域“B”对应的区域中的第一输出焊盘行OPD_R1至第四输出焊盘行OPD_R4。此外，驱动输出焊盘OPD_m或检查输出焊盘OPD_n布置在第一输出焊盘行OPD_R1至第四输出焊盘行OPD_R4的每个中。
驱动输出焊盘OPD_m执行传输驱动信号的功能。布置在同一行中的各个驱动输出焊盘OPD_m可以形成为具有相同的形状，并且可以彼此平行布置。设置在根据本发明的实施例的显示装置中的驱动输出焊盘OPD_m可以具有与设置在根据图2中示出的实施例的显示装置中的输出焊盘(图2和图6的OPD)的形状相同的形状，并且可以执行与输出焊盘(图2和图6的OPD)的功能相同的功能。
检查输出焊盘OPD_n用于检查驱动电路芯片300是否正常安装在第一基底100上而没有未对准。检查输出焊盘OPD_n可以以非常少的数量布置在多个驱动输出焊盘OPD_m之间，并且与驱动输出焊盘OPD_m相比，可以具有相对小的尺寸。
在实施例中，检查输出焊盘OPD_n在行方向(即，第一方向轴D1延伸的方向)上的宽度可以等于驱动输出焊盘OPD_m在行方向(即，第一方向轴D1延伸的方向)上的宽度。相反，检查输出焊盘OPD_n在列方向(即，第二方向轴D2延伸的方向)上的长度可以比驱动输出焊盘OPD_m在列方向(即，第二方向轴D2延伸的方向)上的长度短。在实施例中，检查输出焊盘OPD_n可以以同与其对应设置的输出凸块OPB的形状相似的形状形成，并且可以设置在同一位置处。
在实施例中，如图16中所示，检查输出焊盘OPD_n可以延伸到比与其对应设置的驱动输出焊盘OPD_m的长度短的长度。也就是说，检查输出焊盘OPD_n在列方向(即，第二方向轴D2延伸的方向)上延伸的长度可以比驱动输出焊盘OPD_m在列方向(即，第二方向轴D2延伸的方向)上延伸的长度短。
将描述根据实施例的使用检查输出焊盘OPD_n检查驱动电路芯片300是否未对准的方法。首先，安装驱动电路芯片300，然后驱动电路芯片300向检查输出焊盘OPD_n提供测试信号。然后，从布置在第一基底100上的检查输出焊盘OPD_n测量测试信号的电压。如果没有发生驱动电路芯片300的未对准，则从第一基底100检测到的测试信号的电压会接近预设参考值，但是，如果发生驱动电路芯片300的未对准，则从第一基底100检测到的测试信号的电压不会达到预设参考值。其原因在于，因为检查输出焊盘OPD_n和与其对应设置的输出凸块OPB以相同的形状形成并布置在同一位置处，所以如果发生驱动电路芯片300的未对准，则检查输出焊盘OPD_n和输出凸块OPB的叠置区域会变小。
图17至图21是分别示出根据本发明的其它修改实施例的显示装置的布置在与图2的区域“B”对应的区域中的输出凸块的放大布局图。
根据本发明的其它修改实施例的每个显示装置与根据图2中示出的实施例的显示装置的不同之处在于输出凸块OPB_e、OPB_f、OPB_g、OPB_h和OPB_i的形状。因此，将省略对由相同附图标记表示的组件的描述，并且将主要描述差异。
参照图17，根据本发明的另一修改实施例的显示装置包括具有平行四边形形状的输出凸块OPB_e。此外，参照图18，根据本发明的另一修改实施例的显示装置包括具有彼此相遇的相邻边被切除或被倒角的端部的矩形形状的输出凸块OPB_f。此外，参照图19，根据本发明的另一修改实施例的显示装置包括具有椭圆形形状的输出凸块OPB_g。此外，参照图20，根据本发明的另一修改实施例的显示装置包括具有上端和下端被切除的菱形形状的输出凸块OPB_h。此外，参照图21，根据本发明的另一修改实施例的显示装置包括具有菱形形状的输出凸块OPB_i。
在一个或更多个实施例中，如果布置在第一基底100上的各个输出焊盘满足具有彼此相同的形状的条件，则可以不同地设计输出凸块OPB的形状。因此，在连接驱动电路芯片300的工艺中，当对各向异性导电膜500施加热和压力时，可以根据输出凸块OPB的形状改变不与输出凸块OPB或输出焊盘OPD接触的导电球510的流动，考虑到这种现象，可以增大设计自由度。
图22是示出根据本发明的另一修改实施例的显示装置的布置在与图1的区域“A”对应的区域中的凸块和焊盘的布局图。
根据本发明的另一修改实施例的显示装置与根据图2中示出的实施例的显示装置的不同之处在于由输出焊盘OPD形成的行数相对减少。因此，将省略对由相同附图标记表示的组件的描述，并将主要描述差异。
参照图22，根据本发明的另一修改实施例的显示装置的第一基底100包括输入焊盘区域IPDR、侧焊盘区域SPDR和输出焊盘区域OPDR_j。
多个输入焊盘IPD可以布置在输入焊盘区域IPDR中，多个侧焊盘SPD可以布置在侧焊盘区域SPDR中。在实施例中，由于输入焊盘区域IPDR和侧焊盘区域SPDR可以与参照图2描述的输入焊盘区域和侧焊盘区域相同，所以将省略其描述。
多个输出焊盘OPD布置在输出焊盘区域OPDR_j中，并且可以被布置为形成总共三行。也就是说，如根据图2中示出的实施例的显示装置那样，输出焊盘区域(图2的OPDR)不限于四行的输出焊盘OPD的布置，也可以设置有三行的输出焊盘OPD。此外，虽然图中未示出，但是设置在输出焊盘区域OPDR_j中的输出焊盘OPD的行数不限于四行或三行，也可以是两行或更少或者五行或更多。
图23是示出根据本发明的另一修改实施例的显示装置的布置在与图1的区域“A”对应的区域中的凸块和焊盘的布局图。
根据本发明的另一修改实施例的显示装置与根据图2中示出的实施例的显示装置的不同之处在于输出焊盘OPD_k和输出凸块OPB_k形成为在不同的方向上面对。因此，将省略对由相同附图标记表示的组件的描述，并且将主要描述差异。
参照图23，根据本发明的另一修改实施例的显示装置的第一基底100包括输入焊盘区域IPDR、侧焊盘区域SPDR和输出焊盘区域OPDR。
多个输入焊盘IPD可以布置在输入焊盘区域IPDR中，多个侧焊盘SPD可以布置在侧焊盘区域SPDR中。在实施例中，由于输入焊盘区域IPDR和侧焊盘区域SPDR可以与参照图2描述的输入焊盘区域和侧焊盘区域相同，所以将省略其描述。
多个输出焊盘OPD_k布置在输出焊盘区域OPDR中，并且可以布置为形成多个行。在实施例中，多个输出焊盘OPD_k可以布置为形成第一输出焊盘行OPD_R1至第四输出焊盘行OPD_R4。
此外，布置在同一行中的输出焊盘OPD_k可以沿行方向(即，第一方向轴D1延伸的方向)平行布置。相应输出焊盘OPD_k中的一些沿列方向(即，第二方向轴D2延伸的方向)延伸，相应输出焊盘OPD_k中的另一些沿相对于列方向(即，第二方向轴D2延伸的方向)倾斜的方向延伸，以具有预定的倾斜度。
此外，布置成与输出焊盘OPD_k对应的每个输出凸块OPB_k也可以具有与输出焊盘OPD_k相似的结构。也就是说，布置在同一行中的输出凸块OPB_k可以沿行方向(即，第一方向轴D1延伸的方向)平行布置。相应输出凸块OPB_k中的一些沿列方向(即，第二方向轴D2延伸的方向)延伸，相应输出凸块OPB_k中的另一些沿相对于列方向(即，第二方向轴D2延伸的方向)倾斜的方向延伸，以具有预定的倾斜度。
在实施例中，在布置在第一输出焊盘行OPD_R1中的输出焊盘OPD_k之中，设置在图23中示出的中心处的输出焊盘OPD_k在列方向(即，第二方向轴D2延伸的方向)上延伸。在布置在第一输出焊盘行OPD_R1中的输出焊盘OPD_k之中，除了设置在中心处的输出焊盘OPD_k之外，当剩余的输出焊盘OPD_k远离设置在中心处的输出焊盘OPD_k时，这些剩余的输出焊盘OPD_k可以沿与列方向(即，第二方向轴D2延伸的方向)相比倾斜度逐渐增大的方向延伸。第一输出焊盘行OPD_R1中的输出焊盘OPD_k的这种布置可以同样地应用于第二输出焊盘行OPD_R2至第四输出焊盘行OPD_R4的输出焊盘OPD_k。此外，在设置在第一输出焊盘行OPD_R1至第四输出焊盘行OPD_R4的每个中的输出焊盘OPD_k之中，设置在第一输出焊盘行OPD_R1至第四输出焊盘行OPD_R4的每个的中心处的输出焊盘OPD_k不限于在列方向(即，第二方向轴D2延伸的方向)上延伸，其它输出焊盘OPD_k可以在列方向(即，第二方向轴D2延伸的方向)上延伸。此外，所有输出焊盘OPD_k也可以形成为相对于列方向(即，第二方向轴D2延伸的方向)具有预定倾斜度。
另外，每个输出凸块OPB_k可以形成为倾斜，以与对应的输出焊盘OPD_k的倾斜度一致。
通过输出焊盘OPD_k和输出凸块OPB_k的结构，当驱动电路芯片300在列方向(即，第二方向轴D2延伸的方向)上未对准时，可以容易地纠正该未对准。
然而，即使根据本实施例的输出焊盘OPD_k和输出凸块OPB_k布置在同一行中，延伸的长度也可以彼此不同。也就是说，输出焊盘OPD_k和输出凸块OPB_k中的一些沿列方向(即，第二方向轴D2延伸的方向)延伸，而输出焊盘OPD_k和输出凸块OPB_k中的另一些沿相对于列方向倾斜的方向延伸。因此，沿延伸方向测量的各个输出焊盘OPD_k和输出凸块OPB_k的长度可以不同。
用作说明地，由于设置在第一输出焊盘行OPD_R1的中心处的输出焊盘OPD_k在列方向(即，第二方向轴D2延伸的方向)上延伸，所以在延伸方向上测量的长度可以等于在列方向(即，第二方向轴D2延伸的方向)上测量的长度。相反，在输出焊盘OPD_k未设置在第一输出焊盘行OPD_R1的中心处的情况下，在延伸方向上测量的长度可以比在列方向(即，第二方向轴D2延伸的方向)上测量的长度长。具体地，随着输出焊盘OPD_k布置为远离第一输出焊盘行OPD_R1的中心，延伸长度可以变得更长。尽管已经在整个说明书中描述了输出焊盘OPD和输出凸块OPB的结构，但是这种结构可以同样地应用于输入焊盘IPD和输入凸块IPB。此外，这种结构也可以同样地应用于侧焊盘SPD和侧凸块SPB。
如上所述，根据本发明的实施例，显示装置包括安全地安装在基底上而不引起裂纹或损坏的驱动电路芯片。
本发明的效果不受前述限制，这里预期其它各种效果。
虽然出于说明的目的已经公开了本发明的一些示例性实施例，但是本领域技术人员将理解的是，在不脱离如所附权利要求中阐述的本发明的范围和精神的情况下，可以进行各种修改、添加和替换。
此外，本领域技术人员将理解的是，在基本不脱离本发明的原理的情况下，可以对所描述的示例性实施例进行许多变化和修改。因此，公开的本发明的示例性实施例仅用于一般性和描述性的意义，而不是出于限制的目的。

Claims (21)

1.一种显示装置，所述显示装置包括：
基底；
导电焊盘，布置在所述基底上，所述导电焊盘包括第一导电焊盘、第二导电焊盘、第三导电焊盘、第四导电焊盘和第五导电焊盘；以及
电路芯片，包括与所述导电焊盘电连接的凸块，所述凸块包括与所述第一导电焊盘叠置的第一凸块、与所述第二导电焊盘叠置的第二凸块、与所述第三导电焊盘叠置的第三凸块、与所述第四导电焊盘叠置的第四凸块以及与所述第五导电焊盘叠置的第五凸块，
其中，所述第一导电焊盘、所述第二导电焊盘、所述第三导电焊盘、所述第四导电焊盘和所述第五导电焊盘在第一方向上布置，并且均与在所述第一方向上延伸的参考线叠置，
其中，所述第二导电焊盘、所述第三导电焊盘和所述第四导电焊盘中的至少一个在与所述第一方向相交的第二方向上延伸，
其中，所述第一导电焊盘在与所述第一方向和所述第二方向不同的第三方向上延伸，
其中，所述第五导电焊盘在与所述第一方向、所述第二方向和所述第三方向不同的第四方向上延伸，
其中，所述第二凸块、所述第三凸块和所述第四凸块中的每个包括第一端部和在所述第二方向上与所述第一端部相对的第二端部，并且
其中，所述第二凸块、所述第三凸块和所述第四凸块中的一个凸块的所述第一端部相对于所述第二凸块、所述第三凸块和所述第四凸块中的另一个凸块的所述第一端部在所述第二方向上偏移。
2.根据权利要求1所述的显示装置，
其中，所述第二凸块、所述第三凸块和所述第四凸块在所述第一方向上顺序地设置。
3.根据权利要求2所述的显示装置，其中，所述第三凸块的所述第一端部相对于所述第二凸块的所述第一端部在所述第二方向上偏移。
4.根据权利要求3所述的显示装置，其中，所述第三凸块的所述第一端部相对于所述第四凸块的所述第一端部在所述第二方向上偏移。
5.根据权利要求4所述的显示装置，其中，所述第三凸块的所述第一端部与所述第二凸块的所述第一端部之间的偏移长度和所述第三凸块的所述第一端部与所述第四凸块的所述第一端部之间的偏移长度相同。
6.根据权利要求4所述的显示装置，其中，所述第三凸块的所述第二端部相对于所述第二凸块的所述第二端部在所述第二方向上偏移，并且
其中，所述第三凸块的所述第二端部相对于所述第四凸块的所述第二端部在所述第二方向上偏移。
7.根据权利要求6所述的显示装置，其中，所述第三凸块的所述第一端部与所述第二凸块的所述第一端部之间的偏移长度和所述第三凸块的所述第一端部与所述第四凸块的所述第一端部之间的偏移长度相同，并且
其中，所述第三凸块的所述第二端部与所述第二凸块的所述第二端部之间的偏移长度和所述第三凸块的所述第二端部与所述第四凸块的所述第二端部之间的偏移长度相同。
8.根据权利要求7所述的显示装置，其中，所述第三凸块的所述第一端部与所述第二凸块的所述第一端部之间的所述偏移长度和所述第三凸块的所述第二端部与所述第二凸块的所述第二端部之间的所述偏移长度相同。
9.根据权利要求3所述的显示装置，其中，所述第三凸块的长度比所述第二凸块的长度长。
10.根据权利要求9所述的显示装置，其中，所述第二凸块的所述第二端部、所述第三凸块的所述第二端部和所述第四凸块的所述第二端部在所述第一方向上对准。
11.根据权利要求9所述的显示装置，
其中，所述第二凸块的所述第二端部和所述第四凸块的所述第二端部在所述第一方向上对准，并且
其中，所述第二凸块的所述第二端部和所述第三凸块的所述第二端部在所述第一方向上不对准。
12.根据权利要求2所述的显示装置，其中，所述凸块还包括第六凸块，
其中，所述第六凸块包括第一端部和在所述第二方向上与所述第一端部相对的第二端部，
其中，所述第四凸块的所述第一端部和所述第六凸块的所述第一端部相对于所述第三凸块的所述第一端部在所述第二方向上偏移。
13.根据权利要求12所述的显示装置，其中，所述第四凸块的所述第一端部和所述第六凸块的所述第一端部在所述第一方向上对准，并且
其中，所述第二凸块的所述第一端部和所述第三凸块的所述第一端部在所述第一方向上对准。
14.根据权利要求12所述的显示装置，其中，所述第四凸块的所述第二端部和所述第六凸块的所述第二端部相对于所述第三凸块的所述第二端部在所述第二方向上偏移，并且
其中，所述第二凸块的所述第二端部和所述第三凸块的所述第二端部在所述第一方向上对准。
15.一种显示装置，所述显示装置包括：
基底；
导电焊盘，在所述基底上布置在多个行上；以及
驱动电路芯片，包括布置在多个行上以与所述导电焊盘电连接的凸块，
其中，布置在同一行中的所述导电焊盘中的相邻导电焊盘在行方向上彼此叠置，并且
其中，布置在同一行中的所述凸块以之字形形式布置为部分地偏移，
其中，布置在同一行中的所述凸块中的相邻凸块在所述行方向上彼此叠置。
16.根据权利要求15所述的显示装置，
其中，布置在所述同一行中的所述导电焊盘中的每个被布置为使得在与所述行方向垂直的列方向上的第一端部与在所述行方向上延伸的第一参考线接触。
17.根据权利要求16所述的显示装置，
其中，布置在所述同一行中的所述导电焊盘中的每个被布置为使得在所述列方向上与所述第一端部相对的第二端部与第二参考线接触，所述第二参考线平行于所述第一参考线。
18.根据权利要求16所述的显示装置，
其中，布置在所述同一行中的所述凸块包括在所述行方向上顺序地设置的第一凸块、第二凸块、第三凸块和第四凸块，
其中，所述第一凸块、所述第二凸块、所述第三凸块和所述第四凸块中的每个包括在所述列方向上彼此相对的第一端部和第二端部，
其中，所述第三凸块的所述第一端部相对于所述第二凸块的所述第一端部和所述第四凸块的所述第一端部在所述列方向上偏移，并且
其中，所述第一凸块的所述第一端部相对于所述第二凸块的所述第一端部在所述列方向上偏移。
19.根据权利要求18所述的显示装置，其中，所述第三凸块的所述第一端部与所述第二凸块的所述第一端部之间的偏移长度和所述第一凸块的所述第一端部与所述第二凸块的所述第一端部之间的偏移长度相同。
20.根据权利要求18所述的显示装置，
其中，所述第二凸块的所述第一端部和所述第四凸块的所述第一端部与在所述行方向上延伸的第三参考线接触，并且
其中，所述第一凸块的所述第一端部和所述第三凸块的所述第一端部与第四参考线接触，所述第四参考线平行于所述第三参考线。
21.根据权利要求20所述的显示装置，
其中，所述第二凸块的所述第二端部和所述第四凸块的所述第二端部与在所述行方向上延伸的第五参考线接触，并且
其中，所述第一凸块的所述第二端部和所述第三凸块的所述第二端部与第六参考线接触，所述第六参考线平行于所述第五参考线。
CN202310760239.8A 2016-11-30 2017-11-30 显示装置 Pending CN116613135A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020160161408A KR20180062508A (ko) 2016-11-30 2016-11-30 표시 장치
KR10-2016-0161408 2016-11-30
CN201711238438.3A CN108122882B (zh) 2016-11-30 2017-11-30 显示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201711238438.3A Division CN108122882B (zh) 2016-11-30 2017-11-30 显示装置

Publications (1)

Publication Number Publication Date
CN116613135A true CN116613135A (zh) 2023-08-18

Family

ID=60661749

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201711238438.3A Active CN108122882B (zh) 2016-11-30 2017-11-30 显示装置
CN202310760239.8A Pending CN116613135A (zh) 2016-11-30 2017-11-30 显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201711238438.3A Active CN108122882B (zh) 2016-11-30 2017-11-30 显示装置

Country Status (6)

Country Link
US (5) US10303017B2 (zh)
EP (2) EP3346326B1 (zh)
JP (1) JP7037923B2 (zh)
KR (1) KR20180062508A (zh)
CN (2) CN108122882B (zh)
TW (1) TWI773707B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180062508A (ko) 2016-11-30 2018-06-11 삼성디스플레이 주식회사 표시 장치
US10591788B2 (en) * 2017-07-10 2020-03-17 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and liquid crystal display panel
KR102507830B1 (ko) * 2017-12-29 2023-03-07 엘지디스플레이 주식회사 디스플레이 장치
KR102555210B1 (ko) * 2017-12-29 2023-07-12 엘지디스플레이 주식회사 발광 표시 장치
WO2020043170A1 (en) * 2018-08-31 2020-03-05 Changxin Memory Technologies, Inc. Arrangement of bond pads on an integrated circuit chip
KR20210049225A (ko) * 2019-10-24 2021-05-06 삼성디스플레이 주식회사 표시 장치
JP2021188929A (ja) 2020-05-26 2021-12-13 日本電気株式会社 赤外線センサおよび撮像装置
KR20220016407A (ko) 2020-07-31 2022-02-09 삼성디스플레이 주식회사 디스플레이 장치

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131698A (ja) * 1997-07-14 1999-02-02 Texas Instr Japan Ltd 半導体装置、その製造方法及び実装構造
JP3730037B2 (ja) 1998-11-20 2005-12-21 株式会社 日立ディスプレイズ 液晶表示装置
JP2002076048A (ja) * 2000-09-05 2002-03-15 Sony Corp フリップチップ接続によるバンプの配置方法
JP2004037859A (ja) * 2002-07-03 2004-02-05 Sony Corp 表示装置
JP2004096564A (ja) * 2002-09-02 2004-03-25 Ntt Electornics Corp 波長多重送信装置
JP2004134471A (ja) * 2002-10-09 2004-04-30 Renesas Technology Corp 半導体装置及びその製造方法
KR20040075377A (ko) 2003-02-20 2004-08-30 삼성전자주식회사 구동 아이씨 및 이를 갖는 디스플레이 장치
KR20050019233A (ko) * 2003-08-18 2005-03-03 삼성전자주식회사 지그재그 패드 배치형 집적회로 칩의 필름형 패키지 및배선 필름
JP2005234105A (ja) * 2004-02-18 2005-09-02 Seiko Epson Corp 接着剤、電気光学装置、電気光学装置の製造方法及び電子機器
JP4651367B2 (ja) * 2004-05-27 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
KR20060112521A (ko) 2005-04-27 2006-11-01 한국과학기술원 접속 범프와 기판도전막 패턴 간의 안정적인 접촉저항을갖는 액정구동회로 칩 접속 범프 구조 설계 및 이방성 전도접착제를 사용한 칩온글라스/칩온플렉스 접속 방법
US7432213B2 (en) * 2005-08-04 2008-10-07 Au Optronics Corporation Electrical connection pattern in an electronic panel
KR101082893B1 (ko) * 2005-08-24 2011-11-11 삼성전자주식회사 어레이 기판 및 이를 갖는 표시장치
WO2007039959A1 (ja) 2005-10-05 2007-04-12 Sharp Kabushiki Kaisha 配線基板及びそれを備えた表示装置
JP4708148B2 (ja) 2005-10-07 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2008098402A (ja) 2006-10-12 2008-04-24 Renesas Technology Corp 半導体装置およびその製造方法
JP2008304495A (ja) * 2007-06-05 2008-12-18 Funai Electric Co Ltd 液晶セル及びそれを備えた液晶表示装置
US8319932B2 (en) 2007-08-10 2012-11-27 Sharp Kabushiki Kaisha Wiring board and liquid crystal display device
JP2009224564A (ja) * 2008-03-17 2009-10-01 Panasonic Corp 配線基板とそれを用いた電子機器とそれらの誤接続検出装置
JP5315747B2 (ja) * 2008-03-27 2013-10-16 三菱電機株式会社 表示装置
TWI373107B (en) * 2008-04-24 2012-09-21 Hannstar Display Corp Chip having a driving integrated circuit and liquid crystal display having the same
TWI395013B (zh) * 2009-03-06 2013-05-01 Hannstar Display Corp 液晶顯示器
KR101829313B1 (ko) 2011-11-03 2018-02-20 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
JP2014082282A (ja) * 2012-10-15 2014-05-08 Sharp Corp 半導体チップおよびそれを備えた表示パネル
KR20140059569A (ko) * 2012-11-08 2014-05-16 삼성전자주식회사 지그재그형 패드 배선 구조를 포함하는 반도체 소자
KR102047068B1 (ko) 2013-04-29 2019-11-21 삼성디스플레이 주식회사 표시패널, 전자기기 및 전자기기의 본딩 방법
KR102379591B1 (ko) 2014-04-10 2022-03-30 삼성디스플레이 주식회사 전자부품, 이를 포함하는 전자기기 및 전자기기의 본딩 방법
US9974175B2 (en) 2013-04-29 2018-05-15 Samsung Display Co., Ltd. Electronic component, electric device including the same, and bonding method thereof
KR101551532B1 (ko) 2013-08-22 2015-09-08 하이디스 테크놀로지 주식회사 부채꼴 형태의 패드 및 범프 배열 구조를 가지는 디스플레이 패널, ｉｃ칩 및 액정표시장치
JP2015049435A (ja) * 2013-09-03 2015-03-16 株式会社ジャパンディスプレイ ドライバｉｃ、表示装置およびその検査システム
KR20150054454A (ko) 2013-11-12 2015-05-20 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 전자기기
KR102334547B1 (ko) * 2014-06-17 2021-12-03 삼성디스플레이 주식회사 어레이 기판 및 이를 이용한 집적 회로 실장 방법
KR102192589B1 (ko) * 2014-08-08 2020-12-18 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
JP2017069380A (ja) * 2015-09-30 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置
KR20180062508A (ko) * 2016-11-30 2018-06-11 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
EP3346326A1 (en) 2018-07-11
US20240111194A1 (en) 2024-04-04
TW201824234A (zh) 2018-07-01
EP3346326B1 (en) 2021-03-17
US10303017B2 (en) 2019-05-28
US20190278125A1 (en) 2019-09-12
EP3825762A1 (en) 2021-05-26
JP7037923B2 (ja) 2022-03-17
US11347120B2 (en) 2022-05-31
JP2018092169A (ja) 2018-06-14
US20180149901A1 (en) 2018-05-31
TWI773707B (zh) 2022-08-11
CN108122882B (zh) 2023-07-11
US20210003876A1 (en) 2021-01-07
US20220276523A1 (en) 2022-09-01
KR20180062508A (ko) 2018-06-11
US11874569B2 (en) 2024-01-16
US10782573B2 (en) 2020-09-22
EP3825762B1 (en) 2022-10-19
CN108122882A (zh) 2018-06-05

Similar Documents

Publication Publication Date Title
CN108122882B (zh) 显示装置
EP3588601B1 (en) Display device
US11024828B2 (en) Flexible display device
US9978825B2 (en) Curved display device
US10163999B2 (en) Display device
US11347356B2 (en) Touch sensing unit and display device including the same
US12101960B2 (en) Display apparatus
US11538890B2 (en) Display device including plural lines
US20220238627A1 (en) Display device
KR20240120150A (ko) 컬러 필터 필름 및 이를 포함하는 표시 장치
CN115909902A (zh) 显示模组及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination