TW201824234A - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TW201824234A
TW201824234A TW106141968A TW106141968A TW201824234A TW 201824234 A TW201824234 A TW 201824234A TW 106141968 A TW106141968 A TW 106141968A TW 106141968 A TW106141968 A TW 106141968A TW 201824234 A TW201824234 A TW 201824234A
Authority
TW
Taiwan
Prior art keywords
protrusions
display device
output
column
opb
Prior art date
Application number
TW106141968A
Other languages
English (en)
Other versions
TWI773707B (zh
Inventor
朴韓鎬
李大根
金水晶
余尙原
李庚穆
鄭宇炫
Original Assignee
南韓商三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星顯示器有限公司 filed Critical 南韓商三星顯示器有限公司
Publication of TW201824234A publication Critical patent/TW201824234A/zh
Application granted granted Critical
Publication of TWI773707B publication Critical patent/TWI773707B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/79—Apparatus for Tape Automated Bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Wire Bonding (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

一種顯示裝置包含基板、複數個導電墊以複數列配置在基板上及包含配置在複數個列上的複數個凸起的驅動電路晶片，以與複數個導電墊電連接，且配置在相同列上的導電墊配置成一直線，且配置在相同列上的複數個凸起以鋸齒狀形式配置，以便部分地位移。

Description

顯示裝置
本申請主張2016年11月30日向韓國智慧財產局提交之韓國專利申請號No.10-2016-0161408之優先權及效益，其內容併入本文作為參考。
本發明之例示性實施例關於一種顯示裝置。
各式各樣的顯示裝置如電潤濕顯示裝置(EWD)、電泳顯示裝置(EPD)、電漿顯示器(PDP)、場發射顯示裝置(FED)、液晶顯示裝置(LCD)及有機發光二極體顯示裝置(OLED)已被開發。
這些顯示裝置包含顯示區域，其配置複數個像素以顯示圖像；及非顯示區域，其設置用於驅動像素(在此稱為「驅動電路晶片」)的驅動積體電路。
該驅動電路晶片設置在非顯示區域通常以晶片的形式組裝，且根據玻璃上置晶片(COG)法安裝或根據使用捲帶式自動接合(TAB)技術的捲帶式載體封裝(TCP)法安裝在顯示面板上。
近來，需要小型顯示裝置。因此，顯示裝置其驅動電路晶片係直接安裝在基板的邊緣以改善已被發展且使用的整合程度。再者，已發展一種使用塑膠基板的可撓式顯示裝置形式。
然而，直接將驅動電路晶片安裝在基板上有許多技術上的困難。當驅動電路晶片直接安裝在基板上，有個問題是基板的焊墊及/或配線與驅動電路晶片電連接可能在安裝過程中由於因子如壓力及溫度造成破裂或毀損。特別是在可撓式顯示裝置的案例中這些缺陷更嚴重。
根據本發明的例示性實施例，顯示裝置包含基板、複數個導電墊以複數列配置在該基板上及包含配置在複數個列上的複數個凸起的驅動電路晶片，以與複數個導電墊電連接，其中配置在相同列上的複數個導電墊配置成一直線，且配置在相同列上的複數個凸起以鋸齒狀形式配置，以便部分地位移。
根據本發明的另一個例示性實施例，顯示裝置包含基板、複數個導電墊以複數列配置在該基板上及包含配置在複數個列上的複數個凸起的驅動電路晶片，以與複數個導電墊電連接，其中配置在相同列上相鄰的該複數個導電墊之間沿著垂直於列方向的行方向的位移長度係小於配置於相同列上相鄰的複數個凸起之間沿著行方向的位移長度。
根據本發明的一層面，顯示裝置包含驅動電路晶片安全的安裝在基板上，沒有造成碎裂或損壞。
然而，本發明的層面並不限制於上述層面。藉由參考以下所述的之本發明的一些實施例的詳細描述，本發明的上述及其他層面將對本發明所屬技術領域之人變得更明顯。
現今本發明將在下文中參考圖式描述得更完整，在圖式中示出了一些本發明的例示性實施例。然而，本發明可以以不同形式實施，且不應被解釋為侷限於此敘述的實施例。相反地，提供這些實施例是為了使本發明更透徹及完整，並將本發明的範疇傳達給所屬技術領域之人員。整個說明書中相同的參考數字指相同的元件。在所附的圖式中，層及區域的厚度可被誇大以清楚表示。
應被理解的是儘管術語「第一」、「第二」、「第三」等可用於本文來描述不同的元件，這些元件不應被這些術語限制。這些術語僅用來辨別一個元件與另一個元件。因此，下文討論的第一元件可被稱為第二元件而不背離本發明所教示。
本文使用的命名方法目的僅為描述特定的實施例且意不在限制。除非本文另有明確說明，否則如本文所使用的單數形式「一(a)」、「一(an)」及「該(the)」意指包含其複數形式，包含「至少一個(at least one)」。本文所使用「或(or)」意為「及/或(and/or)」，且術語「及/或(and/or)」包含任何及所有一或多種相關列舉項目的組合。將進一步理解的是，當術語「包含(comprise)」及/或「包含(comprising)」或「包含(includes)」及/或「包含(including)」用於本說明書中述明存在狀態之特徵、整數、步驟、工序、元件、構件及/或群組，但不排除存在或附加一或多個其他特徵、整數、步驟、工序、元件、構件及/或群組。
空間上相關的詞彙例如「下面(beneath)」、「下方(below)」、「下位(lower)」、「上面(above)」、「上方(upper)」等可用於此作為描述的目的，並從而描述在圖示中一元件或特徵與另一元件或特徵的關係。例如若在圖示中的裝置翻轉，描述為在「下面(beneath)」、「下方(below)」的元件或特徵將定向為在另一元件或特徵「上面(above)」。因此例示性詞彙「下方(below)」可擁有「上面(above)」及「下方(below)」兩種定向。更進一步地，該裝置可為另外被定向的(例如：旋轉90度或於其他方向)，且同樣地本文使用的空間相關的描述應相應地解釋。
在本發明中，電子設備可以是任何提供有顯示裝置的設備。電子設備的實例可包含智慧型手機、行動電話、導航器、遊戲機台、電視、車頭元件、筆記型電腦、膝上型電腦、桌上型電腦、個人媒體播放器(PMPs)及個人數位助理(PDA)。電子設備可被實施為具有無線通訊功能的口袋型可攜式通訊端。此外，顯示裝置可以是能夠改變其形狀的可撓式顯示裝置。
下文中本發明的一些實施例將參考所附圖式描述。
第1圖為根據本發明之例示性實施例的顯示裝置的透視圖。
參考第1圖，根據本發明實施例之顯示裝置包含第一基板100、第二基板200、驅動電路晶片300及可撓式電路板400。在此第二基板200具有小於第一基板100的區域。
第一基板100及第二基板200相互重疊的區域被稱為顯示區域DA，及第一基板100不重疊於第二基板200的邊緣區域被稱為非顯示區域NDA。
複數個像素PX配置在顯示區域DA中，及用於驅動像素PX的驅動電路晶片300安裝在非顯示區域NDA中。即驅動電路晶片300可被安裝在於非顯示區域NDA中的第一基板100上。
驅動電路晶片300施加驅動訊號至配置在顯示區域DA的複數個像素PX，且因此所欲的圖樣將顯示在配置於顯示區域DA的複數個像素PX上。複數個像素PX可以矩陣的形式沿著相互交叉的第一方向軸D1及第二方向軸D2配置。驅動電路晶片300可包含驅動電路體310(參考第4圖)及複數個導電凸起(未圖示)包含輸出凸起OPB(參考第4圖)。
在本發明的實施例中，像素PX可包含第一至第三像素(未圖示)分別表達紅色、綠色及藍色。在本發明的一些實施例中，像素PX可進一步包含一些像素分別表達黃色、青色及洋紅色。此外，本發明並不侷限於此，且像素PX可進一步包含表現白色的像素。
依據像素PX的結構，顯示裝置可分類為液晶顯示裝置、有機發光二極體顯示裝置等的任一種。如根據實施例的顯示裝置，有機發光二極體顯示裝置將被描述作為實例。然而，本發明並不侷限於此，且被理解的是根據本發明內容的每個實施例可以被應用到液晶顯示裝置或該等顯示裝置。
驅動電路晶片300及第一基板100藉由複數個形成在驅動電路晶片300中的導電墊(未圖示)，及形成在第一基板100上的複數個導電墊(未圖示)彼此相互電連接。複數個導電墊形成在第一基板100上可藉由複數個導電線連接到個別的像素，以傳送從驅動電路晶片300輸入至像素PX的訊號。
可撓式電路板400可包含複數個導電線(未圖示)，且可配置在非顯示區NDA中。可撓式電路板400可提供外部提供的訊號如視頻資料訊號(未圖示)、垂直同步訊號(未圖示)等至第一基板100，且可傳送這些訊號至驅動電路晶片300。
參考第2圖，將進一步描述驅動電路晶片300與第一基板100之間的關係。
第2圖為第1圖的區域「A」的配置圖，繪示第1圖之顯示裝置的凸起及焊墊。
參考第2圖，根據本發明之實施例的顯示裝置的第一基板100包含輸入焊墊區域 IPDR、側焊墊區域SPDR及輸出焊墊區域OPDR。
輸入焊墊區域IPDR可包含沿著第一方向軸D1配置以形成一列的複數個輸入焊墊IPDs。個別的輸入焊墊IPDs可被配置以對應於輸入凸起IPBs。側焊墊區域SPDR可包含沿著第二方向軸D2配置以形成一行的複數個側焊墊SPDs。個別的側焊墊SPDs可被配置以對應於側凸起SPBs。
分別包含在輸入焊墊區域IPDR及側焊墊區域SPDR的輸入焊墊IPDs及側焊墊SPDs的圖式排列是例示性的。即輸入焊墊IPDs及側焊墊SPDs的配置可根據連接至個別的輸入焊墊IPDs的驅動電路晶片300之輸入凸起IPBs的排列及連接至個別的側焊墊SPDs的驅動電路晶片300之側凸起SPBs的排列來改變。
輸入焊墊區域IPDR及側焊墊區域SPDR被提供從根據本發明實施例的顯示裝置外部提供的各種訊號，且各種訊號可經由對應於輸入焊墊區域IPDR配置的複數個輸入凸起IPBs及對應於側焊墊區域SPDR配置的複數個側凸起SPBs提供給驅動電路晶片300。
輸出焊墊區域OPDR包含複數個輸出焊墊OPDs。輸出焊墊區域OPDR可包含複數個輸出焊墊列，其中在每個輸出焊墊列中複數個輸出焊墊OPDs沿著第一方向軸D1配置。如第2圖所示，輸出焊墊區域OPDR可包含第一至第四輸出焊墊列，例如OPD_R1、OPD_R2、 OPD_R3及OPD_R4。
輸出焊墊區域OPDR可接收藉由配置對應於輸出焊墊區域OPDR的複數個輸出凸起OPBs自驅動電路晶片300輸出的各種訊號。提供至輸出焊墊區域OPDR的各種訊號藉由連接至輸出焊墊區域OPDR的複數個線(未圖示)可被提供至配置在顯示區域DA中的各像素PX。於此，由於被驅動電路晶片300控制的像素PX數量非常大，輸出焊墊區域OPDR可包含數量大於輸入焊墊區域IPDR的輸入焊墊IPDs的數量，或側焊墊區域SPDR的側焊墊SPDs的數量的輸出焊墊OPDs。
在一個實施例中，包含於第一至第四輸出焊墊列OPD_R1、OPD_R2、 OPD_R3及OPD_R4的每一個中的輸出焊墊OPDs可相互具有相同形狀且可彼此相互平行配置。即配置在相同列的個別的輸出焊墊OPDs可被平行配置，以便與沿著列方向延伸的一條參考線相接觸。在第2圖圖示的實施例中，列方向可與第一方向軸D1延伸的方向相同。
參考第3圖，在一個實施例中，配置在相同列中的各輸出焊墊OPDs 可被配置使行方向的一端(即第二方向軸D2延伸的方向)與沿著列方向延伸的第一參考線STL1(即第一方向軸D1延伸的方向)相接觸。且配置在相同列的各輸出焊墊OPDs可被配置使行方向(及第二方向軸D2延伸的方向)的另一端(即與一端相反的一端)與沿著列方向(即第一方向軸延伸的方向)延伸且平行於第一參考線STL1的第二參考線STL2接觸。
相反地，進一步參考第6圖，個別的輸出凸起OPBs配置以對應於輸出焊墊區域OPDR，即連接至包含在輸出焊墊區域OPDR中的個別的輸出焊墊OPD的個別的輸出凸起OPBs可被配置以具有特定圖樣。即輸出凸起OPBs可包含在第一至第四輸出凸起列OPB_R1、OPB_R2、 OPB_R3及OPB_R4中，其中在每個輸出凸起列中複數個輸出凸起OPBs沿著第一方向軸D1配置。
然而，包含在第一至第四輸出凸起列OPB_R1、OPB_R2、 OPB_R3及OPB_R4中的輸出凸起OPBs可相互具有相同形狀，但不會相互排列成一直線。在一個實施例中，配置在相同列的輸出凸起OPBs可被配置以鋸齒狀形式以相互位移。即配置在相同列且互相相鄰的輸出凸起OPBs可被配置以在行方向(即第二方向軸D2延伸的方向)部分位移。
在一個實施例中，輸出焊墊OPDs不侷限被配置在平行於列方向(即第一方向軸D1延伸的方向)的直線上，且於相同列中於配置相鄰的輸出焊墊OPDs之間亦可被配置以在行方向上(即第二方向軸D2延伸的方向)位移。然而，這種情況可被限制於在相同列中相鄰配置的輸出焊墊OPDs之間在行方向(即第二方向軸D2延伸的方向)的位移長度小於配置彼此相互對應及在相同列中相鄰配置的輸出凸起OPBs在行方向(即第二方向軸延伸的方向)位移的長度。
從前述輸出焊墊OPDs及輸出凸起OPBs的配置，發生在安裝驅動電路晶片300時的破裂及損壞可最小化或減少。輸出焊墊OPD及輸出凸起OPBs之配置更詳細的描述將在下文中敘述。參考第3圖至第5圖，輸出焊墊OPDs及連接到輸出焊墊OPDs的線(未圖示) 的結構將進一步描述。
第3圖為的2圖的區域「B」的放大配置圖；及第4圖為沿著第3圖中線I-I’的截面圖。進一步地，第5圖為沿著第1圖中線II-II’的截面圖。
在第3圖及第4圖中，僅示出安裝有第一基板100的非顯示區域NDA和安裝在其上的驅動電路晶片300。然而，為了明確在第一基板100的非顯示區NDA中配置的各元件及在第一基板100的顯示區域DA中配置的各元件之間的關係，附加的參考第5圖為一個排列在顯示區域DA的像素PX的截面圖。
參考第3圖至第5圖，根據本發明實施例的顯示裝置包含第一基板100及第二基板200。
在一個實施例中，第一基板100包含底面基板110、緩衝層120、半導體層131、第一絕緣層135、焊墊線OPL、閘極電極141、第二絕緣層145、輸出焊墊OPD、源極電極151、汲極電極152、保護層155及有機發光元件166。
在一個實施例中，底面基板110由具有優異耐熱性的聚合物材料製成，如聚亞醯胺(PI)、聚醯胺(PA)、聚對苯二甲酸乙二酯(PET)、纖維強化聚合物(FRP)、聚碳酸酯(polycarbonate)、聚醚碸(polyethersulfone)、聚芳香酯(PAR)及聚2,6萘二甲酸乙二酯(PEN)。然而，底面基板110的材料並不侷限於上述的聚合材料，且可為任何能夠在底面基板110上進行薄膜加工並具有優異的耐熱性的任何材料。
緩衝層120設置在底面基板110的表面上。緩衝層120避免或基本上避免在製造過程中存在底面基板110中的雜質被引入至像素PX中。特別是緩衝層120可避免或基本上避免雜質擴散到像素PX的半導體層131中。雜質可以從外部引入，或可藉由底面基板110的熱分解產生。雜質可以是從底面基板110排出的氣體或鈉。此外，緩衝層120可以阻止來自外部的濕氣流入像素PX。
半導體層131設置在緩衝層120的表面上。半導體層131可包含在低溫下形成的多晶矽或非晶矽。此外，半導體層131可包含金氧半導體。半導體層131包含作為​​電子或電洞能夠穿過的通道區域，且通道區域排列在第一離子摻雜區域(未圖示)及第二離子摻雜區域(未圖示)之間。半導體層131可作為配置在每個像素PX中的複數個電晶體的通道。
第一絕緣層135設置在半導體層131上以覆蓋半導體層131。第一絕緣層135包含有機薄膜及/或無機薄膜。在一個實施例中，第一絕緣層135可包含複數個無機薄膜。複數個無機薄膜可包含氮化矽層及氧化矽層。
閘極電極141及焊墊線OPL設置在第一絕緣層135的表面上。在一個實施例中，閘極電極141及焊墊線OPL由金屬製成，如鋁(Al)、 銀(Ag)、鉻(Cr)、 鈦(Ti)、 鉭(Ta)或鉬(Mo)或其合金。儘管閘極電極141及焊墊線OPL在根據本發明實施例的圖式中顯示為單層，閘極電極141及焊墊線OPL可為多層形式，包含鉻(Cr)、鉬(Mo) 、鈦(Ti)、 鉭(Ta)或其合金的金屬層，其具有優異的物理化學特性，及鋁基底金屬或銀基底金屬的金屬層。此外，閘極電極141及焊墊線OPL可為各種金屬或導體的形式，且在一個實施例中，閘極電極141及焊墊線OPL為多層薄膜，其可在相同的蝕刻條件下被圖案化。
儘管沒有示出，設置在與複數個像素PX交叉的複數條閘極線(未圖式)可設置在顯示區域DA中。
第二絕緣層145設置在閘極電極141及焊墊線OPL的表面上。第二絕緣層145包含有機薄膜及/或無機薄膜。第二絕緣層145可包含複數個無機薄膜。複數個無機薄膜可包含氮化矽層及氧化矽層。在一個實施例中，第二絕緣層145可由氮化矽(SiNx)等製成。
輸出焊墊OPD、源極電極 151及汲極電極 152設置在第二絕緣層145的表面上。進一步來說，輸出焊墊OPD設置在非顯示區域NDA，且源極電極 151及汲極電極 152設置在顯示區域DA。
輸出焊墊OPD、源極電極 151及汲極電極 152相似於閘極電極141及焊墊線OPL，可由傳導材料製造，如鉻(chromium)，鉬(molybdenum)，鋁(aluminum)或其合金，且可形成為單層或多層。
輸出焊墊OPD可經由穿透第二絕緣層145的第一接觸孔CH1被連接至焊墊線OPL。提供至輸出焊墊OPD的訊號可經由焊墊線OPL被提至設置在顯示區域DA的像素PX。
至少一部分的源極電極 151重疊於閘極電極141，且至少一部份的汲極電極 152重疊於閘極電極141。
源極電極 151可經由穿透第一絕緣層135及第二絕緣層145的第二接觸孔CH2被連接至半導體層131。汲極電極 152可經由穿透第一絕緣層135及第二絕緣層145的第三接觸孔CH3被連接至半導體層131。源極電極 151、汲極電極 152及半導體層131可構成薄膜電晶體TR用於控制像素PX的驅動。在本發明的另一個實施中，薄膜電晶體TR可被修改為底閘極結構之後被實施。
由於顯示區域DA及非顯示區域NDA在輸出焊墊OPD、源極電極 151及汲極電極 152的一側上的層疊結構彼此相異，因此非顯示區域NDA的層疊結構將在描述顯示區域DA的層疊結構之後描述。
保護層155設置在顯示區域DA中的源極電極 151及汲極電極 152上。保護層155設置與向上方露出的第二絕緣層145、源極電極 151及汲極電極 152重疊，並包含有機薄膜及/或無機薄膜。在一個實施例中，保護層155可包含有機材料以提供平面表面。
像素定義層167及有機發光元件166設置在保護層155的表面上。有機發光元件166包含陽極電極161、電洞傳輸區域162、發光層163、電子傳輸區域164及陰極電極165。陽極電極161經由穿透保護層155的第四接觸孔CH4連接至汲極電極152。在一個實施例中，有機發光元件166的陽極電極161及陰極電極165位置可相互變化。
陽極電極161設置在保護層155的表面上。像素定義層167的開口OP露出陽極電極161。
陽極電極161可為像素(PX)電極或正電極。陽極電極161可為具有複數個層的多層結構，由透明金屬氧化物及金屬製成。例如陽極電極161可由ITO (氧化銦錫)、 IZO (氧化銦鋅)、 ZnO (氧化鋅)、 ITZO (銦錫氧化鋅)等製成。然而，在另一個實施例中，陽極電極161係為半透射電極(semi-transmissive electrode)或反射電極，陽極電極161可包含銀(Ag)、鎂(Mg)、鋁(Al)、鉑(Pt)、鈀(Pd)、金(Au)、鎳(Ni)、釹(Nd)、銥(Ir)或其混合物等。
電洞傳輸區域162設置在陽極電極161上。電洞傳輸區域162可至少包含電洞注入層(未圖式)、電洞傳輸層(未圖式)、緩衝層(未圖式)及電子阻隔層(未圖式)的其中之一。
發光層163設置在電洞傳輸區域162上。發光層163並不特別限制使用一般所使用的材料製成。例如發光層163可由發射紅光、綠光、及/或藍光的材料製成，且可包含螢光材料或磷光材料。進一步地，發光層163可包含母質及摻雜劑。
電子傳輸區域164設置在發光層163上。電子傳輸區域164可至少包含電洞阻隔層(未圖式)、電子傳輸層(未圖式)及電子注入層(未圖式)的其中之一。
陰極電極165設置在電子傳輸區域164上。
陰極電極165可為共同電極或負電極。陰極電極165可為透射電極、半透射電極或反射電極。在陰極電極165為透射電極的情況下，陰極電極165可包含鋰(Li)、 鈣(Ca)、氟化鋰/鈣(LiF/Ca)、氟化鋰/鋁(LiF/Al)、 鋁(Al)、鎂(Mg)、氟化鋇(BaF)、 鋇(Ba)、銀(Ag)及其化合物或混合物(例如，銀(Ag)與鎂(Mg)的混合物)。在陰極電極165為半透射電極或反射電極的情況下，陰極電極165可包含銀(Ag)、鎂(Mg)、鋁(Al)、鉑(Pt)、鈀(Pd)、金(Au)、鎳(Ni)、釹(Nd)、銥(Ir)、鉻(Cr)、鋰(Li)、 鈣(Ca)、氟化鋰/鈣(LiF/Ca)、氟化鋰/鋁(LiF/Al)、鉬(Mo) 、鈦(Ti)或其化合物或混合物(例如，銀(Ag)與鎂(Mg)的混合物)。
第二基板200設置在陰極電極165上。第二基板可從外部保護在顯示裝置中的有機發光元件166，且可由封裝層形成。封裝層可包含單層或複數個薄膜封裝層。在一個實施例中，薄膜封裝層可包含由氮化矽及氧化矽製成的無機薄膜及由單體製成的有機薄膜，且亦可由有機混成體形成。
本文中，將描述非顯示區域NDA的層疊結構。
各向異性導電膜 (ACF) 500設置在設置於非顯示區域NDA中的輸出焊墊OPD上。各向異性導電膜 500包含具有傳導電特性的複數個導電球510及用於維持薄膜形狀的薄膜層520。各向異性導電膜 500可將驅動電路晶片300的輸入凸起IPB、側凸起SPB及輸出凸起OPB彼此電連接，且可將第一基板100的輸入焊墊IPD、側焊墊SPD及輸出焊墊 OPD彼此電連接。各向異性導電膜 500可允許驅動電路晶片300被安裝在第一基板100上。
將描述根據本發明的實施例中，使用各向異性導電膜 500將驅動電路晶片300連接至第一基板100的方法。首先，各向異性導電膜 500在輸出焊墊OPDs上形成，且驅動電路晶片300設置在各向異性導電膜 500上。然後施加熱及壓力到輸出焊墊OPDs及驅動電路晶片300的輸出凸起OPBs以使彼此靠近。因此導電球510的上部可與輸出凸起OPBs接觸，且導電球510的下部可與輸出焊墊OPDs接觸。如此一來，輸出焊墊OPDs及輸出凸起OPBs可經由導電球510電連接。
儘管可能由於向各向異性導電膜500施加熱和壓力的上述過程，輸出焊墊OPD以及第一基板100的其他部件有破裂或損壞的問題，但由於前述的輸出凸起OPB的鋸齒形配置，裂縫和損壞可以被最小化或減少。其原因在於，當輸出凸起OPB以鋸齒形配置時，與當輸出凸起OPB彼此配置成一直線時相比，施加到第一基板100的壓力減小。
然而，輸出凸起OPB以鋸齒形式位移，其程度可能有數值上的限制。一般來說，當熱及壓力備施加到各向異性導電膜500，除了將輸出凸起OPB及輸出焊墊OPD電連接的導電球510之外的其餘導電球510可被推動到除了輸出焊墊OPD及輸出凸起OPB 之外的區域被配置。然而，當輸出凸起OPB在鋸齒形式的位移的程度過大時，輸出凸起OPB可能阻擋導電球510被推動的路徑，且因而導電球510可能被配置過度的聚集在特定區域。在此情況下，輸出凸起OPB或輸出焊墊OPD可能以非預期電連接的型態電連接，且可能發生缺陷。即由於包含在各向異性導電模500中的導電球510的缺陷可藉由避免輸出凸起OPBs過度的鋸齒配置被最小化或減少，同時由於輸出凸起的鋸齒配置，藉由輸出凸起OPBs適當的調整施加到第一基板100的壓力 。滿足這種條件的輸出凸起OPB的鋸齒排列的具體數值範圍將在下文中描述。
包含輸出凸起OPBs的驅動電路晶片300設置在各向異性導電膜 500上。如上所述，當驅動電路晶片300直接安裝在第一基板100上，顯示裝置可被彈性製造並進一步整合。然而，本發明並不局限於各向異性導電膜 500的配置，且各向同性導電薄膜(未圖式)亦可被設置。
本文中，將更詳細描述輸出凸起OPB的配置結構。
第6圖為第2圖的區域「B」的放大配置圖，繪示配置在區域「B」的輸出凸起。
參考上述第6圖，第一至第四輸出凸起列OPB_R1、 OPB_R2、 OPB_R3及 OPB_R4設置在第一基板100的非顯示區域NDA中。配置在相同列上的個別的輸出凸起OPB可被配置於鋸齒形式以彼此位移。即配置在相同列中個別的輸出凸起OPBs之中，奇數輸出凸起OPBs沿著列方向(即第一方向軸D1延伸的方向)彼此配置在一直線上，且偶數輸出凸起OPBs沿著列方向(即第一方向軸D1延伸的方向) 彼此配置在一直線，但藉由奇數輸出凸起OPBs及偶數輸出凸起OPBs形成的線不完全重疊。
在一個實施例中，為更詳細描述根據輸出凸起OPB配置的詳細數值對驅動電路晶片300的穩定安裝效果，一些數值將被定義為關於包含在第6圖中第一輸出凸起列OPB_R1的輸出凸起OPB的配置。
首先，在第6圖中，當配置在第一輸出凸起列OPB_R1中的兩個相鄰的輸出凸起OPB中的輸出凸起OPB被配置為位移到上端(即在與第二方向軸D2延伸的方向相反的方向)時，位移長度被定義為第一長度dt1。次之，在第6圖中，當設置在第一輸出凸起列OPB_R1中的兩個相鄰的輸出凸起OPB被配置以於列方向(即沿著第一方向軸延伸的方向)相互重疊，重疊長度被定義為第二長度dt2。次之，在第6圖中，當配置在第一輸出凸起列OPB_R1中的兩個相鄰的輸出凸起OPB中的輸出凸起OPB被配置為位移到下端(即在與第二方向軸D2延伸的方向相反的方向)時，位移長度被定義為第三長度dt3。次之，在第一輸出凸起列OPB_R1及第二輸出凸起列OPB_R2之間的長度被定義為第四長度dt4。 在此第四長度dt4可對應到在第6圖中包含在第一輸出凸起列OPB_R1的輸出凸起OPBs之中，配置在在第一輸出凸起列OPB_R1最下端之輸出凸起OPB的下端(即沿著第二方向軸D2延伸的方向)與在第6圖中包含在第二輸出凸起列OPB_R2的輸出凸起OPBs之中，配置在在第二輸出凸起列OPB_R2最上端之輸出凸起OPB的上端(即沿著第二方向軸D2延伸的方向)之間的距離。
在一個實施例中，包含於第一至第四輸出凸起列OPB_R1、 OPB_R2、 OPB_R3及 OPB_R4的輸出凸起OPBs的形狀係相互相同，且第一長度dt1及第三長度dt3互相相等。進一步地，一個輸出凸起OPB的長度可為相等於第一長度dt1及第二長度dt2的總和，或第二長度dt2及第三長度dt3的總和。
如上所述，由於包含在各向異性導電模500中的導電球510的缺陷可藉由避免輸出凸起OPBs過度的鋸齒配置被最小化或減少，同時由於輸出凸起的鋸齒配置，藉由輸出凸起OPBs適當的調整施加到第一基板100的壓力 。參考下列表1、第7圖及第8圖，為了得到滿足這些條件的輸出凸起OPBs以鋸齒形式配置的特定數值範圍，提供一些例示性實例的例示性結果。 表1
如上述表1顯示例示性實例1至8的測量條件，藉由改變配置在同一列中相鄰的輸出凸起OPBs之間的位移長度(即第一長度dt1或第三長度dt3)、在行方向的一個輸出凸起OPB的長度(即第一長度dt1及第二長度dt2的總和，或第二長度dt2及第三長度dt3的總和)，及輸出凸起列OPB_R1、 OPB_R2、 OPB_R3及 OPB_R4之間的長度(即第四長度dt4)。
第7圖為顯示在例示性實施例1、3、5及7中，施加到第2圖中的第1至第5點P1至P5壓力測量值的分布圖。第8圖為顯示在例示性實施例2、4、6及8中，施加到第2圖中的第1至第5點P1至P5壓力測量值的分布圖。
在第7圖及第8圖的分布圖中，水平軸表示對應於第2圖中的第1至第5點的值，及垂直軸表示在安裝驅動電路晶片300到第一基板100的過程中，藉由輸出凸起OPB將壓力施加到第一基板100的值(單位:MPa)，其值在第2圖中的第一至第五點P1至P5被測量。
參考表1及第7圖及第8圖，可以確定的是，當第四長度dt4為43.5 mm，相較於第四長度dt4為48.5 mm，施加到第一至第五點P1至P5的壓力趨向均勻分布。
具體而言，可以確定的是當輸出凸起列OPB_R1、 OPB_R2、 OPB_R3及 OPB_R4過度的間隔，藉由輸出凸起OPBs施加到第一基板100的壓力增加。即可以確定的是當輸出凸起列OPB_R1、 OPB_R2、 OPB_R3及 OPB_R4以適合的數值範圍間隔，提供有輸出焊墊OPD的區域的第一基板100之整個區域可被均勻地或基本上均勻地施壓，且因此施加到第一基板100的壓力顯著地減小。相反地，可以確定的是當當輸出凸起列OPB_R1、 OPB_R2、 OPB_R3及 OPB_R4過度的間隔，提供有輸出焊墊OPD的區域的第一基板100的特定區域被集中的施壓，因此施加到第一基板100的壓力顯著地增加。
再者，參考表1及第7圖及第8圖，可以確定的是，當於行方向(即第二方向軸D2延伸的方向)配置在相同的輸出凸起列的相鄰兩個輸出凸起OPBs的位移長度(即第一長度dt1或第三長度dt3)增加時，藉由輸出凸起OPBs施加到第一基板100的壓力減少。
具體而言，可以確定的是，在例示性實例3或例示性實例4的情況下，當第一長度dt1或第三長度dt3的值為9 mm，施加到第一基板100的壓力進一步減少，相較於例示性實例1或例示性實例2，當第一長度dt1或第三長度dt3的值為0 mm。進一步可以確定的是，在例示性實例5或例示性實例6的情況下，當第一長度dt1或第三長度dt3的值為18 mm，施加到第一基板100的壓力進一步減少，相較於例示性實例3或例示性實例4，當第一長度dt1或第三長度dt3的值為9 mm。進一步可以確定的是，在例示性實例7或例示性實例8的情況下，當第一長度dt1或第三長度dt3的值為36 mm，施加到第一基板100的壓力進一步減少，相較於例示性實例5或例示性實例6，當第一長度dt1或第三長度dt3的值為18 mm。
然而，如上所述，第一長度dt1或第三長度dt3不能無限增加以避免由排列在各向異性導電膜500中的導電球510引起的缺陷。具體而言，包含在行方向(即第二方向軸D2延伸的方向)相同輸出凸起列的相鄰兩個輸出凸起OPBs的位移長度(即第一長度dt1或第三長度dt3)可為輸出凸起OPB的長度(即第一長度dt1即第二長度dt2的總和或第二長度dt2及第三長度dt3的總和)及在兩個連續輸出凸起列之間的間隔長度(即第四長度dt4)的總和的一半或更少。
即可滿足dt1 及 dt3 ≤ (dt1+dt2+dt4)/2 … 方程式(1) 或 dt1及 dt3 ≤ (dt2+dt3+dt4)/2 … 方程式 (2)。
僅當上述方程式(1)及方程式 (2)被滿足的條件下，各向異性導電膜 500可在施加溫度及壓力至設置在第一基板100上的各向異性導電膜 500的過程中順利地變形。
因此，當第一長度dt1或第三長度dt3具有較大的值時，儘管藉由輸出凸起OPBs施加到第一基板100的壓力減少，但當第一長度dt1或第三長度dt3具有過大的值，可能發生由導電球510引起的缺陷。因此，當第一長度dt1或第三長度dt3可由滿足方程式(1)或方程式 (2)條件下的範圍決定。
然而，在先前所述的內文之中，46 mm被描述為第四長度dt4的標準長度，且第四長度dt4是根據本實驗條件推導出的長度，且該值亦可以改變。即該值只是實驗條件下根據輸出凸起OPB及輸出焊墊OPD的結構導出的結果值。第四長度dt4的具體的數值範圍不侷限於本實施例中說明的數值，可以根據需要進行改變，只要滿足方程式(1)或方程式 (2)的範圍即可。
前述輸出凸起OPBs由於壓力對第一基板造成的破裂或毀損可更容易地發生在可撓式基板的情況下。在這個情況下，更需要根據本發明的結構，本文中將描述可撓式基板的特定結構。
第9圖為在第4圖及第5圖的顯示裝置的底面基板之截面圖，根據本發明的實施例該底面基板為可撓式基板。
參考第9圖，在實施例中底面基板110具有第一塑膠薄膜層111、第一黏著層112、第二塑膠薄膜層113、第二黏著層114、第三塑膠薄膜層115及第四塑膠薄膜層116的層疊結構。
第一塑膠薄膜層111由具有優異耐熱性的聚合物材料製成，如聚對苯二甲酸乙二酯(PET)。如第9圖所示之第一塑膠薄膜層111可保護設置在第一塑膠薄膜層111前表面(即上部)上的成分，免受到施加於第一塑膠薄膜層111的後表面(即下部)上的衝擊，且可具有彎曲到一定程度時的拉伸強度。此外，第一塑膠薄膜層111可提供彈性以減緩被彎曲之後的彎曲。
第一黏著層112設置在第一塑膠薄膜層111的表面上。第一黏著層112可由壓敏接著劑(PSA)製成。壓敏接著劑指的是當壓力已將接著劑黏著到黏著表面時，黏著材料起作用的接著劑。不需要溶劑、水或熱來活化接著劑。如名稱「壓敏感(pressure-sensitive)」所建議，黏合的強度受到引起接著劑施加到表面上的壓力的量所影響。壓敏接著劑可在室溫下經常維持適合的黏性及永續性。
第二塑膠薄膜層113設置在第一黏著層112的表面上。第二塑膠薄膜層113相似於第一塑膠薄膜層111由具有優異耐熱性的聚合物材料製成，如聚對苯二甲酸乙二酯(PET)。第二塑膠薄膜層113可比第一塑膠薄膜層111更厚，且可作用以使底面基板110彎曲到適當的間隔而不會過度彎曲。
第二黏著層114設置在第二塑膠薄膜層113的表面上。第二黏著層114相似於第一黏著層112，可由壓敏感接著劑(PSA)製成，並與第一黏著層112執行相同的功能。
第三塑膠薄膜層115及第四塑膠薄膜層116依序上設置或堆疊在第二黏著層114的一個表面上。各第三塑膠薄膜層115及第四塑膠薄膜層116由具有優異耐熱性的聚合物材料製成，如聚亞醯胺(PI)。第三塑膠薄膜層115及第四塑膠薄膜層116可比第一黏著層112及第二塑膠薄膜層113更薄。
在一個實施例中，由於底面基板110的層疊結構，該底面基板110可具有合適的拉伸強度，且可製造具有可撓式特性的顯示裝置。然而，不像一般顯示裝置無法彎曲的底面基板110的結構，根據本發明實施例的底面基板110包含複數個黏著層，且因此當藉由驅動電路晶片300的輸出凸起OPB將壓力施加到第一基板110時，可導致相對較大的厚度變形。從而，可能相對容易地發生輸出焊墊OPD等的破裂或損壞。然而，當使用根據本發明的一個或多個實施例的輸出凸起OPB的配置結構時，可使輸出焊墊OPD等的破裂或損壞最小化或減少，且驅動電路晶片300可以穩定地安裝在第一基板100上。
第10圖為一區域的放大配置圖，對應於根據本發明修改之實施例的顯示裝置的第2圖的區域「B」；第11圖為繪示輸出凸起配置在第10圖繪示的該區域的放大配置圖。
根據本發明修改的實施例的顯示裝置在輸出凸起OPB_a的配置相較於繪示在第2圖及第6圖根據的實施例有些不同。因此，將省略對由相同圖式標記表示部件的描述，且將主要描述不同之處。
參考第10圖及第11圖，在對應於第2圖區域「B」的區域，根據本發明修改的實施例的顯示裝置包含第一至第四輸出凸起列OPB_R1、 OPB_R2、 OPB_R3及 OPB_R4。然而，輸出凸起OPB_a分別設置在第一至第四輸出凸起列OPB_R1、 OPB_R2、 OPB_R3及 OPB_R4中，可以鋸齒形式配置成兩輸出凸起一捆。即根據顯示在第2圖及第6圖中的本發明實施例之顯示裝置的狀態下，配置在相同輸出凸起列OPB_R1、 OPB_R2、 OPB_R3及 OPB_R4中的輸出凸起OPBs以鋸齒形式配置在最相鄰的輸出凸起(第6圖的OPB)之間，但結構可與其不同。此外，儘管未顯示，配置在相同輸出凸起列OPB_R1、 OPB_R2、 OPB_R3及 OPB_R4中的輸出凸起OPBs_a也可以以三個或更多的輸出凸起一捆配置成鋸齒的形式。
在一個實施例中，一些配置的輸出焊墊OPDs可為用於測試的輸出焊墊OPDs，其作為經由在附接驅動電路晶片(第1圖的300)之前從外部輸入測試訊號(未圖示) 的路徑，且在附接驅動電路晶片(第1圖的300)之後維持不執行分離的角色。用於測試的輸出焊墊OPDs可為配置在外部的輸出焊墊OPDs。例如，輸出焊墊OPDs設置於各第一至第四輸出焊墊列OPD_R1、 OPD_R2、 OPD_R3及OPD_R4的第一行可為用於測試的輸出焊墊OPDs。相反地，設置在各第一至第四輸出焊墊列OPD_R1、 OPD_R2、 OPD_R3及OPD_R4的最後一行的輸出焊墊OPDs可為用於測試的輸出焊墊OPDs。
此外，當一些輸出焊墊OPD為主要用於測試的輸出焊墊OPD，電連接至這些輸出焊墊OPD的焊墊線OPLs亦可為用於測試的焊墊線OPLs。
第12圖為一區域的放大配置圖，對應於根據本發明另一個修改之實施例的顯示裝置的第2圖的區域「B」；及第13圖為繪示輸出凸起配置在第12圖繪示的該區域的放大配置圖。
根據另一個本發明修飾的實施例之顯示裝置相較於根據繪示在第2圖及第6圖實施例中的顯示裝置在輸出凸起OPB_b的配置具有一些不同。因此，將省略對由相同圖式標記表示部件的描述，且將主要描述不同之處。
參考第12圖及第13圖，在對應於第2圖的區域「B」的區域，根據另一個本發明修改的實施例之顯示裝置包含第一至第四輸出凸起列OPB_R1、 OPB_R2、 OPB_R3及 OPB_R4。
設置在各第一至第四輸出凸起列OPB_R1、 OPB_R2、 OPB_R3及 OPB_R4中的輸出凸起OPB_b之上端可被配置成鋸齒形式(在此上端指的是設置在第12圖及第13圖中的上方方向，即設置在相反於第二方向軸D2延伸的方向之一端)，而輸出凸起OPB_b的最下端(這裡最下端指的是設置在第12圖及第13圖中的下方方向，即設置在第二方向軸D2延伸的方向之一端)可被配置成一直線。特別是在行方向中輸出凸起OPB_b垂直於列方向的一端與在列方向上延伸的第三參考線STL3接觸。
由於這些結構，輸出凸起OPB_b以鋸齒形式配置的程度相較於根據第2圖及第6圖所示的實施例之顯示裝置的輸出凸起OPB相對降低，以最小化或減少由各向異性導電膜500引起缺陷的發生。
第14圖為一區域的放大配置圖，對應於根據本發明另一個修改之實施例的顯示裝置的第2圖的區域「B」；及第15圖為繪示輸出凸起配置在第14圖繪示的該區域的放大配置圖。
根據本發明修改的實施例的顯示裝置在輸出凸起OPB_c的配置相較於繪示在第2圖及第6圖根據的實施例有些不同。因此，將省略對由相同圖式標記表示部件的描述，且將主要描述不同之處。
參考第14圖及第15圖，在對應於第2圖區域「B」的區域，根據本發明修改的實施例的顯示裝置包含第一至第四輸出凸起列OPB_R1、 OPB_R2、 OPB_R3及 OPB_R4。
配置在各第一至第四輸出凸起列OPB_R1、 OPB_R2、 OPB_R3及 OPB_R4的輸出凸起OPB_c在相鄰的輸出凸起OPB_c之間具有不同的形狀。在一個實施例中，配置在第一輸出凸起列OPB_R1中個別的輸出凸起OPBs之中，偶數輸出凸起OPB在行方向(即第二方向軸D2延伸的方向)的長度(即第一長度dt1、第二長度dt2及第三長度的總和)可長於奇數輸出凸起OPB_c在行方向(即第二方向軸D2延伸的方向)的長度(即第二長度dt2)。在一個實施例中(未圖示)，相反於第一輸出凸起列OPB_R1，在配置於第二輸出凸起列OPB_R2個別的輸出凸起OPB_c之中，偶數輸出凸起OPB在行方向(即第二方向軸D2延伸的方向)的長度(即第一長度dt1、第二長度dt2及第三長度的總和)可短於奇數輸出凸起OPB_c在行方向(即第二方向軸D2延伸的方向)的長度(即第二長度dt2)。第三輸出凸起列OPB_R3及第四輸出凸起列OPB_R4分別具有相同於第一輸出凸起列OPB_R1及第二輸出凸起列OPB_R2的配置。
由於這些結構，即使相互相鄰的輸出凸起OPB_c的形狀是不同的，可維持鋸齒配置結構。
第16圖為一區域的放大配置圖，對應於根據本發明另一個修改之實施例的顯示裝置的第2圖的區域「B」
根據本發明另一個修改的實施例的顯示裝置不同於根據實施例在第2圖中顯示的顯示裝置，一些輸出焊墊OPD_n的形狀不同於其他輸出焊墊OPD_m的形狀。因此，將省略對由相同圖式標記表示部件的描述，且將主要描述不同之處。
參考第16圖，在對應於區域「B」的區域，根據另一個本發明修飾的實施例之顯示裝置包含第一至第四輸出焊墊列OPD_R1、 OPD_R2、 OPD_R3及 OPD_R4。且驅動輸出焊墊OPD_m或檢測輸出焊墊OPD_n配置在各第一至第四輸出焊墊列OPD_R1、 OPD_R2、 OPD_R3及 OPD_R4上。
驅動輸出焊墊OPD_m執行傳達驅動訊號的功能。配置在相同列的各驅動輸出焊墊OPD_m可以相同形狀形成，且可相互配置成一條線。根據本發明實施例之顯示裝置中排列的驅動輸出焊墊OPD_m與配置在根據顯示在第2圖中實施例的顯示裝置中排列的輸出焊墊OPD具有相同的形狀，且與配置在根據顯示在第2圖中實施例的顯示裝置中排列的輸出焊墊OPD執行相同的功能。
檢測輸出焊墊OPD_n用於檢查驅動電路晶片300是否正常安裝在第一基板100上而沒有失準。檢測輸出焊墊OPD_n可以非常小的數量配置在多個驅動器輸出焊墊OPD_m之間，且與驅動器輸出焊墊OPD_m相較可具有相對較小的尺寸。
在一個實施例中，在列方向(即第一方向軸D1延伸的方向)中的檢測輸出焊墊OPD_n的寬可等於在列方向(即第一方向軸D1延伸的方向)中的驅動輸出焊墊OPD_m的寬。相反地，行方向(即第二方向軸D2延伸的方向)中的檢測輸出焊墊OPD_n的長可小於在行方向(即第二方向軸D2延伸的方向)中的驅動輸出焊墊OPD_m的長。在一個實施例中，檢測輸出焊墊OPD_n可形成與之對應設置的輸出凸起OPB相似的形狀，且可設置在相同的位置。
如第16圖所示，在一個實施例中，檢測輸出焊墊OPD_n可延伸到比與其對應設置的驅動輸出焊墊OPD_m更短的長度。即延伸在行方向(即第二方向軸D2延伸的方向)中的檢測輸出焊墊OPD_n的長可小於延伸在行方向(即第二方向軸D2延伸的方向)中的驅動輸出焊墊OPD_m的長。
將描述根據實施例使用檢測輸出焊墊OPD_n檢查驅動電路晶片300是否失準的方法。首先安裝驅動電路晶片300，及然後驅動電路晶片300提供測試訊號至檢測輸出焊墊OPD_n。然後此測試訊號的電壓被配置在第一基板100上的檢測輸出焊墊OPD_n測量。若沒有發生驅動電路晶片300失準，由第一基板100偵測的測試訊號之電壓可為相近於預設的參考值，但若發生驅動電路晶片300失準，則由第一基板100偵測的測試訊號之電壓不會達到預設的參考值。其原因在於，因檢測輸出焊墊OPD_n及與其對應配置的輸出凸起OPB形成相同形狀並配置在同一個位置，若發生驅動電路晶片300的失準，則檢測輸出焊墊OPD_n和輸出凸起OPB的重疊面積可能變小。
第17圖至第21圖為放大配置圖，分別繪示顯示裝置的輸出凸起配置在對應於根據本發明另一個修改之實施例的第2圖的區域「B」之區域。
根據本發明修改之實施例的各顯示裝置，其輸出凸起OPB_e、 OPB_f、 OPB_g、 OPB_h及 OPB_i的形狀相異於根據顯示在第2圖中的實施例之顯示裝置。因此，將省略對由相同圖式標記表示部件的描述，且將主要描述不同之處。
參考第17圖，根據另一個本發明修飾的實施例之顯示裝置包含輸出凸起OPB_e具有平行四邊形的形狀。進一步地，參考第18圖，根據另一個本發明修飾的實施例之顯示裝置包含輸出凸起OPB_f具有長方形的形狀，其中相鄰邊彼此相遇的端部被切斷或導角。進一步地，參考第19圖，根據另一個本發明修飾的實施例之顯示裝置包含輸出凸起OPB_g具有橢圓的形狀。進一步地，參考第20圖，根據另一個本發明修飾的實施例之顯示裝置包含輸出凸起OPB_h具有菱形的形狀，其上下端被切斷。進一步地，參考第21圖，根據另一個本發明修飾的實施例之顯示裝置包含輸出凸起OPB_i具有菱形的形狀。
在一個或多個實施例中，若個別的輸出焊墊配置在第一基板100上符合相互具有相同形狀的條件，則輸出凸起OPB可被設計成各種形狀。因此，在連接驅動電路晶片300的過程中，當向各向異性導電膜500施加熱及壓力時，不與輸出凸起OPB或輸出焊墊OPD接觸的導電球510的流動可以根據輸出凸起OPB的形狀而改變，並且考慮到這種現象可以增加設計自由度。
第22圖為一配置圖繪示根據本發明另一個修改之實施例顯示裝置的凸起及焊墊配置在相應於第1圖的區域「A」。
根據本發明另一個修改的實施例的顯示裝置不同於根據實施例在第2圖中顯示的顯示裝置，其藉由輸出焊墊OPD形成列的數量相對的減少。因此，將省略對由相同圖式標記表示部件的描述，且將主要描述不同之處。
參考第22圖，根據本發明另一個修改的實施例的顯示裝置的第一基板100包含輸入焊墊區域IPDR、側焊墊區域SPDR及輸出焊墊區域OPDR_i。
複數個輸入焊墊IPD可被配置在輸入焊墊區，及複數個側焊墊SPD可被配置在側焊墊區域SPDR。由於在一個實施例中，輸入焊墊區域IPDR及側焊墊區域SPDR可相同於參考第2圖已描述的那些，其描述將被省略。
複數個輸出焊墊OPD被配置在輸出焊墊區域OPDR_i且可配置形成總共為三列。即有如根據第2圖所示的實施例之顯示裝置，第2圖的輸出焊墊區域OPDR並不侷限於輸出焊墊OPD的四列配置，其也可提供三列的輸出焊墊OPD。進一步地，儘管沒有顯示在圖示中，設置在輸出焊墊區域OPDR_j的輸出焊墊OPD的列數並不局限於四或三，且亦可為二或更少或五或更多。
第23圖為一配置圖顯示根據本發明另一個修改之實施例顯示裝置的凸起及焊墊配置在相應於第1圖的區域「A」。
根據本發明另一個修改的實施例的顯示裝置不同於根據實施例在第2圖中繪示的顯示裝置，輸出焊墊OPD_k及輸出凸起 OPB_k 形成以面向不同方向。因此，將省略對由相同圖式標記表示部件的描述，且將主要描述不同之處。
參考第23圖，據本發明另一個修改的實施例的顯示裝置的第一基板100包含輸入焊墊區域IPDR、側焊墊區域SPDR及輸出焊墊區域OPDR。
複數個輸入焊墊IPD可被配置在輸入焊墊區，及複數個側焊墊SPD可被配置在側焊墊區域SPDR。由於在一個實施例中，輸入焊墊區域IPDR及側焊墊區域SPDR可相同於參考第2圖已描述的那些，其描述將被省略。
複數個輸出焊墊OPD_k可被配置在輸出焊墊區域OPDR中，且可被配置以形成複數列。在一個實施例中，複數個輸出焊墊OPD_k可被配置以形成第一至第四輸出焊墊列OPD_R1、 OPD_R2、 OPD_R3及 OPD_R4。
進一步地，配置在相同列的輸出焊墊OPD_k可沿著列方向(即第一方向軸D1延伸的方向)平行配置。一些個別的輸出焊墊OPD_k沿著行方向(即第二方向軸D2延伸的方向)延伸，而其他輸出焊墊OPD_k延伸於行方向(即第二方向軸D2延伸的方向)以具有預定的傾斜度。
進一步地，各配置在對應輸出焊墊OPD_k的輸出凸起OPB_k亦可具有相似於輸出焊墊的結構。即配置在相同列的輸出凸起OPB_k可沿著列方向(即第一方向軸D1延伸的方向)平行配置。一些個別的輸出凸起OPB_k沿著行方向(即第二方向軸D2延伸的方向)延伸，而其他輸出凸起OPB_k延伸於行方向(即第二方向軸D2延伸的方向)以具有預定的傾斜度。
在一些實施例中，配置在第一輸出焊墊列OPD_R1的輸出焊墊OPD_k之中，輸出焊墊OPD_k設置在第23圖所示的中央於行方向(即第二方向軸D2延伸的方向)延伸。配置在第一輸出焊墊列OPD_R1的輸出焊墊OPD_k之中，除了設置在中央的輸出焊墊OPD_k外，當這些剩餘的輸出焊墊OPD_k離配置在中心的輸出焊墊OPD_k更遠時，可以在與行方向(即第二方向軸D2延伸的方向)相比傾斜度逐漸增加的方向上延伸。這種在第一輸出焊墊列OPD_R1中的輸出焊墊OPD_k的配置可為相等的應用至輸出焊墊列OPD_R2、 OPD_R3及 OPD_R4的輸出焊墊OPD_k。進一步地，在設置於各第一至第四輸出焊墊列OPD_R1、OPD_R2、 OPD_R3及 OPD_R4的輸出焊墊OPD_k之中，配置在各第一至第四輸出焊墊列OPD_R1、OPD_R2、 OPD_R3及 OPD_R4中央的輸出焊墊OPD_k並不局限於在行方向(即第二方向軸D2延伸的方向)延伸，且其他輸出焊墊OPD_k可在行方向(即第二方向軸D2延伸的方向)延伸。進一步地，所有的輸出焊墊OPD_k亦可形成為相對於行方向(即第二方向軸D2延伸的方向)具有預定的傾斜度。
此外，各輸出凸起OPB_k可為形成傾斜以便與相應的輸出焊墊OPD_k的傾斜一致。
藉由輸出焊墊OPD_k及輸出凸起OPB_k的結構，當驅動電路晶片300在行方向(即第二方向軸D2延伸的方向)上失準時，該失準可以很容易地校正。
然而，即使根據本發明實施例的輸出焊墊OPD_k及輸出凸起OPB_k配置在相同列上，其延伸的長度可為互相不同。即一些輸出焊墊OPD_k及輸出凸起OPB_k沿著行方向(即第二方向軸D2延伸的方向)延伸，而其另一些沿著傾斜於行方向的方向延伸。因此，沿著延伸方向測量的各個輸出焊墊OPD_k和輸出凸起OPB_k的長度可以不同。
說明性地，由於設置於第一輸出焊墊列OPD_R1中央的輸出焊墊OPD_k在行方向(即第二方向軸D2延伸的方向)延伸，因此在延伸方向上測量的長度可以等於在行方向上(即第二方向軸D2延伸的方向)測量的長度。相反地，在輸出焊墊OPD_k未設置在第一輸出焊墊列OPD_R1中央的情況下，在延伸方向上測量的長度可比在行方向(即第二方向軸D2延伸的方向)上測量的長度長。特別是當輸出焊墊OPD_k被配置為遠離第一輸出焊墊列OPD_R1中央時，延伸長度可變長。儘管在本說明書中已描述輸出焊墊OPD和輸出凸起OPB的結構，但其藉購可以相等的應用在輸入焊墊IPD及輸入凸起IPB，且該結構亦可同等的應用於側焊墊SPD及側凸起SPB。
如上所述，根據本發明之實施例的顯示裝置包含驅動電路晶片安全地安裝在基板上，沒有造成破裂或損壞。
本發明的效果不受前述限制，且在此預期其他各種效果。
儘管本發明實施例已經被公開用於說明性目的，但所屬技術領域具有通常知識者將理解各種修改、增加及替換都是可能的，這些修改、 增加及替換沒有脫離本發明之申請專利範圍的範疇及精神。
本發明的效果不受前述限制，且在此預期其他各種效果。
所屬技術領域具有通常知識者將理解，可對實施例做出許多變化及修改，而實質上不偏離本發明的原則。因此，本發明所公開的實施例僅用於只用於一般性及描述性的解釋及理解，而不意圖為限制。
CH1、CH2、CH3、CH4‧‧‧接觸孔
D1、D2‧‧‧方向軸
DA‧‧‧顯示區域
dt1、dt2、dt3、dt4‧‧‧長度
IPB‧‧‧輸入凸起
IPD‧‧‧輸入焊墊
IPDR‧‧‧輸入焊墊區域
NDA‧‧‧非顯示區域
OP‧‧‧開口
OPB‧‧‧輸出凸起
OPB_c、OPB_e、OPB_f、OPB_g、OPB_h及OPB_i‧‧‧輸出凸起
OPB_R1、OPB_R2、OPB_R3、OPB_R4‧‧‧輸出凸起列
OPD、OPD_n、OPD_m、OPD_k‧‧‧輸出焊墊
OPD_R1、OPD_R2、OPD_R3、OPD_R4‧‧‧輸出焊墊列
OPDR、OPDR_j、OPDR_i‧‧‧輸出焊墊區域
OPL‧‧‧焊墊線
PX‧‧‧像素
SPB‧‧‧側凸起
SPDR‧‧‧側焊墊區域
SPD‧‧‧側焊墊
STL1‧‧‧第一參考線
STL2‧‧‧第二參考線
TR‧‧‧薄膜電晶體
100‧‧‧第一基板
110‧‧‧底面基板
111、113、115‧‧‧薄膜層
112、114、116‧‧‧黏著層
120‧‧‧緩衝層
131‧‧‧半導體層
135、145‧‧‧絕緣層
141‧‧‧閘極電極
151‧‧‧源極電極
152‧‧‧汲極電極
155‧‧‧保護層
161‧‧‧陽極電極
162‧‧‧電洞傳輸區域
163‧‧‧發光層
164‧‧‧電子傳輸區域
165‧‧‧陰極電極
166‧‧‧有機發光元件
167‧‧‧像素定義層
200‧‧‧第二基板
300‧‧‧驅動電路晶片
310‧‧‧驅動電路體
400‧‧‧可撓式電路板
500‧‧‧各向異性導電膜
510‧‧‧導電球
520‧‧‧薄膜層
藉由進一步細述一些例示性實施例，本發明上述及其他層面及特徵將變得更明顯，因此參考附加的圖式，其為：
第1圖為根據本發明之例示性實施例的顯示裝置的透視圖；
第2圖為第1圖的區域「A」的配置圖，繪示第1圖之顯示裝置的凸起及焊墊；
第3圖為的2圖的區域「B」的放大配置圖；
第4圖為沿著第3圖中線I-I’的截面圖；
第5圖為沿著第1圖中線II-II’的截面圖；
第6圖為第2圖的區域「B」的放大配置圖，繪示配置在區域「B」的輸出凸起；
第7圖為繪示在一些實施例中，施加到第2圖中的第1至第5點壓力測量值的分布圖；
第8圖為繪示在另一些實施例中，施加到第2圖中的第1至第5點壓力測量值的分布圖；
第9圖為在第4圖及第5圖的顯示裝置的基板之截面圖，根據本發明的實施例該基板為可撓式基板；
第10圖為一區域的放大配置圖，對應於根據本發明修改之實施例的顯示裝置的第2圖的區域「B」；
第11圖為繪示輸出凸起配置在第10圖顯示的該區域的放大配置圖；
第12圖為一區域的放大配置圖，對應於根據本發明另一個修改之實施例的顯示裝置的第2圖的區域「B」；
第13圖為繪示輸出凸起配置在第12圖顯示的該區域的放大配置圖；
第14圖為一區域的放大配置圖，對應於根據本發明另一個修改之實施例的顯示裝置的第2圖的區域「B」；
第15圖為繪示輸出凸起配置在第14圖顯示的該區域的放大配置圖；
第16圖為一區域的放大配置圖，對應於根據本發明另一個修改之實施例的顯示裝置的第2圖的區域「B」；
第17圖至第21圖為放大配置圖，分別繪示顯示裝置的輸出凸起配置在對應於根據本發明另一個修改之實施例的第2圖的區域「B」之區域；
第22圖為一配置圖繪示根據本發明另一個修改之實施例顯示裝置的凸起及面板配置在相應於第1圖的區域「A」；及
第23圖為一配置圖繪示根據本發明另一個修改之實施例顯示裝置的凸起及面板配置在相應於第1圖的區域「A」；及

Claims (20)

  1. 一種顯示裝置，其包含： 一基板； 複數個導電墊，以複數列配置在該基板上；及 一驅動電路晶片，包含配置在複數個列上的複數個凸起，以與該複數個導電墊電連接， 其中，配置在相同列上的該複數個導電墊配置成一直線，且 其中，配置在相同列上的該複數個凸起係以鋸齒狀形式配置，以便部分地位移。
  2. 如申請專利範圍第1項所述之顯示裝置，其中配置在相同列中的各該複數個導電墊被配置為使得在垂直於一列方向的一行方向上的一第一端與在該列方向上延伸的一第一參考線接觸。
  3. 如申請專利範圍第2項所述之顯示裝置，其中配置在相同列中的各該複數個導電墊被配置為使得與該行方向上的該第一端相對的一第二端與平行於該第一參考線的一第二參考線接觸。
  4. 如申請專利範圍第2項所述之顯示裝置，其中在配置在相同列中的該複數個凸起之中，複數個奇數凸起沿著該列方向彼此配置在一直線上，且複數個偶數凸起沿著該列方向彼此配置在一直線上，及 其中該複數個奇數凸起相對於該複數個偶數凸起交錯於該列方向。
  5. 如申請專利範圍第2項所述之顯示裝置，其中配置於相同列中的該複數個凸起，係分為一第一至第m個凸起組，其中m為一或更多的自然數； 其中，各該第一至第m個凸起組包含n個凸起配置在該列方向，其中n為一或更多的自然數； 其中，在該第一至第m個凸起組中，複數個奇數凸起組的該複數個凸起彼此沿著該列方向配置在一直線上，且複數個偶數凸起組的該複數個凸起彼此沿著該列方向配置在一直線上，且 其中，該複數個奇數凸起組的該複數個凸起相對於該複數個偶數凸起組的該複數個凸起交錯於列方向。
  6. 如申請專利範圍第1項所述之顯示裝置，其中配置在相同列上相鄰的該複數個凸起之間在垂直於一列方向的一行方向上的位移長度為一半或少於一個凸起在該行方向上的長度與配置該複數個凸起的兩個連續列之間的間隔長度之總和。
  7. 如申請專利範圍第1項所述之顯示裝置，其中該複數個導電墊彼此具有相同形狀，且該複數個凸起彼此具有相同的形狀。
  8. 如申請專利範圍第1項所述之顯示裝置，其中在朝向基板上表面的平面視圖中，該複數個凸起與該複數個導電墊重疊。
  9. 如申請專利範圍第1項所述之顯示裝置，其中該複數個導電墊及該複數個凸起係配置多於四個或多個列。
  10. 如申請專利範圍第1項所述之顯示裝置，其中該複數個導電墊及該驅動電路晶片藉由一導電球電連接。
  11. 如申請專利範圍第10項所述之顯示裝置，其中該導電球包含在配置於該複數個導電墊及該驅動電路晶片之間的一導電薄膜中。
  12. 如申請專利範圍第1項所述之顯示裝置，其中該基板為一可撓式基板。
  13. 如申請專利範圍第12項所述之顯示裝置，其中該基板包含一第一薄膜層、在該第一薄膜層上的一黏著層及在該黏著層上的一第二薄膜層。
  14. 如申請專利範圍第1項所述之顯示裝置，進一步包含在該基板上的複數個焊墊線，並與該複數個導電墊電連接，其中該焊墊線沿著垂直於一列方向的一行方向在該複數個導電墊之間延伸。
  15. 如申請專利範圍第1項所述之顯示裝置，其中在配置於相同列的該複數個凸起之中，複數個奇數凸起與複數個偶數凸起沿著垂直於一列方向的一行方向延伸的長度不同。
  16. 如申請專利範圍第15項所述之顯示裝置，其中配置於相同列的各該複數個凸起被配置為使得在垂直於該列方向的該行方向上的一端與沿該列方向延伸的一第三參考線接觸。
  17. 一種顯示裝置，其包含： 一基板； 複數個導電墊，以複數列配置在該基板上；及 一驅動電路晶片，包含配置在複數個列上的複數個凸起，以與該複數個導電墊電連接， 其中配置在相同列上相鄰的該複數個導電墊之間沿著垂直於一列方向的一行方向的位移長度係小於配置於相同列上相鄰的該複數個凸起之間沿著該行方向的位移長度。
  18. 如申請專利範圍第17項所述之顯示裝置，其中配置在相同列上的該複數個凸起之間沿著垂直於該列方向的該行方向上的位移長度為一半或少於一個凸起在該行方向上的長度與配置該複數個凸起的兩個連續列之間的間隔長度之總和。
  19. 一種顯示裝置，其包含： 一基板； 複數個導電墊，以複數列配置在該基板上；及 一驅動電路晶片，包含配置在複數個列上的複數個凸起，以與該複數個導電墊電連接， 其中配置在相同列的該複數個凸起係以鋸齒狀形式配置，以便部分地位移。
  20. 如申請專利範圍第19項所述之顯示裝置，其中配置在相同列上的該複數個凸起之間沿著在垂直於一列方向的一行方向上的位移長度為一半或少於一個凸起在該行方向上的長度與配置該複數個凸起的兩個連續列之間的間隔長度之總和。
TW106141968A 2016-11-30 2017-11-30 顯示裝置 TWI773707B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2016-0161408 2016-11-30
??10-2016-0161408 2016-11-30
KR1020160161408A KR20180062508A (ko) 2016-11-30 2016-11-30 표시 장치

Publications (2)

Publication Number Publication Date
TW201824234A true TW201824234A (zh) 2018-07-01
TWI773707B TWI773707B (zh) 2022-08-11

Family

ID=60661749

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106141968A TWI773707B (zh) 2016-11-30 2017-11-30 顯示裝置

Country Status (6)

Country Link
US (5) US10303017B2 (zh)
EP (2) EP3346326B1 (zh)
JP (1) JP7037923B2 (zh)
KR (1) KR20180062508A (zh)
CN (2) CN116613135A (zh)
TW (1) TWI773707B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180062508A (ko) * 2016-11-30 2018-06-11 삼성디스플레이 주식회사 표시 장치
US10591788B2 (en) * 2017-07-10 2020-03-17 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and liquid crystal display panel
KR102555210B1 (ko) * 2017-12-29 2023-07-12 엘지디스플레이 주식회사 발광 표시 장치
KR102507830B1 (ko) * 2017-12-29 2023-03-07 엘지디스플레이 주식회사 디스플레이 장치
WO2020043170A1 (en) * 2018-08-31 2020-03-05 Changxin Memory Technologies, Inc. Arrangement of bond pads on an integrated circuit chip
JP2021188929A (ja) 2020-05-26 2021-12-13 日本電気株式会社 赤外線センサおよび撮像装置
KR20220016407A (ko) 2020-07-31 2022-02-09 삼성디스플레이 주식회사 디스플레이 장치

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131698A (ja) * 1997-07-14 1999-02-02 Texas Instr Japan Ltd 半導体装置、その製造方法及び実装構造
JP3730037B2 (ja) 1998-11-20 2005-12-21 株式会社 日立ディスプレイズ 液晶表示装置
JP2002076048A (ja) 2000-09-05 2002-03-15 Sony Corp フリップチップ接続によるバンプの配置方法
JP2004037859A (ja) 2002-07-03 2004-02-05 Sony Corp 表示装置
JP2004096564A (ja) * 2002-09-02 2004-03-25 Ntt Electornics Corp 波長多重送信装置
JP2004134471A (ja) 2002-10-09 2004-04-30 Renesas Technology Corp 半導体装置及びその製造方法
KR20040075377A (ko) 2003-02-20 2004-08-30 삼성전자주식회사 구동 아이씨 및 이를 갖는 디스플레이 장치
KR20050019233A (ko) * 2003-08-18 2005-03-03 삼성전자주식회사 지그재그 패드 배치형 집적회로 칩의 필름형 패키지 및배선 필름
JP2005234105A (ja) 2004-02-18 2005-09-02 Seiko Epson Corp 接着剤、電気光学装置、電気光学装置の製造方法及び電子機器
JP4651367B2 (ja) 2004-05-27 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
KR20060112521A (ko) 2005-04-27 2006-11-01 한국과학기술원 접속 범프와 기판도전막 패턴 간의 안정적인 접촉저항을갖는 액정구동회로 칩 접속 범프 구조 설계 및 이방성 전도접착제를 사용한 칩온글라스/칩온플렉스 접속 방법
US7432213B2 (en) * 2005-08-04 2008-10-07 Au Optronics Corporation Electrical connection pattern in an electronic panel
KR101082893B1 (ko) 2005-08-24 2011-11-11 삼성전자주식회사 어레이 기판 및 이를 갖는 표시장치
WO2007039959A1 (ja) 2005-10-05 2007-04-12 Sharp Kabushiki Kaisha 配線基板及びそれを備えた表示装置
JP4708148B2 (ja) 2005-10-07 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2008098402A (ja) 2006-10-12 2008-04-24 Renesas Technology Corp 半導体装置およびその製造方法
JP2008304495A (ja) 2007-06-05 2008-12-18 Funai Electric Co Ltd 液晶セル及びそれを備えた液晶表示装置
CN101779525B (zh) 2007-08-10 2012-06-27 夏普株式会社 配线基板和液晶显示装置
JP2009224564A (ja) * 2008-03-17 2009-10-01 Panasonic Corp 配線基板とそれを用いた電子機器とそれらの誤接続検出装置
JP5315747B2 (ja) * 2008-03-27 2013-10-16 三菱電機株式会社 表示装置
TWI373107B (en) 2008-04-24 2012-09-21 Hannstar Display Corp Chip having a driving integrated circuit and liquid crystal display having the same
TWI395013B (zh) * 2009-03-06 2013-05-01 Hannstar Display Corp 液晶顯示器
KR101829313B1 (ko) * 2011-11-03 2018-02-20 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
JP2014082282A (ja) 2012-10-15 2014-05-08 Sharp Corp 半導体チップおよびそれを備えた表示パネル
KR20140059569A (ko) 2012-11-08 2014-05-16 삼성전자주식회사 지그재그형 패드 배선 구조를 포함하는 반도체 소자
KR102047068B1 (ko) 2013-04-29 2019-11-21 삼성디스플레이 주식회사 표시패널, 전자기기 및 전자기기의 본딩 방법
KR102379591B1 (ko) 2014-04-10 2022-03-30 삼성디스플레이 주식회사 전자부품, 이를 포함하는 전자기기 및 전자기기의 본딩 방법
US9974175B2 (en) 2013-04-29 2018-05-15 Samsung Display Co., Ltd. Electronic component, electric device including the same, and bonding method thereof
KR101551532B1 (ko) 2013-08-22 2015-09-08 하이디스 테크놀로지 주식회사 부채꼴 형태의 패드 및 범프 배열 구조를 가지는 디스플레이 패널, ｉｃ칩 및 액정표시장치
JP2015049435A (ja) 2013-09-03 2015-03-16 株式会社ジャパンディスプレイ ドライバｉｃ、表示装置およびその検査システム
KR20150054454A (ko) 2013-11-12 2015-05-20 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 전자기기
KR102334547B1 (ko) 2014-06-17 2021-12-03 삼성디스플레이 주식회사 어레이 기판 및 이를 이용한 집적 회로 실장 방법
KR102192589B1 (ko) 2014-08-08 2020-12-18 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
JP2017069380A (ja) * 2015-09-30 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置
KR20180062508A (ko) * 2016-11-30 2018-06-11 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
EP3346326A1 (en) 2018-07-11
US11874569B2 (en) 2024-01-16
TWI773707B (zh) 2022-08-11
US11347120B2 (en) 2022-05-31
EP3825762A1 (en) 2021-05-26
US20180149901A1 (en) 2018-05-31
US20210003876A1 (en) 2021-01-07
CN116613135A (zh) 2023-08-18
US10303017B2 (en) 2019-05-28
US20190278125A1 (en) 2019-09-12
JP2018092169A (ja) 2018-06-14
CN108122882B (zh) 2023-07-11
EP3346326B1 (en) 2021-03-17
JP7037923B2 (ja) 2022-03-17
EP3825762B1 (en) 2022-10-19
US20240111194A1 (en) 2024-04-04
CN108122882A (zh) 2018-06-05
KR20180062508A (ko) 2018-06-11
US20220276523A1 (en) 2022-09-01
US10782573B2 (en) 2020-09-22

Similar Documents

Publication Publication Date Title
TWI773707B (zh) 顯示裝置
US10665661B2 (en) Display device with a touch sensor and having improved reliability and visibility
US11690280B2 (en) Display device and support film structure for display device
US11347356B2 (en) Touch sensing unit and display device including the same
US11598983B2 (en) Display device
US9748315B2 (en) Flexible display device and method of fabricating the same
US11079890B2 (en) Touch sensing unit and display device including the same
KR102510565B1 (ko) 플렉서블 표시장치
US11678506B2 (en) Display apparatus
KR20210082061A (ko) 스트레쳐블 표시 장치
US11538890B2 (en) Display device including plural lines
EP4266852A1 (en) Flexible display panel and electronic device
CN115909902A (zh) 显示模组及其制备方法、显示装置