JP2014082282A - 半導体チップおよびそれを備えた表示パネル - Google Patents

Abstract

【課題】接続信頼性が低下するのを抑制することが可能な半導体チップを提供する。
【解決手段】この半導体チップ１は、複数の入力バンプ電極３と、複数の出力バンプ電極４およびダミーバンプ電極５と、を備える。複数の入力バンプ電極３の総面積をＳ１とし、複数の出力バンプ電極４の総面積をＳ２とし、ダミーバンプ電極５の総面積をＳ３とした場合に、Ｓ２＞Ｓ１と、Ｓ１≧（Ｓ２＋Ｓ３）×０．７１とを満たし、かつ、複数の出力バンプ電極４の長辺２ｂに最も近い部分から長辺２ｂに最も遠い部分までのＹ方向の長さをＡとし、出力バンプ電極４の１つの列におけるＸ方向のピッチをＰとし、ダミーバンプ電極５のＹ方向の長さをＢとし、ダミーバンプ電極５のＸ方向の長さをＣとした場合に、Ａ×Ｐ×１．２５＜Ｂ×Ｃを満たす。
【選択図】図１

Description

この発明は、半導体チップおよびそれを備えた表示パネルに関し、特に、実装部材に異方性導電層を介して実装される半導体チップおよびそれを備えた表示パネルに関する。

従来、実装部材に異方性導電層を介して実装される半導体チップが知られている。図８は、パネル（実装部材）に異方性導電層を介して実装される従来の半導体チップの一例を示した平面図である。

従来の半導体チップ１０１は図８に示すように、２つの長辺１０２ａおよび１０２ｂと、２つの短辺１０２ｃおよび１０２ｄとを有する長方形状の主表面１０２を含んでいる。２つの長辺１０２ａおよび１０２ｂは、Ｘ方向に延びるように形成されており、２つの短辺１０２ｃおよび１０２ｄは、Ｘ方向と直交するＹ方向に延びるように形成されている。

主表面１０２上には、長辺１０２ａに沿って複数の入力バンプ電極１０３が配置されているとともに、長辺１０２ｂに沿って複数の出力バンプ電極１０４が配置されている。複数の入力バンプ電極１０３は所定のピッチで１列に配置されている。複数の出力バンプ電極１０４は、２列に配置されているとともに、Ｘ方向の両側に分かれて配置されている。また、複数の出力バンプ電極１０４は、入力バンプ電極１０３のピッチよりも小さいピッチで配置されている。

個々の出力バンプ電極１０４の面積は個々の入力バンプ電極１０３の面積よりも小さいことが多いが、複数の入力バンプ電極１０３の平面視における総面積をＳ１０１とし、複数の出力バンプ電極１０４の平面視における総面積をＳ１０２とした場合、半導体チップ１０１はＳ１０１＜Ｓ１０２の関係になっている。

また、半導体チップ１０１は図９に示すように、異方性導電層１１０を介して、透明基板からなるパネル（実装部材）１２０に実装される。そして、半導体チップ１０１、異方性導電層１１０およびパネル１２０等によって、表示パネル１３０が構成される。

異方性導電層１１０には導電粒子１１０ａが多数含有されている。半導体チップ１０１のバンプ電極（入力バンプ電極１０３および出力バンプ電極１０４）とパネル１２０のパッド電極（図示せず）とに挟まれて導電粒子１１０ａが偏平化されることにより、半導体チップ１０１とパネル１２０とが電気的に接続される。異方性導電層１１０を用いる場合に安定した電気的接続を得るためには、半導体チップ１０１をパネル１２０に熱圧着する際に、個々の導電粒子１１０ａに掛かる圧力を均一にして導電粒子１１０ａを均一に偏平化させる必要がある。

しかしながら、従来の半導体チップ１０１では図８に示したように、複数の出力バンプ電極１０４が均一に配置されない場合がある。すなわち、例えば、複数の出力バンプ電極１０４がＸ方向の両側に分かれて配置され、長辺１０２ｂの中央部近傍に出力バンプ電極１０４が配置されていない領域Ｒ１０１（図８の破線で囲われた領域）が形成される場合がある。この場合、図１０に示すように、半導体チップ１０１をパネル１２０に熱圧着する際に、領域Ｒ１０１の周辺の出力バンプ電極１０４ａに掛かる圧力が大きくなり、領域Ｒ１０１の周辺では導電粒子１１０ａが偏平化し過ぎてしまう場合がある。これにより、良好な電気的接続が得られなくなる場合があるという不都合がある。

この不都合を改善する方法として、例えば図１１に示すように、ダミーバンプ電極１０５を追加して、出力側（長辺１０２ｂ側）のバンプ電極を均一に配置することが考えられる。このように構成すれば、長辺１０２ｂの中央部近傍において導電粒子１１０ａが偏平化し過ぎるのを抑制することが可能である。

なお、入力側にバンプ電極を追加して、入力側のバンプ電極を均一に配置した構造は、例えば特許文献１に開示されている。

特開２０１０−１４７１４１号公報（第９図、第１０図）

しかしながら、従来の半導体チップ１０１では図８に示したように、通常、複数の出力バンプ電極１０４の総面積Ｓ１０２は、複数の入力バンプ電極１０３の総面積Ｓ１０１よりも大きい。このため、図１１に示したように出力側にダミーバンプ電極１０５を追加すると、入力側と出力側との総面積比のバランスがさらに悪化するので、導電粒子１１０ａの偏平化不足（または偏平化し過ぎ）が発生し、良好な電気的接続が得られなくなる。これにより、出力側のバンプ電極を単純に均一に配置することはできないという問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、接続信頼性が低下するのを抑制することが可能な半導体チップおよびそれを備えた表示パネルを提供することである。

上記目的を達成するために、この発明の半導体チップは、実装部材に異方性導電層を介して実装される半導体チップであって、第１方向に延びる一辺および他辺を有する主表面と、主表面の一辺に沿って配置される複数の第１電極と、主表面の他辺に沿って配置される複数の第２電極および１個以上のダミー電極と、を備え、複数の第２電極は、他辺に沿って延びる１つ以上の列に配置されており、複数の第１電極の平面視における総面積をＳ１とし、複数の第２電極の平面視における総面積をＳ２とし、ダミー電極の平面視における総面積をＳ３とした場合に、Ｓ２＞Ｓ１と、Ｓ１≧（Ｓ２＋Ｓ３）×０．７１とを満たし、かつ、複数の第２電極の他辺に最も近い部分から他辺に最も遠い部分までの第１方向と直交する第２方向の長さをＡとし、第２電極の１つの列における第１方向のピッチをＰとし、ダミー電極の第２方向の長さをＢとし、ダミー電極の第１方向の長さをＣとした場合に、Ａ×Ｐ×１．２５＜Ｂ×Ｃを満たす。

上記半導体チップにおいて、好ましくは、複数の第２電極が第１方向の両側に分かれて配置されることにより、他辺の中央部近傍には、第２電極の配置されていない領域が形成されており、ダミー電極は、第２電極の配置されていない領域に設けられている。

上記半導体チップにおいて、好ましくは、複数の第２電極は、他辺に沿って２列に配置されている。

上記半導体チップにおいて、好ましくは、ＢはＡと等しく、半導体チップはＰ×１．２５＜Ｃを満たす。

上記半導体チップにおいて、好ましくは、第１電極は入力バンプ電極であり、第２電極は出力バンプ電極である。

上記半導体チップにおいて、好ましくは、第１電極、第２電極およびダミー電極は、主表面から突出したバンプ電極である。

この発明の表示パネルは、上記の構成の半導体チップを備える。

本発明によれば、複数の第１電極の平面視における総面積をＳ１とし、複数の第２電極の平面視における総面積をＳ２とし、ダミー電極の平面視における総面積をＳ３とした場合に、Ｓ２＞Ｓ１と、Ｓ１≧（Ｓ２＋Ｓ３）×０．７１とを満たす。これにより、Ｓ２＋Ｓ３（複数の第２電極の総面積とダミー電極の総面積との和）がＳ１（複数の第１電極の総面積）に対して大きくなり過ぎることがない。このため、第１電極側（一辺側）の導電粒子に掛かる圧力が大きくなり過ぎたり、第２電極側（他辺側）の導電粒子に掛かる圧力が小さくなり過ぎるのを抑制することができる。すなわち、導電粒子を適切な偏平率で変形させることができるので、半導体チップと実装部材との接続信頼性を向上させることができる。

また、複数の第２電極の他辺に最も近い部分から他辺に最も遠い部分までの第１方向と直交する第２方向の長さをＡとし、第２電極の１つの列における第１方向のピッチをＰとし、ダミー電極の第２方向の長さをＢとし、ダミー電極の第１方向の長さをＣとした場合に、Ａ×Ｐ×１．２５＜Ｂ×Ｃを満たす。これにより、ダミー電極に必要な面積を確保することができるので、ダミー電極周辺の第２電極において導電粒子が偏平化し過ぎるのを抑制することができる。

本発明の第１実施形態の半導体チップの構造を示した平面図である。 本発明の第１実施形態の半導体チップのダミーバンプ電極周辺の構造を示した部分平面図である。 本発明の第１実施形態の液晶表示パネルの構造を示した拡大断面図である。 本発明の第２実施形態の半導体チップの構造を示した平面図である。 本発明の第２実施形態の半導体チップのダミーバンプ電極周辺の構造を示した部分平面図である。 本発明の第３実施形態の半導体チップの構造を示した平面図である。 本発明の変形例の半導体チップの構造を示した平面図である。 パネル（実装部材）に異方性導電層を介して実装される従来の半導体チップの一例を示した平面図である。 図８に示した従来の半導体チップを備えた表示パネルの構造を示した拡大断面図である。 図８に示した従来の半導体チップを備えた表示パネルの構造を示した拡大断面図である。 図８に示した従来の半導体チップにダミーバンプ電極を追加した構造を示した平面図である。

以下、本発明の実施形態について図面を参照して説明する。

＜第１実施形態＞
図１〜図３を参照して、本発明の第１実施形態の半導体チップ１の構造について説明する。

本発明の第１実施形態の半導体チップ１は、液晶表示装置の液晶表示パネルに搭載される駆動用ＩＣである。半導体チップ１は図１に示すように、２つの長辺２ａおよび２ｂと２つの短辺２ｃおよび２ｄとを有する長方形状の主表面２を含んでいる。２つの長辺２ａおよび２ｂは、Ｘ方向（第１方向）に延びるように形成されており、２つの短辺２ｃおよび２ｄは、Ｘ方向と直交するＹ方向（第２方向）に延びるように形成されている。なお、長辺２ａは本発明の「一辺」の一例であり、長辺２ｂは本発明の「他辺」の一例である。

主表面２上には、長辺２ａに沿って複数の入力バンプ電極３（第１電極、バンプ電極）が配置されているとともに、長辺２ｂに沿って複数の出力バンプ電極４（第２電極、バンプ電極）および２個のダミーバンプ電極５（ダミー電極、バンプ電極）が配置されている。バンプ電極（３〜５）は主表面２から突出するように形成されているとともに、Ａｕを用いて形成されている。なお、ダミーバンプ電極５は、液晶表示パネルの駆動に寄与しない電極であり、半導体チップ１の回路に接続されていなくてもよい。

また、各バンプ電極（入力バンプ電極３、出力バンプ電極４およびダミーバンプ電極５）は矩形状に形成されている。また、各バンプ電極の２辺は長辺２ａおよび２ｂと平行に配置されており、残りの２辺は短辺２ｃおよび２ｄと平行に配置されている。

複数の入力バンプ電極３は所定のピッチで１列に配置されている。複数の出力バンプ電極４は、千鳥状に２列に配置されているとともに、Ｘ方向の両側に分かれて配置されている。これにより、長辺２ｂの中央部近傍には、出力バンプ電極４の配置されていない領域Ｒ１（図１の破線で囲われた領域）が形成されている。ダミーバンプ電極５は、出力バンプ電極４に隣接するように、領域Ｒ１内に配置されている。また、複数の出力バンプ電極４は、入力バンプ電極３のピッチよりも小さいピッチで配置されている。

個々の出力バンプ電極４の面積（主表面２に対して垂直な方向から見た面積）は、個々の入力バンプ電極３の面積よりも小さい。また、出力バンプ電極４の数は、入力バンプ電極３の数よりも多い。

ここで、複数の入力バンプ電極３の平面視における総面積をＳ１とし、複数の出力バンプ電極４の平面視における総面積をＳ２とし、ダミーバンプ電極５の平面視における総面積をＳ３とすると、半導体チップ１は、Ｓ２＞Ｓ１と、Ｓ１≧（Ｓ２＋Ｓ３）×０．７１とを満たしている。通常、液晶表示パネルの駆動用ＩＣ（半導体チップ１）では、出力バンプ電極４の数は入力バンプ電極３に比べて多く、複数の出力バンプ電極４の総面積Ｓ２が複数の入力バンプ電極３の総面積Ｓ１よりも大きくなる。すなわち、通常、半導体チップ１はＳ２＞Ｓ１を満たす。なお、半導体チップ１がＳ１≧（Ｓ２＋Ｓ３）×０．７１を満たすように形成されている理由については後述する。

また、図２に示すように、複数の出力バンプ電極４の長辺２ｂに最も近い部分から長辺２ｂに最も遠い部分までのＹ方向の長さをＡとし、出力バンプ電極４の１つの列におけるＸ方向のピッチをＰとし、ダミーバンプ電極５のＹ方向の長さをＢとし、ダミーバンプ電極５のＸ方向の長さをＣとすると、半導体チップ１は、Ａ×Ｐ×１．２５＜Ｂ×Ｃを満たしている。本実施形態では、Ａ（複数の出力バンプ電極４の長辺２ｂに最も近い部分から長辺２ｂに最も遠い部分までのＹ方向の長さ）とＢ（ダミーバンプ電極５のＹ方向の長さ）とは等しいので、半導体チップ１は、Ｐ×１．２５＜Ｃを満たしている。この理由については後述する。

なお、ダミーバンプ電極５は、複数の出力バンプ電極４の長辺２ｂに最も近い部分から長辺２ｂに最も遠い部分までのＹ方向の領域内に配置されている。言い換えると、ダミーバンプ電極５は、複数の出力バンプ電極４の長辺２ｂに最も近い部分よりも長辺２ｂ側には配置されておらず、複数の出力バンプ電極４の長辺２ｂに最も遠い部分よりも長辺２ａ側には配置されていない。

また、半導体チップ１は図３に示すように、ＡＣＦ（異方性導電フィルム（異方性導電層））１０を介して、透明なガラス基板からなるパネル（実装部材）２０に熱圧着されて実装される。そして、半導体チップ１、ＡＣＦ１０およびパネル２０によって、液晶表示パネル３０（表示パネル）が構成される。

ＡＣＦ１０には導電粒子１０ａが多数含有されており、半導体チップ１のバンプ電極（入力バンプ電極３、出力バンプ電極４およびダミーバンプ電極５）とパネル２０のパッド電極（図示せず）とに挟まれて導電粒子１０ａが偏平化される。これにより、半導体チップ１とパネル２０とが電気的に接続される。

なお、半導体チップ１はフェイスダウンでパネル２０に実装されるので、パネル２０のパッド電極（図示せず）は、半導体チップ１のバンプ電極（３〜５）を反転した位置に設けられている。また、パネル２０のパッド電極（図示せず）は、対応するバンプ電極（３〜５）よりも大きいまたは同じ面積に形成されている。

パネル２０は、半導体チップ１が実装されるＡＭ基板（アクティブマトリックス基板）と、ＡＭ基板に対向配置される対向基板とを含んでいる。また、ＡＭ基板と対向基板との間には液晶が封入されている。

次に、半導体チップ１を、Ｓ１≧（Ｓ２＋Ｓ３）×０．７１を満たすように形成する理由について説明する。

本発明者は、鋭意検討した結果、以下のことを見出した。すなわち、通常、ＡＣＦ１０には３μｍ〜３．５μｍ程度の粒径の導電粒子１０ａが使用されるが、良好な電気的接続を得るためには、導電粒子１０ａが０．４μｍ〜１．３μｍ潰れている（粒径が３．５μｍの導電粒子１０ａの場合、接続後は２．２μｍ〜３．１μｍになっている）ことが必要であることを見出した。このため、３．５μｍの導電粒子１０ａでは、圧縮変形前後における粒子径の比率（偏平率の逆数）は、６３％（＝２．２／３．５）〜８９％（＝３．１／３．５）が理想的である、と言える。以後、本明細書では、圧縮変形前後における粒子径の比率（偏平率の逆数）を、粒子径率という。

ところで、バンプ電極に捕捉される導電粒子１０ａの数はバンプ電極の面積に比例する。半導体チップ１では、入力側（長辺２ａ側）のバンプ電極（入力バンプ電極３）の総面積Ｓ１に比べて出力側（長辺２ｂ側）のバンプ電極（出力バンプ電極４およびダミーバンプ電極５）の総面積Ｓ２＋Ｓ３の方が大きいので、出力側の方が捕捉される導電粒子１０ａの数が多くなる。そのため、個々の導電粒子１０ａに掛かる圧力は、出力側に比べて入力側の方が大きくなる。

ここで、出力側の導電粒子１０ａの粒子径率が、理想的な粒子径率の最大基準である８９％になった場合に、入力側の導電粒子１０ａの粒子径率は６３％以上になる必要がある。このため、入力側と出力側とのバンプ電極の総面積率を７１％（＝６３／８９）にすることによって、導電粒子１０ａの粒子径率を理想的な値にすることが可能となり、良好な電気的接続を得ることが可能となる。

以上の理由により、半導体チップ１は、Ｓ１≧（Ｓ２＋Ｓ３）×０．７１を満たすように形成されている。なお、入力側と出力側とのバンプ電極の総面積率は、１００％に近い方が好ましい。

次に、半導体チップ１を、Ａ×Ｐ×１．２５＜Ｂ×Ｃ、Ｐ×１．２５＜Ｃを満たすように形成する理由について説明する。

本発明者は、鋭意検討した結果、以下のことを見出した。すなわち、ダミーバンプ電極５を設けない場合、領域Ｒ１の周辺では、Ｘ方向に凡そピッチＰの２個分の領域で導電粒子１０ａの潰れ過ぎが発生することを見出した。

そして、領域Ｒ１内において出力バンプ電極４の近傍にダミーバンプ電極５を設ける場合、ＡとＢとを等しくすると、Ｐ×１．００＝Ｃの場合は導電粒子１０ａの潰れ過ぎが発生すること、Ｐ×１．２５＜Ｃを満たす場合は導電粒子１０ａの潰れ過ぎが発生しなくなること、を見出した。さらに、ＡとＢとが等しくない場合について、Ａ×Ｐ×１．００＝Ｂ×Ｃの場合は導電粒子１０ａの潰れ過ぎが発生すること、Ａ×Ｐ×１．２５＜Ｂ×Ｃを満たす場合は導電粒子１０ａの潰れ過ぎが発生しなくなること、を見出した。

これにより、半導体チップ１は、Ａ×Ｐ×１．２５＜Ｂ×Ｃ、および、Ｐ×１．２５＜Ｃを満たすように形成されている。

本実施形態では、上記のように、複数の入力バンプ電極３の平面視における総面積をＳ１とし、複数の出力バンプ電極４の平面視における総面積をＳ２とし、ダミーバンプ電極５の平面視における総面積をＳ３とした場合に、Ｓ２＞Ｓ１と、Ｓ１≧（Ｓ２＋Ｓ３）×０．７１とを満たす。これにより、Ｓ２＋Ｓ３（複数の出力バンプ電極４の総面積とダミーバンプ電極５の総面積との和）がＳ１（複数の入力バンプ電極３の総面積）に対して大きくなり過ぎることがない。このため、入力バンプ電極３側（長辺２ａ側）の導電粒子１０ａに掛かる圧力が大きくなり過ぎたり、出力バンプ電極４側（長辺２ｂ側）の導電粒子１０ａに掛かる圧力が小さくなり過ぎるのを抑制することができる。すなわち、導電粒子１０ａを適切な偏平率で変形させることができるので、半導体チップ１とパネル２０との接続信頼性を向上させることができる。

また、複数の出力バンプ電極４の長辺２ｂに最も近い部分から長辺２ｂに最も遠い部分までのＹ方向の長さをＡとし、出力バンプ電極４の１つの列におけるＸ方向のピッチをＰとし、ダミーバンプ電極５のＹ方向の長さをＢとし、ダミーバンプ電極５のＸ方向の長さをＣとした場合に、Ａ×Ｐ×１．２５＜Ｂ×Ｃを満たす。これにより、ダミーバンプ電極５に必要な面積を確保することができるので、ダミーバンプ電極５周辺（領域Ｒ１周辺）の出力バンプ電極４において導電粒子１０ａが偏平化し過ぎるのを抑制することができる。

また、上記のように、複数の出力バンプ電極４がＸ方向の両側に分かれて配置されている場合、出力バンプ電極４の配置されていない領域Ｒ１の周辺で接続不良が発生しやすいので、その領域Ｒ１にダミーバンプ電極５を配置することは有効である。

また、上記のように、複数の出力バンプ電極４が２列に配置されている場合に、複数の出力バンプ電極４の総面積Ｓ２が複数の入力バンプ電極３の総面積Ｓ１よりも大きくなりやすく、半導体チップ１とパネル２０との接続信頼性が低下しやすい。このため、複数の出力バンプ電極４が２列に配置されている場合に、Ｓ１≧（Ｓ２＋Ｓ３）×０．７１を満たすように構成することは、特に有効である。このことは、複数の出力バンプ電極４が３列（またはそれ以上）に配置されている場合も同様である。

また、上記のように、Ｂ（ダミーバンプ電極５のＹ方向の長さ）をＡ（複数の出力バンプ電極４の長辺２ｂに最も近い部分から長辺２ｂに最も遠い部分までのＹ方向の長さ）と等しくすることによって、Ｃ（ダミーバンプ電極５のＸ方向の長さ）が大きくなるのを抑制することができる。

＜第２実施形態＞
本発明の第２実施形態の半導体チップ１では図４および図５に示すように、ダミーバンプ電極５のＸ方向の長さＣはＹ方向の長さＢよりも大きい。本実施形態では、Ａ（複数の出力バンプ電極４の長辺２ｂに最も近い部分から長辺２ｂに最も遠い部分までのＹ方向の長さ）とＢ（ダミーバンプ電極５のＹ方向の長さ）とは等しくないが、上記第１実施形態と同様、半導体チップ１は、Ｓ２＞Ｓ１と、Ｓ１≧（Ｓ２＋Ｓ３）×０．７１と、Ａ×Ｐ×１．２５＜Ｂ×Ｃとを満たしている。

第２実施形態のその他の構造は、上記第１実施形態と同様である。

本実施形態では、上記のように、ＡとＢとは等しくないが、半導体チップ１は、Ｓ２＞Ｓ１と、Ｓ１≧（Ｓ２＋Ｓ３）×０．７１と、Ａ×Ｐ×１．２５＜Ｂ×Ｃとを満たしている。これにより、上記第１実施形態と同様、導電粒子１０ａを適切な偏平率で変形させることができ、半導体チップ１とパネル２０との接続信頼性を向上させることができる。

第２実施形態のその他の効果は、上記第１実施形態と同様である。

＜第３実施形態＞
本発明の第３実施形態の半導体チップ１では図６に示すように、ダミーバンプ電極５は１個だけ設けられている。ダミーバンプ電極５は、Ｘ方向の一方側（短辺２ｃ側）に配置された出力バンプ電極４群の近傍からＸ方向の他方側（短辺２ｄ側）に配置された出力バンプ電極４群の近傍まで、Ｘ方向に延びるように形成されている。

なお、本実施形態の半導体チップ１も、Ｓ２＞Ｓ１と、Ｓ１≧（Ｓ２＋Ｓ３）×０．７１と、Ａ×Ｐ×１．２５＜Ｂ×Ｃとを満たしている。

第３実施形態のその他の構造は、上記第１および第２実施形態と同様である。

本実施形態では、上記のように、ダミーバンプ電極５を、Ｘ方向の一方側（短辺２ｃ側）に配置された出力バンプ電極４群の近傍からＸ方向の他方側（短辺２ｄ側）に配置された出力バンプ電極４群の近傍まで、Ｘ方向に延びるように形成している。これにより、ダミーバンプ電極５の数を１個にすることができるので、ダミーバンプ電極５の総面積Ｓ３を小さくする（約半分にする）ことができる。すなわち、出力側（長辺２ｂ側）のバンプ電極の総面積Ｓ２＋Ｓ３が大きくなるのを抑制することができる。このため、入力側と出力側とのバンプ電極の総面積率を１００％に近づけることができるので、半導体チップ１とパネル２０との接続信頼性をより向上させることができる。

第３実施形態のその他の効果は、上記第１および第２実施形態と同様である。

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

たとえば、上記実施形態では、表示パネルを液晶表示パネルに適用した例について示したが、本発明はこれに限らず、液晶表示パネル以外の表示パネルに適用してもよい。

また、上記実施形態では、半導体チップをパネルに実装する例について示したが、本発明はこれに限らない。半導体チップをパネル以外の実装部材に実装してもよい。

また、上記実施形態では、出力バンプ電極（第２電極）が千鳥状に配置されている例について示したが、本発明はこれに限らない。例えば図７に示した本発明の変形例の半導体チップ１のように、２列の出力バンプ電極がＸ方向にずれないように配置されていてもよい。

また、上記実施形態では、出力バンプ電極（第２電極）が２列に配置されている例について示したが、本発明はこれに限らない。出力バンプ電極は１列に配置されていてもよいし、３列（またはそれ以上）に配置されていてもよい。また、出力バンプ電極は必ずしも直線上に配置されているわけではなく、Ｙ方向にずれて配置されていてもよい。

また、出力バンプ電極は全て同じサイズに形成されている必要はなく、異なるサイズに形成されていてもよい。

また、上記実施形態では、主表面の短辺に沿ってバンプ電極が配置されていない例について示したが、本発明はこれに限らない。主表面の短辺にも沿ってバンプ電極が配置されていてもよい。

また、上記実施形態では、半導体チップをパネルに実装する場合に、ＡＣＦを用いた例について示したが、本発明はこれに限らない。半導体チップをパネルに実装する場合に、ＡＣＰ（異方性導電ペースト（異方性導電層））を用いてもよい。

また、上記実施形態では、出力バンプ電極（第２電極）がＸ方向（第１方向）の両側に分かれて配置され、出力バンプ電極が配置されていない領域（長辺の中央部近傍）にダミーバンプ電極（ダミー電極）が配置される例について示したが、本発明はこれに限らない。出力バンプ電極が配置されていない領域を短辺の近傍に設け、その領域にダミーバンプ電極を配置してもよい。

また、上記実施形態では、半導体チップにバンプ電極を設け、パネル（実装部材）にパッド電極を設けた例について示したが、本発明はこれに限らず、半導体チップにパッド電極を設け、実装部材にバンプ電極を設けてもよい。なお、半導体チップにバンプ電極を形成する方がパネルにパッド電極を形成するよりも簡単にできるので、半導体チップにバンプ電極を形成する方が好ましい。

また、上述した実施形態および変形例の構成を適宜組み合わせて得られる構成についても、本発明の技術的範囲に含まれる。

１ 半導体チップ
２ 主表面
２ａ 長辺（一辺）
２ｂ 長辺（他辺）
３ 入力バンプ電極（第１電極、バンプ電極）
４ 出力バンプ電極（第２電極、バンプ電極）
５ ダミーバンプ電極（ダミー電極、バンプ電極）
１０ ＡＣＦ（異方性導電層）
２０ パネル（実装部材）
３０ 液晶表示パネル（表示パネル）
Ａ 長さ（複数の第２電極の他辺に最も近い部分から他辺に最も遠い部分までの第２方向の長さ）
Ｂ 長さ（ダミー電極の第２方向の長さ）
Ｃ 長さ（ダミー電極の第１方向の長さ）
Ｐ ピッチ（第２電極の１つの列における第１方向のピッチ）
Ｒ１ 領域（第２電極の配置されていない領域）

Claims (7)

1. 実装部材に異方性導電層を介して実装される半導体チップであって、
   第１方向に延びる一辺および他辺を有する主表面と、
   前記主表面の一辺に沿って配置される複数の第１電極と、
   前記主表面の他辺に沿って配置される複数の第２電極および１個以上のダミー電極と、
   を備え、
   前記複数の第２電極は、前記他辺に沿って延びる１つ以上の列に配置されており、
   前記複数の第１電極の平面視における総面積をＳ１とし、前記複数の第２電極の平面視における総面積をＳ２とし、前記ダミー電極の平面視における総面積をＳ３とした場合に、Ｓ２＞Ｓ１と、Ｓ１≧（Ｓ２＋Ｓ３）×０．７１とを満たし、
   かつ、
   前記複数の第２電極の前記他辺に最も近い部分から前記他辺に最も遠い部分までの前記第１方向と直交する第２方向の長さをＡとし、前記第２電極の１つの列における前記第１方向のピッチをＰとし、前記ダミー電極の前記第２方向の長さをＢとし、前記ダミー電極の前記第１方向の長さをＣとした場合に、Ａ×Ｐ×１．２５＜Ｂ×Ｃを満たすことを特徴とする半導体チップ。
2. 前記複数の第２電極が前記第１方向の両側に分かれて配置されることにより、前記他辺の中央部近傍には、前記第２電極の配置されていない領域が形成されており、
   前記ダミー電極は、前記第２電極の配置されていない領域に設けられていることを特徴とする請求項１に記載の半導体チップ。
3. 前記複数の第２電極は、前記他辺に沿って２列に配置されていることを特徴とする請求項１または２に記載の半導体チップ。
4. 前記Ｂは前記Ａと等しく、
   Ｐ×１．２５＜Ｃを満たすことを特徴とする請求項１〜３のいずれか１項に記載の半導体チップ。
5. 前記第１電極は入力バンプ電極であり、
   前記第２電極は出力バンプ電極であることを特徴とする請求項１〜４のいずれか１項に記載の半導体チップ。
6. 前記第１電極、前記第２電極および前記ダミー電極は、前記主表面から突出したバンプ電極であることを特徴とする請求項１〜５のいずれか１項に記載の半導体チップ。
7. 請求項１〜６のいずれか１項に記載の半導体チップを備えることを特徴とする表示パネル。

Images