KR20110012647A - 오버행 다이 스택 구조를 이용한 반도체 패키지 - Google Patents

오버행 다이 스택 구조를 이용한 반도체 패키지 Download PDF

Info

Publication number
KR20110012647A
KR20110012647A KR1020090070456A KR20090070456A KR20110012647A KR 20110012647 A KR20110012647 A KR 20110012647A KR 1020090070456 A KR1020090070456 A KR 1020090070456A KR 20090070456 A KR20090070456 A KR 20090070456A KR 20110012647 A KR20110012647 A KR 20110012647A
Authority
KR
South Korea
Prior art keywords
die
adhesive
semiconductor package
spacer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020090070456A
Other languages
English (en)
Other versions
KR101083663B1 (ko
Inventor
강태신
유승엽
Original Assignee
(주)에프씨아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에프씨아이 filed Critical (주)에프씨아이
Priority to KR1020090070456A priority Critical patent/KR101083663B1/ko
Publication of KR20110012647A publication Critical patent/KR20110012647A/ko
Application granted granted Critical
Publication of KR101083663B1 publication Critical patent/KR101083663B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은, 다수의 본딩패드를 상면에 구성하고 있는 기판과 다수 칩패드를 상면에 구성하며 상기 기판에 적층되는 다이로 구성되고 상기 본딩패드 및 칩패드를 본딩와이어로 전기적 접속시키는 반도체 패키지에 있어서, 기판 및 다이를 접착시키는 접착층 사이에 스페이서를 적층시키는 것을 특징으로 하는 오버행(overhang) 다이(die) 스택(stack) 구조를 이용한 반도체 패키지 및 그 제작 방법에 관한 것이다. 이에 의할 경우에는, 오버행 다이 스택 구조를 구성하여 다이보다 작은 사이즈로 접착제 번짐 현상이 그치게 하여 와이어 본딩 패드가 접착제 번짐 영향을 피할 수 있도록 함으로써 와이어 본딩 fail을 최대한 개선할 수 있는 효과를 가지게 된다.
오버행(overhang), 다이 스택, 다이, 스페이서, 접착제

Description

오버행 다이 스택 구조를 이용한 반도체 패키지 {Semiconductor Package using overhang die stack structure}
본 발명은 반도체 패키지 제작 공정에 있어서 다이 어태칭 공정에 관한 것으로, 더욱 상세하게는, 기판(substrate) 및 다이(die)를 접착시키는 접착층 사이에 스페이서(spacer)를 적층시키는 오버행(overhang) 다이 스택 구조의 반도체 패키지 및 그 제작 방법에 관한 것이다.
일반적인 칩 패키지는 기판 표면 상의 본딩패드에 전기적으로 상호 연결된 반도체 다이로 구성되어 있다. 그리고, 기판의 반대쪽 표면은 마더보드 등에 전기적으로 연결하기 위한 어레이 구조를 갖는다. 그리고 다이는 액티브(active) 표면을 상향으로 하여 고정될 수 있고, 와이어 본딩에 의하여 상호 연결될 수 있다. 이 경우, 전도성 와이어는 다이의 액티브 표면 지점들로부터 기판 상부 표면의 다이 접합 표면의 본딩패드까지 연결되게 된다.
반도체 패키지 제작 공정에 있어서 다이 어태치 공정은 다이를 PCB 혹은 리드프레임 등의 기판(Substrate)에 고정시키는 공정을 말한다. 이를 위해서 다이 어태치 공정에서는 액체 형태의 에폭시 재질 또는 필름 타입의 접착제를 사용하게 된다.
이 경우, 다이 어태치시 에폭시나 필름 등 접착물질이 압력에 의한 번짐 현상과 다이 어태치 톨러런스(die attach tolerance, 이하 "다이부착공차"라 한다)의 두 가지 공정변수가 발생하게 된다. 따라서 기판에 이러한 공정변수를 고려한 공간을 확보해 주어야 한다. 이는 다이부착공차 및 접착물질이 본딩패드를 침범하게 되어 와이어 본딩 공정에서 fail을 유발하게 되는 원인이 된다.
도 1은 종래 기술에 따른 반도체 패키지 단면도 및 평면도, 도 2는 종래 기술에 따른 반도체 패키지 구조도, 도 3은 종래 기술에 따른 반도체 패키지 조립 완성 단면도이다.
일반적인 접착물질의 번짐 현상과 공정 fail 메커니즘은, 도시된 바와 같이, 접착제 번짐에 의한 본딩 와이어(50)시 와이어 본딩 fail을 막기 위하여는 본딩패드(40)를 멀리 설계하면 되지만 패키지 사이즈에 제한이 있을 경우에는 멀리 디자인할 수 없는 경우가 많다. 따라서 효율적으로 기판(10) 공간을 활용하려면 접착물질 번짐 및 다이부착공차를 최소화하여 기판(10)에 공간을 확보하여 주는 것이 중요하다.
즉, 도 3에서와 같이, 기존 공법으로는 다이(30) 밑부분에 바로 접착 물질(20)을 사용하기 때문에 다이(10) 어태치시 압력에 의한 접착제 번짐과 다이부착공차를 감안한 기판 디자인 룰(rule)에 따라 공간 확보가 필요하게 된다. 그렇지 않으면, 접착제가 본딩패드(40) 영역을 침범하게 되어 와이어 본딩 fail이 유발되게 된다.
이는 작은 크기의 기판(10)에 수용할 수 있는 다이(30) 사이즈를 제한하는 요소가 되며, 반도체 설계자에게 있어서는 다이 공간 설계 제약성이라는 문제로 대두되고 있다.
본 발명은 상기한 종래 문제점을 해결하기 위하여 안출된 것으로, 다이 스택(die stack)을 이용한 오버행(overhang) 구조로 다이 밑에 일정 공간을 확보하여 줌으로써 다이부착공차 및 접착물질 번짐 현상에 필요한 공간을 줄이는 데 목적이 있다.
또 다른 목적으로는, 오버행 다이 스택 구조를 구성하여 다이보다 작은 사이즈로 접착제 번짐 현상이 그치게 하여 와이어 본딩 패드가 접착제 번짐 영향을 피할 수 있도록 하여 와이어 본딩 fail을 최대한 개선하는 데 있다.
상기한 기술적 과제를 해결하기 위한 본 발명의 구성은, 다수의 본딩패드를 상면에 구성하고 있는 기판과 다수 칩패드를 상면에 구성하며 상기 기판에 적층되는 다이로 구성되고 상기 본딩패드 및 칩패드를 본딩와이어로 전기적 접속시키는 반도체 패키지에 있어서, 상기 기판 및 다이를 접착시키는 접착층 사이에 스페이서를 적층시키는 것을 특징으로 한다.
여기에서, 상기 접착층을 구성하는 접착물질은 액체 형태의 에폭시 접착제이거나 필름 타입의 접착제인 것을 특징으로 한다.
또한, 상기 스페이서는 50 내지 100 um 두께를 갖는 것을 특징으로 한다.
또한, 상기 스페이서는 상기 다이보다 단면 크기를 작게 하고 상기 접착층을 구 성하는 접착물질의 단면 크기와 동일하게 하여 구성하는 것을 특징으로 한다.
또한, 상기한 기술적 과제를 해결하기 위한 본원 발명의 반도체 패키지 제조방법은, 상기 다이보다 작은 단면 사이즈를 갖는 스페이서를 준비하는 A 단계와; 상기 스페이서와 같은 사이즈를 갖는 접착제를 상기 기판 상면에 도포하여 하부 접착층을 형성하는 B 단계와; 상기 하부 접착층 상면에 상기 스페이서를 적층하는 C 단계와; 상기 스페이서 상면에 상기 스페이서와 같은 사이즈를 갖는 접착제를 도포하여 상부 접착층을 형성하는 D 단계; 및 상기 상부 접착층 상면에 다이를 붙이고 본딩을 진행하는 E 단계;를 포함하는 것을 특징으로 한다.
이상에서와 같이, 본 발명에 따른 오버행 다이 스택 구조의 반도체 패키지 구현시에는, 다이 스택(die stack)을 이용한 오버행(overhang) 구조로 다이 밑에 일정 공간을 확보하여 줌으로써 다이부착공차(tolerance) 및 접착물질 번짐 현상에 필요한 공간을 줄일 수 있게 된다.
또한, 오버행 다이 스택 구조를 구성하여 다이보다 작은 사이즈로 접착제 번짐 현상이 그치게 하여 와이어 본딩 패드가 접착제 번짐 영향을 피할 수 있도록 하여 와이어 본딩 fail을 최대한 개선할 수 있는 효과를 가지게 된다.
이하, 첨부 도면을 참조하여 본원 발명에 따른 일 실시 예에 대하여 상세하게 설명하면 다음과 같다.
여기에서, 도 4는 본 발명의 일 실시 예에 따른 반도체 패키지 조립 완성 단면 도이고, 도 5는 본 발명의 일 실시 예에 따른 반도체 패키지 조립 공정 단면도이다.
도 4에 도시된 바와 같이, 본 발명에 따른 오버행(overhang: 아래부분보다 튀어나오도록 걸쳐 올려져 있는 상태) 구조의 반도체 패키지는 다수의 본딩패드(400)를 상면에 구성하고 있는 기판(substrate, 100)과 다수 칩패드(미도시)를 상면에 구성하며 상기 기판(100)에 적층되는 다이(300)로 구성되며 상기 본딩패드(400) 및 칩패드를 본딩와이어(500)로 전기적 접속시키는 반도체 패키지에 있어서, 상기 기판(100) 및 다이(300)를 접착시키는 접착층(200a, 200b) 사이에 스페이서(600)를 적층시키고 있다.
이러한 스페이서(600) 적층 구조는 오버행 부분에 하중이 가해질 경우 와이어 본딩 fail에 따른 기술적 결함을 보완하는 역할을 한다.
이 경우, 상기 스페이서(600)는 에폭시 또는 필름이 보통 25 um 정도의 두께로 도포되므로, 50 내지 100 um 두께를 갖도록 형성함이 바람직하다. 이러한 두께는 다이(300)나 패키지가 적층되는 특정부의 두께는 다이(300), 패키지, 스페이서(600), 접착층(200a, 200b) 등 전체 두께를 고려하여 최적 설계를 이끌어 내도록 하여야 한다.
즉, 더 두꺼운 스페이서(600) 사용도 가능하나 패키지 맥스(Max) 및 두께에 제한이 있으므로 무한정 두꺼워질 수는 없으므로, 상기 범위 내에서 두께를 갖도록 하여 적층시켜야 효율을 높일 수 있게 된다.
그리고, 상기 스페이서(600) 재질은 일반적으로 dummy silicon 재질을 사용하게 되는데 본 발명에서는 이러한 재질에 상관이 없으며, 어떠한 재질이든 오버행 구조를 만들 수 있도록 일정 두께만 형성하고 있으면 된다.
한편, 본 발명에서 제안된 스페이서(600) 적층 공정을 추가하게 되면 다이(die, 100)가 오버행(overhang) 구조가 되어 기판(substrate, 100) 상면 하부 접착층(200a)의 번짐 영역을 최소화하여 스페이서(spacer, 600) 사이즈 만큼의 접착제 영역이 줄기 때문에 본딩 패드(400)를 다이(100) 쪽으로 가까이 붙일 수 있게 된다.
이를 좀 더 구체적으로 살펴보면 본 발명 적용시에는 4mm X 4mm 패키지 안에 적용할 수 있는 다이(100) 영역 크기를 기존의 9mm2에서 10.89mm2 으로 20% 가량 크게 하여 적용할 수 있게 된다.
이 경우, 상기 접착층(200a, 200b)을 구성하는 접착물질은 액체 형태의 에폭시 접착제이거나 필름 타입의 접착제를 사용하게 되는데 이에 국한되지는 않으며, 다이(100) 부착용 접착 물질이라면 모두 가능할 것이다.
한편, 상기 스페이서(600)는 상기 다이(100)보다 단면 크기를 작게 하고 상기 접착층(200a, 200b)을 구성하는 접착물질의 단면 크기와 동일하게 하여 구성하도록 함이 바람직하다. 이는 상기 접착층(200a, 200b)의 적층 압력에 따른 접착 물질의 본딩 패드(400) 영역으로의 번짐 현상을 최소화하기 위함이다.
본 발명에 따른 오버행(overhang) 다이 스택 구조를 이용한 반도체 패키지 제작 공정 순서를 도 5 (a) 내지 도 5 (d)를 참조하여 설명하면 다음과 같다. 여기에서, 중복되는 각 구성의 재질 및 특징은 전술한 바와 같으므로 생략하기로 한다.
먼저, 다이(300)보다 작은 단면 사이즈를 갖는 스페이서(600)를 준비하는 A 단계를 수행한다.
이어서, 도 5 (a)에서와 같이, 상기 스페이서(600)와 같은 사이즈를 갖는 접착제를 상기 기판(100) 상면에 도포하여 하부 접착층(200a)을 형성하는 B 단계를 수행한다.
이어서, 도 5 (b)에서와 같이, 상기 하부 접착층(200a) 상면에 상기 스페이서(600)를 적층하는 C 단계를 수행한다.
이어서, 도 5 (c)에서와 같이, 상기 스페이서(600) 상면에 상기 스페이서(600)와 같은 사이즈를 갖는 접착제를 도포하여 상부 접착층(200b)을 형성하는 D 단계를 수행한다.
이는 전술한 바와 같이, 본 발명에 따른 오버행 다이 스택 구조 구성시 다이(300)보다 작은 사이즈로 접착제 번짐 현상이 그치게 하여 와이어 본딩 패드(400)가 접착제 번짐 영향을 피할 수 있도록 함으로써 와이어 본딩 fail을 최대한 개선할 수 있도록 하기 위함이다.
마지막으로, 도 5 (d)에서와 같이, 상기 상부 접착층(200b) 상면에 다이(300)를 붙이고 본딩 와이어(500)를 이용한 와이어 본딩을 진행하는 E 단계를 수행한다.
이러한 오버행 구조를 이용하여 받도체 패키지 제작 시에는 결과적으로 접착물질의 번짐을 작게 하여 기판에 해당 톨러런스 만큼의 영역을 확보할 수 있게 된다.
이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만 본 발 명은 상술한 특정 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의하여 다양한 변형 실시가 가능한 것은 물론이고 이러한 변형 실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되서는 안 될 것이다.
도 1은 종래 기술에 따른 반도체 패키지 단면도 및 평면도
도 2는 종래 기술에 따른 반도체 패키지 구조도
도 3은 종래 기술에 따른 반도체 패키지 조립 완성 단면도
도 4는 본 발명의 일 실시 예에 따른 반도체 패키지 조립 완성 단면도
도 5는 본 발명의 일 실시 예에 따른 반도체 패키지 조립 공정 단면도
*** 도면의 주요 부분에 대한 설명 ***
100: 기판(substrate) 200a: 하부접착층
200b: 상부접착층 300: 다이(die)
400: 본딩패드 500: 본딩와이어
600: 스페이서(spacer)

Claims (5)

  1. 다수의 본딩패드를 상면에 구성하고 있는 기판과 다수 칩패드를 상면에 구성하며 상기 기판에 적층되는 다이로 구성되며 상기 본딩패드 및 칩패드를 본딩와이어로 전기적 접속시키는 반도체 패키지에 있어서,
    상기 기판 및 다이를 접착시키는 접착층 사이에 스페이서를 적층시키는 것을 특징으로 하는 오버행(overhang) 다이 스택 구조를 이용한 반도체 패키지
  2. 제 1항에 있어서,
    상기 접착층을 구성하는 접착물질은 액체 형태의 에폭시 접착제이거나 필름 타입의 접착제인 것을 특징으로 하는 오버행(overhang) 다이 스택 구조를 이용한 반도체 패키지
  3. 제 2항에 있어서,
    상기 스페이서는 50 내지 100 um 두께를 갖는 것을 특징으로 하는 오버행(overhang) 다이 스택 구조를 이용한 반도체 패키지
  4. 제 3항에 있어서,
    상기 스페이서는 상기 다이보다 단면 크기를 작게 하고 상기 접착층을 구성하는 접착물질의 단면 크기와 동일하게 하여 구성하는 것을 특징으로 하는 오버 행(overhang) 다이 스택 구조를 이용한 반도체 패키지
  5. 제 1항 내지 제 4항 중 어느 한 항에 따른 반도체 패키지 제조방법에 있어서,
    다이보다 작은 단면 사이즈를 갖는 스페이서를 준비하는 A 단계와;
    상기 스페이서와 같은 사이즈를 갖는 접착제를 기판 상면에 도포하여 하부 접착층을 형성하는 B 단계와;
    상기 하부 접착층 상면에 상기 스페이서를 적층하는 C 단계와;
    상기 스페이서 상면에 상기 스페이서와 같은 사이즈를 갖는 접착제를 도포하여 상부 접착층을 형성하는 D 단계; 및
    상기 상부 접착층 상면에 다이를 붙이고 본딩을 진행하는 E 단계;를 포함하는 것을 특징으로 하는 오버행(overhang) 다이 스택 구조를 이용한 반도체 패키지 제조방법
KR1020090070456A 2009-07-31 2009-07-31 오버행 다이 스택 구조를 이용한 반도체 패키지 Expired - Fee Related KR101083663B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090070456A KR101083663B1 (ko) 2009-07-31 2009-07-31 오버행 다이 스택 구조를 이용한 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090070456A KR101083663B1 (ko) 2009-07-31 2009-07-31 오버행 다이 스택 구조를 이용한 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20110012647A true KR20110012647A (ko) 2011-02-09
KR101083663B1 KR101083663B1 (ko) 2011-11-16

Family

ID=43772548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090070456A Expired - Fee Related KR101083663B1 (ko) 2009-07-31 2009-07-31 오버행 다이 스택 구조를 이용한 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101083663B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150081646A (ko) * 2014-01-06 2015-07-15 에스케이하이닉스 주식회사 칩 적층 패키지 및 그 제조방법
KR20170000961A (ko) * 2015-06-25 2017-01-04 크루셜텍 (주) 센서 패키지 및 이의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101333398B1 (ko) * 2012-02-14 2013-11-28 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150081646A (ko) * 2014-01-06 2015-07-15 에스케이하이닉스 주식회사 칩 적층 패키지 및 그 제조방법
KR20170000961A (ko) * 2015-06-25 2017-01-04 크루셜텍 (주) 센서 패키지 및 이의 제조방법

Also Published As

Publication number Publication date
KR101083663B1 (ko) 2011-11-16

Similar Documents

Publication Publication Date Title
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
CN112530880B (zh) 半导体装置及半导体装置的制造方法
JP5529371B2 (ja) 半導体装置及びその製造方法
US9184147B2 (en) Stacked semiconductor package
KR102205044B1 (ko) 칩 적층 패키지 및 그 제조방법
TWI585940B (zh) 多晶片堆疊封裝結構及其製造方法
US20150069634A1 (en) Semiconductor device
JP4970610B2 (ja) 半導体装置の製造方法とリードフレーム
JP2017055052A (ja) 半導体装置および半導体装置の製造方法
US7468553B2 (en) Stackable micropackages and stacked modules
US20150123287A1 (en) Semiconductor package and fabrication method thereof and substrate and packaging structure
KR101083663B1 (ko) 오버행 다이 스택 구조를 이용한 반도체 패키지
JP2005340415A (ja) 半導体パッケージ及びその製造方法
TWI642162B (zh) Semiconductor device and method of manufacturing the same
TWI321349B (en) Multi-chip stack package
KR100947146B1 (ko) 반도체 패키지
KR100826976B1 (ko) 플래나 스택 패키지
TW200908280A (en) Multi-chip stacked device with a composite spacer layer
TWM449345U (zh) 避免打線造成晶片斷裂之多晶片堆疊封裝構造
CN119495643A (zh) 医疗模组封装结构及封装方法
KR20200051281A (ko) 반도체 패키지의 제조 방법
CN102468278A (zh) 多芯片堆栈封装结构
TW200832629A (en) Multi-chip stack device with no need of spacer disposition and its application
KR20060041538A (ko) 단일 에지 패드를 갖는 반도체 칩을 포함하는 반도체 패키지
KR20060004472A (ko) 스택 패키지

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090731

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110128

Patent event code: PE09021S01D

PG1501 Laying open of application
AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20110929

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20110128

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20110929

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20110328

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20111103

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20111027

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20110929

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20110328

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111109

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111110

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20141110

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20141110

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20151109

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20151109

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20161107

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20161107

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20171030

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20181105

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20181105

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20191107

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20191107

Start annual number: 9

End annual number: 9

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20210820